JP2017157877A - 校正回路および受信機 - Google Patents
校正回路および受信機 Download PDFInfo
- Publication number
- JP2017157877A JP2017157877A JP2014141770A JP2014141770A JP2017157877A JP 2017157877 A JP2017157877 A JP 2017157877A JP 2014141770 A JP2014141770 A JP 2014141770A JP 2014141770 A JP2014141770 A JP 2014141770A JP 2017157877 A JP2017157877 A JP 2017157877A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- control code
- output terminal
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 71
- 238000001514 detection method Methods 0.000 claims abstract description 39
- 239000000284 extract Substances 0.000 claims 1
- 230000008859 change Effects 0.000 description 23
- 238000000034 method Methods 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000010845 search algorithm Methods 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】差動増幅器の入力インピーダンスを効率的に校正する。【解決手段】校正回路は、第1の検波器120と、第2の検波器130と、比較部140と、制御回路150とを含む。第1の検波器は、単相差動変換回路110の第1の出力端子に接続され、第1の検波器入力信号を検波することによって第1の検波信号を生成する。第2の検波器は、単相差動変換回路の第2の出力端子に接続され、第2の検波器入力信号を検波することによって第2の検波信号を生成する。比較部は、第1の検波信号の電圧および第2の検波信号の電圧を比較し、比較結果を示す比較結果信号を生成する。制御回路は、制御コードを複数の異なる値に設定し、設定された制御コードに対応する比較結果信号を蓄積し、蓄積された制御コードと比較結果信号との対応関係を分析することによって所望の制御コードを探索する。【選択図】図1
Description
実施形態は、差動増幅器の入力インピーダンスの校正に関する。
増幅器の入力インピーダンスの従来の校正技法は2種類に大別できる。第1の校正技法は、インピーダンス可変素子の制御コードを変化させながら例えば反射電力を測定し、当該反射電力を最小化させる制御コードを探索することである。第2の校正技法は、インピーダンス可変素子の制御コードを変化させながら増幅器の出力信号の振幅を測定し、当該振幅を最大化させる制御コードを探索することである。
第1の校正技法は、反射電力を高精度に測定するために高コストなネットワークアナライザが必要となる。故に、第1の校正技法は、多数の増幅器の校正を一斉に行うのに不向きであるから生産性が低い。さらに、第1の校正技法は、製品出荷後に適用することが不可能であるから、使用環境の変化および経年などによる増幅器の劣化を補償することはできない。
第2の校正技法は、その精度が増幅器の入力信号の電圧の安定性に依存する。故に、第2の校正技法において高い精度を達成するためには、高コストな測定系が必要となる。さらに、制御コードの変化に対して増幅器の出力信号の振幅変化は小さいので、第2の校正技法によれば高感度な振幅検出回路が必要である。高感度な振幅検出回路は、低感度なものに比べて設計負荷が大きいうえ外的な影響(例えば、製造プロセス、温度、電圧などの影響)を受けやすい。加えて、制御コードの変化に対して増幅器の出力信号の振幅は単調には変化しない。故に、第2の校正技法は、例えばバイナリ探索法などの高速な探索アルゴリズムを利用することができないから、校正に要する時間が長い。
A self−healing 2.4GHz LNA with on−chip S11/S21 measurement/calibration for In−Situ PVT compensation
実施形態は、差動増幅器の入力インピーダンスを効率的に校正することを目的とする。
実施形態によれば、校正回路は、単相差動変換回路と、第1の検波器と、第2の検波器と、比較部と、制御回路とを含む。単相差動変換回路は、入力端子、第1の出力端子および第2の出力端子を持ち、インピーダンスが制御コードに依存して変化するインピーダンス可変素子を含み、単相入力信号を差動出力信号へと変換する。第1の検波器は、単相差動変換回路の第1の出力端子に接続され、第1の検波器入力信号を検波することによって第1の検波信号を生成する。第2の検波器は、単相差動変換回路の第2の出力端子に接続され、第2の検波器入力信号を検波することによって第2の検波信号を生成する。比較部は、第1の検波信号の電圧および第2の検波信号の電圧を比較し、比較結果を示す比較結果信号を生成する。制御回路は、制御コードを複数の異なる値に設定し、設定された制御コードに対応する比較結果信号を蓄積し、蓄積された制御コードと比較結果信号との対応関係を分析することによって所望の制御コードを探索する。
以下、図面を参照しながら実施形態の説明が述べられる。尚、以降、説明済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。
(第1の実施形態)
第1の実施形態に係る校正回路の具体例が図1に示される。図1の校正回路100は、無線受信機の一部として機能する。校正回路100は、入力端子、第1の出力端子および第2の出力端子を持つ。校正回路100の入力端子は、アンテナ20に接続される。校正回路100の第1の出力端子および第2の出力端子は、低雑音増幅器(LNA)としての差動増幅器30の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路100は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器30へと出力する。差動増幅器30の入力インピーダンスの校正時に、校正回路100の入力端子は外部の信号源10に直接的または間接的に接続される。具体的には、校正回路100の入力端子がアンテナ20から切り離されて信号源10に接続されてもよいし、アンテナ20が信号源10から放射される無線信号を受信し、受信無線信号を校正回路100の入力端子へと供給してもよい。そして、校正回路100は、信号源10から供給される単相入力信号を用いて差動増幅器30の入力インピーダンスを校正する。
第1の実施形態に係る校正回路の具体例が図1に示される。図1の校正回路100は、無線受信機の一部として機能する。校正回路100は、入力端子、第1の出力端子および第2の出力端子を持つ。校正回路100の入力端子は、アンテナ20に接続される。校正回路100の第1の出力端子および第2の出力端子は、低雑音増幅器(LNA)としての差動増幅器30の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路100は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器30へと出力する。差動増幅器30の入力インピーダンスの校正時に、校正回路100の入力端子は外部の信号源10に直接的または間接的に接続される。具体的には、校正回路100の入力端子がアンテナ20から切り離されて信号源10に接続されてもよいし、アンテナ20が信号源10から放射される無線信号を受信し、受信無線信号を校正回路100の入力端子へと供給してもよい。そして、校正回路100は、信号源10から供給される単相入力信号を用いて差動増幅器30の入力インピーダンスを校正する。
校正回路100は、単相差動変換回路110と、検波器120と、検波器130と、比較部140と、マッチング制御回路150とを備える。
単相差動変換回路110は、入力端子、第1の出力端子、第2の出力端子および制御端子を持つ。単相差動変換回路110の入力端子は、校正回路100の入力端子に接続される。単相差動変換回路110の第1の出力端子は、検波器120の入力端子および校正回路100の第1の出力端子に共通に接続される。単相差動変換回路110の第2の出力端子は、検波器130の入力端子および校正回路100の第2の出力端子に共通に接続される。単相差動変換回路110の制御端子は、マッチング制御回路150の出力端子に接続される。
単相差動変換回路110は、インピーダンス可変素子を含む。このインピーダンス可変素子のインピーダンスは、単相差動変換回路110の制御端子を介して入力される制御コードに依存して変化する。
単相差動変換回路110は、単相入力信号を差動出力信号へと変換する。この差動出力信号は、第1の出力端子を介して出力される第1の出力信号と、第2の出力端子を介して出力される第2の出力信号とを含む。
単相差動変換回路110は、例えば図2に示されるように、インダクタ111、インダクタ112、インダクタ113および可変キャパシタ114を含んでいてもよい。
インダクタ111は、第1の端子および第2の端子を持つ。インダクタ111の第1の端子は、単相差動変換回路110の入力端子およびインダクタ113の第1の端子に共通に接続される。インダクタ111の第2の端子は、単相差動変換回路110の第1の出力端子および可変キャパシタ114の第1の端子に共通に接続される。
インダクタ112は、第1の端子および第2の端子を持つ。インダクタ112の第1の端子は、インダクタ113の第2の端子に接続される。インダクタ112の第2の端子は、単相差動変換回路110の第2の出力端子およびキャパシタ114の第2の端子に接続される。インダクタ112のインダクタンスは、インダクタ111のインダクタンスと等しい。
インダクタ113は、第1の端子および第2の端子を持つ。インダクタ113の第1の端子は、単相差動変換回路110の入力端子およびインダクタ111の第1の端子に共通に接続される。インダクタ113の第2の端子は、インダクタ112の第1の端子に接続される。
可変キャパシタ114は、第1の端子および第2の端子を持つ。可変キャパシタ114の第1の端子は、単相差動変換回路110の第1の出力端子およびインダクタ111の第2の端子に共通に接続される。可変キャパシタ114の第2の端子は、単相差動変換回路110の第2の出力端子およびインダクタ112の第2の端子に共通に接続される。インダクタ113および可変キャパシタ114は、単相差動変換回路110の第1の出力信号および第2の出力信号が差動信号となるように作用する。
可変キャパシタ114は、前述の可変インピーダンス素子に相当する。すなわち、可変キャパシタ114のキャパシタンスは、単相差動変換回路110の制御端子を介して入力される制御コードに依存して変化する。
なお、可変キャパシタ114は、可変インダクタを含む種々の可変インピーダンス素子に置き換えられてもよい。例えば、可変インピーダンス素子は、スイッチを用いて接続を切り換え可能な複数のインダクタであってもよい。或いは、可変インピーダンス素子は、インダクタと、フェライトと、当該インダクタおよびフェライトの間の相対的な位置関係を変更できる機構とを含んでもよい。
検波器120は、入力端子および出力端子を持つ。検波器120の入力端子は、単相差動変換回路110の第1の出力端子および校正回路100の第1の出力端子に共通に接続される。検波器120の出力端子は、比較部140の第1の入力端子に接続される。検波器120は、単相差動変換回路110の第1の出力信号(第1の検波器入力信号)を検波することによって第1の検波信号を得る。この第1の検波信号は、第1の出力信号の振幅を示す。
検波器130は、入力端子および出力端子を持つ。検波器130の入力端子は、単相差動変換回路110の第2の出力端子および校正回路100の第2の出力端子に共通に接続される。検波器130の出力端子は、比較部140の第2の入力端子に接続される。検波器130は、単相差動変換回路110の第2の出力信号(第2の検波器入力信号)を検波することによって第2の検波信号を得る。この第2の検波信号は、第2の出力信号の振幅を示す。
比較部140は、第1の入力端子、第2の入力端子および出力端子を持つ。比較部140の第1の入力端子は、検波器120の出力端子に接続される。比較部140の第2の入力端子は、検波器130の出力端子に接続される。比較部140の出力端子は、マッチング制御回路150の入力端子に接続される。比較部140は、検波器120および検波器130から第1の検波信号および第2の検波信号をそれぞれ入力し、これらの電圧を比較する。比較部140は、比較結果を示す比較結果信号をマッチング制御回路150へと出力する。例えば、第1の検波信号の電圧をV2とし、第2の検波信号の電圧をV3とすると、比較結果信号は、(V2−V3)そのものまたはその符号を示してもよいし、V2/V3を示してもよいし、(V3−V2)そのものまたはその符号を示してもよいし、V3/V2を示してもよい。
マッチング制御回路150は、入力端子および出力端子を持つ。マッチング制御回路150の入力端子は比較部140の出力端子に接続される。マッチング制御回路150の出力端子は、単相差動変換回路110の制御端子に接続される。
マッチング制御回路150は、単相差動変換回路110に含まれる可変インピーダンス素子のインピーダンスを制御する制御コードを当該単相差動変換回路110へと出力する。より具体的には、マッチング制御回路150は、差動増幅器30の入力インピーダンスの校正時には、制御コードを複数の異なる値に設定する。そして、マッチング制御回路150は、設定された制御コードに対応する比較結果信号を比較部140から入力し、当該制御コードと対応付けて蓄積する。マッチング制御回路150は、蓄積された制御コードと比較結果信号との対応関係を分析することにより最適な(すなわち、所望の)制御コードを探索する。最適な制御コードは、例えば単相差動変換回路110の入力端子における反射電力を最小化する値と定義することができる。
図3は、制御コードの変化に対する|S11|およびV2/V3の変化を例示する。さらに、図4は、V2/V3の変化に対する|S11|の変化を例示する。ここで、|S11|は、単相差動変換回路110の入力端子における入射電力に対する反射電力の比率の絶対値を表している。そして、|S11|を最小化させる制御コードが最適な制御コードである。図3および図4の例によれば、制御コード=19の時に、|S11|は最小化される。さらに、制御コード=19の時に、V2/V3は略0dBである。そこで、マッチング制御回路150は、V2≒V3となる制御コードを探索することによって、最適な制御コードを得る。
図3に示されるように、V2/V3(およびV3/V2)は制御コードに対して単調に変化する。さらに、図5に示されるように、(V2−V3)(および(V3−V2))も制御コードに対して単調に変化する。故に、マッチング制御回路150は、バイナリ探索法などの高速な探索アルゴリズムを利用することにより最適な制御コードを短時間で探索できる。
具体的には、マッチング制御回路150は、最適な制御コードを以下のように探索できる。最初に、マッチング制御回路150は、最小の制御コード(=Cmin)および最大の制御コード(=Cmax)をそれぞれ設定し、(V2−V3)の値または符号をそれぞれ蓄積する(ステップS1)。
次に、マッチング制御回路150は、最小の制御コード(=Cmin)に対応する(V2−V3)の符号と最大の制御コード(=Cmax)に対応する(V2−V3)の符号とを比較する(ステップS2)。両符号が同一であるならば、V2>V3またはV2<V3が常に成立するので差動増幅器30の入力インピーダンスの校正は不可能である。すなわち、差動増幅器30を含むIC(Integrated Circuit)は不良品と判定されることになり、校正処理は終了する。他方、両符号が同一でないならば、マッチング制御回路150は、変数AにCminを代入し、変数BにCmaxを代入し、処理はステップS3に進む。
ステップS3において、マッチング制御回路150は、AおよびBが隣接する整数(すなわち、|A−B|=1)であるか否かを判定する。AおよびBが隣接する整数であれば、処理はステップS8に進む。そうでなければ、処理はステップS4に進む。
ステップS4において、マッチング制御回路150は、下記数式(1)に示されるように変数Aおよび変数Bの平均値に床関数を適用することによって得られる整数Cを制御コードに設定し、(V2−V3)の値または符号を蓄積する。
次に、マッチング制御回路150は、ステップS4において制御コード(=C)を設定したときの(V2−V3)の符号を判定する(ステップS5)。符号が制御コード(=A)を設定したときの符号と同一であるならば、マッチング制御回路150は変数AにCを代入し(ステップS6)、処理はステップS3に戻る。他方、符号が制御コード(=B)を設定したときの符号と同一であるならば、マッチング制御回路150は変数BにCを代入し(ステップS7)、処理はステップS3に戻る。
ステップS8において、マッチング制御回路150は最適な制御コードを決定する。具体的には、ステップS8の開始時には変数Aおよび変数Bにはそれぞれ最適な制御コードの候補値が代入されている。すなわち、一方が最適な制御コードであり、他方が2番目に適した制御コードである。マッチング制御回路150が(V2−V3)の絶対値を取得できないならば、2つの候補値の優劣を判定することは不可能である。故に、マッチング制御回路150は、2つの候補値のどちらかを最適な制御コードとして決定する。他方、マッチング制御回路150が(V2−V3)の絶対値を取得できるならば、2つの候補値の優劣を判定することは可能である。例えば、マッチング制御回路150は、(V2−V3)の絶対値が最小となるような候補値を最適な制御コードとして決定すればよい。
上記探索処理によれば、マッチング制御回路150は最適な制御コードを短時間で探索できる。具体的には、制御コードに設定可能な値の総数がN個であるとすれば、マッチング制御回路150は、高々下記数式(2)に示される回数Iに亘って制御コードを設定すれば、最適な制御コードを探索できる。
すなわち、Nを2倍にしても、最適な制御コードを探索するためにマッチング制御回路150が制御コードを設定しなければならない回数は1回増えるに過ぎない。従って、上記探索処理は、Nが大きいほど探索時間の短縮効果が大きい。一般に、Nが大きいほど、差動増幅器30の入力インピーダンスをより細かく調整できるので、当該差動増幅器30の性能をより引き出すことができる。具体的には、インピーダンスマッチング周波数が狭帯域であって、かつ、差動増幅器30の入力インピーダンスを広帯域に亘って校正する必要がある場合であっても、最適な制御コードを短時間で探索することができる。
以上説明したように第1の実施形態に係る校正回路は、差動増幅器の前段に接続された単相差動変換回路からの差動出力信号に基づいて当該差動増幅器の入力インピーダンスを校正する。仮に、差動増幅器からの差動増幅信号に基づいて上記入力インピーダンスを校正するとすれば当該差動増幅信号の飽和を回避するために大電力の入力信号を利用することができない。他方、上記入力インピーダンスの校正処理は差動増幅信号の飽和に影響されないので、この校正回路は大電力の入力信号を利用することができる。すなわち、比較部の2入力信号の差電圧を十分に大きくすることができるので、上記入力インピーダンスを精度良く校正できる。
また、上記入力インピーダンスの校正精度は、外部の信号源における出力電力の絶対値に殆ど依存しないので、安価な信号源を用いたとしても出力電力の安定性の要求に応えることができる。さらに、この信号源が発生する信号を安価な電力分配器で多数の信号に分配することにより、多数の差動増幅回路の入力インピーダンスを一斉に校正することができる。
さらに、単相差動変換回路の第1の出力信号の電圧および第2の出力信号の電圧は制御コードに対する感度が高いので、検波器および比較器の要求精度が低い。故に、この校正回路は、簡易に設計および製造可能であるから製造歩留まりが高い。具体的には、図5に示されるように、外部の信号源から供給される単相入力信号のレベルが−10dBmである場合に、最適な制御コード(=19)に対応する(V2−V3)は−0.6mVであり、2番目に適した制御コード(=20)に対応する(V2−V3)は29.7mVである。故に、検波器および比較部の誤差は30.3mVまで許容可能である。
(第2の実施形態)
第2の実施形態に係る校正回路の具体例が図6に示される。図6の校正回路200は、無線受信機の一部として機能する。校正回路200は、入力端子、第1の出力端子および第2の出力端子を持つ。校正回路200の入力端子は、アンテナ20に接続される。校正回路200の第1の出力端子および第2の出力端子は、LNAとしての差動増幅器30の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路200は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器30へと出力する。差動増幅器30の入力インピーダンスの校正時に、校正回路200の入力端子は外部の信号源10に直接的または間接的に接続される。具体的には、校正回路200の入力端子がアンテナ20から切り離されて信号源10に接続されてもよいし、アンテナ20が信号源10から放射される無線信号を受信し、受信無線信号を校正回路200の入力端子へと供給してもよい。そして、校正回路200は、信号源10から供給される単相入力信号を用いて差動増幅器30の入力インピーダンスを校正する。
第2の実施形態に係る校正回路の具体例が図6に示される。図6の校正回路200は、無線受信機の一部として機能する。校正回路200は、入力端子、第1の出力端子および第2の出力端子を持つ。校正回路200の入力端子は、アンテナ20に接続される。校正回路200の第1の出力端子および第2の出力端子は、LNAとしての差動増幅器30の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路200は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器30へと出力する。差動増幅器30の入力インピーダンスの校正時に、校正回路200の入力端子は外部の信号源10に直接的または間接的に接続される。具体的には、校正回路200の入力端子がアンテナ20から切り離されて信号源10に接続されてもよいし、アンテナ20が信号源10から放射される無線信号を受信し、受信無線信号を校正回路200の入力端子へと供給してもよい。そして、校正回路200は、信号源10から供給される単相入力信号を用いて差動増幅器30の入力インピーダンスを校正する。
校正回路200は、単相差動変換回路110と、検波器120と、検波器130と、比較部140と、マッチング制御回路150と、単相増幅器260と、単相増幅器270とを備える。比較部140およびマッチング制御回路150は、図1の比較部140およびマッチング制御回路150と同一または類似であってよい。
単相差動変換回路110は、第1の出力端子が検波器120の入力端子および校正回路100の第1の出力端子の代わりに単相増幅器260の入力端子に接続される点と、第2の出力端子が検波器130の入力端子および校正回路100の第2の出力端子の代わりに単相増幅器270の入力端子に接続される点とで図1の単相差動変換回路110とは異なる。
検波器120は、入力端子が単相差動変換回路110の第1の出力端子および校正回路100の第1の出力端子の代わりに単相増幅器260の出力端子に接続される点で図1の検波器120とは異なる。
検波器130は、入力端子が単相差動変換回路110の第2の出力端子および校正回路100の第2の出力端子の代わりに単相増幅器270の出力端子に接続される点で図1の検波器130とは異なる。
単相増幅器260は、入力端子および出力端子を持つ。単相増幅器260の入力端子は単相差動変換回路110の第1の出力端子に接続される。単相増幅器260の出力端子は、検波器120の入力端子および校正回路200の第1の出力端子に共通に接続される。単相増幅器260を単相差動変換回路110と検波器120との間に挿入することにより、検波器120の寄生成分を単相差動変換回路110の第1の出力端子から切り離すことができる。
単相増幅器260は、単相差動変換回路110から第1の出力信号を入力し、これを増幅することによって第1の増幅信号を得る。単相増幅器260は、第1の増幅信号を検波器120へと出力する。
単相増幅器270は、入力端子および出力端子を持つ。単相増幅器270の入力端子は単相差動変換回路110の第2の出力端子に接続される。単相増幅器270の出力端子は、検波器130の入力端子および校正回路200の第2の出力端子に共通に接続される。単相増幅器270を単相差動変換回路110と検波器130との間に挿入することにより、検波器130の寄生成分を単相差動変換回路110の第2の出力端子から切り離すことができる。単相増幅器270は、単相増幅器260と同一の特性を持つ。
単相増幅器270は、単相差動変換回路110から第2の出力信号を入力し、これを増幅することによって第2の増幅信号を得る。単相増幅器270は、第2の増幅信号を検波器130へと出力する。
以上説明したように、第2の実施形態に係る校正回路は、単相差動変換回路の各出力端子と各検波器との間に単相増幅器を挿入する。従って、この校正回路によれば、各検波器の寄生成分を単相差動変換回路の各出力端子から切り離し、当該校正回路の後段に接続された差動増幅器の入力インピーダンスを精度良く校正することができる。
(第3の実施形態)
第3の実施形態に係る校正回路の具体例が図7に示される。図7の校正回路300は、無線受信機の一部として機能する。校正回路300は、入力端子、第1の出力端子および第2の出力端子を持つ。校正回路300の入力端子は、アンテナ20に接続される。校正回路300の第1の出力端子および第2の出力端子は、LNAとしての差動増幅器30の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路300は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器30へと出力する。差動増幅器30の入力インピーダンスの校正時に、校正回路300は後述されるように内部の電流信号源を駆動させる。そして、校正回路300は、この電流信号源から供給される電流信号を用いて差動増幅器30の入力インピーダンスを校正する。なお、校正時にアンテナ20は、校正回路300の入力端子に接続されていてもよいし、切り離されていてもよい。
第3の実施形態に係る校正回路の具体例が図7に示される。図7の校正回路300は、無線受信機の一部として機能する。校正回路300は、入力端子、第1の出力端子および第2の出力端子を持つ。校正回路300の入力端子は、アンテナ20に接続される。校正回路300の第1の出力端子および第2の出力端子は、LNAとしての差動増幅器30の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路300は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器30へと出力する。差動増幅器30の入力インピーダンスの校正時に、校正回路300は後述されるように内部の電流信号源を駆動させる。そして、校正回路300は、この電流信号源から供給される電流信号を用いて差動増幅器30の入力インピーダンスを校正する。なお、校正時にアンテナ20は、校正回路300の入力端子に接続されていてもよいし、切り離されていてもよい。
校正回路300は、単相差動変換回路110と、検波器120と、検波器130と、比較部140と、マッチング制御回路150と、電流信号源380とを備える。検波器130、比較部140およびマッチング制御回路150は、図1の検波器130、比較部140およびマッチング制御回路150と同一または類似であってよい。
単相差動変換回路110は、第1の出力端子が電流信号源380の出力端子にさらに接続される点で図1の単相差動変換回路110とは異なる。検波器120は、入力端子が電流信号源380の出力端子にさらに接続される点で図1の検波器120とは異なる。
電流信号源380は出力端子を持つ。電流信号源380の出力端子は、単相差動変換回路110の第1の出力端子、検波器120の入力端子および校正回路300の第1の出力端子に共通に接続される。電流信号源380は、差動増幅器30の入力インピーダンスの校正時に駆動され、電流信号を発生する。電流信号源380は、電流信号を単相差動変換回路110の第1の出力端子に注入する。
電流信号源380は、発振器381および電圧/電流変換器382を含む。発振器381は、差動増幅器30の入力インピーダンスの校正時に駆動され、発振信号を発生する。発振器381は、発振信号を電圧/電流変換器382へと出力する。電圧/電流変換器382は、発振信号を電圧/電流変換することによって上記電流信号を得る。
電流信号が単相差動変換回路110の第1の出力端子に注入されると、当該単相差動変換回路110は、第1の出力端子を介して前述の第1の出力信号を出力し、第2の出力端子を介して前述の第2の出力信号を出力することになる。そして、検波器120および検波器130は、それぞれ第1の検波信号および第2の検波信号を得る。電流信号注入時の第1の検波信号の電圧および第2の検波信号の電圧をそれぞれV32およびV33とすると、V32/V33は図8に例示されるように前述の第1の実施形態におけるV2/V3と同様に挙動する。従って、前述の第1の実施形態において説明されたように、マッチング制御回路150は、第1の検波信号および第2の検波信号に基づいて最適な制御コード(=19)を探索できる。
なお、図8のグラフは単相差動変換回路110の入力端子を開放した状態(すなわち、アンテナ20が校正回路100の入力端子から切り離されている状態)でV32およびV33を測定することによって描画されている。この状態では、V32=V33となる条件はV2=V3となる条件と概ね一致する。
他方、アンテナ20が接続されている状態では、上記電流信号の注入によって当該アンテナ20からある程度の電力が放射されるので、V32=V33となる条件はV2=V3となる条件と比べてオフセットする。このオフセット量は、アンテナ20の特性に依存するが、例えば前述の外部の信号源10を用いた校正結果と電流信号源380を用いた校正結果とを1度比較すれば見積もることができる。以後、見積もられたオフセット量を補償することで、電流信号源380を用いて精度良く校正することが可能となる。
以上説明したように、第3の実施形態に係る校正回路は、内部に電流信号源を備えている。従って、この校正回路によれば、当該校正回路の後段に接続された差動増幅器の入力インピーダンスを上記電流信号源を用いて校正可能である。すなわち、使用環境の変化および経年などによる上記差動増幅器の劣化を補償できるので、当該差動増幅器の使用環境の拡大および寿命の延長が期待できる。
なお、図7の校正回路300は、図1の校正回路100に電流信号源380を追加した構成に相当する。しかしながら、本実施形態に係る校正回路は、図6の校正回路200に電流信号源380を追加した構成に相当してもよい。この場合には、電流信号源380の出力端子は、単相増幅器260の後段ではなく前段に接続すればよい。
(第4の実施形態)
第4の実施形態に係る校正回路の具体例が図10に示される。図10の校正回路500は、無線受信機の一部として機能する。校正回路500は、入力端子、第1の出力端子および第2の出力端子を持つ。校正回路500の入力端子は、アンテナ20に接続される。校正回路500の第1の出力端子および第2の出力端子は、LNAとしての差動増幅器30の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路500は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器30へと出力する。差動増幅器30の入力インピーダンスの校正時に、校正回路500の入力端子は外部の信号源10に直接的または間接的に接続される。具体的には、校正回路400の入力端子がアンテナ20から切り離されて信号源10に接続されてもよいし、アンテナ20が信号源10から放射される無線信号を受信し、受信無線信号を校正回路400の入力端子へと供給してもよい。そして、校正回路500は、信号源10から供給される単相入力信号を用いて差動増幅器30の入力インピーダンスを校正する。
第4の実施形態に係る校正回路の具体例が図10に示される。図10の校正回路500は、無線受信機の一部として機能する。校正回路500は、入力端子、第1の出力端子および第2の出力端子を持つ。校正回路500の入力端子は、アンテナ20に接続される。校正回路500の第1の出力端子および第2の出力端子は、LNAとしての差動増幅器30の非反転入力端子および反転入力端子にそれぞれ接続される。校正回路500は、単相入力信号を差動出力信号へと変換し、当該差動出力信号を差動増幅器30へと出力する。差動増幅器30の入力インピーダンスの校正時に、校正回路500の入力端子は外部の信号源10に直接的または間接的に接続される。具体的には、校正回路400の入力端子がアンテナ20から切り離されて信号源10に接続されてもよいし、アンテナ20が信号源10から放射される無線信号を受信し、受信無線信号を校正回路400の入力端子へと供給してもよい。そして、校正回路500は、信号源10から供給される単相入力信号を用いて差動増幅器30の入力インピーダンスを校正する。
校正回路500は、単相差動変換回路110と、検波器120と、検波器130と、比較部540と、マッチング制御回路550と、スイッチング回路590とを含む。
検波器120は、出力端子が比較部140の第1の入力端子の代わりにスイッチング回路590の第1の入力端子に接続される点で図1の検波器120とは異なる。検波器130は、出力端子が比較部140の第2の入力端子の代わりにスイッチング回路590の第2の入力端子に接続される点で図1の検波器130とは異なる。
スイッチング回路590は、第1の入力端子、第2の入力端子、第1の出力端子および第2の出力端子を持つ。スイッチング回路590の第1の入力端子は検波器120の出力端子に接続される。スイッチング回路590の第2の入力端子は検波器130の出力端子に接続される。スイッチング回路590の第1の出力端子は比較部540の第1の入力端子に接続される。スイッチング回路590の第2の出力端子は比較部540の第2の入力端子に接続される。
スイッチング回路590は、第1の動作状態および第2の動作状態を持つ。スイッチング回路590は、第1の動作状態にある第1の期間に、第1の入力端子と第1の出力端子との間を短絡し、第2の入力端子と第2の出力端子との間を短絡する。他方、スイッチング回路590は、第2の動作状態にある第2の期間に、第1の入力端子と第2の出力端子との間を短絡し、第2の入力端子と第1の出力端子との間を短絡する。
比較部540は、第1の入力端子、第2の入力端子および出力端子を持つ。比較部540の第1の入力端子は、スイッチング回路590の第1の出力端子に接続される。比較部540の第2の入力端子は、スイッチング回路590の第2の出力端子に接続される。比較部540の出力端子は、マッチング制御回路550の入力端子に接続される。
比較部540は、第1の入力端子に印加される第1の電圧(Vinp)と第2の入力端子に印加される第2の電圧(Vinm)とを比較する。比較部540は、比較結果を示す比較結果信号をマッチング制御回路550へと出力する。但し、比較部540は、直流オフセット(VDO)を持つ。この直流オフセット(VDO)として、比較部540の基本的な回路構成に依存する基本直流オフセットがそのまま用いられてもよいし、当該基本直流オフセットが適切な大きさでなければこれを意図的に調整してもよい。
具体的には、比較部540は、下記数式(3)に示される比較結果信号(Vout)を生成する。
数式(3)において、Sgn(・)は符号関数であって、・の符号を返す。すなわち、スイッチング回路590が第1の動作状態にある第1の期間には、比較結果信号は(V2−V3+VDO)の符号を示す。他方、スイッチング回路590が第2の動作状態にある第2の期間には、比較結果信号は(V3−V2+VDO)の符号を示す。
マッチング制御回路550は、入力端子および出力端子を持つ。マッチング制御回路550の入力端子は比較部140の出力端子に接続される。マッチング制御回路550の出力端子は、単相差動変換回路110の制御端子に接続される。
マッチング制御回路550は、単相差動変換回路110に含まれる可変インピーダンス素子のインピーダンスを制御する制御コードを当該単相差動変換回路110へと出力する。より具体的には、マッチング制御回路550は、差動増幅器30の入力インピーダンスの校正時には、スイッチング回路590が第1の動作状態にある第1の期間および第2の動作状態にある第2の期間のそれぞれに亘って、制御コードを複数の異なる値に設定する。そして、マッチング制御回路550は、設定された制御コードに対応する比較結果信号を比較部540から入力し、当該制御コードと対応付けて蓄積する。マッチング制御回路550は、蓄積された制御コードと比較結果信号との対応関係を分析することにより最適な制御コードを探索する。最適な制御コードは、例えば第1の検波信号の電圧と第2の検波信号の電圧との間の差の絶対値を最小化させる値である。
図11は、制御コードの変化に対する(V2−V3+VDO)および(V3−V2+VDO)の変化を例示する。図11の例では、VDO=50mVに設定されている。図11によれば、制御コード=19のときに(V2−V3+VDO)≒VDOかつ(V3−V2+VDO)≒VDO、すなわち、V2≒V3である。故に、最適な制御コード=19である。
但し、比較結果信号は、(V2−V3+VDO)または(V3−V2+VDO)そのものではなくこれらの符号を示す。すなわち、図11に示されるように(V2−V3+VDO)および(V3−V2+VDO)が変化する場合に、比較結果信号は図12に例示されるように変化する。図12に示されるように、大部分の制御コードに対して(V2−V3+VDO)の符号および(V3−V2+VDO)の符号は相違するが、最適な制御コード(=19)周辺の制御コードに対して(V2−V3+VDO)の符号および(V3−V2+VDO)の符号は一致する。
故に、マッチング制御回路550は、スイッチング回路590が第1の動作状態にある第1の期間および第2の動作状態にある第2の期間にそれぞれ得られた比較結果信号が一致した1つ以上の制御コード(図12の例では、「18」,「19」,「20」)を抽出する。そして、マッチング制御回路550は、抽出した制御コードにおける中央値(図12の例では、「19」)を最適な制御コードとして決定する。なお、最適な制御コード付近では、(V2−V3)および(V3−V2)は制御コードの変化に対して概ね線形に変化するので抽出される制御コードの総数は通常奇数個である。しかしながら、ノイズ等の影響により偶数個の制御コードが抽出されるおそれもある。マッチング制御回路550は、偶数個の制御コードが抽出された場合には抽出された制御コードの中央値に対して床関数または天井関数を適用することによって得られる値を制御コードとして決定すればよい。
以上説明したように、第4の実施形態に係る校正回路は、直流オフセットを持つ比較部に2つの検波信号をそのまま入力した第1の期間とこれらを互いに入れ替えて入力した第2の期間とのそれぞれに亘って比較結果信号の変化を分析する。そして、この校正回路は、第1の期間と第2の期間とで比較結果信号が示す符号が一致する制御コードから最適な制御コードを決定する。従って、この校正回路によれば、上記比較部の基本的な回路構成に依存する基本直流オフセットに関わらず精度良く最適な制御コードを探索できる。さらに、この校正回路によれば、比較部は、2入力信号の差電圧の絶対値を検出する能力を必要とされない。
(第5の実施形態)
第5の実施形態に係る受信機は、前述の第1の実施形態乃至第4の実施形態のいずれかに係る校正回路を含み、LNAとしての差動増幅器の入力インピーダンスを構成することができる。具体的には、本実施形態に係る受信機は、図9に例示されるように、アンテナ20と、校正回路400と、差動増幅器30と、復調器40とを備える。
第5の実施形態に係る受信機は、前述の第1の実施形態乃至第4の実施形態のいずれかに係る校正回路を含み、LNAとしての差動増幅器の入力インピーダンスを構成することができる。具体的には、本実施形態に係る受信機は、図9に例示されるように、アンテナ20と、校正回路400と、差動増幅器30と、復調器40とを備える。
アンテナ20は、図示されない送信装置によって送信されたRF信号を受信する。アンテナ20は、RF信号を校正回路400へと出力する。
校正回路400は、単相入力信号としてのRF信号を差動出力信号を得る。校正回路400は、差動出力信号を差動増幅器30へと供給する。なお、校正回路400は、前述の第1の実施形態乃至第4の実施形態のいずれかに係る校正回路に相当する。すなわち、差動増幅器30の入力インピーダンスの校正時に、校正回路400は図9には示されないインピーダンス可変素子の最適な制御コードを探索する。
差動増幅器30は、校正回路400から差動出力信号を入力する。差動増幅器30は、差動出力信号を増幅することによって差動増幅信号を得る。差動増幅器30は、差動増幅信号を復調器40へと出力する。
復調器40は、差動増幅信号をダウンコンバートおよび復調することによって受信データを得る。
以上説明したように、第5の実施形態に係る受信機は、前述の第1の実施形態乃至第4の実施形態のいずれかに係る校正回路を含む。従って、この受信機によれば、LNAとしての差動増幅器の入力インピーダンスを効率的に校正することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10・・・信号源
20・・・アンテナ
30・・・差動増幅器
40・・・復調器
100,200,300,400・・・校正回路
110・・・単相差動変換回路
111,112,113・・・インダクタ
114・・・可変キャパシタ
120,130・・・検波器
140,540・・・比較部
150,550・・・マッチング制御回路
260,270・・・単相増幅器
380・・・電流信号源
381・・・発振器
382・・・電圧/電流変換器
590・・・スイッチング回路
20・・・アンテナ
30・・・差動増幅器
40・・・復調器
100,200,300,400・・・校正回路
110・・・単相差動変換回路
111,112,113・・・インダクタ
114・・・可変キャパシタ
120,130・・・検波器
140,540・・・比較部
150,550・・・マッチング制御回路
260,270・・・単相増幅器
380・・・電流信号源
381・・・発振器
382・・・電圧/電流変換器
590・・・スイッチング回路
Claims (8)
- 入力端子、第1の出力端子および第2の出力端子を持ち、インピーダンスが制御コードに依存して変化するインピーダンス可変素子を含み、単相入力信号を差動出力信号へと変換する単相差動変換回路と、
前記単相差動変換回路の第1の出力端子に接続され、第1の検波器入力信号を検波することによって第1の検波信号を生成する第1の検波器と、
前記単相差動変換回路の第2の出力端子に接続され、第2の検波器入力信号を検波することによって第2の検波信号を生成する第2の検波器と、
前記第1の検波信号の電圧および前記第2の検波信号の電圧を比較し、比較結果を示す比較結果信号を生成する比較部と、
前記制御コードを複数の異なる値に設定し、設定された制御コードに対応する比較結果信号を蓄積し、蓄積された制御コードと比較結果信号との対応関係を分析することによって所望の制御コードを探索する制御回路と
を具備する校正回路。 - 前記制御回路は、前記第1の検波信号の電圧および前記第2の検波信号の電圧の差電圧の絶対値が最小であった時に設定された制御コードを前記所望の制御コードとして決定する、請求項1の校正回路。
- 前記制御回路は、バイナリ探索を行うことによって前記所望の制御コードを探索する、請求項1の校正回路。
- 前記単相差動変換回路の第1の出力端子と前記第1の検波器との間に挿入される第1の単相増幅器と、
前記単相差動変換回路の第2の出力端子と前記第2の検波器との間に挿入される第2の単相増幅器と
をさらに具備する請求項1の校正回路。 - 電流信号を発生し、当該電流信号を前記単相差動変換回路の第1の出力端子に注入する電流信号源をさらに具備する、請求項1の校正回路。
- 前記比較結果信号は、第1の期間には前記第1の検波信号の電圧から前記第2の検波信号の電圧を減算して直流オフセットを加算することによって得られる電圧の符号を示し、前記第1の期間とは異なる第2の期間には前記第2の検波信号の電圧から前記第1の検波信号の電圧を減算して前記直流オフセットを加算することによって得られる電圧の符号を示す、請求項1の校正回路。
- 前記制御回路は、前記第1の期間における前記比較結果信号と前記第2の期間における前記比較結果信号とが一致する少なくとも1つの制御コードを抽出し、抽出された少なくとも1つの制御コードの中央値に基づいて前記所望の制御コードを決定する、請求項6の校正回路。
- 請求項1の校正回路と、
前記差動出力信号を増幅することによって差動増幅信号を得る差動増幅器と、
前記差動増幅信号をダウンコンバートおよび復調することによって受信データを得る復調器と
を具備する、受信機。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014141770A JP2017157877A (ja) | 2014-07-09 | 2014-07-09 | 校正回路および受信機 |
PCT/JP2015/068337 WO2016006464A1 (ja) | 2014-07-09 | 2015-06-25 | 校正回路および受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014141770A JP2017157877A (ja) | 2014-07-09 | 2014-07-09 | 校正回路および受信機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017157877A true JP2017157877A (ja) | 2017-09-07 |
Family
ID=55064102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014141770A Pending JP2017157877A (ja) | 2014-07-09 | 2014-07-09 | 校正回路および受信機 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2017157877A (ja) |
WO (1) | WO2016006464A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951242A (ja) * | 1995-08-04 | 1997-02-18 | Toshiba Corp | 単相差動変換回路装置 |
JPH1155044A (ja) * | 1997-08-04 | 1999-02-26 | Miyoshi Denshi Kk | 高周波電力増幅装置 |
US7495515B1 (en) * | 2007-08-24 | 2009-02-24 | Freescale Semiconductor, Inc. | Low-noise amplifier |
JP2011205229A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 無線受信回路 |
-
2014
- 2014-07-09 JP JP2014141770A patent/JP2017157877A/ja active Pending
-
2015
- 2015-06-25 WO PCT/JP2015/068337 patent/WO2016006464A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2016006464A1 (ja) | 2016-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9608600B2 (en) | Frequency tuning for LC circuits | |
KR101521186B1 (ko) | 온도 보상을 갖는 전력 검출기 | |
US8766712B2 (en) | Quality factor tuning for LC circuits | |
US8310277B2 (en) | High linear fast peak detector | |
US8456155B2 (en) | Radio-frequency power amplifier | |
US20150263675A1 (en) | Low noise amplifier and receiver | |
JP2008199611A (ja) | 補償部を備える信号変換器 | |
WO2010108029A1 (en) | Transconductance bias circuit, amplifier and method | |
CN110504930B (zh) | 功率放大装置 | |
WO2013166147A1 (en) | Quality factor tuning for lc circuits and frequency tuning for lc circuits | |
US8847683B2 (en) | Differential amplifying circuit | |
JP6196299B2 (ja) | 狭域通信用の超低電力無線機 | |
US10056869B2 (en) | Power amplifier system and associated control circuit and control method | |
KR20090081450A (ko) | 모드 변환 광대역 저잡음 증폭기 및 이를 구비하는 광대역무선 수신기 | |
US8471549B2 (en) | Power detector | |
WO2016006464A1 (ja) | 校正回路および受信機 | |
US10396713B2 (en) | Envelope-tracking current bias circuit with offset cancellation function | |
CN110190823B (zh) | 一种片上匹配自修复系统 | |
JP4318641B2 (ja) | 自動電力レベル制御に使用可能な集積rf信号レベル検出器 | |
JP2006033185A (ja) | ダイオード検波回路 | |
US11817828B2 (en) | Amplifier circuitry and voltage correction circuitry | |
US10938352B1 (en) | Methods and apparatus for online timing mismatch calibration for polar and segmented power amplifiers | |
US10476441B2 (en) | Envelope tracking current bias circuit and power amplifying device | |
JP2013179534A (ja) | 増幅装置及び受信装置 | |
KR20110062310A (ko) | 전력 검출기 |