CN104052474B - 一种锁相环频率校正方法及系统 - Google Patents

一种锁相环频率校正方法及系统 Download PDF

Info

Publication number
CN104052474B
CN104052474B CN201410242385.2A CN201410242385A CN104052474B CN 104052474 B CN104052474 B CN 104052474B CN 201410242385 A CN201410242385 A CN 201410242385A CN 104052474 B CN104052474 B CN 104052474B
Authority
CN
China
Prior art keywords
frequency
band
sub
target
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410242385.2A
Other languages
English (en)
Other versions
CN104052474A (zh
Inventor
高鹏
朱年勇
梁建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410242385.2A priority Critical patent/CN104052474B/zh
Publication of CN104052474A publication Critical patent/CN104052474A/zh
Priority to PCT/CN2015/080447 priority patent/WO2015184963A1/zh
Priority to US14/730,008 priority patent/US9455854B2/en
Application granted granted Critical
Publication of CN104052474B publication Critical patent/CN104052474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/11—Monitoring; Testing of transmitters for calibration
    • H04B17/14—Monitoring; Testing of transmitters for calibration of the whole transmission and reception path, e.g. self-test loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种锁相环频率校正方法及系统，应用于对多频带压控振荡器的子频带选择；包括：在计数时间TCNT[k]内，对压控振荡器在当前工作子频带下输出的所述频率信号进行频率计数，得到频率计数值FCNT[k]，其中，当前工作子频带对应二进制搜索树中的当前节点的二进制数值；计算所述FCNT[k]与目标频率计数值FCNTTARGET[k]的误差，并将所述误差的绝对值与预定值进行比较，根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带。本发明将测量的误差与预设值进行比较，从而控制是否增加计数时间基准，在校正时间和校正精度之间做出正确的取舍，从而有效控制校正时间，这种动态地校正方法整体上可以有效地缩短校正时间。

Description

一种锁相环频率校正方法及系统
技术领域
本发明涉及通信技术领域，特别涉及一种锁相环频率校正方法及系统。
背景技术
无线射频收发信机中，广泛采用基于锁相环(PLL，Phase-Locked Loop)结构的频率综合器，用来产生本地振荡信号，简称本振(LO，Local Oscillator)，完成信号的频率搬移。
在现代无线通信中，要求射频收发信机能够工作在多个频段，因此，需要锁相环的输出信号能够覆盖足够宽的频率范围。
实现宽带锁相环，则锁相环中的核心器件压控振荡器(VCO，Voltage-ControlledOscillator)也需要工作在足够宽的频率范围。由于压控振荡器受到噪声要求、工艺条件等限制，一般采用多频带设计结构，即采用多个子频带来覆盖足够宽的频率范围，但每个子频率仅需要覆盖相对较窄的频率。子频率通过数字码的方式实现控制。
在实际应用中，系统会要求锁相环输出一个特定的频率，对于多频带压控振荡器来说，则需要设置一个合适的子频带，满足系统对输出频率的要求，同时满足锁相环电路稳定工作的需要。
由于芯片制造工艺的波动，以及应用环境的不确定性，宽带压控振荡器各个子频带的输出频率并不是稳定不变的。即，很难根据系统设定的压控振荡器需要输出的目标频率值，直接得到压控振荡器子频带设置值。
下面介绍现有技术中利用系统给出的目标频率值得到压控振荡器子频带的方法。
参见图1，该图为现有技术中二进制搜索法示意图。
图1中是以16频带为例，4位(bit)控制，图中节点用二进制控制字表示。
图1中的up表示上行搜索的路径，dn表示下行搜索的路径。
二进制算法是从压控振荡器的中间子频带出发，通过频率计数器对压控振荡器的输出频率进行测量，获得的信息与系统设定的目标频率值进行比较，根据比较结果，选择搜索路径。
例如，图1中的一条搜索路径是：1000–>1100->1110->1101。1101即为搜索的目标子频带。1000为16频带的中间子频带。
在路径上的每个节点，频率计数器的计数时间长度都是R×TREF，理论上可获得的频率计数精度为fRES＝fREF/R，其中，fREF是计数的基准频率，该基准频率就是锁相环输入参考时钟的频率。fRES是目标精度。由fREF和fRES便可以得出R。
R为计数时间基准参数。
因此，如果不计入其他开销，总校正时间长度为tCAL＝NCT×R×TREF。其中，NCT为压控振荡器子频带控制字的位宽。在图1中，NCT＝4。
图1所示的现有技术存在的主要问题是校正的时间较长。下面以无线射频收发机设计中常用的参数估算一下该技术的校正时间。
fREF＝20MHz即
fRES＝200kHz；
则
通常设计压控振荡器子频带控制字为NCT＝8，则不计入其他开销前提下，校正所需要的时间为：
tCAL＝NCT×R×TREF＝40us；
加上其他开销，校正时间一般会接近50us，对于无线射频收发信机来讲，校正时间太长，对系统的其他操作会带来时间压力。
因此，本领域技术人员需要提供一种锁相环频率校正方法，能够缩短校正时间。
发明内容
本发明实施例提供一种锁相环频率校正方法及系统，能够缩短锁相环的频率校正时间。
本发明公开了以下技术方案：
第一方面，一种锁相环频率校正方法，应用于对多频带压控振荡器的子频带选择；包括：
在计数时间TCNT[k]内，对压控振荡器在当前工作子频带下输出的所述频率信号进行频率计数，得到频率计数值FCNT[k]，其中，当前工作子频带对应二进制搜索树中的当前节点的二进制数值；
计算所述FCNT[k]与目标频率计数值FCNTTARGET[k]的误差，并将所述误差的绝对值与预定值进行比较，根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带。
在第一方面的第一种可能的实现方式中，所述根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带，具体为：
如果判断所述误差为0，将当前子频带作为所述压控振荡器工作的目标子频带；
如果判断所述误差大于0且小于预定值，则增大计数时间基准TCNT[k]继续读取压控振荡器在当前子频带输出的频率信号进行频率计数的频率计数值，计算新读取的所述频率计数值与所述FCNTTARGET[k]的误差，如果误差为0，则将当前子频带作为压控振荡器工作的目标子频带，如果误差不为0，继续进行所述误差与所述预定值的比较，一直增大TCNT[k]到TCNT[k]的取值范围内的最大值时，强制进入二进制搜索的下一个子频带；二进制搜索结束时，将所述误差最小值对应的子频带作为所述压控振荡器工作的目标子频带；
如果判断所述误差大于或等于预定值，则停止对当前子频带对应的压控振荡器的输出频率的计数，进入二进制搜索的下一个子频带。
结合第一方面及上述任一种可能的实现方式中，在第二种可能的实现方式中，所述进入二进制搜索的下一个子频带，具体为：
当所述频率计数值大于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带小的子频带作为下一个子频带；
当所述频率计数值小于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带大的子频带作为下一个子频带。
结合第一方面及上述任一种可能的实现方式中，在第三种可能的实现方式中，所述TCNT[k]＝TREF*R[k]；所述FCNTTARGET[k]＝R[k]×FCW；
其中，TREF为输入锁相环的参考时钟信号的周期；R[k]为计数时间参数，是随当前时间k变化的正整数，k为正整数；所述FCW是锁相环的频率控制字信号，为已知量。
结合第一方面及上述任一种可能的实现方式中，在第四种可能的实现方式中，所述R[k]＝2k-1；
所述TCNT[k]＝TREF*R[k]＝TREF*2k-1；
所述FCNTTARGET[k]＝2k-1×FCW；
所述R[k]的最大取值为Rmax，当A＝fREF/fRES为2的整数次幂时，则Rmax＝A；当A不为2的整数次幂时，Rmax取大于A的2的整数次幂中的最小值；
其中，fREF＝1/TREF；fRES为锁相环的目标精度，为已知量。
第二方法，提供一种锁相环频率校正系统，包括：锁相环、频率计数器、控制器，所述锁相环包括多频带的压控振荡器；
所述锁相环，用于根据输入的参考时钟信号，控制所述压控振荡器输出频率信号；
所述频率计数器，用于在计数时间TCNT[k]内，对所述压控振荡器在当前工作子频带下输出的所述频率信号进行频率计数，得到频率计数值FCNT[k]，其中，当前工作子频带对应二进制搜索树中的当前节点的二进制数值；
所述控制器，用于计算所述FCNT[k]与目标频率计数值FCNTTARGET[k]的误差，并将所述误差的绝对值与预定值进行比较，根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带。
在第二方面的第一种可能的实现方式中，所述控制器根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带，具体为：
如果判断所述误差为0，将当前子频带作为所述压控振荡器工作的目标子频带；
如果判断所述误差大于0且小于预定值，则增大计数时间基准TCNT[k]继续读取压控振荡器在当前子频带输出的频率信号进行频率计数的频率计数值，计算新读取的所述频率计数值与所述FCNTTARGET[k]的误差，如果误差为0，则将当前子频带作为压控振荡器工作的目标子频带，如果误差不为0，继续进行所述误差与所述预定值的比较，一直增大TCNT[k]到TCNT[k]的取值范围内的最大值时，强制进入二进制搜索的下一个子频带；二进制搜索结束时，将所述误差最小值对应的子频带作为所述压控振荡器工作的目标子频带；
如果判断所述误差大于或等于预定值，则停止对当前子频带对应的压控振荡器的输出频率的计数，进入二进制搜索的下一个子频带。
结合第二方面及上述任一种可能的实现方式中，在第二种可能的实现方式中，所述控制器用于进入二进制搜索的下一个子频带，具体为：
当所述频率计数值大于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带小的子频带作为下一个子频带；
当所述频率计数值小于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带大的子频带作为下一个子频带。
结合第二方面及上述任一种可能的实现方式中，在第三种可能的实现方式中，所述TCNT[k]＝TREF*R[k]；所述FCNTTARGET[k]＝R[k]×FCW；
其中，TREF为输入锁相环的参考时钟信号的周期；R[k]为计数时间参数，是随当前时间k变化的正整数，k为正整数；所述FCW是锁相环的频率控制字信号，为已知量。
结合第二方面及上述任一种可能的实现方式中，在第四种可能的实现方式中，所述R[k]＝2k-1；
所述TCNT[k]＝TREF*R[k]＝TREF*2k-1；
所述FCNTTARGET[k]＝2k-1×FCW；
所述R[k]的最大取值为Rmax，当A＝fREF/fRES为2的整数次幂时，则Rmax＝A；当A不为2的整数次幂时，Rmax取大于A的2的整数次幂中的最小值；
其中，fREF＝1/TREF；fRES为锁相环的目标精度，为已知量。
结合第二方面及上述任一种可能的实现方式中，在第五种可能的实现方式中，所述锁相环包括：模拟整数锁相环、模拟小数锁相环、数字整数锁相环和数字小数锁相环。
以上技术方案，设置计数时间基准和目标频率计数值均是可变的，而现有技术中计数时间基准和目标频率计数值是固定不变的。由于频率的校正时间和校正精度是互相矛盾的，并且有很多子频带与目标频率值相差较大，因此，有些子频带不必花费很长时间来提高测量的精度，而在与目标频率值较近的子频带花费较长时间来提高测量的精度，从而可以获得校正后的精确频率。本实施例将测量的误差与预设值进行比较，从而控制是否增加计数时间基准，在校正时间和校正精度之间做出正确的取舍，从而有效控制校正时间，这种动态地校正方法整体上可以有效地缩短校正时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中二进制搜索法示意图；
图2是现有技术中的锁相环结构图；
图2a本发明提供的压控振荡器频率控制结构示意图；
图3是本发明提供的压控振荡器频率的控制曲线示意图；
图4a是本发明提供的锁相环频率校正方法实施例一流程图；
图4是本发明提供的锁相环频率校正方法实施例二流程图；
图5是现有技术中的频率计数器的工作原理示意图；
图6是本发明提供的锁相环频率校正方法实施例三流程图；
图7是本发明提供的二进制搜索算法示意图；
图8是本发明提供的子频带搜索示意图；
图9是本发明提供的频率计数器的工作原理示意图；
图10是本发明提供的锁相环频率校正设备实施例一示意图；
图11是本发明提供的锁相环频率校正设备实施例二示意图；
图11a是本发明提供的锁相环频率校正系统实施例一示意图；
图12是本发明提供的锁相环频率校正系统实施例二示意图；
图12a是本发明提供的锁相环频率校正系统为模拟小数锁相环时的示意图；
图12b是本发明提供的锁相环频率校正系统为数字小数锁相环时的示意图；
图12c是本发明提供的锁相环频率校正系统为另一种数字小数锁相环时的示意图；
图12d是本发明提供的锁相环频率校正系统为数字整数锁相环时的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
首先，为了本领域技术人员能够更好地理解本发明的工作原来，下面首先介绍锁相环的基本组成部分。
参见图2，该图为现有技术中的锁相环结构图。
锁相环包括四个基本组成部分：鉴相器A、环路滤波器B、压控振荡器C和反馈分频器D。其中，压控振荡器C作为频率源输出频率。
压控振荡器C的输出信号经过采集并分配和输入参考时钟的频率fREF一起被输入鉴相器A，鉴相器A通过比较fREF和压控振荡器的输出频率fVCO的差，输出一个与频率差成正比的误差电压，再经过环路滤波器B滤去误差电压中的高频成分，输出一个控制电压控制压控振荡器C，使压控振荡器C输出信号的频率稳定在目标频率值，压控振荡器C的输出频率fVCO经过反馈分频器D分频后反馈信号fDIV给鉴相器A，作为输出频率的采样信号。
在射频收发信机中，锁相环中的压控振荡器C通常采用多子频带结构来实现，具体可以通过在压控振荡器C中并联一组可以开关的电容阵列，通过数字信号控制开关，从而改变电容阵列对外呈现的电容值，实现压控振荡器C频率范围的切换。其中，每个数字信号对应一个子频带。
这样可以通过粗调控制和精调控制两种方式控制压控振荡器C的输出频率。
粗调控制(CT，Coarse Tuning)：选择压控振荡器的子频带，确定压控振荡器的大致范围，通过数字信号来控制压控振荡器的子频带的选择，该数字信号用CT表示，即每个CT的取值对应压控振荡器的一个子频带。
精调控制(FT，Fine Tuning)：通过锁相环反馈机制，控制压控振荡器精确输出系统设定的目标频率值。
CT和FT通常在系统设定了目标频率值以后顺序执行。
参见图2a，该图为本发明提供的宽带压控振荡器频率控制结构示意图。
图中压控振荡器C为多子频带压控振荡器，其频带选择通过粗调控制信号(CT)实现，CT信号的取值通过本发明提供的自动频率校正方法获得。压控振荡器的精调控制信号(FT)则通过锁相环的反馈机制获得。
在图2中已经介绍了鉴相器A、环路滤波器B、压控振荡器C和反馈分频器D的工作原理，在此不再具体介绍。
其中，环路滤波器B输出的信号为LPF。
其中，CLK_REF信号为锁相环的输入参考时钟信号，在无线通信应用中，CLK_REF为一频率稳定的周期性信号。设其信号频率为fREF，其信号周期为
F_VCO信号为锁相环输出信号，即压控振荡器的输出信号，其信号频率fVCO，其信号周期为
FCW为锁相环的频率控制字信号(Frequency Control Word)，系统通过设定FCW的值来设置锁相环的输出目标频率值。
根据锁相环的工作原理，当锁相环稳定工作时，输出频率就是目标频率值fVCO＝fTARGET，存在以下关系：
fVCO＝fTARGET＝FCW×fREF (1)
可以理解的是，FCW为已知量。
FCW区别于CT，FCW是锁相环中给反馈分频器D的。
CT是用来控制压控振荡器C的子频带的选择，CT是数字信号。
频率计数器E和算法逻辑模块F是用来进行锁相环频率校正的，E和F综合在一起为频率校正装置。
而校正偏置模块G是用来初始化的，初始化时，控制开关SW_CT控制校正偏置模块G输出的信号FT_BIAS给了FT，输出给压控振荡器C，设置CT初始值为中间子频带。例如，对于二进制搜索中的4位控制，中间子频带为1000。
需要说明的是，本发明实施例提供的方法是通过所述算法逻辑模块F来实现的。
参见图3，该图为本发明提供的压控振荡器频率的控制曲线示意图。
如图3所示，设定的目标频率值为fTARGET。
首先，选择合适的CT控制信号，如图中CT＝CT0；
然后，通过锁相环反馈机制获得合适的FT控制信号，如图3中FT＝FT0。
从图3可见，对于同一目标频率fTARGET，可以存在多个子频带能够同时覆盖，但是选择不同的子频带意味着精调控制FT值选择也会相应改变。如图3所示，CT＝CT0与CT＝CT1均能覆盖fTARGET，当选择CT＝CT0时，相应FT＝FT0；而当选择CT＝CT1时，相应FT＝FT1。
对于锁相环系统，为了系统稳定运行，通常需要将精调控制信号FT限制在一定的范围内，这个限制条件也给粗调控制信号CT的选择设置了约束条件。
如图3所示，假设系统设定的FT值目标范围区间如图3中斜线覆盖的范围，为了满足这个约束条件，系统只能选择CT＝CT0，而不能选择CT＝CT1。
由于芯片制造工艺存在波动，以及芯片的应用环境不确定，因此目标频率值与其对应的子频带的关系并不是固定不变的。
例如，对于相同的目标频率值fTARGET，在芯片样本A中，应该选择子频带CT＝CT0，而在芯片样本B中，由于芯片制造工艺的波动，可能选择CT＝CT1最合适。
由于存在上述不确定的因素，因此在宽带锁相环中，需要专门设计一个装置，能够根据系统设定的目标频率值，通过该装置可以自动选择一个最佳的压控振荡器子频带，即选择最合适的粗调控制信号，该选择过程称为宽带锁相环的频率校正。
本发明中主要介绍通过CT来选择子频带，而CT的取值通过自动频率校正来实现。而FT信号通过锁相环的反馈机制来获得，在本发明中将不具体介绍。
本发明提供的方法可以缩短频率自动校正的时间，下面结合附图进行详细介绍。
方法实施例一：
参见图4a，该图为本发明提供的锁相环频率校正方法实施例一流程图。
本实施例提供的锁相环频率校正方法，应用于对多频带压控振荡器的子频带选择；包括：
S401a：在计数时间TCNT[k]内，对压控振荡器在当前工作子频带下输出的所述频率信号进行频率计数，得到频率计数值FCNT[k]，其中，当前工作子频带对应二进制搜索树中的当前节点的二进制数值；
需要说明的是，对压控振荡器在当前工作子频带下输出的所述频率信号进行频率计数是由频率计数器来完成的。
可以理解的是，对于多频带压控振荡器，其当前工作子频带指的是二进制搜索树中的当前节点对应的二进制数值，例如，对于16频带的压控振荡器，其节点CT＝12对应的二进制数值为1100。
需要说明的是，对于二进制搜索树，初始搜索的节点是从中间子频带对应的节点开始进行搜索，例如16频带的压控振荡器，初始搜索的节点是CT＝8(对应的二进制数值为1000)。
S402a：计算所述FCNT[k]与目标频率计数值FCNTTARGET[k]的误差，并将所述误差的绝对值与预定值进行比较，根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带。
本实施例中之所以设置计数时间和目标频率计数值是可以变化的，是因为对于宽带压控振荡器，二进制搜索路径中大部分的子频带，仅仅需要判断频率计数器读取的计数值与目标频率的相对大小关系，而无需得到压控振荡器精确的输出频率。而对于少数与目标频率值接近的子频带，需要知道其精确的输出频率，频率计数器读取的计数值与目标频率值的差值将被作为子频率选择的依据，即测量精度将会影响最终的频率校正的结果。
由于频率测量精度和测量时间之间存在折中关系，因此，为了缩短频率校正时间可以在仅需要判断频率高低关系的子频带降低测量精度的要求，这样可以缩短在这些子频带的测量时间。而在测量精度要求高的子频率确保测量精度，来加长测量时间。因此，本实施例中这种动态调节频率测量精度的方法，既可以提高频率校正的效果，又没有损失校正的精度。
本实施例提供的锁相环频率校正方法，设置计数时间和目标频率计数值均是可变的，而现有技术中计数时间和目标频率计数值是固定不变的。由于频率的校正时间的校正精度是互相矛盾，并且有很多子频带与目标频率值相差较大，因此，有些子频带不必花费很长时间来提高测量的精度，而在与目标频率值较近的子频带花费较长时间来提高测量的精度，从而获得校正后的精确频率。本实施例将测量的误差与预设值进行比较，从而控制是否调整计数时间，从而有效控制校正时间，这种动态地校正方法整体上可以有效地缩短校正时间。
方法实施例二：
参见图4，该图为本发明提供的锁相环频率校正方法实施例二流程图。
本实施例提供的宽带锁相环频率校正方法，包括：
S401：在当前计数时间TCNT[k]下，判断频率计数器输出的当前计数值FCNT[k]与对应的当前目标频率计数值FCNTTARGET[k]的误差是否小于预定值；所述频率计数器对压控振荡器的输出频率进行计数；所述TCNT[k]＝TREF*R[k]；所述FCNTTARGET[k]＝R[k]×FCW；所述压控振荡器为多频带压控振荡器；所述多频带压控振荡器中的子频带选择采用数字信号控制；即CT为数字信号。
其中，TREF为锁相环输入参考时钟的周期；R[k]为计数时间参数，是随当前时间k变化的正整数，k为正整数；所述FCW是频率控制字信号，为已知量；
需要说明的是，本实施例中计数时间和目标频率计数值均与R有关系，因此这两个量并不是像现有技术中是固定不变的，而是变化的；而现有技术中计数时间是固定不变的，目标频率计数值也是固定不变的。
下面介绍频率计数器的工作原理。
频率计数器的功能是在计数时间内对压控振荡器的输出信号进行计数，如果计数时间是稳定的，则频率计数器输出的计数值可以表征压控振荡器的输出频率。
参见图5，该图为现有技术中的频率计数器的工作原理示意图。
需要说明的是，图5为现有技术中频率计数器的工作原理图，现有技术中计数时间TCNT为固定不变的。而本发明实施例中频率计数器的计数时间是变化的，即变为TCNT[k]。
压控振荡器的输出信号为F_VCO，F_VCO的频率为fVCO；
假设频率计数器的计数时间为TCNT，在TCNT内对F_VCO信号进行计数，也就是计算在TCNT时间范围内有多少个F_VCO周期，则可获得频率计数器的理想输出值FCNT'：
从式(2)中可知，对于任意压控振荡器输出频率fVCO，都可以通过频率计数器得到一个与之相对应的计数值FCNT'。即在计数时间TCNT稳定的情况下，可用频率计数器的计数值FCNT'表征压控振荡器的输出频率fVCO，即通过频率计数器实现压控振荡器输出频率的测量：
从图4所示的频率计数器工作原理可知，频率计数器输出的计数值FCNT仅能取整数，因此频率计数器输出的计数值存在量化误差。为获得频率计数器的输出值，式(2)需修正为：
上式(4)中，ROUND函数表示四舍五入操作。
设频率计数器输出量化误差为EQUAT，则
FCNT'＝FCNT+EQUAT (5)
从图4及式(4)可知，频率计数器输出量化误差的范围为：
ABS(EQUAT)≤1 (6)
上式(6)中，ABS函数表示取绝对值操作。
根据式(3)、(5)和(6)，可得到由于频率计数器量化误差引入的压控振荡器频率测量误差为：
fRES＝ABS((FCNT-FCNT')×fCNT)
＝ABS(EQUAT×fCNT) (7)
≤fCNT
即由频率计数器量化误差引入的压控振荡器频率测量误差与频率计数器计数时间相关。从式(7)可知，频率计数器的计数时间越长，压控振荡器频率测量的误差越小，即频率计数器输出的FCNT所反映的压控振荡器输出频率越接近压控振荡器的实际输出频率。
由于在锁相环系统中，通常仅有输入参考时钟CLK_REF为稳定频率信号。因此，频率计数器通常采用CLK_REF来产生计数时间。即：
TCNT＝R×TREF(R∈正整数) (8)
即频率计数器的计数时间通常为参考时钟周期的整数倍。根据式(7)和(8)可得：
需要说明的是，公式(8)和(9)中的R是现有技术中的计数时间参数，在现有技术中，R是固定的，而本发明实施例中R是变化的，即变为R[k]。
显然，式(8)中R值取值越大，得到的频率计数器输出的计数值越能精确的反映压控振荡器的实际频率，即频率测量越精确。从整个校正过程来看，压控振荡器频率测量越精确，则最终获得的校正精度越高。但是R值取值越大，也意味着频率测量的时间越长。从整个校正过程来看，单次频率测量的时间越长，意味着整个校正过程消耗的时间越长，或者说校正效率越低。
由于频率计数器存在量化特性，导致宽带锁相环频率校正机制在精度和效率上存在难以克服的矛盾关系。而本实施例采用的方法，是在距离目标频率值差值较大的子频带，采用较短的计数时间来缩短校正时间；但在距离目标频率值较小的子频带，采用较长的计数时间来确保校正精度。
S402：如果判断所述误差为0，将当前子频带作为所述压控振荡器工作的目标子频带；
S403：如果判断所述误差大于0且小于预定值，则增大计数时间基准TCNT[k]继续读取压控振荡器在当前子频带输出的频率信号进行频率计数的频率计数值，计算新读取的所述频率计数值与所述FCNTTARGET[k]的误差，如果误差为0，则将当前子频带作为压控振荡器工作的目标子频带，如果误差不为0，继续进行所述误差与所述预定值的比较，一直增大TCNT[k]到TCNT[k]的取值范围内的最大值时，强制进入二进制搜索的下一个子频带；二进制搜索结束时，将所述误差最小值对应的子频带作为所述压控振荡器工作的目标子频带；
可以理解的是，当所述误差为零时，说明已经达到目标子频带，可以不必再往下进一步进行子频带的搜索，直接将当前子频带作为目标子频带即可。
需要说明的是，预定值为预先设定的一个阈值，如果当前计数值与当前的目标频率计数值之间的误差小于预定值，则说明当前的子频带与目标频率值比较接近，需要获得更精确的频率计数值，通过增大计数时间则能提高精度，此时就要牺牲测量时间。
S404：如果判断所述误差大于或等于预定值，则停止频率计数器对当前子频带对应的压控振荡器的输出频率的计数，进入二进制搜索的下一个子频带。
如果判断当前计数值与当前的目标频率计数值之间的误差大于或等于预定值，则说明当前的子频带与目标频率值较远，不需要在该子频率浪费太多的时间继续进行测量，因此，可以直接进入下一个子频带的测量。这样可以大大地缩短校正时间。
需要说明的是，如何进入下一个子频带的步骤本身属于现有技术，具体为：
当所述频率计数值大于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带小的子频带作为下一个子频带；
当所述频率计数值小于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带大的子频带作为下一个子频带。
图7中可以看出，在二进制搜索树上有除了数值为0的节点，15个节点。在二进制搜索路径中，下一个节点对应的二进制数值可能大于前一个节点，也可能小于前一个节点，例如，当前节点是CT＝12，那么当前节点的下一个节点有2个，分别是CT＝10和CT＝14。如果频率计数值大于目标频率计数值，则选择CT＝10作为下一个子频带；如果频率计数值小于目标频率计数值，则选择CT＝14作为下一个子频带。
可以理解的是，二进制搜索结束指的是，搜索路径结束，例如图1中的，搜索到路径的最底层。
本实施例提供的宽带锁相环频率校正方法，设置计数时间和目标频率计数值均是可变的，而现有技术中计数时间和目标频率计数值是固定不变的。由于频率的校正时间的校正精度是互相矛盾，并且有很多子频带与目标频率值相差较大，因此，有些子频带不必花费很长时间来提高测量的精度，而在与目标频率值较近的子频带花费较长时间来提高测量的精度，从而获得校正后的精确频率。本实施例将测量的误差与预设值进行比较，从而控制是否增加计数时间，从而有效控制校正时间，这种动态地校正方法整体上可以有效地缩短校正时间。
方法实施例三：
参见图6，该图为本发明提供的锁相环频率校正方法实施例三流程图。
本实施例介绍一个最完整的校正过程。
在方法实施例一中已经介绍R[k]为正整数，由于在实际应用中，为了实现方便，可以设置R[k]为2的整数次幂的形式，因为在逻辑电路中，仅仅需要进行移位操作，便可以实现2的整数次幂的计算，这样可以大大降低对芯片资源的消耗。因此，本实施例中，R[k]以2的整数次幂来实现。
S601：在当前计数时间TCNT[k]下，读取频率计数器的当前计数值FCNT[k]；
S602：计算当前目标频率计数值FCNTTARGET[k]；S603：由FCNT[k]和FCNTTARGET[k]获得两者的误差FCNTERR＝FCNT[k]-FCNTTARGET[k]；
S604：判断所述误差FCNTERR是否小于预定值，如果是，则执行S605，如果否则执行S607：
S605：增大计数时间，即k加1，TCNT[k]变为TCNT[k+1]；
需要说明的是，此时，与k有关的数值均跟随变化。
S606：判断所述R[k]是否已经到达最大值，如果是，则强制进入二进制搜索的下一个子频带，即执行S607。
由于k变化时，R[k]也跟随变化，并且R[k]＝2k-1；所述R[k]的最大取值为Rmax，当A＝fREF/fRES为2的整数次幂时，则Rmax＝A；当A不为2的整数次幂时，Rmax取大于A的2的整数次幂中的最小值；
其中，fREF＝1/TREF；fRES为锁相环的目标精度，为已知量。
S607：结束对当前子频带的测量；
S608：判断二进制搜索是否结束，如果是，则执行S609，如果否，则执行S610；
二进制搜索结束指的是搜索到二进制搜索树的最底层，即最下边一层。
S609：选择误差FCNTERR最小值对应的子频带，通过控制开关SW_CT将FT＝LPF。
S610：根据二进制搜索算法更新CT值，即切换到下一个子频带进行频率的测量。
S611：如果所述二进制搜索结束，则将所述误差的最小值对应的子频带作为所述压控振荡器工作的子频带。
为了更好地理解本实施例提供的方法，下面结合一个具体实例来说明，继续以NCT为4，即16频带为例来说明。
参见图7，该图为本发明提供的二进制搜索算法示意图。
从中间子频带(CT＝1000)开始，即从CT＝8开始。
频率计数器对该子频带下压控振荡器的输出频率进行计数，得到计数值(FCNT)CT＝8，假设fTARGET对应的计数值为FCNTTARGET，如果
(FCNT)CT＝8＜FCNTTARGET (10)
通过公式(10)可知当前计数值低于目标频率值。
因此，按照二进制搜索算法，即图7中上行搜索(up)路径，将待测量子频带调整为CT＝12。
在CT＝12的子频带上，将重复上述测量、比较、搜索过程，直至搜索到图7中的最底一层，即奇数层。
在此搜索过程中，CT＝0子频带没有测量。通常压控振荡器设计中，会设计一定的裕量，即CT＝0设计冗余，不在系统需求范围内，可以不测量，以节省校正时间。
在二进制搜索路径的每个节点，即每个子频带，都会通过频率计数器测量压控振荡器在相应子频带的频率，对应的计数值与目标频率计数值的差值被储存，最终测得差值最小的子频带将被作为选定的子频带。
对于图7所示的4位，即16子频带的压控振荡器，共要进行4次测量。子频带越多，所需要的测量时间越长。
锁相环的目标频率值fTARGET对应一个频率计数器的计数值FCNTTARGET，根据公式(2)与公式(8)可得：
即通过锁相环的频率控制字信号FCW，可以直接获得频率计数器的目标频率计数值。
图7中对应的理论上最优的子频带为CT＝13，参见图8，该图为子频带搜索示意图。
图中用弧线给出了二进制搜索的路径，即CT＝8→CT＝12→CT＝14→CT＝13。在上述路径中的每个子频带，都会通过频率计数器对该子频带对应的压控振荡器的输出频率进行技术，并将计数值与目标计数值进行比较，并对搜索路径进行判断。
从图8中可以看出，各子频带对应的计数值与目标计数值的差值并不相同。在图8示例中，(Δf)CT＝0,1,2,...表示各个子频带(CT＝0，1，2，…)对应的压控振荡器输出频率与目标频率值的差值。
从图8可以看出，存在：
(Δf)CT＝8＞(Δf)CT＝12＞(Δf)CT＝13＞(Δf)CT＝14 (12)
在子频带CT＝8、CT＝12，测得频率距离目标频率值较远，即(Δf)CT＝8、(Δf)CT＝12相对较大，因此仅仅需要判断其与目标频率值的相对大小关系，不需要精确测量频率。
而在子频带CT＝13，CT＝14，其测得频率与目标频率值相对接近，因此需要比较精确的对频率进行测量，并根据测量结果选择最终的校正结果。
需要说明的是，本实施例中是以16频带为例进行说明的，可以理解的是，当子频带数目越多时，本发明实施例提供的方法的优点将更加明显，即相对缩短的校正时间将更长。
即，所述多频带压控振荡器的子频带数目NCT＝2m，m为正整数。即子频带的数目可以为2的整数次幂。
可以理解的是，由于k为正整数，在R[k]＝2k-1中，k最小的取值为1，即R[1]＝20＝1。k的取值越大，则频率计数器的频率测量精度越高，但对应的时间会越长；k的取值越小，则频率计数器的频率测量精度越低，但对应的时间越短。
下面结合图9说明本发明提供的动态频率校正中的计数时间是动态调节的。
由于k值变化的，因此，本实施例中可以应用一个频率计数器完成多个不同计数时间下的频率的计数测量，并不需要多个频率计数器，也不需要进行多次的测量。
从图9中可以看出，TCNT[1]＝TREF；TCNT[2]＝2*TREF；TCNT[3]＝4*TREF；
需要说明的是，本发明以上实施例提供的方法适用于模拟整数锁相环、模拟小数锁相环、数字整数锁相环和数字小数锁相环。
本实施例提供的频率校正方法，各个子频带对应的频率计数器的计数时间是动态可变的，对于距离目标频率值的差值较大的子频带，采用较短的计数时间这样可以实现快速判断，对于距离目标频率值的差值较小的子频带，采用较长的计数时间这样可以确保校正精度。由于计数时间参数采用2的整数次幂的形式，这样对于硬件上没有额外的消耗，容易实现。
基于以上实施例提供的一种锁相环的频率校正方法，本发明实施例还提供一种锁相环的频率校正设备，下面结合附图来进行详细的说明。
参见图10，该图为本发明提供的锁相环频率校正设备实施例一示意图。
本实施例提供的宽带锁相环频率校正设备，包括：第一判断模块100、计数时间更新模块200、子频带更新模块300和第二判断模块100a；
第一判断模块100，用于在当前计数时间TCNT[k]下，判断频率计数器输出的当前计数值FCNT[k]与对应的当前目标频率计数值FCNTTARGET[k]的误差是否小于预定值；所述频率计数器对压控振荡器的输出频率进行计数；所述压控振荡器为多频带压控振荡器；所述多频带压控振荡器中的子频带选择采用数字信号控制；
所述TCNT[k]＝TREF*R[k]；所述FCNTTARGET[k]＝R[k]×FCW；
其中，TREF为锁相环输入参考时钟的周期；R[k]为计数时间参数，是随当前时间k变化的正整数，k为正整数；所述FCW是锁相环的频率控制字信号，为已知量；
需要说明的是，本实施例中计数时间和目标频率计数值均与R有关系，因此这两个量并不是像现有技术中是固定不变的，而是变化的；而现有技术中计数时间是固定不变的，目标频率计数值也是固定不变的。
本实施例中只所以设置计数时间和目标频率计数值是可以变化的，是因为对于宽带压控振荡器，二进制搜索路径中大部分的子频带，仅仅需要判断频率计数器读取的计数值与目标频率的相对大小关系，而无需得到压控振荡器精确的输出频率。而对于少数与目标频率值接近的子频带，需要知道其精确的输出频率，频率计数器读取的计数值与目标频率值的差值将被作为子频率选择的依据，即测量精度将会影响最终的频率校正的结果。
由于频率测量精度和测量时间之间存在折中关系，因此，为了缩短频率校正时间可以在仅需要判断频率高低关系的子频带降低测量精度的要求，这样可以缩短在这些子频带的测量时间。而在测量精度要求高的子频率确保测量精度，来加长测量时间。因此，本实施例中这种动态调节频率测量精度的方法，既可以提高频率校正的效果，又没有损失校正的精度。
下面介绍频率计数器的工作原理。
频率计数器的功能是在计数时间内对压控振荡器的输出信号进行计数，如果计数时间是稳定的，则频率计数器输出的计数值可以表征压控振荡器的输出频率。
计数时间更新模块200，用于在所述第一判断模块100判断所述误差小于预定值时，增大计数时间继续读取频率计数器输出的计数值；
需要说明的是，预定值为预先设定的一个阈值，如果当前计数值与当前的目标频率计数值之间的误差小于预定值，则说明当前的子频带与目标频率值比较接近，需要获得更精确的频率计数值，通过增大计数时间则能提高精度，此时就要牺牲测量时间。
子频带更新模块300，用于在所述第一判断模块100判断所述误差大于或等于预定值时，停止频率计数器对当前子频带对应的压控振荡器的输出频率的计数，进入二进制搜索的下一个子频带。
如果判断当前计数值与当前的目标频率计数值之间的误差大于或等于预定值，则说明当前的子频带与目标频率值较远，不需要在该子频率浪费太多的时间继续进行测量，因此，可以直接进入下一个子频带的测量。这样可以大大地缩短校正时间。
所述第二判断模块100a，用于判断所述二进制搜索结束，则将所述误差的最小值对应的子频带作为所述压控振荡器工作的子频带。
需要说明的是，二进制搜索结束指的是搜索路径上的子频带搜索完了，例如图1中的对底层。
本实施例提供的宽带锁相环频率校正设备，设置计数时间和目标频率计数值均是可变的，而现有技术中计数时间和目标频率计数值是固定不变的。由于频率的校正时间的校正精度是互相矛盾，并且有很多子频带与目标频率值相差较大，因此，有些子频带不必花费很长时间来提高测量的精度，而在与目标频率值较近的子频带花费较长时间来提高测量的精度，从而获得校正后的精确频率。本实施例将测量的误差与预设值进行比较，从而控制是否增加计数时间，从而有效控制校正时间，这种动态地校正方法整体上可以有效地缩短校正时间。
设备实施例二：
参见图11，该图为本发明提供的宽带锁相环频率校正设备实施例二示意图。
R[k]为正整数，由于在实际应用中，为了实现方便，可以设置R[k]为2的整数次幂的形式，因为在逻辑电路中，仅仅需要进行移位操作，便可以实现2的整数次幂的计算，这样可以大大降低对芯片资源的消耗。因此，本实施例中，R[k]以2的整数次幂来实现。
即所述R[k]＝2k-1；所述TCNT[k]＝TREF*2k-1；所述FCNTTARGET[k]＝2k-1×FCW；所述R[k]的最大取值为：Rmax＝2k-1≥fREF/fRES；
其中，fREF锁相环输入参考时钟的频率fREF＝1/TREF；fRES为锁相环的目标精度，为已知量。
本实施例提供的宽带锁相环频率校正设备，还可以包括：最大值判断模块400；
所述最大值判断模块400，用于判断所述R[k]是否已经到达最大值，如果是，则所述子频带更新模块300强制进入二进制搜索的下一个子频带。
本实施例提供的频率校正设备，各个子频带对应的频率计数器的计数时间是动态可变的，对于距离目标频率值的差值较大的子频带，采用较短的计数时间这样可以实现快速判断，对于距离目标频率值的差值较小的子频带，采用较长的计数时间这样可以确保校正精度。由于计数时间参数采用2的整数次幂的形式，这样对于硬件上没有额外的消耗，容易实现。
基于以上实施例提供的一种锁相环的频率校正方法，本发明实施例还提供一种锁相环频率校正系统，下面结合附图来进行详细的说明。
系统实施例一：
参见图11a，该图为本发明提供的锁相环频率校正系统实施例一示意图。
本实施例提供的锁相环频率校正系统，包括：锁相环1000、频率计数器E、控制器1200，所述锁相环1000包括多频带的压控振荡器；
所述锁相环1000，用于根据输入的参考时钟信号，控制所述压控振荡器输出频率信号；
所述频率计数器E，用于在计数时间TCNT[k]内，对所述压控振荡器在当前工作子频带下输出的所述频率信号进行频率计数，得到频率计数值FCNT[k]，其中，当前工作子频带对应二进制搜索树中的当前节点的二进制数值；
可以理解的是，对于多频带压控振荡器，其当前工作子频带指的是二进制搜索树中的当前节点对应的二进制数值，例如，对于16频带的压控振荡器，其节点CT＝12对应的二进制数值为1100。
需要说明的是，对于二进制搜索树，初始搜索的节点是从中间子频带对应的节点开始进行搜索，例如16频带的压控振荡器，初始搜索的节点是CT＝8(对应的二进制数值为1000)。
所述控制器1200，用于计算所述FCNT[k]与目标频率计数值FCNTTARGET[k]的误差，并将所述误差的绝对值与预定值进行比较，根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带。
本实施例中只所以设置计数时间和目标频率计数值是可以变化的，是因为对于宽带压控振荡器，二进制搜索路径中大部分的子频带，仅仅需要判断频率计数器读取的计数值与目标频率的相对大小关系，而无需得到压控振荡器精确的输出频率。而对于少数与目标频率值接近的子频带，需要知道其精确的输出频率，频率计数器读取的计数值与目标频率值的差值将被作为子频率选择的依据，即测量精度将会影响最终的频率校正的结果。
由于频率测量精度和测量时间之间存在折中关系，因此，为了缩短频率校正时间可以在仅需要判断频率高低关系的子频带降低测量精度的要求，这样可以缩短在这些子频带的测量时间。而在测量精度要求高的子频率确保测量精度，来加长测量时间。因此，本实施例中这种动态调节频率测量精度的方法，既可以提高频率校正的效果，又没有损失校正的精度。
本实施例提供的锁相环频率校正系统，设置计数时间和目标频率计数值均是可变的，而现有技术中计数时间和目标频率计数值是固定不变的。由于频率的校正时间的校正精度是互相矛盾，并且有很多子频带与目标频率值相差较大，因此，有些子频带不必花费很长时间来提高测量的精度，而在与目标频率值较近的子频带花费较长时间来提高测量的精度，从而获得校正后的精确频率。本实施例将测量的误差与预设值进行比较，从而控制是否调整计数时间，从而有效控制校正时间，这种动态地校正方法整体上可以有效地缩短校正时间。
系统实施例二：
参见图12，该图为本发明提供的锁相环频率校正系统实施例二示意图。
本实施例提供的锁相环频率校正系统中的锁相环包括：鉴相器A、环路滤波器B、压控振荡器C、反馈分频器D；
所述压控振荡器C为多频带压控振荡器，所述多频带压控振荡器中的子频带选择采用数字信号控制；
所述子频带对应的是二进制搜索树中节点对应的二进制数值。
所述鉴相器A，用于将目标频率值与采集的压控振荡器C的输出频率进行比较，获得频率误差，输出与所述频率误差成正比的误差电压，将所述误差电压输出给所述环路滤波器B；
所述环路滤波器B，用于滤除所述误差电压中的高频信号，输出控制电压给所述压控振荡器C；
所述压控振荡器C，用于在所述控制电压下输出目标频率值；
所述频率计数器E，用于在当前计数时间TCNT[k]下，对压控振荡器C的输出频率进行计数，输出当前计数值FCNT[k]给所述控制器1200；
所述TCNT[k]＝TREF*R[k]；
其中，TREF为输入锁相环的参考时钟信号的周期；R[k]为计数时间参数，是随当前时间k变化的正整数，k为正整数；所述FCW是锁相环的频率控制字信号，为已知量。
需要说明的是，本实施例中计数时间和目标频率计数值均与R有关系，因此这两个量并不是像现有技术中是固定不变的，而是变化的；而现有技术中计数时间是固定不变的，目标频率计数值也是固定不变的。
本实施例中只所以设置计数时间和目标频率计数值是可以变化的，是因为对于宽带压控振荡器，二进制搜索路径中大部分的子频带，仅仅需要判断频率计数器读取的计数值与目标频率的相对大小关系，而无需得到压控振荡器精确的输出频率。而对于少数与目标频率值接近的子频带，需要知道其精确的输出频率，频率计数器读取的计数值与目标频率值的差值将被作为子频率选择的依据，即测量精度将会影响最终的频率校正的结果。
由于频率测量精度和测量时间之间存在折中关系，因此，为了缩短频率校正时间可以在仅需要判断频率高低关系的子频带降低测量精度的要求，这样可以缩短在这些子频带的测量时间。而在测量精度要求高的子频率确保测量精度，来加长测量时间。因此，本实施例中这种动态调节频率测量精度的方法，既可以提高频率校正的效果，又没有损失校正的精度。
下面介绍频率计数器的工作原理。
频率计数器的功能是在计数时间内对压控振荡器的输出信号进行计数，如果计数时间是稳定的，则频率计数器输出的计数值可以表征压控振荡器的输出频率。
所述控制器1200，用于所述控制器根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带，具体为：
如果判断所述误差为0，将当前子频带作为所述压控振荡器工作的目标子频带；
如果判断所述误差大于0且小于预定值，则增大计数时间基准TCNT[k]继续读取压控振荡器在当前子频带输出的频率信号进行频率计数的频率计数值，计算新读取的所述频率计数值与所述FCNTTARGET[k]的误差，如果误差为0，则将当前子频带作为压控振荡器工作的目标子频带，如果误差不为0，继续进行所述误差与所述预定值的比较，一直增大TCNT[k]到TCNT[k]的取值范围内的最大值时，强制进入二进制搜索的下一个子频带；二进制搜索结束时，将所述误差最小值对应的子频带作为所述压控振荡器工作的目标子频带；
所述FCNTTARGET[k]＝R[k]×FCW；
从TCNT[k]和FCNTTARGET[k]的表达式中可以看出，TCNT[k]和FCNTTARGET[k]均是随着k来变化的，不是固定不变的。
如果判断所述误差大于或等于预定值，则停止对当前子频带对应的压控振荡器的输出频率的计数，进入二进制搜索的下一个子频带。
需要说明的是，如何进入下一个子频带的步骤本身属于现有技术，具体为：
所述控制器用于进入二进制搜索的下一个子频带，具体为：
当所述频率计数值大于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带小的子频带作为下一个子频带；
当所述频率计数值小于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带大的子频带作为下一个子频带。
图7中中可以看出，在二进制搜索树上有除了数值为0的节点，15个节点。在二进制搜索路径中，下一个节点对应的二进制数值可能大于前一个节点，也可能小于前一个节点，例如，当前节点是CT＝12，那么当前节点的下一个节点有2个，分别是CT＝10和CT＝14。如果频率计数值大于目标频率计数值，则选择CT＝10作为下一个子频带；如果频率计数值小于目标频率计数值，则选择CT＝14作为下一个子频带。
需要说明的是，所述二进制搜索结束指的是搜索路径结束，即搜索到路径的最后一个子频带，例如图1中的最底层。
需要说明的是，预定值为预先设定的一个阈值，如果当前计数值与当前的目标频率计数值之间的误差小于预定值，则说明当前的子频带与目标频率值比较接近，需要获得更精确的频率计数值，通过增大计数时间则能提高精度，此时就要牺牲测量时间。
如果判断当前计数值与当前的目标频率计数值之间的误差大于或等于预定值，则说明当前的子频带与目标频率值较远，不需要在该子频率浪费太多的时间继续进行测量，因此，可以直接进入下一个子频带的测量。这样可以大大地缩短校正时间。
图12中校正偏置模块是现有技术，用于在初始化时，控制FT＝FT_BIAS，设置CT到二进制搜索树中的中间子频带。对于16频带时，初始搜索节点就是CT＝8(对应的二进制数值为1000)。
本实施例提供的锁相环频率校正系统，设置计数时间和目标频率计数值均是可变的，而现有技术中计数时间和目标频率计数值是固定不变的。由于频率的校正时间的校正精度是互相矛盾，并且有很多子频带与目标频率值相差较大，因此，有些子频带不必花费很长时间来提高测量的精度，而在与目标频率值较近的子频带花费较长时间来提高测量的精度，从而获得校正后的精确频率。本实施例将测量的误差与预设值进行比较，从而控制是否增加计数时间，从而有效控制校正时间，这种动态地校正方法整体上可以有效地缩短校正时间。
系统实施例三：
R[k]为正整数，由于在实际应用中，为了实现方便，可以设置R[k]为2的整数次幂的形式，因为在逻辑电路中，仅仅需要进行移位操作，便可以实现2的整数次幂的计算，这样可以大大降低对芯片资源的消耗。因此，本实施例中，R[k]以2的整数次幂来实现。
所述R[k]＝2k-1；
所述TCNT[k]＝TREF*R[k]＝TREF*2k-1；
所述FCNTTARGET[k]＝2k-1×FCW；
所述R[k]的最大取值为Rmax，当A＝fREF/fRES为2的整数次幂时，则Rmax＝A；当A不为2的整数次幂时，Rmax取大于A的2的整数次幂中的最小值；
其中，fREF＝1/TREF；fRES为锁相环的目标精度，为已知量。
需要说明的是，本发明以上实施例提供的锁相环可以为多种类型，例如：模拟整数锁相环、模拟小数锁相环、数字整数锁相环和数字小数锁相环。
例如，图12所示的便是模拟整数锁相环，即鉴相器A、环路滤波器B、压控振荡器C和反馈分频器D都工作在模拟信号域，且该锁相环的FCW为正整数。
另外，本发明中的锁相环还可以为模拟小数锁相环(Fractional-N PLL)，参见图12a，即鉴相器A、环路滤波器B、压控振荡器C和反馈分频器D都工作在模拟信号域，且该锁相环的FCW为正数有理数。
图12a中比图12中多了Sigma-Delta调制器M。
另外，本发明中的锁相环还可以为数字整数锁相环(Digital Fractional-NPLL)，参见图12b，即锁相环内时间数字转换器A1将相位信息转换为数字信号，并通过数字滤波器B1处理数字化后的相位误差信息，并通过数字信号控制数控振荡器C1输出期望的频率信号。该锁相环的频率控制字FCW为一正数有理数。
图12b中也比图12中多了Sigma-Delta调制器M。
另外，本发明中的锁相环还可以为另外一种形式的数字小数锁相环，区别于图12b中的锁相环，图12c中的这种适合于高频场合。即采用预分频器的高频数字小数锁相环。其他部分与图12b相同，在此不再赘述。
在射频应用中，数控振荡器C1输出频率比较高，而频率计数器E无法直接对数控振荡器C1的输出频率进行频率计数。这种情况下，需要在数控振荡器C1之后加入一个预分频H，将数控振荡器C1的输出频率降频到频率计数器E能够处理的范围。
另外，本发明还提供了数字整数锁相环，参见图12d。图12d与图12a的区别是省掉了Sigma-Delta调制器，因数是数字整数锁相环，因此不需要Sigma-Delta调制器。
本发明以上实施例提供的频率校正方法、设备和系统可以显著缩短校正时间，并且不影响校正精度的要求。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种锁相环频率校正方法，其特征在于，应用于对多频带压控振荡器的子频带选择；包括：
在计数时间TCNT[k]内，对压控振荡器在当前工作子频带下输出的频率信号进行频率计数，得到频率计数值FCNT[k]，其中，当前工作子频带对应二进制搜索树中的当前节点的二进制数值；
计算所述FCNT[k]与目标频率计数值FCNTTARGET[k]的误差，并将所述误差的绝对值与预定值进行比较，根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带；k为正整数；
所述根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带，具体为：
如果判断所述误差为0，将当前子频带作为所述压控振荡器工作的目标子频带；
如果判断所述误差大于0且小于预定值，则增大计数时间基准TCNT[k]继续读取压控振荡器在当前子频带输出的频率信号进行频率计数的频率计数值，计算新读取的所述频率计数值与所述FCNTTARGET[k]的误差，如果误差为0，则将当前子频带作为压控振荡器工作的目标子频带，如果误差不为0，继续进行所述误差与所述预定值的比较，一直增大TCNT[k]到TCNT[k]的取值范围内的最大值时，强制进入二进制搜索的下一个子频带；二进制搜索结束时，将所述误差最小值对应的子频带作为所述压控振荡器工作的目标子频带；
如果判断所述误差大于或等于预定值，则停止对当前子频带对应的压控振荡器的输出频率的计数，进入二进制搜索的下一个子频带。
2.根据权利要求1所述的锁相环频率校正方法，其特征在于，所述进入二进制搜索的下一个子频带，具体为：
当所述频率计数值大于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带小的子频带作为下一个子频带；
当所述频率计数值小于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带大的子频带作为下一个子频带。
3.根据权利要求1所述的锁相环频率校正方法，其特征在于，所述TCNT[k]＝TREF*R[k]；所述FCNTTARGET[k]＝R[k]×FCW；
其中，TREF为输入锁相环的参考时钟信号的周期；R[k]为计数时间参数，是随当前时间k变化的正整数，k为正整数；所述FCW是锁相环的频率控制字信号，为已知量。
4.根据权利要求3所述的锁相环频率校正方法，其特征在于，所述R[k]＝2k-1；
所述TCNT[k]＝TREF*R[k]＝TREF*2k-1；
所述FCNTTARGET[k]＝2k-1×FCW；
所述R[k]的最大取值为Rmax，当A＝fREF/fRES为2的整数次幂时，则Rmax＝A；当A不为2的整数次幂时，Rmax取大于A的2的整数次幂中的最小值；
其中，fREF＝1/TREF；fRES为锁相环的目标精度，为已知量。
5.一种锁相环频率校正系统，其特征在于，包括：锁相环、频率计数器、控制器，所述锁相环包括多频带的压控振荡器；
所述锁相环，用于根据输入的参考时钟信号，控制所述压控振荡器输出频率信号；
所述频率计数器，用于在计数时间TCNT[k]内，对所述压控振荡器在当前工作子频带下输出的频率信号进行频率计数，得到频率计数值FCNT[k]，其中，当前工作子频带对应二进制搜索树中的当前节点的二进制数值；
所述控制器，用于计算所述FCNT[k]与目标频率计数值FCNTTARGET[k]的误差，并将所述误差的绝对值与预定值进行比较，根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带；k为正整数；
所述控制器根据比较结果，在TCNT[k]的取值范围内动态调整所述TCNT[k]，并结合二进制搜索算法，确定所述压控振荡器工作的目标子频带，具体为：
如果判断所述误差为0，将当前子频带作为所述压控振荡器工作的目标子频带；
如果判断所述误差大于0且小于预定值，则增大计数时间基准TCNT[k]继续读取压控振荡器在当前子频带输出的频率信号进行频率计数的频率计数值，计算新读取的所述频率计数值与所述FCNTTARGET[k]的误差，如果误差为0，则将当前子频带作为压控振荡器工作的目标子频带，如果误差不为0，继续进行所述误差与所述预定值的比较，一直增大TCNT[k]到TCNT[k]的取值范围内的最大值时，强制进入二进制搜索的下一个子频带；二进制搜索结束时，将所述误差最小值对应的子频带作为所述压控振荡器工作的目标子频带；
如果判断所述误差大于或等于预定值，则停止对当前子频带对应的压控振荡器的输出频率的计数，进入二进制搜索的下一个子频带。
6.根据权利要求5所述的锁相环频率校正系统，其特征在于，所述控制器用于进入二进制搜索的下一个子频带，具体为：
当所述频率计数值大于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带小的子频带作为下一个子频带；
当所述频率计数值小于所述目标频率计数值时，则在二进制搜索路径上选择节点的二进制数值比当前工作子频带大的子频带作为下一个子频带。
7.根据权利要求5-6任一项所述的锁相环频率校正系统，其特征在于，所述TCNT[k]＝TREF*R[k]；所述FCNTTARGET[k]＝R[k]×FCW；
其中，TREF为输入锁相环的参考时钟信号的周期；R[k]为计数时间参数，是随当前时间k变化的正整数，k为正整数；所述FCW是锁相环的频率控制字信号，为已知量。
8.根据权利要求7所述的锁相环频率校正系统，其特征在于，所述R[k]＝2k-1；
所述TCNT[k]＝TREF*R[k]＝TREF*2k-1；
所述FCNTTARGET[k]＝2k-1×FCW；
所述R[k]的最大取值为Rmax，当A＝fREF/fRES为2的整数次幂时，则Rmax＝A；当A不为2的整数次幂时，Rmax取大于A的2的整数次幂中的最小值；
其中，fREF＝1/TREF；fRES为锁相环的目标精度，为已知量。
9.根据权利要求5所述的锁相环频率校正系统，其特征在于，所述锁相环包括：模拟整数锁相环、模拟小数锁相环、数字整数锁相环和数字小数锁相环。
CN201410242385.2A 2014-06-03 2014-06-03 一种锁相环频率校正方法及系统 Active CN104052474B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410242385.2A CN104052474B (zh) 2014-06-03 2014-06-03 一种锁相环频率校正方法及系统
PCT/CN2015/080447 WO2015184963A1 (zh) 2014-06-03 2015-05-31 一种锁相环频率校正方法及系统
US14/730,008 US9455854B2 (en) 2014-06-03 2015-06-03 Phase-locked loop frequency calibration method and system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410242385.2A CN104052474B (zh) 2014-06-03 2014-06-03 一种锁相环频率校正方法及系统

Publications (2)

Publication Number Publication Date
CN104052474A CN104052474A (zh) 2014-09-17
CN104052474B true CN104052474B (zh) 2017-03-15

Family

ID=51504895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410242385.2A Active CN104052474B (zh) 2014-06-03 2014-06-03 一种锁相环频率校正方法及系统

Country Status (3)

Country Link
US (1) US9455854B2 (zh)
CN (1) CN104052474B (zh)
WO (1) WO2015184963A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103957003B (zh) * 2014-04-23 2017-10-17 华为技术有限公司 一种时间数字转换器、频率跟踪装置及方法
CN104052474B (zh) 2014-06-03 2017-03-15 华为技术有限公司 一种锁相环频率校正方法及系统
CN104506190B (zh) 2014-12-18 2017-03-08 华为技术有限公司 数字小数分频锁相环控制方法及锁相环
KR102375949B1 (ko) * 2015-01-02 2022-03-17 삼성전자주식회사 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
US10727848B2 (en) 2015-07-08 2020-07-28 Analog Devices Global Phase-locked loop having a multi-band oscillator and method for calibrating same
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
US9590637B1 (en) 2015-08-28 2017-03-07 Integrated Device Technology, Inc. High-speed programmable frequency divider with 50% output duty cycle
CN106549655A (zh) * 2015-09-21 2017-03-29 深圳市博巨兴实业发展有限公司 一种ic时钟频率自校准的方法及系统
US9847869B1 (en) 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
US9581973B1 (en) 2016-03-29 2017-02-28 Integrated Device Technology, Inc. Dual mode clock using a common resonator and associated method of use
US9654121B1 (en) * 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit
CN106130544B (zh) * 2016-06-15 2021-10-29 上海兆芯集成电路有限公司 自动频带校准方法与系统
US10295580B2 (en) 2016-10-03 2019-05-21 Analog Devices Global On-chip measurement for phase-locked loop
US9954543B1 (en) 2017-02-08 2018-04-24 Hong Kong Applied Science and Technology Research Institute Company, Limited Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window
CN107219884B (zh) * 2017-07-14 2024-05-03 珠海一微半导体股份有限公司 一种自动校准时钟频率的方法和系统
CN107425851B (zh) * 2017-08-09 2021-08-06 京东方科技集团股份有限公司 频率补偿器、电子设备和频率补偿方法
CN107863959B (zh) * 2017-12-14 2024-01-30 四川易冲科技有限公司 一种频率校准的方法及装置
CN110324037B (zh) * 2018-03-31 2021-08-20 华为技术有限公司 一种倍频器、数字锁相环电路以及倍频方法
CN112042124A (zh) * 2018-04-28 2020-12-04 华为技术有限公司 一种锁相环
US11082051B2 (en) * 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
US11522566B2 (en) * 2018-05-18 2022-12-06 The Regents Of The University Of California Crystal-free wireless devices
TWI675280B (zh) * 2018-10-25 2019-10-21 新唐科技股份有限公司 時脈產生電路及其時脈調整方法
CN109347476A (zh) * 2018-12-17 2019-02-15 上海沿芯微电子科技有限公司 分数频率综合器频率校准方法、校准电路与频率综合器
CN110830038B (zh) * 2019-02-22 2023-08-01 苏州全图半导体科技有限公司 一种压控振荡器频带搜索方法及装置
US10873335B2 (en) * 2019-05-02 2020-12-22 Apple Inc. Divider control and reset for phase-locked loops
CN110069009B (zh) * 2019-05-17 2024-04-19 湖北锐光科技有限公司 多通道时间数字转换器和光电探测装置
CN110784212B (zh) * 2019-11-18 2020-06-30 华南理工大学 一种锁相环的频率锁定方法及电路
CN111245547A (zh) * 2020-01-13 2020-06-05 广东大普通信技术有限公司 守时系统、通信设备、守时方法及存储介质
CN111934678B (zh) * 2020-09-28 2021-01-05 深圳英集芯科技有限公司 芯片内时钟频率自动校准方法及相关产品
CN112367099B (zh) * 2020-11-03 2022-09-16 维沃移动通信有限公司 时钟信号的处理方法、装置及电子设备
CN113114232B (zh) * 2021-03-17 2023-08-29 中国电子科技集团公司第二十九研究所 一种压控振荡器频率校准电路的校准方法
CN113541684B (zh) * 2021-06-30 2022-08-26 睦星科技(北京)有限公司 一种锁相环电路及其校准方法和装置
CN113872594A (zh) * 2021-08-24 2021-12-31 苏州聚元微电子股份有限公司 振荡器频率的快速数字校准方法
CN113900084B (zh) * 2021-09-06 2022-06-28 珠海正和微芯科技有限公司 无晶振fmcw雷达收发机系统及频率校准方法
CN113933791B (zh) * 2021-09-06 2022-05-27 珠海正和微芯科技有限公司 无晶振fmcw雷达收发机装置及频率校准方法
US20230378962A1 (en) * 2022-05-20 2023-11-23 Apple Inc. Clock Frequency Limiter
CN117394851B (zh) * 2023-12-11 2024-03-08 西安航天民芯科技有限公司 一种振荡器控制方法及控制系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841936A (zh) * 2005-03-29 2006-10-04 株式会社瑞萨科技 通信用半导体集成电路
CN101257304A (zh) * 2008-04-03 2008-09-03 北京大学 一种双环路频率综合器及其粗调环路的调谐方法
US8008956B1 (en) * 2010-05-18 2011-08-30 Kwangwoon University Industry-Academic Collaboration Foundation Frequency synthesizer and high-speed automatic calibration device therefor
CN103297038A (zh) * 2012-02-28 2013-09-11 拉碧斯半导体株式会社 振荡频率调整电路、半导体装置、电子设备及振荡频率调整方法
CN103731139A (zh) * 2012-10-12 2014-04-16 扬智科技股份有限公司 锁相回路装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030050029A1 (en) * 2001-09-06 2003-03-13 Yaron Kaufmann Fast locking wide band frequency synthesizer
DE10308643A1 (de) * 2003-02-27 2004-09-16 Infineon Technologies Ag Phasenregelanordnung
US7047146B2 (en) * 2003-12-19 2006-05-16 Airoha Technology Corp Method for automatically calibrating the frequency range of a PLL and associated PLL capable of automatic calibration
US7164322B1 (en) * 2005-07-21 2007-01-16 Agilent Technologies, Inc. Establishing a tuning signal window for use in centering a multi-band voltage controlled oscillator
US20080007365A1 (en) * 2006-06-15 2008-01-10 Jeff Venuti Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer
KR100847687B1 (ko) * 2006-10-20 2008-07-23 (주)에프씨아이 주파수합성기 및 주파수조절방법
KR101316890B1 (ko) * 2007-11-08 2013-10-11 삼성전자주식회사 주파수 합성기의 주파수 보정장치 및 그 방법
US20090153252A1 (en) * 2007-12-13 2009-06-18 Mei-Show Chen Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof
JP5202213B2 (ja) * 2008-09-25 2013-06-05 パナソニック株式会社 周波数シンセサイザ及び無線送信装置
CN101741382A (zh) * 2009-11-19 2010-06-16 复旦大学 一种宽带频率综合器的低误差高速频率自动校准电路
US8509372B1 (en) * 2009-11-25 2013-08-13 Integrated Device Technology, Inc. Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking
US8436686B2 (en) * 2010-09-20 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for efficient time slicing
US9281828B2 (en) * 2011-06-10 2016-03-08 Broadcom Corporation Reference-less voltage controlled oscillator (VCO) calibration
TWI470935B (zh) * 2011-09-20 2015-01-21 Mstar Semiconductor Inc 鎖相迴路以及相關之相位對齊方法
US8755479B2 (en) * 2011-11-04 2014-06-17 Broadcom Corporation Minimization of spurs generated from a free running oscillator
JP5975912B2 (ja) * 2013-03-18 2016-08-23 ルネサスエレクトロニクス株式会社 高周波信号処理装置
US8872556B1 (en) * 2013-04-30 2014-10-28 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US9030241B2 (en) * 2013-04-30 2015-05-12 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
CN104052474B (zh) * 2014-06-03 2017-03-15 华为技术有限公司 一种锁相环频率校正方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841936A (zh) * 2005-03-29 2006-10-04 株式会社瑞萨科技 通信用半导体集成电路
CN101257304A (zh) * 2008-04-03 2008-09-03 北京大学 一种双环路频率综合器及其粗调环路的调谐方法
US8008956B1 (en) * 2010-05-18 2011-08-30 Kwangwoon University Industry-Academic Collaboration Foundation Frequency synthesizer and high-speed automatic calibration device therefor
CN103297038A (zh) * 2012-02-28 2013-09-11 拉碧斯半导体株式会社 振荡频率调整电路、半导体装置、电子设备及振荡频率调整方法
CN103731139A (zh) * 2012-10-12 2014-04-16 扬智科技股份有限公司 锁相回路装置

Also Published As

Publication number Publication date
WO2015184963A1 (zh) 2015-12-10
US20150349992A1 (en) 2015-12-03
US9455854B2 (en) 2016-09-27
CN104052474A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN104052474B (zh) 一种锁相环频率校正方法及系统
CN101091316B (zh) 用于vco中心频率调谐和限制增益变化的方法和设备
US7382199B2 (en) Methods for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops
KR101364852B1 (ko) 전압 제어 발진기를 위한 고해상도 자동-동조
US7129793B2 (en) Device for calibrating the frequency of an oscillator, phase looked loop circuit comprising said calibration device and related frequency calibration method
US9413369B2 (en) Digital phase-locked loop (DPLL), method of controlling DPLL, and ultra low power (ULP) transceiver using DPLL
CN106209093B (zh) 一种全数字小数分频锁相环结构
CN106341122A (zh) 具有多频段振荡器的锁相环以及校准其的方法
US20100213984A1 (en) Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer
CN106817126B (zh) 一种输出频率范围宽锁频速度快的高精度数字锁频环
CN104135285A (zh) 一种频率校准电路及其方法
US9654121B1 (en) Calibration method and apparatus for phase locked loop circuit
CN101262225A (zh) 锁相环频率合成器
KR100831651B1 (ko) 위상 동기 루프의 루프-필터 교정
CN102195645A (zh) 一种适用于软件无线电系统的频率综合器
CN108199710A (zh) 一种振荡器校正电路及振荡器校正方法
US8362843B2 (en) Method and apparatus for multi-point calibration for synthesizing varying frequency signals
CN106199184A (zh) 一种具有快速锁相功能的频谱分析仪
CN104849547A (zh) 一种提高yto预置准确度的校准方法及校准系统
CN105790757B (zh) 自动频率校正电路及频率校正方法
US8912857B2 (en) PLL system and method for controlling a gain of a VCO circuit
CN105406861A (zh) 一种宽带压控振荡器预置电压拟合方法
CN108233923B (zh) Vco及其频率校准方法、电子设备及计算机存储介质
JP2011166473A (ja) 半導体集積回路
CN108259036B (zh) Vco及其频率校准方法、电子设备及计算机存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant