CN109347476A - 分数频率综合器频率校准方法、校准电路与频率综合器 - Google Patents
分数频率综合器频率校准方法、校准电路与频率综合器 Download PDFInfo
- Publication number
- CN109347476A CN109347476A CN201811541445.5A CN201811541445A CN109347476A CN 109347476 A CN109347476 A CN 109347476A CN 201811541445 A CN201811541445 A CN 201811541445A CN 109347476 A CN109347476 A CN 109347476A
- Authority
- CN
- China
- Prior art keywords
- frequency
- subband
- offset
- error
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 118
- 230000008569 process Effects 0.000 claims abstract description 44
- 238000001514 detection method Methods 0.000 claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000004364 calculation method Methods 0.000 claims description 14
- 230000005611 electricity Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000013459 approach Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种分数频率综合器频率校准方法、校准电路与频率综合器，校准方法包括：初始化操作：设置临界值；分别获取相对频率比较过程和频率误差检测过程对应的参考时钟信号的周期个数；设置待校准的目标频率；判断当前频率与目标频率的偏移量幅值是否达到临界值，若是，则根据偏移量搜寻下一次比较的频率子带，并对计数器和比较器进行复位；若否，则计算当前频率子带与目标频率的偏移误差量，更新当前最优频率误差的子带控制字，并根据偏移误差量搜寻下一次比较的频率子带；循环执行下一次比较，直至搜寻完所有位宽，输出当前最优频率误差的子带控制字，完成频率校准。本发明的频率校准方法速度快、精度高、适用于宽带多位宽分数频率综合器。
Description
技术领域
本发明涉及频率校准集成电路设计领域，特别涉及一种分数频率综合器频率校准方法、校准电路与频率综合器。
背景技术
在现代无线通信系统中，频率综合器需要为收发机提供高分辨率、低相位噪声、快速稳定的本振信号。通常频率综合器是基于锁相环架构来实现，简称为锁相环综合器(Phase-Locked Loop，PLL)。PLL普遍采用电感电容型压控振荡器(LC VCO)，相对于环形压控振荡器，LC VCO具有优异噪声性能和较高输出频率的特点。LC VCO可利用开关电容阵列来覆盖所要求的频率范围，同时保持VCO频率调谐增益不会随输出频率变化而变化，而是恒定在一个很低的值。所以PLL综合器能同时实现宽频段的调谐范围和优异的噪声性能。然而这种频率综合器架构需要一个VCO频率校准过程(粗调)，其主要功能是在闭环锁定过程(细调)之前给出最合适的开关电容子带。如此PLL频率捕捉、锁定过程的时间就会增加。随着PLL环路带宽的增加，闭环锁定时间是越来越短，相应的频率校准时间所占PLL整个锁定时间的比例越来越大，所以快速频率校准技术也成为当前PLL综合器研究的热点，尤其是运用于跳频通信系统的PLL综合器。
传统频率校准的实现方式一般采用周期比较方法：利用时间电压转换器(time-to-voltage converter,DVC)将VCO分频后信号周期和参考时钟周期转换为电压值，随后电压比较器判决这两个电压值的大小来调节开关电容阵列的频率子带。尽管这种结构校准时间短，但是它的最小校准分辨率受限于参考频率，仅在整数频率锁相环中得到验证。此外，这种结构中的DVC和电压比较器等主要模块都是基于模拟电路设计，易受电路失配、电源和地噪声干扰的影响。
发明内容
为了克服现有技术存在的不足，本发明提供了一种分数频率综合器频率校准方法、校准电路与频率综合器，实现在不影响校准分辨率的情况下减小压控振荡器的频率校准时间，快速精确地锁定中心频率，自由地扩大频率综合器覆盖范围，所述技术方案如下：
一方面，本发明提供了一种分数频率综合器频率校准方法，频率校准过程包括相对频率比较过程和频率误差检测过程，所述校准方法包括：
初始化操作，包括设置所述相对频率比较过程与频率误差检测过程之间的临界值，记作Δth；根据所述临界值，获取相对频率比较过程对应的参考时钟信号的周期个数，记作k1；设置待校准的目标频率，记作fT＝k1·N·m，其中，N·m为频率综合器的环路分频比；根据校准分辨率设置获取频率误差检测过程对应的参考时钟信号的周期个数，记作k2；还包括初始化子带控制字，而校准的目标即为得到最小频率误差对应的最优子带控制字，根据所述最优子带控制字对开关电容阵列进行控制调节，实现对分数频率综合器的振荡器输出频率的校准。
执行相对频率比较过程，包括：利用计数器对分数频率综合器的压控振荡器输出的频率进行计数，得到在k1个参考时钟信号的周期内的总计数值，记作fn1；利用比较器获取当前频率子带的中心频率与目标频率的偏移量，记作Δdiff＝fn1-k1·N·m；判断所述与目标频率的偏移量幅值是否达到临界值Δth，若是，则根据偏移量Δdiff搜寻下一次比较的频率子带；
若否，则执行频率误差检测过程，包括：得到计数器在k2-k1个参考时钟信号的周期内的总计数值，记作fn2；计算当前频率子带与目标频率的偏移误差量，记作ferr＝fn1+fn2-k2·N·m；根据所述偏移误差量ferr更新当前最优频率误差的子带控制字，并根据偏移误差量ferr搜寻下一次比较的频率子带；
在根据偏移量Δdiff或偏移误差量ferr调节频率子带后，判断是否搜寻完所有位宽，若否，则对所述计数器和比较器进行复位，再次执行相对频率比较过程，直至搜寻完所有位宽，则输出当前最优频率误差的子带控制字，作为对开关电容阵列的最优子带控制字，以完成分数频率综合器的频率校准。
进一步地，设置所述相对频率比较过程与频率误差检测过程之间的临界值为大于1的整数；
所述相对频率比较过程对应的参考时钟信号的周期个数通过以下公式得到：其中，k1为相对频率比较过程对应的参考时钟信号的周期个数，Δth为相对频率比较过程与频率误差检测过程之间的临界值设定值，fspac为相邻频率子带的中心频率之间的频率间隔，TREF为计数器的参考时钟信号的周期；
所述频率误差检测过程对应的参考时钟信号的周期个数通过以下公式得到：其中fREF为计数器的参考时钟频率，fResolution为目标校准分辨率。
进一步地，所述根据所述偏移误差量ferr更新最新频率误差的子带控制字包括：
将偏移误差量ferr的幅值与当前存储的最小偏移量fmin进行比较：
若ferr大于或等于fmin，则保持当前的fmin和当前频率子带的控制字不变；
否则将ferr更新为当前fmin，并将当前频率子带的控制字更新为最新频率误差的子带控制字。
进一步地，所述根据偏移量Δdiff搜寻下一次比较的频率子带包括：根据偏移量Δdiff的符号位，利用二分法搜寻下一次比较的频率子带；
所述根据偏移误差量ferr搜寻下一次比较的频率子带包括：根据偏移误差量ferr的符号位，利用二分法搜寻下一次比较的频率子带。
另一方面，本发明提供了一种分数频率综合器频率校准电路，包括计数器、频率偏移量/误差计算选择开关、计算器、从动选择开关、比较器、符号位判决器、频率子带搜寻器、子带控制字更新模块、开关电容阵列控制位调节器和开关电容阵列；
所述计数器的输出端和所述频率偏移量/误差计算选择开关均与计算器的输入端连接，所述计算器的输出端通过从动选择开关与比较器或子带控制字更新模块连接，所述计算器的输出端还通过符号位判决器与频率子带搜寻器连接，所述开关电容阵列控制位调节器的输入端与子带控制字更新模块连接，输出端与开关电容阵列连接。
进一步地，若所述频率偏移量/误差计算选择开关选择导通频率偏移量比较输入单元，则所述从动选择开关选择导通所述比较器；
若所述比较器的比较结果为频率偏移量计算结果达到预设的临界值，则所述符号位判决器根据比较器的比较结果输出符号位结果且所述计数器和比较器进行复位操作；否则所述频率偏移量/误差计算选择开关选择导通频率误差输入单元，则所述从动选择开关选择导通所述子带控制字更新模块，所述符号位判决器根据频率误差计算结果输出符号位结果。
进一步地，所述计数器为四路计数器，所述开关电容阵列为6-bits开关电容阵列，所述频率子带搜寻器为二分法搜寻器。
再一方面，本发明还提供了一种分数频率综合器，包括压控振荡器、预分频器及如上所述的频率校准电路，所述压控振荡器的输出端与预分频器的输入端连接，所述预分频器的输出端与计数器的输入端连接，所述开关电容阵列与所述压控振荡器的输入端连接。
进一步地，所述分数频率综合器还包括环路分频器、sigma-delta调制器、鉴频鉴相器、电荷泵及环路滤波器，所述压控振荡器、预分频器、环路分频器、鉴频鉴相器、电荷泵与环路滤波器顺序连接形成可控回路，其中，所述环路分频器受sigma-delta调制器调制，所述鉴频鉴相器具有参考频率输入端。
进一步地，所述压控振荡器、预分频器采用电流复用结构，其中，所述预分频器为由N个二分频器组成的1/2N分频器。
本发明提供的技术方案带来的有益效果如下：
1)减小压控振荡器的频率校准时间，快速精确地锁定中心频率；
2)不影响校准分辨率；
3)由于减轻了校准时间负担，因此能够自由地扩大频率综合器覆盖范围。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的分数频率综合器频率校准方法的流程图；
图2是本发明实施例提供的分数频率综合器频率校准电路示意图；
图3是本发明实施例提供的分数频率综合器频率校准方法中取相邻频率子带的中心频率之间的频率间隔的示意图；
图4是本发明实施例提供的分数频率综合器频率校准过程实例示意图；
图5是本发明实施例提供的压控振荡器与预分频器的电流复用结构电路图；
图6是图5中预分频器的1/2分频单元的电路结构示意图。
其中，附图标记包括：11-计数器，12-频率偏移量/误差计算选择开关，13-计算器，14-从动选择开关，15-比较器，16-符号位判决器，17-频率子带搜寻器，18-子带控制字更新模块，19-开关电容阵列控制位调节器，110-开关电容阵列，2-压控振荡器，3-预分频器，41-环路分频器，42-sigma-delta调制器，43-鉴频鉴相器，431-参考频率输入端，44-电荷泵，45-环路滤波器。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明的一个实施例中，提供了一种分数频率综合器频率校准方法，频率校准过程包括相对频率比较过程和频率误差检测过程，参见图1，所述校准方法包括三大部分：初始化过程、相对频率比较过程与频率误差检测过程，在相对频率比较过程中，若比较结果为偏移量达到预设临界值，则对计数器和比较器复位；若比较结果为偏移量小于预设临界值，则继续执行频率误差检测过程，在频率误差检测过程中，详细计算频率误差，并据此更新最优子带控制字；搜寻下一次的频率子带并再次执行下一次相对频率比较过程直至搜寻完所有位宽，输出最小频率误差对应的子带控制字。以下对三个步骤一一作出详细说明：
首先，初始化操作，包括设置所述相对频率比较过程与频率误差检测过程之间的临界值，记作Δth；根据所述临界值，获取相对频率比较过程对应的参考时钟信号的周期个数，记作k1；在校准电路工作之前，设置相应的目标频率，以数字形式k1·N·m表示，其中N·m为PLL环路分频比，k1为参考时钟信号的周期个数。开关电容阵列的初始子带为100000。区分校准过程是执行相对频率比较方法还是执行频率误差检测方法的临界值Δth设为相邻子带之间最大频率间隔。相对频率比较过程中每次调节时间k1*TREF也由频率间隔确定，具体原理和实现如下所述。频率误差检测方法的每次调节时间k2*TREF是根据所需的校准分辨率来确定的。
频率误差检测过程的目标是从靠近fT的两个频率子带中选出最合适的子带。如图3所示，fspac为相邻子带之间频率间隔，理想情况下，当子带的中心频率与fT的误差小于fspac时，才开始进入频率误差检测过程。此时的校准时间能最大化的缩减，因为在保持校准分辨率不变的情况下频率误差检测过程的执行次数是最少的。由于上述的计算过程是基于计数器的计数值，所以fspac需用数字形式Δth来表示，图3中f1和f2分别是相邻频率子带的中心频率，在k1*TREF时间内转化为数字值分别Δ1和Δ2。如此Δth可表示为
该校准方法创新性设定相对频率比较过程和频率误差检测过程之间的临界值Δth，只在芯片上电或复位的时候，才计算固定时间内压控振荡器最高频率子带之间的计数差值，作为两个过程切换的临界值Δth，对于宽带PLL综合器，fspac会随VCO输出频率的增加而增加，因此我们选择最高频率处频率间隔作为相对频率比较过程和执行频率误差检测过程之间临界值。如此无论位于频率调谐曲线的高频区域还是低频区域，频率校准技术总是可以进入频率误差检测过程。理论上只要Δth大于1，就可以辨别校准过程是执行相对频率比较方法还是执行频率误差检测方法，频率误差检测过程的目标是从靠近fT的两个频率子带中选出最合适的子带，参见图3，但是考虑到f1和f2向计数值Δ1和Δ2转换过程中存在着异步计数误差的问题，较大Δth有助于减小计数误差。综合考虑，Δth的值优选设为3或4，相应的k1*TREF也可确定，由此求得k1。此外，只有在芯片上电或复位的时候，才进行Δth的设置以及k1的计算，在随后的校准过程将相关的电路关闭来降低功耗。
所述相对频率比较过程对应的参考时钟信号的周期个数通过以下公式得到：其中，k1为相对频率比较过程对应的参考时钟信号的周期个数，Δth为相对频率比较过程与频率误差检测过程之间的临界值设定值，fspac为相邻频率子带的中心频率之间的频率间隔，TREF为计数器的参考时钟信号的周期；
所述频率误差检测过程对应的参考时钟信号的周期个数通过以下公式得到：其中fREF为计数器的参考时钟频率，fResolution为目标校准分辨率。
其次，执行相对频率比较过程，包括：利用计数器对分数频率综合器的压控振荡器输出的频率进行计数，得到在k1个参考时钟信号的周期内的总计数值，记作fn1；利用比较器获取当前频率子带的中心频率与目标频率的偏移量，记作Δdiff＝fn1-k1·N·m；判断所述与目标频率的偏移量幅值是否达到临界值Δth，若是，则根据偏移量Δdiff搜寻下一次比较的频率子带；
若否，则执行频率误差检测过程，包括：得到计数器在k2-k1个参考时钟信号的周期内的总计数值，记作fn2；计算当前频率子带与目标频率的偏移误差量，记作ferr＝fn1+fn2-k2·N·m；根据所述偏移误差量ferr更新当前最优频率误差的子带控制字，并根据偏移误差量ferr搜寻下一次比较的频率子带；
在根据偏移量Δdiff或偏移误差量ferr调节频率子带后，判断是否搜寻完所有位宽，若否，则对所述计数器和比较器进行复位，再次执行相对频率比较过程，直至搜寻完所有位宽，则输出当前最优频率误差的子带控制字，作为对开关电容阵列的最优子带控制字，以完成分数频率综合器的频率校准。
以图4作为实例作出说明，图4中①为搜寻起点，fT为目标频率，由于搜寻起点①与fT之间的偏移量Δdiff的幅值(即|Δdiff|)大于预设的临界值Δth，并且根据的符号Δdiff的符号确定搜寻的方向，具体可以采用二分法搜寻下一个比较频率，即图4中点②，复位计数器和比较器后重新计算②处与fT之间的偏移量Δdiff的幅值(即|Δdiff|)小于预设的临界值Δth，即继续计数器计数，与前次计数总和，偏移误差量记作ferr＝fn1+fn2-k2·N·m，将偏移误差量ferr的幅值与当前存储的最小偏移量fmin进行比较：若ferr大于或等于fmin，则保持当前的fmin和当前频率子带的控制字不变；否则将ferr更新为当前fmin，并将当前频率子带的控制字更新为最新频率误差的子带控制字，利用更新的子带控制字对开关电容阵列进行控制，从而控制频率综合器的输出频率。再根据偏移误差量ferr的符号位，利用二分法搜寻下一次比较的频率子带，即搜寻到图4中的点③，与点①一样，执行相对频率比较，然后搜寻到点④；点④与点①一样，执行相对频率比较，然后搜寻到点⑤，点⑤与点②一样，执行频率误差检测，更新新的前fmin和最新最小频率误差的子带控制字，对开关电容阵列进行控制后继续搜索位宽到点⑥，与点⑤一样，执行频率误差检测，更新新的前fmin和最新最小频率误差的子带控制字，由于至此搜寻完所谓位宽(点6的上下相邻的位宽都已被搜寻)，则停止搜寻，以当前的频率误差的子带控制字作为最合适子带的数字控制位fopt，根据所述子带的数字控制位fopt对开关电容阵列进行控制，完成频率综合器的自动频率校准。
在本发明的一个实施例中，提供了一种自动频率校准电路包括计数器11、可调节定时器、模式切换模块、预分频器3和压控振荡器2,所述的压控振荡器2和预分频器3采用电流复用结构，参见图5和图6，所述压控振荡器2的输出端与所述预分频器3的输入端相连，所述压控振荡器2的地端与所述预分频器3的电源端相连，外部电源给所述压控振荡器2供电，外部地与所述预分频器3的地相连，预分频器3输出的4路正交信号即可作为收发机的本振信号，又可供频率校准电路所使用。
如图2所示，所述的预分频器3的输出端与所述的4路高频计数器(计数器11)相连，所述校准算法电路输出的开关电容阵列110控制字与压控振荡器2相连。所述分数频率综合器频率校准电路，还包括频率偏移量/误差计算选择开关12、计算器13、从动选择开关14、比较器15、符号位判决器16、频率子带搜寻器17、子带控制字更新模块18和开关电容阵列控制位调节器19；
所述计数器11的输出端和所述频率偏移量/误差计算选择开关12均与计算器13的输入端连接，所述计算器13的输出端通过从动选择开关14与比较器15或子带控制字更新模块18连接，所述计算器13的输出端还通过符号位判决器16与频率子带搜寻器17连接，所述开关电容阵列控制位调节器19的输入端与子带控制字更新模块18连接，输出端与开关电容阵列110连接。
进一步地，若所述频率偏移量/误差计算选择开关12选择导通频率偏移量比较输入单元，则所述从动选择开关14选择导通所述比较器15；
若所述比较器15的比较结果为频率偏移量计算结果达到预设的临界值，则所述符号位判决器16根据比较器15的比较结果输出符号位结果且所述计数器11和比较器15进行复位操作；否则所述频率偏移量/误差计算选择开关12选择导通频率误差输入单元，则所述从动选择开关14选择导通所述子带控制字更新模块18，所述符号位判决器16根据频率误差计算结果输出符号位结果。
进一步地，所述计数器11为四路计数器，所述开关电容阵列110为6-bits开关电容阵列，所述频率子带搜寻器17为二分法搜寻器。
本发明实施例中的自动频率校准电路的工作过程与如下校准方法对应一致：
校准电路收到触发信号后，高频计数器、可调节定时器、模式切换模块清零，开始进行相对频率比较过程，控制4路所述计数器在预设时间内对预分频器3输出的时钟信号进行计数，所述预设时间根据相对频率比较过程和频率误差检测过程之间的临界值而确定，4路计数器的总计数值fn1与k1·N·m相减后的余值Δdiff表征的是当前频率子带与目标频率的偏移量，其中N·m代表分数频率综合器的环路分频比，k1为参考时钟信号的周期个数。模式切换模块将比较Δdiff与临界值Δth的幅度信息。
即此时所述频率偏移量/误差计算选择开关12选择导通频率偏移量比较输入单元，同时所述从动选择开关14选择导通所述比较器15，所述比较器15输出比较结果：如果Δdiff的幅度大于Δth，意味着当前子带与目标频率较远，继续执行相对频率比较过程，二分法搜寻算法可根据的符号位调整开关电容阵列的数字控制字。同时比较器和计数器都进行清零复位，为下一次比较做好预备工作。
如果Δdiff的幅度小于Δth，表明当前频率子带已接近目标频率，则校准过程转而进入频率误差检测过程，即所述频率偏移量/误差计算选择开关12选择导通频率误差输入单元，则所述从动选择开关14选择导通所述子带控制字更新模块18，可调节定时器控制4路计数器继续计数指导k2个参考时钟信号的周期个数，其中k2由所述校准算法最小分辨率所决定。此时4路计数器的总计数值fn1+fn2与k2·N·m相减后的余值ferr作为当前频率子带与目标频率的偏移误差量，ferr幅值和储存在最小频率误差检测器中的偏移量fmin进行比较。
如果ferr比fmin小，则ferr赋值给fmin，最小频率误差检测器保存当前频率子带的控制字，比较器和计数器复位。
如果ferr比fmin大，fmin的值保持，最小频率误差检测器保存之前频率子带的控制字，比较器和计数器复位。
所有搜寻次数执行完后，最小频率误差检测器将给出最合适的频率子带，完成频率校对。
根据频率子带与目标频率偏移量的变化，该方法可在相对频率比较技术和频率误差检测技术之间动态的切换。借助于混合校准过程，该方法在保持校准分辨率不变的情况下，能有效的减小总校准时间和每次搜寻的平均时间，进而在校准分辨率和校准时间之间提供更好的权衡。并且该校准方法极其适合多位宽开关电容阵列的分数频率综合器，因为随位宽数的增加，平均每次搜寻时间反而逐渐缩短，校准电路的优势就更加明显。
再一方面，本发明还提供了一种分数频率综合器，如图2所示，包括压控振荡器2、预分频器3及如上所述的频率校准电路，所述压控振荡器2的输出端与预分频器3的输入端连接，所述预分频器3的输出端与计数器11的输入端连接，所述开关电容阵列110与所述压控振荡器2的输入端连接。
如图2所示，所述分数频率综合器还包括环路分频器41、sigma-delta调制器42、鉴频鉴相器43、电荷泵44及环路滤波器45，所述压控振荡器2、预分频器3、环路分频器41、鉴频鉴相器43、电荷泵44与环路滤波器45顺序连接形成可控回路，其中，所述环路分频器41受sigma-delta调制器42调制，所述鉴频鉴相器43具有参考频率输入端431。
在一个优选的实施例中，所述压控振荡器2、预分频器3采用电流复用结构，其中，所述预分频器3为由N个二分频器组成的1/2N分频器。压控振荡器2、预分频器3能共享偏置电流，且PLL综合器省掉了压控振荡器2输出缓冲器，进而有效的降低整体电路功耗。互补型LC VCO采用6-bits控制字的开关电容阵列，以实现输出频率范围广和KVCO低的特点。所述压控振荡器2与预分频器3之间有个较大到地电容，它一方面为压控振荡器2电路提供交流地，另一方面作为预分频器3的滤波电容提供干净的电压值，为了减小芯片的面积，由MOS管来实现。为了降低电流复用结构的供电电压，应尽量减少堆叠晶体管的数量。所以分频器中主从触发器是基于伪电流型逻辑(CML)所设计的。分频器输出的4路正交信号即可作为收发机的本振信号，又可供频率校准电路所使用。
当自动校准电路开始工作时，锁相环环路断开，预分频器提供4路正交信号给校准电路，经过校准算法获得最佳压控振荡器子带；完成频率校准以后，锁相环环路闭合，鉴频鉴相器采样参考时钟和环路分频器输出信号，经过电荷泵和环路滤波器来控制压控振荡器的频率，进而实现频率锁定。
本发明的频率校准方法速度快、精度高，且本发明适合多位宽开关电容阵列的分数频率综合器，随位宽数的增加，平均每次搜寻时间反而逐渐缩短，校准电路的优势就更加明显。不管压控振荡器的开关电容阵列位宽数目，其自动频率校准方法都能覆盖及适用。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种分数频率综合器频率校准方法，其特征在于，频率校准过程包括相对频率比较过程和频率误差检测过程，所述校准方法包括：
初始化操作，包括设置所述相对频率比较过程与频率误差检测过程之间的临界值，记作Δth；根据所述临界值，获取相对频率比较过程对应的参考时钟信号的周期个数，记作k1；设置待校准的目标频率，记作k1·N·m，其中，N·m为频率综合器的环路分频比；根据校准分辨率设置获取频率误差检测过程对应的参考时钟信号的周期个数，记作k2；
执行相对频率比较过程，包括：利用计数器对分数频率综合器的压控振荡器输出的频率进行计数，得到在k1个参考时钟信号的周期内的总计数值，记作fn1；利用比较器获取当前频率子带的中心频率与目标频率的偏移量，记作Δdiff＝fn1-k1·N·m；判断所述与目标频率的偏移量幅值是否达到临界值Δth，若是，则根据偏移量Δdiff搜寻下一次比较的频率子带；
若否，则执行频率误差检测过程，包括：得到计数器在k2-k1个参考时钟信号的周期内的总计数值，记作fn2；计算当前频率子带与目标频率的偏移误差量，记作ferr＝fn1+fn2-k2·N·m；根据所述偏移误差量ferr更新当前最优频率误差的子带控制字，并根据偏移误差量ferr搜寻下一次比较的频率子带；
在根据偏移量Δdiff或偏移误差量ferr调节频率子带后，判断是否搜寻完所有位宽，若否，则对所述计数器和比较器进行复位，再次执行相对频率比较过程，直至搜寻完所有位宽，则输出当前最优频率误差的子带控制字，作为对开关电容阵列的最优子带控制字，以完成分数频率综合器的频率校准。
2.根据权利要求1所述的频率校准方法，其特征在于，设置所述相对频率比较过程与频率误差检测过程之间的临界值为大于1的整数；
所述相对频率比较过程对应的参考时钟信号的周期个数通过以下公式得到：其中，k1为相对频率比较过程对应的参考时钟信号的周期个数，Δth为相对频率比较过程与频率误差检测过程之间的临界值设定值，fspac为相邻频率子带的中心频率之间的频率间隔，TREF为计数器的参考时钟信号的周期；
所述频率误差检测过程对应的参考时钟信号的周期个数通过以下公式得到：其中fREF为计数器的参考时钟频率，fResolution为目标校准分辨率。
3.根据权利要求1所述的频率校准方法，其特征在于，所述根据所述偏移误差量ferr更新最新频率误差的子带控制字包括：
将偏移误差量ferr的幅值与当前存储的最小偏移量fmin进行比较：
若ferr大于或等于fmin，则保持当前的fmin和当前频率子带的控制字不变；
否则将ferr更新为当前fmin，并将当前频率子带的控制字更新为最新频率误差的子带控制字。
4.根据权利要求1所述的频率校准方法，其特征在于，所述根据偏移量Δdiff搜寻下一次比较的频率子带包括：根据偏移量Δdiff的符号位，利用二分法搜寻下一次比较的频率子带；
所述根据偏移误差量ferr搜寻下一次比较的频率子带包括：根据偏移误差量ferr的符号位，利用二分法搜寻下一次比较的频率子带。
5.一种分数频率综合器频率校准电路，其特征在于，包括计数器(11)、频率偏移量/误差计算选择开关(12)、计算器(13)、从动选择开关(14)、比较器(15)、符号位判决器(16)、频率子带搜寻器(17)、子带控制字更新模块(18)、开关电容阵列控制位调节器(19)和开关电容阵列(110)；
所述计数器(11)的输出端和所述频率偏移量/误差计算选择开关(12)均与计算器(13)的输入端连接，所述计算器(13)的输出端通过从动选择开关(14)与比较器(15)或子带控制字更新模块(18)连接，所述计算器(13)的输出端还通过符号位判决器(16)与频率子带搜寻器(17)连接，所述开关电容阵列控制位调节器(19)的输入端与子带控制字更新模块(18)连接，输出端与开关电容阵列(110)连接。
6.根据权利要求5所述的频率校准电路，其特征在于，若所述频率偏移量/误差计算选择开关(12)选择导通频率偏移量比较输入单元，则所述从动选择开关(14)选择导通所述比较器(15)；
若所述比较器(15)的比较结果为频率偏移量计算结果达到预设的临界值，则所述符号位判决器(16)根据比较器(15)的比较结果输出符号位结果且所述计数器(11)和比较器(15)进行复位操作；否则所述频率偏移量/误差计算选择开关(12)选择导通频率误差输入单元，则所述从动选择开关(14)选择导通所述子带控制字更新模块(18)，所述符号位判决器(16)根据频率误差计算结果输出符号位结果。
7.根据权利要求5所述的频率校准电路，其特征在于，所述计数器(11)为四路计数器，所述开关电容阵列(110)为6-bits开关电容阵列，所述频率子带搜寻器(17)为二分法搜寻器。
8.一种分数频率综合器，其特征在于，包括压控振荡器(2)、预分频器(3)及如权利要求5-7中任意一项所述的频率校准电路，所述压控振荡器(2)的输出端与预分频器(3)的输入端连接，所述预分频器(3)的输出端与计数器(11)的输入端连接，所述开关电容阵列(110)与所述压控振荡器(2)的输入端连接。
9.根据权利要求8所述的分数频率综合器，其特征在于，还包括环路分频器(41)、sigma-delta调制器(42)、鉴频鉴相器(43)、电荷泵(44)及环路滤波器(45)，所述压控振荡器(2)、预分频器(3)、环路分频器(41)、鉴频鉴相器(43)、电荷泵(44)与环路滤波器(45)顺序连接形成可控回路，其中，所述环路分频器(41)受sigma-delta调制器(42)调制，所述鉴频鉴相器(43)具有参考频率输入端(431)。
10.根据权利要求8所述的分数频率综合器，其特征在于，所述压控振荡器(2)、预分频器(3)采用电流复用结构，其中，所述预分频器(3)为由N个二分频器组成的1/2N分频器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811541445.5A CN109347476A (zh) | 2018-12-17 | 2018-12-17 | 分数频率综合器频率校准方法、校准电路与频率综合器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811541445.5A CN109347476A (zh) | 2018-12-17 | 2018-12-17 | 分数频率综合器频率校准方法、校准电路与频率综合器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109347476A true CN109347476A (zh) | 2019-02-15 |
Family
ID=65304389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811541445.5A Pending CN109347476A (zh) | 2018-12-17 | 2018-12-17 | 分数频率综合器频率校准方法、校准电路与频率综合器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109347476A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112731790A (zh) * | 2020-12-07 | 2021-04-30 | 江阴长仪集团有限公司 | 一种基于时域分段插值补偿提高rtc校准精度的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130679A (zh) * | 2011-04-12 | 2011-07-20 | 广州润芯信息技术有限公司 | 一种有源rc滤波器带宽校准方法 |
| CN104038215A (zh) * | 2014-06-13 | 2014-09-10 | 南京邮电大学 | 一种∑-△分数频率综合器用自动频率校准电路 |
| CN104052474A (zh) * | 2014-06-03 | 2014-09-17 | 华为技术有限公司 | 一种锁相环频率校正方法及系统 |
| CN105790757A (zh) * | 2016-04-18 | 2016-07-20 | 杭州中科微电子有限公司 | 自动频率校正电路及频率校正方法 |
| CN108736888A (zh) * | 2017-04-18 | 2018-11-02 | 博通集成电路（上海）股份有限公司 | 用于补偿分数n频率综合器中的量化噪声的电路 |
-
2018
- 2018-12-17 CN CN201811541445.5A patent/CN109347476A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130679A (zh) * | 2011-04-12 | 2011-07-20 | 广州润芯信息技术有限公司 | 一种有源rc滤波器带宽校准方法 |
| CN104052474A (zh) * | 2014-06-03 | 2014-09-17 | 华为技术有限公司 | 一种锁相环频率校正方法及系统 |
| CN104038215A (zh) * | 2014-06-13 | 2014-09-10 | 南京邮电大学 | 一种∑-△分数频率综合器用自动频率校准电路 |
| CN105790757A (zh) * | 2016-04-18 | 2016-07-20 | 杭州中科微电子有限公司 | 自动频率校正电路及频率校正方法 |
| CN108736888A (zh) * | 2017-04-18 | 2018-11-02 | 博通集成电路（上海）股份有限公司 | 用于补偿分数n频率综合器中的量化噪声的电路 |
Non-Patent Citations (1)
| Title |
|---|
| 蔡青松 等: "一种快速高分辨率的VCO频率校准技术", 《西安电子科技大学学报》, 17 May 2018 (2018-05-17) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112731790A (zh) * | 2020-12-07 | 2021-04-30 | 江阴长仪集团有限公司 | 一种基于时域分段插值补偿提高rtc校准精度的方法 |
| CN112731790B (zh) * | 2020-12-07 | 2021-12-03 | 江阴长仪集团有限公司 | 一种基于时域分段插值补偿提高rtc校准精度的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9413369B2 (en) | Digital phase-locked loop (DPLL), method of controlling DPLL, and ultra low power (ULP) transceiver using DPLL | |
| US6806786B1 (en) | Phase-locked loop with self-selecting multi-band VCO | |
| US20080007365A1 (en) | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer | |
| WO2015184963A1 (zh) | 一种锁相环频率校正方法及系统 | |
| US8073416B2 (en) | Method and apparatus for controlling a bias current of a VCO in a phase-locked loop | |
| US7602256B2 (en) | Systems and techniques for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops | |
| CN104038215B (zh) | 一种∑‑△分数频率综合器用自动频率校准电路 | |
| US20020136342A1 (en) | Sample and hold type fractional-N frequency synthesezer | |
| KR20080035786A (ko) | 주파수합성기 및 주파수조절방법 | |
| CN106817126B (zh) | 一种输出频率范围宽锁频速度快的高精度数字锁频环 | |
| CN103746688A (zh) | 一种自动频率调谐锁相环及其自动频率调谐方法 | |
| CN102122955A (zh) | 基于分数分频频率综合器的多标准i/q正交载波产生装置 | |
| CN104242930B (zh) | 一种应用于无线收发系统的频率综合器 | |
| CN101807920A (zh) | 自适应频率校准频率合成器 | |
| CN102195645A (zh) | 一种适用于软件无线电系统的频率综合器 | |
| CN107623521A (zh) | 一种锁相环时钟发生器 | |
| JP4216075B2 (ja) | フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ） | |
| CN104579330A (zh) | 一种锁相环的两步自动频率校准电路和方法 | |
| KR20170082776A (ko) | 주파수 조절 장치 및 방법 | |
| US20060269014A1 (en) | Oscillator frequency selection | |
| US7630698B2 (en) | Fast switching, dual frequency phase locked loop | |
| US8362843B2 (en) | Method and apparatus for multi-point calibration for synthesizing varying frequency signals | |
| CN109347476A (zh) | 分数频率综合器频率校准方法、校准电路与频率综合器 | |
| CN105790757B (zh) | 自动频率校正电路及频率校正方法 | |
| CN112234981B (zh) | 数据与时钟恢复电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |