CN104734696A - 锁相环频率校准电路及方法 - Google Patents

锁相环频率校准电路及方法 Download PDF

Info

Publication number
CN104734696A
CN104734696A CN201310724463.8A CN201310724463A CN104734696A CN 104734696 A CN104734696 A CN 104734696A CN 201310724463 A CN201310724463 A CN 201310724463A CN 104734696 A CN104734696 A CN 104734696A
Authority
CN
China
Prior art keywords
controlled oscillator
voltage controlled
frequency
switching capacity
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310724463.8A
Other languages
English (en)
Other versions
CN104734696B (zh
Inventor
刘瑞金
张旭
陶晶晶
公心愿
吕洁洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hair Group Integated Circuit Co Ltd
Shanghai Haier Integrated Circuit Co Ltd
Original Assignee
Shanghai Hair Group Integated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hair Group Integated Circuit Co Ltd filed Critical Shanghai Hair Group Integated Circuit Co Ltd
Priority to CN201310724463.8A priority Critical patent/CN104734696B/zh
Priority to PCT/CN2014/078264 priority patent/WO2015096368A1/zh
Publication of CN104734696A publication Critical patent/CN104734696A/zh
Priority to US15/191,457 priority patent/US9698799B2/en
Application granted granted Critical
Publication of CN104734696B publication Critical patent/CN104734696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种锁相环频率校准电路及方法。本发明锁相环频率校准电路，包括：定时器、计数器、控制模块、分频器和压控振荡器；压控振荡器的输出端与分频器的第一输入端连接，分频器的输出端与计数器的第一输入端连接，分频器的第二输入端、定时器的第一输入端、计数器的第二输入端分别与控制模块的第一输出端连接，计数器第三输入端和所述定时器的输出端连接，计数器的输出端与控制模块的第一输入端连接，参考时钟信号分别从定时器的第二输入端和控制模块的第二输入端输入，分频器对压控振荡器输出的时钟信号进行分频的时钟数目从控制模块的第三输入端输入。本发明从而减少了对压控振荡器的输出频率进行自动校准的时间。

Description

锁相环频率校准电路及方法
技术领域
本发明涉及通信技术，尤其涉及一种锁相环频率校准电路及方法。
背景技术
锁相环主要由鉴频鉴相器，电荷泵，环路滤波器，压控振荡器，分频器和频率自动校准模块构成。其中频率校准技术主要分为两大类：一种是闭环频率校准技术，另一种是开环频率校准技术。然而，无论是闭环频率校准技术还是开环频率校准技术，校准算法对压控振荡器的频率进行校准所需的校准时间影响比较大。
现有技术中通常采用逐次比较的校准算法，如果压控振荡器有位宽为N的开关电容阵列C<N-1，0>，每位之间的权重为2:1，则最长的比较次数为2的N-1次方，当N的值比较大时，校准的次数大大增加，导致校准时间非常长。因此，如何减少对压控振荡器的输出频率进行校准所需的校准时间成为一个亟待解决的问题。
发明内容
本发明提供一种锁相环频率校准电路及方法，以解决对压控振荡器的输出频率进行校准所需的校准时间较长问题。
本发明的第一个方面提供一种锁相环频率校准电路，包括：定时器、计数器、控制模块、分频器和压控振荡器；
所述压控振荡器的输出端与所述分频器的第一输入端连接，所述分频器的输出端与所述计数器的第一输入端连接，所述分频器的第二输入端、所述定时器的第一输入端、所述计数器的第二输入端分别与控制模块的第一输出端连接，所述计数器第三输入端和所述定时器的输出端连接，所述计数器的输出端与所述控制模块的第一输入端连接，参考时钟信号分别从所述定时器的第二输入端和所述控制模块的第二输入端输入，所述分频器对所述压控振荡器输出的时钟信号进行分频的时钟数目从所述控制模块的第三输入端输入，从所述控制模块的第二输出端输出的电容阵列控制字经压控振荡器的输入端输入；
所述控制模块，用于分别将定时器、计数器和分频器清零，并控制所述计数器在预设时间内对分频器输出的时钟信号进行计数，所述预设时间为所述定时器从零至溢出所需的时间；获取所述计数器在预设时间内对所述分频器输出的时钟信号进行计数的计数值A；根据所述计数值A计算所述压控振荡器的输出频率P'，并将所述输出频率与期望频率进行比较；若所述输出频率与所述期望频率的差值的绝对值大于等于预设差值，则调整所述压控振荡器的开关电容的数目，以调整所述压控振荡器的输出频率。
在上述的锁相环频率校准电路一个实施例中，可选地，所述控制模块，具体用于根据所述计数值A计算所述压控振荡器的输出频率P'，其中，N为所述分频器对所述压控振荡器输出的时钟信号进行分频的时钟数目，M为参考时钟信号的周期个数，P为参考时钟信号的频率。
在上述的锁相环频率校准电路一个实施例中，可选地，所述控制模块，具体用于在所述输出频率与所述期望频率的差值的绝对值大于等于预设差值时，
若所述差值为正数，增加所述压控振荡器的开关电容的数目，以降低所述压控振荡器的输出频率；
若所述差值为负数，减少所述压控振荡器的开关电容的数目，以提高所述压控振荡器的输出频率。
在上述的锁相环频率校准电路一个实施例中，可选地，所述控制模块，具体用于根据所述差值的取值和所述压控振荡器的每个开关电容阵列与所述压控振荡器的输出频率的对应关系，计算需要调整的压控振荡器的开关电容的数目，具体为：
若所述差值为正数，则增加所述压控振荡器的开关电容的数目，并根据所述计算的需要调整的压控振荡器的开关电容的数目，增加所述压控振荡器的开关电容的数目，以降低所述压控振荡器的输出频率；
若所述差值为负数，则减少所述压控振荡器的开关电容的数目，并根据所述计算的需要调整的压控振荡器的开关电容的数目，减少所述压控振荡器的开关电容的数目，以提高所述压控振荡器的输出频率。
在上述的锁相环频率校准电路一个实施例中，可选地，所述控制模块，还用于在完成所述调整所述压控振荡器的开关电容的数目之后，通过将调整所述压控振荡器的开关电容的数目的次数加1获得新的次数，并确定所述新的次数是否小于等于所述压控振荡器的开关电容的控制比特位数目；在所述新的次数小于等于所述压控振荡器的开关电容的控制比特位数目时，分别将定时器、计数器和分频器清零，并控制所述计数器在所述预设时间内对分频器输出的时钟信号进行计数。
在上述的锁相环频率校准电路一个实施例中，可选地，还包括：电荷泵、第一开关元件、环路滤波器、第二开关元件和电源模块；其中：
所述第一开关元件连接在所述电荷泵与所述环路滤波器之间，所述第二开关元件连接在所述环路滤波器与电源模块之间，所述电源模块的另一端接地；
所述控制模块，还用于在所述分别将定时器、计数器和分频器清零，并通过所述计数器在预设时间内对分频器输出的时钟信号进行计数之前，通过控制第一开关元件断开和第二开关元件闭合，以使所述压控振荡器的控制电压等于锁相环锁定的期望工作电压、压控振荡器的开关电容控制字设定在所述压控振荡器的控制比特位所表示的取值范围的中间值以及对环路滤波器的电容进行预充电。
本发明的又一个方面提供一种锁相环频率校准方法，包括：
分别将定时器、计数器和分频器清零，并控制所述计数器在预设时间内对分频器输出的时钟信号进行计数，所述预设时间为所述定时器从零至溢出所需的时间；
获取所述计数器在预设时间内对所述分频器输出的时钟信号进行计数的计数值A；
根据所述计数值A计算压控振荡器的输出频率P'，并将所述输出频率与期望频率进行比较；
若所述输出频率与所述期望频率的差值的绝对值大于等于预设差值，则调整所述压控振荡器的开关电容的数目，以调整所述压控振荡器的输出频率。
在上述锁相环频率校准方法的一个实施例中，可选地，根据所述计数值计算压控振荡器的输出频率，包括：
根据所述计数值A计算所述压控振荡器的输出频率P'，其中，N为所述分频器对所述压控振荡器输出的时钟信号进行分频的时钟数目，M为参考时钟信号的周期个数，P为参考时钟信号的频率。
在上述锁相环频率校准方法的一个实施例中，可选地，在所述输出频率与所述期望频率的差值的绝对值大于等于预设差值时，
若所述差值为正数，则增加所述压控振荡器的开关电容的数目，以降低所述压控振荡器的输出频率；
若所述差值为负数，减少所述压控振荡器的开关电容的数目，以提高所述压控振荡器的输出频率。
在上述锁相环频率校准方法的一个实施例中，可选地，根据所述差值的取值和所述压控振荡器的每个开关电容阵列与所述压控振荡器的输出频率的对应关系，计算需要调整的压控振荡器的开关电容的数目，具体为：
若所述差值为正数，则增加所述压控振荡器的开关电容的数目，并根据所述计算的需要调整的压控振荡器的开关电容的数目，增加所述压控振荡器的开关电容的数目，以降低所述压控振荡器的输出频率；
若所述差值为负数，则减少所述压控振荡器的开关电容的数目，并根据所述计算的需要调整的压控振荡器的开关电容的数目，减少所述压控振荡器的开关电容的数目，以提高所述压控振荡器的输出频率。
在上述锁相环频率校准方法的一个实施例中，可选地，在完成所述调整所述压控振荡器的开关电容的数目之后，还包括：
通过将调整所述压控振荡器的开关电容的数目的次数加1获得新的次数，并确定所述新的次数是否小于等于所述压控振荡器的开关电容的控制比特位数目；
若所述新的次数小于等于所述压控振荡器的开关电容的控制比特位数目，则执行所述分别将定时器、计数器和分频器清零，并控制所述计数器在预设时间内对分频器输出的时钟信号进行计数的步骤。
在上述锁相环频率校准方法的一个实施例中，可选地，在所述分别将定时器、计数器和分频器清零，并通过所述计数器在预设时间内对分频器输出的时钟信号进行计数之前，还包括：
通过控制第一开关元件断开和第二开关元件闭合，以使所述压控振荡器的控制电压等于锁相环锁定的期望工作电压、压控振荡器的开关电容控制字设定在所述压控振荡器的控制比特位所表示的取值范围的中间值以及对环路滤波器的电容进行预充电。
本发明提供锁相环频率校准电路及方法，通过分别将定时器、计数器和分频器清零，并控制计数器在预设时间内对分频器输出的时钟信号进行计数，获取计数器在预设时间内对分频器输出的时钟信号进行计数的计数值，根据计数值计算压控振荡器的输出频率，并将输出频率与期望频率进行比较，若输出频率与期望频率的差值的绝对值大于等于预设差值，则调整压控振荡器的开关电容的数目，以调整压控振荡器的输出频率，从而实现对压控振荡器的输出频率进行快速的校准，减少了校准时间。
附图说明
图1为本发明实施例一所提供的一种锁相环频率校准电路的电路图；
图2为本发明实施例二所提供的一种锁相环频率校准电路的电路图；
图3为本发明实施例三所提供的锁相环频率校准方法的流程图；
图4为本发明实施例四所提供的锁相环频率校准方法的流程图；
图5为本发明实施例五所提供的锁相环频率校准方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例一所提供的一种锁相环频率校准电路的电路图。本实施例中，锁相环控制模块包括：定时器101、计数器102、控制模块103、分频器104和压控振荡器105。
压控振荡器105的输出端与分频器104的第一输入端连接，分频器104的输出端与计数器102的第一输入端连接，分频器104的第二输入端、定时器101的第一输入端、计数器102的第二输入端分别与控制模块103的第一输出端连接，计数器102第三输入端和定时器101的输出端连接，计数器102的输出端与控制模块103的第一输入端连接，参考时钟信号分别从定时器101的第二输入端和控制模块103的第二输入端输入，分频器104对压控振荡器105输出的时钟信号进行分频的时钟数目从控制模块103的第三输入端输入，从控制模块103的第二输出端输出的电容阵列控制字经压控振荡器105的输入端输入。
控制模块103可以为状态机，控制模块103用于分别将定时器、计数器和分频器清零，并控制计数器在预设时间内对分频器输出的时钟信号进行计数，预设时间为定时器从零至溢出所需的时间；获取计数器在预设时间内对分频器输出的时钟信号进行计数的计数值；根据计数值计算压控振荡器的输出频率，并将输出频率与期望频率进行比较；若输出频率与期望频率的差值的绝对值大于等于预设差值，则调整压控振荡器的开关电容的数目，以调整压控振荡器的输出频率。
本实施例提供的锁相环频率校准电路，通过分别将定时器、计数器和分频器清零，并控制计数器在预设时间内对分频器输出的时钟信号进行计数，获取计数器在预设时间内对分频器输出的时钟信号进行计数的计数值，根据计数值计算压控振荡器的输出频率，并将输出频率与期望频率进行比较，若输出频率与期望频率的差值的绝对值大于等于预设差值，则调整压控振荡器的开关电容的数目，以调整压控振荡器的输出频率，采用本实施例提供的锁相环频率校准电路，最多经过两次校准就可使得压控振荡器的输出频率达到期望频率，从而减少了校准次数，实现了对压控振荡器的输出频率进行快速的自动校准，减少了校准时间。
进一步的，在上述实施例一的基础上，锁相环控制模块还可以包括：电荷泵201、第一开关元件202、环路滤波器203、第二开关元件204和电源模块205。图2为本发明实施例二所提供的一种锁相环频率校准电路的电路图，参照图2，定时器101、计数器102、控制模块103、分频器104、压控振荡器105、电荷泵201、第一开关元件202、环路滤波器203和第二开关元件204和电源模块205之间的连接关系如下：第一开关元件202的一端与电荷泵201的输出端连接且另一端与环路滤波器203的输入端连接，环路滤波器203的输出端与压控振荡器105的输入端和第二开关元件204的一端连接且第二开关元件204的另一端与电源模块205的一端连接，所述电源模块205的另一端接地，压控振荡器105的输出端与分频器104的第一输入端连接，分频器104的输出端与计数器102的第一输入端连接，分频器104的第二输入端、定时器101的第一输入端、计数器102的第二输入端分别与控制模块103的第一输出端连接，计数器102第三输入端和定时器101的输出端连接，计数器102的输出端与控制模块103的第一输入端连接，参考时钟信号分别从定时器101的第二输入端和控制模块103的第二输入端输入，分频器104对压控振荡器105输出的时钟信号进行分频的时钟数目从控制模块103的第三输入端输入，从控制模块103的第二输出端输出的电容阵列控制字经压控振荡器105的输入端输入。
其中，控制模块103具体用于根据所述计数值A计算所述压控振荡器的输出频率P'，其中，N为所述分频器对所述压控振荡器输出的时钟信号进行分频的时钟数目，M为参考时钟信号的周期个数，P为参考时钟信号的频率。
进一步的，控制模块103具体用于在输出频率与期望频率的差值的绝对值大于等于预设差值，且差值为正数的情况下，增加压控振荡器的开关电容的数目，以降低压控振荡器的输出频率。
进一步的，控制模块103具体用于根据差值为正数的取值和压控振荡器的每个开关电容阵列与压控振荡器的输出频率的对应关系，计算需要增加的压控振荡器的开关电容的数目；根据计算的需要增加的压控振荡器的开关电容的数目，增加压控振荡器的开关电容的数目，以降低压控振荡器的输出频率。
进一步的，控制模块103具体用于在输出频率与期望频率的差值的绝对值大于等于预设差值，且差值为负数的情况下，则减少压控振荡器的开关电容的数目，以提高压控振荡器的输出频率。
进一步的，控制模块103具体用于根据差值为负数的取值和压控振荡器的每个开关电容阵列与压控振荡器的输出频率的对应关系，计算需要减少的压控振荡器的开关电容的数目；根据计算的需要减少的压控振荡器的开关电容的数目，减少压控振荡器的开关电容的数目，以提高压控振荡器的输出频率。
进一步的，控制模块103还用于在调整压控振荡器的开关电容的数目之后，通过将调整压控振荡器的开关电容的数目的次数加一获得新的次数，并确定新的次数是否小于等于压控振荡器的开关电容的控制比特位数目；在新的次数小于等于压控振荡器的开关电容的控制比特位数目的情况下，分别将定时器、计数器和分频器清零，并控制计数器在预设时间内对分频器输出的时钟信号进行计数。
进一步的，控制模块103还用于在分别将定时器、计数器和分频器清零，并通过计数器在预设时间内对分频器输出的时钟信号进行计数之前，通过控制第一开关元件断开和第二开关元件闭合，以使压控振荡器的控制电压等于锁相环锁定的期望工作电压、压控振荡器的开关电容控制字设定在压控振荡器的控制比特位所表示的取值范围的中间值以及对环路滤波器的电容进行预充电。从而实现了不需要额外花费时间对环路滤波器的电容进行充电，减少了锁相环的锁定时间。
本实施例提供的锁相环频率校准电路，其工作原理和技术效果不仅具备上述实施例一所提供的锁相环频率校准电路的工作原理和技术效果，并且通过控制第一开关元件断开和第二开关元件闭合，以使压控振荡器的控制电压等于锁相环锁定的期望工作电压、压控振荡器的开关电容控制字设定在压控振荡器的控制比特位所表示的取值范围的中间值以及对环路滤波器的电容进行预充电，从而实现了不需要额外花费时间对环路滤波器的电容进行充电，减少了锁相环的锁定时间。
图3为本发明实施例三所提供的锁相环频率校准方法的流程图。参照图3，本实施例的方法包括如下步骤：
310、分别将定时器、计数器和分频器清零，并控制计数器在预设时间内对分频器输出的时钟信号进行计数，预设时间为定时器从零至溢出所需的时间。
320、获取计数器在预设时间内对分频器输出的时钟信号进行计数的计数值A。
330、根据计数值A计算压控振荡器的输出频率P'，并将输出频率与期望频率进行比较。
340、若输出频率与期望频率的差值的绝对值大于等于预设差值，则调整压控振荡器的开关电容的数目，以调整压控振荡器的输出频率。
本实施例提供的锁相环频率校准方法，通过分别将定时器、计数器和分频器清零，并控制计数器在预设时间内对分频器输出的时钟信号进行计数，获取计数器在预设时间内对分频器输出的时钟信号进行计数的计数值，根据计数值计算压控振荡器的输出频率，并将输出频率与期望频率进行比较，若输出频率与期望频率的差值的绝对值大于等于预设差值，则调整压控振荡器的开关电容的数目，以调整压控振荡器的输出频率，从而实现对压控振荡器的输出频率进行快速的自动校准，减少了校准时间。
图4为本发明实施例四所提供的锁相环频率校准方法的流程图。参照图4，本实施例的方法包括如下步骤：
410、通过控制第一开关元件断开和第二开关元件闭合，以使压控振荡器的控制电压等于锁相环锁定的期望工作电压、压控振荡器的开关电容控制字设定在压控振荡器的控制比特位所表示的取值范围的中间值以及对环路滤波器的电容进行预充电。
420、分别将定时器、计数器和分频器清零，并控制计数器在预设时间内对分频器输出的时钟信号进行计数，预设时间为定时器从零至溢出所需的时间。
430、获取计数器在预设时间内对分频器输出的时钟信号进行计数的计数值A。
440、根据计数值A计算压控振荡器的输出频率P'，其中，N为分频器对压控振荡器输出的时钟信号进行分频的时钟数目，M为参考时钟信号的周期个数，P为参考时钟信号的频率。
450、若输出频率与期望频率的差值的绝对值大于等于预设差值，且差值为正数，则增加压控振荡器的开关电容的数目，以降低压控振荡器的输出频率。
举例来说，增加压控振荡器的开关电容的数目，以降低压控振荡器的输出频率可以通过如下方式实现：
根据差值为正数的取值和压控振荡器的每个开关电容阵列与压控振荡器的输出频率的对应关系，计算需要增加的压控振荡器的开关电容的数目；根据计算的需要增加的压控振荡器的开关电容的数目，增加压控振荡器的开关电容的数目，以降低压控振荡器的输出频率。
460、通过将调整压控振荡器的开关电容的数目的次数加一获得新的次数，并确定新的次数是否小于等于压控振荡器的开关电容的控制比特位数目，若是则执行420，否则执行470。
470、保持压控振荡器的开关电容的数目。
需要说明的是，在450至460中，由于每个开关电容阵列所对应的压控振荡器的输出频率是电路设计上做好的，因此可以根据输出频率与期望频率的差值反推出需要增加的开关电容的数目，增加开关电容的数目后，将调整压控振荡器的开关电容的数目的次数加一获得新的次数，并确定新的次数是否小于等于压控振荡器的开关电容的控制比特位数目，若是则继续执行420对压控振荡器的输出频率进行校准，采用本实施例提供的锁相环频率校准方法，最多经过两次校准就可使得压控振荡器的输出频率达到期望频率，从而减少了校准次数，实现了对压控振荡器的输出频率进行快速的自动校准，减少了校准时间。
本实施例提供的锁相环频率校准方法，通过控制第一开关元件断开和第二开关元件闭合，以使压控振荡器的控制电压等于锁相环锁定的期望工作电压、压控振荡器的开关电容控制字设定在压控振荡器的控制比特位所表示的取值范围的中间值以及对环路滤波器的电容进行预充电，从而实现了不需要额外花费时间对环路滤波器的电容进行充电，减少了锁相环的锁定时间。并且分别将定时器、计数器和分频器清零，控制计数器在预设时间内对分频器输出的时钟信号进行计数，获取计数器在预设时间内对分频器输出的时钟信号进行计数的计数值，根据计数值计算压控振荡器的输出频率，并将输出频率与期望频率进行比较，若输出频率与期望频率的差值的绝对值大于等于预设差值，且差值为正数，则增加压控振荡器的开关电容的数目，以降低压控振荡器的输出频率，采用本实施例提供的锁相环频率校准方法，最多经过两次校准就可使得压控振荡器的输出频率达到期望频率，从而减少了校准次数，实现了对压控振荡器的输出频率进行快速的自动校准，减少了校准时间。
图5为本发明实施例五所提供的锁相环频率校准方法的流程图。参照图5，本实施例的方法包括如下步骤：
510、通过控制第一开关元件断开和第二开关元件闭合，以使压控振荡器的控制电压等于锁相环锁定的期望工作电压、压控振荡器的开关电容控制字设定在压控振荡器的控制比特位所表示的取值范围的中间值以及对环路滤波器的电容进行预充电。
520、分别将定时器、计数器和分频器清零，并控制计数器在预设时间内对分频器输出的时钟信号进行计数，预设时间为定时器从零至溢出所需的时间。
530、获取计数器在预设时间内对分频器输出的时钟信号进行计数的计数值A。
540、根据计数值A计算压控振荡器的输出频率P'，其中，N为分频器对压控振荡器输出的时钟信号进行分频的时钟数目，M为参考时钟信号的周期个数，P为参考时钟信号的频率。
550、若输出频率与期望频率的差值的绝对值大于等于预设差值，且差值为负数，则减少压控振荡器的开关电容的数目，以提高压控振荡器的输出频率。
举例来说，减少压控振荡器的开关电容的数目，以提高压控振荡器的输出频率可以通过如下方式实现：
根据差值为负数的取值和压控振荡器的每个开关电容阵列与压控振荡器的输出频率的对应关系，计算需要减少的压控振荡器的开关电容的数目；根据计算的需要减少的压控振荡器的开关电容的数目，减少压控振荡器的开关电容的数目，以提高压控振荡器的输出频率。
560、通过将调整压控振荡器的开关电容的数目的次数加1获得新的次数，并确定新的次数是否小于等于压控振荡器的开关电容的控制比特位数目，若是则执行520，否则执行570。
570、保持压控振荡器的开关电容的数目。
需要说明的是，在550至560中，由于每个开关电容阵列所对应的压控振荡器的输出频率是电路设计上做好的，因此可以根据输出频率与期望频率的差值反推出需要减少的开关电容的数目，减少开关电容的数目后，将减少压控振荡器的开关电容的数目的次数加一获得新的次数，并确定新的次数是否小于等于压控振荡器的开关电容的控制比特位数目，若是则继续执行520对压控振荡器的输出频率进行校准。
本实施例提供的锁相环频率校准方法，通过控制第一开关元件断开和第二开关元件闭合，以使压控振荡器的控制电压等于锁相环锁定的期望工作电压、压控振荡器的开关电容控制字设定在压控振荡器的控制比特位所表示的取值范围的中间值以及对环路滤波器的电容进行预充电，从而实现了不需要额外花费时间对环路滤波器的电容进行充电，减少了锁相环的锁定时间。并且分别将定时器、计数器和分频器清零，控制计数器在预设时间内对分频器输出的时钟信号进行计数，获取计数器在预设时间内对分频器输出的时钟信号进行计数的计数值，根据计数值计算压控振荡器的输出频率，并将输出频率与期望频率进行比较，若输出频率与期望频率的差值的绝对值大于等于预设差值，且差值为负数，则减少压控振荡器的开关电容的数目，以提高压控振荡器的输出频率，采用本实施例提供的锁相环频率校准方法，最多经过两次校准就可使得压控振荡器的输出频率达到期望频率，从而减少了校准次数，实现了对压控振荡器的输出频率进行快速的自动校准，减少了校准时间。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种锁相环频率校准电路，其特征在于，包括：定时器、计数器、控制模块、分频器和压控振荡器；
所述压控振荡器的输出端与所述分频器的第一输入端连接，所述分频器的输出端与所述计数器的第一输入端连接，所述分频器的第二输入端、所述定时器的第一输入端、所述计数器的第二输入端分别与控制模块的第一输出端连接，所述计数器第三输入端和所述定时器的输出端连接，所述计数器的输出端与所述控制模块的第一输入端连接，参考时钟信号分别从所述定时器的第二输入端和所述控制模块的第二输入端输入，所述分频器对所述压控振荡器输出的时钟信号进行分频的时钟数目从所述控制模块的第三输入端输入，从所述控制模块的第二输出端输出的电容阵列控制字经压控振荡器的输入端输入；
所述控制模块，用于分别将定时器、计数器和分频器清零，并控制所述计数器在预设时间内对分频器输出的时钟信号进行计数，所述预设时间为所述定时器从零至溢出所需的时间；获取所述计数器在预设时间内对所述分频器输出的时钟信号进行计数的计数值A；根据所述计数值A计算所述压控振荡器的输出频率P'，并将所述输出频率与期望频率进行比较；若所述输出频率与所述期望频率的差值的绝对值大于等于预设差值，则调整所述压控振荡器的开关电容的数目，以调整所述压控振荡器的输出频率。
2.根据权利要求1所述的电路，其特征在于，所述控制模块，具体用于根据所述计数值A计算所述压控振荡器的输出频率P'，其中，N为所述分频器对所述压控振荡器输出的时钟信号进行分频的时钟数目，M为参考时钟信号的周期个数，P为参考时钟信号的频率。
3.根据权利要求2所述的电路，其特征在于，所述控制模块，具体用于在所述输出频率与所述期望频率的差值的绝对值大于等于预设差值时，
若所述差值为正数，增加所述压控振荡器的开关电容的数目，以降低所述压控振荡器的输出频率；
若所述差值为负数，减少所述压控振荡器的开关电容的数目，以提高所述压控振荡器的输出频率。
4.根据权利要求3所述的电路，其特征在于，所述控制模块，具体用于根据所述差值的取值和所述压控振荡器的每个开关电容阵列与所述压控振荡器的输出频率的对应关系，计算需要调整的压控振荡器的开关电容的数目，具体为：
若所述差值为正数，则增加所述压控振荡器的开关电容的数目，并根据所述计算的需要调整的压控振荡器的开关电容的数目，增加所述压控振荡器的开关电容的数目，以降低所述压控振荡器的输出频率；
若所述差值为负数，则减少所述压控振荡器的开关电容的数目，并根据所述计算的需要调整的压控振荡器的开关电容的数目，减少所述压控振荡器的开关电容的数目，以提高所述压控振荡器的输出频率。
5.根据权利要求1～4中任一项所述的电路，其特征在于，所述控制模块，还用于在完成所述调整所述压控振荡器的开关电容的数目之后，通过将调整所述压控振荡器的开关电容的数目的次数加1获得新的次数，并确定所述新的次数是否小于等于所述压控振荡器的开关电容的控制比特位数目；在所述新的次数小于等于所述压控振荡器的开关电容的控制比特位数目时，分别将定时器、计数器和分频器清零，并控制所述计数器在所述预设时间内对分频器输出的时钟信号进行计数。
6.根据权利要求5所述的电路，其特征在于，还包括：电荷泵、第一开关元件、环路滤波器、第二开关元件和电源模块；其中：
所述第一开关元件连接在所述电荷泵与所述环路滤波器之间，所述第二开关元件连接在所述环路滤波器与电源模块之间，所述电源模块的另一端接地；
所述控制模块，还用于在所述分别将定时器、计数器和分频器清零，并通过所述计数器在预设时间内对分频器输出的时钟信号进行计数之前，通过控制第一开关元件断开和第二开关元件闭合，以使所述压控振荡器的控制电压等于锁相环锁定的期望工作电压、压控振荡器的开关电容控制字设定在所述压控振荡器的控制比特位所表示的取值范围的中间值以及对环路滤波器的电容进行预充电。
7.一种锁相环频率校准方法，其特征在于，包括：
分别将定时器、计数器和分频器清零，并控制所述计数器在预设时间内对分频器输出的时钟信号进行计数，所述预设时间为所述定时器从零至溢出所需的时间；
获取所述计数器在预设时间内对所述分频器输出的时钟信号进行计数的计数值A；
根据所述计数值A计算压控振荡器的输出频率P'，并将所述输出频率与期望频率进行比较；
若所述输出频率与所述期望频率的差值的绝对值大于等于预设差值，则调整所述压控振荡器的开关电容的数目，以调整所述压控振荡器的输出频率。
8.根据权利要求7所述的方法，其特征在于，根据所述计数值计算压控振荡器的输出频率，包括：
根据所述计数值A计算所述压控振荡器的输出频率P'，其中，N为所述分频器对所述压控振荡器输出的时钟信号进行分频的时钟数目，M为参考时钟信号的周期个数，P为参考时钟信号的频率。
9.根据权利要求8所述的方法，其特征在于，在所述输出频率与所述期望频率的差值的绝对值大于等于预设差值时，
若所述差值为正数，则增加所述压控振荡器的开关电容的数目，以降低所述压控振荡器的输出频率；
若所述差值为负数，则减少所述压控振荡器的开关电容的数目，以提高所述压控振荡器的输出频率。
10.根据权利要求9所述的方法，其特征在于，根据所述差值的取值和所述压控振荡器的每个开关电容阵列与所述压控振荡器的输出频率的对应关系，计算需要调整的压控振荡器的开关电容的数目，具体为：
若所述差值为正数，则增加所述压控振荡器的开关电容的数目，并根据所述计算的需要调整的压控振荡器的开关电容的数目，增加所述压控振荡器的开关电容的数目，以降低所述压控振荡器的输出频率；
若所述差值为负数，则减少所述压控振荡器的开关电容的数目，并根据所述计算的需要调整的压控振荡器的开关电容的数目，减少所述压控振荡器的开关电容的数目，以提高所述压控振荡器的输出频率。
11.根据权利要求7～10中任一项所述的方法，其特征在于，在完成所述调整所述压控振荡器的开关电容的数目之后，还包括：
通过将调整所述压控振荡器的开关电容的数目的次数加1获得新的次数，并确定所述新的次数是否小于等于所述压控振荡器的开关电容的控制比特位数目；
若所述新的次数小于等于所述压控振荡器的开关电容的控制比特位数目，则执行所述分别将定时器、计数器和分频器清零，并控制所述计数器在预设时间内对分频器输出的时钟信号进行计数的步骤。
12.根据权利要求11所述的方法，其特征在于，在所述分别将定时器、计数器和分频器清零，并通过所述计数器在预设时间内对分频器输出的时钟信号进行计数之前，还包括：
通过控制第一开关元件断开和第二开关元件闭合，以使所述压控振荡器的控制电压等于锁相环锁定的期望工作电压、压控振荡器的开关电容控制字设定在所述压控振荡器的控制比特位所表示的取值范围的中间值以及对环路滤波器的电容进行预充电。
CN201310724463.8A 2013-12-24 2013-12-24 锁相环频率校准电路及方法 Active CN104734696B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310724463.8A CN104734696B (zh) 2013-12-24 2013-12-24 锁相环频率校准电路及方法
PCT/CN2014/078264 WO2015096368A1 (zh) 2013-12-24 2014-05-23 锁相环频率校准电路及方法
US15/191,457 US9698799B2 (en) 2013-12-24 2016-06-23 Phase locked loop frequency calibration circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310724463.8A CN104734696B (zh) 2013-12-24 2013-12-24 锁相环频率校准电路及方法

Publications (2)

Publication Number Publication Date
CN104734696A true CN104734696A (zh) 2015-06-24
CN104734696B CN104734696B (zh) 2017-11-03

Family

ID=53458204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310724463.8A Active CN104734696B (zh) 2013-12-24 2013-12-24 锁相环频率校准电路及方法

Country Status (3)

Country Link
US (1) US9698799B2 (zh)
CN (1) CN104734696B (zh)
WO (1) WO2015096368A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN106656173A (zh) * 2016-12-26 2017-05-10 上海迦美信芯通讯技术有限公司 一种振荡器的频率校准电路及其频率校准方法
CN106936428A (zh) * 2017-02-24 2017-07-07 苏州威发半导体有限公司 锁相环电路中自动频率控制的实现方法
CN107196649A (zh) * 2017-05-30 2017-09-22 长沙方星腾电子科技有限公司 一种具有频率自校准功能的振荡器
CN108092661A (zh) * 2018-01-15 2018-05-29 深圳骏通微集成电路设计有限公司 鉴相器和锁相环电路
CN110492848A (zh) * 2019-08-15 2019-11-22 成都锐成芯微科技股份有限公司 Rc振荡器的数字调整装置及其调整方法
CN110690899A (zh) * 2019-09-18 2020-01-14 广州粒子微电子有限公司 一种两点调制锁相环中高通通路的增益校准方法及其模块
CN112600554A (zh) * 2020-12-22 2021-04-02 南京英锐创电子科技有限公司 分频电路、锁相环电路以及分频电路的控制方法
CN112636752A (zh) * 2020-12-29 2021-04-09 北京奕斯伟计算技术有限公司 一种振荡器装置及振荡器频率校准方法
CN118157631A (zh) * 2024-05-13 2024-06-07 杭州胜金微电子有限公司 实时时钟的数字温度补偿校准方法、控制器及校准电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102433093B1 (ko) 2016-06-01 2022-08-18 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
US9954543B1 (en) 2017-02-08 2018-04-24 Hong Kong Applied Science and Technology Research Institute Company, Limited Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window
CN116505938B (zh) * 2023-06-16 2023-09-08 核芯互联科技(青岛)有限公司 锁相环
CN117394851B (zh) * 2023-12-11 2024-03-08 西安航天民芯科技有限公司 一种振荡器控制方法及控制系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010023392A1 (en) * 2000-03-17 2001-09-20 Norihiro Nakatsuhama Abnormality detection device for detecting an abnormality in a communication bus
CN101682296A (zh) * 2007-05-30 2010-03-24 松下电器产业株式会社 扩展频谱控制pll电路及其启动方法
US20100213984A1 (en) * 2009-02-24 2010-08-26 Kwangwoon University Industry-Academic Collaboration Foundation Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer
CN102545892A (zh) * 2012-01-18 2012-07-04 上海华力微电子有限公司 一种宽频带锁相环频率综合器电路
US20120280732A1 (en) * 2011-05-04 2012-11-08 Eduard Roytman Apparatus, system, and method for voltage swing and duty cycle adjustment
CN103441760A (zh) * 2013-09-10 2013-12-11 灿芯半导体(上海)有限公司 一种高精度环形振荡器及其频率校准电路和频率校准方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4435723B2 (ja) * 2005-08-08 2010-03-24 株式会社ルネサステクノロジ 位相同期回路およびそれを用いた半導体集積回路装置
US8487707B2 (en) * 2006-08-08 2013-07-16 Mstar Semiconductor, Inc. Frequency synthesizer
KR101097646B1 (ko) * 2009-08-10 2011-12-22 삼성전기주식회사 자동주파수조절기, 자동주파수 조절방법 및 이를 사용하는 주파수합성기

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010023392A1 (en) * 2000-03-17 2001-09-20 Norihiro Nakatsuhama Abnormality detection device for detecting an abnormality in a communication bus
CN101682296A (zh) * 2007-05-30 2010-03-24 松下电器产业株式会社 扩展频谱控制pll电路及其启动方法
US20100213984A1 (en) * 2009-02-24 2010-08-26 Kwangwoon University Industry-Academic Collaboration Foundation Automatic frequency calibration apparatus and method for a phase-locked loop based frequency synthesizer
US20120280732A1 (en) * 2011-05-04 2012-11-08 Eduard Roytman Apparatus, system, and method for voltage swing and duty cycle adjustment
CN102545892A (zh) * 2012-01-18 2012-07-04 上海华力微电子有限公司 一种宽频带锁相环频率综合器电路
CN103441760A (zh) * 2013-09-10 2013-12-11 灿芯半导体(上海)有限公司 一种高精度环形振荡器及其频率校准电路和频率校准方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN106656173A (zh) * 2016-12-26 2017-05-10 上海迦美信芯通讯技术有限公司 一种振荡器的频率校准电路及其频率校准方法
CN106936428A (zh) * 2017-02-24 2017-07-07 苏州威发半导体有限公司 锁相环电路中自动频率控制的实现方法
CN107196649A (zh) * 2017-05-30 2017-09-22 长沙方星腾电子科技有限公司 一种具有频率自校准功能的振荡器
CN108092661A (zh) * 2018-01-15 2018-05-29 深圳骏通微集成电路设计有限公司 鉴相器和锁相环电路
CN110492848A (zh) * 2019-08-15 2019-11-22 成都锐成芯微科技股份有限公司 Rc振荡器的数字调整装置及其调整方法
CN110690899A (zh) * 2019-09-18 2020-01-14 广州粒子微电子有限公司 一种两点调制锁相环中高通通路的增益校准方法及其模块
CN110690899B (zh) * 2019-09-18 2023-03-31 广州粒子微电子有限公司 一种两点调制锁相环中高通通路的增益校准方法及其模块
CN112600554A (zh) * 2020-12-22 2021-04-02 南京英锐创电子科技有限公司 分频电路、锁相环电路以及分频电路的控制方法
CN112636752A (zh) * 2020-12-29 2021-04-09 北京奕斯伟计算技术有限公司 一种振荡器装置及振荡器频率校准方法
CN118157631A (zh) * 2024-05-13 2024-06-07 杭州胜金微电子有限公司 实时时钟的数字温度补偿校准方法、控制器及校准电路

Also Published As

Publication number Publication date
WO2015096368A1 (zh) 2015-07-02
US20160308542A1 (en) 2016-10-20
CN104734696B (zh) 2017-11-03
US9698799B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
CN104734696A (zh) 锁相环频率校准电路及方法
CN104038215B (zh) 一种∑‑△分数频率综合器用自动频率校准电路
CN103297041B (zh) 锁相环电路
TWI596905B (zh) 用於控制數位式鎖相迴路中之溫度及電源供應電壓漂移的裝置及系統
CN1815892B (zh) 一种检测相位误差并产生控制信号的电路
US10764028B2 (en) Clock transfer and filtering using digital clock phase information
CN102122953B (zh) 具有扩展追踪范围的快速锁定全数字锁相回路
CN102223147B (zh) 一种用于频率综合器的在线快速自动频率校准电路和方法
CN110224697A (zh) 一种锁相环锁定方法、电路及通信收发系统
US8406271B2 (en) Spread spectrum clock generating circuit
US8971423B1 (en) Systems and methods for locking an oscillator to an incoming data signal
CN103684438A (zh) 延迟锁相环
CN109510621A (zh) 一种自适应电压频率调节方法和装置
CN102684685B (zh) 锁相回路及其方法
KR20130110989A (ko) 클럭 생성 회로
CN104660216A (zh) 一种用于Gm-C滤波器的高精度频率校准电路
CN104579330A (zh) 一种锁相环的两步自动频率校准电路和方法
CN109547019A (zh) 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法
CN1859008A (zh) 锁相环频率合成器开关电容的自动调节方法及电路
CN105610434B (zh) 一种自适应的延迟锁相环
CN103368563A (zh) 一种锁相环频率调谐装置及方法
CN102571082A (zh) 动态补偿压控振荡器中v2i管栅极漏电的锁相环
US8035451B2 (en) On-the-fly frequency switching while maintaining phase and frequency lock
US9258001B1 (en) Dual-input oscillator for redundant phase-locked loop (PLL) operation
US20140354262A1 (en) Lock detector for digital phase-locked loop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 200235 Shanghai city Xuhui District Longcao Road No. 299 Tianhua Information Technology Park Building 2 floor A block 5

Applicant after: SHANGHAI EASTSOFT MICROELECTRONICS CO., LTD.

Address before: 200235 Shanghai city Xuhui District Longcao Road No. 299 Tianhua Information Technology Park Building 2 floor A block 5

Applicant before: Shanghai Hair Group Integated Circuit Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant