CN104135252A - 一种低噪声任意外部参考时基电路及时基产生方法 - Google Patents

Abstract

本发明提出了一种低噪声任意外部参考时基电路，参考信号自输入端至输出端依次经过：整数分频器、第一触发器、鉴相器、积分器和压控振荡器，还包括∑-Δ小数分频器和第二触发器。本发明低噪声任意外部参考时基电路及时基产生方法，可实现任意频率的外部参考时基，又保证了参考信号的低噪声特性，可将外部参考信号的近端噪声无额外恶化地转化为锁相后信号的带内噪声，实现了电子测量仪器任意外参考功能，满足了低噪声需求。

Description

一种低噪声任意外部参考时基电路及时基产生方法

技术领域

本发明涉及测试技术领域，特别涉及一种用于高端电子测量仪器的实现低噪声的任意外部参考时基电路，还涉及一种低噪声的任意外部参考时基产生方法。

背景技术

现代雷达和无线电通信技术等的发展，各种电子设备对系统测试不断提出更高的要求，尤其是电子测量仪器的时基准确度和灵活性越来越重要，不但要有准确的内部时基，而且还要在各种测量场合中接收外部参考时基，如为了获得更准确的频率准确度，高端电子测量仪器需要外接参考信号作为整机的频率基准，在测试需要或组成测试系统时需要各台仪器工作在同一时基下，这就需要仪器使用外部参考。参考电路产生整机的频率基准，其近端相位噪声决定整机的最低相位噪声，所以参考电路对相位噪声的要求比较高。一般情况下电子测量仪器的外部参考信号频率跟内部参考信号频率相同，大多为10MHz，标准的10MHz外部参考电路与内参考电路相同，可以将参考信号的相位噪声无额外恶化地传递到锁相后的压控振荡器输出信号，具有较好的带内噪声。

但是有的仪器输出的参考信号频率并不是10MHz，而是其他频率，为了加强仪器的兼容性就需要可以使用不同频率外部参考信号，也就是实现任意外部参考。在电子测量仪器中实现多个频率外参考的技术方案有倍频方案、整数分频方案和小数分频方案。

采用倍频方案的多频率外部参考支持1MHz、2MHz、2.5MHz、5MHz、10MHz共5种外参考频率，支持的频率太少，应用场合也十分有限。

采用整数分频方案的多频率外部参考一般支持1～20MHz，步进1MHz的外参考频率，虽然频率范围扩大了，但是由于频率步进大，支持的频率数量还是不多，不是实现任意外参考的功能。

采用小数分频方案的多频率外部参考，支持在1～50MHz频率范围内步进0.1Hz的外参考频率。但是任意外部参考电路引入小数分频技术后，分频器会对信号的噪声产生额外恶化，使得锁相后的压控振荡器输出信号的带内噪声比较差。

发明内容

针对上述倍频方案、整数分频方案和小数分频方案的缺点，本发明提出一种低噪声的任意外部参考时基电路，扩展了高端电子测量仪器可利用的外部时基的种类，扩大了高端电子测量仪器的应用范围，该任意外部参考时基电路可应用于信号发生器、频谱仪、接收机以及其它具有外参考功能的电子测量仪器。

本发明的技术方案是这样实现的：

一种低噪声任意外部参考时基电路，参考信号自输入端至输出端依次经过：整数分频器、第一触发器、鉴相器、积分器和压控振荡器，还包括∑-Δ小数分频器和第二触发器；

所述整数分频器对所述参考信号进行整数分频，∑-Δ小数分频器对压控振荡器输出反馈信号进行小数分频；

所述第一触发器包括时钟端，接收所述参考信号；输入端，接收所述整数分频器的输出信号；输出端，发送同步后的输出信号到所述鉴相器；

所述第二触发器包括时钟端，接收所述压控振荡器的输出信号；输入端，接收所述∑-Δ小数分频器的输出信号；输出端，发送同步后的输出信号到所述鉴相器；

所述鉴相器连接到所述第一触发器和第二触发器的输出端，对两路分频后的信号进行鉴相，积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考信号频率上。

可选地，所述整数分频器和∑-Δ小数分频器为FPGA电路。

可选地，所述整数分频器包括送数端，接收整数分频比信号；输入端，接收所述参考信号；输出端，发送分频后的输出信号到所述第一触发器。

可选地，所述整数分频比信号为1/2/5/15。

可选地，所述∑-Δ小数分频器包括送数端，接收小数分频比信号；输入端，接收所述压控振荡器反馈信号；输出端，发送分频后的输出信号到所述第二触发器。

可选地，所述小数分频比信号为N.f(30～100)。

可选地，所述第一触发器为边沿触发器，包括串联连接的主触发器和从触发器；所述整数分频器分频后的低频信号进入主触发器的D输入端，分频前高频的参考信号进入主触发器的CP时钟端，从触发器的/Q输出端发送同步后的输出信号到所述鉴相器。

可选地，所述第二触发器为边沿触发器，包括串联连接的主触发器和从触发器；所述∑-Δ小数分频器分频后的低频信号进入主触发器的D输入端，分频前压控振荡器输出的高频信号进入主触发器的CP时钟端，从触发器的/Q输出端发送同步后的输出信号到所述鉴相器。

本发明还提供了一种低噪声任意外部参考时基产生方法，包括以下步骤：

步骤(a)，通过整数分频器对输入端的参考信号进行整数分频，通过∑-Δ小数分频器对输出端压控振荡器输出的反馈信号进行小数分频；

步骤(b)，通过第一触发器改善经整数分频后信号的相位噪声，所述第一触发器为边沿触发器，包括串联连接的主触发器和从触发器，所述整数分频器分频后的低频信号进入主触发器的D输入端，分频前高频的参考信号进入主触发器的CP时钟端，从触发器的/Q输出端发送同步后的输出信号；

通过第二触发器改善经小数分频后信号的相位噪声，所述第二触发器为边沿触发器，包括串联连接的主触发器和从触发器，所述∑-Δ小数分频器分频后的低频信号进入主触发器的D输入端，分频前压控振荡器输出的高频信号进入主触发器的CP时钟端，从触发器的/Q输出端发送同步后的输出信号；

步骤(c)，通过鉴相器连接到第一触发器和第二触发器的输出端，对两路分频后的信号进行鉴相；

步骤(d)，通过积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考信号频率上。

可选地，所述整数分频器和∑-Δ小数分频器通过FPGA电路实现，整数分频器的整数分频比信号和∑-Δ小数分频器的小数分频比信号分别通过软件加载。

本发明的有益效果是：

(1)实现任意频率的外部参考时基；

(2)保证了参考信号的低噪声特性，可将外部参考信号的近端噪声无额外恶化地转化为锁相后信号的带内噪声。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明低噪声任意外部参考时基电路的控制原理框图；

图2为本发明低噪声任意外部参考时基电路的触发器的电路图；

图3为本发明低噪声任意外部参考时基产生方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

任意外部参考电路引入小数分频技术后，参考信号的噪声发生额外恶化，使得锁相后的压控振荡器输出信号的带内噪声比较差。本发明给出了一种用于任意外参考电路的时基电路，可实现任意频率的外部参考时基，又保证了参考信号的低噪声特性。

本发明的低噪声任意外部参考时基电路用于高端电子测量仪器，如图1所示，参考信号自输入端至输出端依次经过：整数分频器、第一触发器1、鉴相器、积分器和压控振荡器，还包括∑-Δ小数分频器和第二触发器2，整数分频器对外部输入的参考信号进行整数分频处理，∑-Δ小数分频器对压控振荡器输出反馈信号进行小数分频处理，得到频率相同的信号后分别经过第一触发器1和第二触发器2改善相位噪声后进入鉴相器；鉴相器连接到第一触发器1和第二触发器2的输出端，对两路分频后的信号进行鉴相，环路积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考信号上，实现高端电子测量仪器的低噪声任意外部参考功能。

本发明的时基电路，上述整数分频器和∑-Δ小数分频器为FPGA电路，外参考信号的频率被从仪器的软件界面输入，仪器软件根据输入的频率计算出参考信号的整数分频比和压控振荡器反馈信号的小数分频比，优选地，整数分频比信号为1/2/5/15，小数分频比信号为N.f(30～100)。外参考信号进入整数分频器进行整数分频，分频比为软件计算的整数分频比。分频后的信号会有额外的噪声恶化，为了改善信号的相位噪声，将其输入第一触发器1的输入端，外参考信号作为第一触发器1的时钟对分频后信号进行同步，第一触发器1输出信号的相位噪声得到改善，其水平相当于外参考信号无恶化分频后的信号噪声。同样，压控振荡器输出的反馈信号进入∑-Δ小数分频器进行小数分频，分频比为软件计算的小数分频比。分频后的信号会有额外的噪声恶化，为了改善信号的相位噪声，将其输入第二触发器2的输入端，压控振荡器反馈信号作为第二触发器2的时钟对分频后的信号进行同步，第二触发器2输出信号的相位噪声得到改善。第一触发器1输出信号与第二触发器2输出信号输入鉴相器进行鉴相，环路积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在外参考信号上。

高频信号同步低频信号，输出信号的噪声靠在高频信号的噪声上。低噪声频率合成器的参考信号和本振信号都具有优异的相位噪声，而分频后的信号噪声被分频电路恶化，触发器电路简单，改善噪声效果好，因此，本发明使用触发器由分频前信号同步分频后信号。

本发明低噪声任意外部参考时基电路的触发器电路如图2所示，第一触发器为边沿触发器，包括串联连接的主触发器和从触发器；上述整数分频器分频后的低频信号进入主触发器的D输入端，分频前高频的参考信号一路进入主触发器的CP时钟端，另一路经过反向后进入从触发器的/CP时钟端，从触发器的/Q输出端发送同步后的输出信号到鉴相器，主触发器的Q’输出端和从触发器的Q输出端悬空。

第二触发器的结构与第一触发器的结构相同，第二触发器为边沿触发器，包括串联连接的主触发器和从触发器；上述∑-Δ小数分频器分频后的低频信号进入主触发器的D输入端，分频前压控振荡器输出的高频信号一路进入主触发器的CP时钟端，另一路经过反向后进入从触发器的/CP时钟端，从触发器的/Q输出端发送同步后的输出信号到鉴相器，主触发器的Q’输出端和从触发器的Q输出端悬空。

第一触发器和第二触发器的工作原理为：分频后的低频信号进入主触发器的D输入端，分频前的高频信号进入主触发器的CP时钟端。分频后的低频信号由于分频器原因噪声被恶化，在时域上表现为产生抖动。当CP为高电平时，主触发器开，从触发器关，/Q’＝D，/Q的状态与/Q’的状态无关。这时/Q的状态与D的状态没有实时对应关系。当CP上升沿到来时，主触发器关，从触发器开，由于/Q’的状态被瞬间保留，/Q输出的状态是D的前一个状态，其上升沿是由时钟CP来同步的。从时域上看，/Q的状态与D的状态不是同步的，/Q的状态只在CP上升沿到来时有发生改变的可能，而且由于低频信号由高频信号分频而来，不会造成低频信号状态的遗漏，这样导致的结果就是/Q的频率由D决定，/Q的上升下降时间点及沿由CP决定。所以，分频后信号的抖动不会通过触发器，触发器输出信号的抖动与CP即分频前信号一致。从频域看，相位噪声为相对量，抖动相同的信号频率越低相噪越好，触发器输出信号的噪声与分频前信号的噪声仍然满足优化20logN的关系，N为分频比。

图2中，第一触发器和第二触发器通过D触发器实现，D触发器仅为举例，而不应作为对本发明保护范围的限制，本领域技术人员可以根据本发明的启示通过其他触发器实现同样的除噪功能。

基于上述对本发明低噪声任意外部参考时基电路的描述，结合图1和图2，本发明还提供了一种低噪声任意外部参考时基产生方法，如图3所示，包括以下步骤：

步骤(a)，通过整数分频器对输入端的参考信号进行整数分频，通过∑-Δ小数分频器对输出端压控振荡器输出的反馈信号进行小数分频；

步骤(b)，通过第一触发器改善经整数分频后信号的相位噪声，所述第一触发器为边沿触发器，包括串联连接的主触发器和从触发器，所述整数分频器分频后的低频信号进入主触发器的D输入端，分频前高频的参考信号进入主触发器的CP时钟端，从触发器的/Q输出端发送同步后的输出信号；

通过第二触发器改善经小数分频后信号的相位噪声，所述第二触发器为边沿触发器，包括串联连接的主触发器和从触发器，所述∑-Δ小数分频器分频后的低频信号进入主触发器的D输入端，分频前压控振荡器输出的高频信号进入主触发器的CP时钟端，从触发器的/Q输出端发送同步后的输出信号；

步骤(c)，通过鉴相器连接到第一触发器和第二触发器的输出端，对两路分频后的信号进行鉴相；

步骤(d)，通过积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考信号频率上。

上述整数分频器和∑-Δ小数分频器通过FPGA电路实现，整数分频器的整数分频比信号和∑-Δ小数分频器的小数分频比信号分别通过软件加载。

本发明低噪声任意外部参考时基电路及时基产生方法，可实现任意频率的外部参考时基，又保证了参考信号的低噪声特性，可将外部参考信号的近端噪声无额外恶化地转化为锁相后信号的带内噪声，实现了电子测量仪器任意外参考功能，满足了低噪声需求。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种低噪声任意外部参考时基电路，其特征在于，参考信号自输入端至输出端依次经过：整数分频器、第一触发器、鉴相器、积分器和压控振荡器，还包括∑-Δ小数分频器和第二触发器；

所述整数分频器对所述参考信号进行整数分频，∑-Δ小数分频器对压控振荡器输出反馈信号进行小数分频；

所述第一触发器包括时钟端，接收所述参考信号；输入端，接收所述整数分频器的输出信号；输出端，发送同步后的输出信号到所述鉴相器；

所述第二触发器包括时钟端，接收所述压控振荡器的输出信号；输入端，接收所述∑-Δ小数分频器的输出信号；输出端，发送同步后的输出信号到所述鉴相器；

所述鉴相器连接到所述第一触发器和第二触发器的输出端，对两路分频后的信号进行鉴相，积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考信号频率上。

2.如权利要求1所述的低噪声任意外部参考时基电路，其特征在于，所述整数分频器和∑-Δ小数分频器为FPGA电路。

3.如权利要求2所述的低噪声任意外部参考时基电路，其特征在于，所述整数分频器包括送数端，接收整数分频比信号；输入端，接收所述参考信号；输出端，发送分频后的输出信号到所述第一触发器。

4.如权利要求3所述的低噪声任意外部参考时基电路，其特征在于，所述整数分频比信号为1/2/5/15。

5.如权利要求2所述的低噪声任意外部参考时基电路，其特征在于，所述∑-Δ小数分频器包括送数端，接收小数分频比信号；输入端，接收所述压控振荡器反馈信号；输出端，发送分频后的输出信号到所述第二触发器。

6.如权利要求5所述的低噪声任意外部参考时基电路，其特征在于，所述小数分频比信号为N.f(30～100)。

7.如权利要求1所述的低噪声任意外部参考时基电路，其特征在于，所述第一触发器为边沿触发器，包括串联连接的主触发器和从触发器；所述整数分频器分频后的低频信号进入主触发器的D输入端，分频前高频的参考信号进入主触发器的CP时钟端，从触发器的/Q输出端发送同步后的输出信号到所述鉴相器。

8.如权利要求1所述的低噪声任意外部参考时基电路，其特征在于，所述第二触发器为边沿触发器，包括串联连接的主触发器和从触发器；所述∑-Δ小数分频器分频后的低频信号进入主触发器的D输入端，分频前压控振荡器输出的高频信号进入主触发器的CP时钟端，从触发器的/Q输出端发送同步后的输出信号到所述鉴相器。

9.一种低噪声任意外部参考时基产生方法，其特征在于，包括以下步骤：

步骤(a)，通过整数分频器对输入端的参考信号进行整数分频，通过∑-Δ小数分频器对输出端压控振荡器输出的反馈信号进行小数分频；

步骤(b)，通过第一触发器改善经整数分频后信号的相位噪声，所述第一触发器为边沿触发器，包括串联连接的主触发器和从触发器，所述整数分频器分频后的低频信号进入主触发器的D输入端，分频前高频的参考信号进入主触发器的CP时钟端，从触发器的/Q输出端发送同步后的输出信号；

通过第二触发器改善经小数分频后信号的相位噪声，所述第二触发器为边沿触发器，包括串联连接的主触发器和从触发器，所述∑-Δ小数分频器分频后的低频信号进入主触发器的D输入端，分频前压控振荡器输出的高频信号进入主触发器的CP时钟端，从触发器的/Q输出端发送同步后的输出信号；

步骤(c)，通过鉴相器连接到第一触发器和第二触发器的输出端，对两路分频后的信号进行鉴相；

步骤(d)，通过积分器对鉴相器输出的鉴相误差信号进行积分滤波，生成压控振荡器调谐误差控制信号，控制压控振荡器的输出信号并使其锁定在参考信号频率上。

10.如权利要求9所述的一种低噪声任意外部参考时基产生方法，其特征在于，所述整数分频器和∑-Δ小数分频器通过FPGA电路实现，整数分频器的整数分频比信号和∑-Δ小数分频器的小数分频比信号分别通过软件加载。