CN202696580U - 双调谐锁相式快跳源 - Google Patents

Abstract

本实用新型提供了一种双调谐锁相式快跳源，涉及频率合成技术领域，包括信号振荡电路（1）、锁相环路电路（2）、放大滤波电路（3）和控制电路（4）。其在数字锁相式频率源技术的基础上，通过提前预置VCO（压控振荡器）的调谐电压，使锁相环（5）直接进入快速捕获带，大大减少了频率源进行频率捕获所需要的时间，实现了快速频率锁定，同时又不影响杂散抑制指标，极大的改善了频率源的性能。

Description

双调谐锁相式快跳源

技术领域

本实用新型涉及频率合成技术领域，特别是涉及一种数字双调谐锁相式快跳源。

背景技术

数字锁相式频率源，因为其体积小、成本低、杂散抑制度高等特点，被广泛运用于各类系统中，是一种最常见的频率源。但是数字锁相式频率源是由一个惰性环路经过频率捕捉和相位捕捉来实现锁相的，所以其频率转换时间较长（一般≥40μs），而要缩短频率转换时间就必须以降低杂散抑制为代价。即对于数字锁相式频率源来说，其频率转换时间和杂散抑制度是两个矛盾的指标。因此，现在的数字锁相式频率源通常会选择一个折中的参数，使得频率转换时间和杂散抑制度均能满足指标要求。但若是频率源的频率转换时间和杂散抑制度指标均要求较高时，就很难同时满足指标要求。

直接数字式频率合成就是人们所说的DDS（Direct Digital Synthesis）。直接数字式频率合成器的频率转换时间速度快，频率分辨率极高，频率转换过程相位连续，易于实现调制。由于DDS的以上优点，其应用环境非常广。目前基于DDS实现的快跳源其频率转换时间可小于1μs，因此在很多需要捷变频系统中大量使用的还是基于DDS实现的快跳源。

由于无线电通信和雷达技术的提高，对系统性能提出了更高更严格的要求。系统相应地也对频率源的杂散抑制性能和相位噪声特性提出了更高更严格的要求。同时，为了对抗有源干扰，系统还要求频率源具有快速跳频功能。传统的基于DDS变频方法实现的快跳源因其频率转换时间非常快，大量应用于捷变频系统中，但此类快跳源往往体积较大、成本较高、功耗很大。

实用新型内容

本实用新型的目的是提供一种双调谐锁相式快跳源，其在数字锁相式频率源技术的基础上，通过提前预置VCO（压控振荡器）的调谐电压，使锁相环直接进入快速捕获带，大大减少了频率源进行频率捕获所需要的时间，实现了快速频率锁定，同时又不影响杂散抑制指标，极大的改善了频率源的性能。

本实用新型或发明采用的技术方案如下：双调谐锁相式快跳源，其特征在于：包括信号振荡电路1、锁相环路电路2、放大滤波电路3和控制电路4。

所述信号振荡电路1、锁相环路电路2、放大滤波电路3依次相连；

所述控制电路4与锁相环路电路2相连。

作为优选，所述信号振荡电路1包括一个晶体振荡器。

作为优选，所述锁相环路电路2包括依次相连的锁相环5、环路滤波电路6、模拟开关7、压控振荡器8和功分器9；

所述功分器9的第一输出端与锁相环5相连。

作为优选，所述放大滤波电路3包括依次相连的放大电路10和滤波电路11；

所述放大电路10与功分器9的第二输出端相连。

作为优选，所述控制电路4包括CPLD控制芯片12、D/A采样器13和A/D采样器14；

所述CPLD控制芯片12分别与D/A采样器13、A/D采样器14相连；

所述CPLD控制芯片12又与锁相环5相连；

所述D/A采样器13又与模拟开关7相连；

所述A/D采样器14又与模拟开关7的输出线相连。

作为优选，所述功分器9的两个输出端，输出能量力相同。

作为优选，所述放大电路10包括一个单片放大器。

作为优选，所述滤波电路11包括依次相连的一个带通滤波器和一个低通滤波器。

作为优选，所述带通滤波器和低通滤波器的连接顺序是可以改变的。

作为优选，所述晶体振荡器为一个恒温晶体振荡器。

与现有技术相比，本实用新型的有益效果是：

1、本实用新型是一种基于锁相环式双调谐快跳源，在频率转换时间、体积、成本、功耗之间找到了一个很好的平衡点；

2、双调谐锁相式快跳源，实现了快速频率锁定，同时又不影响杂散抑制指标；

3、信号振荡电路为一个恒温晶体振荡，具有低相噪、高温度稳定度的特点。

附图说明

图1为本实用新型的工作原理图。

图2锁相环路电路工作原理图。

图3为放大滤波电路工作原理图。

图4为控制电路工作原理图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的说明。

如图1所示，双调谐锁相式快跳源包括信号振荡电路1、锁相环路电路2、放大滤波电路3和控制电路4。

所述信号振荡电路1、锁相环路电路2、放大滤波电路3依次相连；

所述控制电路4与锁相环路电路2相连。

所述信号振荡电路1包括一个晶体振荡器。

作为优选，所述晶体振荡器为一个恒温晶体振荡器。

晶体振荡器的作用是为双调谐锁相式快跳源内部的锁相环路电路2提供参考信号，它决定双调谐锁相式快跳源的近端相位噪声特性，也决定双调谐锁相式快跳源的频率稳定度及频率精度等特性。在本具体实施例中采用的晶体振荡器为低相噪、高温度稳定度的恒温晶体振荡器（OCXO），其指标如下：

输出频率：20MHz；

相位噪声：优于－135 dBc/Hz1KHz；

      优于－140 dBc/Hz10KHz；

      优于－140 dBc/Hz100KHz；

频率温度稳定度：优于±1ppm；

频率精度：优于±1ppm。

如图2所示，所述锁相环路电路2包括依次相连的锁相环5、环路滤波电路6、模拟开关7、压控振荡器8和功分器9；

所述功分器9的第一输出端与锁相环5相连。

本具体实施例中我们选择的锁相环芯片是ADI公司的ADF4154。ADF4154是一款小数N分频锁相环芯片，通过三线串口可控制其内部的寄存器，该锁相环芯片关键特性如下：

射频输入频率：0.5GHz～4GHz；

参考输入频率：10MHz～250MHz；

最大鉴相频率：32MHz；

最高参考时钟频率3.2GHz；

工作电压：2.7V～3.3V。

20MHz晶振产生快跳源锁相参考信号，在锁相环芯片内部参考信号经过除2分频后得到10MHz信号；该10MHz与VCO负反馈信号经过小数分频后得到的信号在鉴频/鉴相器中进行相位比较，鉴相器的输出电压通过环路滤波器，在滤波器中抑制高频分量到达VCO，控制VCO的输出频率（VCO的输出频率以这样的方式改变：使鉴相器参考端输入信号与VCO负反馈信号经整数分频后的信号之间的频率/相位差减小，当环路锁定时，VCO负反馈端经整数分频后的输出频率等于鉴相器参考端输入信号频率）。

如图3所示，所述放大滤波电路3包括依次相连的放大电路10和滤波电路11；

所述放大电路10与功分器9的第二输出端相连。

所述功分器9的两个输出端，输出能量相同。

如图4所示，所述控制电路4包括CPLD控制芯片12、D/A采样器13和A/D采样器14；

所述CPLD控制芯片12分别与D/A采样器13、A/D采样器14相连；

所述CPLD控制芯片12又与锁相环5相连；

所述D/A采样器13又与模拟开关7相连；

所述A/D采样器14又与模拟开关7的输出线相连。

本具体实施例选用CPLD控制芯片12来实现对电路的控制，开机时A/D采样器14获取各输出频点所对应VCO的调谐电压，并将该调谐电压值转换为相应的码字存储到CPLD控制芯片12中，跳频时CPLD控制芯片12对并口信号响应并进行译码，产生锁相环5所需的三线码（CLK、DATA、LE），同时产生与频率源输出频率相对应的预置电压数据并送到D/A采样器13，使D/A采样器13产生相应的预置电压。

在本具体实施例中，CPLD控制芯片12可选用XILINX公司的XC2C256-TVQ100I。D/A采样器13、A/D采样器14主要是将VCO的预调电压和对应码字进行转换，其中D/A采样器13可选用ADI公司的AD558，A/D采样器14主要是采集模拟开关输出线上的电压，产生频率。

所述放大电路10包括一个单片放大器。

所述滤波电路11包括依次相连的一个带通滤波器和一个低通滤波器。

所述带通滤波器和低通滤波器的连接顺序是可以改变的。

VCO输出信号经功分后，一路作为锁相环路电路2的负反馈信号，另一路则经放大滤波后输出，功分器9我们可选用MINI公司的SCN-2-19。

VCO输出信号经功分后，若直接输出，其输出功率过小，另外VCO的抗负载牵引能力有限，为了提高快跳源的反向隔离度和快跳源带载能力，所以我们需要选用一个1dB压缩点功率比较大的放大器来实现信号放大隔离的功能。在本实施例中，我们选用放大倍数为11到22dB的放大器，可选用HITTITE公司的单片放大器HMC478MP86。

快跳源输出信号一般作为激励源的激励信号或接收机的本振信号，其杂波及杂散抑制性能是考量其的一项最为重要的指标，对输出信号进行带通滤波和低通滤波可提高其杂波及谐波抑制性能。根据频波段的要求，低通滤波器可选用LFCN-1500，带通滤波器可选用BPF-A1340。

本具体实施例的相关技术指标如下： 

输出频率：1500MHz～1800MHz（连续波）； 

频率步进：1MHz；

控制方式：外部并口控制；

频率转换时间：≤10μs；

单边带相位噪声：

优于－85dBc/Hz1kHz；

杂散抑制：≤－70dBc；

谐波抑制：≤－30dBc；

输出功率：10dBm±1.5dB；

频率准确度：优于±1×10^-6。

当模块开机后，通过控制电路控制快跳源将全频段的各个频点扫一遍，用A/D采样器14获取各输出频点所对应VCO的调谐电压，并将该调谐电压值转换为相应的码字存储到控制电路的存储器中。这样，在快跳源工作时，控制电路在产生频率控制字送入到锁相芯片ADF4154的同时，将产生与频率源输出频率相对应的预置电压数据并送到D/A采样器13，使D/A采样器13产生相应的预置电压，直接将VCO的振荡频率预置到所要求的输出频率附近，将环路直接置入快捕带，实现快速频率锁定。VCO输出信号经放大滤波后输出。

环路滤波器模型和环路带宽的的选择，电源滤波及PCB布板都将影响快跳源输出的杂散及相位噪声性能。本专利中通过使用CW78S05二次稳压得到锁相环的工作电压，从而避免了因开关频率及其他干扰所带来的杂散。同时印制板的大面积接地也将对快跳源的各项性能起到积极的作用。

频率快捕技术是本使用新型中最为核心的技术，快跳源在进行频率跳变时，CPLD将对应频率的码字送给锁相环，同时将对应频率的电压码字送给D/A产生预调电压，从而使VCO进入快捕带，使快跳源的频率转换时间大大降低，实现了技术性的突破。

以上所述仅为本实用新型的较佳实施例而已，非特别叙述，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。 

Claims (10)

1.双调谐锁相式快跳源，其特征在于：

包括信号振荡电路（1）、锁相环路电路（2）、放大滤波电路（3）和控制电路（4）；

所述信号振荡电路（1）、锁相环路电路（2）、放大滤波电路（3）依次相连；

所述控制电路（4）与锁相环路电路（2）相连。

2.根据权利要求1所述的双调谐锁相式快跳源，其特征在于：

所述信号振荡电路（1）包括一个晶体振荡器。

3.根据权利要求1所述的双调谐锁相式快跳源，其特征在于：

所述锁相环路电路（2）包括依次相连的锁相环（5）、环路滤波电路（6）、模拟开关（7）、压控振荡器（8）和功分器（9）；

所述功分器（9）的第一输出端与锁相环（5）相连。

4.根据权利要求3所述的双调谐锁相式快跳源，其特征在于：

所述放大滤波电路（3）包括依次相连的放大电路（10）和滤波电路（11）；

所述放大电路（10）与功分器（9）的第二输出端相连。

5.根据权利要求3所述的双调谐锁相式快跳源，其特征在于：

所述控制电路（4）包括CPLD控制芯片（12）、D/A采样器（13）和A/D采样器（14）；

所述CPLD控制芯片（12）分别与D/A采样器（13）、A/D采样器（14）相连；

所述CPLD控制芯片（12）又与锁相环（5）相连；

所述D/A采样器（13）又与模拟开关（7）相连；

所述A/D采样器（14）又与模拟开关（7）的输出线相连。

6.根据权利要求3或4所述的双调谐锁相式快跳源，其特征在于：

所述功分器（9）的两个输出端，输出能量相同。

7.根据权利要求4所述的双调谐锁相式快跳源，其特征在于：

所述放大电路（10）包括一个单片放大器。

8.根据权利要求4所述的双调谐锁相式快跳源，其特征在于：

所述滤波电路（11）包括依次相连的一个带通滤波器和一个低通滤波器。

9.根据权利要求8所述的双调谐锁相式快跳源，其特征在于：

所述带通滤波器和低通滤波器的连接顺序是可以改变的。

10.根据权利要求2所述的双调谐锁相式快跳源，其特征在于：

所述晶体振荡器为一个恒温晶体振荡器。

Images