CN1909047A - 数据驱动电路及使用其的有机发光显示器 - Google Patents

Abstract

本发明提供了一种用于驱动显示器的像素以显示亮度均匀的图像的数据驱动电路，该数据驱动电路可包括：伽玛电压单元，产生灰阶电压；数模转换器，利用第一数据选择灰阶电压中的一个作为数据信号；解码器，利用第一数据产生第二数据；锁存器，存储第一数据和第二数据；电流吸收器，在完整的用于驱动像素的时间段的第一部分时间段期间，基于所选择的灰阶电压接收来自像素的预定电流；电压控制器，利用第二数据和基于预定电流产生的补偿电压来控制数据信号的电压值；开关单元，在完整的周期的在第一部分时间段之后消逝的任何部分时间段期间，将数据信号提供给像素。

Description

数据驱动电路及使用其的有机发光显示器

于2005年8月1日提交到韩国知识产权局提交的第2005-0070439号题目为“数据驱动电路及使用其的有机发光显示器”的韩国专利申请完全公开于此，以资参考。

                         技术领域

本发明涉及数据驱动电路、采用这种数据驱动电路的发光显示器和驱动所述发光显示器的方法。更具体地讲，本发明涉及一种能够显示亮度均匀的图像的数据驱动电路、一种使用这种数据驱动电路的发光显示器和一种驱动该发光显示器以显示亮度均匀的图像的方法。

                         背景技术

正在开发通常比阴极射线管(CRT)更轻且更加紧凑的平板显示器(FPD)。FPD包括液晶显示器(LCD)、场发射显示器(FED)、等离子体显示面板(PDP)和发光显示器。

发光显示器可利用电子和空穴复合时产生光的有机发光二极管(OLED)来显示图像。通常发光显示器的响应时间快且其功耗较低。

图1示出了公知的发光显示器的结构的示意图。

如图1中所示，发光显示器可包括像素单元30、扫描驱动器10、数据驱动器20和时序控制器50。像素单元30可包括多个像素40，像素40与扫描线S1至Sn和数据线D1至Dm连接。扫描驱动器10可驱动扫描线S1至Sn。数据驱动器20可驱动数据线D1至Dm。时序控制器50可控制扫描驱动器10和数据驱动器20。

时序控制器50可基于外部提供的同步信号(未示出)产生数据驱动控制信号DCS和扫描驱动控制信号SCS。数据驱动控制信号DCS可提供给数据驱动器20，扫描驱动控制信号SCS可提供给扫描驱动器10。时序控制器50可根据外部提供的数据(未示出)向数据驱动器20提供数据DATA。

扫描驱动器10可从时序控制器50接收扫描驱动控制信号SCS。扫描驱动器10可基于所接收的扫描驱动控制信号SCS产生扫描信号(未示出)。可通过扫描线S1至Sn将所产生的扫描信号顺序地提供给像素单元30。

数据驱动器20可从时序控制器50接收数据驱动控制信号DCS。数据驱动器20可基于所接收的数据DATA和数据驱动控制信号DCS产生数据信号(未示出)。与提供给扫描线S1至Sn的扫描信号中的各个信号同步，所产生的数据信号中相应的一个可被施加到数据线D1至Dm。

像素单元30可与对像素40提供第一电压VDD的第一电源ELVDD和对像素40提供第二电压VSS的第二电源ELVSS连接。像素40可根据相应的数据信号与第一电压VDD信号和第二电压VSS信号一起控制流经各个OLED的电流。从而，像素40可基于第一电压VDD信号、第二电压VSS信号和数据信号产生光。

在公知的发光显示器中，像素40中的每个可包括像素电路，像素电路包括至少一个晶体管，用来选择性地提供各自的数据信号和各自的扫描信号，从而选择性地导通和截止发光显示器的各自的像素40。

发光显示器的每个像素40将响应各自的数据信号的不同值产生预定亮度的光。例如，当向显示器的所有像素40施加相同的数据信号时，通常期望显示器的所有像素40产生相同的亮度。然而，由各像素40产生的亮度不仅取决于数据信号，而且还取决于各像素40的特性，例如还取决于像素电路的各晶体管的阈值电压。

通常，晶体管之间的阈值电压和/或电子迁移率有所变化，从而，不同的晶体管具有不同的阈值电压和电子迁移率。晶体管的特性还会随着时间过长和/或过度使用而改变。例如，晶体管的阈值电压和电子迁移率可取决于晶体管的导通/截止历史。

因此，在发光显示器中，由各像素响应各自的数据信号产生的亮度取决于可包括在各自的像素电路中的晶体管的特性。阈值电压和电子迁移率的这些变化会妨碍和/或阻止所显示的图像的均匀性。因而，阈值电压和电子迁移率的这些变化也会妨碍具有期望亮度的图像的显示。

虽然有可能通过控制像素40的像素电路的结构来至少部分地补偿包括在像素中的晶体管的阈值电压之间的差，但是仍然需要能够补偿电子迁移率的变化的电路和方法。也期望有不管电子迁移率的变化而能够显示亮度均匀的图像的发光器件，例如OLED。

                         发明内容

因此，本发明旨在提供一种数据驱动电路和一种使用其的发光显示器，从而基本克服了由于现有技术的局限和缺点引起的一个或多个问题。

因此，本发明实施例的一方面提供一种能够驱动发光显示器的像素而显示亮度均匀的图像的数据驱动电路、一种使用该数据驱动电路的发光显示器和一种驱动该发光显示器的方法。

本发明的上述和其它特点及优点中的至少一个可通过提供一种数据驱动电路来实现，该数据驱动电路包括：解码器，利用外部提供的具有k位的第一数据来产生具有p位的第二数据；锁存器，用于存储第一数据和第二数据；伽玛电压单元，用于产生多个灰阶电压；数模转换器，基于第一数据在多个灰阶电压中选择一个灰阶电压作为数据信号；电流吸收单元，在完整的用于驱动像素的周期的第一部分时间段期间，基于所选择的灰阶电压接收来自像素的预定电流；电压控制器，根据基于预定电流产生的补偿电压和第二数据来控制数据信号的电压值；开关单元，在一个完整的周期的第二部分时间段期间，将所控制的数据信号提供给像素，第二部分时间段不同于第一部分时间段，并且第二部分时间段在第一部分时间段之后消逝。

解码器可将第一数据转换为二进制权值，以产生第二数据。数据驱动电路还可包括：第一晶体管，位于数模转换器和开关单元之间，在第一部分时间段的预定时间期间数模转换器被导通以将数据信号与所控制的电压值传输给开关单元；第一缓冲器，连接在第一晶体管和开关单元之间。伽玛电压单元可包括：多个分布电阻器，产生灰阶电压并分配参考电源电压和第一电源电压；第二缓冲器，将第一电源电压提供给电压控制器。

电压控制器可包括：p个电容器，具有与第一晶体管和第一缓冲器之间的电路连接的第一端；第二晶体管，分别连接在p个电容器中的每个的第二端和第二缓冲器之间；第三晶体管，分别连接在p个电容器的第二端和电流吸收单元之间，并具有与第二晶体管的导电类型不同的导电类型；第四晶体管，连接在第二晶体管和预定的电压源之间，并具有与第二晶体管的导电类型相同的导电类型；第五晶体管，具有与第三晶体管的导电类型相同的导电类型，第五晶体管将第二数据提供给第二晶体管。

第四晶体管可在第一时间段期间导通，从而，可导通第二晶体管以将预定电压源的电压提供给第二晶体管的栅电极。预定电压源可以是地电压源。第三晶体管可在第一部分时间段期间选择性地导通，从而电容器的第二端被设置成具有预定电压源的电压。第五晶体管可由p个晶体管组成，对应于第二数据的位数，第五晶体管可分别将所述p位第二数据的不同位提供给第二晶体管。

第三晶体管中的接收值为1的位的每个可被导通，以将各自的补偿电压提供给各自的p个电容器的第二端。p个电容器的电容可被设置成二进制权值。电流吸收单元可包括：电流源，提供预定的电流；第一晶体管，设置在与像素连接的数据线和电压控制器之间，第一晶体管在第一部分时间段期间被导通；第二晶体管，设置在数据线和电流源之间，第二晶体管在第一部分时间段内被导通；电容器，用于充补偿电压；缓冲器，设置在第一晶体管和电压控制器之间，以选择性地将补偿电压传输到电压控制器。

预定的电流可等于像素发射最大亮度的光时流经像素的最小电流的电流值，最大亮度可对应于多个重置的灰阶电压中的最高的一个施加到像素时像素的亮度。开关单元可包括至少一个在第二部分时间段期间导通的晶体管。开关单元可包括两个相连接以形成传输门的晶体管。数据驱动电路还可包括移位寄存单元，移位寄存单元包括至少一个移位寄存器，以顺序地产生采样脉冲并将采样脉冲提供给锁存单元。

锁存单元可包括：采样锁存单元，包括至少一个采样锁存器，用于响应采样脉冲来接收第一数据和第二数据；保持锁存单元，包括至少一个保持锁存器，用于接收存储在采样锁存单元内的第一数据和第二数据，以将其内存储的第一数据提供给数模转换器，并将第二数据提供给电压控制器。

采样锁存器和保持锁存器中的每个可具有k+p位的大小。数据驱动电路还可包括电平移位单元，用来升高存储在保持锁存器内的第一数据和第二数据的电压电平，以分别将存储的第一数据的调整后的电压电平提供给数模转换器并将存储的第二数据的调整后的电压电平提供给电压控制器。

本发明的上述和其它特点和优点中的至少一个可通过提供一种发光显示器来实现，该发光显示器包括：像素单元，包括与n条扫描线、多条数据线和多条发射控制线连接的多个像素；扫描驱动器，在各扫描周期期间分别顺序地将n个扫描信号提供给n条扫描线，并顺序地将发射控制信号提供给多条发射控制线；数据驱动器，具有至少一个数据驱动电路，用于分别将数据信号提供给数据线，其中，数据驱动电路包括：解码器，利用外部提供的具有k位的第一数据来产生具有p位的第二数据；锁存器，用于存储第一数据和第二数据；伽玛电压单元，用于产生多个灰阶电压；数模转换器，基于第一数据在多个灰阶电压中选择一个灰阶电压作为数据信号；电流吸收单元，在完整的用于驱动像素的周期的第一部分时间段期间，基于所选择的灰阶电压接收来自像素的预定电流；电压控制器，根据基于预定电流产生的补偿电压和第二数据来控制数据信号的电压值；开关单元，在一个完整的周期的第二部分时间段期间，将所控制的数据信号提供给像素，第二部分时间段不同于第一部分时间段，并且第二部分时间段在第一部分时间段之后消逝。

像素中的每个可与n条扫描线中的两条连接，在每个扫描周期期间，在这两条扫描线中的第二扫描线接收n个扫描信号中的对应的一个信号之前，这两条扫描线中的第一扫描线接收n个扫描信号中的对应的一个，像素中的每个可包括：第一电源；发光器，接收来自第一电源的电流；第一晶体管和第二晶体管，均具有连接到数据线的与像素相关联的各自的一条数据线的第一电极，当提供两个扫描信号中的第一扫描信号时，第一晶体管和第二晶体管被导通；第三晶体管，具有与参考电源连接的第一电极和与第一晶体管的第二电极连接的第二电极，当提供两个扫描信号中的第一扫描信号时，第三晶体管被导通；第四晶体管，控制施加到发光器的电流量，第四晶体管的第一端与第一电源连接；第五晶体管，具有与第四晶体管的栅电极连接的第一电极、与第四晶体管的第二电极连接的第二电极，当提供两个扫描信号中的第一扫描信号时，第五晶体管被导通，从而第四晶体管作为二极管来操作。

像素中的每个可包括：第一电容器，具有与第一晶体管的第二电极或第四晶体管的栅电极中的一个连接的第一电极、与第一电源连接的第二电极；第二电容器，具有与第一晶体管的第二电极连接的第一电极和与第四晶体管的栅电极连接的第二电极。像素中的每个还可包括第六晶体管，其具有与第四晶体管的第二电极连接的第一端和与发光器连接的第二端，当提供各自的发射控制信号时，第六晶体管被截止，其中，在一个完整的用于驱动像素的时间段的第一部分时间段期间，电流吸收单元可接收来自像素的预定电流，用于驱动像素的完整的周期的第一部分时间段发生在第二部分时间段之前，在用于驱动像素的完整的周期的第二部分时间段期间，第六晶体管可被导通。

本发明的上述和其它特点及优点中的至少一个可单独地通过提供一种数据驱动电路来实现，该数据驱动电路包括：转换单元，利用外部提供的具有k位的第一数据产生具有p位的第二数据；锁存单元，用于存储第一数据和第二数据，锁存单元具有k+p位的大小；选择单元，基于第一数据在多个灰阶电压中选择一个灰阶电压作为数据信号；电流接收单元，在完整的用于驱动像素的周期的第一部分时间段期间，基于所选择的灰阶电压接收来自像素的预定电流；控制单元，根据基于预定电流产生的补偿电压和第二数据来控制数据信号的电压值；开关单元，在一个完整的周期的第二部分时间段期间，将所控制的数据信号提供给像素，第二部分时间段不同于第一部分时间段，并且第二部分时间段在第一部分时间段之后消逝。

                         附图说明

通过参照附图来详细描述本发明的示例性实施例，对于本领域的普通技术人员，本发明的这些和其他特点及优点将会变得更加清楚，附图中：

图1示出了公知的发光显示器的示意图；

图2示出了根据本发明实施例的发光显示器的示意图；

图3示出了可用于图2中示出的发光显示器的示例性像素的电路图；

图4示出了可用于驱动图3中示出的像素的示例性波形；

图5示出了可用于图2中示出的发光显示器的另一示例性像素的电路图；

图6是示出图2中示出的数据驱动电路的第一实施例的框图；

图7示出了图6中示出的采样锁存单元和保持锁存单元的实施例；

图8示出了图2中示出的数据驱动电路的第二实施例的框图；

图9示出了连接图6中示出的伽玛电压单元、数模转换单元、开关单元、电压控制单元和电流吸收单元(current sink unit)与图3中示出的像素的连接方案的第一实施例的示意图；

图10示出了可用于驱动图9中示出的开关单元和电流吸收单元的示例性波形；

图11示出了采用开关单元的另一实施例的图9中示出的连接方案；

图12示出了连接图6中示出的伽玛电压单元、数模转换单元、开关单元、电压控制单元和电流吸收单元及图5中示出的像素的连接方案的第二实施例的示意图。

                       具体实施方式

现在，将在下文参照附图来更充分地描述本发明，附图中示出了本发明的示例性实施例。然而，本发明可以以不同的形式来实施，而不应被解释为局限于在此阐述的实施例。当然，提供的这些实施例使得说明书完整且完全，而且会将本发明的范围充分地传达给本领域的技术人员。相同的标号始终表示相同的元件。

在下文中，将参照图2至图12来描述本发明的示例性实施例。在采用本发明的一个或多个方面的数据驱动电路和发光显示器中，因为利用电流从各自的像素吸收时产生的补偿电压而重置数据信号的电压值，所以不管晶体管的电子迁移率、阈值电压等为何，可显示均匀的图像。

图2示出了根据本发明实施例的发光显示器的示意图。

如图2中所示，发光显示器可包括扫描驱动器110、数据驱动器120、像素单元130和时序控制器150。像素单元130可包括多个像素140。像素单元130可包括例如以n行和m列排列的n×m个像素140，其中，n和m可分别为整数。像素140可连接到扫描线S1至Sn、发射控制线E1至En和数据线D1至Dm。像素140可分别形成在被发射控制线E1至En和数据线D1至Dm分割的区域内。扫描驱动器110可驱动扫描线S1至Sn和发射控制线E1至En。数据驱动器120可驱动数据线D1至Dm。时序控制器150可控制扫描驱动器110和数据驱动器120。数据驱动器120可包括一个或多个数据驱动电路200。

时序控制器150可响应外部提供的同步信号(未示出)产生数据驱动控制信号DCS和扫描驱动控制信号SCS。由时序控制器150产生的数据驱动控制信号DCS可提供给数据驱动器120。由时序控制器150产生的扫描驱动控制信号SCS可提供给扫描驱动器110。时序控制器150可根据外部提供的数据(未示出)将第一数据DATA1提供给数据驱动器120。

扫描驱动器110可从时序控制器150接收扫描驱动控制信号SCS。扫描驱动器110可基于所接收的扫描驱动控制信号SCS产生扫描信号SS1至SSn和发射控制信号ES1至ESn，并可分别顺序地将扫描信号SS1至SSn提供给扫描线S1至Sn。扫描驱动器110可顺序地将发射控制信号ES1至ESn提供给发射控制线E1至En。可提供发射控制信号ES1至ESn中的每个，例如提供从低电压信号变为高电压信号的发射控制信号，使得“导通”发射控制信号例如高电压信号与扫描信号SS1至SSn中的至少两个至少部分叠置。因此，在本发明的实施例中，发射控制信号ES1至ESn的脉冲宽度可等于或大于扫描信号SS1至SSn的脉冲宽度。

数据驱动器120可从时序控制器150接收数据驱动控制信号DCS和第一数据DATA1。数据驱动器120可基于所接收的数据驱动控制信号DCS和第一数据DATA1产生数据信号DS1至DSm。与提供给扫描线S1至Sn的扫描信号SS1至SSn同步，所产生的数据信号DS1至DSm可提供给数据线D1至Dm。例如，当提供第一扫描信号SS1时，可通过数据线D1至Dm将所产生的与像素140(1)(1至m)对应的数据信号DS1至DSm同步地提供给第一行中的第一个至第m个像素；当提供第n个扫描信号SSn时，可通过数据线D1至Dm将所产生的与像素140(n)(1至m)对应的数据信号DS1至DSm同步地提供给第n行中的第一个至第m个像素。

在用于驱动像素140的一个或多个的一个水平周期1H的第一时间段期间，数据驱动器120可向数据线D1至Dm提供预定的电流。例如，为了驱动各自的像素140，一个水平周期1H可对应于完整的周期，该完整的周期与提供给各自的像素140的扫描信号SS1至SSn中的一个和数据信号DS1至DSm中对应的一个相关联。在这个水平周期1H的第二时间段期间，数据驱动器120可向数据线D1至Dm提供预定的电压。例如，为了驱动各自的像素140，一个水平周期1H可对应于完整的周期，该完整的周期与提供给各自的像素140的扫描信号SS1至SSn中的一个和数据信号DS1至DSm中对应的一个相关联。在本发明的实施例中，数据驱动器120可包括至少一个数据驱动电路200，数据驱动电路200用于在一个水平周期1H的第一时间段期间提供预定的电流和在一个水平周期1H的第二时间段期间提供预定的电压。在下面的描述中，可在第二时间段期间提供给数据线D1至Dm的预定的电压将被称作数据信号DS1至DSm。

像素单元130可连接到向像素140提供第一电压VDD的第一电源ELVDD、向像素140提供第二电压VSS的第二电源ELVSS和向像素140提供参考电压的参考电源ELVref(未示出)。可由外部提供第一电源ELVDD、第二电源ELVSS和参考电源ELVref。根据可由数据驱动器120向像素140提供的数据信号DS1至DSm，像素140可接收第一电压VDD信号和第二电压VSS信号，并可控制流经各自的发光器件/材料(例如，OLED)的电流。从而，像素140可产生与所接收的第一数据DATA1对应的光分量。

一些像素140或所有像素140可分别从第一电源ELVDD接收第一电压VDD信号、从第二电源ELVSS接收第二电压VSS信号和从参考电源ELVref接收参考电压Vref信号。像素140可利用参考电压Vref信号补偿第一电压VDD信号的电压降和/或阈值电压导致的电压降。补偿的量可取决于分别由参考电源ELVref提供的参考电压Vref信号和由第一电源ELVDD提供的第一电压VDD信号的电压值之间的差。像素140响应各自的数据信号DS1至DSm，可提供从第一电源ELVDD经过例如OLED到第二电源ELVSS的各自的电流。在本发明的实施例中，像素140中的每个可具有例如图3或图5中示出的结构。

图3示出了可用于在图2中示出的发光显示器的第nm个示例性像素140nm的电路图。为了简单起见，图3示出了第nm个像素，第nm个像素可以是在第n行扫描线Sn和第m列数据线Dm的交叉处设置的像素。第nm个像素140nm可以连接到第m条数据线Dm、第n-1条扫描线Sn-1、第n条扫描线Sn和第n条发射控制线En。为了简单起见，图3仅示出了一个示例性像素140nm。在本发明的实施例中，示例性像素140nm的结构可应用于发光显示器的所有像素140或一些像素140。

参照图3，第nm个像素140nm可包括：发光材料/器件，例如OLEDnm；第nm个像素电路142nm，用来向关联的发光材料/器件提供电流。

第nm个OLEDnm可响应来自第nm个像素电路142nm的电流产生预定颜色的光。第nm个OLEDnm可由例如有机材料、磷光体材料和/或无机材料形成。

在本发明的实施例中，第nm个像素电路142nm可产生补偿电压，用于补偿像素140内和/或像素140之间的变化，从而像素140nm可显示亮度均匀的图像。在各扫描周期期间，第nm个像素电路142nm可利用先前提供的扫描信号SS1至SSn产生补偿电压。在本发明的实施例中，一个扫描周期可对应于顺序提供的扫描信号SS1至SSn。因而，在本发明的实施例中，在每个周期期间，可在第n个扫描信号SSn之前提供第n-1个扫描信号SSn-1，当第n-1个扫描信号SSn-1被提供给发光显示器的第n-1条扫描线时，第nm个像素电路142nm可利用第n-1个扫描信号SSn-1产生补偿电压。例如，第二列中的第二个像素，即像素140₂₂，可利用第一扫描信号SS1产生补偿电压。

补偿电压可补偿源电压信号中的电压降和/或由第nm个像素电路142nm的晶体管的阈值电压造成的电压降。例如，第nm个像素电路142nm可基于补偿电压来补偿第一电压VDD信号的电压降和/或晶体管的阈值电压(例如，像素电路142nm的第四晶体管M4nm的阈值电压)造成的电压降，在同一扫描周期期间可利用先前提供的扫描信号产生该补偿电压。

在本发明的实施例中，当第n-1个扫描信号SSn-1被提供给第n-1条扫描线Sn-1时，像素电路142nm可补偿第一电源ELVDD的电压的降低和第四晶体管M4nm的阈值电压造成的电压的降低；当第n个扫描信号SSn被提供给第n条扫描线Sn时，像素电路142nm可充以对应于数据信号DSm的电压。在本发明的实施例中，像素电路142nm可包括第一晶体管M1nm至第六晶体管M6nm、第一电容器C1nm和第二电容器C2nm，用于产生补偿电压并驱动发光材料/器件。

第一晶体管M1nm的第一电极可连接到数据线Dm，第一晶体管M1nm的第二电极可连接到第一节点N1nm。第一晶体管M1nm的栅电极可连接到第n条扫描线Sn。当第n个扫描信号SSn被提供给第n条扫描线Sn时，可导通第一晶体管M1nm。当导通第一晶体管M1nm时，数据线Dm可电连接到第一节点N1nm。

第一电容器C1nm的第一电极可连接到第一节点N1nm，第一电容器C1nm的第二电极可连接到第二电源ELVDD。

第二晶体管M2nm的第一电极可连接到数据线Dm，第二晶体管M2nm的第二电极可连接到第四晶体管M4nm的第二电极。第二晶体管M2nm的栅电极可连接到第n条扫描线Sn。当第n个扫描信号SSn被提供给第n条扫描线Sn时，可导通第二晶体管M2nm。当导通第二晶体管M2nm时，数据线Dm可电连接到第四晶体管M4nm的第二电极。

第三晶体管M3nm的第一电极可连接到参考电源ELVref，第三晶体管M3nm的第二电极可连接到第一节点N1nm。第三晶体管M3nm的栅电极可连接到第n-1条扫描线Sn-1。当第n-1个扫描信号SSn-1被提供给第n-1条扫描线Sn-1时，可导通第三晶体管M3nm。当导通第三晶体管M3nm时，参考电源ELVref可电连接到第一节点N1nm。

第四晶体管M4nm的第一电极可连接到第一电源ELVDD，第四晶体管M4nm的第二电极可连接到第六晶体管M6nm的第一电极。第四晶体管M4nm的栅电极可连接到第二节点N2nm。

第二电容器C2nm的第一电极可连接到第一节点N1nm，第二电容器C2nm的第二电极可连接到第二节点N2nm。

在本发明的实施例中，当提供第n-1个扫描信号SSn-1时，第一电容器C1nm和第二电容器C2nm可被充电。具体地讲，第一电容器C1nm和第二电容器C2nm可被充电，第四晶体管M4nm可将与第二节点N2nm处的电压对应的电流提供给第六晶体管M6nm的第一电极。

第五晶体管M5nm的第二电极可连接到第二节点N2nm，第五晶体管M5nm的第一电极可连接到第四晶体管M4nm的第二电极。第五晶体管M5nm的栅电极可连接到第n-1条扫描线Sn-1。当第n-1个扫描信号SSn-1被提供给第n-1条扫描线Sn-1时，可导通第五晶体管M5nm，从而，电流流经第四晶体管M4nm。因此，第四晶体管M4nm可作为二极管来操作。

第六晶体管M6nm的第一电极可连接到第四晶体管M4nm的第二电极，第六晶体管M6nm的第二电极可连接到第nm个OLEDnm的阳极。第六晶体管M6nm的栅电极可连接到第n条发射控制线En。当发射控制信号ESn例如高电压信号被提供给第n条发射控制线En时，可截止第六晶体管M6nm；当没有发射控制信号被提供给第n条发射控制线En时，例如，当低电压信号被提供给第n条发射控制线En时，可导通第六晶体管M6nm。

在本发明的实施例中，被提供给第n条发射控制线En的发射控制信号ESn可以以这样一种方式提供：发射控制信号ESn可与可被提供给第n-1条扫描线Sn-1的第n-1个扫描信号SSn-1和可被提供给第n条扫描线Sn的第n个扫描信号SSn至少部分地叠置。因此，当第n-1个扫描信号SSn-1例如低电压信号被提供给第n-1条扫描线Sn-1和第n个扫描信号SSn例如低电压信号被提供给第n条扫描线Sn时，可截止第六晶体管M6nm，从而在第一电容器C1nm和第二电容器C2nm中可被充以预定的电压。在其它时间期间可导通第六晶体管M6nm，以使第四晶体管M4nm和第nm个OLEDnm相互电连接。在图3中示出的示例性实施例中，晶体管M1nm至M6nm为PMOS晶体管，当向各自的栅电极提供低电压信号时，这些晶体管可导通，当向各自的栅电极提供高电压信号时，这些晶体管可截止。然而，本发明不局限于PMOS器件。

在图3中示出的像素中，因为参考电源ELVref没有向像素140提供电流，所以不会发生参考电压Vref的电压降。因此，不管像素140的位置在哪儿，能够保持参考电压Vref信号的电压值一致。在本发明的实施例中，参考电压Vref的电压值可等于或不同于第一电压ELVDD。

图4示出了可用于驱动图3中示出的第nm个示例性像素140nm的示例性波形。如图4中所示，每个用于驱动第nm个像素140nm的水平周期1H可划分为第一时间段和第二时间段。在第一时间段期间，预定的电流(PC)可分别流经数据线D1至Dm。在第二时间段期间，可通过数据线D1至Dm向各自的像素140提供数据信号DS1至DSm。在第一时间段期间，各自的PC可从各像素140提供给数据驱动电路200，数据驱动电路200能够至少部分起到电流吸收(current sink)的作用。在第二时间段期间，数据信号DS1可从数据驱动电路200提供给像素140。为了简单起见，在下面的描述中，将假设：至少在开始，即可在像素140的操作期间造成任何电压降之前，参考电压Vref信号的电压值等于第一电压VDD信号的电压值。

将参照图3和图4来详细描述操作像素140的第nm个像素140nm的第nm个像素电路142nm的示例性方法。首先，可向第n-1条扫描线Sn-1提供第n-1个扫描信号SSn-1，以控制可连接到第n-1条扫描线Sn-1的m个像素的导通/截止操作。当向第n-1条扫描线Sn-1提供扫描信号SSn-1时，可导通第nm个像素140nm的第nm个像素电路142nm的第三晶体管M3nm和第五晶体管M5nm。当第五晶体管M5nm导通时，电流可流经第四晶体管M4nm，从而第四晶体管M4nm可作为二极管来操作。当第四晶体管M4nm作为二极管来操作时，第二节点N2nm的电压值可对应于由第一电源ELVDD提供的第一电压VDD信号的电压和第四晶体管和M4nm的阈值电压之间的差。

更具体地讲，当第三晶体管M3nm导通时，来自参考电源ELVref的参考电压Vref信号可施加到第一节点N1nm。第二晶体管C2nm可被充以与第一节点N1nm和第二节点N2nm之间的差对应的电压。在本发明的实施例中，其中，至少在开始，即可在像素140的操作期间造成任何电压降之前，来自参考电源ELVref的参考电压Vref信号和来自第一电源ELVDD的第一电压VDD可相等，与第四晶体管M4nm的阈值电压对应的电压可充在第二电容器C2nm中。在本发明的实施例中，其中，第一电压VDD信号的电压出现预定的降低，第四晶体管M4nm的阈值电压和与第一电源ELVDD的电压降的大小对应的电压可充在第二电容器C2nm中。

在本发明的实施例中，在第n-1个扫描信号SSn-1可被提供给第n-1条扫描线Sn-1的时间段期间，与对应于第一电压VDD信号的电压降的电压和第四晶体管M4nm的阈值电压之和对应的预定的电压可充在第二电容器C2nm中。通过在第m列的第(n-1)个像素的操作期间，存储与来自第一电源ELVDD的第一电压VDD信号的电压降和第四晶体管M4nm的阈值电压之和对应的电压，能够随后在第nm个像素140nm的操作期间利用所存储的电压来补偿第一电压VDD信号的电压降和阈值电压。

在本发明的实施例中，在第n个扫描信号SSn被提供给第n条扫描线Sn之前，在第二电容器C2nm中可充以这样的电压，该电压对应于第四晶体管M4nm的阈值电压与参考电压Vref信号和第一电压VDD信号之间的差的和。当第n个扫描信号SSn被提供给第n条扫描线Sn时，可导通第一晶体管M1nm和第二晶体管M2nm。在一个水平周期的第一时间段期间，当第nm个像素140nm的像素电路142nm的第二晶体管M2nm导通时，通过数据线Dm可将PC从第nm个像素140nm提供给数据驱动电路200。在本发明的实施例中，可通过第一电源ELVDD、第四晶体管M4nm、第二晶体管M2nm和数据线Dm将PC提供给数据驱动电路200。然后，响应被提供的PC，在第一电容器C1nm和第二电容器C2nm中可充以预定的电压。

基于预定的电压值，即基于如上所述的PC吸收时可产生的补偿电压，数据驱动电路200可重置伽玛电压单元(未示出)的电压。来自伽玛电压单元(未示出)的重置电压可用于产生将分别提供给数据线D1至Dm的数据信号DS1至DSm。

在本发明的实施例中，在一个水平周期的第二时间段期间，产生的数据信号DS1至DSm可分别提供给各自的数据线D1至Dm。更具体地讲，例如，在一个水平周期的第二时间段期间，可通过第一晶体管M1nm将各自产生的数据信号DSm提供给各自的第一节点N1nm。然后，在第一电容器C1nm中可充以对应于与数据信号DSm和第一电源ELVDD之间的差的电压。然后，第二节点N2nm可浮置，第二电容器C2nm可保持先前所充的电压。

在本发明的实施例中，在当控制第m列中的n-1个像素且扫描信号SSn-1被提供给前一扫描线Sn-1时的这个时间段期间，在第nm个像素140nm的第二电容器C2nm中可被充以对应于第四晶体管M4nm的阈值电压和来自第一电源ELVDD的第一电压VDD信号的电压降的电压，以补偿来自第一电源ELVDD的第一电压VDD信号的电压降和第四晶体管M4nm的阈值电压。

在本发明的实施例中，在当第n个扫描信号SSn被提供给第n条扫描线Sn时的这个时间段期间，可重置伽玛电压单元(未示出)的电压，从而，利用各自的重置伽玛电压可补偿包括在与各数据线D1至Dm相关联的各自的第n个像素140n中的晶体管的电子迁移率，并且可向第n个像素140n提供各自产生的数据信号DS1至DSm。因此，在本发明的实施例中，可补偿晶体管的阈值电压的不均匀性和电子迁移率的不一致性，因而可显示亮度均匀的图像。下面将描述用于重置伽玛电压单元的电压的过程。

图5示出了可用于图2中示出的发光显示器的第nm个像素140nm′的另一示例性实施例。除了第一电容器C1nm′在像素电路142nm′中的布置及与第一节点N1nm′和第二节点N2nm′的连接之外，图5中示出的第nm个像素140nm的结构与图3中示出的第nm个像素140nm的结构基本相同。在图5中示出的示例性实施例中，第一电容器C1nm′的第一电极可连接到第二节点N2nm′，第一电容器C1nm′的第二电极可连接到第一电源ELVDD。第二电容器C2nm的第一电极可连接到第一节点N1nm′，第二电容器C2nm的第二电极可连接到第二节点N2nm′。第一节点N1nm′可连接到第一晶体管M1nm的第二电极、第三晶体管M3nm的二电极和第二电容器C2nm的第一电极。第二节点N2nm′可连接到第四晶体管M4nm的栅电极、第五晶体管M5nm的第二电极、第一电容器C1nm′的第一电极和第二电容器C2nm的第二电极。

在下面的描述中，上面在图3中示出的第nm个像素140nm的描述中使用的相同的标号将用来描述在图5中示出的第nm个像素140nm′的示例性实施例中的相同的部件。

将参照图4和图5来详细描述用于操作像素140的第nm个像素140nm′的第nm个像素电路142nm′的示例性方法。首先，在用于驱动第(n-1)像素140(n-1)(1至m)的水平周期期间，即在驱动排列在第(n-1)行的像素的水平周期期间，当向第n-1条扫描线Sn-1提供第n-1个扫描信号SSn-1时，可导通第n像素140(n)(1至m)即排列在第n行上的像素的第三晶体管M3nm和第五晶体管M5nm。

当第五晶体管M5nm导通时，电流可流经第四晶体管M4nm，从而第四晶体管M4nm可作为二极管来操作。当第四晶体管M4nm作为二极管来操作时，可向第二节点N2nm′施加与第一电源ELVDD的第一电压VDD信号减去第四晶体管M4nm的阈值电压所得到的值对应的电压。可在第一电容器C1nm′中充以与第四晶体管M4nm的阈值电压对应的电压。如图5中所示，第一电容器C1nm′可设置在第二节点N2nm′和第一电源ELVDD之间。

当第三晶体管M3nm导通时，参考电源ELVref的电压可施加到第一节点N1nm′。然后，第二晶体管C2nm可被充以与第一节点N1nm′和第二节点N2nm′之间的差对应的电压。在向第n-1条扫描线Sn-1提供第n-1个扫描信号SSn-1且第一晶体管M1nm和第二晶体管M2nm截止的这个时间段期间，数据信号DSm不会被提供到第nm个像素140nm′。

然后，在用于驱动第nm个像素140nm′的一个水平周期1H的第一时间段期间，扫描信号SSn可被提供给第n条扫描线Sn，并且可导通第一晶体管M1nm和第二晶体管M2nm。当第二晶体管M2nm导通时，在一个水平周期的第一时间段期间，可通过数据线Dm将各自的PC从第nm个像素140nm′提供给数据驱动电路200。可通过第一电源ELVDD、第四晶体管M4nm、第二晶体管M2nm和数据线Dm将PC提供给数据驱动电路200。响应于PC，可在第一电容器C1nm′和第二电容器C2nm中充以预定的电压。

数据驱动电路200利用响应于PC而施加的补偿电压可重置伽玛电压单元的电压，从而利用伽玛电压单元各自的重置电压来产生数据信号DS。

然后，在一个用于驱动第nm个像素140nm′的水平周期的第二时间段期间，数据信号DSm可被提供给第一节点N1nm′。在第一电容器C1nm′和第二电容器C2nm中可充以与数据信号DSm对应的预定电压。

当提供数据信号DSm时，第一节点N1nm′的电压可从参考电源ELVref的参考电压Vref降至数据信号DSm的电压。此时，由于第二节点N2nm′可正被浮置，所以第二节点N2nm′的电压值可响应第一节点N1nm′的电压降的量而减小。可通过第一电容器C1nm′和第二电容器C2nm的电容来确定会发生在第二节点N2nm′处的电压的减小量。

当第二节点N2nm′的电压降低时，在第一电容器C1nm′中可充以与第二节点N2nm′的电压值对应的预定电压。当固定参考电源ELVref的电压值时，可通过数据信号DSm来确定充在第一电容器C1nm′中的电压的量。即，在图5中示出的第nm个像素140nm′中，因为可通过参考电源ELVref和数据信号DSm来确定充在第一电容器C1nm′和第二电容器C2nm中的电压值，所以会有可能不管第一电源ELVDD的电压降为何而充以期望的电压。

在本发明的实施例中，可重置伽玛电压单元的电压，从而，利用重置伽玛电压，可补偿包括在与各像素140中的晶体管的电子迁移率，并且可提供各自产生的数据信号。在本发明的实施例中，可补偿晶体管的阈值电压的不均匀性和晶体管的电子迁移率中的偏差，从而能够显示亮度均匀的图像。

图6示出了在图2中示出的数据驱动电路的第一示例性实施例的框图。为了简单起见，在图6中，假设数据驱动电路200具有j个通道，其中，j为等于或大于2的自然数。

如图6中所示，数据驱动电路200可包括移位寄存单元210、采样锁存单元220、保持锁存单元230、解码单元240、数模转换单元(在下文中，称作DAC)250、电压控制单元260、第一缓冲单元270、电流提供单元280、选择器290和伽玛电压单元300。

移位寄存单元210可从时序控制器150接收源移位时钟SSC和源起始脉冲SSP。移位寄存单元210可利用源移位时钟SSC和源起始脉冲SSP，在源移位时钟SSC的每一个周期使源起始脉冲SSP移位的同时顺序地产生j个采样信号。移位寄存单元210可包括j个移位寄存器2101至210j。

解码单元240可包括j个解码器2401至240j。解码器2401至240j中的每个可接收k位各自的第一数据DATA1，并将这k位的第一数据DATA1转换为p(p为自然数)位第二数据DATA2。在本发明的实施例中，解码器2401至240j中的每个可利用二进制权值产生p位第二数据DATA2。

在本发明的实施例中，可确定外部接收的第一数据DATA1的权值，从而允许伽玛电压单元300设置成预定的电压。例如，可确定允许从多个灰阶电压中选择期望的灰阶电压的第一数据DATA1的位数。可通过伽玛电压单元300产生多个灰阶电压。解码器2401至240j利用二进制权值将与灰阶电压对应的k位第一数据DATA1转换为各自的p位第二数据DATA2-1至DATA2-j。例如，解码器2401至240j可利用八位第一数据DATA1产生五位第二数据DATA2。

在本发明的实施例中，可设置至少一个解码单元240。如图6中所示，解码单元240可连接到采样锁存单元220。在这样的实施例中，当从时序控制器150顺序地提供第一数据DATA1时，解码单元240可接收第一数据DATA1，并向采样锁存单元220提供例如k位第一数据DATA1和转换而来的例如p位第二数据DATA2。在本发明的实施例中，当从时序控制器150同时输入与例如红色、绿色和蓝色对应的第一数据DATA1时，可设置三个解码单元240，并且这些解码单元240可连接到采样锁存单元220。

采样锁存单元220响应由移位寄存单元210顺序提供的采样信号，可顺序地存储各自的第一数据DATA1和第二数据DATA2。采样锁存单元220可包括j个采样锁存器2201至220j，用来分别存储j个第一数据DATA1-1至DATA1-j和j个第二数据DATA2-1至DATA2-j。采样锁存器2201至220j中的每个的大小可对应于第一数据DATA1和第二数据DATA2的总位数。例如，如图7中所示，在本发明的实施例中，其中，第一数据DATA1具有k位，第二数据具有p位，采样锁存器2201至220j中的每个的大小为(k+p)位，从而采样锁存器2201至220j可分别存储j个第一数据DATA1-1至DATA1-j和j个第二数据DATA2-1至DATA2-j中的每个，共(k+p)位。

当向保持锁存单元230输入源输出使能SOE信号时，保持锁存单元230可从采样锁存单元220接收第一数据DATA1和第二数据DATA2，以存储第一数据DATA1和第二数据DATA2。当输入SOE信号时，保持锁存单元230可将其内存储的第一数据DATA1和/或第二数据DATA2提供给DAC单元250和/或电压控制单元260。保持锁存单元230可包括j个保持锁存器2301至230j，以存储j个第一数据DATA1-1至DATA1-j和j个第二数据DATA2-1至DATA2-j。保持锁存器2301至230j中的每个的大小可对应于第一数据DATA1和第二数据DATA2的总位数。例如，如图7中所示，保持锁存器2301至230j中的每个的大小可为(k+p)位，使得可分别存储k位的j个第一数据DATA1-1至DATA1-j中的每个和p位的j个第二数据DATA2-1至DATA2-j中的每个。

电流提供单元280可从通过扫描信号SS1至SSn之一选择的各自的像素140吸收预定电流PC。在每个水平周期的第一时间段期间，电流提供单元280可通过各自的数据线D1至Dj中的一条接收吸收电流。

在本发明的实施例中，电流提供单元280可吸收与由各自的发光器(例如，OLED)发射最大亮度的光使用的电流的最小量对应的电流量。然后，电流提供单元280可向电压控制单元260提供预定的补偿电压。在吸收各自的预定电流PC的同时可产生补偿电压。在图6中示出的示例性实施例中，电流提供单元280包括j个电流吸收单元2801至280j。

伽玛电压单元300可产生预定的与k位第一数据DATA1对应的灰阶电压。如图9中所示，伽玛电压单元300可包括多个分布电阻器或电压划分电阻器R1至Rl，并且可产生2^k个灰阶电压。由伽玛电压单元300产生的灰阶电压可提供给DAC单元250。

DAC单元250可包括j个DAC2501至250j。由伽玛电压单元300产生的灰阶电压可提供给j个DAC 2501至250j中的每个。基于由各自的保持锁存单元2301至230j提供的各自的第一数据DATA1-1至DATA1-j，DAC 2501至250j可选择可由伽玛电压单元300提供的灰阶电压中的一个作为数据信号DS。例如，基于各自的第一数据DATA1-1至DATA1-j的位数，DAC 2501至250j可分别选择可由伽玛电压单元300提供的灰阶电压中的一个作为数据信号DS。

电压控制单元260可包括j个电压控制器2601至260j。

电压控制器2601至260j可分别接收补偿电压或第二数据DATA2和第三电源电压VSS′信号，补偿电压例如为由各自的电流吸收单元2801至280j提供的电压。在本发明的实施例中，可采用相同的电源或不同的电源，用于提供第二电压VSS信号和第三电源电压VSS′信号。第三电源电压VSS′信号可被提供给伽玛电压单元300的端子。可接收补偿电压和/或第二数据DATA2和第三电源电压VSS′信号的电压控制器2601至260j可控制所选择的数据信号DS的电压值，从而可补偿像素140中的变化，例如补偿由于包括在各自的像素140中的晶体管的电子迁移、阈值电压等引起的变化。

第一缓冲单元270可向选择器290提供各自的数据信号DS。如上面所讨论的，通过电压控制单元260可控制各自的数据信号的电压。在本发明的实施例中，第一缓冲单元270可包括j个第一缓冲器2701至270j。

选择器290可控制数据线D1至Dj和第一缓冲器2701至270j之间的电连接。在一个水平周期1H的第二时间段期间，选择器290可使数据线D1至Dj和第一缓冲器2701至270j相互电连接。在本发明的实施例中，选择器290仅在第二时间段期间可使数据线D1至Dj和第一缓冲器2701至270j相互电连接。在除了第二时间段之外的时间段期间，选择器290可保持数据线D1至Dj和第一缓冲器2701至270j相互电断开。

选择器290可包括j个开关单元2901至290j。所产生的各自的数据信号DS1至DSj可通过开关单元2901至290j分别从第一缓冲器2701至270j提供给数据线D1至Dj。在本发明的实施例中，选择单元290可采用其它类型的开关单元。图11示出了可用于选择器290的开关单元290j′的另一示例性实施例。

如图8中所示，在第二示例性实施例中，数据驱动电路200可包括与保持锁存单元230连接的电平移位单元310。电平移位单元310可包括电平移位器3101至310j，且可升高由保持锁存单元230提供的第一数据DATA1和第二数据DATA2的电压电平，并且可向DAC单元250和电压控制器260提供第一数据DATA1和第二数据DATA2。当由外部系统提供给数据驱动电路200的数据(未示出)具有高电压电平时，通常应当设置具有耐高压性能的电路组件，因而，增加了制造成本。在本发明的实施例中，由外部系统提供给数据驱动电路200的数据可具有低电压电平，并且可由电平移位器310将低电压电平转变为高电压电平。在本发明的实施例中，第一数据DATA1可以对应于外部提供的数据。

图9示出了连接图6中示出的伽玛电压单元300、DAC 250j、电压控制器260j、开关单元290j和电流吸收单元280j与像素140nj的连接方案的第一实施例。为了简单起见，图9仅示出了一个通道，即第j个通道，并且根据图3中示出的像素140nm的示例性实施例，假设数据线Dj与第nj个像素140nj连接。

如图9中所示，伽玛电压单元300可包括多个分布电阻器R1至Rl。分布电阻器R1至Rl可设置在参考电源电压Vref和第三电源电压VSS′之间。分布电阻器R1至Rl可分配或划分提供给其的电压。例如，分布电阻器R1至Rl可分配或划分参考电源电压Vref和第三电源电压VSS′之间的电压，并可产生多个灰阶电压V0至V2^k-1。分布电阻器R1至Rl可将产生的灰阶电压V0至V2^k-1提供给DAC 250j。伽玛电压单元300可通过第三缓冲器301向电压控制器260j提供第三电源电压VSS′。

DAC单元250可包括j个DAC 2501至250j。由伽玛电压单元300产生的灰阶电压可被提供给j个DAC 2501至250j中的每个。基于各自的第一数据DATA1，DAC 2501至250j中的每个可选择可由伽玛电压300提供的灰阶电压V0至V2^k-1中的一个作为数据信号DS。基于第一数据DATA1-1至DATA1-j的位值，DAC 250j可选择灰阶电压V0至V2^k-1中的一个作为数据信号DS。DAC 250j可将所选择的灰阶电压提供给第一缓冲器270j。

响应第一数据DATA1的位值，DAC 250j可选择灰阶电压V0至V2^k-1中的一个灰阶电压作为数据信号DS，以将数据信号DS提供给第一缓冲器270j。第四十一晶体管M41j可设置在DAC 250j和第一缓冲器270j之间。第四十一晶体管M41j的第一电极可连接到DAC 250j。第四十一晶体管M41j的第二电极可连接到第一缓冲器270j。如图9和图10中所示，可通过提供给第四十一晶体管M41j的栅电极的第三控制信号CS3来控制第四十一晶体管M41j。如图10中所示，在一个水平周期的第一时间段的部分期间，可导通第四十一晶体管M41j，从而通过第四十一晶体管M41j将由DAC 250j提供的数据信号DS提供给第一缓冲器270j。如图10中所示，在第二控制信号CS2的电压改变(例如，升高)之后，第三控制信号CS3的电压可改变(例如，升高)，在第二控制信号CS2的电压又改变(例如，降低)的同时，第三控制信号CS3的电压又可改变(例如，降低)。

电流吸收单元280j可包括第十二晶体管M12j、第十三晶体管M13j、电流源Imaxj、第三电容器C3j、第三节点N3j、地电压源GND和第二缓冲器281j。可通过第二控制信号CS2来控制第十二晶体管M12j和第十三晶体管M13j。电流源Imaxj可连接到第十三晶体管M13j的第一电极。第三电容器C3j可连接在第三节点N3j和地电压源GND之间。第二缓冲器281j可连接在第三节点N3j和电压控制器260j之间。

第十二晶体管M12j的栅电极可连接到第十三晶体管M13j的栅电极。第十二晶体管M12j的第二电极可连接到第十三晶体管M13j的第二电极和数据线Dj。第十二晶体管M12j的第一电极可连接到第二缓冲器281j。在每个水平周期1H的第一时间段期间，可导通第十二晶体管M12j和第十三晶体管M13j。在水平周期1H的第二时间段期间，可截止第十二晶体管M12j和第十三晶体管M13j。第二控制信号CS2可控制第十二晶体管M12j和第十三晶体管M13j的导通/截止状态。

在一个水平周期1H的第一时间段期间，电流源Imaxj可从像素140nj接收可被提供给发光器(例如，OLEDnj)的至少使像素140nj发射最大亮度的光的最小量的电流。如上面所讨论的，在一个水平周期1H的第一时间段期间，第二控制信号CS2可控制将被导通的第十二晶体管M12j和第十三晶体管M13j，从而允许预定电流PC从像素140nj流到电流吸收单元280j。当在一个水平周期的第一时间段期间第十二晶体管M12j和第十三晶体管M13j导通时，电流吸收单元280j的电流源Imaxj可接收与可被提供给OLEDnj的使像素140nj发射最大亮度的光的电流的最小量对应的电流量。当向发光器件提供至少一个与多个灰阶电压V0至V2^k-1中的最高的一个对应的电压时，各自的发光器件，例如，OLEDnj，可发射最大亮度的光。

当来自像素140nj的电流吸收到电流源Imaxj时，第三电容器C3j可存储可施加到第三节点N3j的补偿电压。在一个水平周期1H的第一时间段期间，第三电容器C3j可存储施加到第三节点N3j的补偿电压，即使当第十二晶体管M12j和第十三晶体管M13j截止时，第三电容器C3j也可使第三节点N3j处的补偿电压保持稳定。

第二缓冲器281j可将施加到第三节点N3j的补偿电压传输到电压控制器260j。

电压控制器260j可接收补偿电压、第二数据DATA2和/或第三电源电压VSS′的电压，以控制数据信号DSj的电压值。在示例性实施例的描述中，标号“p”将等于五，但是，“p”可以是任一正整数。

为了控制数据信号DSj的电压值，电压控制器260j可包括p个电容器Cj、2Cj、4Cj、8Cj和16Cj、第一组p个PMOS晶体管M31j、M32j、M33j、M34j和M35j、第一组p个NMOS晶体管M21j、M22j、M23j、M24j和M25j。电容器Cj、2Cj、4Cj、8Cj和16Cj可与连接第四十一晶体管M41j和第一缓冲器270j的电路连接。第一组p个PMOS晶体管M31j、M32j、M33j、M34j和M35j的第一电极可连接到第三缓冲器301j，第一组p个PMOS晶体管M31j、M32j、M33j、M34j和M35j的第二电极可分别与p个电容器Cj、2Cj、4Cj、8Cj和16Cj的第一电极连接。p个电容器Cj、2Cj、4Cj、8Cj和16Cj的第二电极可连接到第四十一晶体管M41j的第二电极和第一缓冲器270j。第一组p个NMOS晶体管M21j、M22j、M23j、M24j和M25j的第一电极可连接到第二缓冲器281j，第一组p个NMOS晶体管M21j、M22j、M23j、M24j和M25j的第二电极可分别与p个电容器Cj、2Cj、4Cj、8Cj和16Cj的第一电极连接。第一组p个NMOS晶体管M21j、M22j、M23j、M24j和M25j的栅电极可分别与第一组p个PMOS晶体管M31j至M35j的栅电极连接。

p个电容器Cj、2Cj、4Cj、8Cj和16Cj的电容值可以以这样一种方式彼此相关，即，p个电容器的电容可分别按20、21、22、23和24的顺序增大。例如，p个电容器Cj、2Cj、4Cj、8Cj和16Cj的电容可根据第二数据DATA2具有各自的二进制权值。

如图9中所示，电压控制器260j可包括第二组例如p个NMOS晶体管M51j、M52j、M53j、M54j和M55j、第二组例如p个PMOS晶体管M61j、M62j、M63j、M64j和M65j。第二组p个NMOS晶体管M51j至M55j的第一电极可连接到地电压源GND。第二组p个PMOS晶体管M61j至M65j的第一电极可连接到例如保持锁存单元230j或电平移位器310j，并可接收第二数据DATA2。第二组p个NMOS晶体管M51j、M52j、M53j、M54j和M55j的第二电极可分别与第一组p个PMOS晶体管M31j至M35j的栅电极和第一组p个NMOS晶体管M21j至M25j的栅电极连接。第二组p个NMOS晶体管M51j至M55j的栅电极可分别与第二组p个PMOS晶体管M61j至M65j的栅电极连接。

如图10中所示，第四控制信号CS4可控制第二组p个NMOS晶体管M51j至M55j。在一个水平周期1H的第一时间段期间，第四控制信号CS4可导通第二组p个NMOS晶体管M51j至M55j，在该水平周期的第二时间段期间，第四控制信号CS4可截止第二组p个NMOS晶体管M51j至M55j。

在第一时间段期间，可通过第四控制信号CS4使第二组p个NMOS晶体管M51j至M55j导通。当第二组p个NMOS晶体管导通时，来自地电压源GND的电压可被提供给第一组p个PMOS晶体管M31j至M35j的栅电极。因而，在一个水平周期1H的第一时间段期间，可导通第一组p个PMOS晶体管M31j至M35j。当第一组p个PMOS晶体管M31j至M35j导通时，可通过第三缓冲器301j将来自第三源电压VSS′的电压提供给第四电容器Cj、2Cj、4Cj、8Cj和16Cj中的每个的第一电极。

在本发明的实施例中，第一组p个PMOS晶体管由PMOS晶体管形成，第二组p个NMOS晶体管由NMOS晶体管形成，然而，本发明的实施例不局限于这些器件。在本发明的实施例中，第一组p个PMOS晶体管的导电类型，例如P型或N型，可与第二组p个NMOS晶体管的导电类型相反。

第二组p个PMOS晶体管M61j至M65j可将第二数据DATA2提供给第一组p个PMOS晶体管M31j至M35j的栅电极和第一组p个NMOS晶体管M21j至M25j的栅电极。在本发明的实施例中，第二组p个PMOS晶体管的第六十一晶体管M61j可接收第二数据DATA2中的具有最低权值的位，并将最低权值的位提供给第一组p个NMOS晶体管的第二十五晶体管M25j。根据具有最低权值的位的值，可导通或截止第二十五晶体管M25j。在本发明的实施例中，当具有最低权值的位为1时，可导通第一组p个NMOS晶体管的第二十五晶体管M25j，当具有最低权值的位为0时，可截止第一组p个NMOS晶体管的第二十五晶体管M25j。

第二组p个PMOS晶体管的第六十二晶体管M62j可接收第二数据DATA2中的具有第二最低权值的位，并将具有第二最低权值的位提供给第一组p个NMOS晶体管的第二十四晶体管M24j。第二组p个PMOS晶体管的第六十三晶体管M63j可接收第二数据DATA2中的具有第三最低权值的位，并将第三最低权值的位提供给第一组p个NMOS晶体管的第二十三晶体管M23j。第二组p个PMOS晶体管的第六十四晶体管M64j可接收第二数据DATA2中的具有第四最低权值的位，并将第四最低权值的位提供给第一组p个NMOS晶体管的第二十二晶体管M22j。第二组p个PMOS晶体管的第六十五晶体管M65j可接收第二数据DATA2中的具有最高权值的位，并将最高权值的位提供给第一组p个NMOS晶体管的第二十一晶体管M21j。第二组p个PMOS晶体管M61j至M65j可由PMOS晶体管形成，并且其通过第四控制信号CS4来控制的方式为：如图10中所示，在一个水平周期1H的第一时间段期间，可截止第二组p个PMOS晶体管M61j至M65j；在一个水平周期1H的第二时间段期间，可导通第二组p个PMOS晶体管M61j至M65j。

当从第二组p个PMOS晶体管M61j至M65j分别将例如具有值为1的第二数据DATA2的各自的位提供给各自的栅电极时，可导通第一组p个NMOS晶体管M21j至M25j。当第一组p个NMOS晶体管M21j至M25j导通时，对应的补偿电压可分别被提供给第四电容器Cj、2Cj、4Cj、8Cj和16Cj。

当补偿电压施加到第四电容器Cj、2Cj、4Cj、8Cj和16Cj的第一电极中的至少一个时，施加到第四十一晶体管M41j和第一缓冲器270j之间的线的数据信号DSj的电压值升高或降低。数据信号DSj的电压值基于补偿电压的值而升高或降低。因而，通过由当前被驱动的像素140nj产生的各自的补偿电压来控制数据信号DSj的电压值，控制数据信号DSj的电压值而使得可补偿包括在像素140nj中的晶体管的特性例如电子迁移率的差异。在本发明的实施例中，至少因为可通过由各自的被驱动的像素1401j至140nj确定的各自的补偿电压来控制提供给各像素1401j至140nj的各自的数据信号DSj的电压值，从而可补偿例如电子迁移率等特性的差异，所以像素单元130可显示亮度均匀的图像。

第一缓冲器270j可将施加到第四十一晶体管M41j和第一缓冲器270j之间的线的数据信号DSj传输到开关单元290j。

开关单元290j可包括第十一晶体管M11j。如图9和图10中所示，可通过第一控制信号CS1来控制第十一晶体管M11j。在本发明的实施例中，在用于驱动第j通道中的n个像素中的每个的各水平周期1H的第二时间段期间，可导通第十一晶体管M11j。在这样的实施例中，在用于驱动第j通道中的n个像素中的每个的各水平周期1H的第一时间段期间，可截止第十一晶体管M11j。因而，在水平周期1H的第二时间段期间，数据信号DSj可被提供给数据线Dj，在单个水平周期1H的其它时间段例如第一时间段期间，不提供数据信号DSj。在本发明的实施例中，仅在单个的水平周期1H的第二时间段期间可提供数据信号DSj。在本发明的实施例中，从未在单个的水平周期1H的第一时间段期间可提供数据信号DSj。

图10示出了提供给图9中示出的开关单元、电流吸收单元、第四十一晶体管和电压控制器260j的驱动波形。

图1O示出了可适用于驱动图9中示出的像素、开关单元和电流吸收单元的示例性波形。将参照图9和图10来详细描述用于控制分别提供给像素140的数据信号DS的电压的示例性方法。在图9中示出的示例性实施例中，设置了根据图3中示出的示例性实施例的像素140j和像素电路142nj。在下面的描述中，将采用上面在图3中示出的第nm个像素140nm的描述中采用的相同标号来描述在图9中示出的第nj个像素140nj的示例性实施例中的相同部件。

首先，向第n-1条扫描线Sn-1提供扫描信号SSn-1。当扫描信号SSn-1被提供给第n-1条扫描线Sn-1时，第三晶体管M3nj和第五晶体管M5nj可被导通。然后，可向第二节点N2nj施加由第一电源ELVDD的电压减去第四晶体管M4nj的阈值电压所获得的电压值，可向第一节点N1nj施加参考电源ELVref的电压。然后，与第一电源ELVDD的电压降和第四晶体管M4nj的阈值电压对应的电压可被充在第二电容器C2nj中。在下面的描述中，将假设VSS等于VSS′。

可用等式1和等式2来表示施加到第一节点N1nj的电压和施加到第二节点N2nj的电压。

[等式1]

V_N1＝Vref

[等式2]

V_N2＝ELVDD-|V_thM4|

在等式1和等式2中，V_N1、V_N2和V_thM4分别表示施加到第一节点N1nj的电压、施加到第二节点N2nj的电压和第四晶体管M4nj的阈值电压。

从扫描信号SSn-1被提供给第(n-1)条扫描线Sn-1的时刻(例如，从低电压信号变为高电压信号)，到扫描信号SSn被提供给第n条扫描线Snj的时刻(例如，从高电压信号变为低电压信号)，第一节点N1nj和第二节点N2nj可浮置。因此，在那个时间期间，充在第二电容器C2nj中的电压值可不改变。

然后，第n个扫描信号SSn可被提供给第n条扫描线Sn，从而第一晶体管M1nj和第二晶体管M2nj可被导通。当扫描信号SSn正被提供给第n条扫描线时，在正驱动第n条扫描线Sn的这个水平周期1H的第一时间段期间，第十二晶体管M12j和第十三晶体管M13j可被导通。当第十二晶体管M12j和第十三晶体管M13j导通时，可吸收可通过第一电源ELVDD、第四晶体管M4nj、第二晶体管M2nj、数据线Dj和第十三晶体管M13j流经电流源Imaxj的电流。

当电流通过第一电源ELVDD、第四晶体管M4nj和第二晶体管M2nj流经电流源Imaxj时，可应用等式3。

[等式3]

$I\max =\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}\frac{W}{L}{(\mathrm{ELVDD}-V_{N2}-|V_{\mathrm{thM}4}\left|\right)}^2$

在等式3中，μ、C_ox、W和L分别表示电子迁移率、氧化层的电容、沟道的宽度和沟道的长度。

可用等式4来表示当由等式3得到的电流流经第四晶体管M4nj时施加到第二节点N2nj的电压。

[等式4]

$V_{N2}=\mathrm{ELVDD}-\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{ox}}}\frac{L}{W}}-\left|V_{\mathrm{thM}4}\right|$

可通过第二电容器C2nj的耦合用等式5来表示施加到第一节点N1nj的电压。

[等式5]

$V_{N1}=\mathrm{Vref}-\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{ox}}}\frac{L}{W}}=V_{N3}$

在等式5中，电压V_N1可与施加到第一节点N1nj的电压对应，电压V_N3可与施加到第三节点N3j的电压对应。在本发明的实施例中，当通过电流源Imaxj吸收电流时，可向第三节点N3j施加满足等式5的电压。

如等式5中所见，施加到第三节点N3j的电压可受包括在像素140nj中的晶体管的电子迁移率的影响，像素140nj将电流提供给电流源Imaxj。因此，例如，当各像素140中的电子迁移率变化时，在各像素140中，电流被提供给电流源Imaxj时施加到第三节点N3j的电压值可变化。

在用于驱动各像素140的水平周期1H的第一时间段期间，DAC 250j可基于用于各自的像素的第一数据DATA1选择f个灰阶电压中的第h个，其中，h和f为自然数。例如，DAC 250j可选择f个灰阶电压中的与用于第nj个像素140nj的第一数据DATA1对应的第h个。然后，当第四十一晶体管M41j导通时，DAC 250j与电压控制器260j一起可选择性地将f个灰阶电压中的所选择的第h个作为数据信号DSj施加到第四十一晶体管M41j和第一缓冲器270j之间的电连接。可用等式6表示施加到第四十一晶体管M41j和第一缓冲器270j之间的电连接的电压。

[等式6]

$V_L=\mathrm{Vref}-\frac{h}{f}(\mathrm{Vref}-\mathrm{VSS})$

在本发明的包括第二组p个NMOS晶体管M51j至M55j的实施例中，在一个水平周期的第一时间段期间，可通过第四控制信号CS4来导通第二组p个NMOS晶体管M51j至M55j，从而，地电压源GND的电压可被提供给第一组p个PMOS晶体管M31j至M35j的各自的栅电极。然后，可导通第一组p个PMOS晶体管M31j至M35j，从而，第四电容器Cj、2Cj、4Cj、8Cj和16Cj的第一电极可被设置成具有第三电源电压VSS的电压值。在本发明的实施例中，可将第三电源电压VSS的电压值设置成小于参考源电压Vref的电压值。在本发明的实施例中，可将第三电源电压VSS设置成由包括在像素单元130中的像素140产生的补偿电压的平均电压。

在将第四电容器Cj、2Cj、4Cj、8Cj和16Cj的第一电极设置成具有第三电源电压VSS的电压值之后，第二组p个PMOS晶体管M61j至M65j在一个水平周期的第二时间段期间可被导通。当第二组p个PMOS晶体管M61j至M65j导通时，第二数据DATA2的位可被分别提供给第一组p个NMOS晶体管M21j至M25j的这p个NMOS晶体管M21j至M25j。例如，当p位第二数据DATA2被设置成00011时，第一组p个NMOS晶体管M21j至M25j的第二十四晶体管M24j和第二十五晶体管M25j在第二组p个PMOS晶体管M61j至M65j导通时的这个水平周期的第二时间段期间被导通。然后，各自的补偿电压可被施加到第四电容器Cj、2Cj、4Cj、8Cj和16Cj的第一电极。在具有值为00011的第二数据DATA2的示例中，因为补偿电压被施加到第一电容器Cj和第二电容器2Cj的各自的第一电极，所以可得到等式7。

[等式7]

$\frac{C+2C}{C+2C+4C+8C+16C}=\frac{h}{f}$

更具体地讲，如上面所讨论的，因为可通过改变第一数据DATA1的权值来产生第二数据DATA2，所以满足等式7的值近似于h/f的值。

同时，如果补偿电压被施加到p个电容器Cj、2Cj、4Cj、8Cj和16Cj中的至少一个，则可用等式8表示第四十一晶体管M41j和第一缓冲器270j之间的电连接的电压。

[等式8]

$V_L=\mathrm{Vref}-\frac{h}{f}(\mathrm{Vref}-\mathrm{VSS})+\mathrm{Vboost},\mathrm{Vboost}=\frac{h}{f}(V_{N3}-\mathrm{VSS})$

$=\mathrm{Vref}-\frac{h}{f}(\mathrm{Vref}-V_{N3})$

$=\mathrm{Vref}-\frac{h}{f}\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{OX}}}\frac{L}{W}}$

可通过第一缓冲器270j将满足等式8的电压提供给第十一晶体管M11j。在一个水平周期1H的第二时间段期间，因为第十一晶体管M11j可被导通，所以可通过第十一晶体管M11j、数据线Dj和第一晶体管M1nj将提供给第一缓冲器270j的电压提供给第一节点N1nj。满足等式8的电压可被提供给第一节点N1nj。可用等式9表示通过第二电容器C2nj的耦合施加到第二节点N2nj的电压。

[等式9]

$V_{N2}=\mathrm{ELVDD}-\frac{h}{f}\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{OX}}}\frac{L}{W}}-\left|V_{\mathrm{thM}4}\right|$

这里，可用等式10表示流经第四晶体管M4nj的电流。

[等式10]

$I_{N4}=\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{OX}}\frac{W}{L}{(\mathrm{ELVDD}-V_{N2}-|V_{\mathrm{thM}4}\left|\right)}^2$

$=\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{OX}}\frac{W}{L}{(\mathrm{ELVDD}-(\mathrm{ELVDD}-\frac{h}{f}\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{OX}}}\frac{L}{W}}-|V_{\mathrm{thM}4}\left|\right)-V_{\mathrm{thM}4})}^2$

$={\left(\frac{h}{f}\right)}^{2}I\max$

参照等式10，在本发明的实施例中，流经第四晶体管M4nj的电流可取决于提供给各像素140的各自的数据信号DS，更具体地讲，取决于由电压控制器260j产生的灰阶电压。因此，在本发明的实施例中，通过提供基于由从各自的像素140nj吸收的电流产生的补偿电压的电流，不管各自的像素的晶体管(例如，M4nj)的阈值电压、电子迁移率等为何，可选择期望的电流，并将该期望的电流作为各自的数据信号DS来提供。因而，不管像素单元130的像素140之内和之间的电子迁移率和阈值电压的变化，本发明的实施例能够显示均匀的图像。

在本发明的实施例中，如上面所讨论的，可采用不同的开关单元。图11示出了采用开关单元290j′的另一实施例的图9中示出的连接方案。除了开关单元290j′的示例性实施例之外，图11中示出的示例性连接方案与图9中示出的示例性连接方案基本相同。在下面的描述中，将采用上面所用的相同标号来描述图11中示出的示例性实施例中相同的部件。

如图11中所示，另一示例性开关单元290j′可包括可以以传输门的形式相互连接的第十一晶体管M11j和第十四晶体管M14j。可以是PMOS型晶体管的第十四晶体管M14j可接收第二控制信号CS2。可以是NMOS型晶体管的第十一晶体管M11j可接收第一控制信号CS1。在这样的实施例中，当第一控制信号CS1的极性与第二控制信号CS2的极性相反时，可同时导通或截止第十一晶体管M11j和第十四晶体管M14j。

在本发明的实施例中，第十一晶体管M11j和第十四晶体管M14j可以以传输门的形式相互连接。在这样的实施例中，电流-电压特性曲线可以为直线的形式，并且可使开关误差最小化。

图12示出了连接图6中示出的伽玛电压单元300、数模转换单元250j、开关单元290j、电压控制单元260j和电流吸收单元280j及图5中示出的像素140nj′的连接方案的第二实施例的示意图。为了简单起见，图12仅示出了一个通道，即第j个通道，并根据图5中示出的像素140nm′的示例性实施例，假设数据线Dj连接到第nj个像素140nj′。

将参照图10和图12来详细描述驱动发光显示器的像素140的方法。首先，当扫描信号SSn-1被提供给第n-1条扫描线Sn-1时，满足等式1和等式2的电压可分别施加到第一节点N1nj′和第二节点N2nj′。

第n个扫描信号可施加到第n条扫描线Sn。在用于驱动第nj个像素140nj′的水平周期1H的第一时间段期间，当可导通第十二晶体管M12j和第十三晶体管M13j时，流经第四晶体管M4j的电流可满足等式3，施加到第二节点N2nj′的电压可满足等式4。在下面的描述中，将采用在上面图9中示出的示例性实施例的描述中使用的相同标号来描述在图12中示出的连接方案的示例性实施例中的相同部件。

可用等式11表示通过第二电容器C2nj的耦合施加到第一节点N1nj′的电压。

[等式11]

$V_{N1}=\mathrm{Vref}-\left(\frac{C1+C2}{C2}\right)\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{ox}}}\frac{L}{W}}=V_{N3}$

同时，在用于驱动第nj个像素140nj′的水平周期的第一时间段期间，DAC250j可根据第一数据DATA1来选择f个灰阶电压中的第h个，其中，h和f为自然数。DAC 250j还可提供满足等式6的灰阶电压。当第四十一晶体管M41j导通时，可将所选择的f个灰阶电压中的第h个提供给第一缓冲器270j。通过数据线Dj可将所选择的f个灰阶电压中的第h个作为各自的数据信号DS提供给像素140nj′。

在用于驱动像素140nj′的水平周期1H的第一时间段期间，解码器240j可将起始信号提供给第三十一晶体管M31j、第三十二晶体管M32j、第三十三晶体管M33j、第三十四晶体管M34j和第三十五晶体管M35j，从而解码器240j可导通p个晶体管MM31j、M32j、M33j、M34j和M35j中的每个。因而，在一个水平周期1H的第一时间段期间，p个电容器Cj、2Cj、4Cj、8Cj和16Cj中的每个的端子的电压可以是第三电源电压VSS。

如上面所讨论的，在一个水平周期的第二时间段期间，可导通第二组p个PMOS晶体管M61j至M65j。当第二组p个PMOS晶体管M61j至M65j导通时，第一组p个NMOS晶体管的第二十一晶体管M21j、第二十二晶体管M22j、第二十三晶体管M23j、第二十四晶体管M24j和第二十五晶体管M25j可基于各自的第二数据DATA2的位值而导通或截止。第一组p个NMOS晶体管M21j至M25j可被导通和截止以获得与等式7中的h/f值近似的值。

此时，可用等式12表示在第四十一晶体管M41j和第一缓冲器270j之间的电连接的电压V_L。

[等式12]

$V_L=\mathrm{Vref}-\frac{h}{f}(\mathrm{Vref}-\mathrm{VSS})+\mathrm{Vboost},\mathrm{Vboost}=\frac{h}{f}(V_{N3}-\mathrm{VSS})$

$=\mathrm{Vref}-\frac{h}{f}(\mathrm{Vref}-V_{N3})$

$=\mathrm{Vref}-\frac{h}{f}\left(\frac{C1+C2}{C2}\right)\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{OX}}}\frac{L}{W}}$

可通过第一缓冲器270j向第十一晶体管M11j提供满足等式12的电压。在用于驱动像素140nj′的水平周期1H的第二时间段期间，因为可导通第十一晶体管M11j，所以提供给第一缓冲器270j的电压可通过第十一晶体管M11j、数据线Dj和第一晶体管M1j被提供给第一节点N1nj′。在本发明的实施例中，可向第一节点N1nj′提供满足等式12的电压。

可用等式9表示通过第二电容器C2nj的耦合施加到第二节点N2nj′的电压。因此，可用等式10表示流经第四晶体管M4nj的电流。在本发明的实施例中，不管第四晶体管M4nj的阈值电压和电子迁移率为何，与通过DAC 250j选择的灰阶电压对应的电流可流到第四晶体管M4nj。如上面所讨论的，本发明的实施例能够显示亮度均匀的图像。

在本发明的一些实施例中，例如，在采用图12中示出的像素140nj′的实施例中，虽然第一节点N1nj′的电压可快速改变，即以(C1+C2)/C2来改变，但第二节点N2nj′的电压可逐渐地改变。当采用图12中示出的像素140nj′时，为伽玛电压单元300设置的电压范围大于当采用图9中示出的像素140nj时为伽玛电压单元300设置的电压范围。如上面所讨论的，当伽玛电压单元300的电压范围设置得较大时，能够减少第十一晶体管M11j和第一晶体管M1nj的开关误差的影响。

因此，与图3中示出的像素140nj的结构相比，图5中示出的像素140nj′的结构可扩大伽玛电压单元300的可利用的电压范围。照这样，通过扩大伽玛电压单元300的可利用的电压范围，能够减少第十一晶体管M11j、第一晶体管M1nj等的开关误差的影响。

如上所述，在采用本发明的一个或多个方面的数据驱动电路、数据驱动方法和发光显示器中，因为利用从各自的像素吸收电流时产生的补偿电压来重置数据信号的电压，所以不管晶体管的电子迁移率、阈值电压等为何而可显示均匀的图像。

在这里已经公开了本发明的示例性实施例，虽然采用了特定的术语，但是并非出于限制的目的，而是在一般描述的意义上来使用和解释这些术语。因此，本领域的普通技术人员要明白，在不脱离如权利要求所阐述的本发明的精神的范围的情况下，可在形式和细节上进行各种改变。

Claims (24)

1、一种数据驱动电路，包括：

解码器，利用外部提供的具有k位的第一数据来产生具有p位的第二数据；

锁存器，用于存储所述第一数据和所述第二数据；

伽玛电压单元，用于产生多个灰阶电压；

数模转换器，基于所述第一数据在所述多个灰阶电压中选择一个灰阶电压作为数据信号；

电流吸收单元，在完整的用于驱动像素的周期的第一部分时间段期间，基于所述选择的灰阶电压接收来自所述像素的预定电流；

电压控制器，根据基于所述预定电流产生的补偿电压和所述第二数据来控制所述数据信号的电压值；

开关单元，在所述一个完整的周期的第二部分时间段期间，将所控制的数据信号提供给所述像素，所述第二部分时间段不同于所述第一部分时间段，并且所述第二部分时间段在所述第一部分时间段之后消逝。

2、如权利要求1中所述的数据驱动电路，其中，所述解码器将所述第一数据转换为二进制权值，以产生所述第二数据。

3、如权利要求1中所述的数据驱动电路，还包括：

第一晶体管，位于所述数模转换器和所述开关单元之间，在所述第一部分时间段的预定时间期间所述数模转换器被导通，以将所述数据信号与所控制的电压值传输给所述开关单元；

第一缓冲器，连接在所述第一晶体管和所述开关单元之间。

4、如权利要求3中所述的数据驱动电路，其中，所述伽玛电压单元包括：

多个分布电阻器，产生所述灰阶电压并分配参考电源电压和第一电源电压；

第二缓冲器，将所述第一电源电压提供给所述电压控制器。

5、如权利要求4中所述的数据驱动电路，其中，所述电压控制器包括：

p个电容器，具有与所述第一晶体管和所述第一缓冲器之间的电路连接的第一端；

第二晶体管，分别连接在所述p个电容器中的每个的第二端和所述第二缓冲器之间；

第三晶体管，分别连接在所述p个电容器的所述第二端和所述电流吸收单元之间，并具有与所述第二晶体管的导电类型不同的导电类型；

第四晶体管，连接在所述第二晶体管和预定的电压源之间，并具有与所述第二晶体管的导电类型相同的导电类型；

第五晶体管，具有与所述第三晶体管的导电类型相同的导电类型，所述第五晶体管将所述第二数据提供给所述第二晶体管。

6、如权利要求5中所述的数据驱动电路，其中，所述第四晶体管在所述第一时间段期间导通，从而，导通所述第二晶体管以将所述预定电压源的电压提供给所述第二晶体管的栅电极。

7、如权利要求6中所述的数据驱动电路，其中，所述预定电压源是地电压源。

8、如权利要求5中所述的数据驱动电路，其中，所述第三晶体管在所述第一部分时间段期间选择性地导通，从而所述电容器的所述第二端被设置成具有所述预定电压源的电压。

9、如权利要求5中所述的数据驱动电路，

其中，所述第五晶体管由p个晶体管组成，对应于所述第二数据的位数，

其中，所述第五晶体管分别将所述p位第二数据的不同位提供给所述第二晶体管。

10、如权利要求5中所述的数据驱动电路，其中，所述第三晶体管中的接收值为1的位的每个被导通，以将各自的补偿电压提供给所述各自的p个电容器的所述第二端。

11、如权利要求5中所述的数据驱动电路，其中，所述p个电容器的电容被设置成二进制权值。

12、如权利要求1中所述的数据驱动电路，其中，所述电流吸收单元包括：

电流源，提供所述预定的电流；

第一晶体管，设置在与所述像素连接的数据线和所述电压控制器之间，所述第一晶体管在所述第一部分时间段期间被导通；

第二晶体管，设置在所述数据线和所述电流源之间，所述第二晶体管在所述第一部分时间段内被导通；

电容器，用于充所述补偿电压；

缓冲器，设置在所述第一晶体管和所述电压控制器之间，以选择性地将所述补偿电压传输到所述电压控制器。

13、如权利要求12中所述的数据驱动电路，其中，所述预定的电流等于所述像素发射最大亮度的光时流经所述像素的最小电流的电流值，最大亮度对应于所述多个重置的灰阶电压中的最高的一个施加到所述像素时所述像素的亮度。

14、如权利要求1中所述的数据驱动电路，其中，所述开关单元包括至少一个在所述第二部分时间段期间导通的晶体管。

15、如权利要求14中所述的数据驱动电路，其中，所述开关单元包括至少两个相连接以形成传输门的晶体管。

16、如权利要求1中所述的数据驱动电路，还包括移位寄存单元，所述移位寄存单元包括至少一个移位寄存器，以顺序地产生采样脉冲并将所述采样脉冲提供给所述锁存单元。

17、如权利要求1中所述的数据驱动电路，其中，所述锁存单元包括：

采样锁存单元，包括至少一个采样锁存器，用于响应所述采样脉冲来接收所述第一数据和所述第二数据；

保持锁存单元，包括至少一个保持锁存器，用于接收存储在所述采样锁存单元内的所述第一数据和所述第二数据，以将其内存储的所述第一数据提供给所述数模转换器，并将所述第二数据提供给所述电压控制器。

18、如权利要求17中所述的数据驱动电路，其中，所述采样锁存器和所述保持锁存器中的每个具有k+p位的大小。

19、如权利要求17中所述的数据驱动电路，还包括电平移位单元，用来升高存储在所述保持锁存器内的所述第一数据和所述第二数据的电压电平，以分别将所述存储的第一数据的所述调整后的电压电平提供给所述数模转换器并将所述存储的第二数据的所述调整后的电压电平提供给所述电压控制器。

20、一种发光显示器，包括：

像素单元，包括与n条扫描线、多条数据线和多条发射控制线连接的多个像素；

扫描驱动器，在各扫描周期期间分别顺序地将n个扫描信号提供给所述n条扫描线，并顺序地将发射控制信号提供给所述多条发射控制线；

数据驱动器，具有至少一个数据驱动电路，用于分别将数据信号提供给所述数据线，其中，所述数据驱动电路包括：

解码器，利用外部提供的具有k位的第一数据来产生具有p位的第二数据；

锁存器，用于存储所述第一数据和所述第二数据；

伽玛电压单元，用于产生多个灰阶电压；

数模转换器，基于所述第一数据在所述多个灰阶电压中选择一个灰阶电压作为数据信号；

电流吸收单元，在完整的用于驱动像素的周期的第一部分时间段期间，基于所述选择的灰阶电压接收来自所述像素的预定电流；

电压控制器，根据基于所述预定电流产生的补偿电压和所述第二数据来控制所述数据信号的电压值；

开关单元，在所述一个完整的周期的第二部分时间段期间，将所控制的数据信号提供给所述像素，所述第二部分时间段不同于所述第一部分时间段，并且所述第二部分时间段在所述第一部分时间段之后消逝。

21、如权利要求20中所述的发光显示器，其中，所述像素中的每个与所述n条扫描线中的两条连接，在每个所述扫描周期期间，在所述两条扫描线中的第二扫描线接收所述n个扫描信号中的对应的一个信号之前，所述两条扫描线中的第一扫描线接收所述n个扫描信号中的对应的一个，所述像素中的每个包括：

第一电源；

发光器，接收来自所述第一电源的电流；

第一晶体管和第二晶体管，均具有连接到所述数据线的与所述像素相关联的各自的一条数据线的第一电极，当提供所述两个扫描信号中的所述第一扫描信号时，所述第一晶体管和所述第二晶体管被导通；

第三晶体管，具有与参考电源连接的第一电极和与所述第一晶体管的第二电极连接的第二电极，当提供所述两个扫描信号中的所述第一扫描信号时，所述第三晶体管被导通；

第四晶体管，控制施加到所述发光器的电流量，所述第四晶体管的第一端与所述第一电源连接；

第五晶体管，具有与所述第四晶体管的栅电极连接的第一电极、与所述第四晶体管的第二电极连接的第二电极，当提供所述两个扫描信号中的所述第一扫描信号时，所述第五晶体管被导通，从而所述第四晶体管作为二极管来操作。

22、如权利要求21中所述的发光显示器，其中，所述像素中的每个包括：

第一电容器，具有与所述第一晶体管的第二电极或所述第四晶体管的栅电极中的一个连接的第一电极、与所述第一电源连接的第二电极；

第二电容器，具有与所述第一晶体管的所述第二电极连接的第一电极和与所述第四晶体管的所述栅电极连接的第二电极。

23、如权利要求21中所述的发光显示器，其中，所述像素中的每个还包括第六晶体管，所述第六晶体管具有与所述第四晶体管的所述第二电极连接的第一端和与所述发光器连接的第二端，当提供所述各自的发射控制信号时，所述第六晶体管被截止，

其中，在一个完整的用于驱动所述像素的时间段的第一部分时间段期间，所述电流吸收单元接收来自所述像素的所述预定电流，所述用于驱动所述像素的完整的周期的第一部分时间段发生在其第二部分时间段之前，在用于驱动所述像素的所述完整的周期的所述第二部分时间段期间，所述第六晶体管被导通。

24、一种数据驱动电路，包括：

转换工具，利用外部提供的具有k位的第一数据产生具有p位的第二数据；

锁存工具，用于存储所述第一数据和所述第二数据，所述锁存工具具有k+p位的大小；

选择工具，基于所述第一数据在所述多个灰阶电压中选择一个灰阶电压作为数据信号；

电流接收工具，在完整的用于驱动像素的周期的第一部分时间段期间，基于所选择的灰阶电压接收来自所述像素的预定电流；

控制工具，根据基于所述预定电流产生的补偿电压和所述第二数据来控制所述数据信号的电压值；

开关工具，在所述一个完整的周期的第二部分时间段期间，将所控制的数据信号提供给所述像素，所述第二部分时间段不同于所述第一部分时间段，并且所述第二部分时间段在所述第一部分时间段之后消逝。

Images