JP4794994B2 - データ駆動回路とこれを利用した発光表示装置及びその駆動方法 - Google Patents

データ駆動回路とこれを利用した発光表示装置及びその駆動方法 Download PDF

Info

Publication number
JP4794994B2
JP4794994B2 JP2005333008A JP2005333008A JP4794994B2 JP 4794994 B2 JP4794994 B2 JP 4794994B2 JP 2005333008 A JP2005333008 A JP 2005333008A JP 2005333008 A JP2005333008 A JP 2005333008A JP 4794994 B2 JP4794994 B2 JP 4794994B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
data
current
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005333008A
Other languages
English (en)
Other versions
JP2007047721A (ja
Inventor
道亨 柳
寶容 鄭
▲ホン▼權 金
五敬 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2007047721A publication Critical patent/JP2007047721A/ja
Application granted granted Critical
Publication of JP4794994B2 publication Critical patent/JP4794994B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明はデータ駆動回路とこれを利用した発光表示装置及びその駆動方法に関し、特に均一な輝度の映像を表示するようにしたデータ駆動回路とこれを利用した発光表示装置及びその駆動方法に関する。
最近、陰極線管Cathode Ray Tubeの短所である重さと嵩を減らすことができる各種平板表示装置が開発されている。平板表示装置としては液晶表示装置(Liquid Crystal Display)、電界放出表示装置(Field Emission Display)、プラズマ表示パネル(Plasma Display Panel)及び発光表示装置(Light Emitting Display)などがある。
平板表示装置の中で発光表示装置は、電子と正孔の再結合によって光を発生する発光素子を利用して映像を表示する。このような、発光表示装置は早い応答速度を持つと共に、同時に低い消費電力に駆動される長所がある。
図1は従来の発光表示装置を表す図面である。
図1を参照すれば、従来の発光表示装置は走査線S1ないしSn及びデータ線D1ないしDmと接続された複数の画素40を含む画素部30と、走査線S1ないしSnを駆動するための走査駆動部10と、データ線D1ないしDmを駆動するためのデータ駆動部20と、走査駆動部10及びデータ駆動部20を制御するためのタイミング制御部50とを備える。
タイミング制御部50は、外部から供給される同期信号に対応してデータ駆動制御信号DCS及び走査駆動制御信号SCSを生成する。タイミング制御部50で生成されたデータ駆動制御信号DCSはデータ駆動部20に供給されて、走査駆動制御信号SCSは走査駆動部10に供給される。そして、タイミング制御部50は外部から供給されるデータをデータ駆動部20に供給する。
走査駆動部10は、タイミング制御部50から走査駆動制御信号SCSの供給を受ける。走査駆動制御信号SCSの供給を受けた走査駆動部10は走査信号を生成し、生成された走査信号を走査線S1ないしSnに順次供給する。
データ駆動部20は、タイミング制御部50からデータ駆動制御信号DCSの供給を受ける。データ駆動制御信号DCSの供給を受けたデータ駆動部20はデータ信号を生成し、生成されたデータ信号を走査信号と同期されるようにデータ線D1ないしDmに供給する。
画素部30は、外部から第1電源ELVDD及び第2電源ELVSSの供給を受けてそれぞれの画素40に供給する。第1電源ELVDD及び第2電源ELVSSの供給を受けた画素40のそれぞれはデータ信号に対応して第1電源ELVDDから発光素子を経由して第2電源ELVSSに流れる電流を制御することでデータ信号に対応される光を生成する。
すなわち、従来の発光表示装置で画素40のそれぞれはデータ信号に対応されて所定輝度の光を生成する。しかし、従来には画素40のそれぞれに含まれるトランジスターのしきい値電圧のバラ付き及び電子移動度の偏差によって所望の輝度の映像を表示することができない問題点がある。
実際に、画素40のそれぞれに含まれるトランジスターのしきい値電圧は、画素40に含まれる画素回路の構造を制御することで、ある程度補償することができるが、電子移動度の偏差は補償されることができない。よって、電子移動度の偏差と無関係に均一な画像を表示することができる発光表示装置が要求されている。
一方、前記従来のデータ駆動回路とこれを利用した発光表示装置及びその駆動方法に関する技術を記載した文献としては、下記特許文献１等がある。
米国特許第6,859,193号明細書
したがって、本発明の目的は均一な輝度の映像を表示するようにしたデータ駆動回路とこれを利用した発光表示装置及びその駆動方法を提供することである。
前記目的を果たすために、本発明の第1側面は、データ線のそれぞれより所定の電流が流れるように制御する複数の電流シンク部と、前記所定の電流が流れる時生成される補償電圧を利用して階調電圧の電圧値を再設定する複数の電圧生成部と、外部から供給されるデータのビット値に対応して前記階調電圧の中のいずれか一つの階調電圧をデータ信号として選択する複数のデジタルアナログ変換器と、前記データ信号を前記データ線に供給するための複数のスイッチング部とを備えるデータ駆動回路を提供する。
望ましくは、前記電流シンク部のそれぞれは前記データ線に接続された画素から前記所定の電流の供給を受ける。前記電流シンク部のそれぞれは水平期間の一部期間の第1期間の間前記所定の電流の供給を受ける。前記所定の電流の電流値は前記画素が最大輝度に発光される時流れる電流と同じに設定される。
本発明の第2側面は、データ線に接続された画素にフリーチャージング電圧を供給するための少なくとも一つのフリーチャージング部と、前記画素から所定の電流の供給を受ける少なくとも一つの電流シンク部と、前記所定の電流が流れる時生成される補償電圧を利用して階調電圧の電圧値を再設定する少なくとも一つの電圧生成部と、外部から供給されるデータのビット値に対応して前記階調電圧の中のいずれか一つの階調電圧をデータ信号として選択する少なくとも一つのデジタル-アナログ変換器と、前記データ信号を前記データ線に供給するための少なくとも一つのスイッチング部とを備える。
望ましくは、前記フリーチャージング部は前記デジタル-アナログ変換器と前記スイッチング部との間に位置される。
本発明の第3側面は、(a)画素のそれぞれと接続されたデータ線に所定の電流が流れるように制御する段階と、(b)前記所定の電流に対応される補償電圧が生成される段階と、(c)前記補償電圧を利用して階調電圧の電圧値を再設定する段階と、(d)外部から供給されるデータのビット値に対応して前記階調電圧の中のいずれか一つの電圧を選択して前記データ線に供給する段階とを含む。
本発明の第4側面は、走査信号によって選択された画素に所定のフリーチャージング電圧を供給する段階と、前記フリーチャージング電圧が供給された画素からデータ駆動回路で所定の電流が供給される段階と、前記所定の電流が供給される時生成される補償電圧を利用して階調電圧の電圧値を再設定する段階と、外部から供給されるデータのビット値に対応して前記階調電圧の中のいずれか一つの階調電圧をデータ信号として選択して前記画素に供給する段階とを含む。
上述したように、本発明の実施形態によるデータ駆動回路とこれを利用した発光表示装置及びその駆動方法によれば、画素から電流をシンクする時に発生する補償電圧を利用して電圧生成部で生成される階調電圧の電圧値を再設定し、再設定された階調電圧を電流がシンクされた画素に供給するからトランジスターの移動度と無関係に均一な画像を表示することができる。そして、本発明によれば、電流をシンクする前にフリーチャージング電圧を、まず供給することで、電流をシンクする時間を短縮させることができ、これによって安定的に駆動されることができる。
以下、本発明の属する技術分野において通常の知識を有する者が本発明を容易に実施することができる望ましい実施形態を添付された図2ないし図14を参照して詳しく説明する。
図2は本発明の実施形態による発光表示装置を表す図面である。図2を参照すれば、本発明の実施形態による発光表示装置は走査線S1ないしSn、発光制御線E1ないしEn及びデータ線D1ないしDmと接続される複数の画素140を含む画素部130と、走査線S1ないしSn及び発光制御線E1ないしEnを駆動するための走査駆動部110と、データ線D1ないしDmを駆動するためのデータ駆動部120と、走査駆動部110及びデータ駆動部120を制御するためのタイミング制御部150とを備える。
画素部130は走査線S1ないしSn、発光制御線E1ないしEn及びデータ線D1ないしDmによって区画された領域に形成される画素140を備える。画素140は外部から第1電源ELVDD、第2電源ELVSS及び基準電源Vrefの供給を受ける。基準電源Vrefの供給を受けた画素140のそれぞれは基準電源Vrefと第1電源ELVDDとの差値を利用して第1電源ELVDDの電圧降下を補償する。そして、画素140のそれぞれはデータ信号に対応して第1電源ELVDDから発光素子(図示せず)を経由して第2電源ELVSSに所定の電流を供給する。このため、画素140のそれぞれは図3または図5のように構成することができる。図3または図5に図示された画素140の詳細な構造は後述する。
タイミング制御部150は、外部から供給される同期信号に対応してデータ駆動制御信号DCS及び走査駆動制御信号SCSを生成する。タイミング制御部150で生成されたデータ駆動制御信号DCSはデータ駆動部120に供給され、走査駆動制御信号SCSは走査駆動部110に供給される。そして、タイミング制御部150は外部から供給されるデータをデータ駆動部120に供給する。
走査駆動部110は、走査駆動制御信号SCSの供給を受ける。走査駆動制御信号SCSの供給を受けた走査駆動部110は走査線S1ないしSnに走査信号を順次供給する。そして、走査駆動制御信号SCSの供給を受けた走査駆動部110は発光制御線E1ないしEnで発光制御信号を順次供給する。ここで、発光制御信号は2個の走査信号と重畳されるように供給される。このため、発光制御信号の幅は走査信号の幅と同じかまたは広く設定される。
データ駆動部120は、タイミング制御部150からデータ駆動制御信号DCSの供給を受ける。データ駆動制御信号DCSの供給を受けたデータ駆動部120はデータ信号を生成し、生成されたデータ信号をデータ線D1ないしDmに供給する。ここで、データ駆動部120は1水平期間1H中第1期間の間データ線D1ないしDmに所定の電流を供給し、1水平期間1H中第1期間以後の第2期間の間データ線D1ないしDmに所定の電圧データ信号を供給する。このため、データ駆動部120は少なくとも一つのデータ駆動回路200を備える。
図3は、図2に図示された画素の一例を表す図面である。図3では説明の便宜性のために第mデータ線Dm、第n-1及び第n走査線Sn-1、Sn及び第n発光制御線Enと接続された画素を図示する。
図3を参照すれば、本発明の画素140は発光素子OLED、発光素子OLEDに電流を供給するための画素回路142を備える。
発光素子OLEDは、画素回路142から供給される電流に対応して所定色の光を生成する。画素回路142は第n-1走査線Sn-1（以前の走査線）に走査信号が供給される時第1電源ELVDDの電圧降下と第4トランジスターM4のしきい値電圧を補償し、第n走査線Sn（現在の走査線）に走査信号が供給される時データ信号に対応される電圧を充電する。このため、画素回路142は第1ないし第6トランジスターM1ないしM6と、第1キャパシタC1及び第2キャパシタC2とを備える。
第1トランジスターM1の第1電極は、データ線Dmに接続されて第2電極は第1ノードN1に接続される。そして、第1トランジスターM1のゲート電極は第n走査線Snに接続される。このような第1トランジスターM1は第n走査線Snに走査信号が供給される時ターンオンされてデータ線Dmと第1ノードN1とを電気的に接続させる。
第2トランジスターM2の第1電極は、データ線Dmに接続されて第2電極は第4トランジスターM4の第2電極に接続される。そして、第2トランジスターM2のゲート電極は第n走査線Snに接続される。このような第2トランジスターM2は第n走査線Snで走査信号が供給される時ターンオンされてデータ線Dmと第4トランジスターM4の第2電極とを電気的に接続させる。
第3トランジスターM3の第1電極は、基準電源Vrefに接続されて第2電極は第1ノードN1に接続される。そして、第3トランジスターM3のゲート電極は第n-1走査線Sn-1に接続される。このような第3トランジスターM3は第n-1走査線Sn-1で走査信号が供給される時ターンオンされて基準電源Vrefと第1ノードN1とを電気的に接続させる。
第4トランジスターM4の第1電極は、第1電源ELVDDに接続されて第2電極は第6トランジスターM6の第1電極に接続される。そして、第4トランジスターM4のゲート電極は第2ノードN2に接続される。このような第4トランジスターM4は第2ノードN2に印加される電圧、すなわち、第1キャパシタC1及び第2キャパシタC2に充電された電圧に対応される電流を第6トランジスターM6の第1電極に供給する。
第5トランジスターM5の第2電極は、第2ノードN2に接続されて第1電極は第4トランジスターM4の第2電極に接続される。そして、第5トランジスターM5のゲート電極は第n-1走査線Sn-1に接続される。このような第5トランジスターM5は第n-1走査線Sn-1に走査信号が供給される時ターンオンされて第4トランジスターM4をダイオード形態で接続させる。
第6トランジスターM6の第1電極は、第4トランジスターM4の第2電極に接続されて第2電極は発光素子OLEDのアノード電極に接続される。そして、第6トランジスターM6のゲート電極は第n発光制御線Enに接続される。このような第6トランジスターM6は第n発光制御線Enに発光制御信号が供給される時ターンオフされて、発光制御信号が供給されない時ターンオンされる。ここで、第n発光制御線Enに供給される発光制御信号は第n-1走査線Sn-1及び第n走査線Snに供給される走査信号と重畳されるように供給される。
したがって、第6トランジスターM6は第n-1走査線Sn-1及び第n走査線Snで走査信号が供給されて第1キャパシタC1及び第2キャパシタC2に所定の電圧が充電される時ターンオフされ、その他の場合にターンオンされて第4トランジスターM4と発光素子OLEDとを電気的に接続させる。一方、図3では説明の便宜性のためにトランジスターM1ないしM6をPMOSPMOSタイプに図示したが、本発明はこれに限定されるのではない。
そして、図3に図示された画素に基準電源Vrefは発光素子OLEDに電流を供給しない。すなわち、基準電源Vrefは画素140で電流を供給しないから電圧降下が発生せず、これによって画素140の位置と無関係に同じ電圧値を維持することができる。ここで、基準電源Vrefの電圧値は第1電源ELVDDと同じに設定されるか、相異なるように設定することができる。
図4は図3に図示された画素の駆動方法を表す波形図である。
図4から1水平期間1Hは第1期間及び第2期間に分けて駆動される。第1期間の間データ線D1ないしDmでは所定の電流PCが流れ、第2期間の間データ線D1ないしDmではデータ信号DSが供給される。ここで、所定の電流PCは画素140からデータ駆動回路200にシンクされる電流を意味する(Current Sink)。
そして、データ信号DSはデータ駆動回路200から画素140に供給される所定の電圧を意味する。以後、説明の便宜性のために基準電源Vrefと第1電源ELVDDの初期電圧値とが同じに設定されると仮定する。
図3及び図4を参照して動作過程を詳しく説明すれば、まず、第n-1走査線Sn-1に走査信号が供給される。第n-1走査線Sn-1に走査信号が供給されれば第3トランジスターM3及び第5トランジスターM5がターンオンされる。第5トランジスターM5がターンオンされれば第4トランジスターM4がダイオード形態で接続される。第4トランジスターM4がダイオード形態で接続されれば第2ノードN2には第1電源ELVDDに第4トランジスターM4のしきい値電圧を差し引いた電圧値が印加される。
そして、第3トランジスターM3がターンオンされれば基準電源Vrefの電圧が第1ノードN1に印加される。この時、第2キャパシタC2は第1ノードN1と第2ノードN2との差に対応される電圧を充電する。この場合、基準電源Vrefと第1電源ELVDDとの電圧値が同じだと仮定すれば第2キャパシタC2には第4トランジスターM4のしきい値電圧に対応される電圧が充電される。
そして、第1電源ELVDDで所定の電圧降下が発生すると、第2キャパシタC2には第4トランジスターM4のしきい値電圧及び第1電源ELVDDの電圧降下電圧が充電される。すなわち、本発明では第n-1走査線Sn-1に走査信号が供給される期間の間第1電源ELVDDの電圧降下電圧及び第4トランジスターM4のしきい値電圧が第2キャパシタC2に充電され、これによって第1電源ELVDDの電圧降下を補償することができる。
第2キャパシタC2に所定の電圧が充電された後、第n走査線Snに走査信号が供給される。第n走査線Snに走査信号が供給されれば第1トランジスターM1及び第2トランジスターM2がターンオンされる。第2トランジスターM2がターンオンされれば、1水平期間の第1期間の間所定の電流PCが画素140からデータ線Dmを経由してデータ駆動回路200に供給される。実際に、所定の電流PCは第1電源ELVDD、第4トランジスターM4、第2トランジスターM2及びデータ線Dmを経由してデータ駆動回路200に供給される。この時、第1キャパシタC1及び第2キャパシタC2には所定の電流PCに対応して所定の電圧が充電される。
一方、データ駆動回路200は所定の電流PCがシンクされる時に発生する所定の電圧値(以後"補償電圧"という)を利用してガンマ電圧部(図示せず)の電圧を再調整し、再調整されたガンマ電圧部の電圧を利用してデータ信号DSを生成する。以後、1水平期間の第2期間の間データ信号DSが第1トランジスターM1を経由して第1ノードN1に供給される。
すると、第1キャパシタC1にはデータ信号DSと第1電源ELVDD1との差値に対応する電圧が充電される。この時、第2ノードN2はフローティング状態に設定されるから第2キャパシタC2は以前に充電された電圧を維持する。
すなわち、本発明では以前の走査線に走査信号が供給される期間の間第2キャパシタC2に第4トランジスターM4のしきい値電圧及び第1電源ELVDDの電圧降下に対応する電圧を充電することで、第1電源ELVDDの電圧降下及び第4トランジスターM4のしきい値電圧を補償することができる。そして、本発明では現在の走査線に走査信号が供給される期間の間画素140に含まれたトランジスターの移動度などが補償されるようにガンマ電圧部の電圧を再設定し、再設定されたガンマ電圧を利用して生成されたデータ信号を供給する。
したがって、本発明ではトランジスターのしきい値電圧、移動度などのバラ付きを補償して均一な画像を表示することができる。ガンマ電圧部の電圧が再設定される過程は後述する。
図5は図2に図示された画素の他の例を表す図面である。図5は第1キャパシタC1が第2ノードN2と第1電源ELVDDとの間に設置されることを除き、図3と同じ構成に設定される。
図4及び図5を参照して動作過程を詳しく説明すれば、まず、第n-1走査線Sn-1で走査信号が供給される。第n-1走査線Sn-1で走査信号が供給されれば第3トランジスターM3及び第5トレンジトM5がターンオンされる。第5トランジスターM5がターンオンされれば第4トランジスターM4がダイオード形態で接続される。
第4トランジスターM4がダイオード形態で接続されれば第2ノードN2には第1電源ELVDDに第4トランジスターM4のしきい値電圧を差し引いた電圧値が印加される。すると、第1キャパシタC1には第4トランジスターM4のしきい値電圧に対応される電圧が充電される。
そして、第3トランジスターM3がターンオンされれば基準電源Vrefの電圧が第1ノードN1に印加される。すると、第2キャパシタC2は第1ノードN1と第2ノードN2の車に対応される電圧が充電される。ここで、第n-1走査線Sn-1に走査信号が供給される期間の間第1トランジスターM1及び第2トランジスターM2がターンオフされるからデータ信号DSは画素140に供給されない。
以後、第n走査線Snに走査信号が供給されて第1トランジスターM1及び第2トランジスターM2がターンオンされる。第2トランジスターM2がターンオンされれば、1水平期間の第1期間の間所定の電流PCが画素140からデータ線Dmを経由してデータ駆動回路200に供給される。
実際に、所定の電流PCは第1電源ELVDD、第4トランジスターM4、第2トランジスターM2及びデータ線Dmを経由してデータ駆動回路200に供給される。この時、第1キャパシタC1及び第2キャパシタC2には第1データ信号DS1に対応して所定の電圧が充電される。
一方、データ駆動回路200は所定の電流PCに対応して印加される補償電圧を利用してガンマ電圧部(図示せず)の電圧を再調整し、再調整されたガンマ電圧部の電圧を利用してデータ信号DSを生成する。以後、1水平期間の第2期間の間データ信号DSが第1ノードN1に供給される。すると、第1キャパシタC1及び第2キャパシタC2にはデータ信号DSに対応して所定の電圧が充電される。
実際に、データ信号DSが供給されれば第1ノードN1の電圧が基準電源Vrefからデータ信号DSの電圧に下降される。この時、第2ノードN2がフローティングされているから第1ノードN1の電圧下降量に対応されて第2ノードN2の電圧値も下降される。この場合、第2ノードN2から下降される電圧値は、第1キャパシタC1及び第2キャパシタC2の容量によって決まる。
第2ノードN2の電圧が下降されれば、第1キャパシタC1には第2ノードN2の電圧値に対応して所定の電圧が充電される。ここで、基準電源Vrefの電圧値は固定されているから第1キャパシタC1に充電される電圧はデータ信号DSによって決まる。つまり、図5に図示された画素140は基準電源Vrefとデータ信号DSによってキャパシタC1、C2に充電される電圧値が決まるから第1電源ELVDDの電圧降下に無関係に所望の電圧を充電することができる。
そして、本発明では画素140に含まれたトランジスターの移動度などが補償されるようにガンマ電圧部の電圧を再設定し、再設定されたガンマ電圧を利用して生成されたデータ信号を供給する。よって、本発明ではトランジスターのしきい値電圧、移動度などのバラ付きを補償して均一な画像を表示することができる。
図6は図2に図示されたデータ駆動回路の一例を表すブロック図である。図6では説明の便宜性のためにデータ駆動回路200がj(jは2以上の自然数)個のチャンネルを持つと仮定する。
図6を参照すれば、本発明の実施形態によるデータ駆動回路200は、シフトレジスター部210、サンプリングラッチ部220、ホルディングラッチ部230、ガンマ電圧部240、デジタル-アナログ変換部(以下、"DAC部"とする)250、第1バッファー部270、第2バッファー部260、電流供給部280及び選択部290を備える。
シフトレジスター部210は、タイミング制御部150からソースシフトクロックSSC及びソーススタートパルスSSPの供給を受ける。タイミング制御部150からソースシフトクロックSSC及びソーススタートパルスSSPの供給を受けたシフトレジスター部210は、ソースシフトクロックSSCの1周期ごとにソーススタートパルスSSPをシフトさせながら順次j個のサンプリング信号を生成する。このため、シフトレジスター部210はj個のシフトレジスター2101ないし210jを備える。
サンプリングラッチ部220は、シフトレジスター部210から順次供給されるサンプリング信号に応答してデータを順次保存する。ここで、サンプリングラッチ部220はj個のデータを保存するためにj個のサンプリングラッチ2201ないし220jを備える。
そして、それぞれのサンプリングラッチ2201ないし220jは、データのビット数に対応される大きさを持つ。例えば、データがkビットで構成される場合、サンプリングラッチ2201ないし220iのそれぞれはkビットの大きさに設定される。
ホルディングラッチ部230は、ソース出力イネーブルSOE信号が入力される時サンプリングラッチ部220からデータの入力を受けて保存する。そして、ホルディングラッチ部230はソース出力イネーブルSOEが入力される時、自分に保存されたデータをDAC部250に供給する。ここで、ホルディングラッチ部230はj個のデータを保存するためにj個のホルディングラッチ2301ないし230jを備える。
そして、それぞれのホルディングラッチ2301ないし230jはデータのビット数に対応される大きさを持つ。例えば、ホルディングラッチ2301ないし230jのそれぞれはデータが保存されるようにkビットに設定される。
ガンマ電圧部240は、kビットのデータに対応して所定の階調電圧を生成するためのj個の電圧生成部2401ないし240jを備える。それぞれの電圧生成部2401ないし240jは、図8に図示されたように複数の分圧抵抗R1ないしRlで構成されて2k個の階調電圧を生成する。ここで、電圧生成部2401ないし240jのそれぞれは第2バッファー部260から供給される補償電圧を利用して階調電圧の電圧値を再設定し、再設定された階調電圧をDAC2501ないし250jに供給する。
DAC部250は、データのビット値に対応してデータ信号DSを生成するj個のDAC2501ないし250jを備える。DAC2501ないし250jのそれぞれはホルディングラッチ部230から供給されるデータのビット値に対応して複数の階調電圧の中のいずれか一つを選択して第2データ信号DS2を生成する。
第1バッファー部270は、DAC部250から供給されるデータ信号DSを選択部290に供給する。このため、第1バッファー部270はj個の第1バッファー2701ないし270jを備える。
選択部290は、データ線D1ないしDjと第1バッファー2701ないし270jとの電気的連結を制御する。実際に、選択部290は1水平期間の第2期間の間のみ、データ線D1ないしDjと第1バッファー2701ないし270jとを電気的に接続させ、その外にはデータ線D1ないしDjと第1バッファー2701ないし270jとを接続させない。このために、選択部290はj個のスイッチング部2901ないし290jを備える。
電流供給部280は、1水平期間の第1期間の間データ線D1ないしDjと接続された画素140から所定の電流PCをシンクする。実際に、電流供給部280はそれぞれの画素140に流れることができるマキシマム電流、すなわち画素140が最大輝度に発光される時発光素子OLEDに供給されなければならない電流をシンクする。そして、電流供給部280は電流がシンクされる時に発生する所定の補償電圧を第2バッファー部260に供給する。このために、電流供給部280はj個の電流シンク部2801ないし280jを備える。
第2バッファー部260は、電流供給部280から供給される補償電圧をガンマ電圧部240に供給する。このために、第2バッファー部260はj個の第2バッファー2601ないし260jを備える。
一方、本発明のデータ駆動回路200は、図7のようにホルディングラッチ部230の次の段にレベルシフタ部310をさらに含むことができる。レベルシフタ部310はホルディングラッチ部230から供給されるデータの電圧レベルを上昇させてDAC部250に供給する。
外部システムからデータ駆動回路200に高い電圧レベルを持つデータが供給されれば電圧レベルに対応されて高い耐圧を持つ回路部品が設置されなければならないため、製造費用が増加される。したがって、データ駆動回路200の外部では低い電圧レベルを持つデータを供給し、この低い電圧レベルを持つデータをレベルシフタ部310で高い電圧レベルに昇圧させる。
図8は、特定チャンネルに設置される電圧生成部、DAC、第1バッファー、第2バッファー、スイッチング部、電流シンク部及び画素の連結関係を表す図面である。図8では説明の便宜性のためにj番目チャンネルを図示し、データ線Djが図3に図示された画素140と接続されると仮定する。
図8を参照すれば、電圧生成部240jは複数の分圧抵抗R1ないしRlを備える。分圧抵抗R1ないしRlは基準電源Vrefと第2バッファー260jとの間に位置されて電圧を分圧する。実際に、分圧抵抗R1ないしRlは、基準電源Vrefと第2バッファー260jから供給される補償電圧との間の電圧を分圧して複数の階調電圧V0ないしV2k-1を生成し、生成された階調電圧V0ないしV2k-1をDAC250jに供給する。
DAC250jは、データのビット値に応答して階調電圧V0ないしV2k-1の中のいずれか一つの階調電圧を選択し、選択された階調電圧を第1バッファー270jに供給する。ここで、DAC250jから選択された階調電圧は、データ信号DSとして利用される。第1バッファー270jは、DAC250jから供給されるデータ信号DSをスイッチング部290jに伝達する。
スイッチング部290jは、第11トランジスターM11を備える。このような第11トランジスターM11は、図9に図示された第1制御信号CS1によって制御される。すなわち、第11トランジスターM11は、1水平期間1Hの第2期間の間ターンオンされて第1期間の間ターンオフされる。したがって、データ信号DSは1水平期間1H中第2期間の間データ線Djに供給され、その他の期間の間には供給されない。
電流シンク部280jは、第2制御信号CS2によって制御される第12トランジスターM12及び第13トランジスターM13と、第13トランジスターM13の第1電極に接続される電流源Imaxと、第3ノードN3と基底電圧源GNDとの間に接続される第3キャパシタC3とを備える。
第12トランジスターM12のゲート電極は、第13トランジスターM13のゲート電極に接続され、第2電極は第13トランジスターM13の第2電極とデータ線Djに接続される。そして、第12トランジスターM12の第1電極は第2バッファー260jに接続される。このような第12トランジスターM12は、第2制御信号CS2によって1水平期間1Hの第1期間の間ターンオンされて第2期間の間ターンオフされる。
第13トランジスターM13のゲート電極は、第12トランジスターM12のゲート電極に接続され、第2電極はデータ線Djに接続される。そして、第13トランジスターM13の第1電極は電流源Imaxに接続される。このような第13トランジスターM13は、第2制御信号CS2によって1水平期間1Hの第1期間の間ターンオンされて第2期間の間ターンオフされる。
電流源Imaxは、画素140が最大輝度に発光される時発光素子OLEDに供給されなければならない電流を第12トランジスターM12及び第13トランジスターM13がターンオンされる第1期間の間画素140から供給を受ける。
第3キャパシタC3は、電流源Imaxによって画素140から電流がシンクされる時第3ノードN3に印加される補償電圧を保存する。実際に、第3キャパシタC3は第1期間の間第3ノードN3に印加される補償電圧を充電し、第12トランジスターM13及び第13トランジスターM13がターンオフされても第3ノードN3の補償電圧を一定に維持する。
第2バッファー260jは、第3ノードN3に印加される補償電圧、すなわち、第3キャパシタC3に充電された電圧を電圧生成部240jに供給する。すると、電圧生成部240jは基準電源Vrefと第2バッファー260jから供給される補償電圧との間の電圧を分圧するようになる。ここで、第3ノードN3に印加される補償電圧は、画素140に含まれたトランジスターの移動度などによって画素140ごとに同一または相異なるように設定される。実際に、j個の電圧生成部2401ないし240jにそれぞれ供給される補償電圧は現在接続された画素140によって決まる。
一方、j個の電圧生成部2401ないし240jに互いに異なる補償電圧が供給されたらj個のチャンネルごとに設置されるDAC2501ないし250jに供給される階調電圧V0ないしV2k-1の電圧値も相異なるように設定される。ここで、階調電圧V0ないしV2k-1はそれぞれのデータ線D1ないしDjが現在接続された画素140によって制御されるから画素140に含まれたトランジスターの移動度などがバラ付いても画素部130では均一な画像を表示することができる。
図9は図8に図示されたスイッチング部、電流シンク部及び画素に供給される駆動波形を表す図面である。
図8及び図9を参照して画素140に供給されるデータ信号DSの電圧値を詳しく説明する。まず、第n-1走査線Sn-1に走査信号が供給される。第n-1走査線Sn-1に走査信号が供給されれば第3トランジスターM3及び第5トランジスターM5がターンオンされる。すると、第2ノードN2には第1電源ELVDDから第4トランジスターM4のしきい値電圧を差し引いた電圧値が印加され、第1ノードN1には基準電源Vrefの電圧が印加される。この時、第2キャパシタC2には第1電源ELVDDの電圧降下電圧及び第4トランジスターM4のしきい値電圧に対応される電圧が充電される。
実際に、第1ノードN1及び第2ノードN2のそれぞれに印加される電圧は数式(1)のように表現することができる。
Figure 0004794994
数式(1)で、VN1は第1ノードN1に印加される電圧、VN2は第2ノードN2に印加される電圧、VthM4は第4トランジスターM4のしきい値電圧を表す。
一方、第n-1走査線Sn-1に供給される走査信号がオフされる時点と第n走査線Snで走査信号が供給される時点との間の期間の間第1ノードN1及び第2ノードN2はフローティング状態に設定される。したがって、第2キャパシタC2に充電される電圧値は変化されない。
以後、第n走査線Snで走査信号が供給されて第1トランジスターM1及び第2トランジスターM2がターンオンされる。そして、第n走査線Snに走査信号が供給される期間中第1期間の間第12トランジスターM12及び第13トランジスターM13がターンオンされる。
第12トランジスターM12及び第13トランジスターM13がターンオンされれば第1電源ELVDD、第4トランジスターM4、第2トランジスターM2、データ線Dj及び第13トランジスターM13を経由して電流源Imaxに対応される電流がシンクされる。この時、第4トランジスターM4には電流源Imaxの電流が流れるから数式(2)のように表現することができる。
Figure 0004794994
数式(2)で、uは移動度を現わし、Coxは酸化層の容量、Wはチャンネル幅、Lはチャンネルの長さを表す。数式(2)のような電流が第4トランジスターM4に流れる時第2ノードN2に印加される電圧は数式(3)のように表現することができる。
Figure 0004794994
そして、第2キャパシタC2のカップリングによって第1ノードN1に印加される電圧は数式(4)のように表現することができる。
Figure 0004794994
ここで、第1ノードN1に印加される電圧VN1は理想的に第3ノードN3に印加される電圧VN3及び第4ノードN4に印加される電圧VN4と同じに設定される。すなわち、電流源Imaxによって電流がシンクされる時第4ノードN4には数式(4)のような電圧が印加される。一方、数式(4)に図示されたように第3ノードN3及び第4ノードN4に印加される電圧は現在電流がシンクされる画素140に含まれたトランジスターの移動度などの影響を受けるようになる。したがって、電流源Imaxによって電流がシンクされる時第3ノードN3及び第4ノードN4に印加される電圧値は、それぞれの画素1409ごとに相異なるように決まる(移動度が異なる場合)。
一方、数式(4)によって具現された電圧が第4ノードN4に印加される時電圧生成部240jの電圧Vdiffは数式(5)のように表現することができる。
Figure 0004794994
そして、DAC250jからデータに対応してf(fは自然数)個の階調電圧の中のh(hはf以下の自然数)番目階調電圧を選択したら第1バッファー270jに供給される電圧Vbは数式(6)のように表現することができる。
Figure 0004794994
一方、第1期間の間電流がシンクされて第3キャパシタC3に数式(4)のような電圧が充電された後、第2期間の間第12トランジスターM12及び第13トランジスターM13がオフされ、第11トランジスターM11がターンオンされる。この時、第3キャパシタC3は自分に充電された電圧値を維持する。よって、第3ノードN3の電圧値は数式(4)のように維持することができる。
そして、第2期間の間第11トランジスターM11がターンオンされるため、第1バッファー270jに供給された電圧は第11トランジスターM11、データ線Dj及び第1トランジスターM1を経由して第1ノードN1に供給される。すなわち、第1ノードN1には数式(6)のような電圧が供給される。そして、第2キャパシタC2のカップリングによって第2ノードN2に印加される電圧は数式(7)のように表現することができる。
Figure 0004794994
この時、第4トランジスターM4を経由して流れる電流は数式(8)のように表現することができる。
Figure 0004794994
数式(8)を参照すれば、本発明において第4トランジスターM4に流れる電流は、電圧生成部240jから生成された階調電圧によって決まる。すなわち、本発明では第4トランジスターM4のしきい値電圧、移動度などに関係なく階調電圧によって決まる電流が第4トランジスターM4に流れることができ、これによって均一な画像を表示することができる。
一方、本発明において、スイッチング部290jの構成は多様に設定することができる。例えば、スイッチング部290jは図10のように第11トランジスターM11及び第14トランジスターM14がトランスミッションゲート形態で接続されることができる。
PMOSタイプに形成された第14トランジスターM14は第2制御信号CS2の供給を受け、NMOSタイプに形成された第11トランジスターM11は第1制御信号CS1の供給を受ける。ここで、第1制御信号CS1及び第2制御信号CS2は、互いに反対の極性を持つため、第11トランジスターM11及び第14トランジスターM14は同じ時間にターンオン及びターンオフされる。
一方、第11トランジスターM11及び第14トランジスターM14がトランスミッションゲート形態で接続されれば電圧-電流特性曲線がおおよそ直線形態に設定されるからスイッチングエラーを最小化することができる。
図11は、特定チャンネルに設置される電圧生成部、DAC、第1バッファー、第2バッファー、スイッチング部、電流シンク部及び画素の連結関係を表す他の例である。
図11ではデータ線Djに接続された画素140のみが変更され、その他の構造は図8と同じに設定される。よって、画素140に供給される電圧についてのみを説明する。
図9及び図11を参照すれば、まず、第n-1走査線Sn-1に走査信号が供給される時第1ノードN1及び第2ノードN2には数式(1)に記載された電圧が印加される。そして、第n走査線Snに走査信号が供給され、第12トランジスターM12及び第13トランジスターM13がターンオンされる第1期間の間第4トランジスターM4に流れる電流は数式(2)のように表現され、第2ノードN2に印加される電圧は数式(3)のように表現される。そして、第2キャパシタC2のカップリングによって第1ノードN1に印加される電圧は数式(9)のように表現することができる。
Figure 0004794994
そして、第1ノードN1に印加される電圧は第3ノードN3及び第4ノードN4に供給されるから電圧生成部240jの電圧Vdiffは数式(10)のように表現することができる。
Figure 0004794994
そして、DAC250jからf個の階調電圧の中のh番目階調電圧を選択したら第1バッファー270jに供給される電圧Vbは数式(11)のように表現することができる。
Figure 0004794994
第1バッファー270jに供給される電圧は第1ノードN1に供給される。この時、第2ノードN2に印加される電圧は数式(7)のように表現することができる。したがって、第4トランジスターM4を経由して流れる電流は、数式(8)のように表すことができる。すなわち、本発明で第4トランジスターM4を経由して発光素子OLEDに供給される電流は、第4トランジスターM4のしきい値電圧、移動度などと無関係に階調電圧によって決まるから均一な画像を表示することができる。
一方、図5に図示されたような画素140は、第1ノードN1の電圧が大きく変わっても第2ノードN2の電圧が鈍感に変化される(すなわち、C1+C2/C2)。したがって、図5に図示された画素140が適用されれば図3に図示された画素140が適用される場合より電圧生成部240jの電圧範囲を広く設定することができる。このように、電圧生成部240jの電圧範囲が広く設定されれば第11トランジスターM11及び第1トランジスターM1などのスイッチングエラーによる影響を減らすことができるという長所がある。
図12は図2に図示されたデータ駆動回路の他の例を表すブロック図である。
図12を参照すれば、本発明の他の実施形態によるデータ駆動回路は、図6に比べる時第1バッファー部270とDAC部250との間に設置される電圧供給部300をさらに備える。
電圧供給部300は、各水平期間ごとにフリーチャージング電圧Vpを第1バッファー部270に供給する。このために、各水平期間は図14に図示されたように第0期間、第1期間及び第2期間に分けられる。ここで、電圧供給部300は各水平期間の第0期間ごとにフリーチャージング電圧Vpを第1バッファー部270に供給する。すなわち、電圧供給部300は所定の電流PCがシンクされる以前にフリーチャージング電圧を供給し、これによって所定の電流PCがシンクされる時間を短縮することができる。
一方、電圧供給部300は各水平期間の第2期間中DAC部250と第1バッファー部270とを電気的に接続させる。このために、電圧供給部300はj個のフリーチャージング部3001ないし300jを備える。
第1バッファー部270は、フリーチャージング部3001ないし300jから供給されるフリーチャージング電圧及びDAC部250から供給されるデータ信号DSを選択部290jに供給する。
選択部290は、データ線D1ないしDjと第1バッファー2701ないし270jとの電気的連結を制御する。実際に、選択部290はフリーチャージング電圧Vpが供給される第0期間及びデータ信号DSが供給される第2期間の間第1バッファー2701ないし270jとデータ線D1ないしDjとを接続させ、その外には第1バッファー2701ないし270jとデータ線D1ないしDjとを接続させない。
図13は図12に図示されたデータ駆動回路の特定チャンネルに設置される電圧生成部、DAC、フリーチャージング部、第1バッファー、第2バッファー、スイッチング部、電流シンク部及び画素の連結関係を表す図面である。
図13を参照すれば、電圧生成部240jは複数の分圧抵抗R1ないしRlを備える。分圧抵抗R1ないしRlは基準電源Vrefと第2バッファー260jとの間に位置されて電圧を分圧する。実際に、分圧抵抗R1ないしRlは基準電源Vrefと第2バッファー260jから供給される補償電圧との間の電圧を分圧して複数の階調電圧V0ないしV2k-1を生成し、生成された階調電圧V0ないしV2k-1をDAC250jに供給する。
DAC250jは、データのビット値に対応して階調電圧V0ないしV2k-1の中のいずれか一つの階調電圧を選択し、選択された階調電圧をフリーチャージング部300jに供給する。ここで、DAC250jから選択された階調電圧はデータ信号DSとして利用される。
フリーチャージング部300jは、第14トランジスターM14及び第15トランジスターM15を備える。第14トランジスターM14は、DAC250jと第1バッファー270jとの間に設置されて図14に図示された第3制御信号CS3によって制御される。すなわち、第14トランジスターM14は水平期間の第2期間にターンオンされてDAC250jから供給されるデータ信号DSを第1バッファー270jに供給する。
第15トランジスターM15は、フリーチャージング電圧源Vpと第1バッファー270jとの間に設置されて第4制御信号CS4によって制御される。すなわち、第15トランジスターM15は水平期間の第0期間にターンオンされてフリーチャージング電圧Vpを第1バッファー270jに供給する。
第1バッファー270jは、フリーチャージング部300jから供給されるフリーチャージング電圧Vp及びデータ信号DSをスイッチング部290jに伝達する。
スイッチング部290jは、第11トランジスターM11を備える。このような第11トランジスターM11は第1制御信号CS1によって制御される。すなわち、第11トランジスターM11は水平期間の第0期間及び第2期間にターンオンされてフリーチャージング電圧Vp及びデータ信号DSをデータ線Djに供給する。
電流シンク部280jは、第2制御信号CS2によって制御される第12トランジスターM12及び第13トランジスターM13と、第13トランジスターM13の第1電極に接続される電流源Imaxと、第3ノードN3と基底電圧源GNDとの間に接続される第3キャパシタC3とを備える。
第12トランジスターM12のゲート電極は、第13トランジスターM13のゲート電極に接続され、第2電極は第13トランジスターM13の第2電極とデータ線Djに接続される。そして、第12トランジスターM12の第1電極は第2バッファー260jに接続される。このような第12トランジスターM12は第2制御信号CS2によって水平期間の第1期間の間ターンオンされる。
第13トランジスターM13のゲート電極は、第12トランジスターM12のゲート電極に接続され、第2電極はデータ線Djに接続される。そして、第13トランジスターM13の第1電極は電流源Imaxに接続される。このような第13トランジスターM13は第2制御信号CS2によって1水平期間1Hの第1期間の間ターンオンされる。
電流源Imaxは、画素140が最大輝度に発光される時発光素子OLEDに供給されなければならない電流を第12トランジスターM12及び第13トランジスターM13がターンオンされる第2期間の間画素140から供給を受ける。
第3キャパシタC3は、電流源Imaxによって画素140から電流がシンクされる時第3ノードN3に印加される補償電圧を保存する。実際に、第3キャパシタC3は第2期間の間第3ノードN3に印加される補償電圧を充電し、第12トランジスターM13及び第13トランジスターM13がターンオフされても第3ノードN3の補償電圧を一定に維持する。
第2バッファー260jは、第3ノードN3に印加される補償電圧、すなわち、第3キャパシタC3に充電された電圧を電圧生成部240jに供給する。すると、電圧生成部240jは基準電源Vrefと第2バッファー260jから供給される補償電圧との間の電圧を分圧するようになる。ここで、第3ノードN3に印加される補償電圧は画素140に含まれたトランジスターの移動度などによって画素140ごとに同一または相異なるように設定される。実際に、j個の電圧生成部2401ないし240jにそれぞれ供給される補償電圧は現在接続された画素140によって決まる。
一方、j個の電圧生成部2401ないし240jで互いに異なる補償電圧が供給されたらj個のチャンネルごとに設置されるDAC2501ないし250jに供給される階調電圧V0ないしV2k-1の電圧値も相異なるように設定される。ここで、階調電圧V0ないしV2k-1はそれぞれのデータ線D1ないしDjが現在接続された画素140によって制御されるから画素140に含まれたトランジスターの移動度などがバラ付いても画素部130では均一な画像を表示することができる。
図14は、図13に図示されたスイッチング部、電流シンク部、フリーチャージング部及び画素に供給される駆動波形を表す図面である。
図13及び図14を参照して画素140に供給されるデータ信号DSの電圧値を詳しく説明する。まず、第n-1走査線Sn-1に走査信号が供給される。第n-1走査線Sn-1に走査信号が供給されれば第3トランジスターM3及び第5トランジスターM5がターンオンされる。すると、第2ノードN2には第1電源ELVDDで第4トランジスターM4のしきい値電圧を差し引いた電圧値が印加され、第1ノードN1には基準電源Vrefの電圧が印加される。この時、第2キャパシタC2には第1電源ELVDDの電圧降下電圧及び第4トランジスターM4のしきい値電圧に対応される電圧が充電される。
実際に、第1ノードN1及び第2ノードN2のそれぞれに印加される電圧は数式(1)のように表現することができる。
一方、第n-1走査線Sn-1に供給される走査信号がオフされる時点と第n走査線Snに走査信号が供給される時点との間の期間の間第1ノードN1及び第2ノードN2はフローティング状態に設定される。したがって、第2キャパシタC2に充電される電圧値は変化されない。
以後、第n走査線Snに走査信号が供給されて第1トランジスターM1及び第2トランジスターM2がターンオンされる。そして、第n走査線Snに走査信号が供給される期間の中で第0期間の間第15トランジスターM15及び第11トランジスターM11がターンオンされる。
第15トランジスターM15及び第11トランジスターM11がターンオンされればフリーチャージング電圧Vpが第15トランジスターM15、第1バッファー270j、第11トランジスターM11、データ線Dj及び第1トランジスターM1を経由して第1ノードN1に供給される。この時、第1キャパシタC1にはフリーチャージング電圧Vpに対応する電圧が充電される。ここで、フリーチャージング電圧Vpの電圧値は電流源Imaxの電流値に対応されて決まる。
実際に、第4トランジスターM4から電流源Imaxに対応する電圧が流れるようにフリーチャージング電圧Vpの電圧値が設定される。つまり、フリーチャージング電圧Vpの電圧値は第4トランジスターM4から画素140が最大輝度に発光される時の電流が流れるように設定される。
以後、水平期間の第1期間の間第12トランジスターM12及び第13トランジスターM13がターンオンされる。第12トランジスターM12及び第13トランジスターM13がターンオンされれば第1電源ELVDD、第4トランジスターM4、第2トランジスターM2、データ線Dj及び第13トランジスターM13を経由して電流源Imaxに対応される電流がシンクされる。
この時、第4トランジスターM4には電流源Imaxの電流が流れるから数式(2)のように表現することができる。数式(2)のような電流が第4トランジスターM4に流れる時第2ノードN2に印加される電圧は数式(3)のように表現することができる。そして、第2キャパシタC2のカップリングによって第1ノードN1に印加される電圧は数式(4)のように表現することができる。
ここで、第1ノードN1に印加される電圧VN1は理想的に第3ノードN3に印加される電圧VN3及び第4ノードN4に印加される電圧VN4と同じに設定される。すなわち、電流源Imaxによって電流がシンクされる時第4ノードN4には数式(4)のような電圧が印加される。
一方、第0期間の間フリーチャージング電圧Vpによって第1キャパシタC1に所定の電圧が充電されたので、第4ノードN4に数式(4)のような電圧が印加される時間を最小化することができる。
そして、数式(4)に図示されたように第3ノードN3及び第4ノードN4に印加される電圧は現在電流がシンクされる画素140に含まれたトランジスターの移動度などの影響を受けるようになる。したがって、電流源Imaxによって電流がシンクされる時第3ノードN3及び第4ノードN4に印加される電圧値はそれぞれの画素1409ごとに相異なるように決まる(移動度が相異なっている場合)。
一方、数式(4)によって具現された電圧が第4ノードN4に印加される時電圧生成部240jの電圧Vdiffは数式(5)のように表現することができる。そして、DAC250jからデータに対応してf(fは自然数)個の階調電圧の中のh(hはf以下の自然数)番目階調電圧を選択したら第1バッファー270jに供給される電圧Vbは数式(6)のように表現することができる。
一方、第1期間の間電流がシンクされて第3キャパシタC3に数式(4)のような電圧が充電された後、第3期間の間第12トランジスターM12及び第13トランジスターM13がオフされ、第14トランジスターM14及び第11トランジスターM11がターンオンされる。この時、第3キャパシタC3は自分に充電された電圧値を維持する。したがって、第3ノードN3の電圧値は数式(4)のように維持することができる。
水平期間の第2期間の間第14トランジスターM14及び第11トランジスターM11がターンオンされれば、DAC250jから選択されたデータ信号が第1バッファー270j、データ線Dj及び第1トランジスターM1を経由して第1ノードN1に供給される。すなわち、第1ノードN1には数式(6)のような電圧が供給される。そして、第2キャパシタC2のカップリングによって第2ノードN2に印加される電圧は数式(7)のように表現することができる。この時、第4トランジスターM4を経由して流れる電流は数式(8)のように表すことができる。
数式(8)を参照すれば、本発明において第4トランジスターM4に流れる電流は、電圧生成部240jから生成された階調電圧によって決まる。すなわち、本発明では第4トランジスターM4のしきい値電圧、移動度などに無関係に階調電圧によって決まる電流が第4トランジスターM4に流れることができ、これによって均一な画像を表示することができる。そして、本発明では第0期間の間フリーチャージング電圧Vpを画素140に供給するから電流がシンクされる第1期間の駆動時間を短縮させることができる。
本発明は添付された図面に図示された実施形態を参照して説明されたが、これは例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、多様な変形及び均等な他の実施形態が可能であるということを理解することができる。
従来の発光表示装置を表す図面である。 本発明の実施形態による発光表示装置を表す図面である。 図2に図示された画素の一例を表す回路図である。 図3に図示された画素の駆動方法を表す波形図である。 図2に図示された画素の他の例を表す回路図である。 図2に図示されたデータ駆動回路の一例を表すブロック図である。 図2に図示されたデータ駆動回路の他の例を表すブロック図である。 電圧生成部、デジタル-アナログ変換器、第1バッファー、第2バッファー、スイッチング部、電流シンク部及び画素の連結関係の一例を表す図面である。 図8に図示された画素、スイッチング部及び電流シンク部の駆動方法を表す波形図である。 図8に図示されたスイッチング部の他の例を表す図面である。 電圧生成部、デジタル-アナログ変換器、第1バッファー、第2バッファー、スイッチング部、電流シンク部及び画素の連結関係の他の例を表す図面である。 図2に図示されたデータ駆動回路のまた他の例を表すブロック図である。 図12に図示された電圧生成部、デジタル-アナログ変換器、第1バッファー、第2バッファー、スイッチング部、電流シンク部及び画素の連結関係を表す図面である。 図13に図示された電圧生成部、スイッチング部及び電流シンク部の駆動方法を表す波形図である。
符号の説明
110；走査駆動部
120；データ駆動部
130；画素部
140；画素
142；画素回路
150；タイミング制御部
200；データ駆動回路
210；シフトレジスター部
220；サンプリングラッチ部
230；ホルディングラッチ部
240；ガンマ電圧部
250；デジタル-アナログ変換部
260、270；バファー部
280；電流供給部
290；選択部
300；レベルシフタ部

Claims (38)

  1. データ線のそれぞれに接続された画素より前記データ線を介して所定の電流が流れるように制御する複数の電流シンク部と、
    前記所定の電流が流れる時、前記電流シンク部で生成される補償電圧を利用して階調電圧の電圧値を再設定する複数の電圧生成部と、
    外部から供給されるデータのビット値に対応して前記階調電圧の中のいずれか一つの階調電圧をデータ信号として選択する複数のデジタルアナログ変換器と、
    前記データ信号を前記データ線に供給するための複数のスイッチング部とを備え、
    前記電流シンク部のそれぞれは、水平期間の第1期間の間前記所定の電流の供給を受け、
    前記所定の電流の電流値は、前記画素が最大輝度に発光される時流れる電流と同じに設定され、
    前記電流シンク部のそれぞれは、前記所定の電流を前記補償電圧に変換する手段を備えることを特徴とするデータ駆動回路。
  2. 前記電流シンク部のそれぞれは、
    前記データ線に接続された画素から前記所定の電流の供給を受けることを特徴とする請求項1に記載のデータ駆動回路。
  3. 前記所定の電流を前記補償電圧に変換する手段は、
    前記所定の電流の供給を受けるための電流源と、
    前記データ線と前記電圧生成部との間に設置されて前記第1期間の間ターンオンされる第1トランジスターと、
    前記データ線と前記電流源との間に設置されて前記第1期間の間ターンオンされる第2トランジスターと、
    前記データ線に所定の電流が流れる時前記第1トランジスターに印加される前記補償電圧を充電するためのキャパシタとを備え、
    前記第1トランジスターのゲート電極は、第2トランジスターのゲート電極に接続され、
    前記第2トランジスターのゲート電極は、第1トランジスターのゲート電極に接続され、
    前記キャパシタは、第1トランジスターの第1電極に接続されることを特徴とする請求項2に記載のデータ駆動回路。
  4. 前記スイッチング部のそれぞれは、
    前記水平期間の中の前記第1期間以後の第2期間の間前記データ線とデジタルアナログ変換器とを接続させることを特徴とする請求項2に記載のデータ駆動回路。
  5. 前記スイッチング部のそれぞれは、
    前記第2期間の間ターンオンされる少なくとも一つのトランジスターを備えることを特徴とする請求項4に記載のデータ駆動回路。
  6. 前記スイッチング部のそれぞれは、
    2個のトランジスターを具備し、前記2個のトランジスターはトランスミッションゲート形態に接続されることを特徴とする請求項5に記載のデータ駆動回路。
  7. 前記電圧生成部のそれぞれは、
    前記階調電圧を生成するために第1側端子と第2側端子との間に接続される複数の分圧抵抗を備えることを特徴とする請求項1に記載のデータ駆動回路。
  8. 前記第1側端子は、
    基準電源の供給を受け、前記第2側端子は前記補償電圧の供給を受けることを特徴とする請求項7に記載のデータ駆動回路。
  9. 前記デジタルアナログ変換器と前記スイッチング部との間にそれぞれ設置される第1バッファーと、
    前記電流シンク部と前記電圧生成部との間にそれぞれ設置される第2バッファーとを備えることを特徴とする請求項1に記載のデータ駆動回路。
  10. 順次サンプリングパルスを生成するためのシフトレジスターを含むシフトレジスター部と;
    前記サンプリングパルスに応答して前記データの供給を受けるための複数のサンプリングラッチを含むサンプリングラッチ部と;
    前記サンプリングラッチに保存されたデータの供給を受け、自分に保存されたデータを前記デジタルアナログ変換器に供給するためのホルディングラッチを含むホルディングラッチ部とを備えることを特徴とする請求項1に記載のデータ駆動回路。
  11. 前記ホルディングラッチ部に保存された前記データの電圧レベルを上昇させて前記デジタルアナログ変換器に供給するためのレベルシフタ部をさらに備えることを特徴とする請求項10に記載のデータ駆動回路。
  12. 前記水平期間中の、第1期間以前の第0期間の間前記データ線に接続された画素にプリチャージング電圧を供給するための少なくとも一つのプリチャージング部をさらに備えることを特徴とする請求項2に記載のデータ駆動回路。
  13. データ線に接続された画素にプリチャージング電圧を供給するための少なくとも一つのプリチャージング部と；
    前記画素から前記データ線を介して所定の電流の供給を受ける少なくとも一つの電流シンク部と；
    前記所定の電流が流れる時、前記電流シンク部で生成される補償電圧を利用して階調電圧の電圧値を再設定する少なくとも一つの電圧生成部と；
    外部から供給されるデータのビット値に対応して前記階調電圧の中のいずれか一つの階調電圧をデータ信号として選択する少なくとも一つのデジタル-アナログ変換器と；
    前記データ信号を前記データ線に供給するための少なくとも一つのスイッチング部とを備え、
    前記電流シンク部は、水平期間の第1期間の間前記所定の電流の供給を受け、
    前記所定の電流の電流値は、前記画素が最大輝度に発光される時流れる電流と同じに設定され、
    前記電流シンク部のそれぞれは、前記所定の電流を前記補償電圧に変換する手段を備えることを特徴とするデータ駆動回路。
  14. 前記プリチャージング部は、
    前記デジタル-アナログ変換器と前記スイッチング部との間に位置されることを特徴とする請求項13に記載のデータ駆動回路。
  15. 前記プリチャージング部は、
    プリチャージング電圧源と前記スイッチング部との間に設置されて各水平期間の第0期間の間ターンオンされる第1トランジスターと；
    前記デジタル-アナログ変換器と前記スイッチング部との間に設置されて各水平期間の第2期間の間ターンオンされる第2トランジスターとを備えることを特徴とする請求項14に記載のデータ駆動回路。
  16. 前記プリチャージング電圧源の電圧値は、
    前記画素に前記所定の電流が流れるように設定されることを特徴とする請求項15に記載のデータ駆動回路。
  17. 前記電流シンク部は、
    各水平期間で前記第0期間及び第2期間の間の第1期間の間前記所定の電流の供給を受けることを特徴とする請求項15に記載のデータ駆動回路。
  18. 前記スイッチング部は、
    第0期間及び第2期間の間前記データ線と前記プリチャージング部とを接続させるための少なくとも一つのトランジスターを備えることを特徴とする請求項15に記載のデータ駆動回路。
  19. 走査線、データ線及び発光制御線に接続されるように位置される複数の画素を含む画素部と;
    前記走査線に走査信号を順次供給し、前記発光制御線に発光制御信号を順次供給するための走査駆動部と;
    それぞれの水平期間の第1期間の間前記データ線に接続された画素から所定の電流を流し、前記データ線を介してデータ駆動回路の電流シンク部に供給することによって、前記電流シンク部で発生する補償電圧を利用して階調電圧の電圧値を再設定し、前記再設定された階調電圧を利用してデータ信号を生成する少なくとも一つのデータ駆動回路とを備え、
    前記所定の電流の電流値は、前記画素が最大輝度に発光される時流れる電流と同じに設定され、
    前記電流シンク部のそれぞれは、前記所定の電流を前記補償電圧に変換する手段を備えることを特徴とする発光表示装置。
  20. 前記画素のそれぞれは
    第1電源と；
    前記第1電源から所定の電流の供給を受ける発光素子と；
    前記データ線に接続されて現在の走査線に走査信号が供給される時ターンオンされる第1トランジスター及び第2トランジスターと；
    前記第1トランジスターの第2電極と基準電源との間に接続されて以前の走査線に走査信号が供給される時ターンオンされる第3トランジスターと；
    前記発光素子に供給される電流量を制御するための第4トランジスターと；
    前記第4トランジスターのゲート電極と第2電極との間に接続されて前記以前の走査線に走査信号が供給される時ターンオンされて第4トランジスターをダイオード形態で接続させるための第5トランジスターとを備え、
    前記第2トランジスターの第2電極は、前記第4トランジスターの第2電極に接続されることを特徴とする請求項19に記載の発光表示装置。
  21. 前記画素のそれぞれは、
    前記第1トランジスターの第2電極と前記第1電源との間に接続される第1キャパシタと；
    前記第1トランジスターの第2電極と前記第4トランジスターのゲート電極との間に接続される第2キャパシタとを備えることを特徴とする請求項20に記載の発光表示装置。
  22. 前記画素のそれぞれは、
    前記第4トランジスターのゲート電極と前記第1電源との間に接続される第1キャパシタと；
    前記第1トランジスターの第2電極と前記第4トランジスターのゲート電極との間に接続される第2キャパシタとを備えることを特徴とする請求項20に記載の発光表示装置。
  23. 前記第4トランジスターの第2電極と前記発光素子との間に接続されて前記発光制御信号が供給される時ターンオフされ、その他の期間の間ターンオンされる第6トランジスターをさらに備えることを特徴とする請求項20に記載の発光表示装置。
  24. 前記データ駆動回路のそれぞれは、
    前記水平期間の第1期間の間前記画素から前記所定の電流の供給を受けるための複数の電流シンク部と；
    前記所定の電流が流れる時生成される前記補償電圧を利用して前記階調電圧の電圧値を再設定する複数の電圧生成部と；
    外部から供給されるデータのビット値に対応して前記階調電圧の中のいずれか一つの階調電圧を前記データ信号として選択する複数のデジタルアナログ変換器と；
    前記水平期間の中の前記第1期間を除いた第2期間の間前記データ信号を前記データ線に供給するための複数のスイッチング部とを備えることを特徴とする請求項20に記載の発光表示装置。
  25. 前記所定の電流を前記補償電圧に変換する手段は、
    前記所定の電流の供給を受けるための電流源と；
    前記データ線と前記電圧生成部との間に設置されて前記第1期間の間ターンオンされる第12トランジスターと；
    前記データ線と前記電流源との間に設置されて前記第1期間の間ターンオンされる第13トランジスターと；
    前記データ線に所定の電流が流れる時前記第12トランジスターに印加される前記補償電圧を充電するためのキャパシタとを備えることを特徴とする請求項24に記載の発光表示装置。
  26. 前記スイッチング部のそれぞれは、
    前記第2期間の間ターンオンされる少なくとも一つのトランジスターを備えることを特徴とする請求項24に記載の発光表示装置。
  27. 前記スイッチング部のそれぞれは、
    2個のトランジスターを具備し、前記2個のトランジスターはトランスミッションゲート形態に接続されることを特徴とする請求項26に記載の発光表示装置。
  28. 前記電圧生成部のそれぞれは、
    前記階調電圧を生成するために第1側端子と第2側端子との間に接続される複数の分圧抵抗を備えることを特徴とする請求項24に記載の発光表示装置。
  29. 前記第1側端子は、
    前記基準電源の供給を受け、前記第2側端子は前記補償電圧の供給を受けることを特徴とする請求項28に記載の発光表示装置。
  30. 前記デジタルアナログ変換器と前記スイッチング部との間にそれぞれ設置される第1バッファーと；
    前記電流シンク部と前記電圧生成部との間にそれぞれ設置される第2バッファーとを備えることを特徴とする請求項24に記載の発光表示装置。
  31. 前記水平期間中の、第1期間以前の第0期間の間前記データ線に接続された画素にプリチャージング電圧を供給するための少なくとも一つのプリチャージング部をさらに備えることを特徴とする請求項24に記載の発光表示装置。
  32. (a)画素から前記画素のそれぞれに接続されたデータ線に所定の電流が流れ、前記データ線を介してデータ駆動回路の電流シンク部に供給されるように制御する段階と；
    (b)前記所定の電流に対応される補償電圧が前記電流シンク部で生成される段階と；
    (c)前記補償電圧を利用して階調電圧の電圧値を再設定する段階と；
    (d)外部から供給されるデータのビット値に対応して前記階調電圧の中のいずれか一つの電圧を選択して前記データ線に供給する段階とを含み、
    前記電流シンク部は、水平期間の第1期間の間前記所定の電流の供給を受け、
    前記(a)段階では、前記データ駆動回路で前記画素が最大輝度で発光する時流れる電流と同じ電流の供給を受け、
    前記電流シンク部のそれぞれは、前記所定の電流を前記補償電圧に変換する手段を備えることを特徴とする発光表示装置の駆動方法。
  33. 前記(c)段階では、
    それぞれのチャンネルごとに位置される電圧生成部が前記階調電圧を再設定することを特徴とする請求項32に記載の発光表示装置の駆動方法。
  34. 前記(d)段階では、
    前記それぞれのチャンネルごとに位置されるデジタル-アナログ変換器により前記データに対応して自分に供給される前記階調電圧の中のいずれか一つを選択することを特徴とする請求項33に記載の発光表示装置の駆動方法。
  35. 前記補償電圧は、
    それぞれバッファーを経由して前記電圧生成部に供給されることを特徴とする請求項33に記載の発光表示装置の駆動方法。
  36. 前記データ線に供給される階調電圧は、
    バッファーを経由して供給されることを特徴とする請求項32に記載の発光表示装置の駆動方法。
  37. 走査信号によって選択された画素に所定のプリチャージング電圧を供給する段階と；
    前記プリチャージング電圧が供給された画素から前記画素に接続されたデータ線を介してデータ駆動回路の電流シンク部に所定の電流が供給される段階と；
    前記所定の電流が供給される時前記電流シンク部で生成される補償電圧を利用して階調電圧の電圧値を再設定する段階と；
    外部から供給されるデータのビット値に対応して前記階調電圧の中のいずれか一つの階調電圧をデータ信号として選択して前記画素に供給する段階とを含み、
    前記電流シンク部は、水平期間の第1期間の間前記所定の電流の供給を受け、
    前記所定の電流は、前記画素が最大輝度で発光する時流れる電流と同じ電流値に設定され、
    前記電流シンク部のそれぞれは、前記所定の電流を前記補償電圧に変換する手段を備えることを特徴とする発光表示装置の駆動方法。
  38. 前記プリチャージング電圧の電圧値は、
    前記画素に所定の電流が流れるように設定されることを特徴とする請求項37に記載の発光表示装置の駆動方法。
JP2005333008A 2005-08-10 2005-11-17 データ駆動回路とこれを利用した発光表示装置及びその駆動方法 Active JP4794994B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0073047 2005-08-10
KR1020050073047A KR100658265B1 (ko) 2005-08-10 2005-08-10 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법

Publications (2)

Publication Number Publication Date
JP2007047721A JP2007047721A (ja) 2007-02-22
JP4794994B2 true JP4794994B2 (ja) 2011-10-19

Family

ID=37721894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005333008A Active JP4794994B2 (ja) 2005-08-10 2005-11-17 データ駆動回路とこれを利用した発光表示装置及びその駆動方法

Country Status (3)

Country Link
JP (1) JP4794994B2 (ja)
KR (1) KR100658265B1 (ja)
CN (1) CN100593186C (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259043B2 (en) * 2007-06-07 2012-09-04 Honeywell International Inc. Hybrid driver for light-emitting diode displays
US7859501B2 (en) * 2007-06-22 2010-12-28 Global Oled Technology Llc OLED display with aging and efficiency compensation
JP5254998B2 (ja) * 2008-01-07 2013-08-07 パナソニック株式会社 表示装置及び駆動方法
KR100902245B1 (ko) * 2008-01-18 2009-06-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
US8405582B2 (en) 2008-06-11 2013-03-26 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
JP4605261B2 (ja) * 2008-06-23 2011-01-05 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
CN101783126B (zh) * 2010-03-11 2015-06-17 矽创电子股份有限公司 具有电容驱动的显示面板的驱动电路
CN102063885B (zh) * 2010-07-20 2016-03-02 矽创电子股份有限公司 显示面板的驱动电路
KR20120028426A (ko) 2010-09-14 2012-03-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그것의 구동 방법
TWI427597B (zh) 2011-08-11 2014-02-21 Innolux Corp 顯示器及其驅動方法
CN102930819B (zh) * 2011-08-11 2015-05-06 群康科技(深圳)有限公司 显示器及其驱动方法
KR101990109B1 (ko) * 2012-12-14 2019-06-19 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
KR102074423B1 (ko) * 2013-07-22 2020-02-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102089337B1 (ko) * 2013-12-27 2020-03-16 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR20160020650A (ko) * 2014-08-13 2016-02-24 삼성디스플레이 주식회사 데이터 드라이버 및 이의 구동 방법
CN104409051A (zh) * 2014-12-24 2015-03-11 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN104778926B (zh) * 2015-05-11 2016-03-30 京东方科技集团股份有限公司 一种驱动电路、显示基板及其驱动方法、显示装置
CN106023891B (zh) 2016-07-22 2018-05-04 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板
KR102312349B1 (ko) * 2017-06-30 2021-10-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102449454B1 (ko) * 2017-12-11 2022-10-04 삼성디스플레이 주식회사 계조 확장이 가능한 표시 장치
CN108665849B (zh) * 2018-05-03 2020-04-10 武汉精测电子集团股份有限公司 一种基于多组伽马调节及电源动态调整的方法及装置
CN108665852A (zh) * 2018-07-23 2018-10-16 京东方科技集团股份有限公司 像素电路、驱动方法、有机发光显示面板及显示装置
KR102682717B1 (ko) * 2020-12-24 2024-07-12 엘지디스플레이 주식회사 표시장치 및 그의 구동방법
CN112289270B (zh) * 2020-12-28 2021-03-23 上海视涯技术有限公司 一种源极驱动电路、显示装置及像素驱动方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115673A (ja) * 1995-10-13 1997-05-02 Sony Corp 発光素子又は装置、及びその駆動方法
EP0923067B1 (en) * 1997-03-12 2004-08-04 Seiko Epson Corporation Pixel circuit, display device and electronic equipment having current-driven light-emitting device
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
JP2000056730A (ja) * 1998-06-05 2000-02-25 Canon Inc 画像形成装置及び画像形成方法
JP4138102B2 (ja) * 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
JP2001022323A (ja) * 1999-07-02 2001-01-26 Seiko Instruments Inc 発光表示器駆動回路
KR100888004B1 (ko) * 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
JP2002304156A (ja) * 2001-01-29 2002-10-18 Semiconductor Energy Lab Co Ltd 発光装置
JP2002278513A (ja) * 2001-03-19 2002-09-27 Sharp Corp 電気光学装置
JP3617821B2 (ja) * 2001-05-15 2005-02-09 シャープ株式会社 表示装置
JP4650601B2 (ja) * 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP3833100B2 (ja) * 2001-11-08 2006-10-11 キヤノン株式会社 アクティブマトリックス型ディスプレイ
JP2003202837A (ja) * 2001-12-28 2003-07-18 Pioneer Electronic Corp 表示パネルの駆動装置及び駆動方法
JP2003255901A (ja) * 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 有機ｅｌディスプレイの輝度制御方法および輝度制御回路
US6806497B2 (en) * 2002-03-29 2004-10-19 Seiko Epson Corporation Electronic device, method for driving the electronic device, electro-optical device, and electronic equipment
GB2389951A (en) * 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Display driver circuits for active matrix OLED displays
JP4230746B2 (ja) * 2002-09-30 2009-02-25 パイオニア株式会社 表示装置及び表示パネルの駆動方法
JP4423848B2 (ja) * 2002-10-31 2010-03-03 ソニー株式会社 画像表示装置、および、その色バランス調整方法
DE10254511B4 (de) * 2002-11-22 2008-06-05 Universität Stuttgart Aktiv-Matrix-Ansteuerschaltung
KR100490624B1 (ko) * 2003-02-10 2005-05-17 삼성에스디아이 주식회사 화상 표시 장치
JP3950845B2 (ja) * 2003-03-07 2007-08-01 キヤノン株式会社 駆動回路及びその評価方法
JP4158570B2 (ja) * 2003-03-25 2008-10-01 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
JP2005148679A (ja) * 2003-11-20 2005-06-09 Sony Corp 表示素子、表示装置、半導体集積回路及び電子機器
JP5128287B2 (ja) * 2004-12-15 2013-01-23 イグニス・イノベイション・インコーポレーテッド 表示アレイのためのリアルタイム校正を行う方法及びシステム
KR100754131B1 (ko) * 2005-08-01 2007-08-30 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 유기 발광 표시장치 및그의 구동방법
KR100703463B1 (ko) * 2005-08-01 2007-04-03 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 유기 발광 표시장치 및그의 구동방법
KR100703492B1 (ko) * 2005-08-01 2007-04-03 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 유기 발광 표시장치
KR100703500B1 (ko) * 2005-08-01 2007-04-03 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100698700B1 (ko) * 2005-08-01 2007-03-23 삼성에스디아이 주식회사 발광 표시장치
KR100698699B1 (ko) * 2005-08-01 2007-03-23 삼성에스디아이 주식회사 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법

Also Published As

Publication number Publication date
CN100593186C (zh) 2010-03-03
JP2007047721A (ja) 2007-02-22
CN1912978A (zh) 2007-02-14
KR100658265B1 (ko) 2006-12-14

Similar Documents

Publication Publication Date Title
JP4794994B2 (ja) データ駆動回路とこれを利用した発光表示装置及びその駆動方法
JP4790526B2 (ja) データ駆動回路、これを利用した発光表示装置、及びその駆動方法
JP4611930B2 (ja) データ駆動回路、これを利用した有機発光表示装置、及びその駆動方法
JP4790486B2 (ja) データ駆動回路、これを利用した発光表示装置、及びその駆動方法
KR100698700B1 (ko) 발광 표시장치
KR100698699B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
JP4890917B2 (ja) データ駆動回路とこれを利用した有機発光表示装置
JP4384103B2 (ja) 画素及びこれを利用した発光表示装置
JP4535442B2 (ja) データ集積回路およびこれを用いる発光表示装置とその駆動方法
US20140125713A1 (en) Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
KR100703430B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR100700846B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100645696B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100703429B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR100645695B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100658266B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100707625B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090416

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110727

R150 Certificate of patent or registration of utility model

Ref document number: 4794994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250