JP3617821B2 - 表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子やＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅ ）素子等の電気光学素子をマトリックス状に配置して構成される表示装置に関する。
【０００２】
【従来の技術】
近年、前記有機ＥＬ素子やＦＥＤ素子等の自発光デバイスを用いた薄型表示装置の開発が活発に行われている。これら自発光デバイスでは、素子の発光輝度が素子を流れる電流密度に比例することが知られている。また、素子特性、特に印加電圧−電流特性がばらつくことが知られており、これらデバイスでは定電流源を用いた駆動回路が好ましいとされている。しかしながら、実際に定電流源を構成することは困難であるので、定電圧源を用いて定電流駆動回路を構成している。この場合、素子を流れる電流を検出する手段を設け、その検出手段で検出した電流が一定になるよう制御する方法が提案されている。
【０００３】
図３２は、そのような電流検出手段を用いて輝度補正を行うようにした一例の有機ＥＬディスプレイ１０１を示す図であり、特開２０００−１８７４６７号公報で示されたものである。このディスプレイ１０１は、パッシブ駆動のディスプレイであり、有機ＥＬパネル１０２は、相互に直交するそれぞれ複数の陰極ｃ０〜ｃｎおよび陽極ｓ０〜ｓｍによって表示領域がマトリックス状に区画され、前記各表示領域極に有機ＥＬ素子１０３が配置されて構成されている。
【０００４】
前記有機ＥＬパネル１０２の外部には、または一体で、前記陰極ｃ０〜ｃｎを駆動するための陰極駆動回路１０４、各陽極ｓ０〜ｓｍを個別に駆動するための陽極駆動回路ｐｇ０〜ｐｇｍ、および前記陽極駆動回路ｐｇ０〜ｐｇｍからの各出力電流をそれぞれ検出するための電流検出回路ｉｓ０〜ｉｓｍが設けられている。前記電流検出回路ｉｓ０〜ｉｓｍ（総称するときは参照符ｉｓで示す）で検出した電流値を制御装置１０５へ入力し、検出した電流値に応じて、各表示領域の表示情報に対応した点灯時間または点灯電流を調整する構成となっている。
【０００５】
前記電流検出回路ｉｓは、たとえば図３３で示すように、各陽極ｓ０〜ｓｍへのラインに抵抗ｒ１を直列に介在し、その抵抗ｒ１の端子間電圧をＡ／Ｄ変換回路１０６で検出し、出力する構成となっている。
【０００６】
また、図３４は、前記のような電流検出手段を用いて輝度補正を行うようにした他の例の有機ＥＬディスプレイ１１１を示す図であり、特開平１０−２５４４１０号公報で示されたものである。このディスプレイ１１１は、アクティブ駆動のディスプレイであり、表示パネル１１２の全有機ＥＬ素子を、コントローラ１１３は、走査回路１１４および電源回路１１５を介して一定の定電圧で駆動し、その際に後述するようにして測定した電流値を電流値メモリ１１６に記憶しておき、その記憶データとＡ／Ｄ変換回路１１７を通して外部から入力された表示データとを演算回路１１８で処理し、得られた表示データをフレームメモリ１１９および書込み回路１２０を介して各画素に与えることで、各画素を流れる電流値の総和を調整している。
【０００７】
このアクティブ駆動の場合、表示パネル１１２の各画素１２１は、図３５に示すような構成となる。すなわち、表示データを取込むＴＦＴ１２２と、その取込んだ表示データを記憶するコンデンサ１２３と、有機ＥＬ素子１２４と、コンデンサ１２３の出力電圧に対応して有機ＥＬ素子１２４を駆動するＴＦＴ１２５と、有機ＥＬ素子１２４を流れる電流を測定する電流検出器１２６とを備えて構成されている。
【０００８】
走査信号線を選択することで前記ＴＦＴ１２２を導通状態とし、データ信号線の電圧をコンデンサ１２３へ蓄える。ＴＦＴ１２２を非導通状態としている間も、このコンデンサ１２３の電圧によってＴＦＴ１２５を制御し、有機ＥＬ素子１２４を流れる電流量を調整している。そこで、前記電流検出器１２６をＴＦＴ１２５と有機ＥＬ素子１２４との間に配置し、該電流検出器１２６の出力をＡ／Ｄ変換回路１２７でデジタルデータ化し、前記電流値メモリ１１６へ記憶させ、前記のような電流値の総和の調整を行っている。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、相互に交差する複数の第１および第２の信号線で区画された各領域に電気光学素子を備え、その電気光学素子が、それぞれ対応する第１のアクティブ素子によって、前記第１の信号線で選択されている間に、第２の信号線に出力される信号レベルに対応した表示を行うように駆動される表示装置において、第１の信号線を順に走査してゆく１走査期間内で、下位のビットのデータを表示して残った時間を上位のビットのデータの表示に用いることができ、複数の各ビットに対して等間隔の走査期間を設定しても、表示期間中の非走査期間や非発光期間を短くすることができる新規な時間分割階調表示を実現する表示装置を提供することである。
また、上述のような従来技術において、前記特開２０００−１８７４６７号のディスプレイ１０１のようなパッシブ駆動の表示装置では、陰極ｃ０〜ｃｎを順次選択してゆくので、陽極ｓ０〜ｓｍを流れる電流を測定すれば、選択している陰極ｃ０〜ｃｎとの交点になる有機ＥＬ素子１０３の電流を測定することができる。しかしながら、特開平１０−２５４４１０号の有機ＥＬディスプレイ１１１のようにアクティブ駆動の表示装置では、前述のように、走査信号線が非選択状態でも、コンデンサ１２３の電圧によってＴＦＴ１２５を制御し、有機ＥＬ素子１２４には電流が流れている。このため、各有機ＥＬ素子１２４毎にしか電流測定を行うことができず、前記パッシブ駆動の場合のような表示領域外で、信号線毎にまとめて、効率的に電流を測定することができないという問題がある。また、各有機ＥＬ素子１２４の面積、すなわち開口率を向上することができないという問題もある。
【００１０】
本発明の他の目的は、アクティブ駆動であっても、各電気光学素子の電流値検出を効率的に行うことができるとともに、開口率を向上することができる表示装置を提供することである。
【００１１】
【課題を解決するための手段】
本発明の表示装置は、相互に交差する複数の第１および第２の信号線で区画された各領域に電気光学素子を備え、その電気光学素子が、それぞれ対応する第１のアクティブ素子によって、前記第１の信号線で選択されている間に、第２の信号線に出力される信号レベルに対応した表示を行うように駆動される表示装置において、前記第２の信号線に沿って配設されて前記電気光学素子へ負荷電流を供給する第１の電源線の電流を測定する電流測定手段と、前記電流測定手段で測定されたデータを保持する記憶手段と、外部から入力される表示データを前記記憶手段から読出されたデータを用いて補正し、前記第２の信号線に出力すべき信号レベルを作成する補正手段とを含み、前記第１の信号線による選択とともに、前記第２の信号線に表示データに対応した信号レベルを出力してゆく単位表示期間に対して、周期的に、前記第１の信号線による選択とともに、前記第２の信号線に予め定める信号レベルを出力し、前記電流測定手段で測定を行ってゆく期間を含めることを特徴とする。
【００１２】
上記の構成によれば、相互に交差する複数の第１および第２の信号線で区画され、マトリクス状に配列された各領域に、有機ＥＬ素子などの電気光学素子を備え、その電気光学素子が、ＴＦＴなどのそれぞれ対応する第１のアクティブ素子によって、前記第１の信号線で順に選択されて第２の信号線に出力される信号レベルに対応した表示を行うようにした表示装置において、前記第２の信号線に沿って配設される第１の電源線の電流を測定する電流測定手段を設け、その測定結果に基づいて表示データを補正するにあたって、毎単位表示期間毎に、または複数の単位表示期間毎に、周期的に電流測定を行う。
【００１３】
したがって、所望とする階調を得るための表示データを、周囲温度変化などに対応してダイナミックに補正するにあたって、アクティブマトリクスのパネルであっても、電流測定手段を、各領域（電気光学素子）毎に設ける必要はなく、各第１の電源線（＝第２の信号線）毎、または複数の第１の電源線で共用するように設ければよい。これによって、各電気光学素子の電流値検出を効率的に行うことができるとともに、前記各領域での電気光学素子の面積、すなわち開口率を向上することもできる。
【００１４】
また、本発明の表示装置は、前記電気光学素子に関連して、前記第１のアクティブ素子によって取込まれた信号レベルを保持するメモリ素子を有し、前記第１の信号線に選択出力を導出する走査コントローラおよび前記第２の信号線に信号レベルを出力する信号コントローラは、測定期間の直前に、前記メモリ素子の初期化および電気光学素子を非発光状態とする走査を行うことを特徴とする。
【００１５】
上記の構成によれば、前記走査コントローラおよび信号コントローラは、コンデンサ等で実現されるメモリ素子に前記信号レベルを取込ませて表示状態を設定する走査を行い、１または複数の表示期間に対して、前記のように測定期間を周期的に挿入するにあたって、測定期間の直前には、メモリ素子の初期化によって電気光学素子を非発光状態とする走査を行う。
【００１６】
したがって、上記の走査で測定期間の直前に非発光状態としておくことによって、他の電気光学素子による影響をなくし、所望とする電気光学素子の負荷電流を正確に測定することができる。
【００１７】
さらにまた、本発明の表示装置は、前記メモリ素子に関連して、前記第１の信号線とは択一的に選択出力が導出される第３の信号線からの選択出力に応答し、前記第２の信号線とは異なる信号レベルを前記メモリ素子に与える第２のアクティブ素子をさらに備え、前記第１のアクティブ素子によって表示信号レベルが設定され、前記第２のアクティブ素子によって消去信号レベルが設定されることを特徴とする。
【００１８】
上記の構成によれば、第１の信号線の走査によって表示が開始された後、その走査が総ての第１の信号線について終了する以前に、第２の信号線の走査によって前記表示を消去してゆくことができる。すなわち、単位表示時間を、走査期間よりも短くすることができる。
【００１９】
したがって、デジタル階調制御を行うにあたって、下位のビットのデータにも、そのビットの重みに対応した短時間の表示を正確に行わせることができ、ビット数の多い細かな階調制御を行うことができる。
【００２０】
また、本発明の表示装置は、前記メモリ素子に関連して、前記第１のアクティブ素子によって取込まれた信号レベルを保持する１または複数の画素メモリと、その画素メモリに個別的に対応し、ビット選択線によって選択駆動される第３のアクティブ素子とをさらに備え、前記第１の信号線が選択状態で、第１のアクティブ素子を介して前記メモリ素子に表示信号レベルが設定されるとともに、前記第３のアクティブ素子が選択駆動されて前記画素メモリにその表示信号レベルが設定され、前記第１の信号線の非選択状態で、前記第３のアクティブ素子が選択駆動されて前記画素メモリからの表示信号レベルに切換えられることを特徴とする。
【００２１】
上記の構成によれば、第１の信号線の走査によって表示が行われるとともに、ビット選択線を選択することで、そのビット選択線に対応する画素メモリに表示信号レベルを書込んでおくことができる。そして、第１の信号線の非選択状態でビット選択線を選択することで、前記画素メモリから表示信号レベルを読出すことができる。
【００２２】
したがって、第１の信号線を順に走査してゆく１走査期間内で、下位のビットのデータを表示して残った時間を上位のビットのデータの表示に用いることができ、複数の各ビットに対して等間隔の走査期間を設定しても、表示期間中の非走査期間や非発光期間を短くすることができる新規な時間分割階調表示を実現することができる。
【００２３】
さらにまた、本発明の表示装置では、前記メモリ素子には、前記電気光学素子へ負荷電流を供給する第１の電源線とは個別に設けた第２の電源線から電源供給を行うことを特徴とする。
【００２４】
上記の構成によれば、第１のアクティブ素子が選択されている間に、第１の電源線の電位を前記負荷電流が流れない電位、たとえばＧＮＤ電位とすることで、表示を行うことなく、メモリ素子への信号レベルの書込みのみを行うことができる。また、メモリ素子や画素メモリに記憶されたデータに基づく電気光学素子の表示期間を、第１のアクティブ素子の走査期間とは独立に制御可能となり、表示期間で時間分割階調表示を実現することもできる。
【００２５】
【発明の実施の形態】
本発明の実施の第１の形態について、図１〜図４に基づいて説明すれば、以下のとおりである。
【００２６】
図１は、本発明の実施の第１の形態の有機ＥＬディスプレイ１の全体構成を示す図である。この有機ＥＬディスプレイ１は、大略的に、有機ＥＬパネル２と、走査コントローラ３と、信号コントローラ４と、ラッチ回路５とを備えて構成される。前記有機ＥＬパネル２は、相互に直交する複数の走査信号線Ｇ１，Ｇ２，…，Ｇｍ（総称するときには、以下参照符Ｇで示す）と、データ信号線Ｄ１，Ｄ２，…，Ｄｎ（総称するときには、以下参照符Ｄで示す）とで区画され、マトリクス状に配列された各領域に、素子回路Ａ１１，Ａ１２，…，Ａ１ｎ；Ａ２１，…，Ａｍｎ（総称するときには、以下参照符Ａで示す）が形成されて構成される。前記各素子回路Ａは、走査コントローラ３が対応する走査信号線Ｇを選択している間に、信号コントローラ４から対応するデータ信号線Ｄに出力された信号レベルを取込み、その信号レベルに対応した表示を行う。
【００２７】
この有機ＥＬディスプレイ１には、外部から同期信号およびデータ信号が入力される。前記走査コントローラ３は、前記同期信号に応答して、前記各走査信号線Ｇに選択信号を出力する。前記ラッチ回路５は、前記同期信号に応答して、データ信号を順次ラッチしてゆき、シリアルで入力されるデータ信号を１ライン分蓄積して、前記各データ信号線Ｄ１〜Ｄｎの線数分だけパラレルにして、前記信号コントローラ４へ出力する。前記信号コントローラ４では、前記データ信号は前記各データ信号線Ｄ１〜Ｄｎに対応したＤ／Ａ変換回路Ｆ１〜Ｆｎ（総称するときには、以下参照符Ｆで示す）においてアナログ信号に変換され、該データ信号線Ｄ１〜Ｄｎにそれぞれ出力される。
【００２８】
有機ＥＬパネル２には、各素子回路Ａを貫くように、前記データ信号線Ｄ１〜Ｄｎと平行に、電源線Ｅ０から電源供給が行われる電源線Ｅ１〜Ｅｎ（総称するときには、以下参照符Ｅで示す）が配設されている。この電源線Ｅ１〜Ｅｎの前記信号コントローラ４側の端部には、電流測定回路Ｋ１〜Ｋｎ（総称するときには、以下参照符Ｋで示す）がそれぞれ設けられており、予め定める測定タイミングにおいて、後述するようにして１ラインずつ、前記電源線Ｅ１〜Ｅｎを介して各素子回路Ａ１１〜Ａｍｎに流れる電流が測定される。その測定結果は、各素子回路Ａの補正値（もしくは必要な電流値を与える電圧データ）となり、メモリＭ１〜Ｍｎにそれぞれ記憶される。そして、前記データ信号線Ｄ１〜Ｄｎを介してのデータ信号の書込みにあたって、演算回路Ｂ１〜Ｂｎ（総称するときには、以下参照符Ｂで示す）が前記ラッチ回路５からのデータ信号をメモリＭ１〜Ｍｎのデータでそれぞれ補正した後、前述のようにＤ／Ａ変換回路Ｆ１〜Ｆｎに出力される。こうして、各素子回路Ａの輝度補正が行われる。
【００２９】
図２は、素子回路Ａの電気回路図である。この素子回路Ａは、アクティブ素子であり、ゲートが前記走査信号線Ｇに接続され、ソース（ドレイン）が前記データ信号線Ｄに接続され、走査信号線Ｇで選択されている間に、対応するデータ信号線Ｄから前記データ信号を取込むｎ型のＴＦＴＱ１と、前記ＴＦＴＱ１のドレイン（ソース）に接続され、その取込まれたデータ信号を保持するコンデンサＣ１と、有機ＥＬ素子Ｐと、前記コンデンサＣ１の充電電圧に対応して、前記電源線Ｅから有機ＥＬ素子Ｐに流れる電流を制御するｐ型のＴＦＴＱ２とを備えて構成される。
【００３０】
図３には、前記ＴＦＴＱ２と有機ＥＬ素子Ｐとから構成される電気光学素子におけるＴＦＴＱ２のゲート電圧−有機ＥＬ素子Ｐの素子電流特性を示す。なお、この特性は図１の電源線Ｅの電圧が＋６Ｖの場合である。コンデンサＣ１へ貯める電位は、前述のようにメモリＭに記憶された補正値を用いて、演算回路Ｂで補正することによって、有機ＥＬ素子Ｐの素子電流を補正することができ、該有機ＥＬ素子Ｐの経時変化や温度特性に対して、常に一定の輝度が得られるように輝度補正を行うことができる。
【００３１】
なお、図１や図２では、素子回路Ａが１つの画素のように記載されているけれども、これは説明を簡単にするためであり、実際には図２の素子回路ＡのＲＧＢ各１個が１組で画素になったり、さらにＲＧＢの各成分が複数の素子回路Ａから構成されることもある。
【００３２】
図４は、上述のように構成される有機ＥＬディスプレイ１の駆動方法の一例を示す図である。有機ＥＬディスプレイ１は、前述のようにＤ／Ａ変換回路Ｆにおいて、データ信号を対応したアナログ電圧レベルに変換し、その電圧レベルに応じてＴＦＴＱ２が有機ＥＬ素子Ｐに流れる電流を制御するアナログ階調制御を行う。この図４において、走査信号線はＧ１〜Ｇ１５の１５本で１つの単位に想定しており、各走査信号線Ｇ１〜Ｇ１５の選択状態を、図４（１）〜（１５）で示している。
【００３３】
この走査例では、１フレーム期間Ｔｆが電流測定期間Ｔｍと表示期間Ｔａとから構成されており、たとえば数十［Ｈｚ］の周期で走査を行っている。電流測定期間Ｔｍでは、走査信号線Ｇ１〜Ｇ１５が順に選択され、このとき演算回路Ｂは各素子回路Ａの有機ＥＬ素子Ｐに予め定める電圧を与えており、こうして各有機ＥＬ素子Ｐの電流特性が順に測定される。続く表示期間Ｔａは、発光期間Ｔｄと消去期間Ｔｓａとから構成されている。発光期間Ｔｄ内の走査期間Ｔｓでは、前記電流測定期間Ｔｍと同様に、走査信号線Ｇ１〜Ｇ１５が順に選択されて、コンデンサＣ１にデータ信号が取込まれ、該発光期間Ｔｄの残りの期間は、そのデータ信号に対応した表示が行われる。その後、本発明では、電流測定を行う前に、消去期間Ｔｓａにおいて、走査信号線Ｇ１〜Ｇ１５が順に選択されて、コンデンサＣ１のデータが消去され、初期化される。
【００３４】
このようにメモリ素子であるコンデンサＣ１を備える素子回路Ａにも、総ての該素子回路Ａを初期化した後に電流測定を行うことで、電源線Ｅを流れている電流は走査信号線Ｇで選択された素子回路Ａのみの負荷電流となるので、表示領域外の信号コントローラ４による制御で、各電源線Ｅ（＝データ信号線Ｄ）毎に共通に電流測定を行うことができる。これによって、所望とする階調を得るための表示データを、周囲温度変化などに対応してダイナミックに補正するにあたって、アクティブマトリクスの有機ＥＬパネル２であっても、各有機ＥＬ素子Ｐの電流値検出を効率的に行うことができるとともに、前記各素子回路Ａでの該有機ＥＬ素子Ｐの面積、すなわち開口率を向上することもできる。
【００３５】
なお、図４の例では、毎表示期間Ｔａ（フレーム期間Ｔｆ）毎に電流測定を行っているけれども、複数のフレーム毎に行う場合には、電流測定を行うフレームの直前のフレームに消去期間Ｔｓａを設け、その消去期間Ｔｓａに引続き電流測定期間Ｔｍを設けるようにすればよい。
【００３６】
本発明の実施の第２の形態について、図５〜図７に基づいて説明すれば、以下のとおりである。
【００３７】
図５は、本発明の実施の第２の形態の有機ＥＬディスプレイ１１の全体構成を示す図である。この有機ＥＬディスプレイ１１は、前述の有機ＥＬディスプレイ１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、前述の有機ＥＬディスプレイ１がアナログ階調制御であったのに対して、この有機ＥＬディスプレイ１１はデジタル階調制御であることである。そのため、図１では演算回路Ｂ１〜Ｂｎであった箇所に、メモリＭａ１〜Ｍａｎ（総称するときには、以下参照符Ｍａで示す）が挿入される。そして、このメモリＭａによって、入力された画素単位のデータを、ビット単位のデータにタイミング変換する。なお、本実施形態では、有機ＥＬパネル２ａには、前記走査信号線Ｇ１〜Ｇｍと平行に、各素子回路Ａａ１１〜Ａａｍｎ（総称するときには、以下参照符Ａａで示す）を貫いて、もう１つの走査信号線Ｓ１〜Ｓｍ（総称するときには、以下参照符Ｓで示す）が配設されるとともに、走査コントローラ３ａは、これらの走査信号線Ｇ，Ｓを選択制御する。
【００３８】
ここで、有機ＥＬ素子をアクティブ素子で駆動する場合、階調表示を実現する手法は、アナログ階調制御とデジタル階調制御とに大別することができ、アナログ階調制御は、上述のように有機ＥＬ素子を流れる電流値を制御する方法である。一方、デジタル階調制御は、画素分割階調と時間分割階調とに区分することができ、画素分割階調は１つの画素を複数の有機ＥＬ素子で構成し、各有機ＥＬ素子を選択的にｏｎ／ｏｆｆ駆動することで階調表示を行う方法であり、時間分割階調は有機ＥＬ素子を流れる電流の時間を制御する方法である。前記画素分割階調は、前記のように１つの画素を複数の有機ＥＬ素子で構成するので、高精細な用途には適さず、本発明は時間分割階調を対象とする。
【００３９】
前記図４から明らかなように、或る走査信号線Ｇｉが選択されている間は、残余の走査信号線Ｇ１〜Ｇｉ−１，Ｇｉ＋１〜Ｇｍを選択することができず、したがって前記時間分割階調制御を行う場合には、或る走査信号線Ｇｉに対して、或るビットのデータを出力すると、次のビットのデータが出力されるのは、残余の走査信号線Ｇｉ＋１〜Ｇｍ，Ｇ１〜Ｇｉ−１の総てにデータを出力してからになり、下位ビットのデータによる単位表示時間が長くなり、前記１フレーム期間Ｔｆが長くなる。このため、前記走査信号線Ｓが設けられて、走査信号線Ｇによって開始された表示を、該走査信号線Ｓによる走査でブランク表示に切換えることで、前記単位表示時間を前記走査期間Ｔｓよりも短くすることが可能となっている。
【００４０】
メモリＭａから出力されたデータ信号が「１」のとき、そのデータ信号に対応する電圧が、Ｄ／Ａ変換回路Ｆからデータ信号線Ｄを介して素子回路Ａａに与えられ、前記出力されたデータ信号がが「０」であるとき、有機ＥＬ素子Ｐを非表示とするための電圧が、Ｄ／Ａ変換回路Ｆからデータ信号線Ｄを介して素子回路Ａに与えられる。
【００４１】
図６は、素子回路Ａａの電気回路図である。この素子回路Ａａは、前述の素子回路Ａに対して、他の走査信号線Ｇが選択されている間に該素子回路Ａａをブランク表示に切換えるために、さらにもう１つのアクティブ素子であり、ゲートが前記走査信号線Ｓに接続され、ソース（ドレイン）が前記コンデンサＣ１に接続され、ドレイン（ソース）が初期化（有機ＥＬ素子Ｐを非表示とする）電位（図６の例では、電源線Ｅの電位）とされるｎ型のＴＦＴＱ３を備えて構成される。このＴＦＴＱ３が導通することで、コンデンサＣ１に記憶されたデータが消去され、有機ＥＬ素子Ｐは前記ブランク表示となる。この図６で示す素子回路Ａａの構成は、Ｋ．Ｉｎｕｋａｉ他によって、ＳＩＤ ’００ ＤＩＧＥＳＴのｐ９２４〜９２７に示されているものである。
【００４２】
図７は、前記有機ＥＬディスプレイ１１による時間分割階調での駆動方法の一例を示す図である。この図７の例では、有機ＥＬパネル２ａの走査信号線はＧ１〜Ｇ１５の１５本で１つの単位と想定されており、各走査信号線Ｇ１〜Ｇ１５の選択状態を、図７（３）〜（１７）で示している。図７（２）は、ｂｉｔの重みを示す。図７（１）は各区分の期間内での単位時間表示であり、図７（１８）は通算の時間表示（単位時間数）であり、１フレーム期間Ｔｆは６０の単位時間から構成されている。
【００４３】
この走査例では、前述の図４の走査例と同様に、前記１フレーム期間Ｔｆが電流測定期間Ｔｍと表示期間Ｔａとから構成されており、たとえば数十［Ｈｚ］の周期で走査を行っている。電流測定期間Ｔｍでは、走査信号線Ｇ１〜Ｇ１５が順に選択され、このときメモリＭａは各素子回路Ａａの有機ＥＬ素子Ｐに予め定める電圧を与えており、こうして各有機ＥＬ素子Ｐの電流特性が順に測定される。
【００４４】
続く表示期間Ｔａも、発光期間Ｔｄと消去期間Ｔｓａとから構成されている。前記発光期間Ｔｄ内には、各ビットに対応した４つの走査期間Ｔｓ１〜Ｔｓ４が設定される。この走査例では、１ビットの重みが２単位時間に相当している。最初の走査期間Ｔｓ１では、走査信号線Ｇ１〜Ｇ１５が順に選択されて、コンデンサＣ１にｂｉｔ１のデータ信号が取込まれて表示が行われ、２単位時間後に走査信号線Ｓ１〜Ｓ１５が順に選択されて、Ｂｌａｎｋ走査が行われる。次の走査期間Ｔｓ２では、走査信号線Ｇ１〜Ｇ１５が順に選択されて、コンデンサＣ１にｂｉｔ２のデータ信号が取込まれて表示が行われ、４単位時間後に走査信号線Ｓ１〜Ｓ１５が順に選択されて、Ｂｌａｎｋ走査が行われる。
【００４５】
続いて、走査期間Ｔｓ３では、走査信号線Ｇ１〜Ｇ１５が順に選択されて、コンデンサＣ１にｂｉｔ３のデータ信号が取込まれて表示が行われる。このｂｉｔ３の重みでは、８単位時間に亘って表示が行われ、Ｂｌａｎｋ走査を行うことなく、引続き走査期間Ｔｓ４に移って、ｂｉｔ４のデータ信号が取込まれて、１６単位時間に亘って表示が行われる。こうして、各ｂｉｔの表示期間の比率が、１：２：４：８となる。ｂｉｔ４の表示が終了すると、７単位時間から成る前記消去期間Ｔｓａとなり、次の電流測定期間Ｔｍに備えてのＢｌａｎｋ走査が行われる。
【００４６】
このように走査信号線ＳおよびＴＦＴＱ３を設けて、走査信号線Ｇによって開始された表示を該走査信号線Ｓによる走査でブランク表示に切換え、単位表示時間を走査期間Ｔｓよりも短くすることによって、デジタル階調制御を行うにあたって、下位のビットのデータにも、そのビットの重みに対応した短時間の表示を正確に行わせることができ、ビット数の多い細かな階調制御を行うことができる。
【００４７】
なお、この図７の駆動方法において、発光期間Ｔｄの走査は、前記ＳＩＤ ’００ ＤＩＧＥＳＴのｐ９２４〜９２７に示されており、この図７の例は、さらに消去期間Ｔｓａおよび電流測定期間Ｔｍを設定することで、時間分割階調を行いつつ、電流測定を実現している。
【００４８】
なお、前記発光期間Ｔｄにおいて、各素子回路ＡのコンデンサＣ１へ蓄える発光電位は、電流測定期間Ｔｍにおいて測定された各素子回路Ａの電流値を基に、各素子回路Ａ毎に設定される。すなわち、電流測定期間Ｔｍにおいて予め定められた電圧を各素子回路ＡのコンデンサＣ１へ蓄え、このときに各素子回路Ａの有機ＥＬ素子Ｐを流れる電流値を電流測定回路Ｋを用いて測定し、その結果を基に各素子回路Ａ毎の補正値を作成し、メモリＭに格納する。そして、発光期間Ｔｄにおいて、データが発光電位のとき、Ｄ／Ａ変換回路Ｆにその各素子回路Ａ毎の補正値に基づく電圧を発生させ、各素子回路ＡのコンデンサＣ１へ発光電位を蓄える。
【００４９】
本発明の実施の第３の形態について、図８〜図１５に基づいて説明すれば、以下のとおりである。
【００５０】
図８は本発明の実施の第３の形態の有機ＥＬディスプレイ２１の全体構成を示す図であり、図９はその有機ＥＬディスプレイ２１の有機ＥＬパネル２ｂにおける素子回路Ａｂの電気回路図である。この有機ＥＬディスプレイ１１は、前述の有機ＥＬディスプレイ１，１１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。
【００５１】
この有機ＥＬディスプレイ２１は、後述するような格別の走査方法を採用するものであり、その構成を説明する前に、前述の図７の走査方法について詳述する。図７の走査方法では、４ｂｉｔの時間分割階調表示に必要な走査時間は、１回の走査時間７×５（＝４ｂｉｔ分＋Ｂｌａｎｋ分）＝３５単位時間であるのに対して、必要な表示期間Ｔａは、１ｂｉｔ目の走査時間７＋２ｂｉｔ目の走査時間７＋３ｂｉｔ目の発光期間８＋４ｂｉｔ目の発光期間１６＋Ｂｌａｎｋ走査時間７＝４５単位時間である。また、前記表示期間Ｔａの内、実際に発光に使用される時間は、２＋４＋８＋１６＝３０単位時間である。
【００５２】
このように図７の駆動方法では、表示期間Ｔａの中で走査してない期間や発光に使われていない時間が多く存在するので、それだけ１走査当りの時間を短くし、高速に走査する必要があるので、コントローラ３ａ，４等の駆動回路やアクティブ素子の高速化が必要となる。また、表示期間Ｔａに発光に使われていない時間があるということは、それだけ１単位時間当たりの発光強度を高めなけれぱならないので、その分有機ＥＬ素子Ｐを流れる電流が増えて、経時変化を速く引起こすという問題がある。
【００５３】
そこで、表示期間Ｔａ中の前記非走査期間や非発光期間を無くすことができる時間分割階調の駆動方法として、特開昭６３−２２６１７８号公報の駆動方法を使用することが考えられる。図１０は、その先行技術での駆動方法を示す図である。この図１０の例でも、マトリクス型ディスプレイの走査信号線はＧ１〜Ｇ１５の１５本で１つの単位と想定されており、各走査信号線Ｇ１〜Ｇ１５の選択状態を、図１０（３）〜（１７）でそれぞれ示している。そして、各画素で１６階調（４ｂｉｔ）の階調表示を実現しており、各ｂｉｔの重み１：２：４：８に比例した時間だけ、各画素は対応した２値表示を行う。図１０（１）には単位時間を示し、１フレーム期間Ｔｆは１５の単位時間から構成されている。図１０（２）は、前記ｂｉｔの重みを示す。
【００５４】
各画素はメモリ素子を備えており、図１０（３）〜（１７）において、斜線は走査信号線によって選択されていることを表し、次の斜線まで、その状態を保持する。こうして、各ｂｉｔの表示期間の比率が、前記１：２：４：８となる。
【００５５】
しかしながら、共通のデータ信号線を用いて、異なる走査信号線にそれぞれ対応した複数の各画素へ異なるデータを同時に書込むことは不可能なので、この特開昭６３−２２６１７８号では、図１１（２）に部分時間として示すように、図１０（１）の各単位時間を、さらにｂｉｔの数４で分割し、その各単位時間の第１の部分時間では１ｂｉｔ目の書込みを行い、第２の部分時間では２ｂｉｔ目の書込みを行い、第３の部分時間では３ｂｉｔ目の書込みを行い、第４の部分時間では４ｂｉｔ目の書込みを行うことで、図１０で示すような時間分割の階調制御を可能にしている。なお、図１１（１）の単位時間は図１０（１）に、図１１（３）のビットの重みは図１０（２）に、図１１（４）〜（１８）の選択状態は図１０（３）〜（１７）に、それぞれ対応している。また、図１１（１９）は、部分時間の通算の表示である。
【００５６】
この先行技術に、前記消去期間Ｔｓａおよび電流測定期間Ｔｍを導入すると、図１２および図１３で示すようになる。図１２（１）〜図１２（１７）は、それぞれ図１０（１）〜図１０（１７）に対応しており、図１２（１８）は通算時間の表示である。図１３は、図１１と図１２とを合わせて、詳細に示したものであり、図１３（１）〜図１３（１８）は、それぞれ図１１（１）〜図１１（１８）に対応しており、図１３（１９）は通算時間の表示である。
【００５７】
したがって、たとえば走査信号線Ｇ１に対応した素子回路Ａｂ１１〜Ａｂ１ｎには、図１２に示すように、電流測定期間Ｔｍを終了した後、表示期間Ｔａの間の第１単位時間からｂｉｔ１のデータを表示させ、第２単位時間からｂｉｔ２のデータを表示させ、第４単位時間からｂｉｔ３のデータを表示させ、第８単位時間からｂｉｔ４のデータを表示させ、第１６単位時間からＢｌａｎｋデータを表示させることになる。
【００５８】
そして、同一単位時間が図１３で示すように４つの部分時間から構成され、それぞれの部分時間で異なるｂｉｔに対応する書込みを行っている。各単位時間の第１部分時間ではｂｉｔ１の書込みを、第２部分時間ではｂｉｔ２の書込みを、第３部分時間ではｂｉｔ３の書込みを、第４部分時間ではｂｉｔ４の書込みを行っている。
【００５９】
すなわち、たとえば走査信号線Ｇ１に対応した素子回路Ａｂ１１〜Ａｂ１ｎには、図１３（４）で示すように、第１単位時間の第１部分時間でｂｉｔ１のデータを書込んで表示させ、第２単位時間の第１部分時間でＢｌａｎｋデータを書込んで表示させる。第２単位時間の第２部分時間でｂｉｔ２のデータを書込んで表示させ、第４単位時間の第２部分時間でＢｌａｎｋデータを書込んで表示させる。第４単位時間の第３部分時間でｂｉｔ３のデータを書込んで表示させ、第８単位時間の第３部分時間でＢｌａｎｋデータを書込んで表示させる。第８単位時間の第４部分時間でｂｉｔ４のデータを書込んで表示させ、第１６単位時間の第４部分時間でＢｌａｎｋデータを書込んで表示させる。そして、次の走査信号線Ｇ２に対応した素子回路Ａｂ２１〜Ａｂ２ｎには、図１３（５）で示すように、前記走査信号線Ｇ１のタイミングから１単位時間遅れて書込みが行われる。以降、順次走査信号線毎に１単位時間ずつ遅れて書込みが行われる。
【００６０】
ところが、このような駆動方法では、第１７単位時間で走査信号線Ｇ１がｂｉｔ１の表示に戻らなければならないのに、電流測定期間Ｔｍと表示期間Ｔａとが交互に続く場合、それができなくなる。このため、図１３に示すように、発光に使われる時間を、４＋８＋１６＋３２＝６０部分時間確保しようとすると、該発光期間Ｔｄの６０部分時間に、走査信号線Ｇ１〜Ｇ１５を順に走査して消去してゆく消去期間Ｔｓａの６０部分時間がさらに必要になり、１２０部分時間が前記表示期間Ｔａとして必要になる。また、この表示期間Ｔａの内、実際に走査に使われている時間も６０部分時間でしかない。本発明のような電流測定期間Ｔｍを持った表示装置で時間分割階調表示を行う場合、このような表示期間Ｔａの中で走査してない期間や発光に使われていない時間を短縮するためには、従来手法とは異なる走査方法が必要となる。
【００６１】
そこで、注目すべきは、この有機ＥＬディスプレイ２１では、図９で示すように、各素子回路Ａｂには、複数（図９の例では２つ）の画素メモリＲ１，Ｒ２を備え、図８で示すように、走査コントローラ３ｂは、対応したビット選択線Ｓａ，Ｓｂによって、それらの記憶内容を読出して、前記コンデンサＣ１にセットすることである。前記ビット選択線Ｓａ，Ｓｂは、有機ＥＬパネル２ｂ上で、前記素子回路Ａｂを貫くように、走査信号線Ｇと平行に配設されている。前記画素メモリＲ１，Ｒ２以外の構成は、前記図２の回路素子Ａと同様であり、走査信号線Ｇで選択されている間に対応するデータ信号線Ｄからデータ信号を取込むｎ型のＴＦＴＱ１と、前記ＴＦＴＱ１で取込まれたデータ信号を保持するコンデンサＣ１と、有機ＥＬ素子Ｐと、前記コンデンサＣ１の充電電圧に対応して、電源線Ｅから有機ＥＬ素子Ｐに流れる電流を制御するｐ型のＴＦＴＱ２とを備えている。
【００６２】
前記画素メモリＲ１，Ｒ２は、相互に等しく構成され、前記データ信号の書込み／読出しを制御するアクティブ素子であるｎ型のＴＦＴＱ１０と、ｐ型のＴＦＴＱ１１およびｎ型のＴＦＴＱ１２から成る１段目のＣＭＯＳインバータＩＮＶ１と、ｐ型のＴＦＴＱ１３およびｎ型のＴＦＴＱ１４から成る２段目のＣＭＯＳインバータＩＮＶ２とを備えて構成される。ＣＭＯＳインバータＩＮＶ１，ＩＮＶ２の電源電圧は、前記電源線Ｅと接地電位との間の電圧となり、ＣＭＯＳインバータＩＮＶ１の出力がＣＭＯＳインバータＩＮＶ２の入力に与えられ、ＣＭＯＳインバータＩＮＶ２の出力がＣＭＯＳインバータＩＮＶ１の入力に帰還されて、自己保持、すなわちメモリ動作が行われる。画素メモリＲ１，Ｒ２のゲートには、それぞれ前記ビット選択線Ｓａ，Ｓｂが接続されている。
【００６３】
したがって、前記走査信号線Ｇが選択され、すなわちＴＦＴＱ１が導通している状態で、ビット選択線Ｓａ，Ｓｂが選択されてＴＦＴＱ１０が導通すると、画素メモリＲ１，Ｒ２へは前記データ信号線Ｄからデータ信号が書込まれ、走査信号線Ｇが非選択、すなわちＴＦＴＱ１が遮断している状態で、ビット選択線Ｓａ，Ｓｂが選択されてＴＦＴＱ１０が導通すると、画素メモリＲ１，Ｒ２から前記データ信号が読出され、コンデンサＣ１にセットされる。また、ビット選択線Ｓａ，Ｓｂが非選択、すなわちＴＦＴＱ１０が遮断している状態で、走査信号線Ｇが選択され、すなわちＴＦＴＱ１が導通すると、前記画素メモリＲ１，Ｒ２にデータ信号が書込まれることなく、コンデンサＣ１にだけセットされる。
【００６４】
なお、画素メモリＲ１，Ｒ２から読出したデータ信号をコンデンサＣ１にセットするためには、コンデンサＣ１に貯えられていた電荷によって、逆に画素メモリＲ１，Ｒ２の記憶内容が書換えられてしまわないように、コンデンサＣ１の容量は、制御すべき最長の時間に亘ってＴＦＴＱ２を制御することができる範囲で、可能な限り小さな値に設定することが望ましい。
【００６５】
図８を参照して、この有機ＥＬディスプレイ２１では、図１の有機ＥＬディスプレイ１ではＤ／Ａ変換回路Ｆ１〜Ｆｎであった箇所に、メモリＭｂ１〜Ｍｂｎ（総称するときには、以下参照符Ｍｂで示す）が挿入される。入力された表示データは、各素子回路Ａ毎に測定され、メモリＭに格納されている補正値に基づいて、演算回路Ｂにおいて補正され、こうして求められた各素子回路Ａ毎に表示すべきデータは、このメモリＭｂに格納される。
【００６６】
一方、前記の走査方法とは特に関連しないけれども、信号コントローラ４ｂでは、各電源線Ｅ１〜Ｅｎに対して、共通に電流測定回路Ｋ０が設けられ、この電流測定回路Ｋ０は、前記各電源線Ｅ１〜Ｅｎに対してマルチプレックス動作を行って負荷電流を順次測定し、対応するメモリＭ１〜Ｍｎへ出力する。このように共通の電流測定回路Ｋ０を用いることによって、測定ばらつきをなくすことができる。
【００６７】
しかしながら、前述のように各電源線Ｅ１〜Ｅｎに個別に電流測定回路Ｋ１〜Ｋｎを設ける場合には、１回の電流測定期間Ｔｍ内で、総ての素子回路Ａｂ１１〜Ａｂｍｎについての測定を行うことができる。そこで、前記のマルチプレックス動作は、前記走査信号線Ｇへの選択出力に応答して、各走査信号線Ｇが選択されている１走査期間内で、１ラインの総ての素子回路Ａｂｉ１〜Ａｂｉｎ（ｉは任意のラインを表す）についての測定を行う、すなわち図４および図７の例と同様に、１回の電流測定期間Ｔｍ内で総ての素子回路Ａｂ１１〜Ａｂｍｎについての測定を行うようにしてもよく、また前記１走査期間内で、１ライン当り１または複数個、たとえばＲＧＢの３つの素子回路ずつ測定を行うようにしてもよく、この１ライン当りの測定素子数は、所望とする測定周期に応じて設定すればよい。ただし、電流測定期間Ｔｍが長くなるので、１回の電流測定期間Ｔｍ内で総ての素子回路Ａｂ１１〜Ａｂｍｎについての測定を行うよりも、ＲＧＢの３つの素子回路ずつ測定を行う方が好ましい。
【００６８】
なお、以下に示すような走査方法を特徴とするこの有機ＥＬディスプレイ２１に、前記電流測定回路Ｋ１〜Ｋｎが用いられてもよく、前述の有機ＥＬディスプレイ１，１１に、この電流測定回路Ｋ０が用いられてもよいことは言うまでもない。
【００６９】
図１４は、上述のように構成される有機ＥＬディスプレイ２１による時間分割階調での駆動方法の一例を示す図である。この図１４では、電流測定期間Ｔｍを終了した後の表示期間Ｔａを説明している。この例でも、有機ＥＬパネル２ｂの走査信号線はＧ１〜Ｇ１５の１５本で１つの単位と想定されており、各走査信号線Ｇ１〜Ｇ１５の選択状態を、図１４（７）〜（２１）で示している。図１４（１）は単位時間表示であり、図１４（２２）は通算の時間表示（単位時間数）である。図１４（３）はｂｉｔ４のデータの通算表示時間を示し、図１４（５）はｂｉｔ３のデータの通算表示時間を示す。図１４（６）は、ビットの重みを示す。
【００７０】
注目すべきは、図１４（２）に示す前記ビット選択線Ｓａ１（前記走査信号線Ｇ１〜Ｇ１５に対応してＳａ１〜Ｓａ１５を記載すべきところ、図面の簡略化のためにＳａ１のみとしている。以下のビット選択線Ｓｂについても同様。）の選択走査および図１４（４）に示す前記ビット選択線Ｓｂ１の選択走査である。各ビット選択線Ｓａ，Ｓｂは、特に記載しない限り、非選択状態であり、前記図１４（２），（４）では、ハイレベルＨが選択状態を表す。画素メモリＲ１，Ｒ２には、ｂｉｔ４のデータおよびｂｉｔ３のデータがそれぞれ記憶されるものとする。各走査期間Ｔｓ１〜Ｔｓ４は、１５単位時間で構成される。
【００７１】
表示期間Ｔａの最初の走査期間Ｔｓ１において、走査信号線Ｇ１〜Ｇ１５が順に選択されてｂｉｔ４のデータを表示させながら、ビット選択線Ｓａが選択されて該ｂｉｔ４のデータが画素メモリＲ１に書込まれてゆく。走査信号線Ｇ１〜Ｇ１５の選択を終了するまで、したがって１５単位時間に亘って、該ｂｉｔ４のデータが表示される。
【００７２】
走査期間Ｔｓ１が終了すると、連続して次の走査期間Ｔｓ２に入り、表示をｂｉｔ４に対応したデータからｂｉｔ３のデータヘ切換えながら、ビット選択線Ｓｂが選択されて該ｂｉｔ３のデータが画素メモリＲ２に書込まれてゆく。そして、この走査期間Ｔｓ２で該ｂｉｔ３のデータを９単位時間に亘って表示した後、走査信号線Ｇ１〜Ｇ１５が選択されていない状態で、その選択を追いかけるように、ビット選択線Ｓａが選択されてｂｉｔ４のデータが画素メモリＲ１から読出され、残りの６単位時間に亘って表示される。これによって、ｂｉｔ４のデータの通算表示時間は２１単位時間となる。
【００７３】
こうして走査期間Ｔｓ２を終了すると、走査期間Ｔｓ３では、表示をｂｉｔ４に対応したデータからｂｉｔ２のデータヘ切換え、８単位時間に亘って表示した後、走査信号線Ｇ１〜Ｇ１５が選択されていない状態で、その選択を追いかけるように、ビット選択線Ｓｂが選択されてｂｉｔ３のデータが画素メモリＲ２から読出され、残りの６単位時間に亘って表示される。これによって、ｂｉｔ３のデータの通算表示時間は１６単位時間となる。
【００７４】
走査期間Ｔｓ４では、表示をｂｉｔ３に対応したデータからｂｉｔ１のデータヘ切換え、４単位時間に亘って表示した後、ビット選択線Ｓａが選択されてｂｉｔ４のデータが画素メモリＲ１から再び読出され、残りの１１単位時間に亘って表示される。これによって、ｂｉｔ４のデータの通算表示時間は３２単位時間となり、各ｂｉｔの表示期間の比率が、前記１：２：４：８となる。
【００７５】
走査期間Ｔｓ４を終了すると、連続して次の消去期間Ｔｓａに入り、表示をｂｉｔ４に対応した画素メモリＲ１のデータから、非発光状態に対応したデータに切換え、コンデンサＣ１に保持させてゆくとともに、ブランク表示を行う。この消去期間Ｔｓａでの選択によって一旦総ての回路素子Ａｂを流れる負荷電流を消去することで、次の電流測定期間Ｔｍでの測定が可能となる。なお、消去期間Ｔｓａでは、コンデンサＣ１のデータの消去とともに、この図１４で示すように、画素メモリＲ１，Ｒ２のデータを消去してもよい。
【００７６】
このような走査を行うことで、４ｂｉｔの時間分割階調表示に必要な表示期間Ｔａは、１回の走査期間１５×（４ｂｉｔ分＋Ｂｌａｎｋ分）＝７５単位時間であるのに対して、実際に発光に使用された時間は、４＋８＋１６＋３２＝６０単位時間である。
【００７７】
このように画素メモリＲ１，Ｒ２を用い、走査信号線Ｇで選択されていないときに、ビット選択線Ｓａ，Ｓｂを選択することで、任意のタイミングで上位のビットのデータを読出し、表示を行うことができる。これによって、下位のビットのデータでの表示が終了すると、そのビットの走査期間Ｔｓ内での残りの時間を上位のビットのデータの表示に用いることができ、複数の各ビットに対して等間隔の走査期間を設定しても、表示期間Ｔａの中で走査してない期間や発光に使われていない時間を短縮することができる新規な時間分割階調表示を実現することができる。
【００７８】
なお、このように表示期間Ｔａの殆どを発光に使用する場合、経時変化に伴って表示が暗くなるのに対応して、非発光時間を短縮することでそれを補償することはできなくなるので、ＲＧＢの色味が揃うよう、有機ＥＬ素子の電流特性の経時変化に合わせて、残余の色の有機ＥＬ素子の電流値を調整しておくことが好ましい。
【００７９】
上述の駆動方法は、前述の電流測定を行わない構成においても、表示期間Ｔａの中で走査してない期間や発光に使われていない時間の短縮に効果を有しており、適用可能である。そこで、電流測定期間Ｔｍを持たない構成での駆動方法を、図１５で示す。図１５（１）〜（２２）は、図１４（１）〜（２２）にそれぞれ対応している。注目すべきは、消去期間Ｔｓａがなくなり、発光期間Ｔｄが、そのまま表示期間Ｔａおよびフレーム期間Ｔｆとなることである。
【００８０】
このようにした場合、前述の特開昭６３−２２６１７８号の時間分割階調表示方法と比べて、前記の表示期間Ｔａ中の非走査期間や非発光時間の短縮によって、同等以上の走査・発光効率が得ることができ、さらに走査を１ライン毎に順番に行うので、制御が楽になるという効果を得ることができる。
【００８１】
なお、本駆動方法では、
発光に使用される時間＝時間分割階調表示に必要な走査時間 …（１）となるように走査信号線Ｇの数を１５本と設定している。この式１を満足する条件を、４ｂｉｔ階調表示について調ベた結果を表１に示す。
【００８２】
【表１】

【００８３】
表１において、（ａ）はｂｉｔ数、（ｂ）は走査信号線数、（ｃ）は走査信号線数×ｂｉｔ数＝時間分割階調表示に必要な走査時間、（ｄ）は１階調当りの表示期間、（ｅ）は発光に使用される階調表示期間である。（ｆ）は判定であり、「▲」とあるのは走査信号線数×ｂｉｔ数＞時間分割階調表示となって本構成では階調表示ができない場合であり、「△」とあるのは走査を不連続にすれば４ｂｉｔ階調表示が可能な場合であり、「○」とあるのが上記式１を満たし、階調表示可能な場合である。
【００８４】
また、（ｆ）で「△」とあり、階調表示は可能であるが、走査を不連続としない限り表示階調数が制限される場合に、走査を連続にして表示可能な階調数を（ｇ）に示している。さらにまた、（ｈ）は必要な画素メモリの素子数であり、「○」の数だけメモリ素子が必要であることを表す。なお、この表１に示したのは、必要メモリ数が２以下の場合だけである。
【００８５】
一方、表２には、同様に２ｂｉｔの階調表示の場合での実現可能性の判定結果を示し、（ａ）〜（ｈ）の内容は、それぞれ表１に対応している。
【００８６】
【表２】

【００８７】
この表２から、走査信号線数が３の倍数本のとき、前記式１を満たすことが理解される。なお、この表１に示したのは、必要メモリ数が１の場合だけである。
【００８８】
また、表３には、同様に３ｂｉｔの階調表示の場合での実現可能性の判定結果を示し、（ａ）〜（ｈ）の内容は、それぞれ前記の表１および表２に対応している。
【００８９】
【表３】

【００９０】
この表３から、走査信号線数が７の倍数本のとき、前記式１を満たすことが理解される。なお、表３に示したのは、必要メモリ数が１の場合だけである。
【００９１】
本発明の実施の第４の形態について、図１６〜図２０に基づいて説明すれば、以下のとおりである。
【００９２】
図１６は、本発明の実施の第４の形態の有機ＥＬディスプレイにおける素子回路Ａｃの電気回路図である。この素子回路Ａｃは、前述の図６で示す素子回路Ａａおよび図９で示す素子回路Ａｂに類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この素子回路Ａｃでは、画素メモリＲ１を備えるとともに、コンデンサＣ１（および画素メモリＲ１）を初期化電位に接続することで、記憶されたデータを消去するＴＦＴＱ３が設けられていることである。
【００９３】
このような素子回路Ａｃを用いた駆動方法は、図１７に示すようになる。図１７（１）は走査期間Ｔｓを８等分した部分時間を示し、図１７（３）はｂｉｔ４のデータの通算表示時間を示し、図１７（５）はビットの重みを示し、（２２）は通算の時間表示を示す。図１４（２）にはビット選択線Ｓａ１の選択走査を示し、図１４（４）は走査信号線Ｓ１の選択走査を示す。一方、この例では走査信号線はＧ１〜Ｇ１６の１６本で１つの単位と想定されており、図１７（６）〜（２１）はそれぞれの選択状態を示す。なお、電流測定期間Ｔｍの説明は省略し、その後の表示期間Ｔａのみの説明を行う。
【００９４】
表示期間Ｔａの最初の走査期間Ｔｓ１にｂｉｔ４のデータを表示させながら、ＴＦＴＱ１０を介してそのデータを画素メモリＲ１に記憶させておく。走査信号線Ｇ１〜Ｇ１６まで選択を終了すると、連続して次の走査期間Ｔｓ２に入り、表示をｂｉｔ４に対応したデータからｂｉｔ３のデータに切換える。このとき、走査期間Ｔｓをｂｉｔ３に対応したデータ表示期間より大き目に設定し、前述のようにｂｉｔ３に対応したデータの表示期間が終了すると、その走査を追いかけるように表示させるべきデータをｂｉｔ４に対応したデータに切換える走査を行ってもよいけれども、この図１７の例では、走査期間Ｔｓ＝ｂｉｔ３に対応したデータ表示期間となっているので、そのような走査は挿入されていない。
【００９５】
ｂｉｔ３に対応したデータを表示させる走査を走査信号線Ｇ１〜Ｇ１６まで終了すると、連続して次の走査期間Ｔｓ３に入り、表示をｂｉｔ２に対応したデータに切換える。この走査を追いかけるように、４部分時間後からビット選択線Ｓａの選択走査を開始し、ＴＦＴＱ１０を介して前記画素メモリＲ１からデータを読出して、再びｂｉｔ４に対応したデータの表示を行う。ｂｉｔ２に対応したデータをコンデンサＣ１に保持させる走査を走査信号線Ｇ１〜Ｇ１６まで終了したら、連続して次の走査期間Ｔｓ４に入り、表示をｂｉｔ１に対応したデータに切換える。この走査を追いかけるように、２部分時間後に、画素メモリＲ１からデータを読出して、再びｂｉｔ４に対応したデータの表示を行う。この最後のｂｉｔ４のデータに対応した表示までに、８＋４＝１２部分時間だけ表示しているので、この走査を追いかけるように、４部分時間後に走査信号線Ｓを選択走査し、コンデンサＣ１のデータを消去して、次の電流測定期間Ｔｍにあたってのブランク表示を行う。このとき、図１７で示すように、前記ビット選択線Ｓａも選択走査を行い、画素メモリＲ１のデータを消去してもよい。
【００９６】
このように、最後の走査期間Ｔｓ４において、ｂｉｔ４に対応したデータの表示（＝総てのデータの表示）を終了した後、余分な時間が残されていると、その時点で、走査信号線Ｇ１〜Ｇ１６やビット選択線Ｓａとは独立した走査を行うことができる走査信号線Ｓの選択走査によって消去走査を行うことで、前述の各実施の形態では、ｎｂｉｔ分の発光に使用される時間＝ｎｂｉｔ分の走査に必要な時間でないと、余分な走査時間が必要であったり、表示階調数が減ってしまう等の不具合があるのに対して、本実施の形態では、そのような不具合を解消することができる。
【００９７】
なお、図１７では走査信号線数を１６本としたけれども、これは、
走査信号線数≧ｂｉｔ３の表示期間 …（２）
発光に使用される時間
≧走査信号線数×（ｂｉｔ数４−１）＋ｂｉｔ１の表示期間 …（３）
時間分割階調表示に必要な走査時間≧発光に使用される時間 …（４）
の各条件を満たす走査信号線数から選ばれている。これらの式２〜４を満たす条件を、４ｂｉｔ階調表示について調べた結果を表４に示す。
【００９８】
【表４】

【００９９】
表４において、（ａ）はｂｉｔ数、（ｂ）は走査信号線数、（ｃ）は走査信号線数×ｂｉｔ数＝時間分割階調表示に必要な走査時間、（ｄ）は１階調当りの表示期間、（ｅ）はｂｉｔ３の表示期間、（ｆ）は走査信号線数×（ｂｉｔ数４−１）＋ｂｉｔ１の表示期間、（ｇ）は発光に使用される階調表示期間である。（ｈ）は判定であり、「▲」とあるのは４ｂｉｔ階調で表示可能であるけれども発光期間が不連続となる場合であり、「△」とあるのは４ｂｉｔ階調で表示可能で、かつ発光期間が連続となる場合であり、「○」とあるのが上記式２〜４を満足する場合である。
【０１００】
表４から、走査信号線数が４，８，９，１２，１３，１４，１６本（以下続くが省略）の場合に、上記式２〜４を満足することが理解される。前記図１７では、走査信号線はＧ１〜Ｇ１６の１６本で、４ｂｉｔ階調表示であり、実線で示すように表示走査が連続的に行われており、この表４の結果に合致している。
【０１０１】
一方、表５には、同様に２ｂｉｔの階調表示の場合での実現可能性の判定結果を示し、（ａ）〜（ｈ）の内容は、それぞれ表４に対応している。
【０１０２】
【表５】

【０１０３】
この表５から、走査信号線数が２，３，４，５，６（以下続くが省略）の場合に、前記式２〜４を満足することが理解される。
【０１０４】
また、表６には、同様に３ｂｉｔの階調表示の場合での実現可能性の判定結果を示し、（ａ）〜（ｈ）の内容は、それぞれ前記の表４および表５に対応している。
【０１０５】
【表６】

【０１０６】
この表６から、走査信号線数が３，５，６，７，８，９，１０（以下続くが省略）の場合に、前記式２〜４を満足することが理解される。
【０１０７】
前述の図１７で示す走査方法も、前述の図１４で示す走査方法と同様に、電流測定を行わない構成についても適用することができ、その場合の駆動方法の一例を図１８で示す。図１８（１）〜（２２）は、図１７（１）〜（２２）にそれぞれ対応している。このように構成することによって、電流測定を行わない構成についても、ｎｂｉｔ分の発光に使用される時間≠ｎｂｉｔ分の走査に必要な時間での走査を実現することができる。
【０１０８】
なお、図１９に、前記表４における発光が不連続となる場合の駆動方法の一例を示す。この図１９の例は、前記表４（ｈ）において「▲」である４ｂｉｔ階調で表示可能であるけれども発光期間が不連続となる判定例である走査信号線がＧ１〜Ｇ１０の１０本の場合を示す。図１９（１）〜（５），（１６）は、図１７（１）〜（５），（２２）にそれぞれ対応しており、前記走査信号線Ｇ１〜Ｇ１０の選択状態はそれぞれ図１９（６）〜（１５）である。図１９（１）では、走査期間Ｔｓは、１０等分されている。
【０１０９】
表示期間Ｔａの最初の走査期間Ｔｓ１にｂｉｔ４のデータを表示させながら、ＴＦＴＱ１０を介してそのデータが画素メモリＲ１に記憶されるが、直ちにその走査を追いかけるように、１部分時間後から走査信号線Ｓを選択走査し、コンデンサＣ１のデータを消去して、ブランク表示が行われる。この走査によって、走査信号線Ｇ１〜Ｇ１０まで選択を終了すると、連続して次の走査期間Ｔｓ２に入り、表示をｂｉｔ４に対応したデータからｂｉｔ１に対応したデータに切換える。この走査を追いかけるように、２部分時間後からビット選択線Ｓａを選択走査し、ＴＦＴＱ１０を介して前記画素メモリＲ１からデータを読出して、ｂｉｔ４に対応したデータの表示を行う。
【０１１０】
ｂｉｔ１に対応したデータを表示させる走査を走査信号線Ｇ１〜Ｇ１０まで終了すると、連続して次の走査期間Ｔｓ３に入り、表示をｂｉｔ３に対応したデータに切換える。この走査を追いかけるように、８部分時間後からビット選択線Ｓａの選択走査を開始し、ＴＦＴＱ１０を介して前記画素メモリＲ１からデータを読出して、再びｂｉｔ４に対応したデータの表示を行う。ｂｉｔ３に対応したデータをコンデンサＣ１に保持させる走査を走査信号線Ｇ１〜Ｇ１０まで終了したら、連続して次の走査期間Ｔｓ４に入り、表示をｂｉｔ２に対応したデータに切換える。この走査を追いかけるように、４部分時間後に、画素メモリＲ１からデータを読出して、再びｂｉｔ４に対応したデータの表示を行う。この最後のｂｉｔ４のデータに対応した表示までに、１＋８＋２＝１１部分時間だけ表示しているので、この走査を追いかけるように、５部分時間後に走査信号線Ｓを選択走査し、コンデンサＣ１のデータを消去して、次の電流測定期間Ｔｍにあたってのブランク表示を行う。
【０１１１】
このように、１フレーム期間Ｔｆに離散する表示期間Ｔｄが存在することを許容するのであれば、前記図１７の走査と同様に、ｎｂｉｔ分の発光に使用される時間≠ｎｂｉｔ分の走査に必要な時間での走査を実現することができる。
【０１１２】
この図１９で示す駆動方法も、前述の図１４および図１７で示す駆動方法と同様に、電流測定を行わない構成についても適用することができ、その場合の駆動方法の一例を図２０で示す。図２０（１）〜（１６）は、図１９（１）〜（１６）にそれぞれ対応している。
【０１１３】
本発明の実施の第５の形態について、図２１〜図２３に基づいて説明すれば、以下のとおりである。
【０１１４】
図２１は、本発明の実施の第５の形態の有機ＥＬディスプレイにおける素子回路Ａｄの電気回路図である。この素子回路Ａｄは、前述の図１６で示す素子回路Ａｃに類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この素子回路Ａｄでは、前記電源線Ｅとは独立したロジック用のもう１つの電源線Ｅａを備えるとともに、コンデンサＣ１および画素メモリＲ１は、その電源線Ｅａに接続されることである。
【０１１５】
この新たなロジック用の電源線Ｅａを備えることで、前記図１９で示す走査を、図２２のように変化することができる。図２２（１）〜（３），（５）〜（１７）は、図１９（１）〜（３），（４）〜（１６）にそれぞれ対応している。図２２（４）は、前記電源線Ｅの電圧を示し、この例では、ＶＤＤ電位とＧＮＤ電位との間で変化可能となっている。
【０１１６】
先ず、１フレーム期間Ｔｆの最初に電流測定期間Ｔｍを設け、その期間は電源線ＥをＶＤＤ電位として各素子回路Ａｄの電流測定が行われる。次に、走査期間Ｔｓ１では、電源線ＥをＧＮＤ電位として、ｂｉｔ４のデータが画素メモリＲ１に記憶されてゆく。この走査を追いかけるように、１単位時間後に、ブランク表示とされ、コンデンサＣ１には非発光状態に対応した電位が保持されてゆく。この走査期間Ｔｓ１では、電源線Ｅの電位が前述のようにＧＮＤ電位であるので、有機ＥＬ素子Ｐは発光しない。
【０１１７】
このようなｂｉｔ４のデータの画素メモリＲ１への書込みが走査信号線Ｇ１〜Ｇ１０に対して順に行われると、電源線ＥがＶＤＤ電位とされた後、次の走査期間Ｔｓ２に入り、ｂｉｔ１に対応したデータが表示される。そして、この走査を追いかけるように、２単位時間後に、画素メモリＲ１のデータが読出されて、ｂｉｔ４のデータに対応した表示が始めて行われる。
【０１１８】
走査期間Ｔｓ３に入り、ｂｉｔ３に対応したデータが表示され、この走査を追いかけるように、８単位時間後に、画素メモリＲ１のデータが読出されて、ｂｉｔ４のデータに対応した表示が再び行われる。走査期間Ｔｓ４でも、ｂｉｔ２に対応したデータが表示された後、４単位時間後に、画素メモリＲ１のデータが読出されて、ｂｉｔ４のデータに対応した表示が再び行われる。こうして、ｂｉｔ４に対応したデータは、８＋２＋６＝１６単位時間表示される。その後、消去期間Ｔｓａで、一旦、総ての回路素子Ａｄを流れる電流をクリアすることで、次の電流測定期間Ｔｍでの電流測定が可能となる。
【０１１９】
このように、有機ＥＬ素子Ｐの電源線Ｅを制御しながら画素メモリＲ１ヘデータを書込んでゆくことで、表４の判定（ｈ）で「▲」となっている走査信号線数の総て（の同一１フレームの表示）を連続的に表示可能にすることができ、前記走査信号線数の制限をなくすことができる。
【０１２０】
この図２２で示す駆動方法も、前述の図１４および図１７で示す駆動方法と同様に、電流測定を行わない構成についても適用することができ、その場合の駆動方法の一例を図２３で示す。図２３（１）〜（１７）は、図２２（１）〜（１７）にそれぞれ対応している。
【０１２１】
本発明の実施の第６の形態について、図２４〜図２６に基づいて説明すれば、以下のとおりである。
【０１２２】
図２４は、本発明の実施の第６の形態の有機ＥＬディスプレイにおける素子回路Ａｅの電気回路図である。この素子回路Ａｅは、前述の図２１で示す素子回路Ａｄに類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この素子回路Ａｅでは、前記選択信号線Ｓおよびそれに対応したＴＦＴＱ３が設けられていないことである。すなわち、前述の素子回路Ａｄのように、有機ＥＬ素子Ｐの電源線Ｅと画素メモリＲ１の電源線Ｅａとを個別に制御している場合、この素子回路Ａｅのように初期化用のＴＦＴＱ３を持たない構成であっても、同等の表示を行うことができる。
【０１２３】
図２５は、前記素子回路Ａｅの駆動方法の一例を示す図である。図２５（１）〜（４），（５），（１４）は、図２２（１）〜（４），（６），（１７）にそれぞれ対応している。この例では、走査信号線はＧ１〜Ｇ８の８本であり、その選択状態はそれぞれ図２５（６）〜（１３）で示される。図２５（１）では、走査期間Ｔｓは、８等分されている。
【０１２４】
先ず、１フレーム期間Ｔｆの最初に電流測定期間Ｔｍを設け、その期間は電源線ＥをＶＤＤ電位として各素子回路Ａｅの電流測定が行われる。次に、走査期間Ｔｓ１では、電源線ＥをＧＮＤ電位として、ｂｉｔ４のデータが画素メモリＲ１に記憶されてゆく。この走査を追いかけるように、前述の素子回路Ａｄでは１単位時間後にブランク表示のデータがコンデンサＣ１にセットされていたのに対して、この素子回路Ａｅではブランク走査が行われないけれども、電源線Ｅの電位が前述のようにＧＮＤ電位であるので、有機ＥＬ素子Ｐは発光しない。
【０１２５】
このようなｂｉｔ４のデータの画素メモリＲ１への書込みが走査信号線Ｇ１〜Ｇ８に対して順に行われると、電源線ＥがＶＤＤ電位とされた後、次の走査期間Ｔｓ２に入り、ｂｉｔ１に対応したデータが表示される。そして、この走査を追いかけるように、２単位時間後に、画素メモリＲ１のデータが読出されて、ｂｉｔ４のデータに対応した表示が始めて行われる。
【０１２６】
走査期間Ｔｓ３に入り、ｂｉｔ３に対応したデータが該走査期間Ｔｓ３の８単位時間の全長に亘って表示され、ｂｉｔ３のデータの表示が終了すると、次の走査期間Ｔｓ４に入り、ｂｉｔ２に対応したデータが表示された後、４単位時間後に、画素メモリＲ１のデータが読出されて、ｂｉｔ４のデータに対応した表示が再び行われる。このｂｉｔ４のデータの読出しが総ての走査信号線Ｇ１〜Ｇ８に対して終了すると、該ｂｉｔ４に対応したデータは、６＋８＝１４単位時間表示されたことになるので、さらに２単位時間後に、消去期間Ｔｓａとなり、電源線Ｅの電位がＧＮＤ電位とされて、一旦、総ての回路素子Ａｅを流れる電流をクリアすることで、次の電流測定期間Ｔｍでの電流測定が可能となる。
【０１２７】
ここで、上記のような走査が可能となる条件は、
発光に使用される時間
≧（走査信号線数×（ｂｉｔ数４−１）＋ｂｉｔ１の表示期間）…（５）
である。そこで、表１の判定（ｆ）において「▲」を記し、表示できないとした条件でも、上記式５は満足するので、この図２５のように走査は不連続となるけれども、設定された４ｂｉｔ階調での表示は可能となる。このように、本駆動方法を採用することによって、前述の走査信号線数の制限の課題を緩和することができる。
【０１２８】
図２６は、この図２５で示す駆動方法で、電流測定を行わない場合の駆動方法の一例を示す図である。図２６（１）〜（１４）は、図２５（１）〜（１４）にそれぞれ対応している。
【０１２９】
本発明の実施の第７の形態について、図２７および図２８に基づいて説明すれば、以下のとおりである。
【０１３０】
図２７は、本発明の実施の第７の形態の有機ＥＬディスプレイにおける素子回路Ａｆの電気回路図である。この素子回路Ａｆは、前述の図２１で示す素子回路Ａｄに類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この素子回路Ａｆでは、２つの画素メモリＲ２１，Ｒ２２を備えており、それらはコンデンサＣ２１，Ｃ２２と、それに直列に挿入されるｎ型のＴＦＴＱ２１，Ｑ２２とによって構成されていることである。一方、前記コンデンサＣ１はｎ型のＴＦＴＱ２０を介して電源線Ｅに接続され、前記ＴＦＴＱ２０は選択線Ｓｃによって制御される。
【０１３１】
したがって、前述の画素メモリＲ１，Ｒ２が、ＣＭＯＳインバータＩＮＶ１，ＩＮＶ２から成るスタティックメモリ構成でデジタルデータをストアしていたのに対して、この画素メモリＲ２１，Ｒ２２は、コンデンサＣ２１，Ｃ２２から成るダイナミックメモリ構成でアナログデータをストアすることができ、前述のデジタル階調制御と、電圧値によるアナログ階調制御とを併用することができる。画素メモリＲ２１，Ｒ２２に要求される記憶時間が、前述のように数Ｈｚ以上の１フレーム期間Ｔｆ以内である場合には、このように画素メモリＲ２１，Ｒ２２がダイナミックメモリ構成であっても、支障があまりない。また、コンデンサＣ２１，Ｃ２２を改めて形成しなくとも、ＴＦＴＱ２０等のアクティブ素子や有機ＥＬ素子Ｐに付随する浮遊容量を用いて電位を保持することもできる。
【０１３２】
ビット選択線Ｓａ，ＳｂによってＴＦＴＱ２１，Ｑ２２の何れも導通状態でないときに、前記選択線ＳｃによってＴＦＴＱ２０が導通され、コンデンサＣ１へのデータの書込み・消去／読出しが行われる。このように構成することによって、有機ＥＬ素子Ｐの輝度補正を、前記のように、デジタル階調制御とアナログ階調制御とを併用して行うことができる。
【０１３３】
また、図２８の素子回路Ａｇは、上述の素子回路Ａｆに類似したものであり、有機ＥＬ素子Ｐの非発光状態と、コンデンサＣ１へのデータの書込み・消去／読出し状態の制御とを個別に実現するものである。
【０１３４】
本発明の実施の第８の形態について、図２９〜図３１に基づいて説明すれば、以下のとおりである。
【０１３５】
図２９は、本発明の実施の第８の形態の有機ＥＬディスプレイにおける素子回路Ａｈの電気回路図である。この素子回路Ａｈは、前述の図９で示す素子回路Ａｂに類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。この素子回路Ａｈでは、前記素子回路Ａｂにおける画素メモリＲ２が設けられておらず、画素メモリＲ１のみを備えている。この素子回路Ａｈは、１つの画素メモリＲ１であっても、前記の素子回路Ａｅのように走査を不連続とすることで、以下に詳述するように、前記素子回路Ａｂと同様に、４ｂｉｔ階調表示が可能となっている。
【０１３６】
図３０は、前記素子回路Ａｈの駆動方法の一例を示す図である。この図３０では、電流測定期間Ｔｍを終了した後の表示期間Ｔａを説明している。この例では、走査信号線はＧ１〜Ｇ１４の１４本で１つの単位と想定されており、各走査信号線Ｇ１〜Ｇ１４の選択状態を、図３０（５）〜（１８）で示している。図３０（１）は単位時間表示であり、図３０（１９）は通算の時間表示（単位時間数）である。図３０（３）はｂｉｔ４のデータの通算表示時間を示し、図３０（４）は、ビットの重みを示す。図３０（２）は、ビット選択線Ｓａ１の選択走査を示す。
【０１３７】
表示期間Ｔａの最初の走査期間Ｔｓ１において、走査信号線Ｇ１〜Ｇ１４が順に選択されてｂｉｔ４のデータを表示させながら、ビット選択線Ｓａが選択されて該ｂｉｔ４のデータが画素メモリＲ１に書込まれてゆく。走査信号線Ｇ１〜Ｇ１４の選択を終了するまで、したがって１４単位時間に亘って、該ｂｉｔ４のデータが表示される。
【０１３８】
走査期間Ｔｓ１が終了すると、連続して次の走査期間Ｔｓ２に入り、表示をｂｉｔ４に対応したデータからｂｉｔ３のデータヘ切換えながら、該ｂｉｔ３のデータを前記１６単位時間に亘って表示する。ここで、走査期間Ｔｓ２は１４単位時間であるので、走査信号線Ｇ１４が選択走査された後、２単位時間は休止期間となる。
【０１３９】
前記休止期間を終了すると、走査期間Ｔｓ３では、表示をｂｉｔ３に対応したデータからｂｉｔ２のデータヘ切換え、８単位時間に亘って表示した後、走査信号線Ｇ１〜Ｇ１４が選択されていない状態で、その選択を追いかけるように、ビット選択線Ｓａが選択されてｂｉｔ４のデータが画素メモリＲ１から読出され、残りの６単位時間に亘って表示される。これによって、ｂｉｔ４のデータの通算表示時間は２０単位時間となる。
【０１４０】
走査期間Ｔｓ４では、表示をｂｉｔ４に対応したデータからｂｉｔ１のデータヘ切換え、４単位時間に亘って表示した後、ビット選択線Ｓａが選択されてｂｉｔ４のデータが画素メモリＲ１から再び読出され、残りの１０単位時間に亘って表示される。そして、走査期間Ｔｓ４の後の２単位時間の休止期間も、前記ｂｉｔ４のデータは表示され続ける。これによって、該ｂｉｔ４のデータの通算表示時間は３２単位時間となり、各ｂｉｔの表示期間の比率が、前記１：２：４：８となる。
【０１４１】
前記休止期間を終了すると、次の消去期間Ｔｓａに入り、表示をｂｉｔ４に対応した画素メモリＲ１のデータから、非発光状態に対応したデータに切換え、コンデンサＣ１に保持させてゆくとともに、ブランク表示を行う。
【０１４２】
このような休止期間を挿入した不連続な走査を行うことで、１つの画素メモリＲ１であっても、４ｂｉｔ階調表示を可能とすることができる。しかしながら、実際に走査に使用する時間は、前記図１６の素子回路Ａｃのように消去用のＴＦＴＱ３を備える構成に比べて長くなる。その比率を表７に示す。
【０１４３】
【表７】

【０１４４】
表７において、（ａ）はｂｉｔ数（図３０では４）、（ｂ）は走査信号線数（図３０では１４）、（ｃ）は本来走査に必要な時間（図３０では４×１４＝５６単位時間）、（ｄ）は１階調当りの表示期間、（ｅ）は第２位のｂｉｔの表示期間（図３０では１６単位時間）、（ｆ）本駆動方法に実際に使用する時間（図３０では６０単位時間）、（ｈ）は実際に使用する時間／本来走査に必要な時間の比である。
【０１４５】
この表７には、前記図３０の条件も含め、ｂｉｔ数が４，５，６の場合をそれぞれ幾つか例示している。この表７から、表示期間に占める走査時間の比率が２割程度低下するけれども、前記の不連続な走査を行うことで、前記消去用のＴＦＴＱ３およびその走査信号線Ｓを追加することによるＴＦＴおよび配線数の増加を回避することができる。
【０１４６】
図３１は、この図３０で示す駆動方法で、電流測定を行わない場合の駆動方法の一例を示す図である。図３１（１）〜（１９）は、図３０（１）〜（１９）にそれぞれ対応している。ところで、このような電流測定を行わない場合、前述の図１６で示す素子回路Ａｃでは、図１８で示すように非発光期間が存在するのに対して、図２９で示す素子回路Ａｈでは、この図３１で示すように非発光期間が存在しないので、その分好ましいと言える。すなわち、非発光期間が存在しなければ、その分、１フレーム期間Ｔｆの平均輝度として必要な輝度を得るための単位時間当りの輝度を下げることができる。有機ＥＬ素子は、同じ発光輝度でも、瞬時発光輝度が低い程寿命が長くなる傾向があるので、図３１の駆動方法の方が、図１８の駆動方法より、その点で有利と言える。
【０１４７】
なお、前記有機ＥＬ素子Ｐの構造としては、たとえばガラス基板の上にＩＴＯ等の透明な陽極を形成し、その上に有機多層膜、さらにＡｌ等の陰極を形成した構成で実現することができる。また、前記有機多層膜にも幾つかの構造があるけれども、たとえば、正孔入層（または陽極バッファ層）としてＣｕＰｃを、正孔輸送層としてＴＰＤを、発光層としてＤＰＶＢｉ、Ｚｎ（ｏｘｚ）２、ＤＣＭをドーパントとしたＡｌｑ等を、電子輸送層としてはＡｌｑ等を積層した構成が好ましい。
【０１４８】
一方、上述のような有機ＥＬ素子Ｐを駆動するためのＴＦＴは、電荷移動度の大きな多結晶シリコンプロセスで製作されたＴＦＴを用いる必要があり、たとえば特開平１０−３０１５３６号公報などで実現することができる。上記の工程では、プロセスの最高温度を、ゲート絶縁膜形成時の６００℃程度に抑えることができ、高耐熱性ガラスを使用することができる。
【０１４９】
【発明の効果】
本発明の表示装置は、以上のように、マトリクス状に配列された電気光学素子が第１のアクティブ素子によって駆動される表示装置において、負荷電流を測定し、その測定結果に基づいて表示データを補正するにあたって、毎単位表示期間毎に、または複数の単位表示期間毎に、周期的に電流測定を行う。
【０１５０】
それゆえ、所望とする階調を得るための表示データを、周囲温度変化などに対応してダイナミックに補正するにあたって、アクティブマトリクスのパネルであっても、電流測定手段を各電気光学素子毎に設ける必要をなくし、電流値検出を効率的に行うことができるとともに、開口率を向上することもできる。
【０１５１】
また、本発明の表示装置は、以上のように、メモリ素子を有する構成では、走査されていなくても、表示データがあると発光してしまい、予め定める信号レベルを与えての負荷電流の測定にあたって、他の電気光学素子の負荷電流の影響が生じてしまうのに対して、事前に非発光状態とする走査を行う。
【０１５２】
それゆえ、前記他の電気光学素子による影響をなくし、所望とする電気光学素子の負荷電流を正確に測定することができる。
【０１５３】
さらにまた、本発明の表示装置は、以上のように、前記メモリ素子に関連して第２のアクティブ素子をさらに備え、前記第１のアクティブ素子によって表示信号レベルを設定し、前記第２のアクティブ素子によって消去信号レベルを設定する。
【０１５４】
それゆえ、第１のアクティブ素子の選択走査によって表示が開始された後、その選択走査が総ての第１のアクティブ素子について終了する以前に、第２のアクティブ素子の選択走査によって前記表示を消去することができ、単位表示時間を、走査期間よりも短くすることができる。これによって、デジタル階調制御を行うにあたって、下位のビットのデータにも、そのビットの重みに対応した短時間の表示を正確に行わせることができ、ビット数の多い細かな階調制御を行うことができる。
【０１５５】
また、本発明の表示装置は、以上のように、前記メモリ素子に関連して、１または複数の画素メモリを設け、それを第１のアクティブ素子のための第１の信号線とは異なるビット選択線で駆動する。
【０１５６】
それゆえ、１走査期間内で、下位のビットのデータを表示して残った時間を上位のビットのデータの表示に用いることができ、複数の各ビットに対して等間隔の走査期間を設定しても、表示期間中の非走査期間や非発光期間を短くすることができる新規な時間分割階調表示を実現することができる。
【０１５７】
さらにまた、本発明の表示装置は、以上のように、前記メモリ素子には、前記電気光学素子へ負荷電流を供給する第１の電源線とは個別に設けた第２の電源線から電源供給を行う。
【０１５８】
それゆえ、第１のアクティブ素子が選択されている間に、第１の電源線の電位を前記負荷電流が流れない電位、たとえばＧＮＤ電位とすることで、表示を行うことなく、メモリ素子への信号レベルの書込みのみを行うことができる。また、メモリ素子や画素メモリに記憶されたデータに基づく電気光学素子の表示期間を、第１のアクティブ素子の走査期間とは独立に制御可能となり、表示期間で時間分割階調表示を実現することもできる。
【図面の簡単な説明】
【図１】本発明の実施の第１の形態の有機ＥＬディスプレイの全体構成を示す図である。
【図２】図１で示す有機ＥＬディスプレイにおける素子回路の電気回路図である。
【図３】電気光学素子の電流特性を示すグラフである。
【図４】図１で示す有機ＥＬディスプレイの駆動方法の一例を示す図である。
【図５】本発明の実施の第２の形態の有機ＥＬディスプレイの全体構成を示す図である。
【図６】図５で示す有機ＥＬディスプレイにおける素子回路の電気回路図である。
【図７】図５で示す有機ＥＬディスプレイの駆動方法の一例を示す図である。
【図８】本発明の実施の第３の形態の有機ＥＬディスプレイの全体構成を示す図である。
【図９】図８で示す有機ＥＬディスプレイにおける素子回路の電気回路図である。
【図１０】先行技術のディスプレイの駆動方法を示す図である。
【図１１】図１０で示す駆動方法の一部を詳しく示す図である。
【図１２】図１０の駆動方法に、本発明のような消去期間および電流測定期間を導入した場合の図である。
【図１３】図１１の駆動方法に、本発明のような消去期間および電流測定期間を導入した場合の図である。
【図１４】図８で示す有機ＥＬディスプレイの駆動方法の一例を示す図である。
【図１５】図１４で示す駆動方法を消去期間および電流測定期間を設定しない構成に用いる場合の図である。
【図１６】本発明の実施の第４の形態の有機ＥＬディスプレイにおける素子回路の電気回路図である。
【図１７】図１６で示す素子回路を用いた有機ＥＬディスプレイの駆動方法の一例を示す図である。
【図１８】図１７で示す駆動方法を消去期間および電流測定期間を設定しない構成に用いる場合の図である。
【図１９】図１６で示す素子回路を用いた有機ＥＬディスプレイにおいて、発光が不連続となる場合の駆動方法の一例を示す図である。
【図２０】図１９で示す駆動方法を消去期間および電流測定期間を設定しない構成に用いる場合の図である。
【図２１】本発明の実施の第５の形態の有機ＥＬディスプレイにおける素子回路の電気回路図である。
【図２２】図２１で示す素子回路を用いた有機ＥＬディスプレイの駆動方法の一例を示す図である。
【図２３】図２２で示す駆動方法を消去期間および電流測定期間を設定しない構成に用いる場合の図である。
【図２４】本発明の実施の第６の形態の有機ＥＬディスプレイにおける素子回路の電気回路図である。
【図２５】図２４で示す素子回路を用いた有機ＥＬディスプレイの駆動方法の一例を示す図である。
【図２６】図２５で示す駆動方法を消去期間および電流測定期間を設定しない構成に用いる場合の図である。
【図２７】本発明の実施の第７の形態の有機ＥＬディスプレイにおける素子回路の電気回路図である。
【図２８】図２７で示す素子回路の類似構成を示す電気回路図である。
【図２９】本発明の実施の第８の形態の有機ＥＬディスプレイにおける素子回路の電気回路図である。
【図３０】図２９で示す素子回路を用いた有機ＥＬディスプレイの駆動方法の一例を示す図である。
【図３１】図３０で示す駆動方法を消去期間および電流測定期間を設定しない構成に用いる場合の図である。
【図３２】電流検出手段を用いて輝度補正を行うようにした従来の有機ＥＬディスプレイの一例を示す図である。
【図３３】図３２で示す有機ＥＬディスプレイに用いられる電流検出回路のブロック図である。
【図３４】電流検出手段を用いて輝度補正を行うようにした従来の有機ＥＬディスプレイの他の例を示す図である。
【図３５】図３４で示す有機ＥＬディスプレイに用いられる画素のブロック図である。
【符号の説明】
１，１１，２１ 有機ＥＬディスプレイ
２，２ａ，２ｂ 有機ＥＬパネル
３，３ａ，３ｂ 走査コントローラ
４，４ａ，４ｂ 信号コントローラ
５ ラッチ回路
Ａ１１〜Ａｍｎ；Ａａ１１〜Ａａｍｎ 素子回路
Ａｂ；Ａｃ；Ａｄ；Ａｅ；Ａｆ；Ａｇ；Ａｈ 素子回路
Ｂ１〜Ｂｎ 演算回路（補正手段）
Ｃ１ コンデンサ（メモリ素子）
Ｃ２１，Ｃ２２ コンデンサ
Ｄ１〜Ｄｎ データ信号線（第２の信号線）
Ｅ０ 電源線
Ｅ１〜Ｅｎ 電源線（第１の電源線）
Ｅａ 電源線（第２の電源線）
Ｆ１〜Ｆｎ Ｄ／Ａ変換回路
Ｇ１〜Ｇｍ 走査信号線（第１の信号線）
ＩＮＶ１，ＩＮＶ２ ＣＭＯＳインバータ
Ｋ０；Ｋ１〜Ｋｎ 電流測定回路
Ｍ１〜Ｍｎ メモリ（記憶手段）
Ｍａ１〜Ｍａｎ メモリ
Ｍｂ１〜Ｍｂｎ メモリ
Ｐ 有機ＥＬ素子（電気光学素子）
Ｑ１ ＴＦＴ（第１のアクティブ素子）
Ｑ２，Ｑ１０，Ｑ１１〜Ｑ１４，Ｑ２０〜Ｑ２２ ＴＦＴ
Ｑ３ ＴＦＴ（第２のアクティブ素子）
Ｓ１〜Ｓｍ 走査信号線（第３の信号線）
Ｓａ，Ｓｂ ビット選択線
Ｓｃ 選択線
Ｒ１，Ｒ２；Ｒ２１，Ｒ２２ 画素メモリ

Claims (5)

1. 相互に交差する複数の第１および第２の信号線で区画された各領域に電気光学素子を備え、その電気光学素子が、それぞれ対応する第１のアクティブ素子によって、前記第１の信号線で選択されている間に、第２の信号線に出力される信号レベルに対応した表示を行うように駆動される表示装置において、
   前記電気光学素子に関連して、前記第１のアクティブ素子によって取込まれた信号レベルを保持するメモリ素子を有し、
   前記メモリ素子に関連して、前記第１のアクティブ素子によって取込まれた信号レベルを保持する１または複数の画素メモリと、その画素メモリに個別的に対応し、ビット選択線によって選択駆動される第３のアクティブ素子とを備え、
   前記第１の信号線が選択状態で、第１のアクティブ素子を介して前記メモリ素子に表示信号レベルが設定されるとともに、前記第３のアクティブ素子が選択駆動されて前記画素メモリにその表示信号レベルが設定され、前記第１の信号線の非選択状態で、前記第３のアクティブ素子が選択駆動されて前記画素メモリからの表示信号レベルに切換えられることを特徴とする表示装置。
2. 前記第２の信号線に沿って配設されて前記電気光学素子へ負荷電流を供給する第１の電源線の電流を測定する電流測定手段と、
   前記電流測定手段で測定されたデータを保持する記憶手段と、
   外部から入力される表示データを前記記憶手段から読出されたデータを用いて補正し、前記第２の信号線に出力すべき信号レベルを作成する補正手段とを含み、
   前記第１の信号線による選択とともに、前記第２の信号線に表示データに対応した信号レベルを出力してゆく単位表示期間に対して、周期的に、前記第１の信号線による選択とともに、前記第２の信号線に予め定める信号レベルを出力し、前記電流測定手段で測定を行ってゆく期間を含めることを特徴とする請求項１に記載の表示装置。
3. 前記第１の信号線に選択出力を導出する走査コントローラおよび前記第２の信号線に信号レベルを出力する信号コントローラは、測定期間の直前に、前記メモリ素子の初期化および電気光学素子を非発光状態とする走査を行うことを特徴とする請求項２記載の表示装置。
4. 前記メモリ素子に関連して、前記第１の信号線とは択一的に選択出力が導出される第３の信号線からの選択出力に応答し、前記第２の信号線とは異なる信号レベルを前記メモリ素子に与える第２のアクティブ素子をさらに備え、
   前記第１のアクティブ素子によって表示信号レベルが設定され、前記第２のアクティブ素子によって消去信号レベルが設定されることを特徴とする請求項３記載の表示装置。
5. 前記メモリ素子には、前記電気光学素子へ負荷電流を供給する第１の電源線とは個別に設けた第２の電源線から電源供給を行うことを特徴とする請求項１〜４の何れかに記載の表示装置。

Images