JP2014182346A - 階調電圧発生回路及び表示装置 - Google Patents
階調電圧発生回路及び表示装置 Download PDFInfo
- Publication number
- JP2014182346A JP2014182346A JP2013058301A JP2013058301A JP2014182346A JP 2014182346 A JP2014182346 A JP 2014182346A JP 2013058301 A JP2013058301 A JP 2013058301A JP 2013058301 A JP2013058301 A JP 2013058301A JP 2014182346 A JP2014182346 A JP 2014182346A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current source
- circuit
- gradation
- voltages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005401 electroluminescence Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 13
- 230000008859 change Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 9
- 238000005070 sampling Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
Abstract
【課題】電源公差による輝度変化を抑えることが可能な階調電圧発生回路、及び、当該階調電圧発生回路をデジタル／アナログ変換の際のアナログ電圧（階調電圧）の生成に用いる表示装置を提供する。
【解決手段】 複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、ラダー抵抗回路に対して直列に接続された定電流源と、を備え、定電流源は、ラダー抵抗回路に対して直列に接続された電流源トランジスタと、電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、を有する。
【選択図】 図６
【解決手段】 複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、ラダー抵抗回路に対して直列に接続された定電流源と、を備え、定電流源は、ラダー抵抗回路に対して直列に接続された電流源トランジスタと、電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、を有する。
【選択図】 図６
Description
本開示は、階調電圧発生回路及び表示装置に関する。
デジタル映像信号を入力とする表示装置は、入力されるデジタル映像信号をアナログ映像信号に変換するデジタル／アナログ変換回路を備えている。デジタル／アナログ変換回路には、デジタル映像信号のビット数に対応した複数の階調電圧の中から、デジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換する階調電圧選択型のものがある。そして、複数の階調電圧を発生する階調電圧発生回路として、複数の抵抗が直列に接続されて成り、各抵抗の端部（ノード）から、電圧値が異なる複数の階調電圧を出力するラダー抵抗回路を用いる構成のものが知られている（例えば、特許文献１参照）。
ところで、ラダー抵抗回路による抵抗分圧によって階調電圧を生成すると、階調電圧発生回路の基準電圧（電源電圧）の電源公差により、階調電圧の電圧値が抵抗分圧比で変化する。そして、例えば、発光素子を駆動する駆動トランジスタにＰチャネル型トランジスタを用いた場合、駆動トランジスタのソース電位の変化量と、ゲート電位（階調電圧の電圧値）の変化量とが異なるため、駆動トランジスタのオーバードライブ電圧が変わり、その結果、輝度が変化する。
そこで、本開示は、電源公差による輝度変化を抑えることが可能な階調電圧発生回路、及び、当該階調電圧発生回路をデジタル／アナログ変換の際のアナログ電圧（階調電圧）の生成に用いる表示装置を提供することを目的とする。
上記の目的を達成するための本開示の階調電圧発生回路は、
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、
ラダー抵抗回路に対して直列に接続された定電流源と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する。
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、
ラダー抵抗回路に対して直列に接続された定電流源と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する。
また、上記の目的を達成するための本開示の表示装置は、
発光素子を含む画素回路が配置されて成る画素部と、
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路、及び、ラダー抵抗回路に対して直列に接続された定電流源を有する階調電圧発生回路と、
階調電圧発生回路で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する駆動部と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する。
発光素子を含む画素回路が配置されて成る画素部と、
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路、及び、ラダー抵抗回路に対して直列に接続された定電流源を有する階調電圧発生回路と、
階調電圧発生回路で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する駆動部と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する。
上記の構成の階調電圧発生回路あるいは表示装置では、定電流源の電流値Ｉとラダー抵抗回路の抵抗値Ｒによる、階調電圧発生回路の基準電圧（電源電圧）からのＩＲドロップによって階調電圧を生成することになるために、基準電圧と階調電圧の電位差は一定になる。これにより、電源公差が起きたとしても、駆動トランジスタのゲート−ソース間の電位差は変化しないため、駆動トランジスタが飽和領域で動作している限り、輝度は変わらない。また、電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定することで、ラダー抵抗回路の各抵抗の抵抗値のばらつきに対応できる。
本開示によれば、電源公差が起きたとしても、駆動トランジスタのゲート−ソース間の電位差は変化しないため、電源公差による輝度変化を抑えることができる。また、ラダー抵抗回路の各抵抗の抵抗値のばらつきに対応できるため、当該ばらつきに起因する階調電圧の電圧値のばらつきを補正できる。
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の階調電圧発生回路及び表示装置、全般に関する説明
２．本開示の技術が適用される表示装置
２−１．システム構成
２−２．ＤＡ変換回路内蔵の駆動部
２−３．画素回路
２−４．電源公差について
３．実施形態の説明
３−１．実施例１
３−２．実施例２
４．本開示の構成
１．本開示の階調電圧発生回路及び表示装置、全般に関する説明
２．本開示の技術が適用される表示装置
２−１．システム構成
２−２．ＤＡ変換回路内蔵の駆動部
２−３．画素回路
２−４．電源公差について
３．実施形態の説明
３−１．実施例１
３−２．実施例２
４．本開示の構成
＜１．本開示の階調電圧発生回路及び表示装置、全般に関する説明＞
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、
ラダー抵抗回路に対して直列に接続された定電流源と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する。
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、
ラダー抵抗回路に対して直列に接続された定電流源と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する。
また、本開示の階調電圧発生回路は、
発光素子を含む画素回路が配置されて成り、複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する表示装置において、複数の階調電圧を発生する階調電圧発生回路として用いられる。
発光素子を含む画素回路が配置されて成り、複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する表示装置において、複数の階調電圧を発生する階調電圧発生回路として用いられる。
画素回路の発光素子として、有機薄膜に電界をかけると発光する現象を用いた有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を例示することができる。有機ＥＬ素子は、電流駆動型の発光素子（電気光学素子）の一例である。電流駆動型の発光素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。
有機ＥＬ素子を画素（画素回路）の発光部（発光素子）として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）は、次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために、有機ＥＬ表示装置は低消費電力である。有機ＥＬ素子が自発光素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために、有機ＥＬ表示装置は動画表示時の残像が発生しない。
上述した好ましい構成、形態を含む本開示の階調電圧発生回路及び表示装置にあっては、電圧設定部について、第１電源と第２電源との間に直列に接続された複数の抵抗から成り、各抵抗の端部から複数の電圧を出力する電圧出力部と、複数の電圧の中から１つを選択して、電流源トランジスタに流れる電流を決める電圧とする電圧選択部と、を有する構成とすることができる。このとき、ラダー抵抗回路の抵抗の抵抗値に応じて複数の電圧のうちの１つを選択する構成とすることができる。あるいは又、電流源トランジスタのゲート電圧を第１電源の電圧に設定したときに電流源トランジスタに流れる電流に応じて複数の電圧のうちの１つを選択する構成とすることができる。
また、上述した好ましい構成、形態を含む本開示の階調電圧発生回路及び表示装置にあっては、電圧設定部について、複数の電圧の中から１つを選択して、電流源トランジスタのゲート電圧とする構成とすることができる。
あるいは又、上述した好ましい構成、形態を含む本開示の階調電圧発生回路及び表示装置にあっては、電流源トランジスタの他、電流源トランジスタの一方のソース／ドレイン電極に接続された基準抵抗と、電流源トランジスタと基準抵抗との接続ノードの電圧の所定の基準電圧に対する差電圧に応じて電流源トランジスタを駆動する差動アンプと、を備える構成とし、電圧設定部について、複数の電圧の中から１つを選択して、差動アンプに与える所定の基準電圧とする構成とすることができる。
あるいは又、上述した好ましい構成、形態を含む本開示の表示装置にあっては、画素回路について、Ｐ型トランジスタから成り、ゲート電位に応じた電流を発光素子に供給する駆動トランジスタを有する構成とすることができる。また、画素回路の電源とラダー抵抗回路の電源とが共通である構成とすることができる。また、ラダー抵抗回路の各抵抗の抵抗値は、画素部のガンマ特性に応じて決定される構成とすることができる。
＜２．本開示の技術が適用される表示装置＞
ここでは、本開示の技術が適用される表示装置として、電流駆動型の発光素子の一例である有機ＥＬ素子を、画素（画素回路）の発光部（発光素子）とするアクティブマトリクス型有機ＥＬ表示装置を例に挙げて説明するものとする。但し、本開示の技術は、有機ＥＬ表示装置への適用に限られるものではない。すなわち、本開示の技術は、階調電圧発生回路で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する表示装置全般に対して適用可能である。
ここでは、本開示の技術が適用される表示装置として、電流駆動型の発光素子の一例である有機ＥＬ素子を、画素（画素回路）の発光部（発光素子）とするアクティブマトリクス型有機ＥＬ表示装置を例に挙げて説明するものとする。但し、本開示の技術は、有機ＥＬ表示装置への適用に限られるものではない。すなわち、本開示の技術は、階調電圧発生回路で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する表示装置全般に対して適用可能である。
［２−１．システム構成］
図１は、本開示の適用例に係るアクティブマトリクス型有機ＥＬ表示装置のシステム構成の概略を示すブロック図である。
図１は、本開示の適用例に係るアクティブマトリクス型有機ＥＬ表示装置のシステム構成の概略を示すブロック図である。
図１に示すように、本適用例に係るアクティブマトリクス型有機ＥＬ表示装置は、発光素子（発光部）を含む画素１０が行列状（マトリクス状）に２次元配置されて成る画素部２０と、例えば２つの行走査部３０Ａ，３０Ｂと、階調電圧発生回路４０と、駆動部５０と、を備えている。画素部２０には、行列状の画素配置に対して、画素行毎に走査線２１が配線され、画素列毎に信号線２２が配線されている。
行走査部３０Ａ，３０Ｂは、画素部２０の左右両側に設けられている。これらの行走査部３０Ａ，３０Ｂは、シフトレジスタやアドレスデコーダ等によって構成され、画素部２０の各画素１０を行単位で選択するための走査信号を走査線２１に対して画素部２０の左右両側から順次出力する。尚、ここでは、画素部２０の左右両側に行走査部３０Ａ，３０Ｂを配置するとしたが、左右の一方側にのみ行走査部３０Ａ／３０Ｂを配置する構成を採ることも可能である。但し、走査線２１における走査信号の伝搬遅延等を考慮した場合、画素部２０の左右両側に行走査部３０Ａ，３０Ｂを配置するのが好ましい。
階調電圧発生回路４０は、その詳細については後述するが、複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路から構成されている。ラダー抵抗回路は、駆動部５０に入力されるデジタル映像信号のビット数に対応した数の階調電圧を生成する。一例として、デジタル映像信号が８ビットの場合、ラダー抵抗回路は２５６個の階調電圧を生成する。
駆動部５０は、デジタル／アナログ変換回路（以下、ＤＡ変換回路と記述する場合もある）を内蔵しており、階調電圧発生回路４０で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換する。駆動部５０から出力されるアナログ映像信号は、行走査部３０Ａ，３０Ｂによって選択走査された画素行に対して信号線２２を通して供給され、当該画素行の各画素１０の発光素子を発光駆動する。
［２−２．ＤＡ変換回路内蔵の駆動部］
図２は、ＤＡ変換回路内蔵の駆動部の構成の一例を示す回路図である。図２には、階調電圧発生回路４０における複数の抵抗が直列に接続されて成るラダー抵抗回路４１の回路例についても図示している。ここでは、一例として、デジタル映像信号が８ビットで、これに対応して階調電圧発生回路４０が２５６個の階調電圧ＶGO〜ＶG255を発生する場合を例に挙げて示している。
図２は、ＤＡ変換回路内蔵の駆動部の構成の一例を示す回路図である。図２には、階調電圧発生回路４０における複数の抵抗が直列に接続されて成るラダー抵抗回路４１の回路例についても図示している。ここでは、一例として、デジタル映像信号が８ビットで、これに対応して階調電圧発生回路４０が２５６個の階調電圧ＶGO〜ＶG255を発生する場合を例に挙げて示している。
図２に示すように、駆動部５０は、シフトレジスタ５１、ＤＡ変換回路５２、及び、アンプ５３から成る単位回路が、画素列毎に、即ち、信号線２２毎に設けられた構成となっている。シフトレジスタ５１は、画素列毎に、８ビットの映像データＤａｔａ［７：０］を出力する。ＤＡ変換回路５２は、階調電圧発生回路４０から与えられる２５６個の階調電圧ＶGO〜ＶG255の中から、シフトレジスタ５１から出力される映像データＤａｔａ［７：０］に対応する１つの階調電圧を選択して出力する。アンプ５３は、ＤＡ変換回路５２から出力される階調電圧を増幅し、アナログ映像信号Ｖsigとして信号線２２に出力することによって画素１０の発光素子を発光駆動する。
階調電圧発生回路４０において、ラダー抵抗回路４１は、デジタル映像信号のビット数に対応した数の抵抗が、第１電源（高電位側の電源）Ｖccと、第２電源（低電位側の電源、本例では、グランドＧＮＤ）との間に直列に接続された構成となっている。第１電源の電圧Ｖccは、階調電圧発生回路４０（ラダー抵抗回路４１）の基準電圧となる。ここで、ラダー抵抗回路４１の各抵抗の抵抗値は、例えば、画素部２０のガンマ特性に応じて決定される。また、ラダー抵抗回路４１の高電位側の電源は、画素（画素回路）１０の高電位側の電源Ｖccと共通となっている。
［２−３．画素回路］
図３は、アクティブマトリクス型有機ＥＬ表示装置における画素（画素回路）の構成の一例を示す回路図である。
図３は、アクティブマトリクス型有機ＥＬ表示装置における画素（画素回路）の構成の一例を示す回路図である。
図３に示すように、画素１０は、電流駆動型の発光素子の一例である有機ＥＬ素子１１と、有機ＥＬ素子１１に電流を流すことによって当該有機ＥＬ素子１１を駆動する駆動回路とによって構成されている。有機ＥＬ素子１１は、全ての画素１０に対して共通に配線された共通電源線２４にカソード電極が接続されている。
有機ＥＬ素子１１を駆動する駆動回路は、駆動トランジスタ１２、サンプリングトランジスタ１３、発光制御トランジスタ１４、保持容量１５、及び、補助容量１６を有する構成となっている。尚、ガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成することを想定し、駆動トランジスタ１２として、Ｐチャネル型のトランジスタを用いている。また、本回路例では、サンプリングトランジスタ１３及び発光制御トランジスタ１４についても、駆動トランジスタ１２と同様に、Ｐチャネル型のトランジスタを用いている。
本回路例では、画素トランジスタとして、駆動トランジスタ１２及びサンプリングトランジスタ１３の他に、発光制御トランジスタ１４を有している。従って、図１に示す行走査部３０Ａ,３０Ｂに加えて、発光制御トランジスタ１４を駆動する駆動走査部６０を備えている。駆動走査部６０は、発光制御トランジスタ１４を行単位で駆動するための発光制御信号を、画素行毎に配線された制御線２３に出力する。
上記の構成の画素１０において、サンプリングトランジスタ１３は、行走査部３０Ａ,３０Ｂから与えられる走査信号による駆動の下に、駆動部５０から信号線２２を通して供給される映像信号の信号電圧Ｖsigをサンプリングすることによって画素内に書き込む。発光制御トランジスタ１４は、駆動トランジスタ１２に対して直列に接続されている。より具体的には、発光制御トランジスタ１４は、電源Ｖccと駆動トランジスタ１２のソース電極との間に接続されており、駆動走査部６０から与えられる発光制御信号による駆動の下に、有機ＥＬ素子１１の発光／非発光の制御を行なう。
保持容量１５は、駆動トランジスタ１２のゲート電極とソース電極との間に接続されており、サンプリングトランジスタ１３によるサンプリングによって書き込まれた信号電圧Ｖsigを保持する。駆動トランジスタ１２は、保持容量１５が保持した信号電圧Ｖsigに応じた駆動電流を有機ＥＬ素子１１に流すことによって有機ＥＬ素子１１を発光駆動する。補助容量１６は、駆動トランジスタ１２のソース電極と、固定電位のノード、例えば、電源Ｖccとの間に接続されており、信号電圧Ｖsigを書き込んだときに駆動トランジスタ１２のソース電位が変動するのを抑制する作用を為す。
ここで、有機ＥＬ素子１１は、電流駆動型の発光素子のため、デバイスに流れる電流値をコントロールすることによって発光の階調を得る。有機ＥＬ素子１１に流れる電流値のコントロールに当たっては、駆動トランジスタ１２のゲート電極に映像信号の信号電圧Ｖsigを書き込み、駆動トランジスタ１２を電流源として使用する際のオーバードライブ電圧をコントロールするようにしている。オーバードライブ電圧は、所望の階調を得る電圧よりも高い電圧である。
尚、本回路例では、駆動トランジスタ１２及びサンプリングトランジスタ１３の他に、発光制御トランジスタ１４を有する画素回路を例に挙げたが、画素回路としては、発光制御トランジスタ１４を持たない回路構成とすることも可能である。また、画素トランジスタとしてＰチャネル型のトランジスタを用いる画素回路を例示したが、Ｎチャネル型のトランジスタを用いる画素回路を排除するものではない。
［２−４．電源公差について］
ところで、階調電圧発生回路４０において、ラダー抵抗回路４１による抵抗分圧によって階調電圧を生成すると、階調電圧発生回路４０の電源Ｖccの電源公差により、階調電圧の電圧値が抵抗分圧比で変化する（図４Ａ参照）。ここで、例えば、有機ＥＬ素子１１を駆動する駆動トランジスタ１２をＰチャネル型トランジスタで構成し、階調電圧発生回路４０の電源と画素１０の電源が共通（Ｖcc）の場合を考える。この場合、駆動トランジスタ１２のソース電位の変化量と、ゲート電位（階調電圧の電圧値）の変化量とが異なるため、駆動トランジスタ１２のオーバードライブ電圧が変わる。その結果、駆動トランジスタ１２から有機ＥＬ素子１１に供給される電流Ｉoledが変わるため、輝度が変化する（図４Ｂ参照）。これは、電源公差による輝度変化のため、表示パネルの市場での輝度ばらつきとなる。
ところで、階調電圧発生回路４０において、ラダー抵抗回路４１による抵抗分圧によって階調電圧を生成すると、階調電圧発生回路４０の電源Ｖccの電源公差により、階調電圧の電圧値が抵抗分圧比で変化する（図４Ａ参照）。ここで、例えば、有機ＥＬ素子１１を駆動する駆動トランジスタ１２をＰチャネル型トランジスタで構成し、階調電圧発生回路４０の電源と画素１０の電源が共通（Ｖcc）の場合を考える。この場合、駆動トランジスタ１２のソース電位の変化量と、ゲート電位（階調電圧の電圧値）の変化量とが異なるため、駆動トランジスタ１２のオーバードライブ電圧が変わる。その結果、駆動トランジスタ１２から有機ＥＬ素子１１に供給される電流Ｉoledが変わるため、輝度が変化する（図４Ｂ参照）。これは、電源公差による輝度変化のため、表示パネルの市場での輝度ばらつきとなる。
図４Ａに簡略的に示すラダー抵抗回路４１において、全抵抗値をＲgamとし、信号電圧（階調電圧）Ｖsigを与える抵抗値をＲsigとしている。電源公差をΔＶとするとき、電源ＶccがΔＶだけ変化するのに対して、階調電圧の電圧値が抵抗分圧比（＝Ｒsig／Ｒgam）で変化する。
図４Ｂに、有機ＥＬ素子１１に流れる所望の電流Ｉoledを与える式（１）と、電源公差ΔＶによる変化後に有機ＥＬ素子１１に流れる電流Ｉoled’を与える式（２）を示す。これらの式（１），（２）において、μは駆動トランジスタ１２のチャネルを構成する半導体薄膜の移動度、Ｖthは閾値電圧、Ｖgsはゲート−ソース間電圧である。また、Ｗは駆動トランジスタ１２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
図４Ｂに、有機ＥＬ素子１１に流れる所望の電流Ｉoledを与える式（１）と、電源公差ΔＶによる変化後に有機ＥＬ素子１１に流れる電流Ｉoled’を与える式（２）を示す。これらの式（１），（２）において、μは駆動トランジスタ１２のチャネルを構成する半導体薄膜の移動度、Ｖthは閾値電圧、Ｖgsはゲート−ソース間電圧である。また、Ｗは駆動トランジスタ１２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
＜３．実施形態の説明＞
この電源公差ΔＶによる輝度変化を抑えるべく為されたのが本開示の技術である。図５Ａは、本開示の実施形態に係る階調電圧発生回路の構成を示す回路図である。図５Ａに示すように、本実施形態に係る階調電圧発生回路４０は、複数の抵抗の端部から電圧値が異なる複数の階調電圧、例えば２５６個の階調電圧ＶG0〜ＶG256を出力するラダー抵抗回路４１に対して、直列に接続された定電流源７０を有する構成となっている。
この電源公差ΔＶによる輝度変化を抑えるべく為されたのが本開示の技術である。図５Ａは、本開示の実施形態に係る階調電圧発生回路の構成を示す回路図である。図５Ａに示すように、本実施形態に係る階調電圧発生回路４０は、複数の抵抗の端部から電圧値が異なる複数の階調電圧、例えば２５６個の階調電圧ＶG0〜ＶG256を出力するラダー抵抗回路４１に対して、直列に接続された定電流源７０を有する構成となっている。
上記の構成の本実施形態に係る階調電圧発生回路４０では、図５Ｂに示すように、定電流源７０の電流値Ｉとラダー抵抗回路４１の抵抗値Ｒ（Ｒgam）による、基準電圧ＶccからのＩＲドロップによって階調電圧ＶG0〜ＶG256を生成することになる。そのため、基準電圧Ｖccと階調電圧ＶG0〜ＶG256の電位差は一定になる。これにより、電源公差ΔＶが起きたとしても、駆動トランジスタ１２のゲート−ソース間の電位差は変化しないため、駆動トランジスタ１２が飽和領域で動作している限り、輝度は変わらない。従って、電源公差ΔＶによる輝度変化を抑えることができる。
以下に、定電流源７０についての具体的な実施例について説明する。
［３−１．実施例１］
図６は、実施例１に係る定電流源の回路構成を示す回路図である。実施例１では、定電流源７０は、電流源トランジスタ８１と、電流源トランジスタ８１のゲート電圧を、複数の電圧の中から選択して設定する電圧設定部９０とを有する構成となっている。本実施例１では、後述するように、複数の電圧を１６個の電圧Ｖ0〜Ｖ15とする。
図６は、実施例１に係る定電流源の回路構成を示す回路図である。実施例１では、定電流源７０は、電流源トランジスタ８１と、電流源トランジスタ８１のゲート電圧を、複数の電圧の中から選択して設定する電圧設定部９０とを有する構成となっている。本実施例１では、後述するように、複数の電圧を１６個の電圧Ｖ0〜Ｖ15とする。
電圧設定部９０は、電圧出力部９１、電圧選択部９２、及び、選択情報記憶部９３を有する構成となっている。電圧出力部９１は、複数の抵抗が直列に接続されて成り、各抵抗の端部から複数の電圧Ｖ0〜Ｖ15を出力するラダー抵抗回路から構成されている。ラダー抵抗回路は、高電位側電源である第１電源と、低電位側電源である第２電源（本例では、グランドＧＮＤ）との間に接続されており、第１電源の電圧を基準電圧Ｖrefとし、この基準電圧Ｖrefを複数の電圧Ｖ0〜Ｖ15の中の最大の電圧Ｖ0としている。
基準電圧Ｖrefとして、基準電圧回路の一種である、電源公差ΔＶの影響を受けない、周知のバンドギャップリファレンス回路の出力電圧を用いることができる。バンドギャップリファレンス回路の出力電圧は、一般的に、１．２５［Ｖ］である。この出力電圧は、シリコンのバンドギャップエネルギーに起因する。
電圧選択部９２は、ラダー抵抗回路の各抵抗の端部（ノード）に一端が接続され、他端が共通に接続された複数（本例では、１６個）のスイッチ素子（例えば、トランジスタ）から成り、選択情報記憶部９３から与えられる選択情報に基づいて複数の電圧Ｖ0〜Ｖ15の中から１つを選択する。電圧選択部９２で選択された電圧は、電流源トランジスタ８１に流れる電流を決める電圧、即ち、電流源トランジスタ８１のゲート電圧として設定される。
選択情報記憶部９３には、あらかじめ、複数の電圧Ｖ0〜Ｖ15の中から選択すべき電圧に関しての選択情報が記憶されている。この選択情報は、ラダー抵抗回路４１の抵抗（例えば、ポリ抵抗）の抵抗値や、電流源トランジスタ８１のゲート電圧を第１電源の電圧、即ち、基準電圧Ｖrefに設定したときに電流源トランジスタ８１に流れる電流Ｉrefに基づいて設定される。これにより、電圧選択部９２においては、ラダー抵抗回路４１の抵抗の抵抗値や、ゲート電圧を基準電圧Ｖrefに設定したときに電流源トランジスタ８１に流れる電流Ｉrefに応じて、複数の電圧Ｖ0〜Ｖ15のうちの１つが選択される。
ここで、選択情報記憶部９３にあらかじめ記憶される選択情報の設定の一例について説明する。
図７Ａは、選択情報を設定するシステム構成の一例を示すブロック図である。図７Ａに示すように、本システムは、測定部１０１、データ記憶部の一例であるルックアップ・テーブル（look-up table：ＬＵＴ）１０２、及び、選択情報判定部１０３を有する構成となっている。本システムによる選択情報の設定については、製造後の表示パネルに対して行なわれる。
測定部１０１は、ラダー抵抗回路４１の各抵抗の抵抗値のばらつきや、電流源トランジスタ８１の特性ばらつきに起因する電流Ｉrefのばらつきを知るために、実際に、ラダー抵抗回路４１の各抵抗の抵抗値や、電流源トランジスタ８１に流れる電流Ｉrefの電流値を測定する。より具体的には、測定部１０１は、ラダー抵抗回路４１の複数の抵抗のうち、例えば１つの抵抗の抵抗値を測定する。１つの抵抗についての測定でよいとするのは、ラダー抵抗回路４１の各抵抗は、同一の部材（例えば、ポリ抵抗）で、同一のプロセスにて互いに近接して形成されるために、各抵抗の抵抗値のばらつきを無視できるからである。測定部１０１は更に、電流源トランジスタ８１のゲート電圧を例えば基準電圧Ｖref（第１電源の電圧）に設定したときに電流源トランジスタ８１に流れる電流Ｉrefの電流値を測定する。
ＬＵＴ１０２及び選択情報判定部１０３については、外部機器として構成することができる。外部機器としては、例えば、パーソナルコンピュータ等を例示することができる。図７Ｂに示すように、ＬＵＴ１０２は、一例として、ラダー抵抗回路４１の抵抗及び電流源トランジスタ８１の電流について各々４通りに区分し、計１６通りの選択情報として記憶している。１６通りの選択情報は、４ビットで表現することができる。抵抗及び電流の区分、それに対応する選択情報のビット数は任意に設定可能である。
選択情報判定部１０３は、測定部１０１の測定結果、即ち、測定したラダー抵抗回路４１の抵抗の抵抗値及び電流Ｉrefの電流値に基づいて選択情報を判定し、ＬＵＴ１０２に格納されている対応する４ビットの選択情報を選定して階調電圧発生回路４０内の選択情報記憶部９３に与える。図７Ｂに示す例では、測定部１０１の測定結果が、抵抗について区分“３”、電流について区分“２”のときに、“０１１０”の選択情報が選択情報記憶部９３に記憶されることになる。
そして、図６に示す実施例１に係る電圧設定部９０において、電圧選択部９２は、記憶部９３に記憶されている例えば“０１１０”の選択情報に基づいて、複数の電圧Ｖ0〜Ｖ15の中から１つを選択し、電流源トランジスタ８１にそのゲート電圧として与える。これにより、ラダー抵抗回路４１の各抵抗の抵抗値のばらつきや、電流源トランジスタ８１の特性ばらつきに起因する階調電圧ＶG0〜ＶG256の電圧値の変化について補正を行うことができる。
［３−２．実施例２］
実施例１では、一例として、ラダー抵抗回路４１の抵抗及び電流源トランジスタ８１の電流について各々４通りに区分し、これに対応して、電圧設定部９０で設定可能な電圧を１６通り、即ち、１６個の電圧Ｖ0〜Ｖ15としている。抵抗及び電流についての区分数を増やし、それに対応して電圧設定部９０で設定可能な電圧を増やすことで、ラダー抵抗回路４１の各抵抗の抵抗値のばらつきや、電流源トランジスタ８１の特性ばらつきに起因する階調電圧ＶG0〜ＶG256の電圧値の変化に対する補正をより正確に行なうことが可能になる。しかし、抵抗及び電流についての区分数を増やすと、電圧設定部９０の回路規模が大きなものとなってしまう。
実施例１では、一例として、ラダー抵抗回路４１の抵抗及び電流源トランジスタ８１の電流について各々４通りに区分し、これに対応して、電圧設定部９０で設定可能な電圧を１６通り、即ち、１６個の電圧Ｖ0〜Ｖ15としている。抵抗及び電流についての区分数を増やし、それに対応して電圧設定部９０で設定可能な電圧を増やすことで、ラダー抵抗回路４１の各抵抗の抵抗値のばらつきや、電流源トランジスタ８１の特性ばらつきに起因する階調電圧ＶG0〜ＶG256の電圧値の変化に対する補正をより正確に行なうことが可能になる。しかし、抵抗及び電流についての区分数を増やすと、電圧設定部９０の回路規模が大きなものとなってしまう。
この点に鑑みて為されたのが実施例２である。実施例２では、定電流源７０として、電流出力アンプ８０を用いている。図８に示すように、電流出力アンプ８０は、電流源トランジスタ８１、基準抵抗８２、及び、差動アンプ８３を有する構成となっている。
電流源トランジスタ８１は、ラダー抵抗回路４１に対して直列に接続されている。より具体的には、電流源トランジスタ８１は、ラダー抵抗回路４１の最も低電位側の抵抗の開放端に一方のソース／ドレイン電極が接続されている。基準抵抗８２は、電流源トランジスタ８１に対して直列に接続されている。より具体的には、基準抵抗８２は、一端が電流源トランジスタ８１の他方のソース／ドレイン電極に接続され、他端が低電位側の電源（本例では、グランドＧＮＤ）に接続されている。差動アンプ８３は、電圧設定部９０で設定された電圧を非反転（＋）入力とし、電流源トランジスタ８１と基準抵抗８２との接続ノードＮの電圧を反転（−）入力としており、両電圧の差電圧に応じて電流源トランジスタ８１を駆動する。
上記の構成の電流出力アンプ８０において、基準抵抗８２については、ラダー抵抗回路４１の各抵抗の近傍に、各抵抗と同一の部材（例えば、ポリ抵抗）で、各抵抗と同一のプロセスにて形成されるのが好ましい。このようにして基準抵抗８２を形成することで、基準抵抗８２の抵抗値のばらつきを、ラダー抵抗回路４１の各抵抗の抵抗値のばらつきとほぼ等しくすることができる。
ここで、基準抵抗８２の抵抗値をＲrefとし、基準抵抗８２に流れる電流をＩrefとすると、電流Ｉrefは、
Ｉref＝Ｖref／Ｒref
なる式で与えられる。また、ラダー抵抗回路４１で得られる階調電圧（信号電圧）Ｖsigは、
Ｖsig＝Ｒsig・Ｉref
＝（Ｒsig／Ｒref）Ｖref
で与えられる。
Ｉref＝Ｖref／Ｒref
なる式で与えられる。また、ラダー抵抗回路４１で得られる階調電圧（信号電圧）Ｖsigは、
Ｖsig＝Ｒsig・Ｉref
＝（Ｒsig／Ｒref）Ｖref
で与えられる。
ところで、ラダー抵抗回路４１の各抵抗や基準抵抗８２には抵抗値のばらつきがある。この抵抗ばらつき係数をαとすると、基準抵抗８２に流れる電流Ｉrefは、
Ｉref＝Ｖref／αＲref
となる。
Ｉref＝Ｖref／αＲref
となる。
これに対して、定電流源７０として電流出力アンプ８０を用いていることで、ラダー抵抗回路４１で得られる階調電圧（信号電圧）Ｖsigは、
Ｖsig＝αＲsig・Ｉref
＝（αＲsig／αＲref）Ｖref
＝（Ｒsig／Ｒref）Ｖref
となる。上記の式から明らかなように、電圧−電流変換時、電流−電圧変換時にそれぞれ抵抗値の項を含んでいるため、抵抗ばらつき係数αの項が消去される。
Ｖsig＝αＲsig・Ｉref
＝（αＲsig／αＲref）Ｖref
＝（Ｒsig／Ｒref）Ｖref
となる。上記の式から明らかなように、電圧−電流変換時、電流−電圧変換時にそれぞれ抵抗値の項を含んでいるため、抵抗ばらつき係数αの項が消去される。
すなわち、ラダー抵抗回路４１に対して定電流源７０を直列に接続し、当該定電流源７０として電流出力アンプ８０を用いることで、ラダー抵抗回路４１の抵抗値のばらつきをキャンセルすることができる。これにより、階調電圧発生回路４０、即ち、ラダー抵抗回路４１で生成される階調電圧（信号電圧）Ｖsigを、ラダー抵抗回路４１の各抵抗の抵抗値のばらつきによらず一定にすることができる。
また、電圧設定部９０において、選択情報記憶部９３には、あらかじめ、基準電圧Ｖrefの固体差や差動アンプ８３などの特性ばらつきに対応した選択情報を記憶しておくようにする。これにより、電圧設定部９０による差動アンプ８３の非反転（＋）入力の電圧設定（基準電圧の設定）では、差動アンプ８３などの特性ばらつきに起因する階調電圧（信号電圧）Ｖsigのばらつきを補正することができる。
上述したように、実施例２では、定電流源７０として電流出力アンプ８０を用いることで、当該電流出力アンプ８０の作用によって、ラダー抵抗回路４１の抵抗値のばらつきに起因する階調電圧ＶG0〜ＶG256の電圧値の変化を補正することができる。また、電圧設定部９０については、基準電圧Ｖrefの固体差や差動アンプ８３などの特性ばらつきを補正できればよいことから、電圧設定部９０による電圧設定によってラダー抵抗回路４１の抵抗値のばらつきを補正する実施例１に比べて、設定可能な電圧数を増やさなくて済むため小さな回路規模で済む利点がある。
＜４．本開示の構成＞
尚、本開示は以下のような構成を取ることもできる。
［１］複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、
ラダー抵抗回路に対して直列に接続された定電流源と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する階調電圧発生回路。
［２］電圧設定部は、
第１電源と第２電源との間に直列に接続された複数の抵抗から成り、各抵抗の端部から複数の電圧を出力する電圧出力部と、
複数の電圧の中から１つを選択して、電流源トランジスタに流れる電流を決める電圧とする電圧選択部と、
を有する上記［１］に記載の階調電圧発生回路。
［３］電圧設定部は、ラダー抵抗回路の抵抗の抵抗値に応じて複数の電圧のうちの１つを選択する上記［１］又は上記［３］に記載の階調電圧発生回路。
［４］電圧設定部は、電流源トランジスタのゲート電圧を第１電源の電圧に設定したときに電流源トランジスタに流れる電流に応じて複数の電圧のうちの１つを選択する上記［２］又は上記［３］に記載の階調電圧発生回路。
［５］電圧設定部は、複数の電圧の中から１つを選択して、電流源トランジスタのゲート電圧とする上記［１］乃至上記［４］のいずれかに記載の階調電圧発生回路。
［６］電流源トランジスタの一方のソース／ドレイン電極に接続された基準抵抗と、
電流源トランジスタと基準抵抗との接続ノードの電圧の所定の基準電圧に対する差電圧に応じて電流源トランジスタを駆動する差動アンプと、
を備え、
電圧設定部は、複数の電圧の中から１つを選択して、差動アンプに与える所定の基準電圧とする上記［１］乃至上記［４］のいずれかに記載の階調電圧発生回路。
［７］発光素子を含む画素回路が配置されて成る画素部と、
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路、及び、ラダー抵抗回路に対して直列に接続された定電流源を有する階調電圧発生回路と、
階調電圧発生回路で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する駆動部と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する表示装置。
［８］画素回路は、Ｐ型トランジスタから成り、ゲート電位に応じた電流を発光素子に供給する駆動トランジスタを有する上記［７］に記載の表示装置。
［９］画素回路の電源とラダー抵抗回路の電源とが共通である上記［７］又は上記［８］に記載の表示装置。
［１０］発光素子は、有機エレクトロルミネッセンス素子である上記［７］乃至上記［９］のいずれかに記載の表示装置。
［１１］ラダー抵抗回路の各抵抗の抵抗値は、画素部のガンマ特性に応じて決定される上記［７］乃至上記［１０］に記載の表示装置。
尚、本開示は以下のような構成を取ることもできる。
［１］複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、
ラダー抵抗回路に対して直列に接続された定電流源と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する階調電圧発生回路。
［２］電圧設定部は、
第１電源と第２電源との間に直列に接続された複数の抵抗から成り、各抵抗の端部から複数の電圧を出力する電圧出力部と、
複数の電圧の中から１つを選択して、電流源トランジスタに流れる電流を決める電圧とする電圧選択部と、
を有する上記［１］に記載の階調電圧発生回路。
［３］電圧設定部は、ラダー抵抗回路の抵抗の抵抗値に応じて複数の電圧のうちの１つを選択する上記［１］又は上記［３］に記載の階調電圧発生回路。
［４］電圧設定部は、電流源トランジスタのゲート電圧を第１電源の電圧に設定したときに電流源トランジスタに流れる電流に応じて複数の電圧のうちの１つを選択する上記［２］又は上記［３］に記載の階調電圧発生回路。
［５］電圧設定部は、複数の電圧の中から１つを選択して、電流源トランジスタのゲート電圧とする上記［１］乃至上記［４］のいずれかに記載の階調電圧発生回路。
［６］電流源トランジスタの一方のソース／ドレイン電極に接続された基準抵抗と、
電流源トランジスタと基準抵抗との接続ノードの電圧の所定の基準電圧に対する差電圧に応じて電流源トランジスタを駆動する差動アンプと、
を備え、
電圧設定部は、複数の電圧の中から１つを選択して、差動アンプに与える所定の基準電圧とする上記［１］乃至上記［４］のいずれかに記載の階調電圧発生回路。
［７］発光素子を含む画素回路が配置されて成る画素部と、
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路、及び、ラダー抵抗回路に対して直列に接続された定電流源を有する階調電圧発生回路と、
階調電圧発生回路で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する駆動部と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する表示装置。
［８］画素回路は、Ｐ型トランジスタから成り、ゲート電位に応じた電流を発光素子に供給する駆動トランジスタを有する上記［７］に記載の表示装置。
［９］画素回路の電源とラダー抵抗回路の電源とが共通である上記［７］又は上記［８］に記載の表示装置。
［１０］発光素子は、有機エレクトロルミネッセンス素子である上記［７］乃至上記［９］のいずれかに記載の表示装置。
［１１］ラダー抵抗回路の各抵抗の抵抗値は、画素部のガンマ特性に応じて決定される上記［７］乃至上記［１０］に記載の表示装置。
１０・・・画素（画素回路）、１１・・・有機ＥＬ素子、１２・・・駆動トランジスタ、１３・・・サンプリングトランジスタ、１４・・・発光制御トランジスタ、１５・・・保持容量、１６・・・補助容量、２０・・・画素部、２１・・・走査線、２２・・・信号線、２３・・・制御線、２４・・・共通電源線、３０Ａ，３０Ｂ・・・行走査部、４０・・・階調電圧発生回路、４１・・・ラダー抵抗回路、５０・・・駆動部、６０・・・駆動走査部、７０・・・定電流源、８０・・・電流出力アンプ、８１・・・電流源トランジスタ、８２・・・基準抵抗、８３・・・差動アンプ、９０・・・電圧設定部、９１・・・電圧出力部、９２・・・電圧選択部、９３・・・選択情報記憶部、１０１・・・測定部、１０２・・・ルックアップ・テーブル（ＬＵＴ）、１０３・・・選択情報記憶部
Claims (11)
- 複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路と、
ラダー抵抗回路に対して直列に接続された定電流源と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する階調電圧発生回路。 - 電圧設定部は、
第１電源と第２電源との間に直列に接続された複数の抵抗から成り、各抵抗の端部から複数の電圧を出力する電圧出力部と、
複数の電圧の中から１つを選択して、電流源トランジスタに流れる電流を決める電圧とする電圧選択部と、
を有する請求項１に記載の階調電圧発生回路。 - 電圧設定部は、ラダー抵抗回路の抵抗の抵抗値に応じて複数の電圧のうちの１つを選択する請求項１に記載の階調電圧発生回路。
- 電圧設定部は、電流源トランジスタのゲート電圧を第１電源の電圧に設定したときに電流源トランジスタに流れる電流に応じて複数の電圧のうちの１つを選択する請求項２に記載の階調電圧発生回路。
- 電圧設定部は、複数の電圧の中から１つを選択して、電流源トランジスタのゲート電圧とする請求項１に記載の階調電圧発生回路。
- 電流源トランジスタの一方のソース／ドレイン電極に接続された基準抵抗と、
電流源トランジスタと基準抵抗との接続ノードの電圧の所定の基準電圧に対する差電圧に応じて電流源トランジスタを駆動する差動アンプと、
を備え、
電圧設定部は、複数の電圧の中から１つを選択して、差動アンプに与える所定の基準電圧とする請求項１に記載の階調電圧発生回路。 - 発光素子を含む画素回路が配置されて成る画素部と、
複数の抵抗が直列に接続されて成り、各抵抗の端部から電圧値が異なる複数の階調電圧を出力するラダー抵抗回路、及び、ラダー抵抗回路に対して直列に接続された定電流源を有する階調電圧発生回路と、
階調電圧発生回路で発生される複数の階調電圧の中から、入力されるデジタル映像信号に対応した１つの階調電圧を選択することによってアナログ映像信号に変換し、当該アナログ映像信号によって発光素子を駆動する駆動部と、
を備え、
定電流源は、
ラダー抵抗回路に対して直列に接続された電流源トランジスタと、
電流源トランジスタに流れる電流を決める電圧を、複数の電圧の中から選択して設定する電圧設定部と、
を有する表示装置。 - 画素回路は、Ｐ型トランジスタから成り、ゲート電位に応じた電流を発光素子に供給する駆動トランジスタを有する請求項７に記載の表示装置。
- 画素回路の電源とラダー抵抗回路の電源とが共通である請求項７に記載の表示装置。
- 発光素子は、有機エレクトロルミネッセンス素子である請求項７に記載の表示装置。
- ラダー抵抗回路の各抵抗の抵抗値は、画素部のガンマ特性に応じて決定される請求項７に記載の表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013058301A JP2014182346A (ja) | 2013-03-21 | 2013-03-21 | 階調電圧発生回路及び表示装置 |
| US14/190,840 US9940877B2 (en) | 2013-03-21 | 2014-02-26 | Gray-scale voltage generating circuit to control luminance of the display unit |
| CN201410090085.7A CN104064137A (zh) | 2013-03-21 | 2014-03-12 | 灰阶电压生成电路和显示装置 |
| US15/905,950 US10984729B2 (en) | 2013-03-21 | 2018-02-27 | Gray-scale voltage generating circuit to control luminance of the display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013058301A JP2014182346A (ja) | 2013-03-21 | 2013-03-21 | 階調電圧発生回路及び表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014182346A true JP2014182346A (ja) | 2014-09-29 |
Family
ID=51551818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013058301A Pending JP2014182346A (ja) | 2013-03-21 | 2013-03-21 | 階調電圧発生回路及び表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9940877B2 (ja) |
| JP (1) | JP2014182346A (ja) |
| CN (1) | CN104064137A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024018888A1 (ja) * | 2022-07-20 | 2024-01-25 | 学校法人立命館 | 信号生成回路 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014182345A (ja) * | 2013-03-21 | 2014-09-29 | Sony Corp | 階調電圧発生回路及び表示装置 |
| US9100017B2 (en) * | 2013-07-08 | 2015-08-04 | Samsung Display Co., Ltd. | Impedance component having low sensitivity to power supply variations |
| CN104809984B (zh) * | 2015-05-15 | 2016-04-06 | 京东方科技集团股份有限公司 | 源极驱动电路、源极驱动装置、显示面板及显示装置 |
| JP2017151197A (ja) * | 2016-02-23 | 2017-08-31 | ソニー株式会社 | ソースドライバ、表示装置、及び、電子機器 |
| JP6969224B2 (ja) * | 2017-08-24 | 2021-11-24 | 株式会社リコー | 固体撮像素子及び撮像装置 |
| CN108038815B (zh) * | 2017-12-20 | 2019-12-17 | 深圳云天励飞技术有限公司 | 集成电路 |
| CN108962180B (zh) * | 2018-09-19 | 2020-11-24 | 昆山龙腾光电股份有限公司 | 伽马切换电路和液晶显示装置 |
| CN114550665B (zh) * | 2020-11-24 | 2023-09-15 | 京东方科技集团股份有限公司 | 液晶显示装置、其驱动系统及其驱动方法 |
| CN112992051B (zh) * | 2021-02-25 | 2022-06-03 | 厦门寒烁微电子有限公司 | Led显示器的恒流源校正装置及其方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2260045A (en) * | 1991-09-25 | 1993-03-31 | Nat Semiconductor Corp | Current source/sink MOSFET circuit |
| US6380794B1 (en) * | 2000-03-24 | 2002-04-30 | Sige Microsystems Inc. | Hybrid circuit having current source controlled by a comparator |
| KR100849355B1 (ko) * | 2001-01-17 | 2008-07-29 | 엔엑스피 비 브이 | 제어된 다중-출력 ｄｃ/ｄｃ 컨버터 |
| JP3807322B2 (ja) * | 2002-02-08 | 2006-08-09 | セイコーエプソン株式会社 | 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法 |
| JP4423848B2 (ja) * | 2002-10-31 | 2010-03-03 | ソニー株式会社 | 画像表示装置、および、その色バランス調整方法 |
| JP2004163673A (ja) * | 2002-11-13 | 2004-06-10 | Toshiba Corp | 表示装置 |
| JP2004170787A (ja) * | 2002-11-21 | 2004-06-17 | Toshiba Corp | 表示装置およびその駆動方法 |
| JP2004354625A (ja) * | 2003-05-28 | 2004-12-16 | Renesas Technology Corp | 自発光表示装置及び自発光表示用駆動回路 |
| JP4009238B2 (ja) * | 2003-09-11 | 2007-11-14 | 松下電器産業株式会社 | 電流駆動装置及び表示装置 |
| JP4632655B2 (ja) * | 2003-11-07 | 2011-02-16 | 日本電気株式会社 | 発光表示装置 |
| JP2005157203A (ja) * | 2003-11-28 | 2005-06-16 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
| JP2005221701A (ja) * | 2004-02-05 | 2005-08-18 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
| KR100588745B1 (ko) * | 2004-07-30 | 2006-06-12 | 매그나칩 반도체 유한회사 | 액정표시장치의 소스 드라이버 |
| JP4836469B2 (ja) * | 2005-02-25 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 階調電圧発生回路 |
| KR100703463B1 (ko) * | 2005-08-01 | 2007-04-03 | 삼성에스디아이 주식회사 | 데이터 구동회로와 이를 이용한 유기 발광 표시장치 및그의 구동방법 |
| JP4647448B2 (ja) * | 2005-09-22 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 階調電圧発生回路 |
| JP2007233109A (ja) | 2006-03-02 | 2007-09-13 | Sony Corp | 表示装置および表示装置の駆動方法 |
| KR101142729B1 (ko) * | 2010-03-17 | 2012-05-03 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| KR101152464B1 (ko) * | 2010-05-10 | 2012-06-01 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| JP2013160823A (ja) * | 2012-02-02 | 2013-08-19 | Funai Electric Co Ltd | 階調電圧発生回路および液晶表示装置 |
-
2013
- 2013-03-21 JP JP2013058301A patent/JP2014182346A/ja active Pending
-
2014
- 2014-02-26 US US14/190,840 patent/US9940877B2/en active Active
- 2014-03-12 CN CN201410090085.7A patent/CN104064137A/zh active Pending
-
2018
- 2018-02-27 US US15/905,950 patent/US10984729B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024018888A1 (ja) * | 2022-07-20 | 2024-01-25 | 学校法人立命館 | 信号生成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10984729B2 (en) | 2021-04-20 |
| US20180190208A1 (en) | 2018-07-05 |
| US9940877B2 (en) | 2018-04-10 |
| CN104064137A (zh) | 2014-09-24 |
| US20140285406A1 (en) | 2014-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10984729B2 (en) | Gray-scale voltage generating circuit to control luminance of the display unit | |
| US9953582B2 (en) | Gray-scale voltage generating circuit and display unit | |
| KR100842511B1 (ko) | 화상 표시 장치 | |
| KR102509795B1 (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| JP5347033B2 (ja) | Ｅｌサブピクセルにおけるｅｌエミッターの特徴の変動を補償する方法 | |
| TWI380265B (en) | Electroluminescent display with efficiency compensation | |
| KR101528148B1 (ko) | 화소 전류 측정을 위한 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법 | |
| TWI384447B (zh) | 顯示裝置及其驅動方法、以及顯示驅動裝置及其驅動方法 | |
| US10319305B2 (en) | Display device and drive method therefor | |
| JP2003099000A (ja) | 電流駆動型表示パネルの駆動方法、駆動回路及び表示装置 | |
| US20050052365A1 (en) | Organic electroluminescence display panel and display apparatus using thereof | |
| KR101325978B1 (ko) | 유기전계 발광 디스플레이 장치용 구동회로 | |
| JP2005134435A (ja) | 画像表示装置 | |
| JP2014026256A (ja) | 表示機器の映像補償装置および方法 | |
| KR100610711B1 (ko) | 표시 장치 | |
| KR20140014671A (ko) | 표시 장치 및 그 구동 방법 | |
| WO2014046029A1 (ja) | データ線駆動回路、それを備える表示装置、およびデータ線駆動方法 | |
| JP2013061390A (ja) | 表示装置 | |
| US20080231566A1 (en) | Minimizing dark current in oled display using modified gamma network | |
| KR102028983B1 (ko) | 모바일용 유기 발광 다이오드 표시 장치 | |
| KR20100094819A (ko) | 유기전계 발광 디스플레이 장치 및 그 구동방법 | |
| JP2011164136A (ja) | 表示装置 | |
| JP5015887B2 (ja) | 画像表示装置 | |
| JP2006251515A (ja) | 表示装置 | |
| JP5319094B2 (ja) | 画像表示装置の駆動方法および画像表示装置 |