JP6969224B2 - 固体撮像素子及び撮像装置 - Google Patents

固体撮像素子及び撮像装置 Download PDF

Info

Publication number
JP6969224B2
JP6969224B2 JP2017161472A JP2017161472A JP6969224B2 JP 6969224 B2 JP6969224 B2 JP 6969224B2 JP 2017161472 A JP2017161472 A JP 2017161472A JP 2017161472 A JP2017161472 A JP 2017161472A JP 6969224 B2 JP6969224 B2 JP 6969224B2
Authority
JP
Japan
Prior art keywords
voltage
reset
image sensor
solid
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017161472A
Other languages
English (en)
Other versions
JP2019041226A (ja
Inventor
淳史 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2017161472A priority Critical patent/JP6969224B2/ja
Priority to US16/103,300 priority patent/US10728480B2/en
Publication of JP2019041226A publication Critical patent/JP2019041226A/ja
Application granted granted Critical
Publication of JP6969224B2 publication Critical patent/JP6969224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Description

本発明は、固体撮像素子及び撮像装置に関する。
ファクシミリ、複写機、スキャナ、ビデオカメラ、デジタルカメラ等に用いられる固体撮像素子として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが知られている。ＣＭＯＳイメージセンサの画素は、フォトダイオード（ＰＤ：Photodiode）等の光電変換部、フローティングディフュージョン（ＦＤ：Floating Diffusion）、転送トランジスタ、リセットトランジスタ、増幅トランジスタ等を有する。
光電変換部に光が入射すると、光電変換により信号電荷が生成される。信号電荷はフローティングディフュージョンに転送される。転送された信号電荷はフローティングディフュージョンの電位として読み出される。フローティングディフュージョンの電位としては、光電変換部から信号電荷が転送された状態と、フローティングディフュージョンのリセット状態との差分に対応する電位が相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）により算出される。
上記のフローティングディフュージョンのリセットとしては、ソフトリセットとハードリセットがある。ソフトリセットでは、リセットトランジスタがオン状態のとき、フローティングディフュージョンの電位はリセットトランジスタのドレイン電源電圧未満でリセットされる（特許文献１参照）。ハードリセットでは、リセットトランジスタがオン状態のとき、フローティングディフュージョンの電位はリセットトランジスタのドレイン電源電圧でリセットされる（特許文献２参照）。
また、特許文献３には、リセットトランジスタのゲート電圧を、信号読み出し時及びリセット時を除いて画素部電源電圧とグランド電圧間の中間電圧に設定する固体撮像素子が開示されている。
ところで、上記のようにハードリセット状態で動作するようにリセットトランジスタのドレイン電源電圧を増幅トランジスタの電源電圧より低下させると、固定パターンノイズが大きくなる。固定パターンノイズは、後述のように、転送トランジスタのチャネルでのシリコン界面の欠陥やリークの影響を受けると考えられる。
また、固体撮像素子の画素においては、ブルーミングが発生する場合がある。ブルーミングは、画素のフォトダイオードが電荷飽和状態になった場合、飽和したフォトダイオードから電荷が溢れて隣接する画素のフォトダイオード等に流出してしまうことである。
本発明の目的は、固定パターンノイズ及びブルーミングを抑制することで画質を向上した固体撮像素子を提供することである。
本発明の一態様に係る固体撮像素子は、光信号を電荷に変換する光電変換部と、前記電荷をフローティングディフュージョンへ電荷転送する転送トランジスタと、前記フローティングディフュージョンをリセットするリセットトランジスタと、前記フローティングディフュージョンとゲートが接続されて信号を増幅する増幅トランジスタとを有する画素が複数配列され、
信号読み出し中の前記転送トランジスタのゲート電圧である第一の電圧が、前記リセットトランジスタのドレイン電源電圧である第二の電圧以下に維持され、
信号読み出し中以外の前記転送トランジスタのゲート電圧である第三の電圧と、リセット中以外の前記リセットトランジスタのゲート電圧である第四の電圧が、グランドより高く設定されている
ことを特徴とする。
開示の固体撮像装置によれば、固定パターンノイズ及びブルーミングを抑制して、画質を向上した固体撮像素子を提供することができる。
一実施形態に係る固体撮像素子の構成図 一実施形態に係る固体撮像素子の画素の等価回路図（Ａ）と平面図（Ｂ） 一実施形態に係る固体撮像素子の各信号のタイミングチャート 一実施形態に係る固体撮像素子の画素のポテンシャルを示す図 参考例に係る固体撮像素子の画素のポテンシャルを示す図 比較例に係る固体撮像素子の電子分布を示す図 実施例に係る固体撮像素子の電子分布を示す図 一実施形態に係る固体撮像素子の制御回路部と画素の構成図 一実施形態に係るカメラシステムの構成図
本発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
ＣＭＯＳイメージセンサは、一般的なＣＭＯＳプロセスを用いて製造することが可能である。アナログ回路及びデジタル回路を同一のチップ上に混在させることができるため、周辺回路のＩＣ（Integrated Circuit）を減らすことができる大きな利点を有する。ＣＭＯＳイメージセンサは、画素が複数並べられた画素部と、画素部周辺に設けられた周辺回路とを有する。画素は、フォトダイオード等の光電変換部、フローティングディフュージョン、転送トランジスタ、リセットトランジスタ、及び増幅トランジスタ等を有する。
光電変換部において、露光によって光電変換部に入射した光が光電変換されて、信号電荷が生成され、蓄積する。光電変換部に蓄積された信号電荷は、転送トランジスタをオンとすることでフローティングディフュージョンに転送される。フローティングディフュージョンに転送された信号電荷は、増幅トランジスタによりフローティングディフュージョンの電位に変換される。
フローティングディフュージョンの電位としては、ＣＤＳ処理によって、光電変換部から信号電荷が転送された状態と、フローティングディフュージョンのリセット状態との差分に対応する電位が読みだされる。フローティングディフュージョンのリセット状態とは、リセットトランジスタをオンとすることでリセットトランジスタのドレイン電源へ接続してフローティングディフュージョンの蓄積電荷を排出した、暗レベル（黒レベル）の状態である。
フローティングディフュージョンのリセットとしては、ソフトリセットとハードリセットがある。ソフトリセットでは、フローティングディフュージョンのリセット電位はリセットトランジスタのドレイン電源電圧に到達していないが、ハードリセットではリセット電位はリセットトランジスタのドレイン電源電圧と同電位となる。フローティングディフュージョンのリセットがソフトリセットの場合、リセットの度にリセット電位が変化し、上記のＣＤＳ処理をしても取り除けないノイズ成分が残る。ハードリセットの場合、フローティングディフュージョンのリセット電位がリセットトランジスタのドレイン電源電圧と同電位となり、ノイズ成分を抑制できる。
フローティングディフュージョンをハードリセットの状態でリセットするために、リセットトランジスタの閾値を増幅トランジスタなどその他の画素のトランジスタの閾値より低下させ、特に閾値を完全に負電圧にしたデプレッショントランジスタとする方法がある。これにより、リセットトランジスタのオン状態でゲート下のポテンシャルを十分に下げることができ、リセットトランジスタのオン時にフローティングディフュージョンの電位をリセットトランジスタのドレイン電源電圧とすることができ、ハードリセット状態となる。しかし、この方法では、閾値を作り分けるための専用工程の追加が必要であり、半導体プロセスの製造工程数が増加してコストアップの原因となる。そこで、リセットトランジスタのドレイン電源を増幅トランジスタ等の電源とは分けて、リセットトランジスタのドレイン電源電圧を増幅トランジスタの電源電圧より低下させることで、バックバイアス効果が低下し、ハードリセット状態で動作させる方法がある。
上記のハードリセット状態で動作するようにリセットトランジスタのドレイン電源電圧を増幅トランジスタの電源電圧より低下させると、固定パターンノイズが大きくなる。固定パターンノイズは、後述のように、転送トランジスタのチャネルでのシリコン界面の欠陥やリークの影響を受けると考えられる。固定パターンノイズは、画素が複数ある画素アレイなどにおいて、撮像の度に特定の画素で発生する出力のオフセットである。標準の平均レベルの画素の出力より"黒いレベル"または"白いレベル"になることで、画像としては点状また線状の欠陥として写る不良である。
また、画素の光電変換部では、入射した光量に比例して信号電荷が発生し、蓄積される。光電変換部が蓄積可能電荷量に達して飽和すると、信号電荷は光電変換部から溢れる。光電変換部の周囲の内、転送トランジスタのチャネル部分のポテンシャル障壁をイオン注入などで下げることにより、転送トランジスタのチャネル部分を介して、飽和した光電変換部から溢れた信号電荷をフローティングディフュージョンへ排出できる。フローティングディフュージョンへ排出された電荷はフローティングディフュージョンに蓄積されていく。フローティングディフュージョンが蓄積可能電荷量に達して飽和すると、信号電荷はフローティングディフュージョンから溢れる。溢れた信号電荷が、隣接画素の光電変換部やフローティングディフュージョンに流出する可能性があり、ブルーミング特性のさらなる改善が期待されている。
本実施形態に係る固体撮像素子は、以下に示されるように、固定パターンノイズ及びブルーミングを抑制して画質が向上している。
＜第１実施形態＞
〔固体撮像素子〕
図１は、本実施形態に係る固体撮像素子の構成図である。図２（Ａ）は本実施形態に係る固体撮像素子の画素の等価回路図である。
図１に示されるように、本実施形態の固体撮像素子は、画素部１０、制御回路部２０、読み出し信号処理部３０、及び出力部４０を有する。 画素部１０は、例えばマトリクス状に複数配列された画素１１を有する。
図２（Ａ）に示されるように、画素１１は、フォトダイオード等の光電変換部ＰＤ、フローティングディフュージョンＦＤ、転送トランジスタＴＸ、リセットトランジスタＲＴ、増幅トランジスタＳＦを有する。画素１１は、さらに、電源線ＬＶＤＤ、転送トランジスタＴＸの制御線ＬＴＸ、リセットトランジスタＲＴの制御線ＬＲＴ及びリセット電源制御線ＬＶＤＤＲＴを有し、垂直信号線ＶＳＬに接続されている。
光電変換部ＰＤと出力ノードとしてのフローティングディフュージョンＦＤとの間に、転送トランジスタＴＸが設けられている。また、リセット電源制御線ＬＶＤＤＲＴとフローティングディフュージョンＦＤとの間に、リセットトランジスタＲＴが設けられている。フローティングディフュージョンＦＤは、増幅トランジスタＳＦのゲートに接続されている。増幅トランジスタＳＦのソースドレインは垂直信号線ＶＳＬと電源線ＬＶＤＤに接続されており、ソースフォロアとなっている。
図１に示されるように、リセットトランジスタＲＴの制御線ＬＲＴ、転送トランジスタＴＸの制御線ＬＴＸ、及びリセット電源制御線ＬＶＤＤＲＴが一組となって、配列された画素１１の各行に対して配線されている。リセットトランジスタＲＴの制御線ＬＲＴ、転送トランジスタＴＸの制御線ＬＴＸ、及びリセット電源制御線ＬＶＤＤＲＴは、制御回路部２０に接続されている。制御回路部２０は、リセットトランジスタＲＴの制御線ＬＲＴ、転送トランジスタＴＸの制御線ＬＴＸ、及びリセット電源制御線ＬＶＤＤＲＴを駆動し、電位の制御を行う。また、制御回路部２０は読み出し信号処理部３０に接続されている。
画素部１０の垂直信号線ＶＳＬは、読み出し信号処理部３０に接続されている。読み出し信号処理部３０は、画素信号の読み出し回路としてのＡＤ（アナログ−デジタル）変換部３１またはアナログアンプと、データ転送部３２を有する。
読み出し信号処理部３０は、出力部４０に接続されている。出力部４０は、読み出し信号処理部３０で処理された信号がアナログ信号の場合はアナログ出力用の出力アンプを、ＡＤ変換回路などによるデジタル化されたデジタル信号の場合はデジタルデータ用の差動増幅回路等を有する。
上記の固体撮像素子の画素１１の光電変換部ＰＤにおいて、露光によって光電変換部ＰＤに入射した光信号が光電変換されて信号電荷が生成され、光電変換部ＰＤに蓄積される。転送トランジスタＴＸの制御線ＬＴＸから転送トランジスタＴＸのゲートに駆動信号が与えられることで、光電変換部ＰＤに蓄積された信号電荷が転送トランジスタＴＸによりフローティングディフュージョンＦＤに転送される。また、リセットトランジスタＲＴの制御線ＬＲＴからリセットトランジスタＲＴのゲートに駆動信号が与えられることで、フローティングディフュージョンＦＤの電位はリセット電源制御線ＬＶＤＤＲＴの電位によってリセットされる。増幅トランジスタＳＦから、フローティングディフュージョンＦＤの電位に応じた電圧（読み出し信号）が垂直信号線ＶＳＬに出力される。フローティングディフュージョンＦＤの電位としては、上記のように光電変換部ＰＤから信号電荷が転送された状態と、フローティングディフュージョンＦＤのリセット状態の電位がそれぞれ読み出される。光電変換部ＰＤから信号電荷が転送された状態と、フローティングディフュージョンＦＤのリセット状態の差分に対応する電位が読み出し信号処理部３０において相関二重サンプリング（ＣＤＳ）により算出され、出力部４０から画素信号として出力される。上記において、画素１１の電源電位等の供給及び各トランジスタの駆動は、制御回路部２０によりなされ、また、読み出し信号処理部３０の駆動も制御回路部２０によってなされる。
図２（Ｂ）は本実施形態に係る固体撮像素子の画素の平面図である。固体撮像素子の画素は、図２（Ｂ）に示されるように、例えばシリコン半導体基板の画素領域がウェル及び分離領域で分離されており、光電変換部ＰＤが形成されている。光電変換部ＰＤの端部に転送トランジスタＴＸのゲートが設けられ、転送トランジスタＴＸのゲートの光電変換部ＰＤとは反対側にフローティングディフュージョンＦＤが設けられている。フローティングディフュージョンＦＤの端部にリセットトランジスタＲＴのゲートが設けられている。リセットトランジスタＲＴのゲートのフローティングディフュージョンＦＤとは反対側にリセット電源制御線ＬＶＤＤＲＴが接続されるリセット電源接続領域が設けられている。
また、上記半導体基板において上記の光電変換部ＰＤ及びフローティングディフュージョンＦＤ等とは別の領域に、増幅トランジスタＳＦが形成されている。増幅トランジスタＳＦのゲートには上層配線等によって上記のフローティングディフュージョンＦＤが接続されている。増幅トランジスタＳＦのゲートの一方の側部における半導体基板に電源線ＬＶＤＤに接続される電源接続領域が形成され、他方の側部における半導体基板に垂直信号線ＶＳＬに接続される垂直信号線接続領域が形成される。
〔固体撮像素子の制御と動作タイミング〕
次に、本実施形態の固体撮像素子の画素の動作タイミングについて説明する。図３は本実施形態に係る固体撮像素子の各信号のタイミングチャートである。図３では、動作タイミングは、画素のリセット、画素信号の読出しと画素の読出し動作を複数回行っており、また、露光期間中に光電変換部ＰＤ及びフローティングディフュージョンＦＤの蓄積電荷を飽和させる光量を照射している状態を示している。
Ａ．電源系
電源線ＬＶＤＤには電圧ＶＤＤＨが、リセット電源制御線ＬＶＤＤＲＴには電圧ＶＤＤＲＴＨが、それぞれ一定の電圧として制御回路部２０より供給される。リセット電源制御線ＬＶＤＤＲＴの電圧ＶＤＤＲＴＨは、リセットトランジスタＲＴのドレイン電源電圧として供給され、画素の最も高い電源電圧である電圧ＶＤＤＨより低く設定される。これによって、後述のように、リセットトランジスタＲＴのオン状態時に、フローティングディフュージョンＦＤのリセット電位はリセット電源制御線ＬＶＤＤＲＴの電圧ＶＤＤＲＴＨと等しくなり、ハードリセット状態となる。
Ｂ．画素制御線
Ｂ−１．リセット時、画素信号読み出し時の期間
リセットトランジスタＲＴの制御線ＬＲＴと転送トランジスタＴＸの制御線ＬＴＸは、画素の信号を読み出すため、制御回路部２０で生成されたパルス信号によって制御される。
まず、時刻ｔ１においてフローティングディフュージョンＦＤのリセットを行う。リセット動作としては、リセットトランジスタＲＴの制御線ＬＲＴによりリセットトランジスタＲＴのゲートにパルスのオン電圧（電圧ＶＲＴＨ）を印加して、リセットトランジスタＲＴをオンとする。これにより、フローティングディフュージョンＦＤはリセット電源制御線ＬＶＤＤＲＴに接続され、フローティングディフュージョンＦＤ中に存在していた電荷はリセット電源制御線ＬＶＤＤＲＴへ排出される。即ち、フローティングディフュージョンＦＤの電位はリセット電源制御線ＬＶＤＤＲＴの電位にリセットされる。次に、リセットトランジスタＲＴの制御線ＬＲＴによりリセットトランジスタＲＴのゲートにオフ電圧（電圧ＶＲＴＬ）を印加して、リセットトランジスタＲＴをオフとする。これにより、フローティングディフュージョンＦＤとリセット電源制御線ＬＶＤＤＲＴとの接続が切断され、フローティングディフュージョンＦＤのリセット電位が決まる。
次に、時刻ｔ２において光電変換部ＰＤに生成及び蓄積された信号電荷をフローティングディフュージョンＦＤに転送する。転送動作としては、転送トランジスタＴＸの制御線ＬＴＸにより転送トランジスタＴＸのゲートにパルスのオン電圧（電圧ＶＴＸＨ）を印加して、転送トランジスタＴＸをオンとする。これにより、露光期間Ｅ０中に光電変換部ＰＤに蓄積した信号電荷は、転送トランジスタＴＸを介してフローティングディフュージョンＦＤへと完全電荷転送する。次に、時刻ｔ３において転送トランジスタＴＸの制御線ＬＴＸにより転送トランジスタＴＸのゲートにオフ電圧（電圧ＶＴＸＬ）を印加して、転送トランジスタＴＸをオフとする。これにより、フローティングディフュージョンＦＤと光電変換部ＰＤとの接続が切断され、フローティングディフュージョンＦＤの信号レベルの電位が決まる。上記の時刻ｔ３において、時刻ｔ３までの露光期間Ｅ０が終了し、時刻ｔ３から次の露光期間Ｅ１が開始する。
上記において、転送トランジスタＴＸのオン時にゲートに印加する電圧ＶＴＸＨ（第一の電圧）は、後述するように、固定パターンノイズの抑制のために、リセットトランジスタＲＴのドレイン電源電圧（電圧ＶＤＤＲＴＨ（第二の電圧））以下に設定される。
Ｂ−２．リセット時以外、及び、読み出し時以外の期間
上記のリセット時、画素信号読み出し時の期間以外の期間においては、リセットトランジスタＲＴの制御線ＬＲＴによるリセットトランジスタＲＴのゲートへのオフ電圧（電圧ＶＲＴＬ）の印加が継続されて、リセットトランジスタＲＴはオフとされている。また、転送トランジスタＲＴの制御線ＬＴＸによる転送トランジスタＴＸのゲートへのオフ電圧（電圧ＶＴＸＬ）の印加が継続されて、転送トランジスタＴＸはオフとされている。
上記において、上記の転送トランジスタＴＸのオフ時にゲートに印加される電圧ＶＴＸＬ（第三の電圧）と、リセットトランジスタＲＴのオフ時にゲートに印加される電圧ＶＲＴＬ（第四の電圧）は、それぞれグランドＧＮＤより高い電圧に設定される。これは、後述するように、ブルーミングの抑制のためである。
Ｃ．フローティングディフュージョンＦＤと光電変換部ＰＤの状態
時刻ｔ２に転送トランジスタＴＸをオンとして信号電荷がフローティングディフュージョンＦＤに転送されると、光電変換部ＰＤは電荷がない電位ＰＤ＿Ｄａｒｋの状態となる。信号電荷の転送が完了して時刻ｔ３において転送トランジスタＴＸをオフとすると、新たな露光期間Ｅ１が開始して、光電変換部ＰＤにおいて新たに生成された信号電荷が蓄積されていき、光電変換部ＰＤの電位は徐々に低下していく。やがて例えば時刻ｔ４において光電変換部ＰＤは飽和状態となり、次に信号電荷の転送が行われる時刻ｔ７まで電位ＰＤ＿Ｓａｔｕ．で一定となる。光電変換部ＰＤが信号電荷で飽和した後は、光電変換部ＰＤで新たに生成された信号電荷は光電変換部ＰＤから溢れていく。本実施形態においては、転送トランジスタＴＸのゲートに印加されるオフ電圧（電圧ＶＴＸＬ）をグランドＧＮＤより高い電圧に設定している。これにより、後述のように、光電変換部ＰＤの飽和により溢れた信号電荷は、隣接する他の画素に流出せずに、フローティングディフュージョンＦＤへ流出する。
フローティングディフュージョンＦＤは、時刻ｔ１においてリセットによりリセット電位ＦＤ＿Ｄａｒｋとなる。時刻ｔ３において光電変換部ＰＤからの信号電荷の転送が完了した時点で信号レベル電位となる。やがて例えば時刻ｔ４において光電変換部ＰＤが飽和状態となって溢れた信号電荷がフローティングディフュージョンＦＤへ流出してくると、フローティングディフュージョンＦＤの電位は徐々に低下する。例えば時刻ｔ５において飽和状態となり、次にリセットが行われる時刻ｔ６まで電位ＦＤ＿Ｓａｔｕ．で一定となる。フローティングディフュージョンＦＤが信号電荷で飽和した後は、フローティングディフュージョンＦＤに流入してくる信号電荷はフローティングディフュージョンＦＤから溢れていく。本実施形態においては、リセットトランジスタＲＴのゲートに印加されるオフ電圧（電圧ＶＲＴＬ）をグランドＧＮＤより高い電圧に設定している。さらにリセットトランジスタＲＴのオフ時におけるゲート下のチャネル領域におけるポテンシャルが、転送トランジスタＴＸのオフ時におけるゲート下のチャネル領域におけるポテンシャルより低い、即ち高電位としている。これにより、後述のように、フローティングディフュージョンＦＤの飽和により溢れた信号電荷は、隣接する他の画素に流出せずに、リセットトランジスタＲＴのリセット電源制御線ＬＶＤＤＲＴへ排出される。
図３において、電位ＦＤ＿Ｌｍｉｎは、リセットトランジスタＲＴのオフ電圧ＶＲＴＬとしてグランドＧＮＤを印加した場合のフローティングディフュージョンＦＤの飽和時の電位を表す。フローティングディフュージョンＦＤからリセットトランジスタＲＴのリセット電源制御線ＬＶＤＤＲＴへ電荷の排出ができない状態である場合に、信号電荷が最大量蓄積してフローティングディフュージョンＦＤが電位ＦＤ＿Ｌｍｉｎに到達する。この状態でフローティングディフュージョンＦＤから溢れた信号電荷は、リセットトランジスタＲＴのリセット電源制御線ＬＶＤＤＲＴへ排出されずに、隣接する他の画素の光電変換部ＰＤやフローティングディフュージョンＦＤへ流出する。本実施形態では、フローティングディフュージョンＦＤの電位は電位ＦＤ＿Ｌｍｉｎに達することはなく、フローティングディフュージョンＦＤから溢れた信号電荷は、リセットトランジスタＲＴのリセット電源制御線ＬＶＤＤＲＴへ排出される。
Ｄ．リセット動作及び転送動作の繰り返し
上記の露光期間Ｅ１において、時刻ｔ６にリセットトランジスタＲＴをオンとしてフローティングディフュージョンＦＤをリセットすると、フローティングディフュージョンＦＤはリセット電位となる。露光期間Ｅ１において光電変換部ＰＤで蓄積された信号電荷が時刻ｔ７にフローティングディフュージョンＦＤに転送される。時刻ｔ８において転送が完了して転送トランジスタＴＸをオフとすると同時に露光期間Ｅ１が終了し、新たな露光期間Ｅ２が開始する。信号電荷の転送により、フローティングディフュージョンＦＤは信号レベル電位となる。その後、時刻ｔ９において光電変換部ＰＤが飽和し、時刻ｔ１０においてフローティングディフュージョンＦＤが飽和する。光電変換部ＰＤから溢れた信号電荷はフローティングディフュージョンＦＤへ流出し、フローティングディフュージョンＦＤから溢れた信号電荷はリセット電源制御線ＬＶＤＤＲＴへ排出される。
以降は、露光期間Ｅ２における時刻ｔ１１のフローティングディフュージョンＦＤのリセット、時刻ｔ１２の露光期間Ｅ２に係る信号電荷の転送、時刻ｔ１３の転送完了（露光期間Ｅ２の終了と新たな露光期間Ｅ３の開始）、を繰り返す。さらに、露光期間Ｅ３における時刻ｔ１４の光電変換部の飽和と時刻ｔ１５のフローティングディフュージョンＦＤの飽和も同様である。
〔画素の断面ポテンシャル〕
図４は本実施形態の固体撮像素子の画素のポテンシャル図である。図２（Ｂ）の画素のレイアウト図の点線Ｙａ−Ｙｂにおける断面におけるポテンシャルに相当する。点Ｙａから点Ｙｂに向かって順に、電源線ＬＶＤＤの接続領域、リセット電源制御線ＬＶＤＤＲＴの接続領域が並んでいる状態を示す。さらに、リセットトランジスタＲＴのゲート下チャネル領域、フローティングディフュージョンＦＤ、転送トランジスタＴＸのゲート下チャネル領域、光電変換部ＰＤが並んでいる状態を示す。
電源に関して、図２にも示したように、電源線ＬＶＤＤの接続領域には画素の最も高い電源電圧である電圧ＶＤＤＨが、リセット電源制御線ＬＶＤＤＲＴの接続領域には電圧ＶＤＤＨより低い電圧ＶＤＤＲＴＨが、それぞれ一定の電圧として供給される。電源線ＬＶＤＤの接続領域に電圧ＶＤＤＨを印加した時の電源線ＬＶＤＤの接続領域のポテンシャルをΦＶＤＤＨと表記する。また、リセット電源制御線ＬＶＤＤＲＴの接続領域に電圧ＶＤＤＲＴＨを印加した時のリセット電源制御線ＬＶＤＤＲＴの接続領域のポテンシャルをΦＶＤＤＲＴＨと表記する。従ってポテンシャルとしては、ΦＶＤＤＨがΦＶＤＤＲＴＨより低い、即ち高電位の関係となる。リセット時、リセットトランジスタＲＴのゲートにオン電圧ＶＲＴＨが印加される。リセットトランジスタＲＴのゲートに電圧ＶＲＴＨを印加した時のリセットトランジスタＲＴのゲート下チャネル領域のポテンシャルをΦＶＲＴＨと表記する。本実施形態においては、リセットトランジスタＲＴのオン時のリセットトランジスタＲＴのゲート下チャネル領域のポテンシャルΦＶＲＴＨが、ΦＶＤＤＨとΦＶＤＤＲＴＨの間の電位となるように、リセットトランジスタＲＴのオン電圧ＶＲＴＨが設定されている。例えば、電圧ＶＲＴＨとしては、電圧ＶＤＤＨとすることができる。あるいは、後述のように電圧ＶＤＤＨから所定の電圧を降下した電圧を用いることができる。リセット電源制御線ＬＶＤＤＲＴの電圧ＶＤＤＲＴＨを電源線ＬＶＤＤの電圧ＶＤＤＨより低く調整しているので、上記のようにΦＶＲＴＨがΦＶＤＤＨとΦＶＤＤＲＴＨの間の電位となるように調整することが可能となっている。これにより、リセット時のフローティングディフュージョンＦＤのポテンシャルはΦＶＤＤＲＴＨとなり、ハードリセット状態になる。
画素信号の読み出し時の転送トランジスタＴＸのゲート電圧ＶＴＸＨについて説明する。転送時、転送トランジスタＴＸのゲートにオン電圧ＶＴＸＨが印加される。転送トランジスタＴＸのゲートに電圧ＶＴＸＨを印加した時の転送トランジスタＴＸのゲート下チャネル領域のポテンシャルをΦＶＴＸＨと表記する。本実施形態においては、ΦＶＤＤＲＴＨがΦＶＴＸＨより低いまたは同じ、即ちΦＶＤＤＲＴＨがΦＶＴＸＨより高電位または同電位の関係（ΦＶＤＤＲＴＨ≧ΦＶＴＸＨと表記する）の関係を保つように、転送トランジスタＴＸのオン電圧ＶＴＸＨが設定されている。例えば、電圧ＶＴＸＨとしては、後述のように電圧ＶＤＤＨから所定の電圧を降下した電圧を用いることができる。
上記のように、本実施形態の固体撮像素子によれば、フローティングディフュージョンＦＤをリセットトランジスタＲＴによりリセットする際、ハードリセット状態でリセットが可能である。その上で、光電変換部ＰＤからフローティングディフュージョンＦＤに転送した電荷は、上記のΦＶＤＤＲＴＨ≧ΦＶＴＸＨの関係にあるポテンシャルのために、光電変換部ＰＤ及び転送トランジスタＴＸのゲート下のチャネル領域に戻ることが制限される。従って、転送トランジスタＴＸのゲート下のチャネル領域における電子濃度が低減され、シリコン界面の欠陥、リークの影響が抑制され、これにより固定パターンノイズを抑制することが可能となる。ΦＶＤＤＲＴＨ＜ΦＶＴＸＨの関係にある場合、転送トランジスタＴＸのゲート下のチャネル領域における電子濃度が高くなり、シリコン界面の欠陥等の影響で固定パターンノイズが大きくなってしまう。
次に、リセット時及び画素信号の読み出し時以外の動作について説明する。リセットトランジスタＲＴのゲートにオフ電圧ＶＲＴＬを印加した時のリセットトランジスタＲＴのゲート下のチャネル領域のポテンシャルをΦＶＲＴＬと表記する。また、転送トランジスタＴＸのゲートにオフ電圧ＶＴＸＬを印加した時の転送トランジスタＴＸのゲート下のチャネル領域のポテンシャルをΦＶＴＸＬと表記する。ΦＶＲＴＬとΦＶＴＸＬが、グランドＧＮＤのポテンシャルΦＧＮＤより低い、即ちΦＶＲＴＬとΦＶＴＸＬがΦＧＮＤより高電位の関係（ΦＶＲＴＬ＞ΦＧＮＤ、ΦＶＴＸＬ＞ΦＧＮＤと表記する）となるように、電圧ＶＲＴＬと電圧ＶＴＸＬが設定される。例えば、電圧ＶＲＴＬ及び電圧ＶＴＸＬがグランドＧＮＤより高い電圧に設定される。
更に、ΦＶＲＴＬがΦＶＴＸＬより低い、即ちΦＶＲＴＬがΦＶＴＸＬより高電位の関係（ΦＶＲＴＬ＞ΦＶＴＸＬ）となるように、電圧ＶＲＴＬと電圧ＶＴＸＬは調整されている。
上記のように、ΦＶＲＴＬ＞ΦＶＴＸＬ＞ΦＧＮＤとなっている。ここで、光電変換部ＰＤは、転送トランジスタに接する部分を除いて、素子分離絶縁膜あるいはウェルで他の画素から分離されている。ΦＶＴＸＬ＞ΦＧＮＤとなっているので、光電変換部ＰＤが信号電荷で飽和して光電変換部ＰＤから信号電荷が溢れても、溢れた信号電荷は隣接する他の画素に流出せずに、フローティングディフュージョンＦＤに排出することができる。さらに、ΦＶＲＴＬ＞ΦＶＴＸＬとなっている。信号電荷によりフローティングディフュージョンＦＤが飽和して信号電荷が溢れても、溢れた信号電荷は隣接する他の画素に流出せずに、リセットトランジスタＲＴのリセット電源制御線ＬＶＤＤＲＴに排出することができる。光電変換部ＰＤ及びフローティングディフュージョンＦＤから溢れた信号電荷が隣接する画素の光電変換部ＰＤ及びフローティングディフュージョンＦＤに流出することが低減され、ブルーミングが抑制される。
図５は参考例に係る固体撮像素子の画素のポテンシャルを示す図である。図５に示されるように、参考例では電圧ＶＲＴＬ＝電圧ＶＴＸＬ＝ＧＮＤである。この場合、図５に示されるように、ポテンシャルはΦＶＲＴＬ＜ΦＶＴＸＬ＜ΦＧＮＤとなっている。光電変換部ＰＤで飽和した信号電荷は、転送トランジスタＴＸを介してフローティングディフュージョンＦＤへ排出されにくく、隣接する画素に流出しやすくなっている。また、信号電荷がフローティングディフュージョンＦＤへ排出できたとしても、フローティングディフュージョンＦＤの信号電荷が飽和したとき、飽和した信号電荷はリセットトランジスタＲＴを介してリセット電源制御線ＬＶＤＤＲＴに排出されにくい。このため、溢れた信号電荷が隣接する画素に流出しやすくなっている。この結果、参考例では飽和した信号電荷が隣接する画素へ流出しやすくなっており、ブルーミング特性が劣化する。
〔固体撮像素子の製造方法〕
上記の本実施形態の固体撮像素子の製造方法としては、例えばリセットトランジスタＲＴと増幅トランジスタＳＦを同一半導体プロセスで形成することが可能であり、これにより半導体プロセスの工程数を増加させず形成することが可能である。その他の工程については、上記のように転送トランジスタＴＸのゲート電圧、リセットトランジスタＲＴのゲート電圧、リセット電源制御線ＬＶＤＤＲＴの電圧を上記のように設定する点を除いて、通常のＣＭＯＳプロセスによって製造可能である。
本実施形態の固体撮像素子によれば、固定パターンノイズ及びブルーミングを抑制して、画質を向上した固体撮像素子を提供することができる。
＜実施例＞
本実施例は、デバイスシミュレーションにより、転送トランジスタＴＸのゲートがオン時の画素断面における電子分布を、実施例と比較例に係る固体撮像素子について算出したものである。図６は比較例に係る固体撮像素子の転送トランジスタＴＸがオン状態での電子分布を示す図であり、図７は実施例に係る固体撮像素子の転送トランジスタＴＸがオン状態での電子分布を示す図である。
デバイスシミュレーションは、図６に係る比較例の固体撮像素子のシミュレーションと、図７に係る実施例の固体撮像素子のシミュレーションについて、デバイス構造を同一のプロファイルとして行った。半導体基板５０にウェル及び分離領域を設け、光電変換部ＰＤ、フローティングディフュージョンＦＤ及び転送トランジスタＴＸのゲート絶縁膜５１及びゲート電極５２を設けたデバイス構造とした。また、デバイスシミュレーションは、過渡的な状態を見るため、転送トランジスタＴＸのゲート電圧がグランドＧＮＤであるオフ状態から始め、ゲート電圧が電圧ＶＴＸＨであるオン状態となるまで、転送トランジスタＴＸのゲート電圧を変化させて行った。
図６の比較例に係る固体撮像素子の転送トランジスタＴＸをオン状態とするゲート電圧は電圧ＶＴＸＨ＝３．３Ｖであり、電圧ＶＤＤＲＴＨ＝２．７Ｖより高い場合である。また、図７の実施例に係る固体撮像素子の転送トランジスタＴＸをオン状態とするゲート電圧は電圧ＶＴＸＨ＝２．５Ｖであり、電圧ＶＤＤＲＴＨ＝２．７Ｖより低い場合である。図６と図７において、電子濃度１×１０１３／ｃｍ−３から１×１０１８／ｃｍ−３までのオーダーごとの濃度分布を図中に示す線種で示している。
図６及び図７に示されるように、転送トランジスタＴＸのゲート電極５２下のチャネル領域を含め、フローティングディフュージョンＦＤを中心に電子が分布していることが分かる。
ここで、転送トランジスタＴＸのゲート電極５２下のチャネル領域に注目すると、図６の比較例では、半導体基板５０のゲート絶縁膜５１との界面側に電子濃度１×１０１８ｃｍ−３で電子が残っている。電子は、チャネル領域の光電変換部ＰＤ側近傍まで分布しているのが分かる。
それに対して図７の実施例では、ゲート電極５２下のチャネル領域には１×１０１３ｃｍ−３程度以下の濃度の電子しか残っておらず、ゲート電極５２下のチャネル領域の電子濃度は非常に希薄な状態であり、分布領域も比較例に比べて縮小している。
上記のデバイスシミュレーションの結果から以下のように考察される。比較例の条件の電圧ＶＴＸＨ＝３．３Ｖで電圧ＶＤＤＲＴＨ＝２．７Ｖより高い場合では、転送トランジスタＴＸをオン状態にしたときに転送トランジスタＴＸのゲート電極５２下のチャネル領域の電位がフローティングディフュージョンＦＤの電位より上昇した。これは、フローティングディフュージョンＦＤのハードリセットを行うために電圧ＶＤＤＲＴＨを低下させたことに伴って生じやすくなっていると考えられる。このため、電荷がフローティングディフュージョンＦＤから転送トランジスタＴＸのゲート下のチャネル領域に流出し、その流出範囲がチャネル領域の光電変換部ＰＤ側の端部まで広がっていた。このため、転送トランジスタＴＸのゲート絶縁膜とチャネル領域との界面における欠陥及びリークの影響を強く受け、固定パターンノイズは悪化した。
一方、実施例の条件の電圧ＶＴＸＨ＝２．５Ｖで電圧ＶＤＤＲＴＨ＝２．７Ｖより低い場合では、転送トランジスタＴＸをオン状態とする電圧ＶＴＸＨを低下させた。フローティングディフュージョンＦＤのポテンシャルは電圧ＶＤＤＲＴＨを低下させたことに伴って低下した。しかし、転送トランジスタＴＸをオン状態にしたときに、転送トランジスタＴＸのゲート電極５２下のチャネル領域のポテンシャルΦＶＴＸＨが、フローティングディフュージョンＦＤのポテンシャル（リセット直後でΦＶＤＤＲＴＨ）より低くならないようにできた。即ち、ΦＶＴＸＨがΦＶＤＤＲＴＨより高電位とならないようにすることができた。このため、フローティングディフュージョンＦＤから転送トランジスタＴＸのゲート下のチャネル領域への電荷流出が抑制されていた。これにより、転送トランジスタのゲート絶縁膜とチャネル領域との界面における欠陥及びリークの影響が低減され、固定パターンノイズが低減されてこれによって画質が改善された。
＜第２実施形態＞
図８は、本実施形態に係る固体撮像素子の制御回路部と画素の構成図である。本実施形態は、図１に示される第１実施形態の全体回路構成の制御回路部２０において、電圧調整用回路を有する実施形態である。
図８に示されるように、制御回路部２０から、画素１１に、電源線ＬＶＤＤ、リセットトランジスタＲＴの制御線ＬＲＴ、リセット電源制御線ＬＶＤＤＲＴ、転送トランジスタＴＸの制御線ＬＴＸがそれぞれ接続されている。上記の電源線ＬＶＤＤには、画素の最も高い電源電圧である電圧ＶＤＤＨが供給される。
電圧ＶＤＤＨとグランドＧＮＤの間に梯子状に直列に接続された複数の抵抗（抵抗ラダー）２１を有する。トランジスタからなるスイッチＳＷ１〜ＳＷ５で接続位置を切り替えて、電圧ＶＤＤＨから所定の抵抗の分降下した電圧を取り出す。取り出した電圧を、リセットトランジスタＲＴのオン電圧（電圧ＶＲＴＨ）及びオフ電圧（電圧ＶＲＴＬ（第四の電圧））として、リセットトランジスタＲＴの制御線ＬＲＴに供給する。例えば、スイッチＳＷ１が接続された時、抵抗１つ分降下した電圧が供給され、スイッチＳＷ２が接続された時、抵抗２つ分降下した電圧が供給される。例えば、電圧ＶＲＴＨ及び電圧ＶＲＴＬをパルス制御論理回路２５に入力し、リセットトランジスタＲＴの制御線ＬＲＴに出力することで、電圧ＶＲＴＨ及び電圧ＶＲＴＬのいずれかの電圧をリセットトランジスタＲＴの制御線ＬＲＴに供給する。例えば、電圧ＶＲＴＨとしては、抵抗ラダーで降圧していない電圧ＶＤＤＨをそのまま用いることも可能である。
また、電圧ＶＤＤＨとグランドＧＮＤの間に梯子状に直列に接続された複数の抵抗（抵抗ラダー）２２を有する。トランジスタからなるスイッチＳＷ１１〜ＳＷ１５で接続位置を切り替えて、電圧ＶＤＤＨから所定の抵抗の分降下した電圧を取り出して、電圧ＶＤＤＲＴＨ（第二の電圧）がリセット電源制御線ＬＶＤＤＲＴに接続される。上記と同様に、例えば、スイッチＳＷ１１が接続された時、抵抗１つ分降下した電圧が供給され、スイッチＳＷ１２が接続された時、抵抗２つ分降下した電圧が供給される。
また、電圧ＶＤＤＨとグランドＧＮＤの間に梯子状に直列に接続された複数の抵抗（抵抗ラダー）２３を有する。トランジスタからなるスイッチＳＷＴ１〜ＳＷＴ５で接続位置を切り替えて、電圧ＶＤＤＨから所定の抵抗の分降下した電圧を取り出す。取り出した電圧を、転送トランジスタＴＸのオン電圧（電圧ＶＴＸＨ（第一の電圧））及びオフ電圧（電圧ＶＴＸＬ（第三の電圧））として、転送トランジスタＴＸの制御線ＬＴＸに供給する。例えば、スイッチＳＷＴ１が接続された時、抵抗１つ分降下した電圧が供給され、スイッチＳＷＴ２が接続された時、抵抗２つ分降下した電圧が供給される。例えば、電圧ＶＴＸＨ及び電圧ＶＴＸＬをパルス制御論理回路２４に入力し、転送トランジスタＴＸの制御線ＬＴＸに出力することで、電圧ＶＴＸＨ及び電圧ＶＴＸＬのいずれかの電圧を転送トランジスタＴＸの制御線ＬＴＸに供給する。
電源電圧調整を固体撮像素子の内部で行うことが可能である。スイッチの数は図面上それぞれ５個を示しているが、電源−ＧＮＤ間の直列の抵抗の分割数を増やすことで電圧調整を細かくすることが可能となる。
転送トランジスタＴＸのオン電圧（電圧ＶＴＸＨ）とオフ電圧（電圧ＶＴＸＬ）は、電圧ＶＴＸＨのパルスを生成することから電圧ＶＴＸＨ＞電圧ＶＴＸＬの関係にあり、同一の抵抗ラダーで構成しても良い。
上記を除いては、第１実施形態の固体撮像素子と同様である。本実施形態では、電圧ＶＴＸＨ、電圧ＶＤＤＲＴＨ、電圧ＶＴＸＬ、電圧ＶＲＴＬをそれぞれ所定の電圧に調整して用いることができる。
本実施形態の固体撮像素子によれば、固定パターンノイズ及びブルーミングを抑制して、画質を向上した固体撮像素子を提供することができる。
＜第３実施形態＞
本実施形態は、上記の第１実施形態あるいは第２実施形態に係る固体撮像素子を有する撮像装置である。図９は、上記の第１本実施形態あるいは第２実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。
本カメラシステムは、図９に示すように、上記の第１本実施形態あるいは第２実施形態に係る固体撮像素子１００を有する。カメラシステムは、固体撮像素子の光電変換部に入射光を導く光学系として、固体撮像素子１００の撮像面に入射光を結像させるレンズ１０３を有する。
さらに、カメラシステムは、固体撮像素子１００を駆動する駆動部１０１と、固体撮像素子１００の出力信号を処理する信号処理部１０２を有する。
駆動部１０１は、固体撮像素子１００内の回路を駆動するタイミングジェネレータ（駆動タイミング信号の生成）を有し、所定のタイミング信号で固体撮像素子１００を駆動する。
また、信号処理部１０２は、固体撮像素子１００の出力信号に対して所定の信号処理を施す。信号処理部１０２で処理された画像信号は、アナログ出力であれば、ＡＦＥ（Analog Front End）等を含むアナログ・デジタル変換回路を通し、記録媒体に記録される。あるいは、デジタル出力であればＤＦＥ（Digital Front End）等を含むデジタル信号処理を通し、記録媒体に記録される。記録媒体としては、例えばメモリカード等の半導体記憶装置を用いることができるが、特に限定はない。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理部１０２で処理された画像信号は液晶ディスプレイなどのモニターに動画として映し出される。
上述したように、撮像装置において、撮像デバイスとして、上記の第１実施形態あるいは第２実施形態に係る固体撮像素子を搭載することで、高精度なカメラが実現できる。
また、第１実施形態あるいは第２実施形態に係る固体撮像素子を有する撮像装置としては、カメラ以外のエリアセンサ、ラインセンサに適用可能である。
本実施形態の撮像装置によれば、固定パターンノイズ及びブルーミングを抑制して、画質を向上することができる。
以上、本発明を実施するための形態について詳述したが、本発明は斯かる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 画素部
１１ 画素
２０ 制御回路部
２１，２２，２３ 抵抗（抵抗ラダー）
２４，２５ パルス制御論理回路
３０ 読み出し信号処理部
３１ ＡＤ変換部
３２ データ転送部
４０ 出力部
５０ 半導体基板
５１ ゲート絶縁膜
５２ ゲート電極
１００ 固体撮像素子
１０１ 駆動部
１０２ 信号処理部
１０３ レンズ
ＰＤ 光電変換部
ＴＸ 転送トランジスタ
ＦＤ フローティングディフュージョン
ＲＴ リセットトランジスタ
ＳＦ 増幅トランジスタ
ＬＴＸ 転送トランジスタの制御線
ＬＲＴ リセットトランジスタの制御線
ＬＶＤＤ 電源線
ＬＶＤＤＲＴ リセット電源制御線
ＶＳＬ 垂直信号線
特開２００４‐１２８２９６号公報 国際公開第２０１０／１１６６２９号パンフレット 特開２００７‐１１０６３０号公報

Claims (7)

  1. 光信号を電荷に変換する光電変換部と、前記電荷をフローティングディフュージョンへ電荷転送する転送トランジスタと、前記フローティングディフュージョンをリセットするリセットトランジスタと、前記フローティングディフュージョンとゲートが接続されて信号を増幅する増幅トランジスタとを有する画素が複数配列され、
    信号読み出し中の前記転送トランジスタのゲート電圧である第一の電圧が、前記リセットトランジスタのドレイン電源電圧である第二の電圧以下に維持され、
    信号読み出し中以外の前記転送トランジスタのゲート電圧である第三の電圧と、リセット中以外の前記リセットトランジスタのゲート電圧である第四の電圧が、グランドより高く設定されている
    ことを特徴とする固体撮像素子。
  2. 前記第二の電圧が、前記画素の最も高い電源電圧より低く設定されることを特徴とする
    請求項１に記載の固体撮像素子。
  3. 前記第二の電圧が、前記増幅トランジスタの電源電圧より低く設定されることを特徴とする
    請求項１に記載の固体撮像素子。
  4. 前記第四の電圧が前記第三の電圧より高く設定されていることを特徴とする
    請求項１〜３のいずれかに記載の固体撮像素子。
  5. 前記固体撮像素子は制御回路部を備え、
    前記制御回路部が、前記第一の電圧、前記第二の電圧、前記第三の電圧及び前記第四の電圧を生成する
    請求項１〜４のいずれかに記載の固体撮像素子。
  6. 前記制御回路部は、前記画素の電源電圧と前記グランドの間に梯子状に直列に接続された複数の抵抗を有し、スイッチで接続位置を切り替えて前記電源電圧から所定の前記抵抗の分降下した電圧を取り出して、前記第一の電圧、前記第二の電圧、前記第三の電圧又は前記第四の電圧とする
    請求項５に記載の固体撮像素子。
  7. 固体撮像素子と、
    前記固体撮像素子の光電変換部に入射光を導く光学系と、
    前記固体撮像素子の出力信号を処理する信号処理部と、
    前記固体撮像素子の動作を処理する駆動部と、を備え、
    前記固体撮像素子は、
    光信号を電荷に変換する光電変換部と、前記電荷をフローティングディフュージョンへ電荷転送する転送トランジスタと、前記フローティングディフュージョンをリセットするリセットトランジスタと、前記フローティングディフュージョンとゲートが接続されて信号を増幅する増幅トランジスタとを有する画素が複数配列され、
    信号読み出し中の前記転送トランジスタのゲート電圧である第一の電圧が、前記リセットトランジスタのドレイン電源電圧である第二の電圧以下に維持され、
    信号読み出し中以外の前記転送トランジスタのゲート電圧である第三の電圧と、リセット中以外の前記リセットトランジスタのゲート電圧である第四の電圧が、グランドより高く設定されている
    ことを特徴とする
    撮像装置。
JP2017161472A 2017-08-24 2017-08-24 固体撮像素子及び撮像装置 Active JP6969224B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017161472A JP6969224B2 (ja) 2017-08-24 2017-08-24 固体撮像素子及び撮像装置
US16/103,300 US10728480B2 (en) 2017-08-24 2018-08-14 Solid-state image sensor and image capturing device with setting of gate voltages of transfer and reset transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017161472A JP6969224B2 (ja) 2017-08-24 2017-08-24 固体撮像素子及び撮像装置

Publications (2)

Publication Number Publication Date
JP2019041226A JP2019041226A (ja) 2019-03-14
JP6969224B2 true JP6969224B2 (ja) 2021-11-24

Family

ID=65435837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017161472A Active JP6969224B2 (ja) 2017-08-24 2017-08-24 固体撮像素子及び撮像装置

Country Status (2)

Country Link
US (1) US10728480B2 (ja)
JP (1) JP6969224B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021051999A1 (zh) * 2019-09-16 2021-03-25 上海集成电路研发中心有限公司 去除固定模式噪声的方法
CN112312048B (zh) * 2019-09-29 2023-05-23 中山爱瑞科技有限公司 一种基于双栅光敏薄膜晶体管的有源像素驱动方法及系统
US20230300479A1 (en) 2019-12-02 2023-09-21 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic device
JP7447591B2 (ja) 2020-03-18 2024-03-12 株式会社リコー 光電変換装置、画像読取装置、画像形成装置、及び撮像システム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003900746A0 (en) * 2003-02-17 2003-03-06 Silverbrook Research Pty Ltd Methods, systems and apparatus (NPS041)
FR2857158B1 (fr) * 2003-07-01 2006-04-28 St Microelectronics Sa Procede de commande d'un photocopieur de type mos
JP4071190B2 (ja) * 2003-12-02 2008-04-02 シャープ株式会社 増幅型固体撮像装置およびその駆動方法
JP4581792B2 (ja) * 2004-07-05 2010-11-17 コニカミノルタホールディングス株式会社 固体撮像装置及びこれを備えたカメラ
JP4797558B2 (ja) 2005-10-17 2011-10-19 ソニー株式会社 固体撮像素子とその駆動方法、及びカメラモジュール
JP4967801B2 (ja) * 2007-05-17 2012-07-04 ソニー株式会社 電源装置および電源装置の動作方法
US7655966B2 (en) * 2008-03-19 2010-02-02 International Business Machines Corporation High efficiency CMOS image sensor pixel employing dynamic voltage supply
JP2010109902A (ja) 2008-10-31 2010-05-13 Panasonic Corp 固体撮像装置及びその駆動方法
JP5272860B2 (ja) * 2009-04-08 2013-08-28 ソニー株式会社 固体撮像素子およびカメラシステム
JP5489681B2 (ja) * 2009-12-02 2014-05-14 キヤノン株式会社 固体撮像装置
JP5967915B2 (ja) * 2011-12-09 2016-08-10 キヤノン株式会社 固体撮像装置の駆動方法
JP2014053838A (ja) * 2012-09-10 2014-03-20 Konica Minolta Inc 固体撮像装置
JP2014182346A (ja) * 2013-03-21 2014-09-29 Sony Corp 階調電圧発生回路及び表示装置
JP2015080132A (ja) * 2013-10-18 2015-04-23 ルネサスエレクトロニクス株式会社 固体撮像素子
JP2015106908A (ja) 2013-12-03 2015-06-08 株式会社リコー カラム読出し回路および固体撮像装置
JP2017055370A (ja) 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置
JP6711005B2 (ja) 2016-02-23 2020-06-17 株式会社リコー 画素ユニット、及び撮像素子
JP6842240B2 (ja) 2016-03-07 2021-03-17 株式会社リコー 画素ユニット、及び撮像素子
JP6733245B2 (ja) 2016-03-18 2020-07-29 株式会社リコー 固体撮像素子及び撮像装置

Also Published As

Publication number Publication date
US10728480B2 (en) 2020-07-28
US20190068905A1 (en) 2019-02-28
JP2019041226A (ja) 2019-03-14

Similar Documents

Publication Publication Date Title
JP4455435B2 (ja) 固体撮像装置及び同固体撮像装置を用いたカメラ
JP6052622B2 (ja) 固体撮像装置及びその駆動方法
JP4403687B2 (ja) 固体撮像装置およびその駆動制御方法
TWI478578B (zh) 固態影像拾取器件、驅動其之方法、用於其之信號處理方法、以及影像拾取裝置
JP5016941B2 (ja) 固体撮像装置
US9172895B2 (en) Solid-state imaging device
JP4848739B2 (ja) 物理量検出装置および撮像装置
JP6969224B2 (ja) 固体撮像素子及び撮像装置
US9641783B2 (en) Solid-state image pickup device that performs optoelectronic conversion by accumulating an optical signal
US7355645B2 (en) Image pickup apparatus with potential fluctuation prevention
TW201340708A (zh) 固體攝像裝置及電子機器
US8023022B2 (en) Solid-state imaging apparatus
US8456558B2 (en) Pixel circuit, a solid-state image sensing device, and a camera system that facilitates charge transfer within a pixel
JPH11122532A (ja) 固体撮像素子およびその駆動方法
US9843748B2 (en) Solid-state image pickup device
WO2011083541A1 (ja) 固体撮像装置および撮像装置
JP6134979B2 (ja) 固体撮像素子および撮像装置
JP4746962B2 (ja) 固体撮像装置及び撮像システム
WO2011104781A1 (ja) 固体撮像装置およびカメラ
WO2011105018A1 (ja) 固体撮像装置及びカメラシステム
JP5403019B2 (ja) 物理量検出装置および撮像装置
JP2013197697A (ja) 固体撮像装置及び電子機器
JP2013187233A (ja) 固体撮像装置、固体撮像装置の駆動方法及び電子機器
JP7198675B2 (ja) 固体撮像素子、その駆動回路および撮像装置
CN116636009A (zh) 成像元件和成像设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R151 Written notification of patent or utility model registration

Ref document number: 6969224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151