JP4967801B2 - 電源装置および電源装置の動作方法 - Google Patents

電源装置および電源装置の動作方法 Download PDF

Info

Publication number
JP4967801B2
JP4967801B2 JP2007132095A JP2007132095A JP4967801B2 JP 4967801 B2 JP4967801 B2 JP 4967801B2 JP 2007132095 A JP2007132095 A JP 2007132095A JP 2007132095 A JP2007132095 A JP 2007132095A JP 4967801 B2 JP4967801 B2 JP 4967801B2
Authority
JP
Japan
Prior art keywords
transistor
power supply
voltage
signal
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007132095A
Other languages
English (en)
Other versions
JP2008288902A (ja
Inventor
栄治 牧野
洋司 崎岡
静徳 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007132095A priority Critical patent/JP4967801B2/ja
Priority to US12/082,874 priority patent/US8716895B2/en
Priority to TW97114526A priority patent/TWI388196B/zh
Priority to KR1020080045527A priority patent/KR101413340B1/ko
Priority to CN2008100971556A priority patent/CN101309344B/zh
Priority to CN2012100854135A priority patent/CN102629992A/zh
Publication of JP2008288902A publication Critical patent/JP2008288902A/ja
Application granted granted Critical
Publication of JP4967801B2 publication Critical patent/JP4967801B2/ja
Priority to US14/243,531 priority patent/US9112355B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B7/00—Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
    • G03B7/26—Power supplies; Circuitry or arrangement to switch on the power source; Circuitry to check the power source voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H04N3/1568—Control of the image-sensor operation, e.g. image processing within the image-sensor for disturbance correction or prevention within the image-sensor, e.g. biasing, blooming, smearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、電源装置および電源装置の動作方法に関し、特に、電圧の異なる複数の電源の消費電力を効率良く低減させ、起動シーケンスを自由に設定できるようにした電源装置および電源装置の動作方法に関する。
フォトダイオードおよびMOS（Metal Oxide Semiconductor）トランジスタからなるCMOS（Complementary Metal Oxide Semiconductor）センサを用いた撮像装置が一般に普及している。
CMOSセンサは、１画素毎にフォトダイオード、MOSトランジスタ、フォトダイオードからの信号を増幅するための増幅回路などを含み、「ＸＹアドレッシング」や「センサと信号処理回路の１チップ化」などが可能といった多くのメリットを有している。しかしながら、これまで、その一方で１画素内の素子数が多いことから、光学系の大きさを決定するチップサイズの縮小化が困難とされてきた。ところが、近年、MOSトランジスタの微細化技術の向上と「センサと信号処理回路の１チップ化」や「低消費電力化」などの要求の高まりから、注目を集めている。
CMOSセンサの動作原理は、各画素単位でフォトダイオードが受光した光を光電変換することにより発生した電荷を、転送トランジスタを介して転送させ、順次画素位置に応じて指定されるタイミングで出力する。さらに、この出力されてきた画素単位の電荷に応じて画像を生成するというものである。
ここで、転送トランジスタによりフォトダイオードで光電変換された電荷が転送される際、転送トランジスタのゲートに印加される電圧により電荷の転送の有無が制御されることになるが、単純にゲートに印加される電圧を２値で制御すると、ポテンシャルポケットや障壁が発生し、フラットではないことから、転送が不完全なものとなり、残留電荷が発生し、フォトダイオードへの逆流に起因する残像やランダムノイズが発生する恐れがあった。
このため、中間電位を所定時間発生させることにより、少なくとも３値以上の電圧で制御し、残留電荷を低減させるようにすることで、残像やランダムノイズの発生を抑制する技術が提案されている。
特許３６６７２１４号公報
ところで、上述した転送トランジスタのゲートに印加する３値の電圧を出力する出力ドライバとしては、例えば、図１で示されるような構成のものが考えられている。
図１の３値出力ドライバ１においては、Ｐチャンネル型MOSトランジスタ（以降、単にＰ型トランジスタと称する）Ｔｒ１のソースが高圧電源ＶHに接続されており、ゲートの入力電圧がＬｏｗ信号となるとき、オンの状態となり、ドレインから出力端子Voutに出力する。また、Ｐ型トランジスタＴｒ１は、バックゲートに高圧電源ＶHが印加され、ゲートに印加される電圧が電圧ＶHの場合、Ｈｉ信号と認識し、０の場合、Ｌｏｗ信号と認識する。すなわち、Ｐ型トランジスタＴｒ１は、高圧電源ＶHの出力スイッチとして機能する。
また、Ｐ型トランジスタＴｒ２のソースが低圧電源ＶLと高圧電源ＶHとの中間電位となる中圧電源ＶMに接続されており、ゲートの入力電圧がＬｏｗ信号となるとき、オンの状態となり、ドレインから出力端子Voutに出力する。また、Ｐ型トランジスタＴｒ２は、バックゲートに高圧電源ＶHが印加され、ゲートに印加される電圧が電圧ＶHの場合、Ｈｉ信号と認識し、０の場合、Ｌｏｗ信号と認識する。すなわち、Ｐ型トランジスタＴｒ２は、中圧電源ＶMの出力スイッチとして機能する。
さらに、Ｎチャンネル型MOSトランジスタ（以降、単にN型トランジスタと称する）Ｔｒ３のソースが低圧電源ＶLに接続されており、ゲートの入力電圧がＨｉ信号となるとき、オンの状態となり、ドレインから出力端子Voutに出力する。また、Ｎ型トランジスタＴｒ３は、バックゲートに低圧電源ＶLが印加され、ゲートに印加される電圧が０の場合、Ｈｉ信号と認識し、ＶHの場合、Ｌｏｗ信号と認識する。すなわち、Ｎ型トランジスタＴｒ３は、低圧電源ＶLの出力スイッチとして機能する。
以上のように、Ｐ型トランジスタＴｒ１，Ｔｒ２およびＮ型トランジスタＴｒ３のオンまたはオフが制御されて、フォトダイオードにて光電変換された電荷を蓄積するとき、高圧電源ＶHが出力され、フォトダイオードにて光電変換された電荷を転送するとき、所定時間だけ中圧電源ＶMが出力された後、低圧電源ＶLが出力される。
通常、高圧電源ＶHは、フォトダイオードの動作電源と共通使用され、中圧電源ＶMは、信号処理部などを含む補機装置などの動作電源と共通使用されている。
昨今の携帯端末などにCMOSセンサが搭載されるような場合、低消費電力化を実現させるため、撮像時の合間に撮像がなされないようなタイミングで、消費電力の大きなフォトダイオードの電源となる高圧電源ＶHの電力供給を短時間でも停止させるといった制御がなされるが、その状態でも中圧電源ＶMの電力供給を受けて信号処理部などを動作させたいことがある。
このような場合、仮に、高圧電源ＶHからの電力供給を停止させ、中圧電源ＶMの電力供給は継続させると、図１で示されるＰ型トランジスタＴｒ２は、バックゲートへの印加電圧が０となるにもかかわらず、ソースには中圧電源ＶMが印加されることになるので、ソースからバックゲート方向のリーク電流が発生する可能性があった。
また、このようなリーク電流を考慮することにより、中圧電源ＶMを使用するためには、電源供給が必ずしも必要ではない高圧電源ＶHを必ず起動しておく必要が生じてしまうため、不要な電力消費が発生したり、または、３値の電源の起動順序（起動シーケンス）などに制限があり、自由な起動シーケンスを設定することができなかった。
本発明はこのような状況に鑑みてなされたものであり、特に、電圧の異なる複数の電源の消費電力を効率良く低減させ、起動シーケンスを自由に設定できるようにするものである。
本発明の一側面の電源装置は、補機装置に対して電力を供給する第１の電源、前記第１の電源よりも高電位の第２の電源、および前記第１の電源よりも低電圧の第３の電源のいずれかを、フォトダイオードを含むCMOSイメージセンサにおける転送ゲートに切り替えて出力する電源装置であって、前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第２の電源を出力する第１のトランジスタと、前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第１の電源を出力する第２のトランジスタと、前記第３の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第３の電源を出力する第３のトランジスタと、前記第２のトランジスタの前段であって、前記第１の電源によりバックゲート電圧が印加され、前記第１の電源の前記第２のトランジスタのソースに出力する第４のトランジスタとを備え、前記第４のトランジスタは、前記第２の電源による供給が停止されるとき、前記第１の電源の前記第２のトランジスタのソースへの出力を停止する。
前記第２の電源による供給が停止されるとき、所定の信号を発生する信号発生部をさらに設けるようにさせることができ、前記第４のトランジスタには、前記所定の信号に基づいて、前記第２の電源による供給が停止されるとき、前記第１の電源の前記第２のトランジスタのソースへの出力を停止させるようにすることができる。
本発明の補機装置に対して電力を供給する第１の電源、前記第１の電源よりも高電位の第２の電源、および前記第１の電源よりも低電圧の第３の電源のいずれかを、フォトダイオードを含むCMOSイメージセンサにおける転送ゲートに切り替えて出力し、前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第２の電源を出力する第１のトランジスタと、前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第１の電源を出力する第２のトランジスタと、前記第３の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第３の電源を出力する第３のトランジスタと、前記第２のトランジスタの前段であって、前記第１の電源によりバックゲート電圧が印加され、前記第１の電源の前記第２のトランジスタのソースに出力する第４のトランジスタとを備える電源装置の動作方法であって、前記第４のトランジスタは、前記第２の電源による供給が停止されるとき、前記第１の電源の前記第２のトランジスタのソースへの出力を停止する。
本発明の一側面によれば、電圧の異なる複数の電源の消費電力を効率良く低減させ、起動シーケンスを自由に設定することが可能となる。
以下に本発明の実施の形態を説明するが、本明細書に記載の発明と、発明の実施の形態との対応関係を例示すると、次のようになる。この記載は、本明細書に記載されている発明をサポートする実施の形態が本明細書に記載されていることを確認するためのものである。従って、発明の実施の形態中には記載されているが、発明に対応するものとして、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その発明に対応するものではないことを意味するものではない。逆に、実施の形態が発明に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その発明以外の発明には対応しないものであることを意味するものでもない。
さらに、この記載は、本明細書に記載されている発明の全てを意味するものではない。換言すれば、この記載は、本明細書に記載されている発明であって、この出願では請求されていない発明の存在、すなわち、将来、分割出願されたり、補正により出現、追加される発明の存在を否定するものではない。
即ち、本発明の一側面の電源装置は、補機装置に対して電力を供給する第１の電源（例えば、図２の中圧電源出力部３３）、前記第１の電源よりも高電位の第２の電源（例えば、図２の高圧電源出力部３２）、および前記第１の電源よりも低電圧の第３の電源（例えば、図２の低圧電源出力部３４）のいずれかを、フォトダイオードを含むCMOSイメージセンサにおける転送ゲート（例えば、図２のトランジスタＴｒ１１のゲート端子）に切り替えて出力する電源装置（例えば、図２の３値出力ドライバ３９）であって、前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第２の電源を出力する第１のトランジスタ（例えば、図３のＰ型トランジスタＴｒ２２）と、前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第１の電源を出力する第２のトランジスタ（例えば、図３のＰ型トランジスタＴｒ２１）と、前記第３の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第３の電源を出力する第３のトランジスタ（例えば、図３のＮ型トランジスタＴｒ２３）と、前記第２のトランジスタの前段であって、前記第１の電源によりバックゲート電圧が印加され、前記第１の電源の前記第２のトランジスタのソースに出力する第４のトランジスタ（例えば、図３のＰ型トランジスタＴｒ３１）とを備え、前記第４のトランジスタは、前記第２の電源による供給が停止されるとき、前記第１の電源の前記第２のトランジスタのソースへの出力を停止する。
前記第２の電源による供給が停止されるとき、所定の信号を発生する信号発生部（例えば、図３のハードクリア信号発生部４０）をさらに設けるようにさせることができ、前記第４のトランジスタには、前記所定の信号に基づいて、前記第２の電源による供給が停止されるとき、前記第１の電源の前記第２のトランジスタのソースへの出力を停止させるようにすることができる
本発明の補機装置に対して電力を供給する第１の電源、前記第１の電源よりも高電位の第２の電源、および前記第１の電源よりも低電圧の第３の電源のいずれかを、フォトダイオードを含むCMOSイメージセンサにおける転送ゲートに切り替えて出力し、前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第２の電源を出力する第１のトランジスタと、前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第１の電源を出力する第２のトランジスタと、前記第３の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第３の電源を出力する第３のトランジスタと、前記第２のトランジスタの前段であって、前記第１の電源によりバックゲート電圧が印加され、前記第１の電源の前記第２のトランジスタのソースに出力する第４のトランジスタとを備える電源装置の動作方法であって、前記第４のトランジスタは、前記第２の電源による供給が停止されるとき、前記第１の電源の前記第２のトランジスタのソースへの出力を停止する（例えば、図６のステップＳ７）。
図２は、本発明を適用した一実施の形態の構成を示す撮像装置である。
図２の撮像装置は、撮像部１１および画像処理部１２を備えており、画像処理部１２によりCMOS（Complementary Metal Oxide Semiconductor）センサから構成される撮像部１１が制御され、撮像部１１により撮像された画像信号に基づいて、画像処理部１２が画像を表示する。
撮像部１１は、画素単位で画像を撮像する複数の撮像素子２１より構成されており、画像処理部１２により画素単位で制御されて、撮像した画素単位の画像信号を画像処理部１２に出力する。尚、図２においては、１個分の撮像素子２１についての構成のみが図示されているが、当然のことながら複数の撮像素子２１が撮像部１１には設けられている。
図２において、トランジスタＴｒ１１は、ソースがフォトダイオードＰＤのカソードに接続され、ドレインがトランジスタＴｒ１２のソース、およびトランジスタＴｒ１３のゲートに接続され、ゲートが３値出力ドライバ３９からの信号が供給される転送信号線Ｌ３に接続されている。トランジスタＴｒ１１は、転送信号線Ｌ３を介して３値出力ドライバ３９より供給される電圧に基づいて、フォトダイオードＰＤにより受光される光の強度に応じた光電変換により発生する電荷を、浮遊拡散領域Ｐ１（トランジスタＴｒ１１のドレイン−トランジスタＴｒ１２のソース間、およびトランジスタＴｒ１１のドレイン−トランジスタＴｒ１３のゲート間の接続位置）に転送する。すなわち、トランジスタＴｒ１１は、いわゆる転送スイッチとして機能する。
トランジスタＴｒ１２は、ソースが浮遊拡散領域Ｐ１に接続され、ドレインが高圧電源出力部３２より出力される高圧電源ＶHの電源出力線Ｌ１に接続され、ゲートがリセット信号出力部３８からのリセット信号が供給されるリセット信号線Ｌ２に接続されている。トランジスタＴｒ１２は、リセット信号線Ｌ２を介してリセット信号出力部３８より供給されるリセット信号に基づいて、浮遊拡散領域Ｐ１に蓄積された電荷をリセットする。すなわち、トランジスタＴｒ１２は、いわゆるリセットスイッチとして機能する。
トランジスタＴｒ１３は、ソースが高圧電源出力部３２より出力される高圧電源ＶHの電源出力線Ｌ１に接続され、ドレインがトランジスタＴｒ１４のソースに接続され、ゲートが浮遊拡散領域Ｐ１に接続されている。トランジスタＴｒ１３は、ソースフォロワの入力ＭＯＳトランジスタであり、浮遊拡散領域Ｐ１に蓄積されている電荷を、トランジスタＴｒ１４を介して出力させる。
トランジスタＴｒ１４は、ソースがトランジスタＴｒ１３のドレインに接続され、ドレインが信号出力線Ｌ５に接続され、ゲートが画像処理部１２の選択部４５より供給される選択信号線Ｌ４に接続されている。トランジスタＴｒ１４は、選択信号線Ｌ４を介して選択部４５より供給される選択信号に基づいて、自らが選択されている場合、オンの状態となり、浮遊拡散領域Ｐ１よりトランジスタＴｒ１３より供給される信号を信号出力線Ｌ５に出力する。
画像処理部１２の電源管理部３１は、高圧電源出力部３２、中圧電源出力部３３、および低圧電源出力部３４のそれぞれに設けられているスイッチ３５乃至３７のオンまたはオフを制御して、高圧電源出力部３２より出力される高圧電源ＶH、中圧電源出力部３３より出力される中圧電源ＶM、および低圧電源出力部３４より出力される高圧電源ＶLの出力を管理する。
リセット信号出力部３８は、撮像開始前の状態において、撮像素子２１のそれぞれの浮遊拡散領域Ｐ１に蓄積された電荷を開放させるタイミングでリセット信号を、リセット信号線Ｌ２を介して出力する。
３値出力ドライバ３９は、ドライバ制御部４１、およびハードクリア信号発生部４０により制御され、スイッチ３５乃至３７を介して供給される高圧電源出力部３２からのの高圧電源ＶH、中圧電源出力部３３からの中圧電源ＶM、および低圧電源出力部３４からの高圧電源ＶLをそれぞれ動作状態に応じて切り替えて転送信号線Ｌ３に出力する。
ハードクリア信号発生部４０は、撮像部１１の各撮像素子２１の電源となる高圧電源出力部３２の高圧電源ＶHを検出し、所定電圧ＶHまで昇圧されておらず、いわゆる高圧電源出力部３２が、起動していない状態の場合、Ｌｏｗ信号のハードクリア信号を発生して３値出力ドライバ３９に供給する。尚、高圧電源出力部３２の起動が完了している場合、ハードクリア信号は、起動していることを示すＨｉ信号が出力される。
信号処理部４２は、中圧電源出力部３３より供給される中圧電源ＶMの電源により駆動し、選択部４５からの選択信号に基づいて、信号出力線Ｌ５より供給される各撮像素子２１より供給される画像信号を取得し、１枚（例えば、１フレーム分）の画像信号を生成して画像生成部４３に出力する。画像生成部４３は、信号処理部４２より供給される１枚の画像信号に基づいて、画像を生成してLCD（Liquid Crystal Display）などからなる表示部４４に表示させる。
尚、高圧電源ＶH、中圧電源ＶM、および低圧電源ＶLは、それぞれ高圧電源ＶHが撮像素子２１の電源電圧として、例えば、２．７Ｖとし、中圧電源ＶMが補機装置の電源電圧として、例えば、１．８Ｖとし、低圧電源ＶLが開放電圧として、例えば、−１Ｖとしてもよい。しかしながら、高圧電源ＶH、中圧電源ＶM、および低圧電源ＶLは、高圧電源ＶH＞中圧電源ＶM＞および低圧電源ＶLであって、トランジスタＴｒ１１の中圧電源ＶM＜閾値電圧Ｖｔｈ（トランジスタＴｒ１１のソース−ドレイン間が導通する電圧）が満たされる限り、必ずしも上述した電圧でなくても良く、その他の電圧の組み合わせであってもよい。
次に、図３を参照して、３値出力ドライバ３９の構成例について説明する。
Ｐ型トランジスタＴｒ２１は、ソースがスイッチ３５を介して高圧電源出力部３２に接続され、ドレインが出力端子Ｖｏｕｔに接続され、バックゲートが高圧電源出力部３２に接続され、ゲートに入力される信号がドライバ制御部４１により高圧電源ＶH、または電圧０に切り替えられる。すなわち、Ｐ型トランジスタＴｒ２１は、高圧電源ＶHのスイッチとして機能し、ゲートにＬｏｗ信号である電圧０が印加されるとオンに動作し、Ｈｉ信号である電圧ＶHが印加されるとオフになる。
Ｐ型トランジスタＴｒ２２は、ソースがＰ型トランジスタＴｒ３１のドレインに接続され、ドレインが出力端子Ｖｏｕｔに接続され、バックゲートが高圧電源出力部３２に接続され、ゲートに入力される信号がドライバ制御部４１により高圧電源ＶH、または電圧０に切り替えられる。トランジスタＴｒ３１は、中圧電源ＶMのオンまたはオフを制御しており、トランジスタＴｒ３１がオンの場合、Ｐ型トランジスタＴｒ２２は、中圧電源ＶMのスイッチとして機能し、ゲートにＬｏｗ信号である電圧０が印加されるとオンに動作し、Ｈｉ信号である電圧ＶHが印加されるとオフになる。
Ｎ型トランジスタＴｒ２３は、ソースがスイッチ３７を介して低圧電源出力部３４に接続され、ドレインが出力端子Ｖｏｕｔに接続され、バックゲートが低圧電源出力部３４に接続され、ゲートに入力される信号がドライバ制御部４１により低圧電源ＶL、または電圧０に切り替えられる。すなわち、Ｎ型トランジスタＴｒ２３は、低圧電源ＶLのスイッチとして機能し、ゲートにＨｉ信号である電圧ＶLが印加されるとオンに動作し、Ｌｏｗ信号である電圧０が印加されるとオフになる。
Ｐ型トランジスタＴｒ３１は、ソースがスイッチ３６を介して中圧電源出力部３３に接続され、ドレインがＰ型トランジスタＴｒ２２のソースに接続され、バックゲートが中圧電源出力部３３に接続され、ゲートにはハードクリア信号発生部４０より供給されるハードクリア信号ＸＣＬＲのインバータＩｎｖ１による反転信号が入力される。ハードクリア信号は、高圧電源出力部３２が起動状態ではない場合、Ｌｏｗ信号であるので、インバータＩｎｖ１により反転されてＨｉ信号が発生し、逆に、高圧電源出力部３２が起動状態の場合、Ｈｉ信号であるので、インバータＩｎｖ１により反転されてＬｏｗ信号が発生する。
Ｐ型トランジスタＴｒ３１は、このインバータＩｎｖ１より供給されるハードクリア信号の反転信号により中圧電源ＶMのオンまたはオフを制御しており、スイッチ３５がオフにされ、高圧電源出力部３２が起動状態ではなく、ハードクリア信号がＬｏｗ信号の場合、反転信号がＨｉ信号となるので、中圧電源ＶMをオフに制御し、高圧電源出力部３２が起動状態であり、ハードクリア信号がＨｉ信号の場合、反転信号がＬｏｗ信号となるので、中圧電源ＶMのオンに制御する。このように、Ｐ型トランジスタＴｒ３１は、中圧電源ＶMのオンまたはオフを制御するトランジスタであることから、パワーゲートトランジスタＴｒ３１とも称する。
次に、図２の撮像装置の動作について説明する。
まず、電源管理部３１がスイッチ３５乃至３７をオンに制御する。さらに、フォトダイオードＰＤによる蓄積動作を開始する前に、リセット信号出力部３８は、Ｈｉ信号のリセット信号を発生してリセット信号線Ｌ２を介して供給して、浮遊拡散領域Ｐ１をトランジスタＴｒ１２により開放させる。この動作により、ハードクリア信号発生部４０は、ハードクリア信号をＨｉ信号として出力し、対応してインバータＩｎｖ１よりＬｏｗ信号が出力され、トランジスタＴｒ３１がオンの状態とされる。
さらに、ドライバ制御部４１は、３値出力ドライバ３９におけるＰ型トランジスタＴｒ２１，Ｔｒ２２、およびＮ型トランジスタＴｒ２３のそれぞれのゲートにＬｏｗ，Ｈｉ，Ｌｏｗ信号を供給して、Ｐ型トランジスタＴｒ２１のみをオンに制御して高圧電源出力部３２より転送スイッチとなるトランジスタＴｒ１１のゲートに高圧電源ＶHを印加することによりトランジスタＴｒ１１をオンにし、フォトダイオードＰＤを一旦リセットする。
その後、ドライバ制御部４１は、３値出力ドライバ３９におけるＰ型トランジスタＴｒ２１，Ｔｒ２２、およびＮ型トランジスタＴｒ２３のそれぞれのゲートにＨｉ，Ｈｉ，Ｈｉ信号を供給して、Ｎ型トランジスタＴｒ２３のみをオンに制御して低圧電源出力部３４より転送スイッチとなるトランジスタＴｒ１１のゲートに低圧電源ＶLを印加することによりトランジスタＴｒ１１をオフにし、フォトダイオードＰＤの光電効果により発生する電荷を蓄積させる。
この状態で、選択部４５より撮像素子２１の位置の読み出しを指示する選択信号が供給されることにより、トランジスタＴｒ１４がオンにされると、トランジスタＴｒ１３と選択信号線Ｌ４に接続した負荷からなるソースフォロワにより、浮遊拡散領域Ｐ１の電圧に応じた電圧が信号出力線Ｌ５に出力される。信号処理部４２は、一旦この出力を、読み出した位置に対応して、図示せぬメモリにサンプルリングする。即ち、信号処理部４２は、リセットノイズをサンプリングする。
また、その後、ドライバ制御部４１は、３値出力ドライバ３９におけるＰ型トランジスタＴｒ２１，Ｔｒ２２、およびＮ型トランジスタＴｒ２３のゲートにそれぞれＬｏｗ，Ｈｉ，Ｌｏｗ信号を供給して、Ｐ型トランジスタＴｒ２１，Ｔｒ２２、およびＮ型トランジスタＴｒ２３をそれぞれオン、オフ、オフに制御して高圧電源出力部３２より転送スイッチとなるトランジスタＴｒ１１のゲートに高圧電源ＶHを出力することによりトランジスタＴｒ１１をオンにする。
さらに、所定時間だけ経過すると、ドライバ制御部４１は、３値出力ドライバ３９におけるＰ型トランジスタＴｒ２１，Ｔｒ２２、およびＮ型トランジスタＴｒ２３のゲートにそれぞれＨｉ，Ｌｏｗ，Ｌｏｗ信号を供給して、Ｐ型トランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３をそれぞれオフ、オン、オフに制御することで、中圧電源出力部３３より転送スイッチとなるトランジスタＴｒ１１のゲートに中圧電源ＶMを印加することによりトランジスタＴｒ１１をオンにする。
そして、最終的にドライバ制御部４１は、３値出力ドライバ３９におけるＰ型トランジスタＴｒ２１，Ｔｒ２２、およびＮ型トランジスタＴｒ２３のゲートにそれぞれＨｉ，Ｈｉ，Ｈｉ信号を供給して、Ｐ型トランジスタＴｒ２１，Ｔｒ２２，Ｔｒ２３をそれぞれオフ、オフ、オンに制御して、低圧電源出力部３４より転送スイッチとなるトランジスタＴｒ１１のゲートに低圧電源ＶLを印加することによりトランジスタＴｒ１１をオフにする。
この状態で、選択部４５より撮像素子２１の位置の読み出しを指示する選択信号が供給されることにより、トランジスタＴｒ１３，Ｔｒ１４がオンにされ、浮遊拡散領域Ｐ１の電圧に応じた電圧が信号出力線Ｌ５に出力される。信号処理部４２は、読み出した位置に対応して、図示せぬメモリにサンプルリングする。即ち、信号処理部４２は、「光電効果により発生した電荷により生じる信号＋リセットノイズ」をサンプリングする。
纏めると、一旦トランジスタＴｒ１１を高圧電源ＶHでオンにすると共に、トランジスタＴｒ１２をリセット信号によりオンにすることで、フォトダイオードＰＤをリセットし、その後、トランジスタＴｒ１１を低圧電源ＶLでオフにすることでフォトダイオードＰＤによる電荷の蓄積を開始させる。このタイミングにおいて、トランジスタＴｒ１３，Ｔｒ１４がオンにされることにより、浮遊拡散領域Ｐ１の「リセットノイズ」のみが、信号処理部１２に記憶される。
次に、トランジスタＴｒ１２をオフとした後、トランジスタＴｒ１１を高圧電源ＶHでオンにし、さらにトランジスタＴｒ１１のゲートに印加する電圧を中圧電源ＶMに切り替えて、オンの状態にし、最終的にトランジスタＴｒ１１を低圧電源ＶLでオフにすることにより、フォトダイオードＰＤの電荷を浮遊拡散領域Ｐ１に転送させ、その後、トランジスタＴｒ１３，Ｔｒ１４がオンにされることにより、浮遊拡散領域Ｐ１の「光電効果により発生した電荷により生じる信号＋リセットノイズ」が、信号処理部１２に記憶される。
より詳細には、浮遊拡散領域Ｐ１の電圧は、リセット直後の電圧Ｖresから、Ｑ／ＣＰ１（転送された電荷Ｑ、ＣＰ１は浮遊拡散領域Ｐ１部の容量）下がった電圧ＶＰ１（＝Ｖres−Ｑ／ＣＰ１）となる。すなわち、リセット毎に異なるリセットノイズを含むリセット電圧にＱ/ＣＰ１が重畳されることになる。この電圧に応じた信号が信号出力線Ｌ５に出力されるので、信号処理部４２は、この信号を順次サンプルリングする。
最終的に信号処理部４２は、上述した「リセットノイズ」と「光電効果により発生した電荷により生じる信号＋リセットノイズ」との差分を求めることにより、リセット毎に異なる電圧にリセットされてしまうリセットノイズを除去して、ノイズのない「光電効果により発生した電荷により生じる信号」を取得することができる。
特に、フォトダイオードＰＤとして埋め込みフォトダイオードを採用することにより、ほぼ完全にリセットノイズを除去することができ、高いＳ／Ｎ比が得られることとなる。
ここで、上述した動作におけるトランジスタＴｒ１１のゲートに印加する電圧を高圧電源ＶH、中圧電源ＶM、および低圧電源ＶLの３値とする理由について説明する。
近年の撮像素子２１は、微細ＭＯＳトランジスタを使用することにより、小さい画素サイズを実現している。このため、微細ＭＯＳトランジスタに起因した新たな原因による残像やランダムノイズが発生することがあった。
例えば、図４で示されるように、フォトダイオードのｎ領域となる領域Ｚ２上には表面ｐ領域である領域Ｚ１が設けられ（このような構造のフォトダイオードは、特に、埋め込みフォトダイオードと称される）、ＰＷＬ（Ｐウェル）からなる領域Ｚ１１と表面ｐ領域である領域Ｚ１から延びる空乏層によりｎ領域からなる領域Ｚ２に蓄積された電荷がトランジスタＴｒ１１を介して浮遊拡散領域Ｐ１に転送される。浮遊拡散領域Ｐ１は、トランジスタＴｒ１２を介して接続され、所定のリセット電位に設定可能となっている。
微細ＭＯＳトランジスタを用いた撮像素子２１においては、例えば、図５中の波形Ｗ２またはＷ３で示されるような、トランジスタＴｒ１１のゲートの範囲Ｚ２２にポテンシャルのポケットＲ１や障壁Ｒ２が生じてしまう。この結果、トランジスタＴｒ１１の領域にある電荷の一部がフォトダイオードＰＤに戻ってしまい、残像やランダムノイズが発生されてしまうことがあった。尚、図５においては、各動作状態における図４で示されるフォトダイオードＰＤの領域Ｚ１に対応する範囲Ｚ２１、図４におけるトランジスタＴｒ１１のゲートの領域Ｔｒ１１に対応する範囲Ｚ２２、および図４における浮遊拡散領域Ｐ１に対応する範囲Ｚ２３のそれぞれの範囲に対応したポテンシャルが、図中の上下方向の高さにより表現されており、図中の斜線部が転送される電荷によるポテンシャルを示している。
すなわち、微細ＭＯＳトランジスタを作製するためには、製造工程における熱処理の低温化、短時間化により、導電型を決定する不純物（例えば、ボロンやリンなど）の拡散は単純な熱による拡散ではなく、過渡増束拡散現象（例えば、欠陥を介した拡散など）の影響が強くなり、結果として、範囲Ｚ２２の図中の右端部に当たる範囲に、ｐ型のウェル領域を決定するボロンが偏析することにより、波形Ｗ２，Ｗ３で示されるポテンシャル障壁Ｒ２が形成される。このような現象は、微細ＭＯＳトランジスタにおける逆短チャネル効果として知られている。
一方、範囲Ｚ２２の図中の左端部に当たる領域、すなわちフォトダイオードのｎ領域である領域Ｚ２からトランジスタＴｒ１１のゲートに接続する個所（範囲Ｚ２１，Ｚ２２が接続される部分）は、信号電荷の転送特性を決定する個所であり、フォトダイオードＰＤの表面ｐ領域の領域Ｚ１とｎ領域の領域Ｚ２との位置関係がきわめて重要である。特に微細ＭＯＳトランジスタを用いた場合、トランジスタＴｒ１１のゲートに印加する電圧を低くしなくてはならず、転送スイッチをオンにしたときのポテンシャルを十分に押し下げることができず、電荷の転送が困難になってしまう。場合によっては、電荷の転送を促すため、図４に示す通り、積極的にｎ型からなるバイパス領域として領域Ｚ３を設ける場合もある。
このようなバイパス領域Ｚ３の幅は、例えば、０乃至０．５μｍ程度であり、その幅が狭すぎると転送が困難となり、転送の幅が広すぎると波形Ｗ２乃至Ｗ４におけるようなポテンシャルポケットＲ１が生じてしまう。トランジスタＴｒ１１のゲートに印加する電圧が高い場合は、その電圧で転送を補うことができ、設計値をポテンシャルポケットＲ１ができないように設定することは可能である。しかしながら、微細ＭＯＳトランジスタを用いた場合、電圧により転送を補うことができないため、その幅の制御性は０．０５μｍ以下にもなり、微細ＭＯＳトランジスタのゲート長の制御性より厳しいものが要求される。結果として、ポテンシャルポケットＲ１が発生しやすくなる。
ところで、この残留電荷は、トランジスタＴｒ１１のゲート電圧のＨｉ＝高圧電源ＶHと、トランジスタＴｒ１１の閾値電圧＝Ｖｔｈと浮遊拡散領域Ｐ１の電圧＝ＶＰ１とを用いれば、残留電荷∝（ＶH−Ｖｔｈ−ＶＰ１）の関係がある。
この残留電荷の一部もしくは全部がフォトダイオードＰＤに戻ってしまうことにより残像が発生していた。また、動作条件によっては、暗時においても残留電荷が発生し、この電荷がフォトダイオードＰＤに戻ってしまうことにより、熱的に揺らぐことから、ランダムノイズとなってしまっていた。
尚、図４においては、領域Ｚ１は、フォトダイオードＰＤの表面ｐ領域であり、領域Ｚ２は、フォトダイオードＰＤのｎ領域であり、領域Ｚ３はバイパス領域であり、領域Ｔｒ１１は、トランジスタＴｒ１１のゲート下の領域であり、領域Ｔｒ１２は、トランジスタＴｒ１２のゲート下の領域であり、領域Ｐ１は、浮遊拡散領域Ｐ１であり、領域Ｌ１は、電力供給線Ｌ１の領域であり、領域Ｚ１１は、Ｐウェル領域である。
以上のような動作をポテンシャルの変化にしたがって説明すると以下のようになる。
すなわち、リセット信号出力部３８がリセット信号を発生し、浮遊拡散領域Ｐ１をリセットさせると、図５における波形Ｗ１で示されるようなポテンシャル分布となる。このとき、トランジスタＴｒ１１のゲートの領域Ｔｒ１１に対応する範囲Ｚ２２のポテンシャルは、高圧電源ＶHにより図中のＬｅｖ１となる。図５の波形Ｗ１においては、範囲Ｚ２２におけるポテンシャルＬｅｖ１が障壁となり、フォトダイオードＰＤで光電効果により発生する電荷は、フォトダイオードＰＤの領域Ｚ２に対応する範囲Ｚ２１に蓄積された状態となっている。また、図５の波形Ｗ１における図中の範囲Ｚ２３（浮遊拡散領域Ｐ１）の電荷は、リセットノイズにより蓄積されている電荷である。図５においては、斜線部が電荷のポテンシャルを示している。
次に、この状態で、３値出力ドライバ３９が高圧電源ＶHを出力することにより、転送スイッチであるトランジスタＴｒ１１がオンにされると、図５の波形Ｗ２で示されるように、範囲Ｚ２２のポテンシャルがＬｅｖ２となり低くなるので、フォトダイオードＰＤの光電効果により発生した、範囲Ｚ２１に蓄積された電荷が転送され、浮遊拡散領域Ｐ１である範囲Ｚ２３に電荷が流れ込む。このとき、転送される電荷の量によっては、トランジスタＴｒ１１のゲート下である範囲Ｚ２２のポテンシャルＬｅｖ２が、浮遊拡散領域Ｐ１の範囲Ｚ２３よりも低くなるため、範囲Ｚ２２にもポテンシャルも電荷によりポテンシャルＬｅｖ２’に上昇する。
例えば、電荷により上昇するポテンシャルを考慮して、ポテンシャルがＬｅｖ２’よりも上位のＬｅｖ３となるように低圧電源ＶLを設定し、トランジスタＴｒ１１のゲートを２値で制御する場合、トランジスタＴｒ１１のゲートに低圧電源ＶLが印加されると、図５の波形Ｗ３で示されるように、電荷の移動が停止されることにより、やはり、トランジスタＴｒ１１のゲートの領域Ｔｒ１１に対応する範囲Ｚ２２に残された残留電荷がフォトダイオードＰＤに戻されることになり、残像やランダムノイズが発生する。
そこで、トランジスタＴｒ１１のゲートに印加する電圧を高圧電源ＶHと低圧電源ＶLの中間電位からなる中圧電源ＶM（但し、中圧電源ＶMは、トランジスタＴｒ１１のゲートの閾値電圧Ｖｔｈよりも小さい）とすると、図５における波形Ｗ４で示されるように、トランジスタＴｒ１１のソース−ドレイン間をオンにしつつ、ポテンシャルＬｅｖ３よりも高いポテンシャルＬｅｖ４を維持することで（キャリアのフェルミレベルより高い状態を維持することで）、図中の右端部となる障壁Ｒ２がほぼ消滅した状態Ｒ３となる。このような状態を所定時間だけ継続することで、転送スイッチとなるトランジスタＴｒ１１のゲート下の残留電荷を低減させて、浮遊拡散領域Ｐ１に排出させることができる。
このように、フォトダイオードＰＤにより生成された電荷が、転送しきれずに残留する残留電荷を低減させることで、ノイズを抑制することを目的として、３値出力ドライバ３９は、高圧電源ＶHおよび低圧電源ＶLに加えて中圧電源ＶMを設定して、トランジスタＴｒ１１のゲート電圧を３値により制御している。
次に、高圧電源出力部３２より出力される高圧電源ＶH、中圧電源出力部３３により出力される中圧電源ＶM、および低圧電源出力部３４により出力される低圧電源ＶLの電源管理について説明する。
高圧電源出力部３２および低圧電源出力部３４は、上述したようにトランジスタＴｒ１１のゲートに印加するＨｉ信号およびＬｏｗ信号を供給する高圧電源ＶHおよび低圧電源ＶLとして機能するものであり、撮像素子２１の専用電源として設定されている。したがって、電源管理部３１は、撮像素子２１を備えた撮像部１１が起動するとき、スイッチ３５，３７をオンの状態に制御する。また、撮像部１１の使用が停止されている状態のとき、電源管理部３１は、スイッチ３５，３７をオフの状態に制御する。
中圧電源出力部３３は、上述したようにトランジスタＴｒ１１のゲートに印加する中間電位である中圧電源ＶMとして機能すると共に、信号処理部４２に代表される各種の補機装置に電力を供給する電源として機能している。したがって、電源管理部３１は、撮像素子２１を備えた撮像部１１が起動するときはもちろんのこと、その他に補機装置が動作するときスイッチ３６をオンの状態に制御する。また、撮像部１１および補機装置のいずれもの動作が停止されているとき、電源管理部３１は、スイッチ３６をオフの状態に制御する。
このように、高圧電源出力部３２および低圧電源出力部３４は、撮像部１１の撮像素子２１が動作しない状態では、オフの状態とすることがあるが、補機装置は、いずれかの装置が継続的に動作していることが多く、中圧電源出力部３３より供給される中圧電源ＶMのみが、起動していることが考えられる。中圧電源ＶMのみが起動している場合、ハードクリア信号発生部４０によりＬｏｗ信号のハードクリア信号が発生されている。このＬｏｗ信号のハードクリア信号に基づいて、３値出力ドライバ３９においては、インバータＩｎｖ１が、ハードクリア信号の反転信号としてＨｉ信号を発生し、このＨｉ信号からなる反転信号がトランジスタＴｒ３１のゲートに入力されることで、トランジスタＴｒ３１がオフの状態とされるので、トランジスタＴｒ３１によりトランジスタＴｒ２２のソースに対しての中圧電源ＶMの印加が遮断される。
結果として、上述したような処理により、トランジスタＴｒ２２のバックゲートに高圧電源ＶHが印加されない状態で、トランジスタＴｒ２２のソースに起動状態の中圧電源ＶMが印加されることがなくなるので、トランジスタＴｒ２２においては、ソースからバックゲートに対してリーク電流が発生しない。
ここで、図６のフローチャートを参照して、上述のようなリーク電流の発生を遮断する３値出力ドライバ３９におけるリーク電流遮断処理についてより詳細に説明する。
ステップＳ１において、ハードクリア信号発生部４０は、高圧電源出力部３２のスイッチ３５がオンにされることにより高圧電源ＶHの電力供給があるか否かを判定する。例えば、撮像部１１の動作が停止されており、低電力モードなどによりスイッチ３５が電源管理部３１によりオフにされて、高圧電源出力部３２からの高圧電源ＶHの電力供給がない場合、ステップＳ２において、ハードクリア信号発生部４０は、ハードクリアを示すＬｏｗ信号のハードクリア信号ＸＣＬＲを発生して、３値出力ドライバ３９のインバータＩｎｖ１に供給する。
一方、ステップＳ１において、例えば、撮像部１１による撮像が指示されておりスイッチ３５が電源管理部３１によりオンにされて、高圧電源出力部３２からの高圧電源ＶHの電力供給がある場合、ステップＳ３において、ハードクリア信号発生部４０は、ハードクリアではないＨｉ信号のハードクリア信号ＸＣＬＲを発生して、３値出力ドライバ３９のインバータＩｎｖ１に供給する。
ステップＳ４において、インバータＩｎｖ１は、ハードクリア信号発生部４０より供給されるハードクリア信号ＸＣＬＲを反転してトランジスタＴｒ３１のゲートに出力する。すなわち、インバータＩｎｖ１は、ハードクリア信号ＸＣＬＲがＬｏｗ信号であれば、Ｈｉ信号を出力し、逆に、ハードクリア信号ＸＣＬＲがＨｉ信号であれば、Ｌｏｗ信号を出力する。
ステップＳ５において、トランジスタＴｒ３１は、自らのゲートに対してインバータＩｎｖ１より供給される信号がＬｏｗ信号であるか否か、すなわち、ハードクリア信号発生部４０よりハードクリアを指示しないハードクリア信号ＸＣＬＲが供給されているか否かを判定する。例えば、インバータＩｎｖ１より供給される信号がＬｏｗ信号であり、ハードクリアが指示されておらず、高圧電源ＶHが電力供給されている場合、トランジスタＴｒ３１は、オンに制御され、ソースに供給される中圧電源出力部３３より供給される中圧電源ＶMをドレインより出力し、トランジスタＴｒ２２のソースに供給し、処理は、ステップＳ１に戻る。
一方、ステップＳ５において、例えば、自らのゲートに対してインバータＩｎｖ１より供給される信号がＨｉ信号であり、ハードクリアが指示され、高圧電源ＶHが電力供給されていない場合、トランジスタＴｒ３１は、オフに制御され、ソースに供給される中圧電源出力部３３より供給される中圧電源ＶMがドレインから、トランジスタＴｒ２２のソースに供給されず、処理は、ステップＳ１に戻る。
以上のように、トランジスタＴｒ２２の前段にトランジスタ（パワーゲートトランジスタ）Ｔｒ３１を設けるようにすることにより、例えば、撮像部１１の動作を停止させ、信号処理部４２のみを動作させるために、スイッチ３５，３７がオフにされて、高圧電源出力部３２より高圧電源ＶHの出力が停止された状態で、スイッチ３６がオンにされて、中圧電源出力部３３より中圧電源ＶMが出力されており、信号処理部４２に電力供給が継続されている場合、トランジスタＴｒ３１がオフに制御されることにより、トランジスタＴｒ２２のバックゲートに対して、高圧電源ＶH＝０が印加された状態で、ソースへの中圧電源ＶMが印加されないので、トランジスタＴｒ２２のソース−ゲート間のリーク電流が遮断される。また、リーク電流を考慮する必要がないので、リーク電流を防止するために中圧電源ＶMを使用するのみであるにもかかわらず、併せて高圧電源ＶHを起動させる必要がなくなるため、消費電力を低減させることが可能となる。さらに、必ずしも高圧電源ＶHを先に起動させてから、中圧電源ＶMを起動させる必要がなくなるので、起動シーケンスにバリエーションを持たせることが可能となる。
尚、以上においては、補機装置として信号制御部４２が挙げられているが、当然のことながら、中圧電源ＶMにより動作するものであれば、その他のものでもよい。
また、以上においては、３値により撮像素子２１の転送ゲートを制御する例について説明してきたが、さらに多くの電圧値からなる電源により、複数の電圧の状態で制御するようにしても良く、そのような場合、各中間電位となる電圧に対してトランジスタＴｒ３１と同様な構成を設けるようにすることで、同様の効果を得ることが可能となる。
本発明によれば、電圧の異なる複数の電源の消費電力を効率良く低減させ、起動シーケンスを自由に設定することが可能となる。
また、本明細書において、フローチャートを記述するステップは、記載された順序に沿って時系列的に行われる処理は、もちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理を含むものである。
従来の３値出力ドライバの構成例を示すブロック図である。 本発明を適用した撮像装置の構成例を示すブロック図である。 図２の３値出力ドライバの構成例を示すブロック図である。 図２の撮像素子の構成例を示す側面断面図である。 図４の側面断面図の領域毎のポテンシャル分布を示す図である。 リーク電流遮断処理を説明するフローチャートである。
符号の説明
１１ 撮像部， １２ 画像処理部， ３１ 電源管理部， ３２ 高圧電源出力部， ３３ 中圧電源出力部， ３４ 低電圧出力部， ３５乃至３７ スイッチ， ３８ リセット信号出力部， ３９ ３値出力ドライバ， ４０ ハードクリア信号発生部， ４１ ドライバ制御部， ４２ 信号処理部， ４３ 画像生成部， ４４ 表示部， ４５ 選択部， Ｔｒ１１乃至Ｔｒ１４ トランジスタ， Ｔｒ２１，Ｔｒ２２ Ｐ型トランジスタ， Ｔｒ２３ Ｎ型トランジスタ， Ｔｒ３１ Ｐ型トランジスタ， Ｉｎｖ１ インバータ

Claims (3)

  1. 補機装置に対して電力を供給する第１の電源、前記第１の電源よりも高電位の第２の電源、および前記第１の電源よりも低電圧の第３の電源のいずれかを、フォトダイオードを含むCMOSイメージセンサにおける転送ゲートに切り替えて出力する電源装置において、
    前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第２の電源を出力する第１のトランジスタと、
    前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第１の電源を出力する第２のトランジスタと、
    前記第３の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第３の電源を出力する第３のトランジスタと、
    前記第２のトランジスタの前段であって、前記第１の電源によりバックゲート電圧が印加され、前記第１の電源を前記第２のトランジスタのソースに出力する第４のトランジスタと
    を備え、
    前記第４のトランジスタは、前記第２の電源による供給が停止されるとき、前記第１の電源の前記第２のトランジスタのソースへの出力を停止する
    電源装置。
  2. 前記第２の電源による供給が停止されるとき、所定の信号を発生する信号発生部をさらに備え、
    前記第４のトランジスタは、前記所定の信号に基づいて、前記第２の電源による供給が停止されるとき、前記第１の電源の前記第２のトランジスタのソースへの出力を停止する
    請求項１に記載の電源装置。
  3. 補機装置に対して電力を供給する第１の電源、前記第１の電源よりも高電位の第２の電源、および前記第１の電源よりも低電圧の第３の電源のいずれかを、フォトダイオードを含むCMOSイメージセンサにおける転送ゲートに切り替えて出力し、
    前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第２の電源を出力する第１のトランジスタと、
    前記第２の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第１の電源を出力する第２のトランジスタと、
    前記第３の電源によりバックゲート電圧が印加され、前記転送ゲートに前記第３の電源を出力する第３のトランジスタと、
    前記第２のトランジスタの前段であって、前記第１の電源によりバックゲート電圧が印加され、前記第１の電源を前記第２のトランジスタのソースに出力する第４のトランジスタと
    を備える電源装置の動作方法において、
    前記第４のトランジスタは、前記第２の電源による供給が停止されるとき、前記第１の電源の前記第２のトランジスタのソースへの出力を停止する
    電源装置の動作方法。
JP2007132095A 2007-05-17 2007-05-17 電源装置および電源装置の動作方法 Expired - Fee Related JP4967801B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007132095A JP4967801B2 (ja) 2007-05-17 2007-05-17 電源装置および電源装置の動作方法
US12/082,874 US8716895B2 (en) 2007-05-17 2008-04-15 Power supply device, operation method of power supply device, electronic apparatus, and operation method of electronic apparatus
TW97114526A TWI388196B (zh) 2007-05-17 2008-04-21 電源供應器件、電源供應器件之操作方法、電子裝置、以及電子裝置之操作方法
KR1020080045527A KR101413340B1 (ko) 2007-05-17 2008-05-16 전원 장치, 전원 장치의 동작 방법, 전자 장치, 및 전자 장치의 동작 방법
CN2008100971556A CN101309344B (zh) 2007-05-17 2008-05-19 电源设备及其操作方法、电子装置及其操作方法
CN2012100854135A CN102629992A (zh) 2007-05-17 2008-05-19 电源设备及其操作方法、电子装置及其操作方法
US14/243,531 US9112355B2 (en) 2007-05-17 2014-04-02 Power supply device, operation method of power supply device, electronic apparatus, and operation method of electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007132095A JP4967801B2 (ja) 2007-05-17 2007-05-17 電源装置および電源装置の動作方法

Publications (2)

Publication Number Publication Date
JP2008288902A JP2008288902A (ja) 2008-11-27
JP4967801B2 true JP4967801B2 (ja) 2012-07-04

Family

ID=40026798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007132095A Expired - Fee Related JP4967801B2 (ja) 2007-05-17 2007-05-17 電源装置および電源装置の動作方法

Country Status (5)

Country Link
US (2) US8716895B2 (ja)
JP (1) JP4967801B2 (ja)
KR (1) KR101413340B1 (ja)
CN (2) CN102629992A (ja)
TW (1) TWI388196B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967801B2 (ja) * 2007-05-17 2012-07-04 ソニー株式会社 電源装置および電源装置の動作方法
US9270912B2 (en) 2008-12-08 2016-02-23 Sony Corporation Pixel circuit, solid-state image pickup device, and camera system
JP5422985B2 (ja) * 2008-12-08 2014-02-19 ソニー株式会社 画素回路、固体撮像素子、およびカメラシステム
KR101105154B1 (ko) * 2010-06-17 2012-01-17 주식회사 실리콘웍스 출력 드라이버의 출력 전압 안정화 회로
US9143090B2 (en) 2009-11-23 2015-09-22 Silicon Works Co., Ltd. Output voltage stabilization circuit of display device driving circuit
JP5598126B2 (ja) * 2010-07-09 2014-10-01 ソニー株式会社 固体撮像素子およびカメラシステム
JP2012065032A (ja) * 2010-09-14 2012-03-29 Sony Corp パワーゲート回路、固体撮像素子、およびカメラシステム
JP2015220632A (ja) * 2014-05-19 2015-12-07 ソニー株式会社 半導体装置及びｍｏｓトランジスタの制御方法
US10310572B2 (en) 2016-06-10 2019-06-04 Microsoft Technology Licensing, Llc Voltage based thermal control of processing device
US10248186B2 (en) 2016-06-10 2019-04-02 Microsoft Technology Licensing, Llc Processor device voltage characterization
US10209726B2 (en) 2016-06-10 2019-02-19 Microsoft Technology Licensing, Llc Secure input voltage adjustment in processing devices
US10338670B2 (en) 2016-06-10 2019-07-02 Microsoft Technology Licensing, Llc Input voltage reduction for processing devices
KR20180077969A (ko) 2016-12-29 2018-07-09 삼성전자주식회사 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
JP6969224B2 (ja) * 2017-08-24 2021-11-24 株式会社リコー 固体撮像素子及び撮像装置
CN108398243B (zh) * 2018-02-28 2021-01-26 京东方科技集团股份有限公司 显示面板及其检测方法、显示装置
EP3900780B1 (en) 2020-04-21 2023-02-22 Greatbatch Ltd. Aimd rf switch to connect an icd defibrillator electrode conductor either to a filter capacitor or to an rf source configured to detect a defective implanted lead
CN114302078B (zh) * 2021-12-28 2023-04-07 锐芯微电子股份有限公司 像素结构控制方法及设备、计算机可读存储介质

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020394A (ja) * 1983-07-14 1985-02-01 Ricoh Co Ltd 電源切換回路
US5055705A (en) * 1990-02-15 1991-10-08 National Semiconductor Corp. Selecting one of a plurality of voltages without overlap
JP2839819B2 (ja) * 1993-05-28 1998-12-16 株式会社東芝 不揮発性半導体記憶装置
JP2920043B2 (ja) * 1993-06-01 1999-07-19 モトローラ株式会社 相補形ｆｅｔを用いたドライバ装置
JP3085130B2 (ja) * 1995-03-22 2000-09-04 日本電気株式会社 ドライバ回路
JP3180662B2 (ja) * 1996-03-29 2001-06-25 日本電気株式会社 電源切り替え回路
JP2795314B2 (ja) * 1996-05-13 1998-09-10 日本電気株式会社 半導体装置
JP3915161B2 (ja) * 1997-03-04 2007-05-16 ソニー株式会社 ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子
JP2001051730A (ja) * 1999-08-05 2001-02-23 Fujitsu Ltd スイッチ回路及びシリーズレギュレータ
JP3667214B2 (ja) 2000-08-25 2005-07-06 キヤノン株式会社 固体撮像装置およびその駆動方法
US7698573B2 (en) * 2002-04-02 2010-04-13 Sharp Corporation Power source apparatus for display and image display apparatus
JP4300058B2 (ja) * 2003-05-15 2009-07-22 パナソニック株式会社 電圧発生装置、電荷転送装置、固体撮像素子、固体撮像システムおよび電圧発生方法
JP2006019927A (ja) * 2004-06-30 2006-01-19 Fujitsu Ltd ｋＴＣ雑音を低減したＣＭＯＳイメージセンサ、同イメージセンサの用いるリセットトランジスタ制御回路、および同制御回路に用いる電圧切替回路
JP2006180281A (ja) * 2004-12-22 2006-07-06 Fuji Film Microdevices Co Ltd 駆動回路及び固体撮像素子の駆動方法
JP2007097127A (ja) * 2005-08-30 2007-04-12 Konica Minolta Holdings Inc 固体撮像装置
JP4797558B2 (ja) * 2005-10-17 2011-10-19 ソニー株式会社 固体撮像素子とその駆動方法、及びカメラモジュール
JP4967801B2 (ja) * 2007-05-17 2012-07-04 ソニー株式会社 電源装置および電源装置の動作方法

Also Published As

Publication number Publication date
TWI388196B (zh) 2013-03-01
US9112355B2 (en) 2015-08-18
TW200849969A (en) 2008-12-16
US8716895B2 (en) 2014-05-06
CN101309344A (zh) 2008-11-19
KR101413340B1 (ko) 2014-06-27
US20140210274A1 (en) 2014-07-31
CN101309344B (zh) 2012-05-30
US20080284250A1 (en) 2008-11-20
JP2008288902A (ja) 2008-11-27
KR20080101772A (ko) 2008-11-21
CN102629992A (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
JP4967801B2 (ja) 電源装置および電源装置の動作方法
JP4905501B2 (ja) 固体撮像装置の駆動方法
US8427567B2 (en) Image sensing apparatus and image capturing system
US7952627B2 (en) Solid-state image capturing apparatus and electric information device
JP2009128601A (ja) 表示装置および集積回路
JP4355747B2 (ja) 光電変換装置及び光電変換システム並びにその駆動方法
JP2012010008A (ja) 撮像素子及び撮像装置
KR101461152B1 (ko) 고체촬영소자 및 카메라 시스템
JP5856799B2 (ja) ラッチ回路および表示装置
JP4631743B2 (ja) 半導体装置
JP2006042120A (ja) 増幅型固体撮像装置
WO2006090492A1 (ja) 固体撮像装置およびその駆動方法
JP2017017233A (ja) 撮像装置、撮像装置の駆動方法および撮像システム
KR100544224B1 (ko) 고체촬상소자 및 전자정보장치
JP2006148512A (ja) 固体撮像装置及び同固体撮像装置を用いたカメラ
JP2007124372A (ja) 固体撮像装置、その駆動方法及び撮像システム
JP2009059847A (ja) 撮像装置
JP2003174596A (ja) 固体撮像装置用出力回路
JP2003298957A (ja) 昇圧回路及びこれを用いた撮像装置
JP2002247456A (ja) 走査回路とそれを用いた撮像装置
JP4734847B2 (ja) 固体撮像装置
JP4269957B2 (ja) 直流レベル変換回路および直流レベル変換回路を制御する方法
JP2006129127A (ja) 電圧供給回路及びそれを用いた固体撮像装置
JP2005072795A (ja) 固体撮像装置およびカメラ
JP2008211807A (ja) レベルシフト回路およびこれを用いた固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees