JP4734847B2

JP4734847B2 - 固体撮像装置

Info

Publication number: JP4734847B2
Application number: JP2004137285A
Authority: JP
Inventors: 正明滝沢
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-05-06
Filing date: 2004-05-06
Publication date: 2011-07-27
Anticipated expiration: 2024-05-06
Also published as: JP2005322672A

Description

本発明は、入射光の光電変換によって生成された信号電荷を電荷検出ノードに送り、この電荷検出ノードの電位を増幅回路によって検出して撮像信号を取り出す増幅型の固体撮像装置に関し、各種の撮像型半導体デバイス、カメラモジュール、及びカメラ等に用いられる固体撮像装置に関する。

一般にＣＭＯＳイメージセンサと呼ばれる増幅型の固体撮像装置は、半導体基板上に複数の画素によって構成される画素アレイ部を設け、各画素毎にフォトダイオード等の受光部と各種ＭＯＳトランジスタによる読み出し回路とを設けて構成され、各受光部の光電変換によって生成された信号電荷をフローティングデフュージョン（ＦＤ）部と呼ばれる電荷検出ノードに転送し、この電荷検出ノードの電位をＭＯＳトランジスタによって増幅するものであり、各画素内に増幅機能を持たせた点が特徴となっている。
このようなＣＭＯＳイメージセンサは、ＣＣＤイメージセンサに比べて、画素数の増減が容易であり、画像サイズの縮小、拡大や動画と静止画の切り替えに適していることから、低消費電力であることと相侯って、さらなる開発や応用の進展が期待されつつある。

図３は、従来の増幅型ＣＭＯＳイメージセンサの構成を概略的に示すブロック図である（例えば特許文献１参照）。なお、図示のイメージセンサは、例えば３３万画素規模の仕様を有する例である。
図３において、半導体基板上に形成される撮像領域１には、１画素／１ユニットの単位セル１Ａが二次元の行列状に配置されている。各単位セル１Ａは、例えば４個のトランジスタＴａ、Ｔｂ、Ｔｃ、Ｔｄと、１個のフォトダイオードＰＤから構成される。すなわち、各単位セル１Ａは、アノード側に接地電位が与えられるフォトダイオードＰＤと、このフォトダイオードＰＤの信号電荷を読み出す転送トランジスタ（シャッタゲートトランジスタ）Ｔｄと、この転送トランジスタＴｄによって読み出された信号電荷によるゲート電位（電荷検出ノードＤＮ）の電位変動を検出する増幅トランジスタＴｂと、この増幅トランジスタＴｂからの信号出力を画素行単位で選択する垂直選択トランジスタ（行選択トランジスタ）Ｔａと、電荷検出ノードＤＮをリセットするリセットトランジスタＴｃとを具備する。
そして、フォトダイオードＰＤのカソードには転送トランジスタＴｄの信号入力端（ソース）が接続され、転送トランジスタＴｄの信号出力端（ドレイン）には増幅トランジスタＴｂのゲート（電荷検出ノードＤＮ）が接続されている。また、増幅トランジスタＴｂの電源供給端（ドレイン）には、垂直選択トランジスタＴａの電源出力端（ソース）が接続され、増幅トランジスタＴｂのゲート（電荷検出ノード）にはリセットトランジスタＴｃの基準電位供給端（ソース）が接続されている。

また、各画素行に対応して、同一行の単位セル１Ａの各転送トランジスタＴｄのゲートには、読み取り線４が共通に接続され、同一行の単位セル１Ａの各垂直選択トランジスタＴａのゲートには、垂直選択線６が共通に接続され、同一行の単位セル１Ａの各リセットトランジスタＴｃのゲートにはリセット線７が共通に接続されている。
また、各画素列に対応して、同一列の単位セル１Ａの各増幅トランジスタＴｂの信号出力端（ソース）には垂直信号線ＶＬＩＮが共通に接続され、同一列の単位セル１Ａの各リセットトランジスタＴｃの基準電位入力端（ドレイン）および各垂直選択トランジスタＴａの電源入力端（ドレイン）には電源線９が共通に接続されている。

さらに、撮像領域１の外部（図中の下方側）には、各画素行毎に複数の負荷トランジスタＴＬが水平方向に並列に設けられ、各負荷トランジスタＴＬのゲートは垂直信号線ＶＬＩＮの一方の端部と接地ノードとの接続点に接続され、ゲートにバイアス電圧ＶＶＬが供給されている。
また、撮像領域１の他方の外部（図中の上方側）には、例えば２個のトランジスタＴＳＨ、ＴＣＬＰと２個のコンデンサＣｃ、Ｃｔから構成されたノイズキャンセラ回路１２が水平方向に複数個配置されている。そして、各ノイズキャンセラ回路１２を介して各垂直信号線ＶＬＩＮの他方の端部に接続された複数の水平選択トランジスタＴＨが水平方向に配置されている。
さらに、各水平選択トランジスタＴＨの出力端には共通に水平信号線ＨＬＩＮが接続されており、この水平信号線ＨＬＩＮには水平リセットトランジスタ（図示せず）および出力増幅回路ＡＭＰが接続されている。
また、各水平選択トランジスタＴＨのゲートには、撮像領域１における水平方向のシフト動作を制御する水平シフトレジスタ３が接続されており、各水平選択トランジスタＴＨに水平同期クロックφＨｎが入力される。

さらに、撮像領域１の外部には、タイミング発生回路１０、垂直シフトレジスタ２、パルスセレクタ２ａ、バイアス発生回路１１が設けられている。
タイミング発生回路１０は、このイメージセンサの各部に各種のタイミング信号を送出する。垂直シフトレジスタ２は、撮像領域１における垂直方向のシフト動作を制御するものであり、パルスセレクタ２ａは、この垂直シフトレジスタ２からの制御に基づいて、画素回路に上述した各種パルス信号を出力する。また、バイアス発生回路１１は、各トランジスタ等にバイアス電圧ＶＶＣ、ＶＶＬを供給するものである。
特開２００１−１８９８９３号公報

ところで、上述のような固体撮像装置において、撮像信号のＳ／Ｎ比を改善するためには、フォトダイオードから増幅トランジスタに読み出す信号量を増大することが必要である。そして、増幅トランジスタに読み出せる信号量を増大するためには、フォトダイオード及び電荷検出ノードで蓄積できる電荷量で決まる。
図４は、転送トランジスタの動作に基づくフォトダイオードから電荷検出ノードまでの信号電荷の転送動作を示す説明図である。なお、図中の転送ゲートＴＧは転送トランジスタＴｄのゲートを示しており、フォトダイオードＰＤで蓄積した電荷を検出ノード（ＤＮ）に転送する。
図示のように、転送ゲートへのパルス印加によって、半導体基板内でのポテンシャルが図４（ａ）の状態から図４（ｂ）の状態に変化し、フォトダイオードの信号電荷が検出ノードに転送される。
従って信号量を大きくするためには、フォトダイオードと電荷検出ノードのポテンシャルを深くするとともに、フォトダイオードから電荷検出ノードまでの間の電位差を大きくすることにより、電荷量を増加させることができる。
しかしこの場合、図４（ｃ）、（ｄ）に示すように、フォトダイオード及び電荷検出ノードに蓄積できる電荷量を増加することと、フォトダイオードから電荷検出ノードまでの間の電荷転送とを十分に行うためには、転送ゲートと電荷検出ノードの間の電界を高くする必要があるので、この部分の酸化膜の絶縁性劣化が不良の原因となる問題が生じる。
そこで本発明は、絶縁膜に負担をかけることなく、画素の蓄積電荷量を増大でき、Ｓ／Ｎ等の出力信号特性を向上することが可能な固体撮像装置を提供することを目的とする。

上述の目的を達成するため、本発明の固体撮像装置は、入射光量に応じて信号電荷を生成する受光部と、前記受光部にて生成された信号電荷が蓄積される電荷検出ノードと、前記受光部及び前記電荷検出ノードに少なくとも第１電圧と第２電圧を含む２値の電圧を選択的に供給する電源手段とを有し、前記電源手段が、最終的に得ようとする画像を取り込む蓄積期間及びその前後の一定時間のみに前記第１電圧より大きい前記第２電圧を供給し、それ以外のモニタリング期間に前記第１電圧を供給することを特徴とする。

本発明の固体撮像装置によれば、受光部及び電荷検出ノードに印加する電圧に複数の電圧値を用意し、これらを選択的に供給することで、絶縁膜に対して大電圧の供給時間を抑制することができ、読み出し電荷量の増大を図りつつ、絶縁膜に対する負荷の軽減を図ることができる効果がある。

本発明の実施の形態では、受光部と電荷検出ノードとの間の電位差を、少なくとも２段階の電源電圧によって選択できるようにした。すなわち、上述した転送ゲートと電荷検出ノードの間における絶縁性劣化は、磨耗モードであるので、ある一定の累積時間以上の高電界が印加されると、故障に至る。一方、静止画を撮影するためのカメラでは、固体撮像装置が動作している時間の大半は、得ようとする画像をモニタする時間であり、最終的に得る画像を取り込むための動作時間は極めて短い。
従って、最終的に得ようとする画像を取り込む蓄積期間と、その直前、直後の一定時間のみ、フォトダイオードから電荷検出ノードに至る間の電位差を比較的大きくし、それ以外のモニタリングの期間は、電位差を小さくするようにすれば、撮像画像のＳ／Ｎ比を高くしながら、絶縁膜劣化を抑制でき、所望の撮像素子の寿命を得ることが可能となる。

なお、本発明で言う固体撮像装置とは、イメージセンサ等の形態で構成される半導体デバイス、この半導体デバイスを組み込んだカメラモジュール、ならびに他のカメラ構成要素との組み合わせによって構成されるカメラをも含む広義の意味を有するものとする。

図１は、本発明の実施例１による増幅型ＣＭＯＳイメージセンサの構成を概略的に示すブロック図である。なお、本実施例のイメージセンサは、図３に示す従来の構成と多くの共通部分を有することから、以下の実施例の説明では、従来例との相違点を中心に説明し、共通の構成については、同一符号を付して重複する説明は省略する。
まず、図１に示す実施例の構成と図３に示す従来例の構成との主な相違点は以下のとおりである。
（１）本実施例では、図３に示す構成に加えて新たにＶｄｄ電源回路（電源手段）１３が付加されており、その出力は単位セル１Ａの各リセットトランジスタＴｃの基準電位接続端（ドレイン）および各垂直選択トランジスタＴａの電源入力端（ドレイン）に共通に接続された電源線（Ｖｄｄ）９に接続されている。
（２）Ｖｄｄ電源回路１３には、パルス信号ΦADが入力される入力端子を有する。このパルス信号ΦADは、オートフォーカスシャッタのトリガ信号である。Ｖｄｄ電源回路１３はパルス信号ΦADが入力されると、出力電圧を第１電圧Ｖｄｄ１から第２電圧Ｖｄｄ２（＞Ｖｄｄ１）に変化させる。

（３）Ｖｄｄ電源回路１３とタイミング発生回路（タイミング制御手段）１０を接続する配線が付加されている。この配線は、タイミング回路１０の出力信号ΦVDをＶｄｄ電源回路１３の入力端子に伝達するためのものである。タイミング回路１０の出力信号ΦVDは露光期間の終了時または、それから一定時間経過した時を示す信号である。この信号を受けると、Ｖｄｄ電源回路１３は出力電圧をＶｄｄ２からＶｄｄ１に変化させる。
このように本実施例では、電源電圧をＶｄｄ２からＶｄｄ１に変化させることで、フォトダイオードと電荷検出ノードのポテンシャルを変化させて信号量を部分的に増大させることを特徴としている。

次に本実施例の動作について説明する。
図２はＶｄｄ電源回路の出力波形を示すタイミングチャートである。
まず撮像を開始する前のモニタリング期間は、Ｖｄｄ電源回路１３の出力はＶｄｄ１である。実際に用いる電圧としては、２．５Ｖ±０．２Ｖ、２．７Ｖ±０．２Ｖ、３．３Ｖ±０．３Ｖなどが考えられる。
この時、フォトダイオードおよび検出ノードに蓄積できる電荷量は標準的な量（8000〜10000e-）であり、得られる画質（ここではダイナミックレンジ）も標準的なものである。すなわち、モニタリング時は、サイズの小さい液晶表示デバイスで画像をモニタリングするだけであるので、フォトダイオードおよび検出ノードに蓄積できる標準的な電荷量あるいはそれ以下でも、十分な役割を果たすことができる。
次に、被写体を撮像するためにシャッタを押すと、まずＡＦ（オートフォーカス）用シャッタのトリガが出力され、引き続いて撮像用シャッタのトリガが出力される。

そして、オートフォーカス用シャッタのトリガが、パルス信号ΦADとしてＶｄｄ電源回路１３に入力されると、電源電圧ＶｄｄはＶｄｄ１からＶｄｄ２に上昇する。ここで、Ｖｄｄ２の例としては、３．３Ｖ±０．３Ｖ（Ｖｄｄ１が２．７Ｖ±０．２Ｖの時)、あるいは、５．０Ｖ±０．５Ｖ(Ｖｄｄ１が３．３Ｖ±０．３Ｖの時)などがある。これらのＶｄｄの上昇により、フォトダイオードおよび検出ノードに蓄積できる電荷量は１０〜２０％上昇し、ダイナミックレンジの広域化を実現できる。
また、オートフォーカス用シャッタに引き続き撮影シャッタのトリガが出力されると、画素信号のリセットレベルと信号レベルの読み取りを行い、画像信号を後段の信号処理回路に送り出す。
以上の所定撮像動作が終了する時間が経過したら、タイミング発生回路１０の出力信号ΦVDからＶｄｄ電源回路１３に信号が送られ、それによってＶｄｄ電源回路１３の出力電圧がＶｄｄ２からＶｄｄ１に下降する。

このように、電源電圧ＶｄｄがＶｄｄ１になるとモニタリング期間となって、次に撮影する画像の表示を行うなお、実際に撮像を取り込む時間は１回当たり１／３０秒程度であるのに対し、通常は数十秒程度である。また、モニタリング期間は使用する個人により差がある。
以上のような本実施例では、電源電圧を部分的に切り替えて露光を行うことにより、従来技術と比較して、磨耗故障による製品の寿命を３桁程度長くすることが可能となる。また個人の使用方法に依存する製品寿命のばらつきを小さくすることが可能となる。
なお、上述した実施例では、リセットトランジスタＴｃと垂直選択トランジスタＴａに供給する電源電圧をモニタリング期間と露光期間に合わせて２値の電圧Ｖｄｄ１、Ｖｄｄ２に切り替える例を説明したが、本発明はこれに限定されず、種々の形態が可能である。
例えば、画素回路の形態としては、種々の方式が採用されており、その構成に合わせて電源線の配置を選択するものとする。また、電源電圧の切り替え方法についても、具体的には種々の形態が可能であり、切り替えタイミングについても、例えば、動画撮影期間の少なくとも一部に第１電圧を供給し、静止画撮影期間の少なくとも一部に第２電圧を供給するという構成によって、十分な効果を得ることができるものである。

本発明の実施例１による増幅型ＣＭＯＳイメージセンサの構成を概略的に示すブロック図である。図１に示す実施例１の電源電圧切り替え動作を示すタイミングチャートである。従来例による増幅型ＣＭＯＳイメージセンサの構成を概略的に示すブロック図である。図３に示すイメージセンサのフォトダイオードから電荷検出ノードへの電荷転送動作を示す断面図である。

符号の説明

１……撮像領域、１Ａ……単位セル、１０……タイミング発生回路、１３……Ｖｄｄ電源回路、ＰＤ……フォトダイオード、Ｔａ……垂直選択トランジスタ、Ｔｂ……増幅トランジスタ、Ｔｃ……リセットトランジスタ、Ｔｄ……転送トランジスタ。

Claims

入射光量に応じて信号電荷を生成する受光部と、
前記受光部にて生成された信号電荷が蓄積される電荷検出ノードと、
前記受光部及び前記電荷検出ノードに少なくとも第１電圧と第２電圧を含む２値の電圧を選択的に供給する電源手段とを有し、
前記電源手段が、最終的に得ようとする画像を取り込む蓄積期間及びその前後の一定時間のみに前記第１電圧より大きい前記第２電圧を供給し、それ以外のモニタリング期間に前記第１電圧を供給する
固体撮像装置。
前記電源手段による供給電圧を第１電圧または第２電圧に切り替えるタイミング制御手段を有する
請求項１記載の固体撮像装置。
前記受光部にて生成された信号電荷を前記電荷検出ノードに転送する転送トランジスタと、前記電荷検出ノードの電位変動に対応した画素信号を出力する増幅トランジスタとを有する
請求項１記載の固体撮像装置。