JP2009038505A - 固体撮像素子、固体撮像装置、カメラおよび駆動方法 - Google Patents

Abstract

【課題】画素混合数の異なるモードに対応して基板電圧を制御可能な固体撮像素子等を提供する。
【解決手段】本発明の半導体素子は、半導体基板上に形成され、複数の光電変換素子で発生した過剰電荷を排出するオーバーフロードレイン構造を採り、光電変換素子に蓄積された信号電荷を読み出しゲート電極を介して垂直転送部に読み出す固体撮像素子であって、前記オーバーフロードレイン構造でのオーバーフローバリアの高さを規定する基板電圧を半導体基板に印加する第１電圧発生回路と、前記読み出しゲート電極に印加される読み出しパルスの発生タイミングで前記基板電圧に重畳されるパルスの波高を示す第１の電圧および第２の電圧を選択的に発生する第２電圧発生回路とを備える。
【選択図】図１

Description

本発明は、マトリクス状に配列された複数の光電変換部に蓄積された信号電荷を読み出して、二次元の画像信号を得るように構成された固体撮像素子、固体撮像装置、カメラおよびその駆動方法に関する。

固体撮像装置は、ビデオカメラやデジタルカメラの撮像部、あるいはファックスやイメージスキャナの画像認識部を構成し、撮像素子としてはＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型イメージセンサが広く用いられている。

図２６は、特許文献１等に開示された従来技術における固体撮像装置の構成を示すブロック図である。この固体撮像装置２７５は、複数の光電変換素子２０１で発生した過剰電荷を排出するオーバーフロードレイン構造を有する。オーバーフロードレイン構造は、標準電圧発生回路２０９から半導体基板２０７に印加される基板電圧Ｖｓｕｂによって、光電変換素子２０１と半導体基板２０７裏面側との間にオーバーフローバリアを形成する構造となっている。基板電圧Ｖｓｕｂの値に応じてオーバーフローバリアの高さを調整できるため、全ての光電変換素子の全ての信号電荷を排出する電子シャッタや、ブルーミングの抑制にも利用される。

ここで、図２７を用いて従来技術におけるブルーミング抑制をする方法について説明する。

図２７に示す移送ゲート領域２４を破線で示す電位にして信号電荷を移送する期間中においては、フォトダイオード１で発生した電荷は、蓄積された電荷による電位２５ｂが、ｐウェル領域１７の電位２６ａよりも低くなる電荷量に達するまで、垂直ＣＣＤチャンネル２ａ、移送ゲート領域２４、フォトダイオード１に蓄積される。

ところが、垂直ＣＣＤチャンネル２ａ内の隣接した領域とのバリヤーの電位が電位２６ａよりも高いと、過剰電荷がｎ型基板２７５に溢れ始める前に、垂直ＣＣＤチャンネル２ａ内の隣接した領域に電荷が溢れ出す。即ち、フォトダイオード１から信号電荷を移送する期間中は、事実上ブルーミング抑制作用が機能しなくなる。

このように電荷移送期間中もブルーミング抑制作用を機能させるために、特許文献２には、フォトダイオードへの電荷蓄積期間と電荷移送期間とにｎ型基板２７５へ異なる基板電圧Ｖｓｕｂを与える構成が記載されている。電荷位相期間は光電変換素子から垂直ＣＣＤに信号電荷を読み出す期間である。

すなわち、特許文献２には、信号電荷蓄積期間の殆どはｐウェル領域１７を従来と同じ低レベルの電位２６ａの状態とし、電荷移送期間中に、高レベルの電位２６ｂの状態とする。

それにより、電荷移送期間には、過剰電荷を排出する電位２６ｂよりも浅い（低い）電荷は、フォトダイオード１に蓄積されずにｎ型基板２７５に排出され、ブルーミング抑制作用が機能させ、垂直ＣＣＤ２の隣接領域とのバリヤーの電位は、電位２６ｂより低くさせる技術を開示している。

また、特許文献３には、フィールド蓄積時とフレーム蓄積時の異なる電荷蓄積モードに対して基板電圧を切替手段ＳＷにより切替える回路を記載している。
特開平７−２８４０２６号公報 特開昭６１−２６３７５号公報 特開平５−２１１３２０号公報

例えばデジタルカメラ用途の高画素数ＣＣＤには、全画素の蓄積電荷を個別に検出して画像データを作成する全画素モード（例えば静止画モード）と、ラインを間引きつつ情報加算することで情報量を減らしフレームレートを高めて動画データを得ることを目的とした高フレームレートモード（例えばモニタモード、動画モード）、さらに画素混合によって感度を高めた高感度の静止画および動画の画像データを得る高感度モードがある。

高フレームレートモード及び高感度モードでは、同一の垂直ＣＣＤに読み出される同一色画素の信号電荷を、所定個数分加算混合して（以降画素混合と呼ぶ）電荷検出部に転送することにより、垂直方向の所定間隔毎に一本のラインの画像信号を得るように駆動する。

画素混合では、複数画素の電荷を混合するため、加算された電荷量が大きくなるので、垂直ＣＣＤあるいは水平ＣＣＤにおける転送能力を超えないように、転送すべき電荷量を制限する必要がある。

そのため、画素混合を使用する駆動モードの場合は画素混合する画素数に応じて基板電圧Ｖｓｕｂを高くして、フォトダイオードに蓄積される電荷を制限し、加算された電荷量が転送に支障を生じない範囲になるように制御する必要がある。近年の微細化／小型化に伴い光電変換素子の飽和信号電荷量、垂直ＣＣＤおよび水平ＣＣＤの転送容量も小さくなり、基板電圧による電荷量の制御は、困難になりつつあり、高精度化が求められている。なお、フォトダイオードの混合数に比例して固体撮像素子毎の製造ばらつきによる影響が増加するため、特に高精度化が重要である。

また、従来技術に開示された固体撮像装置では、画素混合のＶｓｕｂ設定では高精度に設定することが出来ず、デジタルカメラにおける静止画モード／モニタモード／高感度モードといったモード切替が発生するための高速に切替出来ず、すなわち、デジタルカメラの応答特性が劣化する。

前記課題に鑑み、本発明は、画素混合数の異なるモードに対応して基板電圧を制御可能な固体撮像素子、固体撮像装置、カメラおよび固体撮像装置の駆動方法を提供することを目的とする。

また、固体撮像素子個別の製造ばらつきを吸収して、基板電圧を精度良く制御し、高速な基板電圧の切替を可能とする固体撮像素子、固体撮像装置、カメラおよび固体撮像装置の駆動方法を提供することを目的とする。

上記課題を解決する固体撮像素子は、半導体基板上に形成され、複数の光電変換素子で発生した過剰電荷を排出するオーバーフロードレイン構造を採り、光電変換素子に蓄積された信号電荷を読み出しゲート電極を介して垂直転送部に読み出す固体撮像素子であって、前記オーバーフロードレイン構造でのオーバーフローバリアの高さを規定する基板電圧を半導体基板に印加する第１電圧発生回路と、前記読み出しゲート電極に印加される読み出しパルスの発生タイミングで前記基板電圧に重畳されるパルスの波高を示す第１の電圧および第２の電圧を選択的に発生する第２電圧発生回路とを備える。

この構成によれば、光電変換素子に蓄積された信号電荷を読み出しゲート電極を介して垂直転送部に読み出すときに、第１の電圧または第２の電圧のパルスを基板電圧に重畳する。光電変換素子の飽和信号電荷量は、第１の電圧および第２の電圧のそれぞれに対応して調整されるので、読み出し時のブルーミングを抑制するだけでなく、異なる撮像モードに対応して基板電圧を制御することができる。

ここで、前記第２電圧発生回路は、前記垂直転送部においてＮ個の光電変換素子の信号電荷を混合する第１混合モードにおいて、前記第１の電圧を発生し、前記Ｎ個よりも多いＭ個の光電変換素子の信号電荷を混合する第２混合モードにおいて前記第１の電圧よりも前記高い第２の電圧を発生するようにしてもよい。

この構成によれば、第１混合モードと第２混合モードのそれぞれにおいて、混合された電荷量が垂直転送部および水平転送部でオーバーフローしない範囲になるように、フォトダイオードに蓄積される飽和信号電荷量を精度良く制限することができる。

ここで、前記第２電圧発生回路は、直列接続された複数の抵抗素子を含み、電圧分割により前記第１の電圧および第２の電圧を出力する抵抗回路と、前記第１の電圧または前記第２の電圧を示すスイッチ信号が入力される入力端子を含み、前記スイッチ信号に応じて前記抵抗回路の出力を前記第１の電圧とするか第２の電圧とするかを切り換えるスイッチ回路とを備えるようにしてもよい。

この構成によれば、第２電圧発生回路を簡単な回路により構成することができ、前記スイッチ信号に応じて切り換えることができる。

ここで、前記スイッチ信号は、第１混合モードまたは第２混合モードへの切り替え直前のフィールド期間またはフレーム期間における読み出しパルスの発生タイミングの直後に切り替えられるようにしてもよい。

この構成によれば、スイッチ信号の切り替えが第１混合モードまたは第２混合モードへの切り替えよりも早いので、第１混合モードまたは第２混合モードの期間における読み出しパルスの発生タイミングでは、第２電圧発生回路からの出力された第１の電圧または第２の電圧は、配線の浮遊容量に影響されることなく、確定したレベルで駆動部に入力される。これにより、第１混合モードまたは第２混合モードへの切り替えに同期して、基板電圧の高速な切り替えを可能にする。

ここで、前記スイッチ回路は、前記複数の抵抗素子に含まれる第１抵抗素子に並列に接続されたスイッチトランジスタを含み、前記スイッチトランジスタのゲートには前記入力端子が接続されるようにしてもよい。

この構成によれば、スイッチトランジスタにより第１抵抗素子を短絡するか否かを制御するという簡単な回路によりスイッチ回路を構成することができる。

ここで、前記第２電圧発生回路は、さらに、前記複数の抵抗素子に直列に接続された定電流源を備えるようにしてもよい。

この構成によれば、定電流源により複数の抵抗素子を流れる電流を一定に保つ作用があるので、第１および第２の電圧の精度を向上させることができる。

ここで、前記第２電圧発生回路は、さらに、前記抵抗回路から出力される前記第１の電圧または第２の電圧を駆動出力する電圧バッファ回路を備えるようにしてもよい。

この構成によれば、第２電圧発生回路からの出力レベルを、より速く第１の電圧または第２の電圧の確定レベルにまで立ち上げることができ、基板電圧の高速な切り替えを可能にする。

ここで、前記スイッチ回路は、さらに、前記複数の抵抗素子に含まれる抵抗素子に並列に接続された少なくとも１つのヒューズ回路を含むようにしてもよい。

この構成によれば、ヒューズ回路の切断により第１の電圧、第２の電圧のレベルを調整可能なので、固体撮像素子毎の製造ばらつきによる影響を例えば工場出荷時に補償することができ、基板電圧を精度良く制御することができる。

ここで、前記スイッチ回路は、さらに、前記ヒューズ回路を切断する電力の供給を受ける少なくとも２つのパッドを含むようにしてもよい。

この構成によれば、前記ヒューズ回路が単純な回路なので回路面積を削減することができる。

また、上記課題を解決する固体撮像装置、カメラ、固体撮像装置の駆動方法も上記と同様の構成を有する。

本発明の固体撮像素子、固体撮像装置、カメラ、固体撮像装置の駆動方法によれば、読み出し時のブルーミングを抑制するだけでなく、異なる撮像モードに対応して基板電圧を制御することができる。

また、フォトダイオードに蓄積される飽和信号電荷量を精度良く制限することができる。

第１混合モードまたは第２混合モードへの切り替えに同期して、基板電圧の高速な切り替えを可能にする。

固体撮像素子毎の製造ばらつきによる影響を例えば工場出荷時に補償することができ、基板電圧を精度良く制御することができる。

以下に、本発明の実施形態に係る固体撮像装置およびその駆動方法について、図面を参照して説明する。

（実施の形態１）
実施の形態１における固体撮像装置は、半導体基板に形成された固体撮像素子を含み、この固体撮像素子は、前記オーバーフロードレイン構造でのオーバーフローバリアの高さを規定する基板電圧を半導体基板に印加する第１電圧発生回路と、前記読み出しゲート電極に印加される読み出しパルスの発生タイミングで前記基板電圧に重畳されるパルスの波高を示す第１の電圧および第２の電圧を選択的に発生する第２電圧発生回路とを備える。

前記第２電圧発生回路は、前記垂直転送部においてＮ（例えば６）個の光電変換素子の信号電荷を混合する第１混合モードにおいて、前記第１の電圧を発生し、前記Ｎ個よりも多いＭ（例えば９）個の光電変換素子の信号電荷を混合する第２混合モードにおいて前記第１の電圧よりも前記高い第２の電圧を発生する。

これによれば、光電変換素子に蓄積された信号電荷を読み出しゲート電極を介して垂直転送部に読み出すときに、第１の電圧または第２の電圧のパルスを基板電圧に重畳する。光電変換素子の飽和信号電荷量は、第１の電圧および第２の電圧のそれぞれに対応して調整されるので、読み出し時のブルーミングを抑制するだけでなく、異なる撮像モードに対応して基板電圧を制御することができる。また、この構成によれば、第１混合モードと第２混合モードのそれぞれにおいて、混合された電荷量が垂直転送部および水平転送部でオーバーフローしない範囲になるように、フォトダイオードに蓄積される飽和信号電荷量を精度良く制限することができる。

図１は、本実施形態に係る固体撮像装置の構成を示すブロック図である。
図１より、１は光電変換部を形成するフォトダイオードであり、マトリクス状に複数配列されている。フォトダイオード１の各列間に、垂直ＣＣＤ２が配列されて撮像領域３が形成されている。

各フォトダイオード１に蓄積された電荷は垂直ＣＣＤ２へ移送され、垂直ＣＣＤ２により、水平ＣＣＤ４へ向けて垂直方向に並列転送される。従って水平ＣＣＤ４には、複数本の垂直ＣＣＤ２から１走査線に相当する信号電荷が順次転送される。

水平ＣＣＤ４に達した電荷は水平方向へ転送されて、電荷検出部５により信号電圧に変換され、出力アンプ６で増幅された後、撮像出力ＯＵＴとして導出される。以上の要素により構成された固体撮像素子７が、ｎ型基板７０上に形成されている。

そして、撮像出力は、信号処理部３０で信号処理が行われる。
垂直ＣＣＤ２は、駆動回路８から供給される、例えば１２相の転送クロックφＶ１、φＶ２、〜、φＶ１２によって転送駆動される。

これにより、垂直ＣＣＤ２に読み出された信号電荷は、水平ブランキング期間に１走査線に相当する部分ずつ順に垂直方向に転送される。

水平ＣＣＤ４は、例えば２相の水平転送クロックφＨ１、φＨ２によって転送駆動される。これにより、１走査線分の信号電荷は、水平ブランキング期間後の水平走査期間において、順次水平方向に転送される。

ｎ型基板７０は抵抗１１を介して接地されており、ｎ型基板７０と抵抗１１の接続点に、基準電圧発生回路９がダイオード１０を介して接続されている。

基準電圧発生回路９が発生する基準電圧は、基板電圧Ｖｓｕｂとしてｎ型基板７０に印加される。

基板電圧Ｖｓｕｂは、後述するように、フォトダイオード１に蓄積される信号電荷の飽和量を決定するために印加される電圧である。

ＣＣＤ型イメージセンサの製造ばらつきに伴う、基板電圧Ｖｓｕｂにより形成されるポテンシャル障壁の高さのばらつきを考慮して、基準電圧は、個々の素子（チップ）ごとに最適値に設定されている。

一方、電子シャッタ動作が可能なＣＣＤイメージセンサでは、駆動回路８でシャッタパルスＳＰを生成し、このシャッタパルスＳＰがコンデンサ１２で直流カットされた後、ｎ型基板７０に印加される。

このとき、シャッタパルスＳＰの低レベルは、ダイオード１０によって基準電圧の直流レベルにクランプされる（例えば特許文献１を参照）。

次に、図２を用いて、本発明の実施形態に係る固体撮像装置の素子構造について説明する。なお、図２は、図１のＡ−Ａ線に沿った素子断面図である。

まず、図２より、ｎ型基板７０の上部にｐウェル領域１７が形成され、その中にフォトダイオード１、および垂直ＣＣＤチャンネル２ａが形成されている。

その上に、垂直ＣＣＤの転送電極とフォトダイオード１からの信号電荷の移送を制御する電極を兼ねた電極１８が形成されている。

１９は素子分離領域である。この構造の素子は、３値のパルスによって駆動され、最も高い電圧が印加された時に、フォトダイオード１から移送ゲート領域２４を通って、信号電荷が垂直ＣＣＤチャンネル２ａに移送される。つまり、フォトダイオード１から垂直ＣＣＤ２に電荷が読み出される。

次に、図３を用いて、本発明の実施形態に係る固体撮像装置のフォトダイオード１の周辺の電位分布であり、この素子における、ブルーミング抑制のための動作について、図２のＢ−Ｃ−Ｄ線に沿った電位分布を表わす図３を参照して説明する。同図における各領域は、対応するフォトダイオード１、移送ゲート領域２４、垂直ＣＣＤチャンネル２ａ、ｐウェル領域１７、ｎ型基板７０と同一の参照番号を用いて示す。

図３より、ｐウェル領域１７とｎ型基板７０間には基板電圧Ｖｓｕｂが印加されているので、ｐｎ接合されたフォトダイオード１の下部のｐウェル領域１７は空乏化され、実線で示される電位分布において電位障壁が形成されている。

また、移送ゲート領域２４の実線で示される電位は、信号電荷が移送されないときの状態を示す。信号電荷を移送するときは破線で示される電位になる。

移送ゲート領域２４が破線で示す電位になったときに、フォトダイオード１の電荷が垂直ＣＣＤチャンネル２ａへ移送されることにより、フォトダイオード１は電位２５ａで示す空の状態になる。

移送期間が終了し蓄積期間が開始されると、入射する光により電荷が蓄積されるのに伴い、フォトダイオード１のポテンシャルの井戸は電位２５ｂに示すように浅くなっていく。

電位２５ｂが、実線の電位分布におけるｐウェル領域１７の電位２６ａよりも下がると、過剰電荷がｐウェル領域１７を通過してｎ型基板７０に排出される。

このようにして、ｐウェル領域１７の電位障壁で決まる飽和電荷量を超えてフォトダイオード１に電荷が蓄積されたとき、過剰電荷がｎ型基板７０に排出されることにより、ブルーミングが抑制される。

基板電圧Ｖｓｕｂを高くすれば、電位分布は破線で示す状態になり、ｐウェル領域１７の電位２６ｂで示される飽和電荷量が低い値に設定される。

この実施形態では、基板電圧は、電荷位相期間においてＶｓｕｂ＋Ｖ２ａまたはＶｓｕｂ＋Ｖ２ｂの高レベルの基準電圧に切り換えられる。このように、基板電圧Ｖｓｕｂを適宜設定することにより、素子の特性に適合したブルーミング抑制効果を得ることができる。

また、本実施形態における固体撮像装置は、駆動モードとして、全画素モードと高フレームレートモード、高感度モードを備える。駆動モードに応じてｎ型基板７０に印加する基板電圧Ｖｓｕｂを異ならせて、フォトダイオード１における飽和電荷量を制御するために、駆動回路８とコンデンサ１２の間に、切替回路１３が接続されている。

駆動回路８は、ｎ型基板７０に印加するパルス電圧として、シャッタパルスＳＰに加えて、制御パルスＣＯＮも供給する。

この制御パルスＣＯＮは、具体的には画素混合モードの電荷移送期間における高レベルの基準電圧に相当するパルスであり、切替回路１３およびコンデンサ１２を介して基板電圧Ｖｓｕｂに重畳される。駆動回路８は、切替回路１３を接点１３に接続した状態にしてから、制御パルスＣＯＮを出力する。

この固体撮像装置には、第１基準電圧発生回路５０と、第２基準電圧発生回路５１が設けられている。

制御パルスＣＯＮの電圧値は、第２基準電圧発生回路５１の出力信号で決定される。第２基準電圧発生回路５１の出力信号は、駆動回路８に基準信号として出力され、第１の電圧Ｖ２ａと第２の電圧Ｖ２ｂの何れかが出力される。

第２基準電圧発生回路５１は、基準電圧を発生する。また、端子１００の入力信号Ｖｓｗによって、発生する基準電圧の値をＶ２ａとするかＶ２ｂとするかを変更する。

このような構成により、必要に応じて、通常時の電荷移送期間に印加する高レベル基板電圧Ｖｓｕｂより高い基板電圧Ｖｓｕｂの印加が可能であり、電荷信号量を減少させることで、個々のチップの最良のダイナミックレンジを確保しつつ、混合画素数が異なる駆動モードに対応した切替が容易に行える。

例えば、第２基準電圧発生回路５１は、９画素の混合の静止画の高感度モード用に基準電圧Ｖ２ｂを発生し、６画素の混合の動画の高フレームレートモード用に基準電圧Ｖ２ａを発生する。基準電圧Ｖ２ｂは、基準電圧Ｖ２ａよりも高い。９画素の混合の静止画の高感度モードから６画素の混合の動画の高フレームレートモードのように駆動モードを変更するデジタルカメラを容易に実現できる。

切替回路１３は、コンデンサ１２に接続された端子１４に対して、シャッタパルスＳＰが供給される端子１５、および制御パルスＣＯＮが供給される端子１６を選択的に切替えて接続する。駆動回路８は、切替回路１３が接点１３を接続した状態で制御パルスＣＯＮを出力する。

従って、シャッタパルスＳＰまたは制御パルスＣＯＮのいずれかが、コンデンサ１２を介して、基準電圧に重畳されて基板電圧Ｖｓｕｂとしてｎ型基板７０に印加される。

なお、本実施形態は、フォトダイオード１、垂直ＣＣＤ２、撮像領域３、水平ＣＣＤ４、電荷検出部５、出力アンプ６、第１基準電圧発生回路５０、および第２基準電圧発生回路５１が、ｎ型基板７０からなる同じ半導体基板チップに設けられていることを特徴とする。

このような構成により、撮像装置の小型化および省電力化を図ることが可能である。
しかし、第２基準発生回路５１を固体撮像素子７と同一チップに置くことにより、例えば第２基準電圧発生回路５１の発熱による半導体基板チップの熱分布に起因して、固体撮像素子７の暗電流などの特性にばらつきが生じる場合は、第２基準発生回路５１を外部回路としても良い。

第２基準発生回路５１を外部回路とした場合でも、常時の電荷移送期間に印加する高レベル基板電圧Ｖｓｕｂより高い基板電圧Ｖｓｕｂを印加することが可能であり、電荷信号量を減少させる、という効果を得ることが出来る。

切替回路１３による上記の選択は、図示されていない駆動モード選択部による選択に応じて供給されるモード選択信号Ｓｍにより切替えられる。

制御パルスＣＯＮは、駆動モードが画素混合モードのときに、第１基準電圧発生回路５０により供給される基準電圧に重畳されてｎ型基板７０に印加される。

図４は、本実施形態における駆動パルスの例を示す。
図４（ａ）に示すクロックパルスΦＶｘは、垂直ＣＣＤ２の転送電極とフォトダイオード１からの信号電荷の移送を制御する電極を兼ねた電極１８へ印加される。

クロックパルスΦＶｘ中のローレベル電圧ＶＬ、ミドルレベル電圧ＶＭが交互に印加されることにより垂直ＣＣＤ２内の電荷が転送される。

ハイレベル電圧ＶＨが印加されている期間が、電荷の移送期間である。
これは従来と同じである。

図４（ｂ）は、全画素モードの場合にｎ型基板７０に印加される基板電圧Ｖｓｕｂを示す。基板電圧Ｖｓｕｂは、第１基準電圧発生回路５０から供給される基準電圧に対応し、電荷蓄積期間および電荷移送期間を通して一定である。

切替回路１３を介して駆動回路８から供給されるシャッタパルスＳＰについては、説明の簡略化のため図示を省略する。

基板電圧Ｖｓｕｂは、図３に示した過剰電荷を排出する閾値、すなわち飽和電荷量を規定する電位２６ａに対応する。

すなわち、基板電圧Ｖｓｕｂがｎ型基板７０に印加されたときに、ｐウェル領域１７における電位障壁（オーバーフローバリア）は電位２６ａに設定される。

このように、全画素モードの場合には、電荷蓄積期間および電荷移送期間を通して一定の、図３に示した低い電位２６ａにより飽和電荷量が規定される。

図４（ｃ）には、画素混合モードの場合にｎ型基板７０に印加される基板電圧２２を示す。

基板電圧Ｖｓｕｂに重畳される電圧Ｖ２ａ／Ｖ２ｂは、駆動回路８から供給される制御パルスＣＯＮに対応する。

すなわち基板電圧は、第１基準電圧発生回路５０から供給される基準電圧Ｖｓｕｂに、第２基準電圧発生回路５１の信号出力Ｖ２ａ／Ｖ２ｂで波高値が決定される制御パルスＣＯＮが重畳された波形を有する。

基板電圧Ｖｓｕｂは、クロックパルスΦＶｘにおける電荷移送期間に対応して、高レベルの電圧Ｖｓｕｂ＋Ｖ２ａまたはＶｓｕｂ＋Ｖ２ｂになり、その他の期間には低レベルの電圧Ｖｓｕｂである。

電圧Ｖｓｕｂ＋Ｖ２ａまたはＶｓｕｂ＋Ｖ２ｂは、図３の破線で示した飽和電荷量を規定するオーバーフローバリアに対応する。

このように、画素混合の場合の飽和電荷量は、電荷蓄積期間には大きく設定され、電荷移送期間には小さく設定される。

それにより、電荷蓄積期間には、フォトダイオード１の固有の電荷蓄積能力を活かして、分光特性、感度、およびリニアリティを損なうことなく電荷蓄積を行うことができる。

しかも、電荷移送期間には、不要な電荷を排出し電荷量を減らして移送することにより、印加可能な電圧の制約を回避して画素混合による良好な駆動が可能となる。

次に、図４（ａ）のクロックパルスΦＶｘと、図４（ｃ）の基板電圧Ｖｓｕｂに重畳される制御パルスＣＯＮの位相関係について、図５を参照して説明する。

図４（ａ）のクロックパルスΦＶｘ、および図４（ｃ）の基板電圧Ｖｓｕｂについて、そのパルス期間を拡大して、それぞれ図５（ａ）および（ｂ）に模式的に示す。

また、図５（ｂ）の変形例を図５（ｃ）および（ｄ）に示す。
図５（ｂ）に示す基板電圧Ｖｓｕｂの高レベルの期間は、図５（ａ）のクロックパルスΦＶｘのハイレベル電圧ＶＨの期間と重なりを持つ。

すなわち信号電荷蓄積期間の殆んどは、従来と同様の低レベルの基板電圧Ｖｓｕｂが印加され、移送期間中に、高レベルの電圧が印加される。

それにより、過剰電荷を排出する図３の電位２６ｂよりも浅い（低い）電荷は、フォトダイオード１に蓄積されずにｎ型基板７０に排出される。

高レベルの電圧の立ち上がりの位相は、図５（ａ）のクロックパルスΦＶｘにおけるハイレベル電圧の立ち上がり、すなわち移送期間の開始と同位相が望ましい。

しかし、過剰電荷を排出する作用が若干低くなり、信号量の制御性が低下する。
さらに信号量の制御性が低下するが、図５（ｄ）に示すように、少し遅れても構わない。

また、図５（ｃ）に示すように、移送期間になる前にｎ型基板７０に高レベルの電圧が印加されると、フォトダイオード１に蓄積された信号電荷が図２１の電位２６ｂまで排出されるため、フォトダイオード１のダイナミックレンジが低下するが、信号量の制御性は向上する。

ｎ型基板７０へ印加する高レベルの電圧の立ち下がりの位相は移送期間の終了と同時でもよいが、同期制御の容易さからは、図５（ｂ）〜（ｄ）に示すように若干遅れた方がよい。

第１基準電圧発生回路５０は、図６に示す一例のように構成することができる。
この回路は、電源電圧Ｖｐと接地（ＧＮＤ）間に、複数の抵抗素子を直列に接続した抵抗分割回路である。

複数の抵抗素子Ｒ、Ｒ１およびＲ２の各接続点にパッドＰ１〜Ｐ１０が形成されている。

各接続点はまた、それぞれヒューズＦを介して基準電圧供給用のパッドＰ１１と接続されている。

また、各ヒューズとパッドＰ１１とを接続する配線の途中に共通パッドＰ１２が形成されている。

各ヒューズＦは、パッドＰ１〜Ｐ１０のうち対応するものと共通パッドＰ１２の間に電流を印加することにより切断される。

不要なヒューズＦを選択的に切断することにより所定の電圧を発生させ、その電圧をパッドＰ１１から供給する。それにより、チップ検査工程にてチップ個々の製造ばらつきを補償して、最適な基準電圧を設定することができる。

なお、本実施形態では、電荷排出部がｐウェル構造の例について説明したが、これに限定されるものではなく、フォトダイオードから過剰電荷を排出する機能を有するものであれば何でもよい。

例えば、フォトダイオードに隣接してオーバーフローコントロールゲート及びオーバーフロードレインを有したいわゆる「オーバーフロードレイン構造」のものでも、オーバーフローコントロールゲートに制御パルスを印加することによって同様の効果を得ることができる。

また、第２基準電圧発生回路５１は、図７に示す一例のように構成することができる。図７において、第２基準電圧発生回路５１は、抵抗回路と、スイッチ回路ＳＷ１とを備える。抵抗回路は、直列接続された抵抗素子Ｒ１および３個の抵抗素子Ｒを含み、電圧分割により第１の電圧Ｖ２ａおよび第２の電圧Ｖ２ｂを出力する。スイッチ回路ＳＷ１は、第１の電圧Ｖ２ａまたは前記第２の電圧Ｖ２ｂを示すスイッチ信号Ｖｓｗが入力される入力端子を含み、スイッチ信号Ｖｓｗに応じて第２基準電圧発生回路５１の出力を第１の電圧Ｖ２ａとするか第２の電圧Ｖｓｂとするかを切り換える。

これによれば、第２基準電圧発生回路５１は、簡単な回路構成とすることができ、スイッチ信号に応じて切り換えることができる。

また、入力端子１００からのスイッチ信号Ｖｓｗは、図８のように基板電圧Ｖｓｕｂが高レベルの電圧Ｖ２ａ／Ｖ２ｂ印加直後（つまり制御パルスＣＯＮ印加直後）に行うのが望ましい。出力トランジスタ１０３によって高速な電圧切替が可能となっているが消費電力や発熱といった問題により出力トランジスタ１０３の駆動能力を低下させることがある。よって、図８のように高レベルの電圧２１ｂ印加直後に入力端子１００からスイッチ信号Ｖｓｗの切替を行えば、第２基準電圧発生回路５１の出力信号電圧１１１の遷移時間を最大限とることができ、安定した高レベルの電圧Ｖ２ａ／Ｖ２ｂを駆動部８に供給することができる。

以上のとおり、本発明の実施形態に係る固体撮像装置およびその駆動方法によれば、画素混合モードで混合される画素数に応じて、通常時の電荷移送期間に印加する高レベル基板電圧Ｖｓｕｂよりも高い基板電圧Ｖｓｕｂを印加することが可能であり、画素混合数に応じて電荷信号量を減少させることで、個々のチップの最良のダイナミックレンジを確保しつつ、画素の信号を混合することが可能となる。

例えば、６、９画素の混合を実施する場合が示されているが、さらに１２画素や１８画素以上の混合を実施してもよく、６、９画素の混合数を切替える例としたが６、９、１２画素混合３段階の切替も同様に実施できる。

以上、説明したように、本発明の実施形態に係る固体撮像装置は、前記画素混合モード時の前記基準電圧は、第１基準電圧発生回路から発生した電圧に駆動回路から供給される制御パルスが重畳した波形とすることができる。

以下、実施の形態１における固体撮像装置について、種々の変形例について説明する。
また、前記画素混合モード時の前記基準電圧は、前記第１基準電圧発生回路から供給された電圧と、基準電圧切替端子を備える第２基準電圧発生回路の信号出力を受けて前記駆動回路より供給された制御パルスが重畳した波形とし複数の高レベル電圧を前記基準電圧切替端子に印加する電圧で切替えることが好ましい。

前記高レベル電圧の立ち上がりは、前記画素混合モード時の前記電荷移送期間の開始と同位相あるいは遅相となるように設定することが好ましい。

前記高レベル電圧の立ち下がりは、前記画素混合モード時の前記電荷移送期間の終了と同位相あるいは遅相となるように設定することが好ましい。

本発明の固体撮像装置において、前記第２基準電圧供給部は定電流源と出力トランジスタを備えることが好ましい。

本発明の前記基準電圧切替端子による切替は、前記電荷移送期間の高レベル電圧印加から低レベル電圧印加に変化した直後、切替えることが好ましい。

前記過剰電荷排出部は、前記光電変換部および前記移送部を備えた半導体基板とすることができる。

第２基準電圧発生回路５１は、図７の代わりに図９〜図１３の何れかに示す構成としてもよい。

図９は、第２基準電圧発生回路５１の第１変形例における構成を示す図である。同図の第２基準電圧発生回路５１は、図５と比較して、スイッチ回路ＳＷ１の代わりにスイッチ回路ＳＷ２を備える点と、抵抗回路からの出力電圧を３値に拡張した点とが異なる。スイッチ回路ＳＷ２は、スイッチ信号Ｖｓｗが入力される入力端子を含み、スイッチ信号Ｖｓｗに応じて第２基準電圧発生回路５１の出力を第１の電圧Ｖ２ａ、第２の電圧Ｖｓｂ、第３の電圧Ｖ２ｃの何れかに切り換える。第１から第３の電圧は、Ｖ２ａ＜Ｖｓｂ＜Ｖ２ｃである。第３の電圧は、第２の混合モードよりも多いＬ個（Ｍ＜Ｌ）の光電変換素子の信号電荷を混合する第３混合モードに適している。

図１０は、第２基準電圧発生回路５１の第２変形例における構成を示す図である。同図の第２基準電圧発生回路５１は、図５と比較して、スイッチ回路ＳＷ１の代わりにトランジスタスイッチを備える点が異なっている。このスイッチトランジスタは、複数の抵抗素子に含まれる抵抗素子に並列に接続され、スイッチトランジスタのゲートにはスイッチ信号Ｖｓｗが接続される。

これによれば、スイッチトランジスタにより抵抗素子を短絡するか否かを制御するという簡単な回路構成にすることができる。

図１１は、第２基準電圧発生回路５１の第３変形例における構成を示す図である。同図の第２基準電圧発生回路５１は、図１０と比較して、トランジスタスイッチが１つ増加している点が異なっている。これにより、２つのトランジスタスイッチのオンおよびオフの組み合わせに応じて、第２基準電圧発生回路５１の出力は第１の電圧Ｖ２ａ、第２の電圧Ｖｓｂ、第３の電圧Ｖ２ｃの何れかに切り換えることができる。

図１２は、第２基準電圧発生回路５１の第４変形例における構成を示す図である。同図の第２基準電圧発生回路５１は、図７と比較して、定電流源が追加された点が異なっている。図１２の第２基準電圧発生回路５１は、図７と比べて、抵抗素子の電圧降下が、出力側の負荷に関わらず一定とみなせるため、第１、第２の電圧Ｖ２ａ、Ｖ２ｂの精度を向上させることができる。

図１３は、第２基準電圧発生回路５１の第５変形例における構成を示す図である。同図の第２基準電圧発生回路５１は、図１０と比較して、定電流源が追加された点が異なっている。図１３の第２基準電圧発生回路５１は、図１２と同様に第１、第２の電圧Ｖ２ａ、Ｖ２ｂの精度を向上させることができる。

（実施の形態２）
実施の形態２における、実施の形態１の固体撮像装置の機能に加えて、固体撮像素子毎の製造ばらつきによる影響を補償する固体撮像装置について説明する。

図１４は、実施の形態２における固体撮像装置の構成を示すブロック図である。同図の構成は、図１と比較して第２基準電圧発生回路５１の代わりに第２基準電圧発生回路５０１を備える点が異なる。同じ符号の構成要素は同じ機能なので説明を省略し、以下異なる点を中心に説明する。

第２基準電圧発生回路５０１は、第２基準電圧発生回路５１に対して、出力電圧Ｖ２ａ／Ｖ２ｂを微調整するためのトリミング機構が追加されている。

図１５は、第２基準電圧発生回路５０１の一例を示す図である。
第２基準電圧発生回路５０１は、入力端子ＶｐとＶｓ間に、複数の抵抗素子を直列に接続した抵抗分割回路とスイッチトランジスタ１０１と定電流源１０２及び出力トランジスタ１０３を備えている。入力端子Ｖｐ、Ｖｓから、電源電圧が供給され、入力端子Ｖｓｗに印加される信号電圧で出力端子に出力される電圧Ｖ２ａ／Ｖ２ｂを切替えることができる。

複数の抵抗素子Ｒ、Ｒ１およびＲ２の各接続点に、パッドＰ１〜Ｐ５が形成されている。

各ヒューズＦは、パッドＰ１〜Ｐ５のうち対応するものの間に電流を印加することにより切断される。

不要なヒューズＦを選択的に切断することにより定電流源１０２で決定される電流Ｉと抵抗素子Ｒ、Ｒ１およびＲ２による電圧降下で出力トランジスタ１０３のゲートに所望の電圧を発生させ、出力トランジスタ１０３によって低インピーダンスにインピーダンス変換し出力端子Ｖｏｕｔから第２基準電圧発生回路５１の出力信号電圧が出力される。低インピーダンスに変換するため高速な電圧切替が可能となる。入力端子φｓｗの信号電圧によりＳＷ＿Ｔｒ１０１がＯＮするとＳＷ＿Ｔｒ１０１と並列接続している抵抗素子Ｒの電圧降下はＳＷ＿Ｔｒ１０１のＯＮ抵抗素子との合成抵抗素子になり非常に低くなるため、出力端子φｏｕｔの信号電圧は上昇する。

例えば、９画素の画素混合を行う場合は、ＳＷ＿Ｔｒ１０１をＯＮさせ、抵抗素子Ｒ２個とＲ１、Ｒ２の電圧降下で出力端子Ｖｏｕｔの信号電圧を高くし、６画素の画素混合を行う場合は、ＳＷ＿Ｔｒ１０１をＯＦＦさせ、抵抗素子Ｒ４個とＲ１、Ｒ２の電圧降下で出力端子φｏｕｔの信号電圧を低く設定することができる。

それにより、チップ個々の製造ばらつきをヒューズＦの選択で補償しつつ、画素混合数に応じた最適な基準電圧を設定することができる。さらには、定電流源１０２を備えることで、ヒューズＦの選択を画素混合数の間でお互いに干渉せずに選択できることからヒューズＦ選択が容易となり選択時間の短縮によるチップ検査の短縮化が期待できる。

また、定電流源を有するので、抵抗素子の電圧降下が、出力側の負荷に関わらず一定とみなせるため、第１、第２の電圧Ｖ２ａ、Ｖ２ｂの精度を向上させることができる。

以下、実施の形態１における固体撮像装置について、種々の変形例について説明する。
第２基準電圧発生回路５０１は、図１５の代わりに図１６〜図２５の何れかに示す構成としてもよい。

図１６は、第２基準電圧発生回路５０１の第１変形例における構成を示す図である。同図の第２基準電圧発生回路５０１は、図１５と比較して、出力トランジスタ１０３を削除した点と、定電流源の代わりに抵抗素子を備える点と、トランジスタスイッチの代わりにスイッチ回路ＳＷ１を備える点が異なっている。図１６の第２基準電圧発生回路５０１は、図１５と比較して、より簡単な構成にすることができる。

図１７は、第２基準電圧発生回路５０１の第２変形例における構成を示す図である。同図の第２基準電圧発生回路５０１は、図１６と比較して、抵抗素子の１つの代わりに定電流源を備える点と、スイッチ回路ＳＷ１の代わりにトランジスタスイッチを備える点が異なっている。定電流源を備えることにより出力電圧の精度を向上させることができる。

図１８は、第２基準電圧発生回路５０１の第３変形例における構成を示す図である。同図の第２基準電圧発生回路５０１は、図１７と比較して、トランジスタスイッチが１つ追加された点が異なっている。これにより、第１〜第３の電圧Ｖ２ａ／Ｖ２ｂ／Ｖ２ｃを選択的に出力可能になっている。

図１９は、第２基準電圧発生回路５０１の第４変形例における構成を示す図である。同図の第２基準電圧発生回路５０１は、図１７と比較して、定電流源の代わりに抵抗素子を備える点と、電圧バッファ回路Ａ１が追加された点が異なっている。これにより、電圧バッファ回路Ａ１により、第２電圧発生回路からの出力レベルを、より速く第１の電圧または第２の電圧の確定レベルにまで立ち上げることができ、基板電圧の高速な切り替えを可能にする。また、電圧バッファ回路Ａ１により抵抗回路からみた出力インピーダンスが変換されるので、抵抗分割だけでも精度を向上することができる。

図２０は、第２基準電圧発生回路５０１の第５変形例における構成を示す図である。同図の第２基準電圧発生回路５０１は、図１９と比較して、抵抗素子の１つの代わりに電流源を備える点が異なっている。

図２１は、第２基準電圧発生回路５０１の第６変形例における構成を示す図である。同図の第２基準電圧発生回路５０１は、図１５と比較して、トランジスタスイッチが１つ追加された点が異なっている。これにより、第１〜第３の電圧Ｖ２ａ／Ｖ２ｂ／Ｖ２ｃを選択的に出力可能になっている。

図２２は、第２基準電圧発生回路５０１の第７変形例における構成を示す図である。同図の第２基準電圧発生回路５０１は、図１５と比較して、ソースフォロアを構成するトランジスタ１０３および抵抗素子Ｒ３の代わりに、プッシュプル型のトランジスタス対が追加された点が異なっている。プッシュプル型のトランジスタス対は、ソースフォロアよりも消費電力を低減することができる。

図２３は、第２基準電圧発生回路５０１の第８変形例における構成を示す図である。同図の第２基準電圧発生回路５０１は、図１５と比較して、パッドＰ１〜Ｐ５が削除された点が異なる。ヒューズＦは、しきい値を越える電流により切断されるのではなく、レーザにより切断される点が異なっている。これにより、パッドＰ１〜Ｐ５を備えない分だけ、回路面積の縮小を図ることができる。なお、実施の形態２における図１５〜図２２、図２４の第２基準電圧発生回路５０１についても、図２３と同様にヒューズをレーザ切断するようにしてもよい。

図２４は、第２基準電圧発生回路５０１の第９変形例における構成を示す図である。同図の第２基準電圧発生回路５０１は、図１５と比較して、ソースフォロア（トランジスタと抵抗素子Ｒ３）が抵抗回路と異なる電源Ｖｐ’に接続されている点が異なっている。電源電圧は、Ｖｐ’＜Ｖｐである。これによれば、出力トランジスタにかかる電源電圧が低いので信頼性を向上させることができる。

図２５は、第２基準電圧発生回路５０１の第１０変形例における構成を示す図である。同図の第２基準電圧発生回路５０１は、図１５と比較して、ヒューズの代わりにトランジスタを備える点と、不揮発メモリＭ１が追加された点とが異なっている。

各スイッチトランジスタは、不揮発メモリＭ１の対応するビットによりオンまたはオフし、ヒューズとして機能する。

不揮発メモリは、４ビットｍ１〜ｍ４を記憶する。各ビット出力線は対応するトランジスタのゲートに接続される。４ビットｍ１〜ｍ４のデータは、ソフトウェア的に、トリミングデータとして工場出荷時に書き込まれる。

これにより、パッドが不要な点で回路面積を縮小でき、物理的にヒューズを切断する工程をソフトウェアに実現するので、出荷時に工数を削減することができる。

なお、図１６〜図２４に対しても、ソフトウェアトリミングを適用してもよい。
また、実施の形態１および２の固体撮像装置は、ビデオカメラ、デジタルスチルカメラ等のカメラに実装される。

本発明の固体撮像装置の駆動方法および固体撮像装置は、電荷蓄積期間には、分光特性、感度、およびリニアリティを損なうことなく電荷蓄積を行うことが可能であり、電荷移送期間に不要な電荷を排出し電荷量を減らして移送することにより、印加可能な電圧の制約を回避して画素混合モードによる良好な駆動が可能となるので、一体型ビデオカメラ、デジタルスチルカメラ、医療用内視鏡のイメージセンサ、カメラ付き携帯電話機、監視カメラ、ノートパソコンに内蔵のカメラ、情報処理機器に接続されるカメラユニット等として好適である。

本発明の実施の形態１における固体撮像装置の構成を示すブロック図である。 フォトダイオード周辺部の構造を示す断面図である。 図１のフォトダイオード周辺部の各部における電位分布を示す図である。 同固体撮像装置駆動用のパルス波形を示す波形図である。 同パルス波形を詳細に示す波形図である。 第１基準電圧発生回路の一例を示す回路図である。 第２基準電圧発生回路の一例を示す回路図である。 同第２基準電圧発生回路のパルス波形を示す波形図である。 第２基準電圧発生回路の第１変形例における構成を示す図である。 第２基準電圧発生回路の第２変形例における構成を示す図である。 第２基準電圧発生回路の第３変形例における構成を示す図である。 第２基準電圧発生回路の第４変形例における構成を示す図である。 第２基準電圧発生回路の第５変形例における構成を示す図である。 実施の形態２における固体撮像装置の構成を示すブロック図である。 第２基準電圧発生回路の一例を示す図である。 第２基準電圧発生回路の第１変形例における構成を示す図である。 第２基準電圧発生回路の第２変形例における構成を示す図である。 第２基準電圧発生回路の第３変形例における構成を示す図である。 第２基準電圧発生回路の第４変形例における構成を示す図である。 第２基準電圧発生回路の第５変形例における構成を示す図である。 第２基準電圧発生回路の第６変形例における構成を示す図である。 第２基準電圧発生回路の第７変形例における構成を示す図である。 第２基準電圧発生回路の第８変形例における構成を示す図である。 第２基準電圧発生回路の第９変形例における構成を示す図である。 第２基準電圧発生回路の第１０変形例における構成を示す図である。 従来例の固体撮像装置の平面構造を示す概念図である。 フォトダイオード周辺部の各部における電位分布を示す図である。

符号の説明

１ フォトダイオード
２ 垂直ＣＣＤ
２ａ 垂直ＣＣＤチャンネル
３ 撮像領域
４ 水平ＣＣＤ
５ 電荷検出部
６ 出力アンプ
７ 固体撮像素子
８ 駆動回路
９ 基準電圧発生回路
１０ ダイオード
１１ 抵抗
１２ コンデンサ
１３ 切替回路
１４、１５、１６ 端子
１７ ｐウェル領域
１８ 電極
１９ 素子分離領域
２４ 移送ゲート領域
５０ 第１基準電圧発生回路
５１、５０１ 第２基準電圧発生回路
７０ ｎ型基板
１００ 基準電圧切替端子
１０１ スイッチトランジスタ
１０２ 定電流源
１０３ 出力トランジスタ

Claims (20)

1. 半導体基板上に形成され、複数の光電変換素子で発生した過剰電荷を排出するオーバーフロードレイン構造を採り、光電変換素子に蓄積された信号電荷を読み出しゲート電極を介して垂直転送部に読み出す固体撮像素子であって、
   前記オーバーフロードレイン構造でのオーバーフローバリアの高さを規定する基板電圧を半導体基板に印加する第１電圧発生回路と、
   前記読み出しゲート電極に印加される読み出しパルスの発生タイミングで前記基板電圧に重畳されるパルスの波高を示す第１の電圧および第２の電圧を選択的に発生する第２電圧発生回路と
   を備えることを特徴とする固体撮像素子。
2. 前記第２電圧発生回路は、
   前記垂直転送部においてＮ個の光電変換素子の信号電荷を混合する第１混合モードにおいて、前記第１の電圧を発生し、
   前記Ｎ個よりも多いＭ個の光電変換素子の信号電荷を混合する第２混合モードにおいて前記第１の電圧よりも前記高い第２の電圧を発生する
   ことを特徴とする請求項１記載の固体撮像素子。
3. 前記第２電圧発生回路は、
   直列接続された複数の抵抗素子を含み、電圧分割により前記第１の電圧および第２の電圧を出力する抵抗回路と、
   前記第１の電圧または前記第２の電圧を示すスイッチ信号が入力される入力端子を含み、前記スイッチ信号に応じて前記抵抗回路の出力を前記第１の電圧とするか第２の電圧とするかを切り換えるスイッチ回路とを備える
   ことを特徴とする請求項２記載の固体撮像素子。
4. 前記スイッチ信号は、第１混合モードまたは第２混合モードへの切り替え直前のフィールド期間またはフレーム期間における読み出しパルスの発生タイミングの直後に切り替えられる
   ことを特徴とする請求項３記載の固体撮像素子。
5. 前記スイッチ回路は、前記複数の抵抗素子に含まれる第１抵抗素子に並列に接続されたスイッチトランジスタを含み、
   前記スイッチトランジスタのゲートには前記入力端子が接続される
   ことを特徴とする請求項３記載の固体撮像素子。
6. 前記第２電圧発生回路は、さらに、前記複数の抵抗素子に直列に接続された定電流源を備えることを特徴とする請求項３記載の固体撮像素子。
7. 前記第２電圧発生回路は、さらに、
   前記抵抗回路から出力される前記第１の電圧または第２の電圧を駆動出力する電圧バッファ回路を備える
   ことを特徴とする請求項３記載の固体撮像素子。
8. 前記スイッチ回路は、さらに、前記複数の抵抗素子に含まれる抵抗素子に並列に接続された少なくとも１つのヒューズ回路を含む
   ことを特徴とする請求項３記載の固体撮像素子。
9. 前記スイッチ回路は、さらに、前記ヒューズ回路を切断する電力の供給を受ける少なくとも２つのパッドを含む
   ことを特徴とする請求項８記載の固体撮像素子。
10. 半導体基板上に形成され、複数の光電変換素子で発生した過剰電荷を排出するオーバーフロードレイン構造を採り、光電変換素子に蓄積された信号電荷を読み出しゲート電極を介して垂直転送部に読み出す固体撮像装置であって、
    前記オーバーフロードレイン構造でのオーバーフローバリアの高さを規定する基板電圧を半導体基板に印加する第１電圧発生回路と、
    前記読み出しゲート電極に印加される読み出しパルスの発生タイミングで前記基板電圧に重畳されるパルスの波高を示す第１の電圧および第２の電圧を選択的に発生する第２電圧発生回路と、
    前記垂直転送部を駆動する駆動部と
    を備えることを特徴とする固体撮像装置。
11. 前記駆動部は、第１混合モードにおいて、前記垂直転送部においてＮ個の光電変換素子の信号電荷を混合するように前記複数の光電変換素子および垂直転送部を駆動し、第２混合モードにおいて、前記Ｎ個よりも多いＭ個の光電変換素子の信号電荷を混合する前記複数の光電変換素子および垂直転送部を駆動し、
    前記第２電圧発生回路は、前記第１混合モードにおいて前記第１の電圧を発生し、前記第２混合モードにおいて前記第１の電圧よりも前記高い第２の電圧を発生し、
    前記駆動部は、前記第１混合モードにおいて前記読み出しパルスの発生タイミングで前記基板電圧に第１の電圧のパルスを重畳し、前記第２混合モードにおいて前記読み出しパルスの発生タイミングで前記基板電圧に第２の電圧のパルスを重畳する
    ことを特徴とする請求項１０記載の固体撮像装置。
12. 前記第２電圧発生回路は、
    直列接続された複数の抵抗素子を含み、電圧分割により前記第１の電圧および第２の電圧を出力する抵抗回路と、
    前記第１の電圧または前記第２の電圧を示すスイッチ信号が入力される入力端子を含み、前記スイッチ信号に応じて前記抵抗回路の出力を前記第１の電圧とするか第２の電圧とするかを切り換えるスイッチ回路とを備える
    ことを特徴とする請求項１１記載の固体撮像装置。
13. 前記スイッチ信号は、第１混合モードまたは第２混合モードへの切り替え直前のフィールド期間またはフレーム期間における読み出しパルスの発生タイミングの直後に切り替えられる
    ことを特徴とする請求項１２記載の固体撮像装置。
14. 前記スイッチ回路は、前記複数の抵抗素子に含まれる第１抵抗素子に並列に接続されたスイッチトランジスタを含み、
    前記スイッチトランジスタのゲートには前記入力端子が接続される
    ことを特徴とする請求項１１記載の固体撮像装置。
15. 前記第２電圧発生回路は、さらに、前記複数の抵抗素子に直列に接続された定電流源を備えることを特徴とする請求項１２記載の固体撮像装置。
16. 前記第２電圧発生回路は、さらに、
    前記抵抗回路から出力される前記第１の電圧または第２の電圧を駆動出力する電圧バッファ回路を備える
    ことを特徴とする請求項１１記載の固体撮像装置。
17. 前記スイッチ回路は、さらに、前記複数の抵抗素子に含まれる抵抗素子に並列に接続された少なくとも１つのヒューズ回路を含む
    ことを特徴とする請求項１１記載の固体撮像装置。
18. 前記スイッチ回路は、さらに、前記ヒューズ回路を切断する電力の供給を受ける少なくとも２つのパッドを含む
    ことを特徴とする請求項１７記載の固体撮像装置。
19. 請求項１０から１８の何れかに記載の固体撮像装置を備えることを特徴とするカメラ。
20. 半導体基板上に形成され、複数の光電変換素子で発生した過剰電荷を排出するオーバーフロードレイン構造を採り、光電変換素子に蓄積された信号電荷を読み出しゲート電極を介して垂直転送部に読み出す固体撮像装置の駆動方法であって、
    前記オーバーフロードレイン構造でのオーバーフローバリアの高さを規定する基板電圧を半導体基板に印加するステップと、
    前記垂直転送部においてＮ個の光電変換素子の信号電荷を混合する第１混合モードにおいて、前記読み出しゲート電極に印加される読み出しパルスの発生タイミングで前記基板電圧に第１の電圧のパルスを重畳するステップと、
    前記垂直転送部において前記Ｎ個よりも多いＭ個の光電変換素子の信号電荷を混合する第２混合モードにおいて、前記読み出しパルスの発生タイミングで前記基板電圧に前記第１の電圧より高い第２の電圧のパルスを重畳するステップと
    を有することを特徴とする固体撮像装置の駆動方法。

Images