JP4662388B1

JP4662388B1 - 撮像装置および半導体装置

Info

Publication number: JP4662388B1
Application number: JP2010174997A
Authority: JP
Inventors: 幸一東
Original assignee: 日本アート・アナログ株式会社
Priority date: 2010-08-04
Filing date: 2010-08-04
Publication date: 2011-03-30
Anticipated expiration: 2030-08-04
Also published as: JP2012039202A; US8139135B2; US20120033122A1

Abstract

【課題】ＣＣＤ素子を用いた撮像装置において、ＣＣＤ素子のサブストレートに印加する電圧を発生する回路の規模を小さくする。
【解決手段】抵抗分割器６００により、電源電圧Ｖｃｃ〜０Ｖの一部の範囲を分圧し、外部からのデータに応じて、セレクタ部７０２が分圧の結果としてえられた電圧値のいずれかを選択し、高電圧アンプ部６２に対して出力する。高電圧アンプ部６２は、ＶＭＳＵＢ＝（Ｖｄａｏｕｔ−Ｖｄｄ２）×（３Ｒ＋Ｒ）／Ｒ＋Ｖｄｄ＝４×Ｖｄａｏｕｔ−５．４（Ｖ）の電圧の電圧信号ＶＭＳＵＢを生成し、露光制御信号ＳＵＢの中間電圧とする。
【選択図】図９

Description

本発明は、ＣＣＤ素子を用いて画像を撮影する撮像装置に関する。

特許文献１は、ＣＣＤ素子のサブストレートに電圧を印加し、ＣＣＤ素子を制御するための信号に、この電圧を重畳して画像の撮影を行う撮像装置を開示する。

特開２００７−３６６０９号公報

本願発明は、上述の背景からなされたものであって、撮像のために用いられる半導体装置（ＩＣ／ＬＳＩ）において、ＣＣＤ素子のサブストレートなどへの電圧印加を行うための回路が占める面積が少なくて済むように工夫された撮像装置および半導体装置を提供することを目的とする。
また、本発明は、ＣＣＤ素子のサブストレートに最適な電圧を印加して、画素信号のダイナミックレンジを広げられるように工夫された撮像装置および半導体装置を提供することを目的とする。

上記目的を達成するために、本願にかかる撮像装置は、光学信号が示す画像を撮影してディジタル形式の画像データとする撮像装置（５，７）であって、それぞれ半導体基板（２１０）上に作成され、前記半導体基板に印加される第１の電圧信号の電圧値が予め決められた第1の電圧値（ＶＬＳ）をとるときに、入力された光学信号を電荷に変換して蓄積し、前記第１の電圧信号の電圧値が予め決められた第２の電圧値（ＶＨＳ）をとるときに、前記蓄積した電荷を放出し、前記第１の電圧信号の電圧値が、前記第１の電圧値と第２の電圧値との間の第３の電圧値（ＶＨＭ）をとるときに、蓄積する電荷の量が制御される複数の受光素子（２０２）を有し、外部から供給される制御信号に従って、これら複数の受光素子それぞれから放出された電荷の量を示すアナログ形式の電気信号を出力するＣＣＤ撮像装置（２）と、電気信号処理装置（５０，７０）と、第４の電圧値（＋３Ｖ／＋１．８Ｖ；Ｖｃｃ／Ｖｄｄ２）の電源を受けて動作し、前記電気処理装置の動作を制御する制御装置（１１２）とを有し、前記電気信号処理装置（５０，７０）は、前記出力された電気信号を前記画像データに変換する変換回路（１０２）と、前記制御信号を供給する制御信号供給回路（１２２，１２４）と、前記第３の電圧値に対応する電圧値の第３の電源（ＶＭＳＵＢ）を供給する電源供給回路（６）と、外部から供給された前記第１の電圧値（ＶＬＳ）の電源、外部から供給された前記第２の電圧値（ＶＨＳ）の電源、または、前記供給された第３の電源（ＶＭＳＵＢ）を選択し、前記第１の電圧信号として、前記ＣＣＤ撮像装置（２）の半導体基板（２１０）に印加する電圧信号印加回路（５０２）とを有し、前記電源供給回路（６）は、前記第４の電源（＋３Ｖ）の電圧よりも０Ｖから離れた電圧値の第５の電源（Ｖｈ）の供給を受けて動作し、前記第３の電圧値（ＶＭＳ）に対応し、前記第４の電圧（＋３Ｖ）と０Ｖとの間の電圧値をとる第２の電圧信号（Ｖｄａｏｕｔ）から、前記第３の電圧値に対応する電圧値の第３の電源（ＶＭＳＵＢ）を発生させる電源発生回路（６２）と、前記第４の電源（＋３Ｖ）を受けて動作し、前記制御装置（１１２）からの制御に応じて、前記第２の電圧信号（Ｖｄａｏｕｔ）を生成する第２の電圧信号生成回路（６０）とを有する。
なお、以上の記載において、本願請求項１に記載された各構成部分と、明細書・図面において用いられ、これらの構成部分に対応する用語、記号または符号とが、括弧書きで対応付けられているが、これは、本願発明の理解を助けることのみを目的とし、本願発明の技術的範囲の限定を目的としない。

本願発明によれば、撮像装置のＣＣＤ素子のサブストレートなどへの電圧印加を行って画像を撮影する装置の半導体装置において、ＣＣＤ素子のサブストレートなどへの電圧印加などのための回路が占める面積を少なく済ませられる。
また、本発明によれば、撮像装置のＣＣＤ素子のサブストレートに最適な電圧を印加することにより、画像信号のダイナミックレンジを広げることができる。

本願発明が適用されるディジタルカメラの外観を例示する図である。図１に示したディジタルカメラの構成を例示する図である。図２に示したＣＣＤ撮像素子の構成を例示する図である。図３に示したＣＣＤ露光部の垂直ＣＣＤおよびＰＤの構成を示す図である。図２に示した第１のディジタルカメラのサブストレート電圧発生回路が供給するサブストレート電源ＳＵＢ、および、第１の基準電圧発生回路およびダイオードから構成される第２のクランプ回路から出力され、ＣＣＤ撮像素子２のＣＣＤ露光部２０のサブストレート（図３，図４）に印加される電圧信号ＳＵＢ−ＣＣＤを例示する図である。図２〜図４に示したＣＣＤ撮像素子におけるＰＤから垂直ＣＣＤへの電荷の読み出しのタイミングと、ＣＣＤ露光部のサブストレートに印加される電圧信号ＳＵＢ−ＣＣＤと、ＰＤに蓄積される電荷量を例示する図である。第２のディジタルカメラの構成を示す図である。本発明にかかる第３のディジタルカメラの構成を示す図である。図２などに示したＡＦＥ集積回路のサブストレート電圧信号生成回路の構成を示す図である。本発明にかかる第４のディジタルカメラの構成を示す図である。

［本発明がなされるに至った経緯］
本願発明の実施形態の理解を助けるために、まず、本願発明がなされるに至った経緯を説明する。
ＣＣＤ撮像装置から高精度な画像信号を得るためには、例えば、特許文献１に開示された撮像装置におけるように、スチル撮影モードあるいは画素加算モードなどの撮影モードに応じて、ＣＣＤ素子のサブストレートに印加され、また、ＣＣＤ素子の制御のために用いられる信号に重畳される電圧の値が変更される。
このように、ＣＣＤ素子のサブストレートに印加などされる電圧を、ディジタル／アナログ変換（Ｄ／Ａ）回路のみを用いて、この電圧を示すデータから直接、得ようとすると、このＤ／Ａ回路を動作させるためには、ＣＣＤ素子に印加される電圧（例えば、−６Ｖ〜＋１２Ｖ）を電源として動作する回路が必要とされる。

一方、撮像素子において、ＣＣＤ素子から得られた画像信号がディジタル化して得られる画像データを処理するための回路、および、ＣＣＤ素子を制御するタイミングを制御するためのその他のディジタル回路は、一般に、上述したＣＣＤ素子のサブストレートに印加などされる電圧よりも低い電圧（例えば＋３Ｖ；Ｖｃｃ）の電源で動作する。
ＣＣＤ素子に印加などされる電圧を発生させる上述の回路は、高電圧（広い範囲の電圧）を扱うので、他のディジタル回路よりも広い面積を必要とする。
具体的には、例えば、２０１０年現在で、＋３Ｖの電源で動作するディジタル回路のトランジスタのゲート長は、０．３μｍ〜０．３５μｍ程度で、ゲート幅は、１μｍ以下であるのに対して、−６Ｖ〜＋１２の電源で動作する回路のトランジスタのゲート長は、１．５μｍ〜２．５μｍ程度で、ゲート幅は、３μｍ以下であり、後者のトランジスタのサイズは前者のトランジスタのサイズに比べてかなり大きい。
本願発明にかかる撮像装置において、ＣＣＤ素子のサブストレートに印加などされる電圧を発生するための回路は、上述のトランジスタのサイズの差に着目して、このような電圧を得るための回路を２つに分けて、一方を、他のディジタル回路と同じ電圧の電源で動作するＤ／Ａ部分とし、他のディジタル回路より高い電圧および逆極性の電圧の電源で動作し、このＤ／Ａ回路により得られた電圧を、必要な値に変化させ、さらに、必要な駆動能力を有するアンプ部分とするように工夫してある。

また、ＣＣＤ素子のアナログ形式の画像信号をディジタル変換するアナログフロントエンド（Analog Front End；ＡＦＥ）を含むＡＦＥ集積回路（ＡＦＥＩＣ；「ＡＦＥＩＣ」に用いられている半導体チップ（半導体装置）は「ＡＦＥチップ」と呼ばれる）は、下記（１），（２）のタイプに大別することができる。
（１）３−ｉｎ−１型：
（図２などに示すＶドライバ１１２と制御信号データ発生部３とが同じＩＣチップに構成される形式のＡＦＥ集積回路）
３−ｉｎ−１型ＡＦＥＩＣは、ＡＦＥと垂直ドライバ（Ｖドライバ）と、タイミングジェネレータ（ＴＧ）とを一つのパッケージに収容した構成をとり、ＴＧとＶドライバとはＩＣ内部で接続される。
（２）２−ｉｎ−１型：
（図２などに示すＶドライバ１１２と制御信号データ発生部３とが異なるＩＣチップに構成される形式のＡＦＥ集積回路）
ＡＦＥとＶドライバと一つのパッケージにした構成をとり、ＴＧとＶドライバはとはＩＣ外部（プリント基板上）で接続される。

上記３−ｉｎ−１型のＡＦＥＩＣが採用されると、ＴＧとＶドライバはとはＩＣ内部で接続されるので、このタイプのＡＦＥＩＣを採用すると、機器のプリント配線が容易になる。
反対に、上記２−ｉｎ−１型のＡＦＥＩＣが採用されると、ＴＧとＶドライバとはＩＣ外部のプリント基板上で接続されるので、高価な高圧プロセスを必要とするＩＣ内部の回路規模は、３−ｉｎ−１型のＡＦＥＩＣが採用されたときと比べて小さくなるが、機器のプリント配線数が多くなってしまう。
以下に示す具体例は、本願発明の明確化および具体化のみを意図し、本願発明の技術的範囲の限定を意図しない。

［第１のディジタルカメラ１］
以下、第１のディジタルカメラを説明する。
図１は、本願発明が適用されるディジタルカメラ(Digital Camera）の外観を例示する図である。
図２は、図１に示した第１の構成のディジタルカメラ１を例示する図である。
図２に示すように、図１に示したディジタルカメラ１は、光学系１００、第１のＣＣＤ撮像素子２、第１のＡＦＥ集積回路１２、画像処理・記憶部１６、制御部１１２、電源回路１１４、ユーザインターフェース部(UI; User Interface)１１６およびキャパシタ１４０から構成される。

ＣＣＤ撮像素子２は、ＣＣＤ露光部２０（図３を参照して後述）、第１の基準電源発生回路（基準電源発生回路＃１）２４０およびダイオード２４２から構成される。
ＡＦＥ集積回路１２は、第１のＣＣＤ駆動回路１２０およびアナログ／ディジタル変換回路（Ａ／Ｄ）１０２から構成され、ＣＣＤ駆動回路１２０は、垂直ドライバ回路（Ｖドライバ）１２２、水平ドライバ回路（Ｈドライバ）１２４およびサブストレート電源回路１２６から構成される。
画像処理・記憶部１６は、画像メモリ１６０、画像処理部１６２、および、記録媒体１６６に対して画像データの記録等を行う記録装置１６４から構成される。
基準電源発生回路２４０は、例えば、電圧値０〜＋３Ｖの電源を発生し、ダイオード２４２とともにクランプ回路を構成する。

第１のディジタルカメラ１は、これらの構成部分により、光学系１００を介して受け入れられた光学的な画像信号を、電荷に変換し、さらに、光学的な画像を示す画像データを生成し、出力する。
なお、ディジタルカメラの各構成部分は、それらの構成に応じて、専用のハードウェアによっても、ＤＳＰあるいはＣＰＵ（図示せず）により実行されるＯＳ上のソフトウェアによっても実現されうる。
また、ディジタルカメラの構成部分の任意の２つ以上は一体に構成されることができ、また、ディジタルカメラ１の任意の構成部分は、機能ごとに、より多くの構成部分に分けて実現されうる。

なお、図１，図２などには、本願発明が、ディジタルスチルカメラ(Digital Still Camera)に適用される場合が例示してあるが、本願発明は、ディジタルビデオカメラ(Digital Video Camera)などの他の画像処理機器に適用可能である（以下の各ディジタルカメラについて同様）。
また、以下の各図において、実質的に同じ構成部分および処理には、同じ符号が付される。
また、以下、図３に示すＰＤ２０２−１−１〜２０２−ｍ−２ｎなど、複数あり得る構成部分のいずれかを特定せずに記載するときには、ＰＤ２０２などと略記することがある。

［ＣＣＤ撮像素子２］
図３は、図２に示したＣＣＤ撮像素子２のＣＣＤ露光部２０の構成を例示する図である。
図４は、図３に示したＣＣＤ露光部２０の垂直ＣＣＤ２００およびＰＤ２０２の構成を示す図である。
図３および図４に示すように、ＣＣＤ露光部２０は、フレーム(Frame)読み出し方式のＣＣＤ撮像素子であって、それぞれｎ個の垂直ＣＣＤセル(Vertical CCD Cell)２０４−ｒ−ｓおよび２ｎ個のフォトダイオード（ＰＤ;Photo Diode）２００−ｒ−２ｓを有する垂直ＣＣＤ２００−１〜２００−ｍ、水平ＣＣＤ２０６および出力アンプ(Output Amplifier)２０８から構成される。
図４に示すように、ＣＣＤ撮像素子２の構成部分の内、少なくとも、垂直ＣＣＤセル２０４−ｒ−ｓ、フォトダイオード２００−ｒ−２ｓ、垂直ＣＣＤ２００−１〜２００−ｍおよび水平ＣＣＤ２０６は、例えば、サブストレート接地抵抗２１２を介して電圧値Ｖｄｄ１（０Ｖ）のグラウンドに接地されたｎ型半導体基板のサブストレート（Ｎ−ｓｕｂ）２１０上に形成される。
なお、ｉ，ｊ，ｍ，ｎ，ｒ，ｓは整数であって、ｍ≧ｉ，ｒ≧１，ｎ≧ｊ，ｓ≧１であり、ｍ，ｎは常に同じ数とは限らない。

ディジタルカメラ１（図２など）において、画像処理・記憶部１６および制御部１１２は、一般的な論理回路用の電圧値（例えば＋３Ｖ（Ｖｃｃ）または＋１．８Ｖ（Ｖｄｄ１））の電源の供給を受けて動作し、画像処理・記憶部１６は、ＣＰＵおよびメモリなどを含み、ディジタルカメラ１の各構成部分を制御するためのプログラム（いずれも図示せず）を実行し、ディジタルカメラ１の各構成部分の動作を制御する。
画像処理・記憶部１６において、画像メモリ１６０は、ＡＦＥ集積回路１２から出力されたディジタル形式の画像データをアナログ形式の画像信号を、例えばフィールド単位あるいはフレーム単位で記憶し、画像処理部１６２に対して出力する。

画像処理部１６２は、画像メモリ１６０から入力された画像データに対して、圧縮などの処理を行い、記録装置１６４に対して出力する。
記録装置１６４は、画像処理・記憶部１６５から入力された画像データを、記録媒体１６６に記録する。
ＵＩ１１６は、画像表示装置、シャッター、モード設定用のダイヤル、各種ボタン（いずれも図示せず）などを含み、ユーザによるディジタルカメラへの様々な操作の受け入れ、および、ユーザに対する画像データの表示を行う。
電源回路１１４は、ディジタルカメラ１の各部分に必要とされる電源を供給する。

ＡＦＥ集積回路１２は、例えば、１つの半導体チップ上に専用ＬＳＩ（３−ｉｎ−１型のＡＦＥＩＣ）として構成され、ＡＦＥ集積回路１２のＣＣＤ駆動回路１２０において、ＣＣＤ駆動回路１２０のＶドライバ１２２は、ＣＣＤ撮像素子２に対して、垂直ドライブ信号Ｖを供給する。
Ｈドライバ１２４は、ＣＣＤ撮像素子２に対して、水平ドライブ信号Ｈを供給する。
Ａ／Ｄ１０２は、ＣＣＤ撮像素子２から入力されるアナログ形式の画像信号を、ディジタル形式の画像データに変換し、画像処理・記憶部１６に対して出力する。

図５は、図２に示した第１のディジタルカメラ１のサブストレート電圧発生回路１２６が供給するサブストレート電源ＳＵＢ、および、基準電圧発生回路２４０およびダイオード２４２から構成されるクランプ回路から出力され、ＣＣＤ撮像素子２のＣＣＤ露光部２０のサブストレート２１０（図３，図４）に印加される電圧信号ＳＵＢ−ＣＣＤを例示する図である。
サブストレート電圧発生回路１２６は、制御部１１２の制御に従って、例えば、図５に示すように、＋１４Ｖまたは−６Ｖの電圧値をとる電源ＳＵＢを、クランプ回路を構成するキャパシタ１４０に供給する。
なお、キャパシタ１４０の容量は、これらを電圧信号が充分に通過できる値に設定される。

ＣＣＤ露光部２０において、ＰＤ２０２は、サブストレート２１０にバイアス電圧として印加されるサブストレート電圧信号（ＳＵＢ−ＣＣＤ／ＳＵＢ）の値に応じて、光学系１００を介して受けた光に応じて生じる電荷を蓄積し、また、蓄積した電荷をサブストレート２１０に流して消去（リセット）する。
なお、ＰＤ２０２が蓄積する電荷の量は、サブストレート２１０に印加される電圧信号ＳＵＢ−ＣＣＤの電圧値ＶＭＳにより制御されるので、ディジタルカメラ１の様々な動作モード（例えば、画素加算モード）に合わせて、ＣＣＤ撮像素子２を最適に動作させるために、電圧信号ＳＵＢ−ＣＣＤの電圧値ＶＭＳが調節される。

図６は、図２〜図４に示したＣＣＤ撮像素子２におけるＰＤ２０２から垂直ＣＣＤ２００への電荷の読み出しのタイミングと、ＣＣＤ露光部２０のサブストレート２１０に印加される電圧信号ＳＵＢ−ＣＣＤと、ＰＤ２０２に蓄積される電荷量を例示する図である。
Ｖドライバ１２２などから供給され、垂直ＣＣＤ２００とＰＤ２０２との間の読み出しゲート（図４に示された遮光膜の下部）に印加される電圧信号は、ＣＣＤ露光部２０が１フィールド分の画像を撮像するごとに、図６（Ａ）に示すように高い電圧値ＶＨをとり、この電圧信号が高い電圧値ＶＨとなったときに、ＰＤ２０２から垂直ＣＣＤ２００に電荷が移される。

図６（Ｂ）に示すように、露光期間以外、１ライン分の画像の撮像に要する期間ごとに、サブストレート２１０に印加される電圧信号ＳＵＢ−ＣＣＤの電圧値は、ＰＤ２０２に蓄積される電荷量の飽和を防止し、露光量を最適に制御するために高電圧値ＶＨＳとされる。
ＰＤ２０２は、図６（Ｃ）に示すように、サブストレート２１０に高電圧値ＶＨＳの電圧信号が印加されるたびに、サブストレート２１０に、それまでに蓄積した電荷を流し、リセットされる。

サブストレート２１０に印加される電圧信号が電圧値ＶＨＳの値をとらないときには、電圧信号は、低電圧値ＶＬＳとされる。
上述した画素加算モードにおけるＣＣＤ撮像素子２においては、電圧信号ＳＵＢ−ＣＣＤにバイアス電圧が印加され、その電圧が中電圧値ＶＭＳとされることにより、ＰＤ２０２に蓄積される電荷の量が制限され、垂直ＣＣＤ２００で加算される電荷の飽和が防止される。

露光期間においては、サブストレート２１０に印加される電圧信号値は高電圧値ＶＨＳとなることはなく、ＰＤ２０２は、入射光を電荷に変換して蓄積する。
垂直ＣＣＤ２００は、ＣＣＤ駆動回路１２０のＶドライバ１２２からの垂直タイミング信号Ｖに従って、ＰＤ２０２から受けた電荷を、水平ＣＣＤ２０６に、順次、移送する。

水平ＣＣＤ２０６は、ＣＣＤ駆動回路１２０のＨドライバ１２４からの水平タイミング信号Ｈに従って、垂直ＣＣＤ２００から移送された電荷を出力アンプ２０８に対して，順次、移送する。
出力アンプ２０８は、水平ＣＣＤ２０６から入力される電荷に対応する電圧の画像信号を生成し、Ａ／Ｄ１０２（図２）に対して出力する。

［第２のディジタルカメラ３］
以下、第２のディジタルカメラ３を説明する。
図７は、第２のディジタルカメラ３の構成を示す図である。
図７に示すように、第２のディジタルカメラ３は、第１のディジタルカメラ１の第１のＣＣＤ撮像素子２を、第２のＣＣＤ撮像素子４に置換し、第１のＡＦＥ集積回路１２を、第２のＡＦＥ集積回路３０に置換した構成をとる。

第２のＡＦＥ集積回路３０は、第１のＡＦＥ集積回路１２の第１のＣＣＤ駆動回路１２０を、第２のＣＣＤ駆動回路３００で置換した構成をとり、第２のＣＣＤ駆動回路３００は、第１のＣＣＤ駆動回路１２０のサブストレート電圧発生回路１２６を、サブストレート駆動回路（ＳＵＢ駆動回路）３０２で置換した構成をとる。
第２のＣＣＤ撮像素子４は、第１のＣＣＤ撮像素子２に、上述した電圧値ＶＭＳの電圧信号を発生する第２の基準電源発生回路２４４と、電圧信号出力回路（ＳＵＢ出力回路）２４６を加えた構成をとる。
第２のディジタルカメラ３は、これらの構成部分により、第１のディジタルカメラ１と同様に、光学系１００を介して受け入れられた光学的な画像信号を、電荷に変換し、さらに、光学的な画像を示す画像データを生成し、出力する。

ＳＵＢ出力回路２４６は、第１および第２のスイッチＳＷ１−１，ＳＷＳ１−２から構成され、サブストレート駆動回路３０２は、第１〜第３のスイッチＳＷ２−１〜２−３から構成される。
ＳＵＢ出力回路２４６において、第１のスイッチＳＷ１−１は、制御部１１２の制御に従って、画素加算モードのときだけに閉じて、第２の基準電源発生回路２４４が出力する中電圧値ＶＭＳの電源を、ＣＣＤ駆動回路３００のサブストレート駆動回路３０２の第２のスイッチＳＷ２−２に対して出力する。

第２のスイッチＳＷ１−２は、制御部１１２の制御に従って、画素加算モードのときだけ開き、通常モードのときに閉じて、サブストレート駆動回路３０２の第２のスイッチＳＷ２−２の電力信号を０Ｖとする。
第２のＡＦＥ集積回路３０のＣＣＤ駆動回路３００において、サブストレート駆動回路３０２の第１〜第３のスイッチＳＷ２−１〜ＳＷ２−３は、制御部１１２の制御に従って、図６に例示したように、サブストレート駆動回路３０２に供給される電圧値ＶＨＳ，ＶＭＳ，ＶＬＳの電源とキャパシタ１４０との間の接続を開閉し、ＣＣＤ撮像素子４のＣＣＤ露光部２０のサブストレート２１０に印加される電圧信号の電圧値を変更する。

［第３のディジタルカメラ５］
以下、本発明にかかる第３のディジタルカメラ５を説明する。
図８は、本発明にかかる第３のディジタルカメラ５の構成を示す図である。
図８に示すように、本願発明が適用される第３のディジタルカメラ５は、第１のディジタルカメラ１（図２など）の第１のＡＦＥ集積回路１２を、第３のＡＦＥ集積回路５０で置換し、第３のＡＦＥ集積回路５０は、第１のＡＦＥ集積回路１２の第１のＣＣＤ駆動回路１２０を、第３のＣＣＤ駆動回路５００で置換した構成をとり、第３のＣＣＤ撮像素子５００は、第１のＣＣＤ駆動回路１２０のサブストレート電圧発生回路１２６を、第２のサブストレート駆動回路５０２および中電圧値電源発生回路（ＶＭＳ発生回路）６で置換した構成をとる。
第２のサブストレート駆動回路５０２は、制御部１１２の制御に従って開閉する第１〜第３のスイッチＳＷ２−１〜２−３から構成される。

［中電圧値電源発生回路６］
図９は、図８に示した第３のディジタルカメラ５の第３のＡＦＥ集積回路５０の第３のＣＣＤ駆動回路５００における中電圧値電源発生回路（ＶＭＳＵＢ発生回路）６の構成を示す図である。
図９に示すように、中電圧値電源発生回路６は、ディジタル／アナログ変換部（Ｄ／Ａ部）６０および高電圧アンプ部６２から構成される。
なお、図９には、図示の明確化・具体化のために、Ｄ／Ａ部６０が、電源Ｖｃｃ（＋３Ｖ）〜０Ｖの一部の範囲を２５６等分する場合が例示され、高電圧アンプ部６２の電圧増幅率が４の場合が例示さているが、これは例示であって、ディジタルカメラ１の構成に応じて、Ｄ／Ａ部６０の電圧分割数および高電圧アンプ部６２の電圧増幅率などは、適宜、変更されうる。

Ｄ／Ａ部６０は、抵抗分割器６００およびセレクタ６０２から構成される。
高電圧アンプ部６２は、演算増幅器６２０、出力スイッチ６２２、静電気保護回路（ＥＳＤ６４）および負帰還用の２つの抵抗器（抵抗値Ｒの抵抗器Ｒおよび抵抗値３Ｒの抵抗器３Ｒ）から構成される。
中電圧値電源発生回路６は、これらの構成部分により、制御部１１２からの設定に応じて、ＣＣＤ撮像素子２のサブストレート２１０に印加される電圧値ＶＭＳの電圧電源ＳＵＢを生成し、ＣＣＤ撮像素子２のＣＣＤ露光部２０のサブストレート２１０（図３）に接続されたクランプ回路（基準電圧発生回路２４０およびダイオード２４２）に対して、キャパシタ１４０を介して出力する。

Ｄ／Ａ部６０は、制御部１１２からのデータの設定に応じて、電源Ｖｃｃの電圧値（＋３Ｖ）と電圧値Ｖｄｄ１（０Ｖ）の範囲の内、＋２．８Ｖ〜０Ｖの範囲を分圧して得られる２５６種類の電圧値のいずれかを出力する。
つまり、中電圧値電源発生回路６のＤ／Ａ部６０において、抵抗分割器６００は、等しい抵抗値の多数の抵抗器が、電源Ｖｃｃの電圧値（＋３Ｖ）と電圧値Ｖｄｄ１（０Ｖ）との間に直列に接続されて構成され、電源値Ｖｃｃの電圧（＋３Ｖ）と電圧値Ｖｄｄ１（０Ｖ）の範囲の内、＋２．８Ｖ〜０Ｖの範囲を２５６等分に分圧し、分圧により得られた電圧値それぞれを、セレクタ部６０２に対して出力する。

セレクタ部６０２は、それぞれの入力端子に抵抗分割器６００により分割された２５６種類の電圧値のいずれかが印加される２５６個のスイッチから構成され、制御部１１２からの設定に応じてこれらのスイッチのいずれかが選択される。
制御部１１２の設定に応じて閉じたスイッチは、入力された電圧値Ｖｄａｏｕｔを、その出力端子を介して、高電圧アンプ部６２に対して出力する。
ＥＳＤ６４は、ＯＰアンプ６２０の出力端子に生じた電荷を除去し、中電圧値電源発生回路６およびこれに接続されるディジタルカメラ５の構成部分を保護する。

高電圧アンプ部６２は、Ｄ／Ａ部６０から入力された電圧値Ｖｄａｏｕｔから、中電圧ＶＭＳＵＢを生成して、出力スイッチ６２２を介して、ＳＵＢ駆動回路５０２に対して出力する。
図９に示すように、演算増幅器６２０は、電源回路１１４から、電源Ｖｃｃよりも高い（Ｖｄｄ１よりも遠い）電圧の電圧Ｖｈ（例えば＋６Ｖ）の正電源、および、その逆極性の電圧Ｖｌ（例えば−６Ｖ）の負電源の供給を受けて動作する。
演算増幅器６２０の＋入力端子は、非反転入力端子であり、−入力端子は、反転入力端子であり、演算増幅器６２０は、単体の演算増幅器の性質として、＋入力端子と−入力端子との間に電圧Ｖｉを印加すると、演算増幅器の持つ増幅率Ａに従って増幅され、出力にＡ×Ｖｉの電圧が出力される。
演算増幅器６２０および帰還用の２つの抵抗器Ｒ，３Ｒは、電圧増幅率４の増幅器を構成し、Ｄ／Ａ部６０から入力された電圧信号Ｖｄａｏｕｔを増幅してサブストレート電圧信号ＶＭＳＵＢを発生する。
帰還用抵抗器３Ｒは、演算増幅器６２０の出力端子と、演算増幅器６２０の−入力端子間に接続され、帰還用抵抗器Ｒは、演算増幅器６２０の−入力端子と、電源Ｖｄｄ２（例えば＋１．８Ｖ）の間に接続される。

Ｄ／Ａ部６０からの電圧値Ｖｄａｏｕｔは、演算増幅器６２０の＋入力端子に入力されるので、演算増幅器６２０は、演算増幅器６２０の出力端子Ｖｓｕbを帰還用抵抗器３Ｒと帰還用抵抗器Ｒで分圧した電圧（Ｖｓｕｂ−Ｖｄｄ２）／４＋Ｖｄｄ２と、Ｖｄａｏｕｔが等しくなるように動作する。
つまり、Ｖｄａｏｕｔ＝（Ｖｓｕｂ−Ｖｄｄ２）／４＋Ｖｄｄ２となる。演算増幅器６２０から出力される電圧信号Ｖｓｕｂの電圧値Ｖｓｕｂは、
Ｖｓｕｂ＝４×Ｖｄａｏｕｔ−３×Ｖｄｄ２
として求められ、Ｖｄｄ２＝１．８Ｖとすると、電圧値Ｖｓｕｂの範囲は−５．４≦Ｖｓｕｂ≦５．８Ｖとなる。
中電圧値電源発生回路６の出力スイッチ６２２は、制御部１１２の制御に従って、中電圧値電源発生回路６が出力するサブストレート電圧信号ＳＵＢを、ＣＣＤ撮像素子２のＣＣＤ露光部２０のサブストレート２１０（図３）に印加するときに閉じて、第２のスイッチＳＷ２−２に対して出力し、これ以外のときには開いている。

第２のサブストレート駆動回路５０２において、第１〜第３のスイッチＳＷ２−１〜ＳＷ２−３は、第１のサブストレート駆動回路３０２（図７）においてと同様に、制御部１１２の制御に応じて開閉し、例えば、図５（Ａ），（Ｂ）に示したイミングで、ＣＣＤ撮像素子２のＣＣＤ露光部２０のサブストレート２１０に、電圧値ＶＨＳ，ＶＭＳ，ＶＬＳのいずれかの値のサブストレート電圧信号ＳＵＢを印加する。

［第３のディジタルカメラ５の全体動作］
以下、第３のディジタルカメラ５（図８，図９など）の全体的な動作を説明する。
第３のディジタルカメラ５において、第３のＡＦＥ集積回路５０のＣＣＤ駆動回路５００の中電圧値電源発生回路６（図８）は、制御部１１２の制御に従って、中電圧値ＶＭＳの電源を発生し、第２のスイッチＳＷ２−２に供給する。
サブストレート駆動回路５０２の第１および第３のスイッチＳＷ２−１，２−３には、それぞれ、電源回路１１４から、電圧値ＶＨＳ，ＶＬＳの電源が供給される。

サブストレート駆動回路５０２の第１〜第３のスイッチＳＷ２−１〜２−３は、制御部１１２の制御に従って開閉し、図５（Ａ）〜（Ｃ）を参照して説明したように、電圧値ＶＨＳ，ＶＭＳ，ＶＬＳのいずれかのサブストレート電源信号ＳＵＢを発生し、キャパシタ１４０と、基準電圧発生回路２４０およびダイオード２４２から構成されるクランプ回路を介して、ＣＣＤ撮像素子２のＣＣＤ露光部２０のサブストレート２１０（図３）に印加する。
Ｖドライバ１２２は、ＣＣＤ露光部２０に対して垂直ドライブ信号Ｖを供給し、ＰＤ２０２から垂直ＣＣＤ２００（図３）に移された電荷を、水平ＣＣＤ２０６に移動させる。
Ｈドライバ１２４は、水平ＣＣＤ２０６に対して水平ドライブ信号Ｈを供給し、水平ＣＣＤ２０６は、水平ドライブ信号Ｈに従って、垂直ＣＣＤ２００から移されてきた電荷を出力アンプ２０８に対して出力し、アナログ形式の画像信号として出力させる。

第３のＡＦＥ集積回路５０のＡ／Ｄ１０２は、ＣＣＤ撮像素子２から出力されたアナログ形式の画像信号をディジタル形式の画像データに変換して、画像処理・記憶部１６に対して出力する。
画像処理・記憶部１６は、ＡＦＥ集積回路５０から入力された画像データを記憶し、記憶された画像データに対して圧縮などの処理を行い、記録媒体１６６に記憶する処理あるいは外部に出力するなどの処理を行う。

第３のディジタルカメラ５を、以上説明したように構成することにより、駆動能力が高い演算増幅器６２０により供給された低インピーダンスのサブストレート電源信号ＳＵＢを、数ｎＦ程度の容量を有するサブストレート２１０に印加することができる。
従って、サブストレート電源信号ＳＵＢを、例えば、電圧値ＶＨＳ〜ＶＬＳを単に抵抗により分圧して得てサブストレート２１０に印加する場合と比べて、第３のディジタルカメラ５においては、ＣＣＤ露光部２０のＰＤ２０２の電荷の量を最適に制御し、その飽和を効果的に防止できる。
また、Ｄ／Ａ部６０は、高電圧アンプ部６２に比べて用いられる素子数が多いので、Ｄ／Ａ部６０を、通常の電源電圧（＋３Ｖ；Ｖｃｃ）で動作する専有面積が小さい論理回路等で構成し、高電圧アンプ部６２のみを、電圧値Ｖｈ〜ＶｌのＶｃｃよりも高い電圧で動作する素子で構成することにより、第３のＡＦＥ集積回路５０の回路規模を小さくすることができる。

［変形例］
図１０は、本発明にかかる第４のディジタルカメラ７の構成を示す図である。
図１０に示すように、第４のディジタルカメラ７は、第１のディジタルカメラ１のＣＣＤ撮像素子２を、ＣＣＤ露光部２０とダイオード２４２（図３）のみを含む第３のＣＣＤ撮像素子８に置換し、第１のＡＦＥ集積回路１２を、第４のＡＦＥ集積回路７０に置換した構成をとる。

第４のＡＦＥ集積回路７０は、第１のＡＦＥ集積回路１２のＣＣＤ駆動回路１２０を第４のＣＣＤ駆動回路７００に置換し、第４のＡＦＥ集積回路７０は、第１のＡＦＥ集積回路１２のサブストレート電源回路１２６を、第３のサブストレート駆動回路４０４および中電圧値電源発生回路６（図８，図９）に置換した構成をとる。
第４のディジタルカメラ７においては、第３のＣＣＤ撮像素子８のＣＣＤ露光部２０のサブストレート２１０（図３）に、ＵＩ１１６が供給する電圧値ＶＨＳ，ＶＭＳ，ＶＬＳの電源が、サブストレート電源信号ＳＵＢとして第３のサブストレート駆動回路４０４を介して印加される他に、ダイオード２４２を介して、制御部１１２の設定に応じた電圧値のサブストレート電源信号ＳＵＢが印加されうる。

本発明は、ＣＣＤ撮像素子を用いた画像データ生成に利用可能である。

１，３，５，７・・・ディジタルカメラ，
１００・・・光学系，
１０２・・・Ａ／Ｄ，
１１２・・・制御部，
１１４・・・電源回路，
１１６・・・ＵＩ，
１４０・・・キャパシタ，
１６・・・画像処理・記憶部，
１６０・・・画像メモリ，
１６２・・・画像処理部，
１６４・・・記録装置，
１６６・・・記録媒体，
２，４，８・・・ＣＣＤ撮像素子，
２０・・・ＣＣＤ露光部，
２００・・・垂直ＣＣＤ，
２０２・・・ＰＤ，
２０４・・・ＣＣＤセル，
２０６・・・水平ＣＣＤ，
２０８・・・出力アンプ，
２１０・・・サブストレート，
２１２・・・サブストレート接地抵抗，
２４０，２４４・・・基準電圧発生回路，
２４２・・・ダイオード，
２４６・・・ＳＵＢ出力回路，
１２，３０，５０，７０・・・ＡＦＥ集積回路，
１２０，３００，５００，７００・・・ＣＣＤ駆動回路，
１２２・・・Ｖドライバ回路，
１２４・・・Ｈドライバ回路，
１２６・・・サブストレート電圧発生回路，
３０２，５０２，７０４・・・サブストレート駆動回路，
６・・・中電圧値電源発生回路，
６０・・・Ｄ／Ａ部，
６００・・・抵抗分圧器，
６０２・・・セレクタ，
６２・・・高電圧アンプ部６２，
６２０・・・演算増幅器，
６２２・・・出力スイッチ，
６４・・・ＥＳＤ，

Claims

光学信号が示す画像を撮影してディジタル形式の画像データとする撮像装置であって、
それぞれ半導体基板上に作成され、前記半導体基板に印加される第１の電圧信号の電圧値が予め決められた第１の電圧値をとるときに、入力された光学信号を電荷に変換して蓄積し、前記第１の電圧信号の電圧値が予め決められた第２の電圧値をとるときに、前記蓄積した電荷を放出し、前記第１の電圧信号の電圧値が、前記第１の電圧値と第２の電圧値との間の第３の電圧値をとるときに、蓄積する電荷の量が制御される複数の受光素子を有し、外部から供給される制御信号に従って、これら複数の受光素子それぞれから放出された電荷の量を示すアナログ形式の電気信号を出力するＣＣＤ撮像装置と、
電気信号処理装置と、
第４の電圧値の第４の電源を受けて動作し、前記電気信号処理装置の動作を制御する制御装置と
を有し、
前記電気信号処理装置は、
前記出力された電気信号を前記画像データに変換する変換回路と、
前記制御信号を供給する制御信号供給回路と、
前記第３の電圧値に対応する電圧値の第３の電源を供給する電源供給回路と、
外部から供給された前記第１の電圧値の電源、外部から供給された前記第２の電圧値の電源、または、前記供給された第３の電源を選択し、前記第１の電圧信号として、前記ＣＣＤ撮像装置の半導体基板に印加する電圧信号印加回路と
を有し、
前記電源供給回路は、
前記第４の電圧値よりも０Ｖから離れた電圧値の第５の電源の供給を受けて動作し、前記第３の電圧値に対応し、前記第４の電圧値と０Ｖとの間の電圧値をとる第２の電圧信号から、前記第３の電圧値に対応する電圧値の第３の電源を発生させる電源発生回路と、
前記第４の電源を受けて動作し、前記制御装置からの制御に応じて、前記第２の電圧信号を生成する第２の電圧信号生成回路と
を有する
撮像装置。
それぞれ半導体基板上に作成され、前記半導体基板に印加される第１の電圧信号の電圧値が予め決められた第１の電圧値をとるときに、入力された光学信号を電荷に変換して蓄積し、前記第１の電圧信号の電圧値が予め決められた第２の電圧値をとるときに、前記蓄積した電荷を放出し、前記第１の電圧信号の電圧値が、前記第１の電圧値と第２の電圧値との間の第３の電圧値をとるときに、蓄積する電荷の量が制御される複数の受光素子を有し、外部から供給される制御信号に従って、これら複数の受光素子それぞれから放出された電荷の量を示すアナログ形式の電気信号を出力するＣＣＤ撮像装置とともに用いられ、第４の電圧値の第４の電源を受けて動作する制御装置により制御される半導体装置であって、
前記出力された電気信号を画像データに変換する変換回路と、
前記制御信号を供給する制御信号供給回路と、
前記第３の電圧値に対応する電圧値の第３の電源を供給する電源供給回路と、
外部から供給された前記第１の電圧値の電源、外部から供給された前記第２の電圧値の電源、または、前記供給された第３の電源を選択し、前記第１の電圧信号として、前記ＣＣＤ撮像装置の半導体基板に印加する電圧信号印加回路と
を有し、
前記電源供給回路は、
前記第４の電圧値よりも０Ｖから離れた電圧値の第５の電源の供給を受けて動作し、前記第３の電圧値に対応し、前記第４の電圧値と０Ｖとの間の電圧値をとる第２の電圧信号から、前記第３の電圧値に対応する電圧値の第３の電源を発生させる電源発生回路と、
前記第４の電源を受けて動作し、前記制御装置からの制御に応じて、前記第２の電圧信号を生成する第２の電圧信号生成回路と
を有する
半導体装置。
前記電源供給回路は、
前記第５の電源と電圧の極性が逆な電圧の第６の電源の供給をさらに受けて動作し、第１の入力端子に印加された電圧と、第２の入力端子に印加された電圧が等しくなるように、増幅された電圧を出力端子から出力する増幅回路と、
前記出力端子の電圧を、前記第２の入力端子に帰還して、前記増幅回路の増幅率を制御する帰還回路と
を有する
請求項２に記載の半導体装置。
前記帰還回路は、
前記出力端子と前記第２の入力端子との間に接続された第１の帰還素子と、
２つの端子の間で直流の電流を通過させ、一方の端子が前記第２の入力端子に接続され、他の端子が、前記第５の電源と同じ極性の予め決められた電圧に接続される第２の帰還素子と
を有し、
前記増幅回路の増幅率は、前記第１の帰還素子のインピーダンスと、前記第２の帰還素子のインピーダンスとの比により制御される
請求項３に記載の半導体装置。
前記第１の帰還素子および前記第２の帰還素子は、抵抗素子である
請求項４に記載の半導体装置。
前記増幅回路は、演算増幅器である
請求項３〜５のいずれかに記載の半導体装置。