JP2006262070A - 光電変換装置及びｃｍｏｓイメージセンサ - Google Patents

Abstract

【課題】光電変換素子に光信号が入射していない状態を機械式シャッタを用いずに電気的に実現することができる光電変換装置及びＣＭＯＳイメージセンサを提供する。
【解決手段】シャッタ制御部１１２は、ｎ型ＭＯＳトランジスタ１０２をオンにし、かつ、ｎ型ＭＯＳトランジスタ１０３をオフにして、フォトダイオード１００で発生した電荷がｎ型ＭＯＳトランジスタ１０２によって電源に転送される第１モードと、ｎ型ＭＯＳトランジスタ１０２をオフにし、かつ、ｎ型ＭＯＳトランジスタ１０３をオンにして、フォトダイオード１００で発生した電荷がｎ型ＭＯＳトランジスタ１０３によってコンデンサ１０１に転送される第２モードとに切り替えるように、第１，ｎ型ＭＯＳトランジスタ１０３のゲート電圧を制御する。
【選択図】図１

Description

本発明は光電変換装置及びＣＭＯＳイメージセンサに関する。より詳しくは、本発明は、例えばビデオカメラやディジタルカメラの電子式撮像装置に使用される光電変換装置及びＣＭＯＳイメージセンサに関する。

従来のＣＭＯＳイメージセンサは、各画素のフォトダイオードなどで実現する光電変換部で光信号を信号電荷に変換し、この信号電荷を電荷蓄積器で一定期間蓄積していた（例えば特開平１１−３０７７５３号公報（特許文献１）参照。）。

上記従来のＣＭＯＳイメージセンサは、図３に示すように、光電変換部として機能するフォトダイオード３００と、このフォトダイオード３００に並行に接続された電荷蓄積器３０１とを備えている。

上記フォトダイオード３００に入る光信号は信号電荷に変換され、電荷蓄積器３０１に一定期間蓄積される。その後、上記信号電荷は信号検出回路３１０で読み出される。この読み出し後も信号電荷は電荷蓄積器３０１に保持されているが、リセット部３１１が電荷蓄積器３０１の信号電荷を破棄して電荷蓄積器３０１の端子Ｑの電圧を初期値にリセットする。

上記電荷蓄積器３０１はフォトダイオード３００のｐｎ接合容量や信号検出手段３１０の入力容量などを組み合わせたものである。そして、上記電荷蓄積器３０１の端子Ｑの電圧は、図４に示すように、初期値（例えば２．４Ｖ）から信号電荷を蓄積した分だけ低下していく。

ところが、上記従来のＣＭＯＳイメージセンサでは、フォトダイオード３００で光信号を電気的に変換した信号電荷を、フォトダイオード３００を含む電荷蓄積器３０１で蓄積しているために、フォトダイオード３００に光信号が入射していない状態を機械式シャッタを用いずに電気的に実現することができなかった。
特開平１１−３０７７５３号公報

そこで、本発明の課題は、光電変換素子に光信号が入射していない状態を機械式シャッタを用いずに電気的に実現することができる光電変換装置及びＣＭＯＳイメージセンサを提供することにある。

上記課題を解決するため、第１の発明の光電変換装置は、
光電変換素子と、上記光電変換素子で発生した電荷を蓄積する電荷蓄積部と、上記光電変換素子と電源との間に接続された第１ＭＯＳトランジスタと、上記光電変換素子と上記電荷蓄積部との間に接続された第２ＭＯＳトランジスタとを含む画素と、
上記第１ＭＯＳトランジスタをオンにし、かつ、上記第２ＭＯＳトランジスタをオフにして、上記光電変換素子で発生した電荷が上記第１ＭＯＳトランジスタによって上記電源に転送される第１モード、または、上記第１ＭＯＳトランジスタをオフにし、かつ、上記第２ＭＯＳトランジスタをオンにして、上記光電変換素子で発生した電荷が上記第２ＭＯＳトランジスタによって上記電荷蓄積部に転送される第２モードに切り替えて、上記光電変換素子で発生した電荷がその光電変換素子で蓄積されずに上記第１ＭＯＳトランジスタまたは上記第２ＭＯＳトランジスタで常に転送されるように、上記第１，第２ＭＯＳトランジスタのゲート電圧を制御する制御部と
を備えたことを特徴としている。

上記構成の光電変換装置によれば、上記制御部は、第１，第２ＭＯＳトランジスタのゲート電圧を制御することによって、第１ＭＯＳトランジスタがオンで第２ＭＯＳトランジスタがオフになる第１モード、または、第１ＭＯＳトランジスタがオフで第２ＭＯＳトランジスタがオンになる第２モードに切り替える。したがって、上記光電変換素子で発生した電荷がその光電変換素子で蓄積されずに第１ＭＯＳトランジスタまたは第２ＭＯＳトランジスタで常に電源または電荷蓄積部に転送されるので、光電変換素子で発生した電荷が光電変換素子で蓄積されないようにでき、光電変換素子に光信号が入射していない状態を、機械式シャッタを用いずに電気的に実現することができる。

一実施形態の光電変換装置では、
上記電荷蓄積部に蓄積された電荷を読み出す時、上記制御部が上記第１モードを選択して、上記光電変換素子で発生した電荷が上記第１ＭＯＳトランジスタによって上記電源に転送される。

一実施形態の光電変換装置では、
上記画素は、
上記電荷蓄積部と上記電源との間に接続されたリセット用第３ＭＯＳトランジスタと、
電源と信号検出出力線との間に接続されると共に、ゲートが上記電荷蓄積部に接続された第４ＭＯＳトランジスタと、
上記第４ＭＯＳトランジスタの出力端子と上記信号検出出力線との間に接続された第５ＭＯＳトランジスタと
を含む。

第２の発明のＣＭＯＳイメージセンサは、
上記画素を複数配列した画素アレイと、
上記制御部と
を備え、
上記複数の上記ＭＯＳトランジスタは相補型に構成されていることを特徴としている。

第２の発明のＣＭＯＳイメージセンサでは、
上記画素を複数配列した画素アレイと、
上記制御部と、
読み出すべき上記画素の第５ＭＯＳトランジスタのゲートの電圧を制御する選択回路と
を備え、
上記複数の上記ＭＯＳトランジスタは相補型に構成されていることを特徴としている。

本発明の光電変換装置によれば、第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタに対する制御部の制御によって、光電変換素子で発生した電荷がその光電変換素子で蓄積されずに第１ＭＯＳトランジスタまたは第２ＭＯＳトランジスタで常に電源または電荷蓄積部に転送されるので、光電変換素子で発生した電荷が光電変換素子で蓄積されないようにでき、光電変換素子に光信号が入射していない状態を、機械式シャッタを用いずに電気的に実現することができる。

以下、本発明の光電変換装置及びを図示の実施の形態により詳細に説明する。

（第１実施形態）
図１に、本発明の第１実施形態の光電変換装置の回路図を示す。

上記光電変換装置は、光電変換素子の一例としてのフォトダイオード１００と、電荷蓄積部の一例としてのコンデンサ１０１と、第１ＭＯＳトランジスタの一例としてのｎ型ＭＯＳトランジスタ１０２と、第２ＭＯＳトランジスタの一例としてのｎ型ＭＯＳトランジスタ１０３と、信号検出部１１０と、リセット部１１１と、制御部の一例としてのシャッタ制御部１１２とを備えている。尚、上記フォトダイオード１００、コンデンサ１０１、ｎ型ＭＯＳトランジスタ１０２，１０３、信号検出部１１０及びリセット部１１１が画素の一例を構成している。

上記フォトダイオード１００は外部から受けた光信号を信号電荷に変換する。そして、上記フォトダイオード１００の一端である端子Ｐは、ｎ型ＭＯＳトランジスタ１０２を介して電源に接続されていると共に、ｎ型ＭＯＳトランジスタ１０３を介してコンデンサ１０１に接続されている。一方、上記フォトダイオード１００の他端は接地されている。

上記コンデンサ１０１の一端である端子Ｑは信号検出部１１０及びリセット部１１１に接続されている。一方、上記コンデンサ１０１の他端は接地されている。

上記ｎ型ＭＯＳトランジスタ１０２，１０３のゲートは第１，第２シャッタ端子Ｓ１，Ｓ２を介してシャッタ制御部１１２に接続されている。このシャッタ制御部１１２は、ｎ型ＭＯＳトランジスタ１０２，１０３のゲート電圧を制御することよって、ｎ型ＭＯＳトランジスタ１０２，１０３のうちの一方をオン状態（導通状態）にする。これにより、上記フォトダイオード１００で発生する信号電荷が電源またはコンデンサ１０１に転送される。

上記リセット部１１１はコンデンサ１０１に蓄積した信号電荷を破棄してリセットする。

図２に、上記光電変換装置の一動作例のタイミングチャートを示す。ここで、上記ｎ型ＭＯＳトランジスタ１０２，１０３のスレッショルド電圧は例えば０．６Ｖとする。また、上記電源電圧は例えば３Ｖとする。

図２では、上記第１シャッタ端子Ｓ１の電圧が１Ｖであり、かつ、第２シャッタ端子Ｓ２の電圧が０Ｖである時、電子シャッタが閉じた状態となる。また、上記第１シャッタ端子Ｓ１の電圧が０Ｖであり、かつ、第２シャッタ端子Ｓ２の電圧が１Ｖである時、電子シャッタが開いた状態となっている。すなわち、図２では間隔を空けて二回、電子シャッタを開けている。

上記電子シャッタが閉じた状態では、フォトダイオード１００で発生する信号電荷は全て電源に転送されるため、コンデンサ１０１の一端の電荷Ｑは変化しない。一方、上記電子シャッタが開いた状態では、フォトダイオード１００で発生する信号電荷は全てコンデンサ１０１に転送されるため、コンデンサ１０１の端子Ｑの電圧は信号電荷に応じて低下する。しかし、上記電子シャッタが開状態及び閉状態のどちらであっても、フォトダイオード１００の端子Ｐのバイアス電圧は、ｎ型ＭＯＳトランジスタ１０２，１０３をオン状態にするためのシャッタ電圧１Ｖからスレッショルド電圧０．６Ｖを引いた値０．４Ｖ付近でおおよそ一定である。上記コンデンサ１０１の端子Ｑの電圧と初期値２．４Ｖとの差分が信号電圧Ｖ_ｓとなる。上記信号検出部１１０がコンデンサ１０１の信号電荷を検出した後、リセット部１１１がコンデンサ１０１の端子Ｑの電圧を初期値２．４Ｖにリセットする。

上述の動作により、２回の電子シャッタ開閉による信号の和が、信号検出部１１０による１回の検出で得られる。したがって、上記信号の和に基づいて多重露光画像を機械式シャッタを生成できる。

また、このような電子シャッタは機械式シャッタと比較して格段に高速化できる。

また、上記ｎ型ＭＯＳトランジスタ１０２，１０３のゲートに対するシャッタ制御部１１２の制御によって、フォトダイオード１００で発生した電荷がそのフォトダイオード１００で蓄積されずにｎ型ＭＯＳトランジスタ１０２またはｎ型ＭＯＳトランジスタ１０３で常に電源またはコンデンサ１０１に転送されるので、フォトダイオード１００で発生した電荷がフォトダイオード１００で蓄積されないようにでき、フォトダイオード１００に光信号が入射していない状態を、機械式シャッタを用いずに電気的に実現することができる。

上記第１実施形態では、コンデンサを電荷蓄積部の一例として用いたが、例えば、信号検出部の入力容量とその他寄生容量とを組み合わせたものを電荷蓄積部の一例として用いてもよい。つまり、上記電荷蓄積部は集積回路の特定素子に限定されない。

（第２実施形態）
図５に、本発明の第２実施形態の光電変換装置の回路図を示す。

上記光電変換装置は、画素の一例としての画素回路Ｃと、この画素回路Ｃの第１，第２シャッタ端子Ｓ１，Ｓ２に接続されたシャッタ制御部５１２とを備えている。

上記画素回路Ｃは、光電変換素子の一例としてのフォトダイオード５００と、電荷蓄積部の一例としてのコンデンサ５０１と、第１ＭＯＳトランジスタの一例としてのｎ型ＭＯＳトランジスタ５０２と、第２ＭＯＳトランジスタの一例としてのｎ型ＭＯＳトランジスタ５０３と、リセット用第３ＭＯＳトランジスタの一例としてのｎ型ＭＯＳトランジスタ５０４と、第４ＭＯＳトランジスタの一例としてのｎ型ＭＯＳトランジスタ５０５と、第５ＭＯＳトランジスタの一例としてのｎ型ＭＯＳトランジスタ５０６とで構成されている。

上記フォトダイオード５００は外部から受けた光信号を信号電荷に変換する。そして、上記フォトダイオード５００の一端は、ｎ型ＭＯＳトランジスタ５０２を介して電源に接続されていると共に、ｎ型ＭＯＳトランジスタ５０３を介してコンデンサ５０１に接続されている。一方、上記フォトダイオード５００の他端は接地されている。

この画素回路Ｃの第１，第２シャッタ端子Ｓ１，Ｓ２にはが電圧を印加する。

上記シャッタ制御部５１２がｎ型ＭＯＳトランジスタ５０２，５０３のゲート電圧を制御することによって、ｎ型ＭＯＳトランジスタ５０２，５０３の一方がオン状態（導通状態）になる。これにより、上記フォトダイオード１００で発生する信号電荷が電源またはコンデンサ１０１に転送される。

上記コンデンサ５０１の一端は、ｎ型ＭＯＳトランジスタ５０４を介して電源に接続されていると共に、ｎ型ＭＯＳトランジスタ５０５のベースに接続されている。一方、上記コンデンサ５０１の他端は接地されている。

上記ｎ型ＭＯＳトランジスタ５０４はリセット部５１１を構成する。また、上記ｎ型ＭＯＳトランジスタ５０４のゲートはリセット端子Ｒに接続されている。このリセット端子Ｒの電圧を３Ｖにすると、コンデンサ５０１に蓄積した信号電荷が破棄され、コンデンサ５０１がリセットされる。また、上記コンデンサ５０１をリセットする以外の場合、リセット端子Ｒの電圧は０Ｖにする。

上記ｎ型ＭＯＳトランジスタ５０５とｎ型ＭＯＳトランジスタ５０６とは信号検出部５１０を構成する。つまり、上記ｎ型ＭＯＳトランジスタ５０５は電源と信号検出出力線ＯＬとの間に接続され、ｎ型ＭＯＳトランジスタ５０６はｎ型ＭＯＳトランジスタ５０５の出力端子と信号検出出力線ＯＬとの間に接続されている。つまり、上記ｎ型ＭＯＳトランジスタ５０５は、電源と画素出力端子Ｄとの間でｎ型ＭＯＳトランジスタ５０６に対して直列に接続されている。また、上記ｎ型ＭＯＳトランジスタ５０６のゲートは画素選択端子Ｙに接続されている。この画素選択端子Ｙの電圧を例えば３Ｖにすると、ｎ型ＭＯＳトランジスタ５０６がオン状態になって、コンデンサ５０１に蓄積した信号電荷がｎ型ＭＯＳトランジスタ５０５で検出される。つまり、上記信号検出部５１０は上記光信号に応じた電気信号を画素出力端子Ｄに出力する。また、上記信号電荷をｎ型ＭＯＳトランジスタ５０５で検出する以外の場合、画素選択端子Ｙの電圧は０Ｖにする。

図６に、上記シャッタ制御部５１２の回路図を示す。ここで、上記電源の電圧は３Ｖとする。

上記シャッタ制御部５１２は、ｐ型ＭＯＳトランジスタ６００及びｎ型ＭＯＳトランジスタ６０１から成る第１インバータ６０１と、ｐ型ＭＯＳトランジスタ６０２及びｎ型ＭＯＳトランジスタ６０３から成る第２インバータ６０２と、ｎ型ＭＯＳトランジスタ６０４〜６０８とで構成されている。

上記第１インバータ６１１の入力は入力端子Ｉに接続されている。より詳しくは、上記入力端子Ｉからの入力信号はｎ型ＭＯＳトランジスタ６０１，６０２のゲートに入力される。また、上記第１インバータ６１１の出力は第２インバータ６１２の入力に接続されている。つまり、上記第１インバータ６１１の出力信号が第２インバータ６１２に入力される。

上記ｎ型ＭＯＳトランジスタ６０４とｎ型ＭＯＳトランジスタ６０５との間は第２シャッタ端子Ｓ２に接続されている。そして、上記ｎ型ＭＯＳトランジスタ６０４の一端はｎ型ＭＯＳトランジスタ６０８を介して電源に接続されている。一方、上記ｎ型ＭＯＳトランジスタ６０４の他端はｎ型ＭＯＳトランジスタ６０５を介して接地されている。そして、上記ｎ型ＭＯＳトランジスタ６０４のゲートには第２インバータ６１２の出力信号が入力される。また、上記ｎ型ＭＯＳトランジスタ６０５のゲートは第１インバータ６１１の出力に接続されている。つまり、上記ｎ型ＭＯＳトランジスタ６０５のゲートには第１インバータ６１１の出力信号が入力される。

上記ｎ型ＭＯＳトランジスタ６０６とｎ型ＭＯＳトランジスタ６０７との間は第１シャッタ端子Ｓ１に接続されている。そして、上記ｎ型ＭＯＳトランジスタ６０６の一端はｎ型ＭＯＳトランジスタ６０８を介して電源に接続されている。一方、上記ｎ型ＭＯＳトランジスタ６０６の他端はｎ型ＭＯＳトランジスタ６０７を介して接地されている。そして、上記ｎ型ＭＯＳトランジスタ６０６のゲートには第１インバータ６１１の出力信号が入力される。また、上記ｎ型ＭＯＳトランジスタ６０７のゲートは第２インバータ６１２の出力に接続されている。つまり、上記ｎ型ＭＯＳトランジスタ６０７のゲートには第２インバータ６１２の出力信号が入力される。

上記ｎ型ＭＯＳトランジスタ６０８のゲートには、電源電圧より低いシャッタ電圧１Ｖを生成するために例えば１．６Ｖが与えられる。

このようにシャッタ制御部を構成することにより、振幅電圧が電源電圧と同じ入力信号から振幅電圧が電源電圧より低いシャッタ電圧１Ｖの出力信号を生成することができる。

図７に、上記光電変換装置を備えるＣＭＯＳイメージセンサの回路図を示す。

上記ＣＭＯＳイメージセンサは、画素アレイ７０１と、この画素アレイ７０１の読出し画素位置を選択するための選択回路７０２とを備えている。

上記画素アレイ７０１はｍ列ｎ行に配置されたｍ×ｎ個の画素回路Ｃ［０〜ｍ，０〜ｎ］で構成されている。上記各画素回路Ｃには端子Ｒ０を介してリセット信号を入力できる。

同一列の画素回路Ｃの画素出力端子Ｄは互いに接続されて選択回路７０２に接続されている。列０〜ｍの画素出力端子Ｄはｎ型ＭＯＳトランジスタＭＸ［０〜ｍ］を介して出力端子Ｏに接続されている。例えば、列１の画素出力端子Ｄはｎ型ＭＯＳトランジスタＭＸ［１］を介して出力端子Ｏに接続されている。

同一行の画素回路Ｃの画素選択端子Ｙは互いに接続されている。行０〜ｎの画素選択端子Ｙは端子Ｙ［０〜ｎ］に接続されている。例えば、行１の画素選択端子Ｙは端子Ｙ［１］に接続されている。

上記出力端子Ｏはｎ型ＭＯＳトランジスタＭＬにより接地されている。上記ｎ型ＭＯＳトランジスタＭＬのゲートはバイアス端子Ｂに接続されている。上記バイアス端子Ｂは一定電圧に保たれる。

上記画素回路Ｃ［０〜ｍ，０〜ｎ］の第１，第２シャッタ端子Ｓ１，Ｓ２の全てはシャッタ制御回路７００に接続されている。

尚、図７では、画素回路Ｃは少なくとも３列３行あるように図示されているが、２列２行であってもよい。つまり、ｍ，ｎは共に２以上の自然数であればよい。

図８に、上記ＣＭＯＳイメージセンサの一動作例のタイミングチャートを示す。以下の説明において、ハイレベルとは電源電圧と等しい３Ｖを指し、ローレベルは０Ｖを意味することとする。そして、パルス幅は回路動作可能な短い時間間隔、例えば１μ秒とする。

上記端子Ｒ０にパルスを入力して全画素回路Ｃ［０〜ｍ，０〜ｎ］をリセットした後、撮影を開始する。上記入力端子Ｉの電圧がローレベルにすると、電子シャッタが閉じた状態になる一方、入力端子Ｉの電圧がハイレベルにすると、電子シャッタが開いた状態になる。撮影が終了した後、電子シャッタを閉じた状態で信号の読出しを開始する。同一行の信号は続けて読み出す。例えば、上記端子Ｙ［０〜ｎ］を順にハイレベルにし、端子Ｘ［０〜ｍ］に順にパルスを入力して読み出す。

上述の動作により、電子シャッタを閉めながら順に全画素の信号の読出しができる。このようにすると全画素の露光開始と終了の時間が完全に同時化できる。

また、例えば、図９に示すように、画面の左から画面の右に移動する被写体の多重露光画像を、機械式シャッタを１回開閉するだけで撮影できる。より詳しくは、上記多重露光画像は、機械式シャッタを開けた後、機械式シャッタの開閉操作を行わなくても、上記電子シャッタを３回を開閉することにより得ることができる。

また、上記電子シャッタを閉めた状態で、信号の読み出しを行うことにより、画素間の露光時間のずれによる移動被写体画像の歪みをなくすことができる。

また、上記ｎ型ＭＯＳトランジスタ５０２，５０３のゲートに対するシャッタ制御部５１２の制御によって、フォトダイオード５００で発生した電荷がそのフォトダイオード５００で蓄積されずにｎ型ＭＯＳトランジスタ５０２またはｎ型ＭＯＳトランジスタ５０３で常に電源またはコンデンサ５０１に転送されるので、フォトダイオード５００で発生した電荷がフォトダイオード５００で蓄積されないようにでき、フォトダイオード５００に光信号が入射していない状態を、機械式シャッタを用いずに電気的に実現することができる。

上記第２実施形態では、コンデンサを電荷蓄積部の一例として用いたが、例えば、信号検出部の入力容量とその他寄生容量とを組み合わせたものを電荷蓄積部の一例として用いてもよい。つまり、上記電荷蓄積部は集積回路の特定素子に限定されない。

上記第１，第２実施形態では、複数のＭＯＳトランジスタは相補型に構成されている。

図１は本発明の第１実施形態の光電変換装置の回路図である。 図２は上記光電変換装置の一動作例のタイミングチャートである。 図３は従来のＣＯＭＳイメージセンサの要部の回路図である。 図４は上記従来のＣＯＭＳイメージセンサの一動作例のタイミングチャートである。 図５は本発明の第２実施形態の光電変換装置の回路図である。 図６は上記第２実施形態の光電変換装置のシャッタ制御部の回路図である。 図７は上記第２実施形態の光電変換装置を備えるＣＭＯＳイメージセンサの回路図である。 図８は上記ＣＭＯＳイメージセンサの一動作例のタイミングチャートである。 図９は上記第２実施形態のＣＭＯＳイメージセンサの効果を示す説明図である。

符号の説明

１００，５００ フォトダイオード
１０１，５０１ コンデンサ
１０２，１０３，５０２〜５０６ ｎ型ＭＯＳトランジスタ
１１０，５１０ 信号検出部
１１１，５１１ リセット部
１１２，５１２ シャッタ制御部
７０１ 画素アレイ
７０２ 選択回路
Ｃ 画素回路

Claims (5)

1. 光電変換素子と、上記光電変換素子で発生した電荷を蓄積する電荷蓄積部と、上記光電変換素子と電源との間に接続された第１ＭＯＳトランジスタと、上記光電変換素子と上記電荷蓄積部との間に接続された第２ＭＯＳトランジスタとを含む画素と、
   上記第１ＭＯＳトランジスタをオンにし、かつ、上記第２ＭＯＳトランジスタをオフにして、上記光電変換素子で発生した電荷が上記第１ＭＯＳトランジスタによって上記電源に転送される第１モード、または、上記第１ＭＯＳトランジスタをオフにし、かつ、上記第２ＭＯＳトランジスタをオンにして、上記光電変換素子で発生した電荷が上記第２ＭＯＳトランジスタによって上記電荷蓄積部に転送される第２モードに切り替えて、上記光電変換素子で発生した電荷がその光電変換素子で蓄積されずに上記第１ＭＯＳトランジスタまたは上記第２ＭＯＳトランジスタで常に転送されるように、上記第１，第２ＭＯＳトランジスタのゲート電圧を制御する制御部と
   を備えたことを特徴とする光電変換装置。
2. 請求項１に記載の光電変換装置において、
   上記電荷蓄積部に蓄積された電荷を読み出す時、上記制御部が上記第１モードを選択して、上記光電変換素子で発生した電荷が上記第１ＭＯＳトランジスタによって上記電源に転送されることを特徴とする光電変換装置。
3. 請求項１に記載の光電変換装置において、
   上記画素は、
   上記電荷蓄積部と上記電源との間に接続されたリセット用第３ＭＯＳトランジスタと、
   電源と信号検出出力線との間に接続されると共に、ゲートが上記電荷蓄積部に接続された第４ＭＯＳトランジスタと、
   上記第４ＭＯＳトランジスタの出力端子と上記信号検出出力線との間に接続された第５ＭＯＳトランジスタと
   を含むことを特徴とする光電変換装置。
4. 請求項１に記載の画素を複数配列した画素アレイと、
   上記制御部と
   を備え、
   上記複数の上記ＭＯＳトランジスタは相補型に構成されていることを特徴とするＣＭＯＳイメージセンサ。
5. 請求項３に記載の画素を複数配列した画素アレイと、
   上記制御部と、
   読み出すべき上記画素の第５ＭＯＳトランジスタのゲートの電圧を制御する選択回路と
   を備え、
   上記複数の上記ＭＯＳトランジスタは相補型に構成されていることを特徴とするＣＭＯＳイメージセンサ。

Images