KR101105154B1 - 출력 드라이버의 출력 전압 안정화 회로 - Google Patents

출력 드라이버의 출력 전압 안정화 회로 Download PDF

Info

Publication number
KR101105154B1
KR101105154B1 KR1020100057413A KR20100057413A KR101105154B1 KR 101105154 B1 KR101105154 B1 KR 101105154B1 KR 1020100057413 A KR1020100057413 A KR 1020100057413A KR 20100057413 A KR20100057413 A KR 20100057413A KR 101105154 B1 KR101105154 B1 KR 101105154B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
output
supply voltage
control signal
Prior art date
Application number
KR1020100057413A
Other languages
English (en)
Other versions
KR20110137463A (ko
Inventor
손영준
김지훈
김상우
이해원
나준호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020100057413A priority Critical patent/KR101105154B1/ko
Priority to PCT/KR2010/008201 priority patent/WO2011062442A2/ko
Priority to US13/511,128 priority patent/US9143090B2/en
Publication of KR20110137463A publication Critical patent/KR20110137463A/ko
Application granted granted Critical
Publication of KR101105154B1 publication Critical patent/KR101105154B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/38—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using electrochromic devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 출력전압 안정화 회로에 관한 것으로, 구체적으로는 저전원전압과 고전원전압을 모두 사용하는 회로에서 저전원전압과 고전원전압이 오프되는 순서에 관계없이 출력 전압을 안정화 시킴으로써 시스템의 오동작을 방지할 수 있는 출력 드라이버의 출력전압 안정화 회로에 관한 것이다.
본 발명에 의한 출력 드라이버의 출력전압 안정화 회로는 저전원전압에 응답하여 포지티브 제어신호와 네거티브 제어신호를 생성하는 전원 오프 펄스 생성부; 저전위 데이터 신호들을 고전위 데이터 신호들로 변환하는 레벨 쉬프터; 및 상기 포지티브 제어 신호 및 상기 네거티브 제어 신호에 응답하여 출력 신호를 출력하는 출력 드라이버(230)를 포함하고 상기 저전원전압과 고전원전압이 오프되는 순서에 관계없이 상기 출력신호의 전압을 안정화시키는 것을 특징으로 한다.

Description

출력 드라이버의 출력 전압 안정화 회로{Output voltage stabilization circuit of output driver}
본 발명은 출력 전압 안정화 회로에 관한 것으로, 구체적으로는 저전원전압과 고전원전압을 모두 사용하는 회로에서 저전원전압과 고전원전압이 오프되는 순서에 관계없이 출력 전압을 안정화 시킴으로써 시스템의 오동작을 방지할 수 있는 출력 드라이버의 출력전압 안정화 회로에 관한 것이다.
도 1은 종래의 전자종이표시장치의 출력 구동회로의 구성을 나타내는 블록도이다.
도 1을 참고하면, 종래의 전자종이표시장치의 출력 구동회로(100)는 레벨쉬프터(110) 및 출력드라이버(120)를 구비한다.
이때 저전원전압(VCC)은 레벨 쉬프터 입력을 공급하는 저전원전압회로의 전원 전압이며, 고전원전압인 포지티브 전원전압(VPOS) 및 네거티브 전원전압(VNEG)은 저전원전압 회로로부터 받은 신호 레벨을 고전원전압 레벨로 바꿔주는 레벨 쉬프터와 레벨 쉬프터의 출력으로 제어되어 포지티브 전압(VPOS), 네거티브 전압(VNEG), 그라운드 전압(VSS)를 출력하는 출력 드라이버의 전원전압이다.
도 1에 도시된 바와 같이 전자 종이 표시장치의 구동 회로는 일반적으로 저전원전압을 사용하는 회로와 고전원전압을 사용하는 회로로 구성되어 있으며, 일반적인 논리회로는 저저원전압에서 동작하고, 전자 종이 표시장치로의 출력은 고전원전압회로를 이용하여 구동된다.
도 2는 도 1의 전자종이표시장치의 출력 구동회로의 출력 드라이버에 대한 회로도이다.
도 2에 도시된 바와 같이 종래 기술에 따른 출력 드라이버(120)는 레벨 쉬프터로부터 전달된 고전위 데이터 신호(HV DATA_1 ~ HV DATA_3)에 의해 제어되며, 데이터 신호의 레벨에 따라 출력 노드로 포지티브 전압(VPOS), 네거티브 전압(VNEG) 및 그라운드 전압(VSS)이 출력된다.
이와 같이 상이한 두 가지 이상의 전원전압을 사용하는 회로에서는 파워 오프 시퀀스에 따라 회로가 오동작 할 수 있는 가능성이 있으며, 이러한 오동작은 전자 종이 표시장치에 치명적인 영향을 줄 수 있다.
도 3은 두 가지 이상의 전원전압을 사용하는 회로에서 저전원전압이 고전원전압보다 먼저 파워 오프되는 파워 오프 시퀀스를 나타낸다.
고전원전압인 상기 포지티브 전원전압(VPOS)과 상기 네거티브 전원전압 (VNEG)은 출력 드라이버의 공급 전원이며, 상기 저전원전압(VCC)은 출력 드라이버에 입력 신호를 전송하는 입력 회로 예를 들면, 레벨 쉬프터에 공급되는 바이어스 전압(Vbias_LV)과 입력신호를 생성하는 회로의 전원이다.
도 3과 같은 파워 오프 시퀀스에 의하면, 저전원전압(VCC)이 오프되면, 레벨 쉬프터는 정상적인 입력을 받지 못하고, 레벨 쉬프터의 출력도 비정상적인 신호가 출력된다. 이에 따라 출력 드라이버는 비정상적인 신호를 받아 구동되므로, 출력신호의 전압은 포지티브 전압(VPOS), 네거티브 전압(VNEG) 또는 그라운드 전압(VSS)이 아닌 불분명한 레벨이 될 수 있다.
즉, 도 3과 같은 파워 오프 시퀀스에서, 상기 저전원전압(VCC)의 파워 오프 이후 출력 레벨을 그라운드 전압으로 유지하지 못하는 경우가 발생하게 된다. 이는 출력 드라이버 입력단에 전달되는 상기 저전원전압(VCC)이 출력 드라이버의 전원인 포지티브 전원전압(VPOS) 및 네거티브 전원전압(VNEG) 보다 먼저 파워 오프 됨으로써, 출력 드라이버의 입력단이 플로팅 상태로 되기 때문이며 이에 따라 출력 드라이버의 출력단도 플로팅 상태로 되는 문제점이 있다.
도 4는 상기 포지티브 전원 전압(VPOS) 및 네거티브 전원 전압(VNEG)이 저전원전압(VCC)보다 먼저 파워 오프되는 파워 오프 시퀀스를 나타낸다.
도 4와 같은 파워 오프 시퀀스에 의하면, 포지티브 전압(VPOS) 및 네거티브 전압(VNEG)이 오프되는 도중에 레벨 쉬프터의 오동작에 의해서 레벨 쉬프터 입력과 상이한 결과가 출력됨으로써, 출력 드라이버가 의도하지 않은 전압을 출력하는 문제가 발생하게 된다.
본 발명이 이루고자 하는 기술적 과제는 전원 전압의 파워 오프시 고전원전압과 저전원전압의 파워 오프 순서에 관계없이 출력 드라이버의 출력 전압 레벨을 안정화 시킬수 있는 출력 드라이버의 출력전압 안정화 회로를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 출력 드라이버의 출력전압 안정화 회로는, 포지티브 전원전압(VPOS) 및 네가티브 전원전압(VNEG)을 입력받고 저전원전압(VCC)에 응답하여 포지티브 제어신호(PD_POS) 및 네거티브 제어신호(PD_NEG)를 생성하는 전원 오프 펄스 생성부, 저전위 데이터 신호(LV_DATA_1 ~ LV_DATA_3)를 고전위 데이터 신호(HV_DATA_1 ~ HV_DATA_3)로 변환하는 레벨 쉬프터 및 상기 포지티브 제어신호, 네거티브 제어신호 및 고전위 데이터신호에 응답하여 출력신호를 출력하는 출력 드라이버를 구비하고, 상기 저전원전압(VCC), 포지티브 전원전압(VPOS) 및 네가티브 전원전압(VNEG)의 전원 오프 순서에 관계없이 상기 출력신호의 전압을 안정화시키는 것을 특징으로 한다.
본 발명에 의한 출력 드라이버의 출력전압 안정화 회로는 고전원전압과 저전원전압의 파워 오프 순서에 상관없이 출력 드라이버의 출력전압 레벨을 안정화 시켜, 일정한 전압 레벨을 유지시킬 수 있는 효과가 있다.
또한 본 발명에 의한 출력 드라이버의 출력전압 안정화 회로는 공정이나 공급 전원의 변화에 의한 출력 전압 레벨의 변화를 방지할 수 있는 장점이 있다.
도 1은 종래의 전자종이표시장치의 출력 구동회로의 구성을 나타내는 블록도이다.
도 2는 도 1의 전자종이표시장치의 출력 구동회로의 출력 드라이버에 대한 회로도이다.
도 3은 두 가지 이상의 전원전압을 사용하는 회로에서 저전원전압이 고전원전압보다 먼저 파워 오프되는 파워 오프 시퀀스를 나타낸다.
도 4는 두 가지 이상의 전원전압을 사용하는 회로에서 고전원전압이 저전원전압보다 먼저 파워 오프되는 파워 오프 시퀀스를 나타낸다.
도 5는 본 발명에 따른 출력 드라이버의 출력전압 안정화 회로의 일 실시예를 나타내는 도면이다.
도 6은 도 5에 도시된 출력 드라이버의 일 실시예를 나타내는 회로도이다.
도 7은 저전원전압과 고전원전압의 상태에 따른 포지티브 제어신호와 네거티브 제어신호의 출력을 나타내는 도면이다.
도 8은 도5에 도시된 전원 오프 펄스 생성부의 일 실시예를 나타내는 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하도록 한다.
도 5는 본 발명에 따른 출력 드라이버의 출력전압 안정화 회로의 일 실시예를 나타내는 도면이다.
도 5를 참조하면 본 발명에 따른 출력 드라이버의 출력전압 안정화 회로(500)는 전원 오프 펄스 생성부(510), 레벨 쉬프터(520) 및 출력 드라이버(530)를 포함한다.
상기 전원 오프 펄스 생성부(510)는 포지티브 전원전압(VPOS)과 네거티브 전원전압(VNEG)을 공급받아 저전원전압(VCC)에 응답하여 포지티브 제어 신호(PD_POS) 및 네거티브 제어 신호(PD_NEG)를 생성한다.
본원 발명에서 저전원전압(VCC)이란 저전압(low voltage, LV) 또는 중간전압(middle voltage, MV) 레벨의 전원이며, 고전원전압(High voltage)보다 작은 전원전압이다. 또한, 상기 포지티브 전원전압(VPOS)과 상기 네거티브 전원전압(VNEG)은 상기 MV(middle voltage)의 전압 레벨보다 높은 고전압(high voltage) 레벨의 전원이며, 각각 양 전압과 음 전압의 특성을 갖는다.
상기 포지티브 전원전압(VPOS)은 바람직하게는 VCC ~ +xV(x는 VCC이상의 양수)의 전압 즉, 상기 저전원전압(VCC)보다 높은 레벨의 양의 전압이다.
상기 네거티브 전원전압(VNEG)은 바람직하게는 - xV ~ -VCC의 전압 즉, 상기 저전원전압(VCC)의 음의 절대치보다 낮은 레벨의 음의 전압이다.
또한, 상기 저전원전압(VCC)은 포지티브 전원전압(VPOS)과 네거티브 전원전압(VNEG) 내의 범위를 갖는 것이 바람직하다.
상기 레벨 쉬프터(520)는 상기 저전원전압(VCC)을 공급전원으로 하는 바이어스 회로에 의해 생성되는 바이어스 전압(Vbias_LV)에 의해 제어되는 회로이며, 제1 내지 제3 저전위 데이터 신호들(LV DATA_1 ~ LV_DATA_3)을 제1 내지 제3 고전위 데이터 신호들(HV DATA_1 ~ HV_DATA_3)로 변환한다.
상기 출력 드라이버(530)는 상기 포지티브 제어 신호(PD_POS) 및 상기 네거티브 제어 신호(PD_NEG)가 인에이블됨에 따라 상기 제1 내지 제3 고전위 데이터 신호들(HV DATA_1~HV_DATA_3)을 구동하여 출력신호를 출력하여 디스플레이 장치, 예를 들면, 전자 종이 표시 장치에 전송한다.
도 6은 도 5에 도시된 출력 드라이버의 일 실시예를 나타내는 회로도이다.
도 6에 도시된 바와 같이 상기 출력 드라이버(530)는 포지티브 전압스위치(531), 네가티브 전압스위치(532), 그라운드 전압스위치(533) 및 출력드라이버 구동부(534)를 구비한다.
상기 포지티브 전압 스위치(531)는 전원이 파워 오프 됨에 따라 발생하는 포지티브 제어 신호(PD_POS)에 응답하여 출력 노드와 포지티브 전원단자 사이를 차단시켜 포지티브 전원 전압(VPOS)이 출력 노드(Output)로 여기 되는 것을 방지한다.
상기 포지티브 전압 스위치(531)는 제1 피모스 트랜지스터(MP1)를 구비한다. 상기 제1 피모스 트랜지스터(MP1)는 제1 단자에 상기 포지티브 전원전압(VPOS)이 연결되고, 제2단자에 상기 출력드라이버 구동부(534)가 연결되며 게이트에 상기 포지티브 제어 신호(PD_POS)가 인가된다.
상기 네거티브 전압 스위치(532)는 전원이 파워 오프 됨에 따라 발생하는 네거티브 제어 신호(PD_NEG)에 응답하여 출력 노드와 네거티브 전원단자 사이를 차단시켜 네거티브 전원 전압(VNEG)이 출력 노드(Output)로 여기 되는 것을 방지한다.
상기 네거티브 전압 스위치(532)는 제1 엔모스 트랜지스터(MN1)를 구비한다. 상기 제1 엔모스 트랜지스터(MN1)는 제1 단자에 상기 네거티브 전원전압(VNEG)이 연결되고, 제2단자에 상기 출력드라이버 구동부(534)가 연결되며 게이트에 상기 네거티브 제어 신호(PD_NEG)가 인가된다.
상기 그라운드 전압 스위치(533)는 전원이 파워 오프 됨에 따라 발생하는 포지티브 제어 신호(PD_POS)에 응답하여 출력 노드와 그라운드 전압단자 사이를 쇼트(short)시켜 출력 노드의 전압 레벨을 그라운드 전압(VSS)이 되도록 강제한다.
상기 그라운드 전압 스위치(533) 제4 엔모스 트랜지스터(MN1)를 구비한다. 상기 제4 엔모스 트랜지스터(MN4)는 제1 단자에 그라운드 전압(VSS)이 연결되고, 제2단자에 상기 출력드라이버 구동부(534)의 출력노드가 연결되며 게이트에 상기 포지티브 제어 신호(PD_POS)가 인가된다.
상기 출력드라이버 구동부(534) 상기 포지티브 전압 스위치(531) 및 네거티브 전압 스위치(532)로부터 상기 포지티브 전원전압(VPOS) 또는 상기 네거티브 전원전압(VNEG)을 공급받아 상기 고전위 데이터 신호들을 구동하여 출력 신호를 출력한다.
상기 출력드라이버 구동부(534)는 제2 피모스 트랜지스터(MP2), 제2 엔모스 트랜지스터(MN2) 및 제3 엔모스 트랜지스터(MN3)로 구성된다.
상기 제2 피모스 트랜지스터(MP2)는 제1 단자가 상기 제1 피모스 트랜지스터(MP1)의 제2 단자에 연결되고, 제2 단자가 출력노드에 연결되며, 게이트에 제1 고전위 데이터 신호(HV_DATA1)가 인가된다.
상기 제2 엔모스 트랜지스터(MN2)는 제1 단자가 상기 제2 피모스 트랜지스터(MP2)의 제2 단자에 연결되고, 게이트에 제3 고전위 데이터 신호(HV_DATA3)가 인가된다.
상기 제3 엔모스 트랜지스터(MN3)는 제1 단자가 상기 제4 엔모스 트랜지스터(N4)의 제2 단자 및 출력노드(Output)에 공통으로 연결되고 제2 단자가 그라운드 전압(VSS)에 연결되며, 게이트에 제2 고전위 데이터 신호(HV_DATA2)가 인가된다.
도 7은 저전원전압과 고전원전압의 상태에 따른 포지티브 제어신호와 네거티브 제어신호의 출력을 나타내는 도면이다.
도 7에 도시된 바와 같이, 저전원전압(VCC)과 고전원전압(VPOS/VNEG) 중 어느 하나가 오프되는 경우, 포지티브 제어신호(PD_POS)는 포지티브 전압(VPOS) 레벨이 되고, 네거티브 제어신호(PD_NEG)는 네거티브 전압(VNEG) 레벨이 된다.
따라서 상기 조건에서 출력 드라이버(530)의 포지티브 전압 스위치(531) 및 네거티브 전압 스위치(532)는 오픈(Open)되고, 그라운드 전압 스위치(533)는 단락(short)됨으로써, 출력 노드(output)의 출력 전압 레벨은 그라운드 전압(VSS)으로 강제되어, 파워 오프 시퀸스 동안 안정된 전압 레벨을 유지하게 된다.
도 8은 도5에 도시된 전원 오프 펄스 생성부의 일 실시예를 나타내는 회로도이다.
도 8에 도시된 바와 같이 본 발명에 따른 출력 드라이버의 출력전압 안정화 회로의 전원 오프 펄스 생성부(510)는 제1 기준값 생성부(511), 제2 기준값 생성부(512), 제1 비교기(513), 제2 비교기(514), 논리합연산기(515) 및 인버터(516)를 구비한다.
제1 기준값 생성부(511)는 고전원전압(VPOS, VNEG)으로부터 제1비교기(513) 및 제2비교기(514)에 인가되는 제1 고전위 기준전압(Ref_HV1) 및 제2 고전위 기준전압(Ref_HV2)을 생성한다.
제2 기준값 생성부(512)는 저전원전압(VCC)으로부터 제1비교기(513) 및 제2비교기(514)에 인가되는 제1 저전위 기준전압(Ref_LV1) 및 제2 저전위 기준전압(Ref_LV2)을 생성한다.
제1비교기(513)는 상기 제1 기준값 생성부(511) 및 제2 기준값 생성부(512)에서 생성된 제1 고전위 기준전압(Ref_HV1)과 제1 저전위 기준전압(Ref_LV1)을 비교한 후 제1 비교 신호를 출력한다.
상기 제1비교기(513)는 제1 고전위 기준전압(Ref_HV1)이 비반전단자에 입력되고 제1 저전위 기준전압(Ref_LV1)이 반전단자에 입력된다.
이때 전원전압이 정상적으로 인가되는 상태에서는 제1 고전위 기준전압(Ref_HV1)이 제1 저전위 기준전압(Ref_LV1)보다 높으므로 로직하이를 출력한다. 그러나 파워 오프 시퀀스 동안에는 제1 고전위 기준전압(Ref_HV1)과 제1 저전위 기준전압(Ref_LV1)의 크기가 반전되며, 따라서 제1 비교 신호는 로직 로우의 반전된 값을 출력한다.
제2비교기(514)는 제1 기준값 생성부(511) 및 제2 기준값 생성부(512)에서 생성된 제2 고전위 기준전압(Ref_HV2)과 제2 저전위 기준전압(Ref_LV2)을 비교한 후 제2 비교신호를 출력한다.
상기 제2비교기(514)는 제2 저전위 기준전압(Ref_LV2)이 비반전단자에 입력되고 제2 고전위 기준전압(Ref_HV2)이 반전단자에 입력된다.
이때 전원전압이 정상적으로 인가되는 상태에서는 제2 고전위 기준전압(Ref_HV2)이 제2 저전위 기준전압(Ref_LV2)보다 높으므로 로직 로우를 출력한다. 그러나 파워 오프 시퀀스 동안에는 제1 고전위 기준전압(Ref_HV1)과 제1 저전위 기준전압(Ref_LV1)의 크기가 반전되며, 따라서 제2 비교 신호는 로직 하이의 반전된 값을 출력한다.
상기 논리합연산기(515)는 상기 제1 비교신호와 제2 비교신호를 입력받아 논리합 연산을 수행한 후 포지티브 제어 신호(PD_POS)를 출력한다.
상기 인버터(516)는 포지티브 제어 신호(PD_POS)를 반전시켜 네거티브 제어 신호(PD_NEG)를 출력한다.
살펴본 바와 같이 출력 드라이버의 제어 신호인 포지티브 제어신호(PD_POS)와 네거티브 제어신호(PD_NEG)는 제1비교기(513)의 출력과 제2비교기(514)의 출력 중 하나만 반전되어도 반전되는 특성을 가진다.
따라서, 저전원전압과 고전원전압이 오프되는 순서에 상관없이 파워 오프 시퀀스가 이루어지면, 전원 오프 펄스 생성부의 출력은 반전된다.
도 5 내지 도 8을 참조하여, 본 발명에 따른 출력 드라이버의 출력전압 안정화 회로의 동작을 설명하면 다음과 같다.
상기 저전원전압(VCC)이 먼저 파워 오프되고, 상기 포지티브 전원전압 (VPOS)과 상기 네거티브 전원전압(VNEG)이 나중에 파워 오프되는 경우, 도 8에 도시된 상기 전원 오프 펄스 생성부(510)의 동작은 다음과 같다.
제1 고전위 기준전압(Ref_HV1) 보다 제1 저전위 기준전압(Ref_LV1)이 높으므로 상기 제1 비교기(513)는 로직 로우의 제1 비교 신호를 출력한다. 한편, 제2 고전위 기준전압(Ref_HV2) 보다 제2 저전위 기준전압(Ref_LV2)이 높으므로 상기 제2 비교기(514)는 로직 하이의 제2 비교 신호를 출력한다.
이때 로직 로우의 제1 비교 신호 및 로직 하이의 제2 비교 신호를 입력받는 논리합연산기(515)는 로직 하이의 신호를 출력한다.
따라서 상기 포지티브 제어 신호(PD_POS)는 로직 하이의 전압 레벨의 신호를, 상기 네거티브 제어 신호(PD_NEG)는 로직 로우의 전압 레벨의 신호를 출력한다. 여기서, 로직 로우는 상기 네거티브 전원전압(VNEG) 레벨이고, 로직 하이는 상기 포지티브 전원전압(VPOS) 레벨에 해당된다.
한편 상기 포지티브 전원전압 (VPOS)과 상기 네거티브 전원전압(VNEG)이 먼저 파워 오프되고, 상기 저전원전압(VCC)이 나중에 파워 오프되는 경우, 도 8에 도시된 상기 전원 오프 펄스 생성부(510)의 동작은 다음과 같다.
이 경우에는 제1 고전위 기준전압(Ref_HV1)이 제1 저전위 기준전압(Ref_LV1)보다 높으므로 상기 제1 비교기(513)는 로직 하이의 제1 비교신호를 출력한다. 한편, 제2 저전위 기준전압(Ref_LV2) 보다 제2 고전위 기준전압(Ref_HV2)이 높으므로 상기 제2 비교기(514)는 로직 로우의 제2 비교신호를 출력한다.
이때 로직 하이의 제1 비교 신호 및 로직 로우의 제2 비교 신호를 입력받는 논리합연산기(515)는 로직 하이의 신호를 출력한다.
따라서 상기 포지티브 제어 신호(PD_POS)는 로직 하이의 전압 레벨의 신호를, 상기 네거티브 제어 신호(PD_NEG)는 로직 로우의 전압 레벨의 신호를 출력한다.
도 5에 도시된 출력 드라이버(530)에 있어서 상기 포지티브 전압 스위치(531)의 제1 피모스 트랜지스터(MP1) 및 상기 네거티브 전압 스위치(532)의 제1 엔모스 트랜지스터(MN1)는 턴 오프되고, 그라운드 전압 스위치(534)의 제4 엔모스 트랜지스터(MN4)는 턴온된다.
이에 따라 출력 드라이버(530)의 출력노드(Output)에서는 고전원전압과 저전원전압의 파워 오프 순서에 상관없이 그라운드 전압(VSS)이 출력된다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (9)

  1. 포지티브 전원전압(VPOS) 및 네가티브 전원전압(VNEG)을 입력받고 저전원전압(VCC)에 응답하여 포지티브 제어신호(PD_POS) 및 네거티브 제어신호(PD_NEG)를 생성하는 전원 오프 펄스 생성부;
    저전위 데이터 신호(LV_DATA_1 ~ LV_DATA_3)를 고전위 데이터 신호(HV_DATA_1 ~ HV_DATA_3)로 변환하는 레벨 쉬프터; 및
    상기 포지티브 제어신호, 네거티브 제어신호 및 고전위 데이터신호에 응답하여 출력신호를 출력하는 출력 드라이버를 구비하고,
    상기 저전원전압(VCC), 포지티브 전원전압(VPOS) 및 네가티브 전원전압(VNEG)의 전원 오프 순서에 관계없이 상기 출력신호의 전압을 안정화시키는 것을 특징으로 하는 출력 드라이버의 출력전압 안정화 회로.
  2. 제 1 항에 있어서, 상기 출력 드라이버는,
    상기 포지티브 제어신호에 응답하여 상기 포지티브 전원전압(VPOS)을 공급 또는 차단하는 포지티브 전압스위치;
    상기 네거티브 제어신호에 응답하여 상기 네거티브 전원전압(VNEG)을 공급 또는 차단하는 네거티브 전압스위치;
    상기 포지티브 제어신호에 응답하여 그라운드전압(VSS)을 공급 또는 차단하는 그라운드 전압스위치; 및
    상기 포지티브 전압스위치, 네거티브 전압스위치 또는 그라운드 전압스위치로부터 공급된 상기 포지티브 전원전압, 네거티브 전원 전압 또는 그라운드전압(VSS)을 입력받아 상기 고전위 데이터신호에 응답하여 상기 출력신호를 출력하는 출력드라이버 구동부를 포함하는 것을 특징으로 하는 출력 드라이버의 출력전압 안정화 회로.
  3. 제 2 항에 있어서, 상기 포지티브 전압스위치는
    제1 단자가 상기 포지티브 전원전압에 연결되고, 제2 단자가 상기 출력드라이버 구동부에 연결되며 게이트에 상기 포지티브 제어신호가 인가되는 제1 피모스 트랜지스터(MP1)를 구비하는 것을 특징으로 하는 출력 드라이버의 출력전압 안정화 회로.
  4. 제 3항에 있어서, 상기 네거티브 전압스위치는
    제1 단자가 상기 네가티브 전원전압에 연결되고, 제2 단자가 상기 출력드라이버 구동부에 연결되며 게이트에 상기 네가티브 제어신호가 인가되는 제1 엔모스 트랜지스터(MN1)를 구비하는 것을 특징으로 하는 출력 드라이버의 출력전압 안정화 회로.
  5. 제 4항에 있어서, 상기 그라운드 전압스위치는
    제1 단자가 상기 그라운드 전압에 연결되고, 제2 단자가 상기 출력드라이버 구동부에 연결되며 게이트에 상기 포지티브 제어신호가 인가되는 제4 엔모스 트랜지스터(MN4)를 구비하는 것을 특징으로 하는 출력 드라이버의 출력전압 안정화 회로.
  6. 제 5항에 있어서, 상기 출력드라이버 구동부는
    제1 단자에 상기 제1 피모스 트랜지스터의 제2 단자가 연결되고 게이트에 제1 고전위 데이터 신호(HV_DATA_1)가 인가되는 제2 피모스 트랜지스터(MP2);
    제1 단자가 상기 제2 피모스 트랜지스터의 제2 단자에 연결되고 제2 단자가 상기 제1 엔모스 트랜지스터의 제2 단자에 연결되며 게이트에 제3 고전위 데이터 신호(HV_DATA_3)가 인가되는 제2 엔모스 트랜지스터(MN2); 및
    제1 단자에 상기 제2 피모스 트랜지스터의 제2 단자가 연결되고 제2 단자에 그라운드 전압이 연결되고 게이트에 제2 고전위 데이터 신호(HV_DATA_2)가 인가되는 제3 엔모스 트랜지스터(MN3);를 구비하는 것을 특징으로 하는 출력 드라이버의 출력전압 안정화 회로.
  7. 제 1항에 있어서, 상기 전원 오프 펄스 생성부는,
    상기 포지티브 전원전압(VPOS) 및 네가티브 전원전압(VNEG) 으로부터 제1 고전위 기준전압(Ref_HV1) 및 제2 고전위 기준전압(Ref_HV2)을 생성하는 제1 기준값 생성부;
    상기 저전원전압(VCC)으로부터 제1 저전위 기준전압(Ref_LV1) 및 제2 저전위 기준전압(Ref_LV2)을 생성하는 제2 기준값 생성부;
    상기 제1 고전위 기준전압(Ref_HV1) 및 제1 저전위 기준전압(Ref_LV1)을 비교하여 제1 비교신호를 출력하는 제1 비교기;
    상기 제2 저전위 기준전압(Ref_LV2) 및 제2 고전위 기준전압(Ref_HV2)을 비교하여 제2 비교신호를 출력하는 제2 비교기;
    상기 제1 비교신호와 제2 비교신호를 입력받아 논리합 연산을 수행한 후 포지티브 제어 신호(PD_POS)를 출력하는 논리합연산기; 및
    상기 논리합연산기의 출력인 포지티브 제어 신호를 반전시켜 네거티브 제어 신호를 출력하는 인버터를 포함하는 것을 특징으로 하는 출력 드라이버의 출력전압 안정화 회로.
  8. 제 7항에 있어서, 상기 제1 비교기는
    비반전단자에 상기 제1 고전위 기준전압(Ref_HV1)이 입력되고 반전단자에 제1 저전위 기준전압(Ref_LV1)이 입력되는 것을 특징으로 하는 출력 드라이버의 출력전압 안정화 회로.
  9. 제 8항에 있어서, 상기 제2 비교기는
    비반전단자에 상기 제2 저전위 기준전압(Ref_LV2)이 입력되고 반전단자에 제2 고전위 기준전압(Ref_HV2)이 입력되는 것을 특징으로 하는 출력 드라이버의 출력전압 안정화 회로.
KR1020100057413A 2009-11-23 2010-06-17 출력 드라이버의 출력 전압 안정화 회로 KR101105154B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100057413A KR101105154B1 (ko) 2010-06-17 2010-06-17 출력 드라이버의 출력 전압 안정화 회로
PCT/KR2010/008201 WO2011062442A2 (ko) 2009-11-23 2010-11-19 표시장치 구동회로의 출력전압 안정화 회로
US13/511,128 US9143090B2 (en) 2009-11-23 2010-11-19 Output voltage stabilization circuit of display device driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100057413A KR101105154B1 (ko) 2010-06-17 2010-06-17 출력 드라이버의 출력 전압 안정화 회로

Publications (2)

Publication Number Publication Date
KR20110137463A KR20110137463A (ko) 2011-12-23
KR101105154B1 true KR101105154B1 (ko) 2012-01-17

Family

ID=45503701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100057413A KR101105154B1 (ko) 2009-11-23 2010-06-17 출력 드라이버의 출력 전압 안정화 회로

Country Status (1)

Country Link
KR (1) KR101105154B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022203095A1 (ko) 2021-03-22 2022-09-29 주식회사 포스코 황산계 철 전기도금용액의 제2철 이온 제거 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006011A (ko) * 1997-06-30 1999-01-25 김영환 반도체 메모리 소자의 데이터 출력버퍼
KR20040019484A (ko) * 2002-08-28 2004-03-06 한국전자통신연구원 입출력 포트 회로
KR20080101772A (ko) * 2007-05-17 2008-11-21 소니 가부시끼 가이샤 전원 장치, 전원 장치의 동작 방법, 전자 장치, 및 전자장치의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006011A (ko) * 1997-06-30 1999-01-25 김영환 반도체 메모리 소자의 데이터 출력버퍼
KR20040019484A (ko) * 2002-08-28 2004-03-06 한국전자통신연구원 입출력 포트 회로
KR20080101772A (ko) * 2007-05-17 2008-11-21 소니 가부시끼 가이샤 전원 장치, 전원 장치의 동작 방법, 전자 장치, 및 전자장치의 동작 방법

Also Published As

Publication number Publication date
KR20110137463A (ko) 2011-12-23

Similar Documents

Publication Publication Date Title
JP4237696B2 (ja) レギュレータ回路
KR20020048264A (ko) 펌핑 전압 레귤레이션 회로
KR100795694B1 (ko) 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법
US9143090B2 (en) Output voltage stabilization circuit of display device driving circuit
US7432747B1 (en) Gate driving circuit
KR20160025938A (ko) 전원 제어장치
KR101105154B1 (ko) 출력 드라이버의 출력 전압 안정화 회로
JP5806972B2 (ja) 出力ドライバ回路
US9705315B2 (en) Protection circuit for preventing an over-current from an output stage
KR20080038954A (ko) 파워 온 리셋 회로
KR20130064990A (ko) 기준전압생성회로 및 이를 이용한 내부전압생성회로
KR101934417B1 (ko) 전원 회로
US7990672B2 (en) Supervision circuit to detect very fast power supply drops
JP2005217496A (ja) バイアス電圧発生回路
KR101436691B1 (ko) 과전류 보호회로
KR100968594B1 (ko) 전류 제한 방식의 레벨쉬프터
KR101100060B1 (ko) 출력 드라이버의 출력전압 안정화 회로
KR101120941B1 (ko) 시스템 안정화 회로
JP2012169810A (ja) レベルシフト回路
KR101840379B1 (ko) 반도체 장치
KR100885488B1 (ko) 반도체 소자
KR100529385B1 (ko) 내부 전압 발생 회로
US9263988B1 (en) Crystal oscillation circuit
JP2017022684A (ja) 負荷駆動回路
KR101188981B1 (ko) 반도체 소자의 고전압 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 9