JP2005217496A - バイアス電圧発生回路 - Google Patents
バイアス電圧発生回路 Download PDFInfo
- Publication number
- JP2005217496A JP2005217496A JP2004018388A JP2004018388A JP2005217496A JP 2005217496 A JP2005217496 A JP 2005217496A JP 2004018388 A JP2004018388 A JP 2004018388A JP 2004018388 A JP2004018388 A JP 2004018388A JP 2005217496 A JP2005217496 A JP 2005217496A
- Authority
- JP
- Japan
- Prior art keywords
- node
- turned
- normal operation
- pmos
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000087 stabilizing effect Effects 0.000 abstract description 4
- 239000007858 starting material Substances 0.000 description 11
- 230000004913 activation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 起動部20Aの電源電位VCCとノードN4の間に、通常動作時に電圧発生部10の動作を安定させるための最小限度の電流を流すPMOS26と、電源投入時に短時間で電圧発生部10を安定させるための起動電流を流すPMOS27を並列に設ける。そして、電源投入時に制御信号CONと待機信号STBを“L”にして、2つのPMOS26,27をオンにする。通常動作時には、制御信号CONと待機信号STBを、それぞれ“H”,“L”にしてPMOS27をオフにする。更に、待機状態では制御信号CONと待機信号STBを“H”にし、2つのPMOS26,27をオフにして起動部20Aの電流を停止する。
【選択図】 図1
Description
このバイアス電圧発生回路は、基準電圧を発生させる電圧発生部10と、電源投入時にこの電圧発生部10に安定した動作を行わせるための起動部20とで構成されている。
電源投入時には、待機信号STBをレベル“L”にして電源電圧を印加する。これにより、PMOS17,21は、それぞれオフ、オンとなる。PMOS21がオンとなることにより、NMOS22,23に電流が流れ、ノードN4の電位が上昇する。電源投入当初は、電圧発生部10のトランジスタはすべてオフ状態であるので、ノードN4の電位がノードN1の電位よりも高くなり、ダイオード24を介してノードN1に電流が流れる。
(1) 電源投入時
待機信号STBと制御信号CONが“L”に設定され、電源電位VCCに電源電圧が印加される。これにより、PMOS17,26,27は、それぞれオフ、オン、オンとなる。これにより、電源電位VCCからPMOS26,27を介して並列にノードN4に大きな電流が流れ、更にこの電流はNMOS22,23を介して接地電位GNDに流れる。これにより、ノードN4の電位は急激に上昇する。電源投入当初は、電圧発生部10のトランジスタはすべてオフ状態となっているので、ノードN4とノードN1の電位差がダイオード24の順方向電圧以上となり、このダイオード24を介してノードN1にも電流が流れる。
待機信号STBは“L”のままで、制御信号CONが“H”に切り替えられると、通常動作に移行する。通常動作では、制御信号CONが“H”となるので、PMOS27はオフとなる。このとき、待機信号STBは“L”であるので、PMOS17,26は、それぞれオフ、オンの状態が維持される。従って、電源電位VCCから起動部20Aに流れる電流は、PMOS27に対応するものがなくなり、PMOS26を流れるもの、即ちノードN4の電位を保持するための必要最小限の電流となる。なお、電圧発生部10では、所定の基準電圧VREF1,VREF2がそのまま継続して出力される。
通常動作が終了して低消費電力モードにする場合、待機信号STBが“H”に切り替えられると、待機状態に移行する。このとき、制御信号CONは、“H”のままである。これにより、起動部20AのPMOS26,27はオンとなり、この起動部20Aに流れる電流は停止する。
待機状態から通常動作への復帰時には、待機信号STBが“H”から“L”に切り替えられる。このとき、制御信号CONは、“H”のままである。これにより、電圧発生部10及び起動部20Aは、通常動作時の状態に戻り、基準電圧BREF1,VREF2が出力される。
11,14,17,26,27 PMOS
12,16 抵抗
13,15,22,23,28 NMOS
20A,20B 起動部
24 ダイオード
Claims (3)
- 電源電位と第1ノードの間に接続され、第1基準電圧が出力される第2ノードの電位によって導通状態が制御される第1トランジスタと、
第2基準電圧が出力される第3ノードと前記第1ノードの間に接続された第1抵抗と、 前記第3ノードと接地電位の間にダイオード接続された第2トランジスタと、
前記電源電位と前記第2ノードの間にダイオード接続され、該第2ノードの電位によって導通状態が制御される第3トランジスタと、
前記第2ノードと前記接地電位の間に第2抵抗を介して接続され、前記第3ノードの電位によって導通状態が制御される第4トランジスタと、
前記電源電位と前記第2ノードの間に接続され、電源投入時及び通常動作時にオフとなり待機状態時にオンとなる第5トランジスタと、
第4ノードと前記接地電位の間にダイオード接続された第6トランジスタと、
前記第4ノードに陽極が接続され前記第1ノードに陰極が接続されたダイオードと、
前記電源電位と前記第4ノードの間に接続され、電源投入時及び通常動作時に該通常動作に必要な最小限度の電流を流し、待機状態時にはオフとなる第7トランジスタと、
前記電源電位と前記第4ノードの間に接続され、電源投入時に前記第7トランジスタよりも多い電流を流し、通常動作時と待機状態時にはオフとなる第8トランジスタとを、
備えたことを特徴とするバイアス電圧発生回路。 - 前記第4ノードと前記接地電位の間に接続され、電源投入時にオフとなり、通常動作時と待機状態時にはオンとなる第9のトランジスタを設けたことを特徴とする請求項1記載のバイアス電圧発生回路。
- 前記第4ノードと前記接地電位の間に接続され、電源投入時及び通常動作時にオフとなり、待機状態時にはオンとなる第9のトランジスタを設けたことを特徴とする請求項1記載のバイアス電圧発生回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018388A JP4374254B2 (ja) | 2004-01-27 | 2004-01-27 | バイアス電圧発生回路 |
US10/995,408 US7199644B2 (en) | 2004-01-27 | 2004-11-24 | Bias circuit having transistors that selectively provide current that controls generation of bias voltage |
US11/588,216 US7348833B2 (en) | 2004-01-27 | 2006-10-27 | Bias circuit having transistors that selectively provide current that controls generation of bias voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004018388A JP4374254B2 (ja) | 2004-01-27 | 2004-01-27 | バイアス電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217496A true JP2005217496A (ja) | 2005-08-11 |
JP4374254B2 JP4374254B2 (ja) | 2009-12-02 |
Family
ID=34792535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004018388A Expired - Fee Related JP4374254B2 (ja) | 2004-01-27 | 2004-01-27 | バイアス電圧発生回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7199644B2 (ja) |
JP (1) | JP4374254B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9143104B2 (en) | 2012-03-16 | 2015-09-22 | Rohm Co., Ltd. | Audio signal processing circuit, car audio apparatus using the same, audio component apparatus, electronic device and output audio signal generating method |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372321B2 (en) * | 2005-08-25 | 2008-05-13 | Cypress Semiconductor Corporation | Robust start-up circuit and method for on-chip self-biased voltage and/or current reference |
KR101020293B1 (ko) * | 2009-02-12 | 2011-03-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US8384471B2 (en) * | 2010-11-12 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bias circuit with high enablement speed and low leakage current |
CN102395016A (zh) * | 2011-11-23 | 2012-03-28 | 上海大亚科技有限公司 | 机顶盒设备中实现低功率待机的控制电路结构 |
CN115298634B (zh) * | 2020-03-24 | 2023-10-31 | 三菱电机株式会社 | 偏置电路、传感器设备以及无线传感器设备 |
CN114815944B (zh) * | 2022-03-04 | 2024-06-21 | 上海迦美信芯通讯技术有限公司 | Gm偏置电路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4342926A (en) * | 1980-11-17 | 1982-08-03 | Motorola, Inc. | Bias current reference circuit |
US4490632A (en) * | 1981-11-23 | 1984-12-25 | Texas Instruments Incorporated | Noninverting amplifier circuit for one propagation delay complex logic gates |
US5047671A (en) * | 1988-10-13 | 1991-09-10 | Ncr Corporation | CMOS to ECL converter |
JP3238526B2 (ja) * | 1992-06-10 | 2001-12-17 | 松下電器産業株式会社 | 基準電位発生回路とそれを用いた半導体集積回路 |
FR2729259A1 (fr) * | 1995-01-11 | 1996-07-12 | Bouvier Jacky | Procede et dispositif de commande du fonctionnement des moyens electroniques d'un objet portatif alimente a partir de l'energie recue au niveau de son antenne |
KR0148732B1 (ko) * | 1995-06-22 | 1998-11-02 | 문정환 | 반도체 소자의 기준전압 발생회로 |
US5635869A (en) * | 1995-09-29 | 1997-06-03 | International Business Machines Corporation | Current reference circuit |
US6198339B1 (en) * | 1996-09-17 | 2001-03-06 | International Business Machines Corporation | CVF current reference with standby mode |
US5898618A (en) * | 1998-01-23 | 1999-04-27 | Xilinx, Inc. | Enhanced blank check erase verify reference voltage source |
KR100302589B1 (ko) * | 1998-06-05 | 2001-09-22 | 김영환 | 기준전압발생기의스타트업회로 |
JP2001326535A (ja) | 2000-05-16 | 2001-11-22 | New Japan Radio Co Ltd | バイアス回路 |
JP2002042471A (ja) * | 2000-07-26 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置 |
JP4386619B2 (ja) * | 2002-05-20 | 2009-12-16 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2004110863A (ja) * | 2002-09-13 | 2004-04-08 | Renesas Technology Corp | 半導体記憶装置 |
US6667892B1 (en) * | 2002-10-08 | 2003-12-23 | Faraday Technology Corp. | Voltage-averaged temperature compensation method and corresponding circuit thereof |
JP2004247026A (ja) * | 2003-01-24 | 2004-09-02 | Renesas Technology Corp | 半導体集積回路及びicカード |
JP2004318235A (ja) * | 2003-04-11 | 2004-11-11 | Renesas Technology Corp | 基準電圧発生回路 |
JP3830473B2 (ja) * | 2003-07-04 | 2006-10-04 | 沖電気工業株式会社 | 基準電圧発生回路 |
-
2004
- 2004-01-27 JP JP2004018388A patent/JP4374254B2/ja not_active Expired - Fee Related
- 2004-11-24 US US10/995,408 patent/US7199644B2/en not_active Expired - Fee Related
-
2006
- 2006-10-27 US US11/588,216 patent/US7348833B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9143104B2 (en) | 2012-03-16 | 2015-09-22 | Rohm Co., Ltd. | Audio signal processing circuit, car audio apparatus using the same, audio component apparatus, electronic device and output audio signal generating method |
Also Published As
Publication number | Publication date |
---|---|
US20070046365A1 (en) | 2007-03-01 |
US7348833B2 (en) | 2008-03-25 |
US20050162217A1 (en) | 2005-07-28 |
US7199644B2 (en) | 2007-04-03 |
JP4374254B2 (ja) | 2009-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4253720B2 (ja) | パワーオンリセット回路 | |
JP2007026337A (ja) | 電圧レギュレータ | |
JP2006146421A (ja) | レギュレータ回路 | |
TW200522067A (en) | Power-up circuit in semiconductor memory device | |
JP2001222332A (ja) | 基準電圧発生回路 | |
US9660651B2 (en) | Level shift circuit | |
JP4374254B2 (ja) | バイアス電圧発生回路 | |
JP2008234767A (ja) | 電源降圧回路 | |
JP4465283B2 (ja) | 差動増幅回路 | |
JP2007323114A (ja) | レギュレータ回路 | |
JP3967722B2 (ja) | 半導体装置 | |
JP4783223B2 (ja) | 電圧レギュレータ | |
JP2000089837A (ja) | 基準電圧発生回路 | |
JPH1074394A (ja) | 半導体記憶装置 | |
JP4744909B2 (ja) | ヒステリシスコンパレータ | |
JP3830473B2 (ja) | 基準電圧発生回路 | |
JP4249599B2 (ja) | 基準電圧回路 | |
JP5954191B2 (ja) | 電源回路 | |
JP4268890B2 (ja) | 基準電圧発生回路 | |
JP4939285B2 (ja) | レベルシフタ | |
JP4553759B2 (ja) | バイアス回路 | |
JP2006185221A (ja) | 定電流源回路 | |
JP2008136093A (ja) | 発振回路 | |
KR100860976B1 (ko) | 파워업신호 생성장치 | |
JPH07234735A (ja) | 内部電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090304 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090907 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |