JP2006185221A - 定電流源回路 - Google Patents

定電流源回路 Download PDF

Info

Publication number
JP2006185221A
JP2006185221A JP2004378630A JP2004378630A JP2006185221A JP 2006185221 A JP2006185221 A JP 2006185221A JP 2004378630 A JP2004378630 A JP 2004378630A JP 2004378630 A JP2004378630 A JP 2004378630A JP 2006185221 A JP2006185221 A JP 2006185221A
Authority
JP
Japan
Prior art keywords
transistor
circuit
constant current
current source
starting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004378630A
Other languages
English (en)
Other versions
JP4256338B2 (ja
Inventor
Koichi Sakai
弘一 酒井
Yasuyuki Ueki
康之 植木
Saiensu Nakano
宰延州 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP2004378630A priority Critical patent/JP4256338B2/ja
Publication of JP2006185221A publication Critical patent/JP2006185221A/ja
Application granted granted Critical
Publication of JP4256338B2 publication Critical patent/JP4256338B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

【課題】 素子数の少ない回路で確実に起動することが可能な定電流源回路を提供する。
【解決手段】 第1から第4のトランジスタQ1〜Q4および抵抗R1をバンドギャップ型基準電圧回路の回路構成に接続する。Nチャネル・デプレション型の起動用トランジスタQ6を設け、そのドレインはトランジスタQ3、Q4のドレインと共に電源供給端子1aに接続する。起動用トランジスタQ6のゲートはトランジスタQ1のソース、抵抗R1の一端と共にグランドに接続する。起動用トランジスタQ6のソースはトランジスタQ3のドレインに接続し、起動用トランジスタQ6のソースとトランジスタQ1のドレインとの間にドレイン、ゲート間が接続されたトランジスタQ7を接続する。このおトランジスタQ7はレベルシフト回路5を構成し、起動用トランジスタと同一型のトランジスタが使用される。
【選択図】 図1

Description

本発明は、CMOS集積回路技術によって製造される定電流源回路において、素子数の少ない回路で起動を確実に行わせるための技術に関する。
図2は従来の基本的な定電流源回路を示す回路図である。図2において、1aは定電流源回路の高電位側基準電位点としての電源供給端子、1bは低電位側基準電位点としてのグランド端子(以下、グランドと略す)であり、具体的な回路構成は以下のようになっている。
Nチャネル・エンハンスメント型電界効果トランジスタによる第1と第2のトランジスタQ1、Q2を設ける。このトランジスタQ1とQ2の各ゲートを共通接続し、トランジスタQ1のドレイン、ゲート間を接続する。そして、トランジスタQ1のソースはグランドに直接接続し、トランジスタQ2のソースは抵抗R1を介してグランドに接続し、バイアス回路3を構成する。
続いて、Pチャネル・エンハンスメント型電界効果トランジスタによる第3と第4のトランジスタQ3、Q4を設ける。このトランジスタQ3とQ4がカレントミラー回路4を構成するようにトランジスタQ3とQ4の各ゲートを共通接続し、トランジスタQ4のドレイン、ゲート間を接続する。トランジスタQ3とQ4の各ソースは電源供給端子1aに共通接続し、トランジスタQ3のドレインはトランジスタQ1のドレインに接続し、トランジスタQ4のドレインはトランジスタQ2のドレインに接続する。
さらに第4のトランジスタと同一型の出力トランジスタQ5を設け、出力トランジスタQ5のゲートはトランジスタQ4のゲートに、ソースは電源供給端子1aに、ソースは電流出力端子2にそれぞれ接続する。
以上のような構造を持つ図2の定電流源回路では以下のような動作が行われる。
いま、トランジスタQ1とQ2の主電流路には異なる密度の電流が流れているとする。ここでトランジスタQ3とQ4はカレントミラー回路構成しているため、トランジスタQ1とQ2の主電流路を流れる電流の密度の比率は常に一定に保たれる。すると、トランジスタQ1とQ2の各ドレイン間には半導体材料の熱電圧VTに比例した電圧が発生し、抵抗R1には、その電気抵抗と熱電圧VTに応じた電流が流れる。抵抗R1に流れる電流はすなわちトランジスタQ2、Q4の主電流路を流れる電流であり、この電流は、トランジスタQ1とQ2の間、トランジスタQ3とQ4の間の各電流制御動作によって生じた自己帰還バイアス作用を受け、外乱に対して安定した値を維持するようになる。
そして、トランジスタQ4を通過する電流が安定した値を維持することにより、そのゲートがトランジスタQ4のゲートと共通接続された出力トランジスタQ5には安定した電流が流れる。その結果、電流出力端子2から外部に安定した電流(定電流)を供給することが可能になる。
特開2000−181558号 特開2002−124637号 特開2002−328732号
ところで、図2に示すような構成の定電流源回路は、一旦動作を停止すると、電源供給端子に電圧が供給されただけでは起動しない。このため、起動時にはトランジスタQ1のゲートに電流を供給するようなバイアスか、あるいはトランジスタQ4のゲートから電流を引き抜くようなバイアスを供給しなければならない。このバイアスを供給するための機構には、トランジスタQ1〜Q4の動作に悪影響を与えないようにするため、回路の起動後にはバイアスの供給を遮断する機能が要求される。特許文献1乃至特許文献3には、回路の起動後、自動的にバイアスの供給を遮断する機構を備えた定電流源回路あるいは定電圧源回路が開示されている。
各特許文献に開示された回路の詳細な説明は省略するが、特許文献1と特許文献2に開示された回路は、回路の起動後に自動的にバイアスの供給を遮断する機構の素子数が多くなる欠点がある。一方、特許文献3に開示された回路は、回路の起動後に自動的にバイアスの供給を遮断する機構が2つのコンデンサのみで構成されるため、素子数が少なくて済む反面、各トランジスタと供給電圧の仕様によっては回路を確実に起動することができない場合や、出力電流(電圧)が供給電圧の変動の影響を受ける恐れなどがあった。
そこで本発明は、素子数の少ない回路で確実に起動することが可能な定電流源回路を提供することを目的とする。
上記目的を達成するための本発明は、ダイオード接続された第1のトランジスタと、第1のトランジスタとゲートが共通接続された第2のトランジスタと、第1のトランジスタと直列接続された第3のトランジスタと、第2のトランジスタと直列接続された第4のトランジスタとを具備し、該第3と第4のトランジスタがカレントミラー回路を構成する定電流源回路において、その主電流路が第3のトランジスタの主電流路と並列に接続され、その制御端子が定電流源回路の所定の基準電位点に接続されたデプレション型電界効果型トランジスタによる起動用トランジスタを具備することを特徴とする。
従来の構成に比べ、デプレッション型の起動用トランジスタと、必要に応じて設けられるレベルシフト用のトランジスタのみが追加されるため、回路を構成するための素子数が少なくて済む。また、回路の起動後は、回路の動作開始に伴って起動用トランジスタの主電流路の一端の電位が上昇することにより自動的に起動用トランジスタがオフするため、回路を確実に起動できる。
これにより、素子数の少ない回路で確実に起動することが可能な定電流源回路を提供できる。
Nチャネル・エンハンスメント型の第1のトランジスタと第2のトランジスタのゲートを共通接続し、第1のトランジスタのドレイン、ソース間を共通接続する。Pチャネル・エンハンスメント型の第3のトランジスタと第4のトランジスタのゲートを共通接続し、第4のトランジスタのドレイン、ソース間を共通接続する。第1と第3のトランジスタの各ドレインを共通接続し、第2と第4のトランジスタの各ドレインを共通接続する。第2のトランジスタのドレインに抵抗を接続してバンドギャップ型基準電圧回路を構成する。
Nチャネル・デプレション型の起動用トランジスタを設け、そのドレインは第3、第4のトランジスタのドレインと共に電源供給端子に接続する。起動用トランジスタのゲートは第1のトランジスタのソース、抵抗の一端と共にグランドに接続する。起動用トランジスタのソースは第3のトランジスタのドレインに接続し、起動用トランジスタのソースと第1のトランジスタのドレインとの間にレベルシフト用の第5のトランジスタを接続する。なお、第5のトランジスタはそのドレイン、ゲート間が接続された、起動用トランジスタと同一型のトランジスタを使用する。
ゲートがグランドに接続されたデプレション型の起動用トランジスタは、電源が供給された直後に導通状態となる。すると起動用トランジスタを介して第1のトランジスタのゲートとドレインの接続点に僅かながら電流が流入し、第1のトランジスタを導通させるようなバイアスが生じる。これにより第1のトランジスタに電流が流れると第2のトランジスタを介して第4のトランジスタに電流が流れることが可能になる。その結果、第1から第4の各トランジスタに電流が流れ、その電流が規定の電流値になるまで第1、第2、第4、第3の動作ループが循環し、定電流源回路全体が起動する。
定電流源回路が起動し、第1のトランジスタに規定の電流が流れるようになると、起動用トランジスタのソースの電位が上昇し、そのゲートがグランドに接続された起動用トランジスタは逆バイアスを受ける。ここでグランド−ソース間の電位差が起動用トランジスタのしきい値電圧を越える大きさになると、起動用トランジスタはオフ状態となり、動作が自動的に停止することになる。
回路や電圧の仕様によってグランド−ソース間の電位差が起動用トランジスタのしきい値電圧を越えることができない場合には、起動用トランジスタのソースと第1のトランジスタのドレインとの間にレベルシフト回路を設ける。このレベルシフト回路は起動用トランジスタと同一型のダイオード接続した第5のトランジスタで構成される。
素子数の少ない回路で確実に起動することを可能とした本発明による定電流源回路の回路を図1に示した。図1の定電流源回路は、以下の点を除き、基本的な回路構成は図2に示す従来の定電流源回路と同じになっている。
すなわち、その主電流路が第3のトランジスタQ3の主電流路に対して並列に接続され、そのゲートがグランドに接続されたNチャネル・デプレション型電界効果トランジスタによる起動用トランジスタQ6と、第1と第3のトランジスタQ1、Q3の間に直列に接続されたレベルシフト回路5が設けられている。ここでレベルシフト回路5は、その主電流路がトランジスタQ1とQ3の間に直列接続され、そのドレイン、ゲート間が接続された起動用トランジスタQ6と同一型の第5のトランジスタQ7より構成されている。
以上のような構成とした図1の回路は、起動時において以下のように動作する。
回路構成上、起動用トランジスタQ6のグランドに接続されたゲートの電位はゼロ、一方、ソースの電位はトランジスタQ7とトランジスタQ1の各ゲート、ソース間電圧の和(VGS7+VGS1)に等しくなる。
電源供給端子1aに電圧が供給された直後の時、トランジスタQ7とトランジスタQ1に電流が流れていないため、起動用トランジスタQ6のソースの電位は実質ゼロとなる。したがって、しきい値電圧が負の値を持つデプレッション型の起動用トランジスタQ6は導通し、起動用トランジスタQ6を通過した電流はダイオード接続状態のトランジスタQ7とトランジスタQ1を順方向にバイアスする電圧を生じさせる。
トランジスタQ1が導通し、そこに電流が流れると、ゲートが共通接続されたトランジスタQ2は電流の通過が可能になり、ダイオード接続状態のトランジスタQ4からトランジスタQ2に電流が流入する。トランジスタQ3とQ4はカレントミラー回路4を構成しているため、トランジスタQ4に流れる電流に応じた電流がトランジスタQ3に流れる。その結果、トランジスタQ7とトランジスタQ1には起動用トランジスタQ6から流入する電流と合わせてトランジスタQ3から流入する電流とが流入するようになる。そして、トランジスタQ1、Q2、Q4、Q3、Q1・・・の動作順序でもって、各トランジスタQ1〜Q4を流れる電流は定常動作時に生じる規定の電流値に向かって増加していくことになる。
ダイオード接続状態のトランジスタQ7およびトランジスタQ1の各ゲート、ソース間電圧は、そこを流れる電流に応じた値となる。このため、ゲートの電位がゼロに固定されている起動用トランジスタQ6のゲート、ソース間は、電流が流れている状態のトランジスタQ7、Q1の各ゲート、ソース間電圧によって逆バイアスを受ける。トランジスタQ3からトランジスタQ7およびQ1に流入する電流が増加していく過程で、トランジスタQ7とQ1のゲート、ソース間電圧の合成値(VGS7+VGS1)が起動用トランジスタQ6のしきい値電圧の大きさを越えると、起動用トランジスタQ6はオフ状態に転換する。これにより、トランジスタQ1〜Q4を流れる電流が規定値に達し、回路全体が定常動作状態になった時には起動用トランジスタQ6は既に動作を停止しており、そこから流入する電流がトランジスタQ1〜Q4の動作に影響を及ぼすことは無くなる。
ところで、起動用トランジスタQ6に適用されるデプレッション型の電界効果トランジスタは、製品毎の特性(しきい値電圧:Vth、およびVGS=0時のドレイン電流:IDSS)のバラツキが大きく現れることで知られている。このため、図2の従来の回路に起動用トランジスタQ6のみを追加設置しただけの場合、製品によって起動用トランジスタQ6が動作を停止するタイミングがばらつき、最悪のケースでは、回路が起動しない、あるいは起動後にも起動用トランジスタQ6からの電流の流入が止まらない、という事態も発生し得る。
そこで図1の回路のごとくレベルシフト回路5を設けると、起動用トランジスタQ6のしきい値を高くすることができ、特性のバラツキの影響を軽減することが可能になる。なお、具体的にレベルシフト回路5を起動用トランジスタQ6と同一型の第5のトランジスタQ7で構成した場合、起動用トランジスタQ6とトランジスタQ7を同時に形成すれば、製造プロセスの誤差を原因とする起動用トランジスタQ6とトランジスタQ7の特性のバラツキを互いに打ち消すことができるといった利点が有る。
本発明の実施例による定電流源回路の回路図。 従来の基本的な定電流源回路の回路図。
符号の説明
1a:電源供給端子(高電位側基準電位点)
1b:グランド端子(低電位側基準電位点)
2:電流出力端子
3:バイアス回路
4:カレントミラー回路
5:レベルシフト回路
Q1:第1のトランジスタ
Q2:第2のトランジスタ
Q3:第3のトランジスタ
Q4:第4のトランジスタ
Q5:出力トランジスタ
Q6:起動用トランジスタ
Q7:第5のトランジスタ

Claims (4)

  1. ダイオード接続された第1のトランジスタと、該第1のトランジスタとゲートが共通接続された第2のトランジスタと、該第1のトランジスタと直列接続された第3のトランジスタと、該第2のトランジスタと直列接続された第4のトランジスタとを具備し、該第3と第4のトランジスタがカレントミラー回路を構成する定電流源回路において、
    その主電流路が該第3のトランジスタの主電流路と並列に接続され、その制御端子が定電流源回路の所定の基準電位点に接続されたデプレッション型電界効果トランジスタによる起動用トランジスタ
    を具備することを特徴とする定電流源回路。
  2. 前記第1のトランジスタと起動用トランジスタの間にレベルシフト回路が直列接続されたことを特徴とする、請求項1に記載した定電流源回路。
  3. 前記レベルシフト回路が、前記起動用トランジスタと同一型の第5のトランジスタよりなることを特徴とする、請求項2に記載した定電流源回路。
  4. 前記起動用トランジスタが、定常動作状態において規定の電流が流れている前記第1のトランジスタとレベルシフト回路に生じる合成の電位差よりもしきい値電圧の大きさが小さいトランジスタ素子であることを特徴とする、請求項2あるいは請求項3に記載した定電流源回路。
JP2004378630A 2004-12-28 2004-12-28 定電流源回路 Expired - Fee Related JP4256338B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004378630A JP4256338B2 (ja) 2004-12-28 2004-12-28 定電流源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004378630A JP4256338B2 (ja) 2004-12-28 2004-12-28 定電流源回路

Publications (2)

Publication Number Publication Date
JP2006185221A true JP2006185221A (ja) 2006-07-13
JP4256338B2 JP4256338B2 (ja) 2009-04-22

Family

ID=36738286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004378630A Expired - Fee Related JP4256338B2 (ja) 2004-12-28 2004-12-28 定電流源回路

Country Status (1)

Country Link
JP (1) JP4256338B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311984A (ja) * 2007-06-15 2008-12-25 Nec Electronics Corp バイアス回路
JP2017062616A (ja) * 2015-09-24 2017-03-30 ローム株式会社 基準電流源回路および半導体集積回路
JP2020047193A (ja) * 2018-09-21 2020-03-26 エイブリック株式会社 定電流回路
CN117872902A (zh) * 2024-01-17 2024-04-12 南京英锐创电子科技有限公司 一种简单的启动电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311984A (ja) * 2007-06-15 2008-12-25 Nec Electronics Corp バイアス回路
JP2017062616A (ja) * 2015-09-24 2017-03-30 ローム株式会社 基準電流源回路および半導体集積回路
JP2020047193A (ja) * 2018-09-21 2020-03-26 エイブリック株式会社 定電流回路
JP6998850B2 (ja) 2018-09-21 2022-01-18 エイブリック株式会社 定電流回路
CN117872902A (zh) * 2024-01-17 2024-04-12 南京英锐创电子科技有限公司 一种简单的启动电路

Also Published As

Publication number Publication date
JP4256338B2 (ja) 2009-04-22

Similar Documents

Publication Publication Date Title
JP4544458B2 (ja) 半導体装置
JP5097664B2 (ja) 定電圧電源回路
JP2007026337A (ja) 電圧レギュレータ
JP4597044B2 (ja) 逆流防止回路
KR102252365B1 (ko) 과열 보호 회로 및 전압 레귤레이터
JP5279544B2 (ja) ボルテージレギュレータ
US20070139030A1 (en) Bandgap voltage generating circuit and relevant device using the same
CN112527042B (zh) 衬底偏压产生电路
KR102537312B1 (ko) 기준 전압 회로 및 반도체 장치
EP1124170B1 (en) Reference voltage generation circuit including a start-up circuit
TWI672572B (zh) 電壓調節器
JP2009277122A (ja) 電源電圧監視回路
JP2008211707A (ja) 入力回路
JP2004364118A (ja) 出力可変型定電流源回路
JP4256338B2 (ja) 定電流源回路
JP2001022455A (ja) レギュレータ回路
US12032396B2 (en) Voltage generating circuit and semiconductor device for suppressing leakage current
JP3967722B2 (ja) 半導体装置
JP4374254B2 (ja) バイアス電圧発生回路
JP2009065649A (ja) 電源電圧低下検出回路
JP3963597B2 (ja) 短絡保護回路
JPH07121255A (ja) 定電流源回路
JP4415352B2 (ja) スタートアップ回路及びこれを用いた定電流回路
US7652524B2 (en) Voltage source for gate oxide protection
JP4553759B2 (ja) バイアス回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4256338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees