TW201340708A

TW201340708A - 固體攝像裝置及電子機器

Info

Publication number: TW201340708A
Application number: TW102103775A
Authority: TW
Inventors: Yoshiaki Ito; Gen Kasai
Original assignee: Sony Corp
Priority date: 2012-03-19
Filing date: 2013-01-31
Publication date: 2013-10-01
Also published as: CN104205810A; US20150021462A1; US9363454B2; US9900537B2; KR20140134661A; JPWO2013140872A1; US20160198113A1; WO2013140872A1

Abstract

本發明之固體攝像裝置包括：像素部，其具有複數個包含光電轉換部、電荷電壓轉換部、及將蓄積於該光電轉換部之電荷傳輸至該電荷電壓轉換部之傳輸電晶體的像素；及記憶部，其儲存有於藉由特定次數之中間傳輸動作及完全傳輸動作而分割並讀出蓄積於光電轉換部之信號電荷時之中間傳輸動作時對傳輸電晶體之閘極施加之中間電壓之最佳值之資訊。

Description

固體攝像裝置及電子機器

本發明係關於一種固體攝像裝置、及具備其之電子機器。

先前，作為固體攝像裝置，經由MOS(Metal-Oxide-Semiconductor，金屬氧化物半導體)電晶體讀出蓄積於作為光電轉換元件之光電二極體之信號電荷的CMOS(Complementary MOS，互補金屬氧化物半導體)影像感測器使用於各種用途中。

於此種固體攝像裝置中，若使光電二極體之飽和電荷量增大，則存在其飽和電荷量大於將電荷量轉換為電壓信號之浮動擴散(Floating Diffusion)部中可蓄積之最大電荷量之情形。於該情形時，由於無法藉由1次讀出動作將蓄積於光電二極體之電荷量全部傳輸至浮動擴散部，故而進行複數次讀出動作(例如參照專利文獻1及2)。

例如，於專利文獻1中，首先，利用傳輸電晶體分複數次將信號電荷自光電二極體傳輸至浮動擴散部。再者，此時，於中途之傳輸動作(中間傳輸動作)中，對傳輸電晶體之閘極施加中間電壓。繼而，於專利文獻1中，將分複數次讀出之複數個信號合成，而生成與蓄積於光電二極體之信號電荷相對應之電壓信號。

又，於專利文獻2中，記載有將分複數次讀出蓄積於光電二極體之信號電荷時之中間電壓反饋控制為最佳值之方法。於專利文獻2之方法中，於使像素部內之一部分像素強制性飽和之後，基於該像素之飽和電荷量與在中間傳輸動作(中途之讀出動作)後殘留於光電二極體中之電荷量，而最佳控制中間電壓。

[先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開2010-226679號公報

[專利文獻2]日本專利特開2010-109677號公報

如上所述，先前提出有各種於固體攝像裝置中分複數次讀出蓄積於光電二極體之信號電荷的方法。然而，將蓄積於光電二極體之信號電荷傳輸至浮動擴散部時所使用之傳輸電晶體通常係由MOSFET(MOS Field Effect Transistor，金氧半場效電晶體)構成。

MOSFET雖因其構造簡單而容易微細化，但其元件特性(電氣特性)易產生差異。於半導體積體電路之製造製程中，其製造條件易產生波動，該製造條件之波動會對MOSFET之形狀或物性條件造成影響，且該影響表現為MOSFET之電気特性之差異。

若存在如上所述之MOSFET之電性特性之差異(性能差異)，則自包含包括MOSFET之傳輸電晶體之像素中讀出像素信號時之性能亦會於每個像素中變動。尤其是於分複數次讀出蓄積於光電二極體之信號電荷之構成之固體攝像裝置中，傳輸電晶體之性能差異對中間傳輸動作時之讀出性能之影響變大。

因此，於分複數次讀出蓄積於光電二極體之信號電荷之構成之固體攝像裝置、及具備其之電子機器中，較理想為降低上述傳輸電晶體之性能差異之影響。

本發明之一實施形態之固體攝像裝置包括像素部與記憶部，各部之構成如下。像素部具有複數個包含光電轉換部、電荷電壓轉換部、及將蓄積於光電轉換部之電荷傳輸至電荷電壓轉換部之傳輸電晶體的像素。而且，於記憶部中儲存有於藉由特定次數之中間傳輸動作及完全傳輸動作分割讀出蓄積於光電轉換部之信號電荷時之中間傳輸動作時對傳輸電晶體之閘極施加之中間電壓之最佳值之資訊。

本發明之一實施形態之電子機器包括上述本發明之固體攝像裝置、及對固體攝像裝置之輸出信號實施特定處理之信號處理電路。

再者，於本說明書中，所謂「完全傳輸動作」係指於將蓄積於光電轉換部之信號電荷由傳輸電晶體分複數次傳輸(讀出)至電荷電壓轉換部之一系列動作中，最後進行之傳輸動作(讀出動作)。又，於本說明書中，所謂「中間傳輸動作」係指在將蓄積於光電轉換部之信號電荷由傳輸電晶體分複數次傳輸至電荷電壓轉換部之一系列動作中，在完全傳輸動作之前進行之傳輸動作。進而，於本說明書中，所謂「中間電壓」係指較對傳輸電晶體之閘極施加之低位準之電壓大、且較在完全傳輸動作時對傳輸電晶體之閘極施加之高位準之電壓小的電壓。

如上所述，本發明之一實施形態之固體攝像裝置包括儲存有於中間傳輸動作時對傳輸電晶體之閘極施加之中間電壓之最佳值之資訊的記憶部。因此，根據本發明，可使用儲存於記憶部中之中間電壓之最佳值進行中間傳輸動作，且可降低因上述傳輸電晶體之性能差異而導致之對讀出性能之影響。

1‧‧‧固體攝像裝置

10‧‧‧像素部

11‧‧‧感測器控制電路

12‧‧‧垂直掃描電路

13‧‧‧行處理部

14‧‧‧數位處理電路

15‧‧‧參照信號生成電路

16‧‧‧記憶部

17‧‧‧中間電壓生成電路

18‧‧‧寫入控制部

20‧‧‧像素

21‧‧‧光電轉換部

22‧‧‧傳輸電晶體

23‧‧‧放大電晶體

24‧‧‧重設電晶體

25‧‧‧選擇電晶體

26‧‧‧電荷電壓轉換部

30‧‧‧單位電路

31‧‧‧類比CDS電路

32‧‧‧類比記憶體

33‧‧‧類比相加/非相加電路

34‧‧‧AD轉換電路

35‧‧‧數位CDS電路

36‧‧‧數位記憶體

37‧‧‧數位相加/非相加電路

50‧‧‧檢查機器

51‧‧‧中間電壓設定部

100‧‧‧相機

101‧‧‧固體攝像裝置

102‧‧‧光學系統

103‧‧‧快門裝置

104‧‧‧驅動電路

105‧‧‧信號處理電路

FD‧‧‧浮動擴散部

PD‧‧‧光電二極體

Qc‧‧‧中間電壓保持電荷量

Qfd‧‧‧飽和電荷量

Qm‧‧‧傳輸電荷量

Qs‧‧‧飽和電荷量

RAMP‧‧‧參照信號

RST‧‧‧重設信號

S_COM‧‧‧比較器之輸出信號

S_VSL‧‧‧像素信號

T0~T6‧‧‧時刻

t0‧‧‧時刻

t1‧‧‧時刻

t2‧‧‧時刻

t3‧‧‧時刻

t4‧‧‧時刻

t5‧‧‧時刻

t6‧‧‧時刻

t7‧‧‧時刻

t8‧‧‧時刻

t9‧‧‧時刻

TRG‧‧‧傳輸信號

VDD‧‧‧電源電壓

Vm‧‧‧中間電壓

Vm_0‧‧‧初始值

Vm_s‧‧‧中間電壓

Vm_max‧‧‧最大值

VSL‧‧‧垂直信號線

WDMOF‧‧‧輸出資料

WDMOF_0‧‧‧最小值

WDMOF_max‧‧‧最大值

△V‧‧‧電位差信號

圖1A係用以說明傳輸電晶體之性能差異之影響之圖。

圖1B係用以說明傳輸電晶體之性能差異之影響之圖。

圖1C係用以說明傳輸電晶體之性能差異之影響之圖。

圖2係本發明之一實施形態之固體攝像裝置之概略方塊構成圖。

圖3係本發明之一實施形態之固體攝像裝置之各像素、及與各像素相對應而設置之行處理部內之單位電路之概略構成圖。

圖4係用以說明行處理部內之單位電路之動作之各種信號之時序圖。

圖5係用以求出固體攝像裝置之最佳中間電壓之測定系統之概略構成圖。

圖6係表示固體攝像裝置之最佳中間電壓之設定動作之順序的流程圖。

圖7係用以說明固體攝像裝置之最佳中間電壓之設定動作之各種信號之時序圖。

圖8A係表示最佳中間電壓之設定動作時之電荷之傳輸動作之情況之圖。

圖8B係表示接著圖8A之電荷之傳輸動作之情況之圖。

圖8C係表示接著圖8B之電荷之傳輸動作之情況之圖。

圖8D係表示接著圖8C之電荷之傳輸動作之情況之圖。

圖9係用以說明求出各像素之中間電壓之最佳值之方法之圖。

圖10係表示本發明之應用固體攝像裝置之電子機器之一例之圖。

以下，一面參照圖式一面以下述順序說明本發明之實施形態之固體攝像裝置、及具備其之電子機器之一例。然而，本發明並不限定於下述例。

1.固體攝像裝置之構成

2.中間電壓之最佳值之設定方法

3.電子機器(應用例)之構成

<1.固體攝像裝置之構成>

於本實施形態中，說明利用傳輸電晶體將蓄積於光電二極體(以下，記作PD)之信號電荷分複數次傳輸至浮動擴散部(以下，記作FD部)之方式之固體攝像裝置之構成例。再者，以下將此種方式稱為「分割讀出方式」。於該分割讀出方式中，最終將例如分割而讀出之複數個像素信號(輸出資料)相加而輸出。

[傳輸電晶體之性能差異之影響]

首先，在說明本實施形態之分割讀出方式之固體攝像裝置之具體構成之前，就於該方式之固體攝像裝置中，因傳輸電晶體之性能差異而導致可能產生之事象進行簡單說明。

於分割讀出方式中，較理想為使即將進行完全傳輸動作之前殘留於PD中之電荷量Qc為FD部中可蓄積之最大電荷量(飽和電荷量Qfd)以下。即，較理想為在於完全傳輸動作時所讀出之電荷量Qc、每個中間傳輸動作所讀出之電荷量Qm、PD之飽和電荷量Qs、及FD部之飽和電荷量Qfd之間，下述式(1)之關係成立。再者，下述式(1)中之「n」為中間傳輸動作之次數。

Qs-n×Qm=Qc≦Qfd…(1)

於圖1A及圖1B中表示滿足上述式(1)之條件之情形時之PD之飽和電荷量Qs、每個中間傳輸動作所讀出之電荷量Qm、及於完全傳輸動作時所讀出之電荷量Qc之關係。再者，圖1A係成為Qc=Qfd之情形之一例，圖1B係成為Qc<Qfd之情形之一例。又，於圖1C中表示未滿足上述式(1)之條件之情形時之PD之飽和電荷量Qs、每個中間傳輸動作所讀出之電荷量Qm、及於完全傳輸動作時所讀出之電荷量Qc之關係。

如圖1A及圖1B所示，於在完全傳輸動作時所讀出之電荷量Qc、即在即將進行完全傳輸動作之前殘留於PD中之電荷量為FD部之飽和電荷量Qfd以下之情形時，於完全傳輸動作時，FD部中不易溢出電荷。因此，於此種情形時，可準確地讀出與PD中所蓄積之電荷量相對應之資料(像素信號)。再者，以下，將完全傳輸動作時所讀出之電荷量Qc(即將進行完全傳輸動作之前殘留於PD中之電荷量)稱為中間電壓保持電荷量Qc。

另一方面，如圖1C所示，於每個中間傳輸動作之傳輸電荷量(Qm)相對較小之情形(中間電壓較低之情形)時，有時中間電壓保持電荷量Qc會變得大於FD部之飽和電荷量Qfd。於此種情形時，中間電壓保持電荷量Qc中之超過FD部之飽和電荷量Qfd之部分的電荷量自FD部溢出。因此，於此種情形時，難以準確地讀出與PD中所蓄積之電荷量相對應之資料(像素信號)。

如上所述，中間電壓保持電荷量Qc依存於每個中間傳輸動作之傳輸電荷量(Qm)而變化，每個中間傳輸動作之傳輸電荷量(Qm)根據於中間傳輸動作時對傳輸電晶體之閘極施加之中間電壓而變化。因此，於分割讀出方式中，為了準確地讀出與PD中所蓄積之電荷量相對應之資料，較理想為於各像素中以滿足上述式(1)之條件之方式設定中間電壓。

然而，若每個像素在傳輸電晶體之性能上存在差異，則即便施加至各像素之傳輸電晶體上之中間電壓相同，PD及FD部間之勢壘之高度(電位)亦會於每個像素中變動。於該情形時，在中間傳輸動作時所傳輸之電荷量Qm於每個像素中不同，最終中間電壓保持電荷量Qc亦於每個像素中不同。即，若每個像素存在傳輸電晶體之性能差異，則有可能存在不滿足上述式(1)之條件之像素，於該情形時，難以準確地再現圖像資料。

再者，於上述專利文獻1中，並未考慮如上所述之傳輸電晶體之性能差異之影響。又，於上述專利文獻2中，雖對一部分像素測定中間電壓保持電荷量Qc而對中間電壓進行最佳控制，但未對通常之攝像動作中使用之像素實施該最佳控制。即，於上述專利文獻2中，亦有可能產生不滿足上述式(1)之條件之像素。

因此，以下說明如在信號電荷之讀出時於所有像素中滿足上述式(1)之條件之構成的固體攝像裝置之一例。

[固體攝像裝置之構成]

於圖2中表示本發明之一實施形態之分割讀出方式之固體攝像裝置之概略構成。再者，圖2係固體攝像裝置整體之概略方塊構成圖。

固體攝像裝置1係CMOS影像感測器，且包括像素部10、感測器控制電路11、垂直掃描電路12、及行處理部13。又，固體攝像裝置1包括數位處理電路14、參照信號生成電路15(DAC：Digital to Analog Converter，數位類比轉換器)、記憶部16、中間電壓生成電路17、及寫入控制部18。

像素部10包含呈矩陣狀二維配置之複數個單位像素20(以下，簡稱為像素20)。再者，關於像素20之內部構成，將於下文進行詳細敍述。又，像素部10包括針對呈矩陣狀二維配置之像素20之每一列沿列方向形成之各種像素驅動線(未圖示)、及針對每一行沿行方向形成之垂直信號線VSL。再者，各種像素驅動線係連接於垂直掃描電路12(未圖示)，垂直信號線VSL係連接於行處理部13。

感測器控制電路11係由生成固體攝像裝置1之各種動作之時序信號之例如時序發生器(timing generator)等構成。而且，感測器控制電路11中所生成之各種時序信號係供給至垂直掃描電路12、行處理部13等，並基於該等時序信號驅動控制各部。

垂直掃描電路12係由例如移位暫存器(shift register)、位址解碼器(address decoder)等電路元件構成，對像素部10之各像素20輸出各種驅動信號，而驅動各像素20，並自各像素20中讀出信號。

行處理部13包含複數個對輸出至垂直信號線VSL之類比像素信號(電壓信號)實施特定處理之單位電路30。單位電路30係針對每個垂直信號線VSL而設置。

於各單位電路30中，對於經由對應之垂直信號線VSL而獲得之像素信號(電壓信號)，不僅進行AD(Analog to Digital，類比數位)轉換處理，而且於其前後進行CDS(Correlated Double Sampling，相關雙取樣)處理。即，於單位電路30中，對經由垂直信號線VSL而獲得之像素信號，實施雙重雜訊消除方式之信號處理。再者，關於單位電路30之內部構成及動作將於下文進行詳細敍述。

數位處理電路14對自行處理部13輸出之數位像素信號(計數數量)進行各種信號處理。例如，數位處理電路14將所輸入之計數數量轉換為對應之輸出碼。

參照信號生成電路15生成對像素信號進行AD轉換時使用之參照信號(參照電壓)，並將該參照信號供給至行處理部13內之下述AD轉換電路34(比較器)。再者，於本實施形態中，參照信號生成電路15不僅於通常動作時，於出貨前進行之中間電壓之最佳值之設定動作時亦生成參照信號而輸出。

記憶部16包含例如可電性程式化之保險絲(eFuse：電保險絲)等記憶元件。再者，就固體攝像裝置1之製作容易性之觀點而言，作為記憶部16，較佳為使用可與構成像素20之MOS電晶體之形成步驟同時製作之構成之記憶元件。於此種觀點中，較佳為使記憶部16包含可電性程式化之保險絲(eFuse)。

於記憶部16中儲存有例如在中間電壓之最佳值等像素信號之讀出時所需之各種資訊。於本實施形態中，在像素部10內之所有像素20中，使如讀出時滿足上述式(1)之條件之中間電壓之最佳值(下述最佳中間電壓Vmo)之資訊記憶於記憶部16中。又，記憶部16連接於中間電壓生成電路17，於像素信號之讀出時，將儲存於記憶部16中之中間電壓之最佳值之資訊輸出至中間電壓生成電路17。

再者，於本實施形態中，作為讀出時所需之各種資訊，亦可將每個像素20之中間電壓之最佳值(下述最佳值Vmd)全部儲存於記憶部 16中。又，亦可將中間傳輸動作之次數(上述式(1)中之n)與中間電壓之最佳值一併儲存於記憶部16中。例如，亦可將相對於各種中間傳輸動作之次數分別對應之中間電壓之最佳值儲存於記憶部16中。藉由將此種資訊儲存於記憶部16中，而可根據中間傳輸之次數適當地選擇中間電壓之最佳值。然而，在固體攝像裝置1中，於預先已決定中間傳輸動作之次數之情形時，亦可不將中間傳輸動作之次數之資訊儲存於記憶部16中。再者，中間傳輸之次數n係考慮例如PD21(參照下述圖3)之飽和電荷量Qs及FD部26(參照圖3)之飽和電荷量Qfd之設計值、或固體攝像裝置1之訊框率規格等而設定。

中間電壓生成電路17係於中間傳輸動作時，基於自記憶部16輸入之中間電壓之最佳值之資訊，生成與該資訊相對應之中間電壓，並將該生成之中間電壓供給至下述傳輸電晶體22之閘極。又，中間電壓生成電路17於固體攝像裝置1之出貨前進行之中間電壓之最佳值之設定動作中，亦生成該動作中所使用之各種值之中間電壓。

寫入控制部18係連接於記憶部16，並將出貨前決定之中間電壓之最佳值之資訊寫入至記憶部16中。又，寫入控制部18可電性連接於下述外部之檢查機器50(參照下述圖5)，且可取得由外部之檢查機器50測定之中間電壓之最佳值。再者，於本實施形態中，雖對包含寫入控制部18之固體攝像裝置1之構成例進行說明，但本發明並不限定於此。亦可設為藉由下述外部之檢查機器50直接將中間電壓之最佳值寫入至記憶部16之構成，於該情形時，亦可不設置寫入控制部18。

又，雖於圖2中未表示，但固體攝像裝置1亦包含依序選擇掃描行處理部13內針對每個垂直信號線VSL而設置之單位電路30的水平掃描電路。藉由該水平掃描電路之選擇掃描，將由行處理部13之各單位電路30進行信號處理後之像素信號依序輸出至數位處理電路14。

[像素之構成]

其次，一面參照圖3，一面簡單地說明各像素20之構成。再者，圖3係像素20及與其連接之單位電路30之概略構成圖。又，於圖3中表示中間傳輸動作之次數為1次之情形時之單位電路30之構成。

像素20包括1個PD21(光電轉換部)、包含相對於該PD21而設置之MOS電晶體之各種主動元件、及FD部26(電荷電壓轉換部)。在圖3所示之例中，像素20包括傳輸電晶體22、放大電晶體23、重設電晶體24、及選擇電晶體25作為各種主動元件。

即，此處係說明像素20為4電晶體型之像素之例。再者，本發明並不限定於此，亦可為像素20不包含選擇電晶體25之3電晶體型之像素。進而，此處表示各種電晶體由載體極性為N型之MOS電晶體構成之例。又，於該例中，對於1個像素20，在列方向上設置傳輸配線、重設配線、及選擇配線之3根信號配線(未圖示)，在行方向上設置垂直信號線VSL。

PD21將入射光轉換(光電轉換)為與入射光之光量相對應之量之電荷(此處為電子)。又，使PD21之陽極接地。再者，於本實施形態中，雖說明使用光電二極體作為光電轉換元件之例，但本發明並不限定於此，例如，亦可使用光閘作為光電轉換元件。

傳輸電晶體22係設置於PD21之陰極與FD部26之間。傳輸電晶體22於自垂直掃描電路12經由傳輸配線對其閘極輸入高位準之信號時成為接通狀態，將由PD21進行光電轉換後之電荷(電子)傳輸至FD部26。再者，傳輸至FD部26之電荷於FD部26中轉換為電壓(電位)。

放大電晶體23之閘極係連接於FD部26。又，放大電晶體23之汲極係連接於電源電壓VDD之供給端子，放大電晶體23之源極係經由選擇電晶體25而連接於垂直信號線VSL。放大電晶體23將FD部26之電位(電壓信號)放大，並將該放大信號作為光蓄積信號(像素信號)輸出至選擇電晶體25。

重設電晶體24係設置於電源電壓VDD之供給端子與FD部26之間。重設電晶體24於自垂直掃描電路12經由重設配線對其閘極輸入高位準之信號時成為接通狀態，將FD部26之電位重設為電源電壓VDD。

選擇電晶體25係設置於放大電晶體23與垂直信號線VSL之間。選擇電晶體25於自垂直掃描電路12經由選擇配線對其閘極輸入高位準之信號時成為接通狀態，將由放大電晶體23放大後之電壓信號輸出至垂直信號線VSL。即，於4電晶體型之固體攝像裝置1中，像素20之選擇及非選擇之切換係由選擇電晶體25控制。再者，輸出至垂直信號線VSL之各像素20之電壓信號係傳輸至對應之下述類比CDS電路31。

[單位電路之構成]

其次，一面參照圖3及4，一面說明針對每個垂直信號線VSL而設置之行處理部13內之單位電路30之內部構成及動作。

再者，圖4係用以說明單位電路30內之各部之動作之各種信號之時序圖。具體而言，於圖4中表示供給至各像素20之傳輸信號(TRG)、輸出至垂直信號線VSL之像素信號(S_VSL)、比較器之輸出信號(S_COM)、參照信號(RAMP)、及類比CDS處理後之信號(△V)之時序圖。於圖4中，為了方便說明，而重疊記載參照信號(RAMP)與類比CDS處理後之信號(△V)。

如圖3所示，單位電路30包括類比CDS電路31、類比記憶體32、類比相加/非相加電路33、AD轉換電路34、數位CDS電路35、數位記憶體36、及數位相加/非相加電路37。類比CDS電路31、類比記憶體32、類比相加/非相加電路33、AD轉換電路34、數位CDS電路35、數位記憶體36、及數位相加/非相加電路37係自像素部10側起依序串聯連接。

類比CDS電路31對經由對應之垂直信號線VSL而獲得之像素信號 S_VSL(電壓信號)進行相關雙取樣處理(類比CDS處理)。具體而言，於類比CDS電路31中，首先，在輸出至垂直信號線VSL之像素信號S_VSL中，以P相期間(重設期間)之特定時序T1檢測P相之電壓位準(參照圖4)。繼之，類比CDS電路31以時序T1進行檢測並以電壓位準作為基準(例如零)，記憶於包含電容等之記憶體(未圖示)中。其後，類比CDS電路31以D相期間(信號傳輸期間)之特定時序T5檢測D相之電壓位準(參照圖4)，並檢測該電壓位準與P相之電壓位準(基準位準)之電位差。繼而，類比CDS電路31係如圖4所示般，將以P相之電壓位準為基準位準之電位差信號△V輸出至類比記憶體32。

藉由實施上述類比CDS處理，而可去除例如由重設雜訊、放大電晶體之閾值差異等引起之像素固有之固定圖像雜訊。再者，於本實施形態中，上述類比CDS處理係於每個中間傳輸動作及每個完全傳輸動作中實施，並將各傳輸動作中所獲得之電位差信號△V(輸出資料：圖3中之DataA0及DataB0)個別地輸出至類比記憶體32。

類比記憶體32暫時儲存自類比CDS電路31輸出之類比輸出資料(電位差信號△V)。再者，由於在本實施形態中以分割讀出方式讀出像素信號，故而類比記憶體32暫時儲存分別在中間傳輸動作時及完全傳輸動作時自類比CDS電路31輸出之輸出資料(DataA0及DataB0)。

類比相加/非相加電路33取得儲存於類比記憶體32中之中間傳輸動作時之類比輸出資料(DataA0)、及完全傳輸動作時之類比輸出資料(DataB0)。繼之，類比相加/非相加電路33根據各傳輸動作時之輸出資料之位準，對中間傳輸動作時之類比輸出資料(DataA0)、及完全傳輸動作時之類比輸出資料(DataB0)實施相加處理或非相加處理。繼而，類比相加/非相加電路33將經實施相加處理或非相加處理之資料(DataC0)輸出至AD轉換電路34。再者，類比相加/非相加電路33中之輸出資料之相加及非相加處理雖可與數位相加/非相加電路37中之下述處理同樣地進行，但於本實施形態中，類比相加/非相加電路33僅進行相加處理。

雖未圖示，但AD轉換電路34包含比較器，藉由比較器將對應之自類比相加/非相加電路33輸出之信號(電位差信號△V)之電壓位準與自參照信號生成電路15輸入之參照信號(RAMP)之電壓位準進行比較。繼而，AD轉換電路34係如圖4所示般，於兩信號之輸出位準變為彼此相同之時刻T2及T6時生成信號位準反轉之信號(比較結果：S_COM)。

再者，於本實施形態中，於AD轉換處理之前段進行類比CDS處理。因此，於AD轉換電路34中，對自類比相加/非相加電路33輸出之經類比CDS處理之P相及D相之信號(電位差信號△V)分別實施上述比較處理。繼而，AD轉換電路34分別於中間傳輸動作及完全傳輸動作中，將藉由比較器而獲得之P相及D相之比較結果(S_COM)輸出至數位CDS電路35。

雖未圖示，但數位CDS電路35包含計數部。計數部計測(計數)至來自類比相加/非相加電路33之輸出信號(電位差信號△V)之電壓位準變為與自參照信號生成電路15輸出之參照信號(RAMP)之電壓位準相同之位準為止之時間(比較期間)。此時，計數部基於AD轉換電路34內之比較器之比較結果(S_COM)，將其計數動作切換為遞增計數動作及遞減計數動作中之任一者。

具體而言，計數部於P相之比較期間(圖4中之時刻T0~T2之期間)且比較器之輸出信號S_COM為高位準之期間進行遞減計數動作。又，於D相之比較期間(圖4中之時刻T4~T6之期間)且比較器之輸出信號S_COM為低位準之期間進行遞增計數動作。藉此，於遞增計數動作結束後所獲得之計數數量成為自D相之比較期間之計數數量之絕對值中減去P相之比較期間之計數數量之絕對值所得之值。即，D相之計數動作中最終所獲得之計數數量成為實施數位CDS處理後之輸出資料。藉由該數位CDS處理，可消除類比CDS電路31或AD轉換電路34等之特性差異之影響。

繼而，數位CDS電路35將最終獲得之D相之計數數量(數位CDS處理後之輸出資料)輸出至數位記憶體36。再者，由於在本實施形態中以分割讀出方式讀出像素信號，故而數位CDS電路35將分別於中間傳輸動作時及完全傳輸動作時獲得之D相之計數數量(圖3中之DataA及DataB)輸出至數位記憶體36。

數位記憶體36暫時儲存自數位CDS電路35輸出之計數數量(數位輸出資料)。再者，此時，數位記憶體36暫時儲存分別於中間傳輸動作時及完全傳輸動作時自數位CDS電路35輸出之計數數量(DataA及DataB)。

數位相加/非相加電路37取得儲存於數位記憶體36中之分別於中間傳輸動作時及完全傳輸動作時獲得之計數數量(DataA及DataB)。繼而，數位相加/非相加電路37根據各傳輸動作時之輸出資料之位準，對中間傳輸動作時之數位輸出資料(DataA)、及完全傳輸動作時之數位輸出資料(DataB)實施相加處理或非相加處理。繼而，數位相加/非相加電路37將實施過相加處理或非相加處理之輸出資料(DataC)輸出至數位處理電路14。

此處，具體說明利用數位相加/非相加電路37進行之相加處理及非相加處理之內容。數位相加/非相加電路37於以下之情況A及B之情形時進行相加處理。再者，此處，對中間傳輸動作為1次之情形進行說明。

(情況A)

於中間傳輸動作時之輸出資料(DataA)之位準及完全傳輸動作時之輸出資料(DataB)之位準皆為特定之上限閾值ThH及下限閾值ThL之間之值之情形時，數位相加/非相加電路37將兩者之輸出資料相加。繼而，數位相加/非相加電路37將相加所得之資料(DataC=DataA+DataB)輸出至數位處理電路14。

再者，輸出資料之上限閾值ThH及下限閾值ThL可根據例如假設之雜訊量、中間電壓Vm之值等而任意地設定。例如，輸出資料之上限閾值ThH可設定為與FD部26之飽和電荷量Qfd之3/4之電荷量(3Qfd/4)相對應之輸出資料等。又，下限閾值ThL可設定為例如與FD部26之飽和電荷量Qfd之1/4之電荷量(Qfd/4)相對應之輸出資料等。

(情況B)

於將蓄積於FD21之電荷以2次傳輸動作分割傳輸至FD部26之情形時，於PD21飽和之狀態下，以於中間傳輸動作中將PD21之飽和電荷量Qs之約一半左右之電荷傳輸至FD部26之方式，設定中間電壓Vm。因此，例如，於中間傳輸動作時所傳輸之電荷量接近PD21之飽和電荷量Qs之約一半左右之情形(DataA之位準在某種程度上較大之情形)時，在即將進行完全傳輸動作之前殘留於PD21中之電荷量亦成為PD21之飽和電荷量Qs之約一半左右。即，於中間傳輸動作時之輸出資料(DataA)之位準大於上限閾值ThH之情形時，於完全傳輸動作時傳輸至FD部26之電荷量變為PD21之飽和電荷量Qs之約一半左右，變得非常大。於該情形時，完全傳輸動作時之計數數量變為滿數值。因此，於該情形時，數位相加/非相加電路37將對中間傳輸動作時之輸出資料(DataA)相加滿數值所得之資料(DataC=DataA+滿數值)輸出至數位處理電路14。又，於該情形時，亦可不讀出完全傳輸動作時之輸出資料(DataB)。

另一方面，於以下之情況C及D之情形時，數位相加/非相加電路37進行非相加處理。

(情況C)

在中間傳輸動作時之輸出資料(DataA)之位準小於下限閾值ThL之情形時，認為中間傳輸動作時之輸出資料(DataA)為雜訊。因此，於該情形時，不使用中間傳輸動作時之輸出資料(DataA)。即，於該情形時，數位相加/非相加電路37不將中間傳輸動作時之輸出資料(DataA)與完全傳輸動作時之輸出資料(DataB)相加，而僅將完全傳輸動作時之輸出資料(DataB)作為輸出資料(DataC)輸出。

(情況D)

於完全傳輸動作時之輸出資料(DataB)之位準小於下限閾值ThL之情形時，認為中間傳輸動作時之輸出資料(DataA)為假資料。因此，於該情形時，不使用中間傳輸動作時之輸出資料(DataA)。即，於該情形時，數位相加/非相加電路37不將中間傳輸動作時之輸出資料(DataA)與完全傳輸動作時之輸出資料(DataB)相加，而僅將完全傳輸動作時之輸出資料(DataB)作為輸出資料(DataC)輸出。

<2.中間電壓之最佳值之設定方法>

其次，對本實施形態中之中間電壓之最佳值(以下，稱為最佳中間電壓Vmo)之設定方法進行說明。再者，於本實施形態中，最佳中間電壓Vmo之測定及設定係於固體攝像裝置1之出貨前進行。

[中間電壓設定系統之構成]

於圖5中表示用以進行固體攝像裝置1之最佳中間電壓Vmo之測定及設定之中間電壓設定系統之概略方塊構成。中間電壓設定系統係如圖5所示般，包括檢查對象之固體攝像裝置1與設置於其外部之檢查機器50。

檢查機器50包含中間電壓設定部51。再者，雖於圖5中未圖示，但檢查機器50包含用以控制最佳中間電壓Vmo之設定動作之控制部。又，於本實施形態中，既可使檢查機器50包含在最佳中間電壓Vmo之設定動作時照射於像素部10之受光部之均勻光之檢查用光源，亦可使該檢查用光源與檢查機器50分別設置。

中間電壓設定部51係連接於固體攝像裝置1內之數位處理電路14，且於下述最佳中間電壓Vmo之設定動作時，取得對各像素20施加各種中間電壓Vm時所獲得之輸出資料。又，中間電壓設定部51基於所取得之各種輸出資料，求出各像素20之中間電壓Vm之最佳值Vmd。再者，如上所述，由於各像素20內之傳輸電晶體存在性能差異，故而各像素20之中間電壓Vm之最佳值Vmd亦會產生差異。

進而，中間電壓設定部51自針對每個像素20而求出之中間電壓Vm之最佳值Vmd中決定在所有像素20中如於讀出時滿足上述式(1)之條件之最佳中間電壓Vmo。於本實施形態中，自針對每個像素20而求出之最佳之中間電壓Vmd中，選擇其最大值，並將該最大值設為最佳中間電壓Vmo。

又，中間電壓設定部51係連接於固體攝像裝置1內之寫入控制部18，並將求出之最佳中間電壓Vmo輸出至寫入控制部18。再者，寫入控制部18將自中間電壓設定部51輸入之最佳中間電壓Vmo寫入至記憶部16。

[最佳中間電壓之設定動作]

其次，一面參照圖6、7及圖8A~圖8D，一面更具體地說明本實施形態中之固體攝像裝置1之最佳中間電壓Vmo之設定動作。再者，圖6係表示本實施形態中之最佳中間電壓Vmo之設定動作之順序之流程圖。圖7係最佳中間電壓Vmo之設定時之重設信號(RST)、傳輸信號(TRG)、輸出至垂直信號線VSL之像素信號(S_VSL)、參照信號(RAMP)、及類比CDS處理後之信號(△V)之時序圖。再者，於圖7中，為了使AD轉換電路34中之比較處理之情況明確，而重疊記載參照信號(RAMP)與類比CDS處理後之信號(△V)。又，圖8A~圖8D係表示最佳中間電壓Vmo之設定動作時之自PD21向FD部26傳輸電荷之情況之圖。

再者，以下說明之最佳中間電壓Vmo之設定動作係由檢查機器50內之未圖示之控制部控制。

首先，操作員等將檢查對象之固體攝像裝置1連接於檢查機器50。具體而言，將檢查機器50內之中間電壓設定部51之輸入端子連接於固體攝像裝置1內之數位處理電路14，且將中間電壓設定部51之輸出端子連接於固體攝像裝置1內之寫入控制部18(參照圖5)。

繼之，檢查機器50將對像素部10內之各像素20施加之中間電壓Vm設定為特定之初始值Vm_0(步驟S1)。再者，於本實施形態中，中間電壓Vm之初始值Vm_0係設為中間電壓Vm之可變區域(Vm_0~Vm_max)之最小值。

繼之，檢查機器50對像素部10之受光部照射均勻光，而強制性地使各像素20飽和(步驟S2)。藉由步驟S2，使PD21成為蓄積有其飽和電荷量Qs之電荷之狀態。

繼之，檢查機器50控制固體攝像裝置1，對特定之像素20進行n次如下之中間傳輸動作(步驟S3)。再者，於各中間傳輸動作中，如上述單位電路30之動作中所說明般，進行類比CDS處理、AD轉換處理(比較處理)及數位CDS處理。又，此處，說明為了使說明簡化而進行1次(n=1)中間傳輸動作之例。

具體而言，首先，檢查機器50控制固體攝像裝置1之感測器控制電路11及垂直掃描電路12，於特定之時刻t0(參照圖7)對測定對象之像素20之重設電晶體24之閘極供給高位準之重設信號。於圖8A中表示剛進行過該重設動作後之PD21之區域、傳輸電晶體22之閘極區域、及FD部26之區域之電位之關係。藉由該重設動作，而將FD部26之電位重設為電源電壓VDD，並排出滯留於FD部26之電荷。

其後，於固體攝像裝置1內之行處理部13，係進行於參照信號 RAMP之電壓位準與類比CDS處理後之信號(電位差信號△V)之電壓位準變為相同位準之前之兩信號之比較處理。於圖7所示之例中，於時刻t1時，參照信號RAMP之電壓位準與類比CDS處理後之信號(電位差信號△V)之電壓位準變為同位準，以該時序可獲得與圖8A所示之狀態相對應之P相(重設狀態)之輸出資料。然而，於最佳中間電壓Vmo之設定動作中，未讀出中間傳輸動作時之P相之輸出資料。

繼之，於時刻t2時，檢查機器50控制固體攝像裝置1之感測器控制電路11、垂直掃描電路12及中間電壓生成電路17，將中間電壓Vm之初始值Vm_0或於下述步驟S9中經更新之中間電壓Vm施加至測定對象之像素20。將剛進行過該中間電壓Vm之施加動作後之PD21之區域、傳輸電晶體22之閘極區域、及FD部26之區域之電位(potential)之關係表示於圖8B中。藉由中間電壓Vm之施加動作，使傳輸電晶體22之閘極區域之勢壘下降。藉此，如圖8B所示，將蓄積於PD21之電荷量(飽和電荷量Qs)中與勢壘之下降量相對應之量之電荷(電荷量Qm)傳輸至FD部26。

其後，於固體攝像裝置1內之行處理部13，係進行於參照信號RAMP之電壓位準與類比CDS處理後之信號(電位差信號△V)之電壓位準變為相同位準之前之兩信號之比較處理。於圖7所示之例中，於時刻t3時，參照信號RAMP之電壓位準與類比CDS處理後之信號(電位差信號△V)之電壓位準變為同位準，以該時序可獲得與圖8B所示之狀態相對應之D相(信號傳輸狀態)之輸出資料。然而，於最佳中間電壓Vmo之設定動作中，未讀出中間傳輸動作時之D相之輸出資料。

於本實施形態中，以上述方式進行步驟S3之中間傳輸動作。再者，於進行2次以上中間傳輸動作之情形時，重複進行2次以上之上述中間傳輸動作。

繼之，檢查機器50控制固體攝像裝置1，對特定之像素20進行如下之完全傳輸動作(步驟S4)。再者，於完全傳輸動作中，以與出貨後之通常動作時相同之方式，進行類比CDS處理、AD轉換處理(比較處理)及數位CDS處理，從而獲取輸出資料。

具體而言，首先，如圖7所示，檢查機器50控制固體攝像裝置1之感測器控制電路11及垂直掃描電路12，於時刻t4(>t3)時對測定對象之像素20之重設電晶體24之閘極供給高位準之重設信號。將剛進行過該重設動作後之PD21之區域、傳輸電晶體22之閘極區域、及FD部26之區域之電位(potential)之關係表示於圖8C中。藉由該重設動作，將FD部26之電位重設為電源電壓VDD，而排出滯留於FD部26之電荷。

其後，於固體攝像裝置1內之行處理部13，係進行於參照信號RAMP之電壓位準與類比CDS處理後之信號(電位差信號△V)之電壓位準變為相同位準之前之兩信號之比較處理。於圖7所示之例中，於時刻t5時，參照信號RAMP之電壓位準與類比CDS處理後之信號(電位差信號△V)之電壓位準變為同位準，以該時序可獲得與圖8C所示之狀態相對應之P相(重設狀態)之輸出資料。

繼之，如圖7所示，於時刻t6時，檢查機器50控制固體攝像裝置1之感測器控制電路11及垂直掃描電路12，將完全傳輸時之電壓(完全傳輸電壓Vc>Vm)供給至測定對象之像素20。將剛進行過完全傳輸電壓值Vc之施加動作後之PD21之區域、傳輸電晶體22之閘極區域、及FD部26之區域之電位(potential)之關係表示於圖8D中。再者，完全傳輸電壓Vc係設定為如於將完全傳輸電壓Vc施加至傳輸電晶體22之閘極時，閘極區域之勢壘之高度位置成為PD21之電位之底位置或較其低之位置之值。例如，完全傳輸電壓Vc可設定為固體攝像裝置1之電源電壓VDD等。

藉由上述完全傳輸電壓Vc之施加，而於圖8D所示之例中，傳輸電晶體22之閘極區域之勢壘相較於中間傳輸動作時(圖8B)進一步下降，且閘極區域之勢壘之高度位置下降至PD21之底位置。藉此，如圖8D所示，將即將進行完全傳輸動作之前(最後之中間傳輸動作後)蓄積於PD21之所有電荷(中間電壓保持電荷量Qc=Qs-n×Qm)傳輸至FD部26。

其後，於固體攝像裝置1內之行處理部13，係進行於參照信號RAMP之電壓位準與類比CDS處理後之信號(電位差信號△V)之電壓位準變為相同位準之前之兩信號之比較處理。於圖7所示之例中，於時刻t7時，參照信號RAMP之電壓位準與類比CDS處理後之信號(電位差信號△V)之電壓位準變為同位準，以該時序可獲得與圖8D所示之狀態相對應之D相(信號傳輸狀態)之輸出資料。即，於時刻t7時，可獲得與即將進行完全傳輸動作之前(最後之中間傳輸動作後)蓄積於PD21之電荷量(中間電壓保持電荷量Qc=Qs-n×Qm)相對應之輸出資料WDMOF。

於本實施形態中，以上述方式進行步驟S3及S4之傳輸動作，而取得與PD21之中間電壓保持電荷量Qc相對應之輸出資料WDMOF。

繼而，固體攝像裝置1將步驟S4中所獲得之與中間電壓保持電荷量Qc相對應之輸出資料WDMOF經由數位處理電路14而輸出至檢查機器50內之中間電壓設定部51(步驟S5)。其後，如圖7所示，於時刻t8~t9期間，檢查機器50控制固體攝像裝置1之感測器控制電路11及垂直掃描電路12，而對測定對象之像素20之傳輸電晶體22及重設電晶體24之各閘極供給高位準之信號。藉此，使PD21及FD部26之兩者成為重設狀態(電荷量變為零)，從而對於特定之像素20(行)之上述中間傳輸及完全傳輸之動作結束。

繼之，檢查機器50判定是否對所有像素20進行了上述測定(步驟S6)。

於步驟S6中，於對於所有像素20之上述步驟S3~S5之處理未結束之情形時，步驟S6中判定為否(NO)。於該情形時，檢查機器50變更測定對象之像素20(步驟S7)。繼之，返回至步驟S3之處理，其後重複上述步驟S3~S7之處理直至所有像素20之測定結束為止。

另一方面，於步驟S6中，於對於所有像素20之上述步驟S3~S5之處理已結束之情形時，步驟S6中判定為是(YES)。於該情形時，檢查機器50判定當前之中間電壓Vm是否為預先設定之中間電壓Vm之最大值Vm_max(步驟S8)。

步驟S8中，於當前之中間電壓Vm並非其最大值Vm_max之情形時，步驟S8中判定為NO。於該情形時，檢查機器50控制固體攝像裝置1之感測器控制電路11、垂直掃描電路12及中間電壓生成電路17，而更新中間電壓Vm(步驟S9)。例如，使中間電壓Vm僅增大特定量△Vm(設定為Vm=Vm+△Vm)。再者，中間電壓Vm之增加量(△Vm)既可遍及中間電壓Vm之可變區域(Vm_0~Vm_max)整體而固定，亦可將中間電壓Vm之最佳值Vmd附近之區域之增加量(△Vm)設為小於其他區域。

於步驟S9中更新中間電壓Vm之後，返回至步驟S2之處理，其後重複上述步驟S2~S9之處理直至中間電壓Vm變為其最大值Vm_max為止。

另一方面，於步驟S8中，於當前之中間電壓Vm為其最大值Vm_max之情形時，步驟S8中判定為YES。於該情形時，中間電壓設定部51基於各像素20中藉由上述各種處理而獲得之與各種中間電壓Vm(Vm_0~Vm_max)相對應之各種輸出資料WDMOF，而算出各像素20之中間電壓Vm之最佳值Vmd(步驟S10)。具體而言，以如下方式求出各像素20之中間電壓Vm之最佳值Vmd。

於圖9中表示在各像素20中藉由上述步驟S1~S9之處理而獲得之各種中間電壓Vm(Vm_0~Vm_max)與對應於各中間電壓Vm之輸出資料WDMOF(與中間電壓保持電荷量Qc相對應之輸出資料)之關係。再者，於圖9所示之特性中，橫軸為中間電壓Vm，縱軸為輸出資料WDMOF。

輸出資料WDMOF係如圖9所示般，於中間電壓Vm為最大值Vm_max時，成為最小值WDMOF_0。其原因在於：由於在中間電壓Vm為最大時，中間傳輸動作中自PD21傳輸至FD部26之電荷量Qm為最大，故而即將進行完全傳輸動作之前之PD21之中間電壓保持電荷量Qc變為最小。

又，當中間電壓Vm變得小於最大值Vm_max時，輸出資料WDMOF直線性增大。於該變化區域內，隨著中間電壓Vm之下降，中間傳輸動作中自PD21傳輸至FD部26之電荷量Qm會減小，從而即將進行完全傳輸動作之前之PD21之中間電壓保持電荷量Qc增大。

繼而，於完全傳輸動作時所傳輸之電荷量(Qc)與FD部26之飽和電荷量Qfd相等之中間電壓(Vm_s)附近及小於其之中間電壓Vm之區域內，輸出資料WDMOF之值變為固定(最大值WDMOF_max)。於該輸出固定之區域內，由於在完全傳輸動作時傳輸至FD部26之電荷量(Qc)為其飽和電荷量Qfd以上，故而輸出資料WDMOF飽和，而於最大值WDMOF_max固定。

如上所述，於輸出資料WDMOF飽和之圖9中之中間電壓Vm_s附近，即將進行完全傳輸動作之前之PD21之中間電壓保持電荷量Qc與FD部26之飽和電荷量Qfd大致相同。即，中間電壓Vm_s附近之狀態係與上述式(1)之下限(Qc=Qm)相對應之狀態，圖9所示之特性之中間電壓Vm_s~Vm_max之範圍成為滿足上述式(1)之條件之較佳之中間電壓Vm之範圍。

因此，於步驟S10中，中間電壓設定部51基於圖9所示之中間電壓Vm與輸出資料WDMOF之關係，自中間電壓Vm_s~Vm_max之範圍中將特定之中間電壓Vm設為像素20之中間電壓Vm之最佳值Vmd。於本實施形態中，將PD21之中間電壓保持電荷量Qc變為與FD部26之飽和電荷量Qfd大致相同之中間電壓Vm_s設為像素20之中間電壓Vm之最佳值Vmd。

此處，再次返回至圖6，說明步驟S10以後之處理。於步驟S10之後，中間電壓設定部51基於步驟S10中所獲得之各像素20之中間電壓Vm之最佳值Vmd，而決定所有像素20中如滿足上述式(1)之條件之最佳中間電壓Vmo(步驟S11)。

於本實施形態中，自針對每個像素20而求出之中間電壓Vm之最佳值Vmd中選擇其最大值，並將該最大值設為中間電壓設定值Vmo。以此方式選擇之中間電壓設定值Vmo於所有像素20中，成為圖9所示之特性之中間電壓Vm_s~Vm_max之範圍之值，且滿足上述式(1)之條件。於該情形時，於通常之讀出動作時之完全傳輸動作中，並不會於FD部26中溢出電荷，而可準確地讀出與PD21中所蓄積之電荷量相對應之資料(像素信號)。

繼之，中間電壓設定部51控制寫入控制部19，而將所決定之最佳中間電壓Vmo之資訊記錄於固體攝像裝置1之記憶部16中(步驟S12)。於本實施形態中，以此方式於出貨前對固體攝像裝置1之記憶部16寫入讀出時之最佳中間電壓Vmo。

如上所述，於本實施形態之固體攝像裝置1中，記憶於該記憶部16中之最佳中間電壓Vmo之值成為如於所有像素20中滿足上述式(1)之條件之值。因此，於本實施形態中，在分割讀出方式之固體攝像裝置1中，可降低上述傳輸電晶體22之性能差異之影響，從而可準確地再現圖像資料。

又，本實施形態之固體攝像裝置1之讀出方式為分割讀出方式，且係可將動態範圍(自低照度至高照度之範圍)放大之讀出方式。因此，於本實施形態中，可準確地讀出與更廣範圍之電荷量相對應之資料(像素信號)。

進而，於本實施形態之固體攝像裝置1中，相對於例如專利文獻2亦具有如下優點。於專利文獻2中，使用用以對中間電壓進行最佳控制之專用像素，來反饋控制中間電壓，但於該方法中，於該專用像素相較於通常之讀出用像素先損壞之情形時，無法將中間電壓最佳控制至製品之壽命終止為止。相對於此，於本實施形態中，由於使用預先記憶於記憶部16中之最佳中間電壓Vmo，故而可將中間電壓Vm最佳控制至通常之讀出用像素損壞為止，即製品之壽命終止為止。

再者，本發明之最佳中間電壓Vmo之設定方法並不限定於上述方法。只要為求出如圖9所示之與即將進行完全傳輸動作之前之PD21之中間電壓保持電荷量Qc相關之資訊(輸出資料WDMOF)與中間電壓Vm之關係，並基於該關係求出最佳中間電壓Vmo之方法，則可使用任意之方法。

例如，於上述實施形態之最佳中間電壓Vmo之設定方法中，說明了在中間傳輸動作(步驟S3)中進行類比CDS處理、AD轉換處理(比較處理)及數位CDS處理之例，但本發明並不限定於此。如上所述，於上述實施形態之最佳中間電壓Vmo之設定方法之中間傳輸動作中，未讀出輸出資料。因此，於步驟S3之中間傳輸動作中，亦可於將PD21之電荷之一部分傳輸至FD部26之後，不進行類比CDS處理、AD轉換處理(比較處理)及數位CDS處理，而過渡至完全傳輸動作(步驟S4)。

又，於上述實施形態之最佳中間電壓Vmo之設定方法中，說明了使中間電壓Vm之初始值為其可變區域之最小值(Vm_0)(步驟S1)，且於中間電壓Vm之更新時(步驟S9)使中間電壓Vm增加之例，但本發明並不限定於此。亦可使中間電壓Vm之初始值為其可變區域之最大值 (Vm_max)，且於中間電壓Vm之更新時使中間電壓Vm減少。

又，於上述實施形態中，說明了將與上述式(1)之下限(Qc=Qm)相對應之中間電壓Vm_s設為各像素20之中間電壓Vm之最佳值Vmd之例，但本發明並不限定於此。例如，亦可考慮因固體攝像裝置1之使用環境之變化等而引起之傳輸電晶體22之性能變化，而使各像素20之中間電壓Vm之最佳值Vmd預先含有餘裕。例如，亦可對應於根據環境變化等而假設之傳輸電晶體22之性能變化，將各像素20之中間電壓Vm之最佳值Vmd相應地設定為高於Vm_s之值。又，亦可考慮因固體攝像裝置1之使用環境之變化等所引起之傳輸電晶體22之性能變化，而使最終求出之固體攝像裝置1之最佳中間電壓Vmo預先含有餘裕。

進而，於上述實施形態中，說明了使用完全傳輸動作時所獲得之輸出資料WDMOF作為與PD21之中間電壓保持電荷量Qc相關之資訊之例，但本發明並不限定於此。例如，亦可根據完全傳輸動作時所獲得之輸出資料WDMOF而算出PD21之中間電壓保持電荷量Qc，並基於該中間電壓保持電荷量Qc，求出最佳中間電壓Vmo。

又，於上述實施形態之固體攝像裝置1中，說明了使用雙重雜訊消除方式作為信號處理方式之例，但本發明並不限定於此。亦可對實施類比CDS處理及數位CDS處理中之一者之信號處理方式之固體攝像裝置應用上述本發明之技術。又，在本發明中，亦可設為如下構成：於行處理部13內不設置類比CDS電路31及數位CDS電路35，而於AD轉換電路34中算出雜訊信號與像素信號之差量，進行雜訊去除處理。進而，於上述實施形態中，說明了藉由數位相加/非相加電路37進行對於中間傳輸動作時之輸出資料(DataA)及完全傳輸動作之輸出資料(DataB)之相加/非相加處理之例，但本發明並不限定於此。例如，亦可設為於AD轉換電路34內進行輸出資料之相加/非相加處理之構成。又，例如，亦可設為藉由設置於行處理部13之後段之包含DSP(Digital Signal Processor，數位信號處理器)之信號處理電路(未圖示)進行輸出資料之相加/非相加處理之構成。

又，上述本發明之技術於自基板之配線層側之正面照射光之正面照射型之固體攝像裝置、及自與基板之配線層側為相反側之表面(背面)照射光之背面照射型之固體攝像裝置之任一者中均可應用。

進而，上述本發明之技術不僅可應用於入射光為可見光之固體攝像裝置中，亦可應用於入射光為紅外線或X射線之固體攝像裝置中。又，上述本發明之技術亦可應用於將粒子等之入射量之分佈作為圖像而輸出之固體攝像裝置中。

又，上述本發明之技術不僅可應用於以列單位依序掃描像素部內之像素，而自各像素讀出像素信號之方式之固體攝像裝置中，亦可應用於選擇像素部內之任意像素，而自該像素讀出像素信號之X-Y位址方式之固體攝像裝置中。進而，上述實施形態中所說明之固體攝像裝置既可其本身由單晶片構成，亦可作為與信號處理電路或光學系統等一體地封裝而成之攝像模組而構成。

<3.電子機器(應用例)之構成>

本發明之固體攝像裝置可應用於各種電子機器中。例如，上述實施形態中所說明之固體攝像裝置可應用於數位靜態相機或數位攝影機等相機系統、具有攝像功能之行動電話、或具備攝像功能之其他機器等電子機器中。此處，作為電子機器之一構成例，列舉數位攝影機為例進行說明。

於圖10中表示應用上述實施形態中所說明之固體攝像裝置之數位攝影機(以下，簡稱為相機)之概略構成。

相機100包括：固體攝像裝置101、對固體攝像裝置101之受光部(未圖示)傳導入射光之光學系統102、設置於固體攝像裝置101及光學系統102間之快門裝置103、及驅動固體攝像裝置101之驅動電路104。進而，相機100包括對固體攝像裝置101之輸出信號進行處理之信號處理電路105。

固體攝像裝置101係分割讀出方式之固體攝像裝置，例如，可由上述實施形態中所說明之固體攝像裝置1構成。其他各部之構成及功能如下。

光學系統(光學透鏡)102使來自被攝體之像光(入射光)於固體攝像裝置101之攝像面(未圖示)上成像。藉此，於固體攝像裝置101內以一定期間蓄積信號電荷。再者，光學系統102亦可由包含複數個光學透鏡之光學透鏡群構成。又，快門裝置103控制使光入射至固體攝像裝置101之期間(光照射期間)、及遮蔽入射至固體攝像裝置101之光之期間(遮光期間)。

驅動電路104對固體攝像裝置101及快門裝置103供給驅動信號。繼而，驅動電路104根據所供給之驅動信號，控制向固體攝像裝置101之信號處理電路105之信號傳輸動作、及快門裝置103之快門動作。即，於該例中，根據自驅動電路104供給之驅動信號(時序信號)，進行自固體攝像裝置101向信號處理電路105之信號傳輸動作。

信號處理電路105對自固體攝像裝置101傳輸之信號實施各種信號處理。繼而，經實施各種信號處理之信號(影像信號)係記憶於記憶體等記憶媒體(未圖示)中，或輸出至監視器(未圖示)。

於本實施形態之相機100中，由於使用本發明之分割讀出方式之固體攝像裝置作為固體攝像裝置101，故而可降低因上述傳輸電晶體22之性能差異而導致之對讀出性能之影響，從而可實現高畫質之攝像。

再者，本發明亦可採用如以構成。

(1)

一種固體攝像裝置，其包括：像素部，其具有複數個包含光電轉換部、電荷電壓轉換部、及將蓄積於該光電轉換部之電荷傳輸至該電荷電壓轉換部之傳輸電晶體的像素；及記憶部，其儲存有於藉由特定次數之中間傳輸動作及完全傳輸動作分割讀出蓄積於上述光電轉換部之信號電荷時之中間傳輸動作時對上述傳輸電晶體之閘極施加之中間電壓之最佳值之資訊。

(2)

如(1)之固體攝像裝置，其中上述中間電壓之最佳值係各像素之中間電壓之最佳值中之最大值。

(3)

如(1)或(2)之固體攝像裝置，其中每個上述像素之中間電壓之最佳值之資訊係儲存於上述記憶部中。

(4)

如(1)至(3)中任一項之固體攝像裝置，其中上述記憶部包含可電性程式化之保險絲。

(5)

如(1)至(4)中任一項之固體攝像裝置，其中於將上述完全傳輸動作時自上述光電轉換部傳輸至上述電荷電壓轉換部之電荷量設為Qc，將每次上述中間傳輸動作時自上述光電轉換部傳輸至上述電荷電壓轉換部之電荷量設為Qm，將上述光電轉換部之飽和電荷量設為Qs，將上述電荷電壓轉換部中可蓄積之最大電荷量設為Qfd，且將上述中間傳輸動作之次數設為n之情形時，於所有上述像素中，上述中間電壓之最佳值係設定為滿足下述關係式之值Qs-n×Qm=Qc≦Qfd。

(6)

如(1)至(5)中任一項之固體攝像裝置，其中於上述信號電荷之讀出時進行之信號處理之方式係雙重雜訊消除方式。

(7)

一種電子機器，其包括：固體攝像裝置，其包含：像素部，其具有複數個包含光電轉換部、電荷電壓轉換部、及將蓄積於該光電轉換部之電荷傳輸至該電荷電壓轉換部之傳輸電晶體的像素；及記憶部，其儲存有於藉由特定次數之中間傳輸動作及完全傳輸動作分割讀出蓄積於上述光電轉換部之信號電荷時之中間傳輸動作時對上述傳輸電晶體之閘極施加之中間電壓之最佳值之資訊；及信號處理電路，其對上述固體攝像裝置之輸出信號實施特定之處理。

本申請案係基於在日本專利廳於2012年3月19日申請之日本專利申請編號第2012-061703號而主張優先權者，並以參照之形式將該申請案之所有內容引用至本申請案中。

只要為本領域之技術人員，即可根據設計上之必要條件或其他要因，而思及各種修正、組合、次組合、及變更，但應理解該等係包含於隨附之申請專利範圍或其均等物之範圍內。