JPH0955473A - 半導体装置とその検査方法 - Google Patents
半導体装置とその検査方法Info
- Publication number
- JPH0955473A JPH0955473A JP8135378A JP13537896A JPH0955473A JP H0955473 A JPH0955473 A JP H0955473A JP 8135378 A JP8135378 A JP 8135378A JP 13537896 A JP13537896 A JP 13537896A JP H0955473 A JPH0955473 A JP H0955473A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- semiconductor device
- voltage
- capacitance
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000007689 inspection Methods 0.000 title description 5
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims description 14
- 238000003384 imaging method Methods 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 238000001444 catalytic combustion detection Methods 0.000 description 9
- 230000001629 suppression Effects 0.000 description 5
- 101100115215 Caenorhabditis elegans cul-2 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000007664 blowing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 電圧発生部を半導体装置に内蔵させ、外部か
らの制御によって電圧の最適値を検出するとと共に記憶
させることにより、外部駆動回路の電圧調整を不要とす
る半導体装置とその検査方法を提供する。 【解決手段】 電圧発生部は、一方の電極が共通ノード
２９に接続された複数の容量２１ａ〜２１ｅと、これら
の容量の他方の電極が接続される電位をそれぞれの容量
ごとに切り換える電位変更手段と、共通ノード２９に生
ずる電圧を入力とするバッファアンプ２５とを備え、バ
ッファアンプ２５の出力が半導体集積回路に接続され
る。電位変更手段は、電源端子２８と各容量２１ａ〜２
１ｅとの間に接続されたヒューズを切断するか否かによ
って各容量の電極が接続される電位を電源電位またはグ
ランド電位に切り換える。
らの制御によって電圧の最適値を検出するとと共に記憶
させることにより、外部駆動回路の電圧調整を不要とす
る半導体装置とその検査方法を提供する。 【解決手段】 電圧発生部は、一方の電極が共通ノード
２９に接続された複数の容量２１ａ〜２１ｅと、これら
の容量の他方の電極が接続される電位をそれぞれの容量
ごとに切り換える電位変更手段と、共通ノード２９に生
ずる電圧を入力とするバッファアンプ２５とを備え、バ
ッファアンプ２５の出力が半導体集積回路に接続され
る。電位変更手段は、電源端子２８と各容量２１ａ〜２
１ｅとの間に接続されたヒューズを切断するか否かによ
って各容量の電極が接続される電位を電源電位またはグ
ランド電位に切り換える。
Description
【０００１】
【発明の属する技術分野】本発明は、電圧調整可能な電
圧発生部を内蔵した半導体装置とその検査方法に関す
る。
圧発生部を内蔵した半導体装置とその検査方法に関す
る。
【０００２】
【従来の技術】半導体装置の中には、外部から供給され
る電圧の調整を要するものがある。一例として固体撮像
装置を取り上げ、従来の技術について説明する。
る電圧の調整を要するものがある。一例として固体撮像
装置を取り上げ、従来の技術について説明する。
【０００３】図５（ａ）に従来の固体撮像装置の構成例
を示す。二次元状に配列されたホトダイオード１は各列
毎に垂直ＣＣＤ２に接続されている。さらに垂直ＣＣＤ
２は水平ＣＣＤ３に接続されている。また水平ＣＣＤ３
は電荷検出を兼ねた出力アンプ４に接続されている。ホ
トダイオード１で光電変換されて生じた信号電荷は、垂
直ＣＣＤ２へ、そして水平ＣＣＤ３へ順次転送され、出
力アンプ４により電圧に変換されて出力される。このよ
うに構成された固体撮像装置では、駆動電圧の調整を要
する部分が２箇所存在する。そのうちの一つはブルーミ
ング抑制電圧であり、他の一つは出力アンプ４における
電荷検出部のリセット電圧である。
を示す。二次元状に配列されたホトダイオード１は各列
毎に垂直ＣＣＤ２に接続されている。さらに垂直ＣＣＤ
２は水平ＣＣＤ３に接続されている。また水平ＣＣＤ３
は電荷検出を兼ねた出力アンプ４に接続されている。ホ
トダイオード１で光電変換されて生じた信号電荷は、垂
直ＣＣＤ２へ、そして水平ＣＣＤ３へ順次転送され、出
力アンプ４により電圧に変換されて出力される。このよ
うに構成された固体撮像装置では、駆動電圧の調整を要
する部分が２箇所存在する。そのうちの一つはブルーミ
ング抑制電圧であり、他の一つは出力アンプ４における
電荷検出部のリセット電圧である。
【０００４】ここで、ブルーミング抑制電圧について説
明する。強い光が入射すると、ホトダイオードで発生し
た信号電子が溢れ出て隣接するホトダイオードや垂直Ｃ
ＣＤに流れ込む現象、いわゆるブルーミングが発生す
る。このブルーミングを抑制するために、信号電子が隣
のホトダイオードや垂直ＣＣＤに流れ込む前に基板に捨
てる構造（縦型オーバーフロードレイン）や、ホトダイ
オードに隣接して専用ドレインと制御電極を設け、信号
電子が隣のホトダイオードや垂直ＣＣＤに流れ込む前に
ドレインに捨てる構造（横型オーバーフロードレイン）
が用いられている。
明する。強い光が入射すると、ホトダイオードで発生し
た信号電子が溢れ出て隣接するホトダイオードや垂直Ｃ
ＣＤに流れ込む現象、いわゆるブルーミングが発生す
る。このブルーミングを抑制するために、信号電子が隣
のホトダイオードや垂直ＣＣＤに流れ込む前に基板に捨
てる構造（縦型オーバーフロードレイン）や、ホトダイ
オードに隣接して専用ドレインと制御電極を設け、信号
電子が隣のホトダイオードや垂直ＣＣＤに流れ込む前に
ドレインに捨てる構造（横型オーバーフロードレイン）
が用いられている。
【０００５】縦型オーバーフロードレインについて簡単
に説明する。図５（ｂ）に図５（ａ）のＡ−Ａ’線に沿
った、縦型オーバーフロードレイン方式のホトダイオー
ド及び隣接する垂直ＣＣＤの断面構造を示す。また、図
５（ｃ）に図５（ｂ）のＢ−Ｂ´−Ｂ”線に沿ったポテ
ンシャル図を示す。ホトダイオード７で入射光量に比例
した信号電子１５が蓄積される。ポテンシャル１２に示
すように、Ｐ形領域６のポテンシャルが、ホトダイオー
ド７と垂直ＣＣＤ１０との間の障壁ポテンシャル（図５
（ｃ）の９，６）より低いと、ホトダイオード７に蓄積
された信号電子１５の一部が垂直ＣＣＤ１０に流れ込ん
でしまう。ポテンシャル１４に示すように、シリコン基
板５に印加する電圧１６を高くするとＰ形領域６のポテ
ンシャルが高くなり、信号電子１５が垂直ＣＣＤ１０に
オーバーフローする前に基板に排出される。以上からわ
かるように、基板５に印加する電圧１６を高くしていく
とブルーミング抑制能力は高くなるが、ダイオード７に
蓄積できる信号電子１５の量すなわち飽和信号が減少す
る。したがって、図５（ｃ）に示すポテンシャル１３
が、ブルーミングを抑制しながら飽和信号（蓄積量）を
最大にする最適設定となる。なお図５（ｂ）において、
８及び９はＰ形領域であり、１１は電極である。
に説明する。図５（ｂ）に図５（ａ）のＡ−Ａ’線に沿
った、縦型オーバーフロードレイン方式のホトダイオー
ド及び隣接する垂直ＣＣＤの断面構造を示す。また、図
５（ｃ）に図５（ｂ）のＢ−Ｂ´−Ｂ”線に沿ったポテ
ンシャル図を示す。ホトダイオード７で入射光量に比例
した信号電子１５が蓄積される。ポテンシャル１２に示
すように、Ｐ形領域６のポテンシャルが、ホトダイオー
ド７と垂直ＣＣＤ１０との間の障壁ポテンシャル（図５
（ｃ）の９，６）より低いと、ホトダイオード７に蓄積
された信号電子１５の一部が垂直ＣＣＤ１０に流れ込ん
でしまう。ポテンシャル１４に示すように、シリコン基
板５に印加する電圧１６を高くするとＰ形領域６のポテ
ンシャルが高くなり、信号電子１５が垂直ＣＣＤ１０に
オーバーフローする前に基板に排出される。以上からわ
かるように、基板５に印加する電圧１６を高くしていく
とブルーミング抑制能力は高くなるが、ダイオード７に
蓄積できる信号電子１５の量すなわち飽和信号が減少す
る。したがって、図５（ｃ）に示すポテンシャル１３
が、ブルーミングを抑制しながら飽和信号（蓄積量）を
最大にする最適設定となる。なお図５（ｂ）において、
８及び９はＰ形領域であり、１１は電極である。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置には、以下のような問題があった。まず、上
述の固体撮像装置におけるブルーミング抑制のように、
最適な電圧を基板や制御電極に印加する際、製造工程の
ばらつき等に起因して、チップ毎に最適電圧が異なるた
め、外部回路で電圧調整を行う必要がある。また、従来
の半導体装置の検査方法では、外部からの印加電圧を変
えながら最適電圧を検出することはできるが、得られた
最適電圧の情報を半導体装置の内部に残すことができな
い。
半導体装置には、以下のような問題があった。まず、上
述の固体撮像装置におけるブルーミング抑制のように、
最適な電圧を基板や制御電極に印加する際、製造工程の
ばらつき等に起因して、チップ毎に最適電圧が異なるた
め、外部回路で電圧調整を行う必要がある。また、従来
の半導体装置の検査方法では、外部からの印加電圧を変
えながら最適電圧を検出することはできるが、得られた
最適電圧の情報を半導体装置の内部に残すことができな
い。
【０００７】本発明は、上記のような従来の課題を解決
するために、電圧発生部を半導体装置に内蔵させ、外部
からの制御によって電圧の最適値を検出するとと共に記
憶させることにより、外部駆動回路の電圧調整を不要と
する半導体装置とその検査方法を提供することを目的と
する。
するために、電圧発生部を半導体装置に内蔵させ、外部
からの制御によって電圧の最適値を検出するとと共に記
憶させることにより、外部駆動回路の電圧調整を不要と
する半導体装置とその検査方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体集積回路とその動作に必要な電圧発生部とが同一
基板上に形成された半導体装置であって、前記電圧発生
部は、一方の電極が共通ノードに接続された複数の容量
と、これらの容量の他方の電極が接続される電位をそれ
ぞれの容量ごとに切り換える電位変更手段と、前記共通
ノードに生ずる電圧を入力とするバッファアンプとを備
え、前記バッファアンプの出力が前記半導体集積回路に
接続されていることを特徴とする。
半導体集積回路とその動作に必要な電圧発生部とが同一
基板上に形成された半導体装置であって、前記電圧発生
部は、一方の電極が共通ノードに接続された複数の容量
と、これらの容量の他方の電極が接続される電位をそれ
ぞれの容量ごとに切り換える電位変更手段と、前記共通
ノードに生ずる電圧を入力とするバッファアンプとを備
え、前記バッファアンプの出力が前記半導体集積回路に
接続されていることを特徴とする。
【０００９】上記の構成によれば、半導体集積回路の動
作に必要な電圧が半導体装置内部で作り出され、しか
も、その電圧を電位変更手段によって調整することがで
きるので、外部回路で電圧調整を行う必要がない。すな
わち、複数の容量の接続先を各容量ごとに、例えば電源
電位またはグランド電位に切り換えることにより、複数
の容量の共通ノードに得られる電圧は電源電位からグラ
ンド電位まで変化する。
作に必要な電圧が半導体装置内部で作り出され、しか
も、その電圧を電位変更手段によって調整することがで
きるので、外部回路で電圧調整を行う必要がない。すな
わち、複数の容量の接続先を各容量ごとに、例えば電源
電位またはグランド電位に切り換えることにより、複数
の容量の共通ノードに得られる電圧は電源電位からグラ
ンド電位まで変化する。
【００１０】前記半導体集積回路は、例えば、信号電荷
を蓄積する光電変換部とそれに隣接して過剰電荷を排出
する手段を有する固体撮像装置の回路であり、前記バッ
ファアンプの出力がダイオードを介して前記過剰電荷排
出手段に接続される。この構成により、過剰電荷排出手
段に定常的に直流電圧を印加しつつ、外部からパルス電
圧を印加する駆動（いわゆる電子シャッター駆動）が行
われる。
を蓄積する光電変換部とそれに隣接して過剰電荷を排出
する手段を有する固体撮像装置の回路であり、前記バッ
ファアンプの出力がダイオードを介して前記過剰電荷排
出手段に接続される。この構成により、過剰電荷排出手
段に定常的に直流電圧を印加しつつ、外部からパルス電
圧を印加する駆動（いわゆる電子シャッター駆動）が行
われる。
【００１１】あるいは、前記半導体集積回路が、信号検
出手段とその電位をリセットする手段とを有する固体撮
像装置の回路であり、前記バッファアンプの出力がダイ
オードを介して前記リセット手段に接続される。この構
成によれば、リセット手段に定常的に直流電圧を印加し
つつ、外部からパルス電圧を印加する通常のリセット動
作が行われる。
出手段とその電位をリセットする手段とを有する固体撮
像装置の回路であり、前記バッファアンプの出力がダイ
オードを介して前記リセット手段に接続される。この構
成によれば、リセット手段に定常的に直流電圧を印加し
つつ、外部からパルス電圧を印加する通常のリセット動
作が行われる。
【００１２】好ましくは、前記容量の個数がｎ個であ
り、これらの容量の容量値が１：２：４：………：２
n-1 となるように設定される。容量の接続先が各容量ご
とに電源電位またはグランド電位に切り換える場合、電
源・グランド間の電圧を（２n−１） 等分した電圧ステ
ップで、２n 通りの電圧が得られる。
り、これらの容量の容量値が１：２：４：………：２
n-1 となるように設定される。容量の接続先が各容量ご
とに電源電位またはグランド電位に切り換える場合、電
源・グランド間の電圧を（２n−１） 等分した電圧ステ
ップで、２n 通りの電圧が得られる。
【００１３】さらに好ましくは、前記容量の個数がｎ＋
２ｍ個であり、そのうち、ｎ個の容量の容量値が１：
２：４：………：２n-1 となるように設定され、２ｍ個
の容量はｍ種類の容量値の容量を２組備えたものであ
り、前記ｍ種類の容量値が１：２：４：………２m-1 と
なるように設定される。この場合、２n 通りの電圧の中
から一旦設定した電圧を、電源・グランド間の電圧を
（２n−１＋２m）等分した電圧ステップで微調整するこ
とができる。
２ｍ個であり、そのうち、ｎ個の容量の容量値が１：
２：４：………：２n-1 となるように設定され、２ｍ個
の容量はｍ種類の容量値の容量を２組備えたものであ
り、前記ｍ種類の容量値が１：２：４：………２m-1 と
なるように設定される。この場合、２n 通りの電圧の中
から一旦設定した電圧を、電源・グランド間の電圧を
（２n−１＋２m）等分した電圧ステップで微調整するこ
とができる。
【００１４】また、前記電位変更手段が、ヒューズを切
断するか否かによって各容量の電極が接続される電位を
切り換えるものであることが好ましい。この場合、簡便
かつ確実に電位変更を行うことができる。さらに具体的
には、電位変更手段を、ヒューズと抵抗とを用いて構成
することができる。例えば、各容量の電極をヒューズを
介して電源に、抵抗を介してグランドにそれぞれ接続す
ればよい。抵抗に代えて、トランジスタを用いてもよ
い。この場合、デプレションタイプのトランジスタを用
いてゲート電位とソース電位とを等しくすれば、トラン
ジスタのオン状態の比較的低い抵抗を利用できるので安
定した動作が得られる。エンハンスメントタイプのトラ
ンジスタを用いてゲート電位をソース電位より所定電圧
だけ高くしても同様の効果が得られる。
断するか否かによって各容量の電極が接続される電位を
切り換えるものであることが好ましい。この場合、簡便
かつ確実に電位変更を行うことができる。さらに具体的
には、電位変更手段を、ヒューズと抵抗とを用いて構成
することができる。例えば、各容量の電極をヒューズを
介して電源に、抵抗を介してグランドにそれぞれ接続す
ればよい。抵抗に代えて、トランジスタを用いてもよ
い。この場合、デプレションタイプのトランジスタを用
いてゲート電位とソース電位とを等しくすれば、トラン
ジスタのオン状態の比較的低い抵抗を利用できるので安
定した動作が得られる。エンハンスメントタイプのトラ
ンジスタを用いてゲート電位をソース電位より所定電圧
だけ高くしても同様の効果が得られる。
【００１５】また、前記容量を形成する一対の電極層の
うち、基板に近いほうの電極層を前記電位変更手段を介
して所定の電位に接続することが好ましい。つまり、基
板から遠いほうの電極を共通ノードに接続する。この構
成によって、基板と電極との間に生ずる浮遊容量の悪影
響を抑えることができる。い。
うち、基板に近いほうの電極層を前記電位変更手段を介
して所定の電位に接続することが好ましい。つまり、基
板から遠いほうの電極を共通ノードに接続する。この構
成によって、基板と電極との間に生ずる浮遊容量の悪影
響を抑えることができる。い。
【００１６】次に、本発明による、上記のような半導体
装置の検査方法は、外部から与えるバイナリーコードに
応じて前記複数の容量の電極が接続される電位をそれぞ
れの容量ごとに切り換え、前記バイナリーコードを順次
変化させることによって前記バッファアンプの出力電圧
を段階的に変化させ、前記出力電圧が最適値になったと
きのバイナリーコードを記憶しておき、次に、記憶した
バイナリーコードに基づいて、出力電圧の最適値が定常
的に得られるように前記電位変更手段を制御することを
特徴とする。
装置の検査方法は、外部から与えるバイナリーコードに
応じて前記複数の容量の電極が接続される電位をそれぞ
れの容量ごとに切り換え、前記バイナリーコードを順次
変化させることによって前記バッファアンプの出力電圧
を段階的に変化させ、前記出力電圧が最適値になったと
きのバイナリーコードを記憶しておき、次に、記憶した
バイナリーコードに基づいて、出力電圧の最適値が定常
的に得られるように前記電位変更手段を制御することを
特徴とする。
【００１７】上記のような検査方法によれば、半導体装
置に内蔵された電圧発生部の電圧調整と電位変更手段を
制御することによる書き込みとを連続して、かつ、直接
的に行うことができる。この場合、半導体装置に内蔵さ
れた電圧発生部の構成に応じて、出力電圧が最適値にな
ったときのバイナリーコードと同一のバイナリーコー
ド、あるいは、その補数（１の補数）のバイナリーコー
ドを与えて電位変更手段を制御すればよい。これによ
り、最適電圧の書き込みを簡便に行うことができる。
置に内蔵された電圧発生部の電圧調整と電位変更手段を
制御することによる書き込みとを連続して、かつ、直接
的に行うことができる。この場合、半導体装置に内蔵さ
れた電圧発生部の構成に応じて、出力電圧が最適値にな
ったときのバイナリーコードと同一のバイナリーコー
ド、あるいは、その補数（１の補数）のバイナリーコー
ドを与えて電位変更手段を制御すればよい。これによ
り、最適電圧の書き込みを簡便に行うことができる。
【００１８】また、電位変更手段の制御による最適電圧
の書き込みを、前記半導体回路の特性評価の際に行うこ
とにより、正確な電圧設定が行われる。
の書き込みを、前記半導体回路の特性評価の際に行うこ
とにより、正確な電圧設定が行われる。
【００１９】
【発明の実施の形態】以下、本発明の実施形態をいくつ
かの実施例を用いて具体的に説明する。 （実施例１）図１（ａ）は、本発明を固体撮像装置に適
用した実施例の回路図である。容量２１ａの一方の電極
を共通ノード２９に接続し、他方の電極をトランジスタ
２２ａを介してグランドに、また、ヒューズ２３ａを介
して電源端子２８に、さらに、パッド２４ａに接続した
ものを基本回路としている。この基本回路をｎ個並列接
続し、共通ノード２９をバッファアンプ２５に入力し、
その出力をダイオードを介して半導体基板などのブルー
ミング制御電極及びパッド２７に接続する。図１（ａ）
はｎ＝５の例を示している。このとき、各容量２１ａ〜
２１ｅの容量値Ｃa 〜Ｃe は、次式（数１）の関係を満
たすように設定される。
かの実施例を用いて具体的に説明する。 （実施例１）図１（ａ）は、本発明を固体撮像装置に適
用した実施例の回路図である。容量２１ａの一方の電極
を共通ノード２９に接続し、他方の電極をトランジスタ
２２ａを介してグランドに、また、ヒューズ２３ａを介
して電源端子２８に、さらに、パッド２４ａに接続した
ものを基本回路としている。この基本回路をｎ個並列接
続し、共通ノード２９をバッファアンプ２５に入力し、
その出力をダイオードを介して半導体基板などのブルー
ミング制御電極及びパッド２７に接続する。図１（ａ）
はｎ＝５の例を示している。このとき、各容量２１ａ〜
２１ｅの容量値Ｃa 〜Ｃe は、次式（数１）の関係を満
たすように設定される。
【００２０】
【数１】 １６Ｃa＝８Ｃb＝４Ｃc＝２Ｃd＝Ｃe 容量２１ａ、トランジスタ２２ａ、ヒューズ２３ａ、お
よびパッド２４ａからなる基本回路の動作を説明する。
まず、ヒューズ２３ａが接続されている状態では、電源
２８からヒューズ２３ａ、トランジスタ２２ａを介して
グランドに到る回路が形成される。このとき、トランジ
スタ２２ａはオフ状態であるため、ドレイン・ソース間
抵抗は数ＭΩの高抵抗値となる。ヒューズ２３ａは数百
Ωであるため、容量２１ａのパッド側電極は電源２８と
ほぼ同電位となる。
よびパッド２４ａからなる基本回路の動作を説明する。
まず、ヒューズ２３ａが接続されている状態では、電源
２８からヒューズ２３ａ、トランジスタ２２ａを介して
グランドに到る回路が形成される。このとき、トランジ
スタ２２ａはオフ状態であるため、ドレイン・ソース間
抵抗は数ＭΩの高抵抗値となる。ヒューズ２３ａは数百
Ωであるため、容量２１ａのパッド側電極は電源２８と
ほぼ同電位となる。
【００２１】次に、ヒューズ２３ａが切断された場合、
この回路は電源から完全に切り離される。したがって、
容量２１ａのパッド側電極はトランジスタ２２ａのドレ
イン・ソース間の高抵抗を介してグランド電位になる。
すなわち、ヒューズを切断するか否かによって、容量２
１ａのパッド側電極の電位を電源電位またはグランド電
位に設定できる。
この回路は電源から完全に切り離される。したがって、
容量２１ａのパッド側電極はトランジスタ２２ａのドレ
イン・ソース間の高抵抗を介してグランド電位になる。
すなわち、ヒューズを切断するか否かによって、容量２
１ａのパッド側電極の電位を電源電位またはグランド電
位に設定できる。
【００２２】上述のような基本回路が５個並列接続され
た電圧発生部の等価回路は図１（ａ）のように表すこと
ができる。この図において、電源側の容量値Ｃ1は、図
１の容量２１ａ〜２１ｅのうち、ヒューズが接続された
ままの基本回路の容量の合成値に相当する。一方、グラ
ンド側の容量値Ｃ2は、ヒューズが切断された基本回路
の容量の合成値に相当する。このとき、共通ノード２９
には次式で表される電圧Ｖoが発生する。
た電圧発生部の等価回路は図１（ａ）のように表すこと
ができる。この図において、電源側の容量値Ｃ1は、図
１の容量２１ａ〜２１ｅのうち、ヒューズが接続された
ままの基本回路の容量の合成値に相当する。一方、グラ
ンド側の容量値Ｃ2は、ヒューズが切断された基本回路
の容量の合成値に相当する。このとき、共通ノード２９
には次式で表される電圧Ｖoが発生する。
【００２３】
【数２】 Ｖo＝ＶDD×Ｃ1／（Ｃ1＋Ｃ2） ここで、Ｃ1＋Ｃ2は容量２１ａ〜２１ｅの全合成値であ
るから、
るから、
【００２４】
【数３】 Ｃ1＋Ｃ2＝Ｃa＋Ｃb＋Ｃc＋Ｃd＋Ｃe と表すことができる。さらに式（数１）の関係を代入す
ると、式（数２）は次式（数４）のようになる。
ると、式（数２）は次式（数４）のようになる。
【００２５】
【数４】 Ｖo＝ＶDD×Ｃ1／３１Ｃa すなわち、電源側の容量値Ｃ1に比例した電圧Ｖoが得ら
れる。従って、ヒューズ２３ａ〜２３ｅを選択的に切断
することにより、電源電圧を３１等分したステップで所
望の電圧を発生することができる。このようにして発生
した電圧は、バッファアンプ２５により低インピーダン
ス化し、更にダイオード２６を通してブルーミング制御
電極に印加される。
れる。従って、ヒューズ２３ａ〜２３ｅを選択的に切断
することにより、電源電圧を３１等分したステップで所
望の電圧を発生することができる。このようにして発生
した電圧は、バッファアンプ２５により低インピーダン
ス化し、更にダイオード２６を通してブルーミング制御
電極に印加される。
【００２６】図１（ｃ）は図１（ａ）に示した回路の固
体撮像装置において、ヒューズ２３ａ〜２３ｅを選択的
に切断したときにパッド２７に出力される電圧を測定し
た結果を示す。ここで、横軸の数字０〜３２はヒューズ
２３ａ〜２３ｅの状態を十進数で表したものであり、各
ヒューズの接続状態を１、切断状態を０とし、またヒュ
ーズ２３ａをＬＳＢ（Ｌeast Ｓignificant Ｂit）、２
３ｅをＭＳＢ（ＭostＳignificant Ｂit）として表現し
たバイナリーコード’０００００’〜’１１１１１’に
対応している。また、電源電圧が１５Ｖでの測定値であ
る。
体撮像装置において、ヒューズ２３ａ〜２３ｅを選択的
に切断したときにパッド２７に出力される電圧を測定し
た結果を示す。ここで、横軸の数字０〜３２はヒューズ
２３ａ〜２３ｅの状態を十進数で表したものであり、各
ヒューズの接続状態を１、切断状態を０とし、またヒュ
ーズ２３ａをＬＳＢ（Ｌeast Ｓignificant Ｂit）、２
３ｅをＭＳＢ（ＭostＳignificant Ｂit）として表現し
たバイナリーコード’０００００’〜’１１１１１’に
対応している。また、電源電圧が１５Ｖでの測定値であ
る。
【００２７】次に本発明に係る半導体装置の検査方法に
ついて説明する。図１（ａ）に示した固体撮像装置にお
いて、まず、パッド２４ａ〜２４ｅにプローブを接触さ
せる。次に、これらのプローブから電源電位を１、グラ
ンド電位を０とし、またパッド２４ａをＬＳＢ、パッド
２４ｅをＭＳＢとして表現したバイナリーコード’００
０００’〜’１１１１１’に相当する電位を順番に印加
する。このとき、電源端子２８は解放状態にしておく。
ついて説明する。図１（ａ）に示した固体撮像装置にお
いて、まず、パッド２４ａ〜２４ｅにプローブを接触さ
せる。次に、これらのプローブから電源電位を１、グラ
ンド電位を０とし、またパッド２４ａをＬＳＢ、パッド
２４ｅをＭＳＢとして表現したバイナリーコード’００
０００’〜’１１１１１’に相当する電位を順番に印加
する。このとき、電源端子２８は解放状態にしておく。
【００２８】パッドに電源電位を与えると、電源端子２
８を電源に接続し、かつ、ヒューズを接続したまま状態
と同等の状態が形成される。一方、パッドにグランド電
位を与えると、ヒューズを切断した状態と同等の状態が
形成される。つまり、ヒューズを実際に切断しなくても
ブルーミング制御電極の電位を変えることができる。こ
のようにして、撮像素子の特性をモニターしながらバイ
ナリーコードを変えてゆき、ブルーミング制御電極の最
適電位を決定することができる。
８を電源に接続し、かつ、ヒューズを接続したまま状態
と同等の状態が形成される。一方、パッドにグランド電
位を与えると、ヒューズを切断した状態と同等の状態が
形成される。つまり、ヒューズを実際に切断しなくても
ブルーミング制御電極の電位を変えることができる。こ
のようにして、撮像素子の特性をモニターしながらバイ
ナリーコードを変えてゆき、ブルーミング制御電極の最
適電位を決定することができる。
【００２９】次に、最適電位となった時のバイナリーコ
ードの”０”と”１”を入れ換えたコード（補数）を発
生し、プローブから与える電圧を昇圧してヒューズを切
断する。これにより最適電圧が半導体装置に書き込まれ
る。このような一連の操作によって、最適電圧の検出と
書き込みを簡便に、かつ直接的に行うことができる。
ードの”０”と”１”を入れ換えたコード（補数）を発
生し、プローブから与える電圧を昇圧してヒューズを切
断する。これにより最適電圧が半導体装置に書き込まれ
る。このような一連の操作によって、最適電圧の検出と
書き込みを簡便に、かつ直接的に行うことができる。
【００３０】（実施例２）次に、本発明の第二の実施例
を説明する。本実施例も第一の実施例と同様の固体撮像
装置に適用した例であり、その電圧発生部の基本回路が
図２に示されている。第一の実施例における基本回路と
異なるのは、ヒューズ３３が容量とグランドとの間に接
続されていること、トランジスタ３２のドレインが電源
２８に接続されていることである。３４はパッドであ
る。この基本回路の動作は第一の実施例と同様である
が、ヒューズ３３が接続状態のときに容量３１のパッド
側電極はグランド電位となり、ヒューズ３３を切断する
と容量３１のパッド側電極は電源２８と同電位となる。
を説明する。本実施例も第一の実施例と同様の固体撮像
装置に適用した例であり、その電圧発生部の基本回路が
図２に示されている。第一の実施例における基本回路と
異なるのは、ヒューズ３３が容量とグランドとの間に接
続されていること、トランジスタ３２のドレインが電源
２８に接続されていることである。３４はパッドであ
る。この基本回路の動作は第一の実施例と同様である
が、ヒューズ３３が接続状態のときに容量３１のパッド
側電極はグランド電位となり、ヒューズ３３を切断する
と容量３１のパッド側電極は電源２８と同電位となる。
【００３１】この基本回路をｎ個並列接続し、各基本回
路の容量の容量値を２倍、４倍、…２n-1 倍に設定する
と、第一の実施例と同様にしてグランド電位から電源電
圧までの所望の電圧を得ることができる。
路の容量の容量値を２倍、４倍、…２n-1 倍に設定する
と、第一の実施例と同様にしてグランド電位から電源電
圧までの所望の電圧を得ることができる。
【００３２】この半導体装置の検査方法についても、第
一の実施例で説明した方法と同様の方法をとることがで
きる。但し、ヒューズを切断するか否かによって設定さ
れる電極電位が第一の実施例の場合と逆になるので、最
適電位を検出するために与えるバイナリーコードと、ヒ
ューズ切断用のバイナリーコードとが一致する。
一の実施例で説明した方法と同様の方法をとることがで
きる。但し、ヒューズを切断するか否かによって設定さ
れる電極電位が第一の実施例の場合と逆になるので、最
適電位を検出するために与えるバイナリーコードと、ヒ
ューズ切断用のバイナリーコードとが一致する。
【００３３】（実施例３）図３（ａ）に本発明の第三の
実施例の回路図を示す。図１（ａ）に示した第一の実施
例と異なるのは、基本回路が５個から７個に増え、その
うちの一つの基本回路が第二の実施例で示した構成を有
することである。容量２１ｆ，２１ｇの容量値Ｃｆ，Ｃ
ｇは等しく、他の５個の容量２１ａ〜２１ｅの容量値と
直接的な関係は無いが、説明の便宜上、Ｃｆ＝Ｃｇ＝Ｃ
ａとする。容量２１ａ〜２１ｅに関する機能は第一の実
施例と同じである。すなわち容量２１ａ〜２１ｅによっ
てブルーミング抑制電圧の最適値が設定される。
実施例の回路図を示す。図１（ａ）に示した第一の実施
例と異なるのは、基本回路が５個から７個に増え、その
うちの一つの基本回路が第二の実施例で示した構成を有
することである。容量２１ｆ，２１ｇの容量値Ｃｆ，Ｃ
ｇは等しく、他の５個の容量２１ａ〜２１ｅの容量値と
直接的な関係は無いが、説明の便宜上、Ｃｆ＝Ｃｇ＝Ｃ
ａとする。容量２１ａ〜２１ｅに関する機能は第一の実
施例と同じである。すなわち容量２１ａ〜２１ｅによっ
てブルーミング抑制電圧の最適値が設定される。
【００３４】この最適値としての出力電圧は、電源電圧
２８が変わればそれに応じて変わる。また、図１（ａ）
の回路では、ヒューズ２３ａ〜２３ｅの選択的切断によ
って決定したブルーミング抑制電圧を後で変えたい場合
に対応することができない。図３（ａ）で追加された二
つの基本回路は上記のような場合に出力電圧の微調整を
可能にするためのものである。つまり、ヒューズ２３ｆ
を切断すると容量２１ｆがグランド側容量Ｃ2に加わ
り、ヒューズ２３ｇを切断すると容量２１ｇが電源側容
量Ｃ1に加わる。従って、容量２１ａ〜２１ｅで設定し
た電圧に対して、±ＶDD／３３の範囲内で微調整を行う
ことができる。図３（ｂ）は図１（ａ）に示した出力電
圧に、上記の微調整によって得られる出力電圧を重ねて
表示したものである。
２８が変わればそれに応じて変わる。また、図１（ａ）
の回路では、ヒューズ２３ａ〜２３ｅの選択的切断によ
って決定したブルーミング抑制電圧を後で変えたい場合
に対応することができない。図３（ａ）で追加された二
つの基本回路は上記のような場合に出力電圧の微調整を
可能にするためのものである。つまり、ヒューズ２３ｆ
を切断すると容量２１ｆがグランド側容量Ｃ2に加わ
り、ヒューズ２３ｇを切断すると容量２１ｇが電源側容
量Ｃ1に加わる。従って、容量２１ａ〜２１ｅで設定し
た電圧に対して、±ＶDD／３３の範囲内で微調整を行う
ことができる。図３（ｂ）は図１（ａ）に示した出力電
圧に、上記の微調整によって得られる出力電圧を重ねて
表示したものである。
【００３５】（実施例４）次に、本発明の第四の実施例
の半導体装置の構造について説明する。図４に示すよう
に、容量部は二層の電極から成り、第一層電極４１をヒ
ューズによって電位を切り替える電極とし、第二層電極
４２を共通ノード２９に接続する。こうすることによっ
て、浮遊容量の影響を低減し、精度の高い電圧発生回路
とすることができる。すなわち、第一層電極４１と半導
体基板との間には大きな浮遊容量４３が存在する。これ
をノード２９に接続したのでは、浮遊容量４３がグラン
ド側容量Ｃ2に加わり、その結果、電圧調整範囲の最大
値が低下する。そこで、図４に示すように、第一層電極
４１を電位切り替え電極とすれば、この電極が電源電位
になってもグランド電位になっても、浮遊容量４３が出
力電圧には影響することはない。
の半導体装置の構造について説明する。図４に示すよう
に、容量部は二層の電極から成り、第一層電極４１をヒ
ューズによって電位を切り替える電極とし、第二層電極
４２を共通ノード２９に接続する。こうすることによっ
て、浮遊容量の影響を低減し、精度の高い電圧発生回路
とすることができる。すなわち、第一層電極４１と半導
体基板との間には大きな浮遊容量４３が存在する。これ
をノード２９に接続したのでは、浮遊容量４３がグラン
ド側容量Ｃ2に加わり、その結果、電圧調整範囲の最大
値が低下する。そこで、図４に示すように、第一層電極
４１を電位切り替え電極とすれば、この電極が電源電位
になってもグランド電位になっても、浮遊容量４３が出
力電圧には影響することはない。
【００３６】このように、半導体基板に近いほうの第一
層電極をヒューズによって電位を切り替える電極とし、
第二層電極をノード２９に接続することにより、浮遊容
量の影響を低減し、発生電圧の範囲を大きくとることが
できる。
層電極をヒューズによって電位を切り替える電極とし、
第二層電極をノード２９に接続することにより、浮遊容
量の影響を低減し、発生電圧の範囲を大きくとることが
できる。
【００３７】（実施例５）図６に本発明の第五の実施例
の基本回路を示す。５１は電源端子、５２はパッド、５
３はヒューズ、５４は抵抗、５５は容量である。この基
本回路は、第一の実施例の基本回路と同様に、ヒューズ
５３を切断しないときは容量５５のパッド側電極は電源
電位になり、ヒューズ５３を切断することによって容量
５５のパッド側電極はグランド電位になる。第一の実施
例の基本回路と異なる点は、図１におけるトランジスタ
２２ａが図６では抵抗５４に置き換わっていることであ
る。
の基本回路を示す。５１は電源端子、５２はパッド、５
３はヒューズ、５４は抵抗、５５は容量である。この基
本回路は、第一の実施例の基本回路と同様に、ヒューズ
５３を切断しないときは容量５５のパッド側電極は電源
電位になり、ヒューズ５３を切断することによって容量
５５のパッド側電極はグランド電位になる。第一の実施
例の基本回路と異なる点は、図１におけるトランジスタ
２２ａが図６では抵抗５４に置き換わっていることであ
る。
【００３８】ヒューズ５３を切断しないとき、容量５５
のパッド側電極はヒューズ５３の抵抗成分と抵抗５４と
で電源電圧を分割した電圧になる。この電圧を電源電圧
に近づけるために、そして消費電力を抑制するために、
抵抗５４の抵抗値は大きいほうがよい。ヒューズ５３を
切断したときは、容量５５のパッド側電極は抵抗５４を
介してグランド電位に接続される。
のパッド側電極はヒューズ５３の抵抗成分と抵抗５４と
で電源電圧を分割した電圧になる。この電圧を電源電圧
に近づけるために、そして消費電力を抑制するために、
抵抗５４の抵抗値は大きいほうがよい。ヒューズ５３を
切断したときは、容量５５のパッド側電極は抵抗５４を
介してグランド電位に接続される。
【００３９】（実施例６）図７に本発明の第六の実施例
の基本回路を示す。第一の実施例の基本回路と異なる点
は、図１におけるトランジスタ２２ａが図７ではデプレ
ションタイプのトランジスタ５６に置き換わっているこ
とである。
の基本回路を示す。第一の実施例の基本回路と異なる点
は、図１におけるトランジスタ２２ａが図７ではデプレ
ションタイプのトランジスタ５６に置き換わっているこ
とである。
【００４０】ヒューズ５３を切断しない場合、トランジ
スタ５６はオン状態であり、電源５１からヒューズ５
３、トランジスタ５６を通してグランドに至る回路が形
成される。容量５５のパッド側電極の電位は、トランジ
スタ５６のドレイン電流とヒューズ５３の抵抗成分によ
って決まる電圧降下分だけ電源電圧より低い電圧とな
る。この電圧を電源電圧に近づけるために、また消費電
流を抑制するために、トランジスタ５６の閾値電圧（Ｖ
T)はできるだけ０ボルトに近いことが好ましい。
スタ５６はオン状態であり、電源５１からヒューズ５
３、トランジスタ５６を通してグランドに至る回路が形
成される。容量５５のパッド側電極の電位は、トランジ
スタ５６のドレイン電流とヒューズ５３の抵抗成分によ
って決まる電圧降下分だけ電源電圧より低い電圧とな
る。この電圧を電源電圧に近づけるために、また消費電
流を抑制するために、トランジスタ５６の閾値電圧（Ｖ
T)はできるだけ０ボルトに近いことが好ましい。
【００４１】ヒューズ５３を切断すると、この回路は電
源から切り離される。トランジスタ５６はオン状態にあ
るので、ドレイン電位はゲート電位より閾値電圧（ＶT)
だけ低い電圧となる。即ち、容量５５のパッド側電極の
電位は、ほぼグランド電位になる。第一の実施例の回路
では、トランジスタのオフ状態での高抵抗を介してグラ
ンド電位に接続されているので、電極電位が不安定にな
るおそれがあるが、本実施例の回路ではトランジスタが
常にオン状態であるので、安定した動作が得られる。
源から切り離される。トランジスタ５６はオン状態にあ
るので、ドレイン電位はゲート電位より閾値電圧（ＶT)
だけ低い電圧となる。即ち、容量５５のパッド側電極の
電位は、ほぼグランド電位になる。第一の実施例の回路
では、トランジスタのオフ状態での高抵抗を介してグラ
ンド電位に接続されているので、電極電位が不安定にな
るおそれがあるが、本実施例の回路ではトランジスタが
常にオン状態であるので、安定した動作が得られる。
【００４２】（実施例７）図８に本発明の第七の実施例
の基本回路を示す。第一の実施例の基本回路と異なる点
は、エンハンスメントタイプのトランジスタ５７のゲー
ト・ソース間に順方向電圧を印加する電源５８が備えら
れていることである。この回路は、第六の実施例の回路
と同様の動作を行う。
の基本回路を示す。第一の実施例の基本回路と異なる点
は、エンハンスメントタイプのトランジスタ５７のゲー
ト・ソース間に順方向電圧を印加する電源５８が備えら
れていることである。この回路は、第六の実施例の回路
と同様の動作を行う。
【００４３】（実施例８）図９に本発明の第八の実施例
の基本回路を示す。この基本回路は図２に示した第二の
実施例の基本回路において、トランジスタ３２を抵抗
（図９の５９）で置き換えたものである。
の基本回路を示す。この基本回路は図２に示した第二の
実施例の基本回路において、トランジスタ３２を抵抗
（図９の５９）で置き換えたものである。
【００４４】ヒューズ５３を切断しないとき、容量５５
のパッド側電極はヒューズ５３の抵抗成分と抵抗５４と
で電源電圧を分割した電圧になる。この電圧をグランド
電圧に近づけるために、そして消費電力を抑制するため
に、抵抗５９の抵抗値は大きいほうがよい。ヒューズ５
３を切断したときは、容量５５のパッド側電極は抵抗５
９を介して電源電位に接続される。
のパッド側電極はヒューズ５３の抵抗成分と抵抗５４と
で電源電圧を分割した電圧になる。この電圧をグランド
電圧に近づけるために、そして消費電力を抑制するため
に、抵抗５９の抵抗値は大きいほうがよい。ヒューズ５
３を切断したときは、容量５５のパッド側電極は抵抗５
９を介して電源電位に接続される。
【００４５】（実施例９）図１０に本発明の第九の実施
例の基本回路を示す。この基本回路は図２に示した第二
の実施例の基本回路において、トランジスタ３２をデプ
レションタイプのトランジスタ（図９の６０）で置き換
えたものである。
例の基本回路を示す。この基本回路は図２に示した第二
の実施例の基本回路において、トランジスタ３２をデプ
レションタイプのトランジスタ（図９の６０）で置き換
えたものである。
【００４６】電圧の切り換え動作は第二の実施例の基本
回路と同様であるが、第六の実施例の回路におけるデプ
レションタイプのトランジスタ５６と同じ作用をトラン
ジスタ６０が奏するので、安定した動作が得られる。
回路と同様であるが、第六の実施例の回路におけるデプ
レションタイプのトランジスタ５６と同じ作用をトラン
ジスタ６０が奏するので、安定した動作が得られる。
【００４７】（実施例１０）図１１に本発明の第十の実
施例の基本回路を示す。この基本回路は第九の実施例の
回路におけるデプレションタイプのトランジスタ６０
を、エンハンスメントタイプのトランジスタ６１と、そ
のゲート・ソース間に順方向電圧を印加する電源５８と
で置き換えたものである。動作は第九の実施例の基本回
路と同様である。
施例の基本回路を示す。この基本回路は第九の実施例の
回路におけるデプレションタイプのトランジスタ６０
を、エンハンスメントタイプのトランジスタ６１と、そ
のゲート・ソース間に順方向電圧を印加する電源５８と
で置き換えたものである。動作は第九の実施例の基本回
路と同様である。
【００４８】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、半導体集積回路の動作に必要な電圧が半導
体装置内部で作り出され、しかも、その電圧を電位変更
手段によって調整することができるので、外部回路で電
圧調整を行う必要がない。また、本発明の半導体装置の
検査方法によれば、半導体装置に内蔵された電圧発生部
の電圧調整と電位変更手段を制御することによる書き込
みとを連続して、かつ、直接的に行うことができる。
置によれば、半導体集積回路の動作に必要な電圧が半導
体装置内部で作り出され、しかも、その電圧を電位変更
手段によって調整することができるので、外部回路で電
圧調整を行う必要がない。また、本発明の半導体装置の
検査方法によれば、半導体装置に内蔵された電圧発生部
の電圧調整と電位変更手段を制御することによる書き込
みとを連続して、かつ、直接的に行うことができる。
【００４９】なお、上記実施例は、固体撮像装置におけ
るブルーミング抑制電圧に関するものであるが、リセッ
ト電圧の調整に関しても同様の効果が得られる。また、
本発明は固体撮像装置に限らず、種々の半導体装置に適
用することができる。
るブルーミング抑制電圧に関するものであるが、リセッ
ト電圧の調整に関しても同様の効果が得られる。また、
本発明は固体撮像装置に限らず、種々の半導体装置に適
用することができる。
【図１】（ａ）は本発明の実施例１に係る半導体装置の
電圧発生部の回路図、（ｂ）はその電圧発生部の等価回
路図、（ｃ）は電圧発生部に与えるバイナリーコードと
出力電圧との関係を示すグラフ
電圧発生部の回路図、（ｂ）はその電圧発生部の等価回
路図、（ｃ）は電圧発生部に与えるバイナリーコードと
出力電圧との関係を示すグラフ
【図２】本発明の実施例２に係る半導体装置の電圧発生
部の基本回路を示す図
部の基本回路を示す図
【図３】（ａ）は本発明の実施例３に係る半導体装置の
電圧発生部の回路図、（ｂ）は電圧発生部に与えるバイ
ナリーコードと出力電圧との関係を示すグラフ
電圧発生部の回路図、（ｂ）は電圧発生部に与えるバイ
ナリーコードと出力電圧との関係を示すグラフ
【図４】 本発明の実施例４に係る半導体装置の電圧発
生部の電極構造を示す図
生部の電極構造を示す図
【図５】（ａ）は固体撮像装置の構成を示す平面図、
（ｂ）はその断面図、（ｃ）は固体撮像装置の画素部の
ポテンシャルを示す説明図
（ｂ）はその断面図、（ｃ）は固体撮像装置の画素部の
ポテンシャルを示す説明図
【図６】本発明の実施例５に係る半導体装置の電圧発生
部の基本回路を示す図
部の基本回路を示す図
【図７】本発明の実施例６に係る半導体装置の電圧発生
部の基本回路を示す図
部の基本回路を示す図
【図８】本発明の実施例７に係る半導体装置の電圧発生
部の基本回路を示す図
部の基本回路を示す図
【図９】本発明の実施例８に係る半導体装置の電圧発生
部の基本回路を示す図
部の基本回路を示す図
【図１０】本発明の実施例９に係る半導体装置の電圧発
生部の基本回路を示す図
生部の基本回路を示す図
【図１１】本発明の実施例１０に係る半導体装置の電圧
発生部の基本回路を示す図
発生部の基本回路を示す図
２１ａ〜２１ｇ，３１，５５ 容量 ２２ａ〜２２ｇ，３２，５６，５７，５９，６０ トラ
ンジスタ ２３ａ〜２３ｇ，３３，５３ ヒューズ ２４ａ〜２４ｇ，２７，３４，５２ パッド ２５ バッファアンプ ２６ ダイオード ２８，５１ 電源端子 ２９ 共通ノード ４１，４２ 電極層 ４３ 浮遊容量 ５４，５９ 抵抗 ５８ 電源
ンジスタ ２３ａ〜２３ｇ，３３，５３ ヒューズ ２４ａ〜２４ｇ，２７，３４，５２ パッド ２５ バッファアンプ ２６ ダイオード ２８，５１ 電源端子 ２９ 共通ノード ４１，４２ 電極層 ４３ 浮遊容量 ５４，５９ 抵抗 ５８ 電源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/335
Claims (15)
- 【請求項１】 半導体集積回路とその動作に必要な電圧
発生部とが同一基板上に形成された半導体装置であっ
て、前記電圧発生部は、一方の電極が共通ノードに接続
された複数の容量と、これらの容量の他方の電極が接続
される電位をそれぞれの容量ごとに切り換える電位変更
手段と、前記共通ノードに生ずる電圧を入力とするバッ
ファアンプとを備え、前記バッファアンプの出力が前記
半導体集積回路に接続されていることを特徴とする半導
体装置。 - 【請求項２】 前記半導体集積回路が、信号電荷を蓄積
する光電変換部とそれに隣接して過剰電荷を排出する手
段とを有する固体撮像装置の回路であり、前記バッファ
アンプの出力がダイオードを介して前記過剰電荷排出手
段に接続されている請求項１記載の半導体装置。 - 【請求項３】 前記半導体集積回路が、信号検出手段と
その電位をリセットする手段とを有する固体撮像装置の
回路であり、前記バッファアンプの出力がダイオードを
介して前記リセット手段に接続されている請求項１記載
の半導体装置。 - 【請求項４】 前記容量の個数がｎ個であり、これらの
容量の容量値が１：２：４：………：２n-1 となるよう
に設定されている請求項１記載の半導体装置。 - 【請求項５】 前記容量の個数がｎ＋２ｍ個であり、そ
のうち、ｎ個の容量の容量値が１：２：４：………：２
n-1 となるように設定され、２ｍ個の容量はｍ種類の容
量値の容量を２組備えたものであり、前記ｍ種類の容量
値が１：２：４：………２m-1 となるように設定されて
いる請求項１記載の半導体装置。 - 【請求項６】 前記電位変更手段が、ヒューズを切断す
るか否かによって各容量の電極が接続される電位を切り
換えるものである請求項１記載の半導体装置。 - 【請求項７】 前記電位変更手段が、ヒューズと抵抗と
を用いて構成されている請求項６記載の半導体装置。 - 【請求項８】 前記電位変更手段が、ヒューズとトラン
ジスタとを用いて構成されている請求項６記載の半導体
装置。 - 【請求項９】 前記トランジスタがデプレションタイプ
であり、前記トランジスタのゲート電位とソース電位と
が等しくされている請求項８記載の半導体装置。 - 【請求項１０】 前記トランジスタがエンハンスメント
タイプであり、前記トランジスタのゲート電位がソース
電位より所定電圧だけ高くされている請求項８記載の半
導体装置。 - 【請求項１１】 前記容量を形成する一対の電極層のう
ち、基板に近いほうの電極層が前記電位変更手段を介し
て所定の電位に接続されている請求項１記載の半導体装
置。 - 【請求項１２】 請求項１記載の半導体装置の検査方法
であって、外部から与えるバイナリーコードに応じて前
記複数の容量の電極が接続される電位をそれぞれの容量
ごとに切り換え、前記バイナリーコードを順次変化させ
ることによって前記バッファアンプの出力電圧を段階的
に変化させ、前記出力電圧が最適値になったときのバイ
ナリーコードを記憶しておき、次に、記憶したバイナリ
ーコードに基づいて、出力電圧の最適値が定常的に得ら
れるように前記電位変更手段を制御することを特徴とす
る半導体装置の検査方法。 - 【請求項１３】 前記出力電圧が最適値になったときの
バイナリーコードと同一のバイナリーコードを与えて前
記電位変更手段を制御する請求項１２記載の半導体装置
の検査方法。 - 【請求項１４】 前記出力電圧が最適値になったときの
バイナリーコードの補数のバイナリーコードを与えて前
記電位変更手段を制御する請求項１２記載の半導体装置
の検査方法。 - 【請求項１５】 前記電位変更手段の制御を、前記半導
体回路の特性評価の際に行う請求項１２記載の半導体装
置の検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8135378A JPH0955473A (ja) | 1995-06-08 | 1996-05-29 | 半導体装置とその検査方法 |
| US08/658,005 US5867055A (en) | 1995-06-08 | 1996-06-04 | Semiconductor device containing an adjustable voltage generator |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-142000 | 1995-06-08 | ||
| JP14200095 | 1995-06-08 | ||
| JP8135378A JPH0955473A (ja) | 1995-06-08 | 1996-05-29 | 半導体装置とその検査方法 |
| US08/658,005 US5867055A (en) | 1995-06-08 | 1996-06-04 | Semiconductor device containing an adjustable voltage generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0955473A true JPH0955473A (ja) | 1997-02-25 |
Family
ID=27317073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8135378A Pending JPH0955473A (ja) | 1995-06-08 | 1996-05-29 | 半導体装置とその検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5867055A (ja) |
| JP (1) | JPH0955473A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000046943A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 리페어퓨즈 형성방법 |
| KR20030027662A (ko) * | 2001-09-27 | 2003-04-07 | 미쓰비시덴키 가부시키가이샤 | 용량 소자 및 그것을 이용한 승압 회로 |
| WO2013140872A1 (ja) * | 2012-03-19 | 2013-09-26 | ソニー株式会社 | 固体撮像装置及び電子機器 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11232869A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 半導体回路装置 |
| TW425563B (en) * | 1998-06-03 | 2001-03-11 | Nippon Electric Co | Solid state image pickup device and driving method therefore |
| JP4200545B2 (ja) * | 1998-06-08 | 2008-12-24 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
| US6346846B1 (en) * | 1999-12-17 | 2002-02-12 | International Business Machines Corporation | Methods and apparatus for blowing and sensing antifuses |
| JP3843974B2 (ja) * | 2003-09-29 | 2006-11-08 | セイコーエプソン株式会社 | 表示駆動回路 |
| US7508432B2 (en) * | 2006-07-19 | 2009-03-24 | Eastman Kodak Company | CCD with improved substrate voltage setting circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423470A (ja) * | 1990-05-18 | 1992-01-27 | Fuji Xerox Co Ltd | イメージセンサ |
| JPH04321273A (ja) * | 1991-04-19 | 1992-11-11 | Fuji Xerox Co Ltd | イメージセンサ |
| JPH06153079A (ja) * | 1992-11-12 | 1994-05-31 | Sony Corp | Ｃｃｄ固体撮像素子 |
| US5386115A (en) * | 1993-09-22 | 1995-01-31 | Westinghouse Electric Corporation | Solid state micro-machined mass spectrograph universal gas detection sensor |
| JP2639325B2 (ja) * | 1993-11-30 | 1997-08-13 | 日本電気株式会社 | 定電圧発生回路 |
-
1996
- 1996-05-29 JP JP8135378A patent/JPH0955473A/ja active Pending
- 1996-06-04 US US08/658,005 patent/US5867055A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000046943A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 리페어퓨즈 형성방법 |
| KR20030027662A (ko) * | 2001-09-27 | 2003-04-07 | 미쓰비시덴키 가부시키가이샤 | 용량 소자 및 그것을 이용한 승압 회로 |
| WO2013140872A1 (ja) * | 2012-03-19 | 2013-09-26 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| US9363454B2 (en) | 2012-03-19 | 2016-06-07 | Sony Corporation | Solid-state imaging unit and electronic apparatus with a signal charge accumulated in a photoelectric conversion section is divided to be read in predetermined times of intermediate transfer operations and a complete transfer operation |
| US9900537B2 (en) | 2012-03-19 | 2018-02-20 | Sony Semiconductor Solutions Corporation | Solid-state imaging unit and electronic apparatus with a signal charge accumulated in a photoelectric conversion section that is divided to be read in predetermined times of intermediate transfer operations and a complete transfer operation |
Also Published As
| Publication number | Publication date |
|---|---|
| US5867055A (en) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4264855B2 (ja) | 利得調整可能なアクティブ・ピクセル・センサ | |
| US7489355B2 (en) | CMOS active pixel with hard and soft reset | |
| US6555842B1 (en) | Active pixel sensor with intra-pixel charge transfer | |
| US7215369B2 (en) | Compact pixel reset circuits using reversed current readout | |
| JP3965049B2 (ja) | 撮像装置 | |
| WO2006132366A1 (ja) | 光センサ回路およびイメージセンサ | |
| US20190281238A1 (en) | Double source follower hdr pixel | |
| JPH0955473A (ja) | 半導体装置とその検査方法 | |
| JP2003244547A (ja) | 固体撮像装置、その画素不良変換方法および傷補正方法 | |
| US6917029B2 (en) | Four-component pixel structure leading to improved image quality | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| KR100234492B1 (ko) | 반도체장치와 그 검사방법 | |
| US6265737B1 (en) | Circuit for integrating light-induced charges with improved linearity | |
| US7199828B2 (en) | Active pixel sensor cell array | |
| WO2022202451A1 (ja) | 光検出器および距離測定システム | |
| JP2000083198A (ja) | 光センサ回路およびこれを用いたイメージセンサ | |
| JP2003189185A (ja) | 固体撮像装置 | |
| US7675562B2 (en) | CMOS image sensor including column driver circuits and method for sensing an image using the same | |
| US6972399B2 (en) | Reset voltage generation circuit for CMOS imagers | |
| JP2945889B2 (ja) | 半導体集積回路とその調整方法 | |
| US20240096923A1 (en) | Image sensing structure and method for manufacturing the same | |
| JP3439699B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| KR100444494B1 (ko) | 특성을 향상시킨 시모스 이미지센서의 단위화소 | |
| JP2659456B2 (ja) | 固体撮像素子 |