JP5319094B2 - 画像表示装置の駆動方法および画像表示装置 - Google Patents

Description

本発明は、画像表示装置の駆動方法および画像表示装置に関するものである。

従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた画像表示装置が提案されている。

この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」という）や有機ＥＬ素子の一つである有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：以下「ＯＬＥＤ」という）などを有する複数の画素が行列状に配置された構成を有しており、各画素に適切な電流値が設定されることにより、各画素の輝度が制御される。

ところで、ＯＬＥＤを用いた画像表示装置は、液晶を用いた画像表示装置よりも消費電力が低いという特徴を有している。しかしながら、近年、携帯機器の使用可能時間の長時間化の要求に伴い、これらの携帯機器の表示パネルへの適用が期待されているＯＬＥＤを用いた画像表示装置に対しても、さらなる低消費電力化の要求が求められてきている。

本発明は、上記に鑑みてなされたものであって、消費電力の低減化を簡易な手法にて実現する画像表示装置の駆動方法および画像表示装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかる画像表示装置の駆動方法は、画像表示装置の駆動方法において、発光素子を有する複数の画素回路と、該画素回路に対して共通に接続される電源線と、を備えた画像表示装置を準備するステップと、前記電源線に共通に接続される前記画素回路毎に、該画素回路に対応する画像データに基づいて前記発光素子の発光に必要な電源線への印加電圧を算出するステップと、前記印加電圧を前記電源線に供給し、前記電源線に接続された前記発光素子を発光させるステップと、を備えたことを特徴とする。

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記画像表示装置は、前記電源線を複数本有し、該複数の電源線を複数のグループに分け、該グループ毎に前記電源線の電圧が制御されており、前記印加電圧は、前記各グループに属する前記画素回路毎に算出されることを特徴とする。

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記画像表示装置は、第１発光素子を有する第１画素回路と、該第１発光素子と異なる色に発光する第２発光素子を有する第２画素回路と、前記第１、第２発光素子とは異なる色に発光する第３発光素子を有する第３画素回路と、を備え、該第１〜第３の画素回路が共通の電源線に接続されていることを特徴とする。

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記印加電圧は、前記第１発光素子の発光に必要な第１印加電圧を算出するステップと、前記第２発光素子の発光に必要な第２印加電圧を算出するステップと、前記第３発光素子の発光に必要な第３印加電圧を算出するステップと、前記第１〜第３印加電圧の中の最大値以上の値を印加電圧とするステップと、を経て算出されることを特徴とする。

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記電源線に供給される印加電圧の値に応じて、前記画素回路に対応する前記画像データを変動させた第２画像データを算出するステップと、前記第２画像データを前記画素回路に入力するステップと、を更に備えたことを特徴とする。

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記画素回路が、前記発光素子の発光を制御する駆動トランジスタと、前記駆動トランジスタに接続され、且つ前記画像データに応じた電位を供給するための画像信号線とを有し、前記電源線に供給される印加電圧の値に応じて、前記発光素子の発光時に前記画像信号線の電位を変動させるステップを更に備えたことを特徴とする。

また、つぎの発明にかかる画像表示装置の駆動方法は、上記の発明において、前記印加電圧の算出は、フレーム毎に行なわれることを特徴とする。

また、つぎの発明にかかる画像表示装置は、発光素子を有する複数の画素回路と、該画素回路に対して共通に接続される電源線と、を備えた画像表示パネルと、前記発光素子の発光に必要な電圧データが記憶された記憶手段と、前記記憶手段に記憶された電圧データおよび画素回路に対応する画像データに基づいて前記電源線に供給すべき印加電圧を算出する演算手段と、前記演算手段によって算出された印加電圧を前記電源線に供給する駆動手段と、を備えたことを特徴とする。

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記演算手段は、算出された印加電圧の値に応じて、前記画像データを変動させるための補正電圧または補正係数を算出することを特徴とする。

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記演算手段は、前記補正電圧または前記補正係数の何れかのデータおよび前記画像データに基づいて前記画素回路に対応する該画像データを変動させた第２画像データを生成することを特徴とする。

本発明によれば、消費電力の低減化を簡易な手法にて実現する画像表示装置を提供することができる。

以下、本発明にかかる画像表示装置およびその駆動方法にかかる好適な実施の形態を図面に基づいて詳細に説明する。なお、以下の各実施の形態によって本発明が限定されるものではない。

（実施の形態１）
＜画像表示装置の概略構成＞
図１は、以下の各実施の形態の説明に好適な画像表示装置の概略構成を示す図である。図１において、画像表示装置の表示パネル５には、電源線１０、Ｔｔｈ制御線１１、マージ線１２および走査線１３からなる各制御線および画像信号線１４が配設されている。これらの各制御線は、表示パネル５に設けられたラインドライバ２０に接続されている。一方、画像信号線１４は、制御線と異なる方向に沿って配設されるとともに、表示パネル５に設けられたデータドライバ２２に接続されている。なお、図１では図示を省略しているが、表示パネル５は、有機ＥＬ素子を具備し、マトリックス状に配列された複数の画素回路を有しており、これらの画素回路には各制御線および画像信号線１４が接続されている。

ラインドライバ２０は、例えばスイッチング素子などを内部に含む駆動用ＩＣなどを用いて構成することができ、各制御線への印加電圧の大きさや印加するタイミングを制御する。データドライバ２２は、演算回路などを内部に含む駆動用ＩＣなどを用いて構成することができ、画像データや画像電位調整データに基づいて画像信号線１４に供給するための画像信号線電位を生成するとともに、生成した画像信号線電位を画像信号線１４に供給するタイミングを制御する。

また、画像表示装置は、画像データが入力される演算部４０および記憶部４１を備えている。演算部４０は、入力された画像データに対して、以下に詳述する処理を施した処理データをラインドライバ２０およびデータドライバ２２に供給する。また、記憶部４１は、処理データの生成に必要な参照データを保持している。

なお、各制御線、画像信号線１４、ラインドライバ２０およびデータドライバ２２のレイアウトは、図１に示すレイアウトに限られるものではない。また、演算部４０および記憶部４１を表示パネルの外部に配置する一例を示しているが、表示パネル内に配置することも可能である。

＜画素回路の構成＞
図２は、画像表示装置の１画素を構成する画素回路の構成例を示す図である。同図に示すように、この画素回路は、有機発光素子ＯＬＥＤと、駆動トランジスタＴｄと、閾値電圧検出用トランジスタＴｔｈと、容量Ｃｓと、容量Ｃｓおよび画像信号線１４の電気的接続を制御するスイッチングトランジスタＴ１と、電源線１０および容量Ｃｓの電気的接続を制御するスイッチングトランジスタＴ２と、を備えている。

図２において、駆動トランジスタＴｄは、ゲート電極・ソース電極間に与えられる電位差に応じて有機発光素子ＯＬＥＤに流れる電流量を制御するための素子である。閾値電圧検出用トランジスタＴｔｈは、オン状態となったときに、駆動トランジスタＴｄのゲート電極とドレイン電極とを電気的に接続する。その結果、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流が流れ、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が閾値電圧Ｖｔｈに近づくこととなる。

有機発光素子ＯＬＥＤは、アノード層と、カソード層と、アノード層およびカソード層の間に介在され、有機材料からなる発光層とを少なくとも備えた構造を有している。アノード層およびカソード層の材料としては、ＡｌまたはＡｌとＮｄとの合金、その他のＡｌ合金、Ｃｕ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、Ｍｇ，Ｃａ，Ａｌ，ＩＺＯ等の金属材料が用いられ、例えば、アノード層としてＡｌが、カソード層としてＭｇおよびＣａの積層体が用いられる。また、発光層の材料としては、フタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機材料が用いられる。このような有機発光素子ＯＬＥＤは、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する。

駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴ１およびスイッチングトランジスタＴ２は、例えば、薄膜トランジスタ（ＴＦＴ）により構成される。なお、各薄膜トランジスタのチャネル（Ｎ型またはＰ型）については、Ｎ型、Ｐ型のいずれのタイプを用いてもよいが、本実施形態ではＮ型を用いている。

また、電源線１０は、駆動トランジスタＴｄおよびスイッチングトランジスタＴ２に所定電圧を供給する。Ｔｔｈ制御線１１は、閾値電圧検出用トランジスタＴｔｈを制御するための制御信号を供給する。マージ線１２は、スイッチングトランジスタＴ２を制御するための制御信号を供給する。走査線１３は、スイッチングトランジスタＴ１を制御するための制御信号を供給する。画像信号線１４は、有機発光素子ＯＬＥＤの発光輝度に対応する画像信号を供給する。

なお、図２では、有機発光素子ＯＬＥＤのアノード層側をグラウンド線に、カソード層側を電源線１０にそれぞれ接続するようにしているが、有機発光素子ＯＬＥＤのアノード層側を電源線１０に、カソード層側をグラウンド線にそれぞれ接続してもよいし、あるいは、有機発光素子ＯＬＥＤの両側に電源線を接続し、両電源線の電位を変動させてもよい。

＜画素回路群の構成＞
図３は、図２における画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。なお、図３においては、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴ１、有機発光素子ＯＬＥＤ自体が有する素子容量Ｃｏｌｅｄ、および電源線やマージ線以外の制御線などの回路要素の図示を省略している。

図３において、電源線１０やマージ線１２等の制御線は画素回路群に共通に接続されており、その一端側がラインドライバ２０に接続されている。そして、ラインドライバ２０によって電源線１０やマージ線１２等の制御線に印加される電位が制御される。

＜画素回路群の動作＞
つぎに、図３に示す画素回路群の動作について、図２、図３および図４の各図面を適宜参照して説明する。図４は、実施の形態１にかかる発光制御を説明するための制御シーケンスの一例を示す図である。なお、図４に示す制御シーケンスは、図３に示す各画素回路群を順次発光方式で発光制御する場合を示すものである。順次発光方式とは、各画素回路に対する画像信号線電位（画像データ）の書き込み制御および各画素回路の発光制御を同一の電源線または制御線に共通に接続された画素回路のグループごと（例えば一行ごと、一列ごとなど）に順次行う方式である。

また、図４において、“ｎ”および“ｎ＋１”は、図３における各画素回路群を識別する行番号を示している。なお、これらのシーケンスでは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の４つの期間を１サイクルとする各行毎のサイクルが時間的にずれているが、１サイクルの期間内における各画素回路群の動作は各行で同一である。したがって、以下の説明では、第ｎ行の画素回路群に着目し、その動作を説明する。

＜画素回路群の動作−準備期間の動作＞
まず、準備期間では、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴ２がオンとされ、電源線１０（ｎ）→駆動トランジスタＴｄ→有機発光素子ＯＬＥＤという経路で電流が流れ、有機発光素子ＯＬＥＤに電荷が蓄積される。

＜画素回路群の動作−閾値電圧検出期間の動作＞
つぎの閾値電圧検出期間（Ｖｔｈ検出期間）では、スイッチングトランジスタＴ１がオフ、スイッチングトランジスタＴ２がオン、閾値電圧検出用トランジスタＴｔｈがオンとなり、駆動トランジスタＴｄのゲート電極とドレイン電極とが接続される。また、容量Ｃｓおよび有機発光素子ＯＬＥＤに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０（ｎ）という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに達すると、理論的には、駆動トランジスタＴｄがオフとされるため、結果的に、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。

＜画素回路群の動作−書き込み期間の動作＞
つぎの書き込み期間では、スイッチングトランジスタＴ１がオン、スイッチングトランジスタＴ２がオフとなり、さらに画像信号線１４より画像信号線電位（−Ｖｄａｔａ）が容量Ｃｓに供給される。ここで、画像信号線１４によって供給される画像信号線電位（−Ｖｄａｔａ）は、画像入力信号である画像データに基づいて決定される。また、その際、同一フレーム内の発光期間において、電源線１０によって印加される電源線電位も、当該画像データに基づいて決定される。なお、画像データに基づいて決定される画像信号線電位および電源線電位の詳細については後述する。

画像データに基づいて決定された画像信号線電位（−Ｖｄａｔａ）は、容量Ｃｓに供給される。その結果、有機発光素子ＯＬＥＤに蓄積された電荷が放電され、有機発光素子ＯＬＥＤ→閾値電圧検出用トランジスタＴｔｈ→容量Ｃｓという経路で電流が流れ、駆動トランジスタＴｄのゲート電位は所望電位に変化する。

なお、図４のシーケンス図では、電源線電位および画像信号線電位が、閾値電圧検出期間から書き込み期間において決定されるように図示しているが、この期間に限定されるものではなく、各フレーム毎に当該フレームにおける発光期間の開始時までに決定されることで十分である。

＜画素回路群の動作−発光期間の動作＞
つぎの発光期間では、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフとなり、有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０（ｎ）という経路で電流が流れ、有機発光素子ＯＬＥＤが発光する。

＜実施の形態１にかかる画像表示装置の駆動方法＞
つぎに、実施の形態１にかかる画像表示装置の駆動方法について説明する。なお、説明に際し、以下の項目の順序立てに従って説明する。

（１）有機発光素子ＯＬＥＤに流れる電流特性
（２）消費電力の低減手法
（３）電源線制御電位の決定手法
＜有機発光素子ＯＬＥＤに流れる電流特性＞
いま、駆動トランジスタＴｄのドレインからソースに流れる電流をＩｄｓとすると、このＩｄｓは、駆動トランジスタＴｄの構造、材質から決定される定数β、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓおよび閾値電圧Ｖｔｈならびに、以下に示すＶｇｓ、ＶｔｈおよびＶｄｓとの間の大小関係（Ｎ型トランジスタの場合）によって決定される駆動トランジスタＴｄの動作特性に応じて、次式のように表される。

（ａ）Ｖｇｓ−Ｖｔｈ≦Ｖｄｓ（飽和領域）のとき
Ids＝β×[(Vgs−Vth)²] ・・・（１）
（ｂ）Ｖｇｓ−Ｖｔｈ＞Ｖｄｓ（線形領域）のとき
Ids＝２×β×[(Vgs−Vth)×Vds−(1／2×Vds²)]・・・（２）
ここで、上記（１）式および（２）式に表れるβは、駆動トランジスタＴｄの特性係数であり、駆動トランジスタＴｄのチャネル幅Ｗ（単位：ｃｍ）、チャネル長Ｌ（単位：ｃｍ）、絶縁膜の単位面積あたり容量Ｃｏｘ（単位：Ｆ／ｃｍ²）、移動度μ（単位：ｃｍ²／Ｖｓ）を用いて、次式のように表される。

β＝1／2×μ×Cox×Ｗ／Ｌ ・・・（３）
ところで、駆動トランジスタＴｄとしてアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタを用いるときは、駆動トランジスタＴｄを飽和領域、すなわちＶｇｓ−Ｖｔｈ≦Ｖｄｓの環境で使用することが好ましい。その理由は、線形領域、すなわちＶｇｓ−Ｖｔｈ＞Ｖｄｓの環境で使用すると、電流制御が容易ではなく、また輝度劣化の原因ともなるＶｔｈシフト（Ｖｔｈが次第に大きくなっていく現象）を引き起こすからである。

そこで、以下の説明では、上記（１）式で示される飽和領域について記述する。なお、このことは、線形領域における本発明の適用を排除することを意味するものではない。

有機発光素子ＯＬＥＤの輝度は電流密度にほぼ比例するので、上記（１）式に基づいてＩｄｓを制御することにより、各画素回路に所望の輝度を付与することができる。

一つの画素回路が発光期間に消費する電力は、Ｖ_DD・Ｉｄｓであるが、１フレーム中の平均的な消費電力を用いるとするならば、デューティＤ（１フレーム中の発光期間の割合）を用いて、Ｖ_DD・Ｉｄｓ・Ｄと表すことができる。

なお、発光時において、有機発光素子ＯＬＥＤにはＩｄｓで決まる一定の電圧Ｖ_OLEDが印加されるので、ドレイン・ソース間電圧Ｖｄｓは、Ｖ_DD−Ｖ_OLEDとなる。したがって飽和領域であることの条件は、
Ｖ_OLED＋Ｖｇｓ−Ｖｔｈ≦Ｖ_DD ・・・（４）
となる。

＜消費電力の低減手法＞
図５は、有機発光素子ＯＬＥＤへの印加電圧Ｖ_OLEDと有機発光素子ＯＬＥＤの発光輝度との関係を示すグラフである。有機発光素子ＯＬＥＤを用いた画像表示装置において、一般的な仕様として規定される最大輝度は１５０ｃｄ／ｍ^２であり、またその内訳は、赤：３９．７ｃｄ／ｍ^２、緑：７１．９ｃｄ／ｍ^２、青：３８．４ｃｄ／ｍ^２である。図５のグラフを参照すると、各色毎の最大輝度を与える印加電圧は、緑＜赤＜青の順で大きくなることが分かる。

なお、図５のグラフでは各色毎の最大輝度を与える電圧の大小関係が把握しにくいので、このグラフを有機発光素子ＯＬＥＤへの印加電圧Ｖ_OLEDと各色毎の階調レベルとの関係に表現しなおしたものが図６である。

図６において、横軸は有機発光素子ＯＬＥＤへの印加電圧を示し、縦軸は階調レベルを６ビット（０〜６３）とし、輝度が階調レベルの２．２乗（つまりγ＝２．２）に比例するものとして図５に示した輝度値を階調レベルに変化させた値を示している。

図６によれば、赤画素、緑画素および青画素に対して最大階調を与える印加電圧は、緑画素（約５．８Ｖ）、赤画素（約６．９Ｖ）、青画素（約８．０Ｖ）であることが分かる。また、階調レベルが約２２のところで、赤画素に対する印加電圧と緑画素に対する印加電圧との大小関係が逆転していることが分かる。

図７は、発光時における駆動トランジスタＴｄのゲート・ソース間電圧（Ｖｇｓ−Ｖｔｈ）と各色毎の階調レベルとの関係を示す図である。図５に示される有機発光素子ＯＬＥＤへの印加電圧（Ｖ_OLED）と同様に、各色毎の最大輝度を与える印加電圧は、緑画素＜赤画素＜青画素の順に大きくなることが分かる。

図８は、図６、７から決定される必要駆動電圧（すなわちＶ_OLED＋（Ｖｇｓ−Ｖｔｈ））と各色毎の階調レベルとの関係を示すグラフである。図８に示すように、必要駆動電圧が最も高いのは青の最大階調である。

従来技術にかかる画素回路では、例えば図８に示されるように、必要駆動電圧の最大値が約１１．４Ｖであったため、この最大値とその誤差も考慮して駆動電圧を１２Ｖに設定していた。ここで、駆動電圧とは、有機発光素子ＯＬＥＤと駆動トランジスタＴｄとが直列に接続された回路部の高電位側端子と低電位側端子との間の電位差である。なお、図２、３の画素回路では、高電位側が“０Ｖ”の固定電位であるため、駆動電圧が１２Ｖなら、電源線電位（Ｖ_DD）は“−１２Ｖ”に設定される。

一方、同一電源線に接続される画素回路は、発光前に必要駆動電圧が分かっているので、それらの画素回路における必要駆動電圧の最大値は発光前に明らかとなる。したがって、駆動電圧を一律“−１２Ｖ”にするのではなく、必要駆動電圧の最大値に誤差分を加えた電圧を出力するような発光制御を行うことは消費電力の低減化につながる。

例えば、緑画素を最大階調で発光させて緑単色の画面を表示する場合、図８より、赤画素および青画素は発光しないので、駆動電圧は８Ｖ程度で十分であることがわかる。このことにより、例えば図２、３が緑単色の画素回路であれば、全ての電源線の電位を“−１２Ｖ”から“−８Ｖ”にすることができ、消費電力を２／３程度に低減させることが可能となる。このように、各電源線毎に駆動電圧を可能な限り小さくする制御を行うことで、消費電力の低減化を実現することができる。

＜電源線制御電位の決定＞
つぎに、入力された画像データに基づいて電源線制御電位を決定する際の処理の詳細について、図９および図１０の各図面を適宜参照して説明する。ここで、図９は、電源線制御電位を決定するための実施の形態１にかかる画像表示装置の動作を説明するための図であり、図１０は、電源線制御電位を決定するための実施の形態１にかかる画像表示装置における処理フローを示すフローチャートである。

図９において、ラインバッファ３２を介して逐次入力された、例えば６ビットの画像データは、各階調ごとのデータに分離され、赤、緑、青の各階調データ（６ビット）５２としてデータドライバ２２および演算部４０にそれぞれ入力される。

データドライバ２２は、赤、緑、青の各階調データ（６ビット）５２に基づき、各画素回路毎の画像信号線電位を生成し、各画素回路に印加する。

演算部４０は、最大電圧算出部４２および必要駆動電圧算出部４４を備えており、ラインバッファ３２を介して入力された赤、緑、青の各階調データ（６ビット）５２は、演算部４０の最大電圧算出部４２に入力される。ここで、記憶部４１の電圧テーブル３８には、図５〜図８のグラフ特性に基づく電圧データ（各色毎の電圧データ）５６が記憶されている。最大電圧算出部４２は、同一の電源線に共通に接続される複数の画素回路（以下、共通画素回路という）に関して、赤、緑、青それぞれの最大階調を算出するとともに（図１０、ステップＳ１０１）、赤、緑、青の各最大階調を表示するために必要な駆動電圧（“Ｖ_OLED＋（Ｖ_gs−Ｖ_th）”のことをいう。以下、「最大電圧５８」という）を電圧データ５６を参照して算出する（図１０、ステップＳ１０２）。必要駆動電圧算出部４４は、算出された各色毎の最大電圧５８の中から、その最大値（必要駆動電圧６４）を算出する（図１０、ステップＳ１０３）。

例えば、同一の電源線に共通に接続される複数の画素回路に関して、赤、緑、青の最大階調がそれぞれ全て２２階調である場合、ステップS１０１では、まず、赤、緑、青の最大階調が２２であることが算出される。つぎに、ステップＳ１０２では、図８に示すデータにより、各色の最大電圧が赤：４．７２Ｖ、緑：４．１４Ｖ、青：６．１４Ｖと算出される。そして、ステップＳ１０３において、これらの最大値である６．１４Ｖが必要駆動電圧として算出される。

必要駆動電圧算出部４４によって生成された必要駆動電圧は、必要駆動電圧データ６４としてラインドライバ２０に入力される。ラインドライバ２０は、必要駆動電圧データ６４に基づき、画素回路群毎に設けられた電源線毎に決定される電源線制御電位を生成し、所定の電源線に印加する。

以上説明したように、この実施の形態にかかる画像表示装置の駆動方法によれば、同一電源線に接続される各画素回路群において、各画素回路群における必要駆動電圧を有機発光素子の発光以前に算出するとともに、必要駆動電圧に基づいて生成した電源線制御電位によって有機発光素子を発光制御するようにしているので、画像表示装置における消費電力の低減化を実現することができる。なお、上述のフローチャートに基づく必要駆動電圧の算出および該必要駆動電圧に基づく電源線への電圧の印加は、本実施形態にように、毎フレーム行なうことが好ましい。

（実施の形態２）
つぎに、実施の形態２にかかる画像表示装置およびその駆動方法について、以下の項目の順序立てに従って説明する。

（１）寄生容量を考慮した駆動電圧の補正
（２）画像信号線電位および電源線制御電位の決定手法
なお、実施の形態１と重複する内容についてはその説明を省略し、実施の形態１とは異なる処理を中心に説明する。

＜寄生容量を考慮した駆動電圧の補正＞
画像表示装置の各画素回路を飽和領域において使用する場合には、駆動トランジスタＴｄに流れる電流がドレイン電圧に依らずほぼ一定であり、寄生容量の存在を無視できるときは、駆動電圧を単純に変更することで十分である。しかしながら、図２、３に示した画素回路において、寄生容量の存在を無視することができないときは、実施の形態１のように、駆動電圧を単純に変更するだけでは十分であるとは言えない。

図１１は、図２に示した画素回路上にトランジスタの寄生容量および有機発光素子容量を示した回路構成を示す図である。同図に示すように、トランジスタには、一般的にゲート・ソース間およびゲート・ドレイン間に寄生容量が存在する。これらのうち、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに影響を与えるのは、駆動トランジスタＴｄのゲート・ソース間容量ＣｇｓＴｄ、駆動トランジスタＴｄのゲート・ドレイン間容量ＣｇｄＴｄ、および閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈ、閾値電圧検出用トランジスタＴｔｈのゲート・ドレイン間容量ＣｇｄＴｔｈである。このような寄生容量の存在下では、駆動電圧を低下させるために実施形態１のように電源線電位を変動させると、該変動した電源線電位の影響により、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが変化し、有機発光素子の輝度が所望の値からずれてしまう。

図１１において、駆動トランジスタＴｄのゲート電極につながる容量は、Ｃｓ，ＣｇｓＴｄ，ＣｇｄＴｄ，ＣｇｓＴｔｈの４個であり、駆動電圧をｘ［Ｖ］下げるために電源線電位をｘ［Ｖ］上げると、Ｖｇｓは、所望の値から（ＣｇｄＴｄ＋ＣｇｓＴｔｈ）／（Ｃｓ＋ＣｇｓＴｄ＋ＣｇｄＴｄ＋ＣｇｓＴｔｈ）・ｘ［Ｖ］だけ低下する。このため、寄生容量が無視できないときは、駆動電圧を下げるとＶｇｓがそれに比例して小さくなり、発光輝度が低下してしまう。

一方、この輝度低下を補償するためには、容量Ｃｓに印加する電位（以下、「書き込み電位」という）を事前に調整しておけばよい。すなわち、Ｖｇｓがａ［Ｖ］低下するのであれば、書き込み電位をａ［Ｖ］だけ上昇させることにより、Ｖｇｓの低下分を補償することが可能となる。

＜画像信号線電位および電源線制御電位の決定＞
つぎに、入力された画像データに基づいて画像信号線電位および電源線制御電位を決定する際の処理の詳細について、図１２および図１３の各図面を適宜参照して説明する。ここで、図１２は、電源線制御電位および画像信号線電位を決定するための実施の形態２にかかる画像表示装置の動作を説明するための図であり、図１３は、電源線制御電位および画像信号線電位を決定するための実施の形態２にかかる画像表示装置における処理フローを示すフローチャートである。なお、実施の形態２にかかる制御シーケンスは、図４に示した実施の形態１にかかる制御シーケンスと同一あるいは同等である。また、図１２において、実施の形態１と同一あるいは同等の処理部には、同一符号を付して示している。また、図１３のフローチャートにおいて、実施の形態１と同一の処理には、同一符号を付して示している。

図１２において、ラインバッファ３２を介して逐次入力された、例えば６ビットの画像データは、各階調ごとのデータに分離され、赤、緑、青の各階調データ（６ビット）５２として演算部４０に入力される。演算部４０は、最大電圧算出部４２、必要駆動電圧算出部４４および画像データ変換部４６を備えており、ラインバッファ３２を介して入力された赤、緑、青の各階調データ（６ビット）５２は、演算部４０の最大電圧算出部４２および画像データ変換部４６にそれぞれ入力される。最大電圧算出部４２は、共通画素回路に関して、赤、緑、青それぞれの最大階調を算出するとともに（図１３、ステップ１０１）、赤、緑、青の各最大階調に対応した最大電圧５８を、記憶部４１の電圧テーブル３８に保持された電圧データ５６を参照して算出する（図１３、ステップＳ１０２）。必要駆動電圧算出部４４は、最大電圧算出部４２が算出した各色の最大電圧５８の中から、その最大値を必要駆動電圧として算出するとともに（図１３、ステップＳ１０３）、画像データを補正するための補正電圧（または補正係数）６０を算出する（図１３、ステップＳ２０１）。補正電圧は、駆動トランジスタＴｄに接続される寄生容量を考慮した上で、駆動電圧をｘ［Ｖ］下げるために電源線電位をｘ［Ｖ］上げた場合に、駆動トランジスタＴｄのＶｇｓの変動量であるΔＶｇｓを算出することにより求められる。図１１の画素回路の場合、ΔＶｇｓは低下するため、補正電圧は（ＣｇｄＴｄ＋ＣｇｓＴｔｈ）／（Ｃｓ＋ＣｇｓＴｄ＋ＣｇｄＴｄ＋ＣｇｓＴｔｈ）・ｘ［Ｖ］である。画像データ変換部４６は、階調データ５４および必要駆動電圧算出部４４によって算出された補正電圧６０に基づいて画像データを変動させた第２画像データ６２を生成して出力する（図１３、ステップＳ２０２）。

なお、画像データ変換部４６は、必要駆動電圧算出部４４から補正電圧が入力された場合には、例えば、各階調データ（６ビット）５４に、この補正電圧を加算するようにして第２画像データ６２を生成すればよい。また、必要駆動電圧算出部４４から補正係数が入力された場合には、例えば、各階調データ（６ビット）５４に、この補正係数を乗算するようにして第２画像データ６２を生成すすればよい。

画像データ変換部４６によって生成された第２画像データ６２は、画像信号線電位を決定するデータとしてデータドライバ２２に入力される。データドライバ２２は、第２画像データ６２に基づき、各画素回路毎の画像信号線電位を生成し、各画素回路に印加する。また、必要駆動電圧算出部４４によって生成された必要駆動電圧は、必要駆動電圧データ６４としてラインドライバ２０に入力される。ラインドライバ２０は、必要駆動電圧データ６４に基づき、画素回路群毎に設けられた電源線毎に決定される電源線制御電位を生成し、所定の電源線に印加する。

以上説明したように、この実施の形態にかかる画像表示装置の駆動方法によれば、同一電源線に接続される各画素回路群において、各画素回路群における必要駆動電圧および補正電圧を有機発光素子の発光以前に算出するとともに、補正電圧（補正係数）に基づいて生成した画像データ（第２画像データ）および必要駆動電圧に基づいて生成した電源線制御電位によって有機発光素子を発光させるようにしているので、画像表示装置における消費電力の低減化を実現することができるとともに、消費電力の低減化に付随して発生する可能性のある発光輝度の低下を抑止することができる。なお、上述のフローチャートに基づく必要駆動電圧の算出、該必要駆動電圧に基づく電源線への電圧の印加、および第２画像データの生成は、本実施形態のように、毎フレーム行なうことが好ましい。

（実施の形態３）
つぎに、実施の形態３にかかる画像表示装置およびその駆動方法について、以下の項目の順序立てに従って説明する。

（１）階調と輝度との間の非線形性を考慮した補正
（２）画像信号線電位および電源線制御電位の決定手法
なお、実施の形態１、２と重複する内容についてはその説明を省略し、実施の形態１とは異なる処理を中心に説明する。

＜階調と輝度との間の非線形性を考慮した補正＞
一般的な画像表示装置では、階調と輝度との関係が非線形である。また、画像信号線電位と輝度との関係も非線形であるため、画像信号線電位をａ［Ｖ］上げるために出力階調をどの程度上げればよいかは、色および階調によって異なり、演算処理のための回路構成が複雑になってくる。したがって、実施形態２のように、補正電圧（または補正係数）を求め、それをそのまま階調データに加算（または乗算）しても、有機発光素子の輝度が所望の値から依然としてずれてしまうことがある。

そこで、この実施の形態では、本実施の形態の演算部４０による演算処理をより簡易に行うために、例えば画像データの階調と画像信号線電位とが線形の関係になるように、階調変換を行う処理を併用し、実施形態２における有機発光素子の輝度補正の精度を高める。

図１４は、画像データの階調と画像信号線電位との間の非線形性を説明するための図であり、図１５は、画像データの階調と画像信号線電位との間の線形性を出力階調のビット変換によって実現する手法を説明するための図である。

図１４に示すように、例えば６ビット（６４階調）の画像データと画像信号線電位とは非線形性の関係にある。また、画像信号線電位と輝度との間にも非線形性の関係がある。したがって、画像信号線電位を０．１Ｖ上昇させるために必要な階調の増分量を決定するためには、複雑な計算処理あるいは複雑な計算処理を行った結果を保持するテーブルへの参照処理などが必要となる。

一方、図１５では、画像信号線電位を生成する前処理として、６ビット（６４階調）の画像データから１０ビット（１０２４階調）の画像データに変換する階調変換処理が行われている。この実施の形態では、図１５に示すように、画像データ（階調データ）と画像信号線電位とが線形の関係となるようなガンマ変換処理を行うようにしている。例えば、同図の例では、画像信号線電位を０．１Ｖ上昇させるために必要な階調の増分量は“２０”に設定されており、後述する演算部４０の処理を簡素化することができる。

図１６は、電源線制御電位および画像信号線電位を決定するための実施の形態３にかかる画像表示装置の動作を説明するための図であり、図１７は、電源線制御電位および画像信号線電位を決定するための実施の形態３にかかる画像表示装置における処理フローを示すフローチャートである。なお、実施の形態３にかかる制御シーケンスは、図４に示した実施の形態１にかかる制御シーケンスと同一あるいは同等である。また、図１６において、実施の形態２と同一あるいは同等の処理部には、同一符号を付して示している。また、図１７のフローチャートにおいて、実施の形態２と同一の処理には、同一符号を付して示している。

図１６に示す処理系では、消費電力の低減化のための処理系として設けた演算部４０に、例えば６ビットの入力階調から１０ビットの出力階調への変換を行うガンマ変換部３４を付加するとともに、ガンマ変換を行う際に必要となるガンマテーブル３６を記憶部４１に設ける構成としている。

＜画像信号線電位および電源線制御電位の決定＞
つぎに、入力された画像データに基づいて画像信号線電位および電源線制御電位を決定する処理の詳細について、図１６の処理系を中心に、図４、図１７の各図面を適宜参照して説明する。

図１６において、ラインバッファ３２を介して逐次入力された画像データは、各階調ごとのデータに分離され、赤、緑、青の各階調データ（６ビット）５２としてガンマ変換部３４に入力される。ガンマ変換部３４は、記憶部４１に保持されたガンマテーブル３６に基づいて、各色毎に所望の階調に変換するガンマ変換（ガンマ補正、例えばγ＝２．２）を行うが、その際、所定のビット変換処理（例えば６ビット→１０ビット）が行われる（図１７、ステップＳ３０１）。

ガンマ変換部３４によって処理された赤、緑、青の各階調データ（１０ビット）５４は、最大電圧算出部４２および画像データ変換部４６にそれぞれ入力される。最大電圧算出部４２は、共通画素回路に関して、赤、緑、青それぞれの最大階調を算出するとともに（図１７、ステップ１０１）、赤、緑、青の各最大階調に対応した最大電圧５８を、記憶部４１に保持された電圧データ５６を参照して算出する（図１７、ステップＳ１０２）。必要駆動電圧算出部４４は、最大電圧算出部４２が算出した各色の最大電圧５８の中から、その最大値を必要駆動電圧として算出するとともに（図１７、ステップＳ１０３）、画像データを補正するための補正電圧（または補正係数）６０を算出する（図１７、ステップＳ２０１）。画像データ変換部４６は、ガンマ変換された階調データ５４と、必要駆動電圧算出部４４によって算出された補正電圧６０とに基づいて、画像データを変動させた第２画像データ６２を生成して出力する（図１７、ステップＳ２０２）。

なお、画像データ変換部４６は、必要駆動電圧算出部４４から補正電圧が入力された場合には、例えば、各階調データ（１０ビット）５４に、この補正電圧を加算するようにして第２画像データ６２を生成すればよい。また、必要駆動電圧算出部４４から補正係数が入力された場合には、例えば、各階調データ（１０ビット）Ｇ５４に、この補正係数を乗算するようにして第２画像データ６２を生成すればよい。なお、その後の処理については、実施の形態２のときと同様であり、その説明を省略する。

以上説明したように、この実施の形態にかかる画像表示装置の駆動方法によれば、同一電源線に接続される各画素回路群において、各画素回路群における必要駆動電圧および補正電圧を有機発光素子の発光以前に算出するとともに、補正電圧（補正係数）に基づいて生成した画像データ（第２画像データ）および必要駆動電圧に基づいて生成した電源線制御電位によって有機発光素子を発光させるようにしているので、画像表示装置における消費電力の低減化を実現することができるとともに、消費電力の低減化に付随して発生する可能性のある発光輝度の低下を抑止することができる。なお、上述のフローチャートに基づく必要駆動電圧の算出、該必要駆動電圧に基づく電源線への電圧の印加、および第２画像データの生成は、本実施形態のように、毎フレーム行なうことが好ましい。

また、この実施の形態３では、６ビット（６４階調）の画像データから１０ビット（１０２４階調）の画像データに変換する階調変換処理を一例として説明したが、これらの数値に限定されるものではない。例えば、入力画像データをｎ（ｎは自然数）ビットとし、出力画像データをｍビットとすれば、「ｍ＞ｎ」の関係がある任意のビットを選択することが可能である。ただし、出力画像データのビット数と入力画像データのビット数との差（ｍ−ｎ）が大きい方が、画像データの階調と画像信号線電位との間の線形性を高める効果が大であり、より好ましい。

なお、実施の形態１〜３にかかる画像表示装置の駆動方法は、図１乃至３に示した順次発光型の表示装置だけでなく、全発光素子を同じタイミングで発光させる一括発光型の画像表示装置にも適用することができる。一括発光型の画像表示装置では、全ての画素回路が共通の電源線に接続されているので、全ての画素回路における最大電圧の最大値から必要駆動電圧を求めるようにすればよい。

（実施の形態４）
つぎに、実施の形態４にかかる画像表示装置およびその駆動方法について説明する。なお、実施の形態１〜３と重複する内容についてはその説明を省略し、実施の形態１〜３とは異なる点を中心に説明する。

図１８は実施の形態４にかかる画像表示装置の１画素を構成する画素回路の構成例を示す図であり、図１９は実施の形態４にかかる画像表示装置の発光を制御するための制御シーケンスの一例を示す図である。

図１８に示す画素回路は、有機発光素子ＯＬＥＤと、駆動トランジスタＴｄと、閾値電圧検出用トランジスタＴｔｈと、容量Ｃｓと、を備えている。すなわち、スイッチングトランジスタＴ１，Ｔ２を有しない点で図２に示す画素回路とは異なっている。また図１９に示す制御シーケンスも図４に示す制御シーケンスとは異なっており、図１８に示す画素回路を複数接続してなる画素回路群を一括発光方式で発光制御する場合を示すものである。なお図１８に示す画素回路では、有機発光素子ＯＬＥＤの両側に電源線（第１の電源線１０、第２の電源線１０’）を接続し、両電源線の電位を変動させている。

図１８に示す画素回路を有する画像表示装置においても、上述した実施の形態１の手法、すなわち画素回路群における必要駆動電圧を有機発光素子ＯＬＥＤの発光以前に算出するとともに、必要駆動電圧に基づいて生成した電源線電位によって有機発光素子ＯＬＥＤを制御することによって、画像表示装置における消費電力の低減化を実現することができる。しかしながら、図１８に示す画素回路の場合も、上述した実施の形態２と同様に寄生容量の存在を無視することができないときは、駆動電圧を単純に変更するだけでは十分であるとは言えない。

図２０は、図１８に示した画素回路にトランジスタの寄生容量を示した回路構成を示す図である。図１１に示したのと同様に、トランジスタのゲート・ソース間およびゲート・ドレイン間に寄生容量が存在する。図１８に示す画素回路の場合、第１の電源線１０（以下、ＶＤＤ線ともいう）の電位をｘ[Ｖ]下げると、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが、ΔＶｇｓ＝ＣｇｄＴｄ／（Ｃｓ＋ＣｇｓＴｄ＋ＣｇｄＴｄ＋ＣｇｓＴｔｈ）・ｘ[Ｖ]だけ下がる。したがって、トランジスタの寄生容量が無視できないときは、実施の形態１の手法を適用して駆動電圧を下げると駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓがそれに比例して下がり、その結果、輝度が低下してしまうこととなる。

上述した実施の形態２ではこのような寄生容量に起因する輝度低下を補償する方法として、画像データを変更するようにしたが、実施の形態４では輝度低下を補償する方法として、有機発光素子ＯＬＥＤの発光時の画像信号線１４の電位を変化させている。具体的には以下の方法で輝度低下を補償する。図１８の画素回路では、発光時に画像信号線１４の電位が所定の値（Ｖｄｅ）に保持される。この条件の下でＶＤＤ線の電位をｘ[Ｖ]下げるときは、発光時の画像信号線１４の電位を、Ｖｄｅ＋ＣｇｄＴｄ／Ｃｓ・ｘ[Ｖ]に上げるように制御すればよい。これによって画像信号線の電位がＶｄｅに保持されている場合と比較して、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが、ＣｇｄＴｄ／（Ｃｓ＋ＣｇｓＴｄ＋ＣｇｄＴｄ＋ＣｇｓＴｔｈ）・ｘ[Ｖ]だけ上がることになる。このように駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが上がることによって、ＶＤＤ線の電位をｘ[Ｖ]下げたときの駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓの変化分（ΔＶｇｓ）が相殺され、実質的にＶｇｓの変化をなくすことができる。なお、画像信号線１４の電位を上述のように所定電位だけ上げる制御は、例えば、演算部４０によって実現される。

このように実施の形態４では、電源線に供給される印加電圧の値に応じて、発光素子の発光時に画像信号線の電位を変動させることにより輝度低下を補償している。この場合、画像データの変更を行わないので、階調変換の計算が不要となり、例えば演算部４０を含むＩＣの負荷を減らすことができる。なお実施の形態４では、図１３の実施の形態２にかかるフローチャートと比較して、Ｓ２０２のステップが不要となる。

また、実施の形態１〜４では、赤、緑、青の３原色の画素回路を有する画像表示装置に関するものであったが、４色以上の画素回路を用いた多色表示にかかる画像表示装置に対しても本発明を適用することができ、消費電力低減化の効果が得られる。

以上のように、本発明にかかる画像表示装置およびその駆動方法は、画素回路における消費電力の低減に寄与することができる発明として有用である。

各実施の形態の説明に好適な画像表示装置の概略構成を示す図である。 画像表示装置の１画素を構成する画素回路の構成例を示す図である。 図２における画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。 実施の形態１にかかる発光制御を説明するための制御シーケンスの一例を示す図である。 有機発光素子ＯＬＥＤへの印加電圧Ｖ_OLEDと有機発光素子ＯＬＥＤの発光輝度との関係を示すグラフである。 有機発光素子ＯＬＥＤへの印加電圧Ｖ_OLEDと各色毎の階調レベルとの関係を示すグラフである。 発光時における駆動トランジスタＴｄのゲート・ソース間電圧（Ｖｇｓ−Ｖｔｈ）と各色毎の階調レベルとの関係を示す図である。 必要駆動電圧（Ｖ_OLED＋（Ｖｇｓ−Ｖｔｈ））と各色毎の階調レベルとの関係を示すグラフである。 電源線制御電位を決定するための実施の形態１にかかる画像表示装置の動作を説明するための図である。 電源線制御電位を決定するための実施の形態１にかかる画像表示装置における処理フローを示すフローチャートである。 図１に示す画素回路上にトランジスタの寄生容量および有機発光素子容量を示した回路構成を示す図である。 電源線制御電位および画像信号線電位を決定するための実施の形態２にかかる画像表示装置の動作を説明するための図である。 電源線制御電位および画像信号線電位を決定するための実施の形態２にかかる画像表示装置における処理フローを示すフローチャートである。 画像データの階調と画像信号線電位との間の非線形性を説明するための図である。 画像データの階調と画像信号線電位との間の線形性を出力階調のビット変換によって実現する手法を説明するための図である。 電源線制御電位および画像信号線電位を決定するための実施の形態３にかかる画像表示装置の動作を説明するための図である。 電源線制御電位および画像信号線電位を決定するための実施の形態３にかかる画像表示装置における処理フローを示すフローチャートである。 画像表示装置の１画素を構成する画素回路の構成例を示す図である。 実施の形態４にかかる発光制御を説明するための制御シーケンスの一例を示す図である。 図１８に示す画素回路上にトランジスタの寄生容量を示した回路構成を示す図である。

符号の説明

１０ 電源線
１１ Ｔｔｈ制御線
１２ マージ線
１３ 走査線
１４ 画像信号線
２０ ラインドライバ
２２ データドライバ
３２ ラインバッファ
３４ ガンマ変換部
３６ ガンマテーブル
３８ 電圧テーブル
４０ 演算部
４１ 記憶部
４２ 最大電圧算出部
４４ 必要駆動電圧算出部
４６ 画像データ変換部
５２ 階調データ（６ビット）
５４ 階調データ（８ビット）
５６ 電圧データ
５８ 最大電圧
６０ 補正電圧（補正係数）
６２ 第２画像データ
６４ 必要駆動電圧データ
ＯＬＥＤ 有機発光素子
Ｃｏｌｅｄ 素子容量
Ｃｓ 容量
Ｔｄ 駆動トランジスタ
Ｔｔｈ 閾値電圧検出用トランジスタ
Ｔ１，Ｔ２ スイッチングトランジスタ

Claims (3)

1. 画像表示装置の駆動方法において、
   発光素子を有する複数の画素回路と、該画素回路に対して共通に接続される複数の電源線と、第１発光素子を有する第１画素回路と、該第１発光素子と異なる色に発光する第２発光素子を有する第２画素回路と、前記第１、第２発光素子とは異なる色に発光する第３発光素子を有する第３画素回路と、前記発光素子の発光を制御する駆動トランジスタを備えた画像表示装置を準備するステップと、
   前記電源線に共通に接続される前記画素回路毎に、該画素回路に対応する第１画像データに基づいて前記発光素子の発光に必要な電源線への印加電圧を算出するステップと、
   前記印加電圧を前記電源線に供給し、前記電源線に接続された前記発光素子を発光させるステップと、
   前記電源線に供給される印加電圧の値と前記駆動トランジスタに接続される寄生容量に依存した補正係数または補正電圧に応じて、前記画素回路に対応する前記第１画像データを変動させた第２画像データを算出するステップと、
   前記第２画像データを前記画素回路に入力するステップと、
   を備え、
   前記画像表示装置は、前記複数の電源線を複数のグループに分け、該グループ毎に前記電源線の電圧が制御されており、
   前記印加電圧は、前記各グループに属する前記画素回路毎に算出され、
   前記第１〜第３の画素回路は、共通の電源線に接続されており、
   前記印加電圧は、
   前記第１発光素子の発光に必要な第１印加電圧を算出するステップと、
   前記第２発光素子の発光に必要な第２印加電圧を算出するステップと、
   前記第３発光素子の発光に必要な第３印加電圧を算出するステップと、
   前記第１〜第３印加電圧の中の最大値以上の値を印加電圧とするステップと、
   を経て算出される、
   ことを特徴とする画像表示装置の駆動方法。
2. 前記印加電圧の算出は、フレーム毎に行なわれることを特徴とする請求項１に記載の画像表示装置の駆動方法。
3. 発光素子を有する複数の画素回路と、該画素回路に対して共通に接続される複数の電源線と、第１発光素子を有する第１画素回路と、該第１発光素子と異なる色に発光する第２発光素子を有する第２画素回路と、前記第１、第２発光素子とは異なる色に発光する第３発光素子を有する第３画素回路と、前記発光素子の発光を制御する駆動トランジスタを備えた画像表示パネルと、
   前記発光素子の発光に必要な電圧データが記憶された記憶手段と、
   前記記憶手段に記憶された電圧データおよび画素回路に対応する第１画像データに基づいて前記電源線に供給すべき印加電圧を算出する演算手段と、
   前記演算手段によって算出された印加電圧を前記電源線に供給する駆動手段と、
   を備え、
   前記演算手段は、算出された印加電圧の値と前記駆動トランジスタに接続される寄生容量に応じて、前記第１画像データを変動させるための補正係数または補正電圧を算出し、前記補正係数または前記補正電圧の何れかのデータおよび前記第１画像データに基づいて前記画素回路に対応する該第１画像データを変動させた第２画像データを生成し、
   前記第２画像データは、前記画素回路に入力され、
   前記画像表示パネルは、前記複数の電源線を複数のグループに分け、該グループ毎に前記電源線の電圧が制御されており、
   前記印加電圧は、前記各グループに属する前記画素回路毎に算出され、
   前記第１〜第３の画素回路は、共通の電源線に接続されており、
   前記印加電圧は、
   前記第１発光素子の発光に必要な第１印加電圧を算出し、
   前記第２発光素子の発光に必要な第２印加電圧を算出し、
   前記第３発光素子の発光に必要な第３印加電圧を算出し、
   前記第１〜第３印加電圧の中の最大値以上の値を印加電圧し、
   算出される、
   ことを特徴とする画像表示装置。

Images