JP4877536B2 - 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器 - Google Patents

Description

本発明は、画素駆動装置、該画素駆動装置を備えた発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器に関する。

近年、液晶表示装置に続く次世代の表示デバイスとして、発光素子をマトリクス状に配列した表示パネル（画素アレイ）を備えた発光素子型の表示装置（発光装置）が注目されている。このような発光素子としては、例えば有機エレクトロルミネッセンス素子（有機ＥＬ素子）や無機エレクトロルミネッセンス素子（無機ＥＬ素子）、発光ダイオード（ＬＥＤ）等のような電流駆動型の発光素子が知られている。

特に、アクティブマトリックス型の駆動方式を適用した発光素子型の表示装置においては、周知の液晶表示装置と比較して、表示応答速度が速く、また、視野角依存性もほとんどなく、高輝度・高コントラスト化、表示画質の高精細化等が可能であるという優れた表示特性を有している。また、発光素子型の表示装置は、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。そのため、今後様々な電子機器への適用が期待されている。

このような発光素子型の表示装置として、例えば、特許文献１に記載されたような有機ＥＬディスプレイ装置が知られている。この有機ＥＬディスプレイ装置は、電圧信号によって電流制御されるアクティブマトリクス駆動表示装置であって、画像データに応じた電圧信号がゲートに印加されて、発光素子としての有機ＥＬ素子に電流を流す電流制御用薄膜トランジスタと、この電流制御用薄膜トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用薄膜トランジスタとを有する回路（便宜的に、「画素回路」と記す）が、画素ごとに設けられている。

特開平８−３３０６００号公報

このような電圧信号によって発光素子の輝度階調を制御する有機ＥＬディスプレイ装置においては、電流制御用薄膜トランジスタ等の経時的なしきい値電圧の変化によって、有機ＥＬ素子に流れる電流の電流値が変動してしまうという問題を有している。

また、マトリックス状に配置された複数の画素の画素回路において、仮に電流制御用薄膜トランジスタのしきい値電圧が同じであっても、薄膜トランジスタのゲート絶縁膜やチャネル長、さらには移動度のばらつきの影響を受けるため、駆動特性にばらつきが生じるという問題がある。ここで、移動度のばらつきは、特に低温ポリシリコン薄膜トランジスタにおいて顕著に生じることが知られている。そこで、アモルファスシリコン薄膜トランジスタを用いることにより、移動度を均一化することができるが、このような場合であっても、製造プロセスに起因するばらつきの影響は避けられない。

さらに、各画素の画素回路において、薄膜トランジスタに駆動特性のばらつきがない場合であっても、有機ＥＬ素子の形成過程で生じるプロセスばらつきに起因する発光特性のばらつきが生じることが問題となる。

そこで、本発明は、上述した問題点に鑑み、所望の輝度階調で発光素子を発光動作させることができる画素駆動装置を提供し、以て、発光特性が良好かつ均一な発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器を提供することを目的とする。

請求項１記載の発明は、発光素子と、前記発光素子の一端に電流路が接続され、前記発光素子に供給する電流を制御する駆動制御素子、及び、前記駆動制御素子の制御端子に印加される電圧に対応する電荷を蓄積する容量素子を有する発光駆動回路と、を備える画素を駆動する画素駆動装置であって、前記発光素子の一端と前記駆動制御素子の前記電流路との接点に電気的に接続されるデータ線の一端に所定の電圧を印加する電圧印加回路と、前記電圧印加回路より前記接点に、前記データ線を介して前記駆動制御素子のしきい値を越える検出用電圧を印加した後の異なるタイミングで検出される、前記データ線の一端の複数の電圧値に基づいて、前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータ、及び、前記発光駆動回路の電流増幅率に関連する第２の特性パラメータを取得する第１の特性パラメータ取得回路と、前記駆動制御素子に付加される容量成分に基づいて、前記容量素子に蓄積された電荷に応じた前記容量素子の両端電圧に関連する前記画素に固有のパラメータを設定する固有パラメータ設定回路と、前記第１及び第２の特性パラメータ、並びに、前記画素に固有のパラメータに基づいて補正した輝度測定用の画像データに応じて発光動作した前記画素の前記発光素子の発光輝度に基づいて、前記発光素子の発光電流効率に関連する第３の特性パラメータを取得する第２の特性パラメータ取得回路と、を具備することを特徴とする。

請求項２記載の発明は、請求項１記載の画素駆動装置において、前記電圧印加回路より前記接点に前記検出用電圧を印加した後、前記データ線の一端と前記電圧印加回路との接続を遮断して、前記データ線をハイインピーダンス状態に設定する接続切換回路を有し、前記第１の特性パラメータ取得回路は、前記接続切換回路が前記データ線をハイインピーダンス状態にした後、複数の異なる時間が経過した時点の前記データ線の一端の複数の電圧を検出電圧として取得し、該検出電圧に基づいて前記第１及び第２の特性パラメータを取得することを特徴とする。
請求項３記載の発明は、請求項１又は２記載の画素駆動装置において、前記第１及び第２の特性パラメータ取得回路は、単一の演算処理回路により構成されていることを特徴とする。
請求項４記載の発明は、請求項１乃至３のいずれかに記載の画素駆動装置において、前記第１の特性パラメータ取得回路は、前記第２の特性パラメータと前記第３の特性パラメータを関連付けた第４の特性パラメータを取得することを特徴とする。
請求項５記載の発明は、請求項４記載の画素駆動装置において、外部から供給される画像表示用の画像データに対して、前記第１乃至第４の特性パラメータ、並びに、前記画素に固有のパラメータに基づく補正を行う画像データ補正回路を有し、前記電圧印加回路は、前記画像データ補正回路により補正された前記画像表示用の画像データに応じた画像表示用の階調電圧を、前記データ線を介して前記画素に印加することを特徴とする。
請求項６記載の発明は、請求項４又は５記載の画素駆動装置において、前記第１乃至第４の特性パラメータを、前記各画素に関連付けて記憶する記憶回路を、さらに具備することを特徴とする。

請求項７記載の発明に係る発光装置は、複数の画素と、該各画素に接続される複数のデータ線と、を有する発光パネルと、前記発光パネルを駆動する駆動回路と、を備え、前記各画素は、発光素子と、前記発光素子に電流路が接続され、前記発光素子に供給する電流を制御する駆動制御素子、及び、前記駆動制御素子の制御端子に印加される電圧に対応する電荷を蓄積する容量素子を有する発光駆動回路と、を有し、前記各データ線は、前記各画素の前記発光素子の一端と前記駆動制御素子の前記電流路との接点に電気的に接続され、前記駆動回路は、前記各データ線の一端に所定の電圧を印加する電圧印加回路と、前記電圧印加回路より前記接点に、前記各データ線を介して前記各画素の前記駆動制御素子のしきい値を越える検出用電圧を印加した後の異なるタイミングで検出される、前記各データ線の一端の複数の電圧値に基づいて、前記各画素の前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータ、及び、前記各画素の前記発光駆動回路の電流増幅率に関連する第２の特性パラメータを取得する第１の特性パラメータ取得回路と、前記各画素の前記駆動制御素子に付加される容量成分に基づいて、前記容量素子に蓄積された電荷に応じた前記容量素子の両端電圧に関連する前記各画素に固有のパラメータを設定する固有パラメータ設定回路と、前記第１及び第２の特性パラメータ、並びに、前記各画素に固有のパラメータに基づいて補正した輝度測定用の画像データに応じて発光動作した前記各画素の前記発光素子の発光輝度に基づいて、前記各画素の前記発光素子の発光電流効率に関連する第３の特性パラメータを取得する第２の特性パラメータ取得回路と、を具備することを特徴とする。

請求項８記載の発明は、請求項７記載の発光装置において、前記発光パネルは、第１の方向に配設された前記複数のデータ線と、前記第１の方向に直交する第２の方向に配設された複数の走査線と、前記走査線と前記データ線の各交点近傍に配置された前記複数の画素と、を有し、前記駆動回路は、前記各走査線に選択信号を順次印加して、各行の前記各画素を選択状態に設定する走査駆動回路を有し、前記電圧印加回路は、前記選択状態に設定された行の前記各画素の前記接点に対して、前記各データ線を介して前記検出用電圧を印加することを特徴とする。
請求項９記載の発明は、請求項８記載の発光装置において、前記各画素の前記発光駆動回路は、少なくとも、電流路の一端側に所定の電源電圧が印加され、該電流路の他端側が前記接点に接続された第１のトランジスタと、制御端子が前記走査線に接続され、電流路の一端側が前記第１のトランジスタの前記電流路の一端側に接続され、該電流路の他端側が前記第１のトランジスタの制御端子に接続された第２のトランジスタと、を備え、前記駆動制御素子は前記第１のトランジスタであり、前記各画素は、前記選択状態において、前記第２のトランジスタの電流路が導通して、前記第１のトランジスタの前記電流路の一端側と前記制御端子が接続され、前記選択状態に設定された行の前記各画素の前記接点に、前記電圧印加回路から前記検出用電圧が前記各データ線を介して印加されることを特徴とする。
請求項１０記載の発明は、請求項７乃至９のいずれかに記載の発光装置において、前記電圧印加回路より前記各画素の前記接点に前記検出用電圧を印加した後、前記各データ線の一端と前記電圧印加回路との接続を遮断して、前記各データ線をハイインピーダンス状態に設定する接続切換回路を有し、前記第１の特性パラメータ取得回路は、前記接続切換回路が前記各データ線をハイインピーダンス状態にした後、複数の異なる時間が経過した時点の前記各データ線の一端の複数の電圧を検出電圧として取得し、該検出電圧に基づいて前記第１及び第２の特性パラメータを取得することを特徴とすることを特徴とする。
請求項１１記載の発明は、請求項７乃至１０のいずれかに記載の発光装置において、前記第１及び第２の特性パラメータ取得回路は、単一の演算処理回路により構成されていることを特徴とする。
請求項１２記載の発明は、請求項７乃至１１のいずれかに記載の発光装置において、前記第１の特性パラメータ取得回路は、前記第２の特性パラメータと前記第３の特性パラメータを関連付けた第４の特性パラメータを取得することを特徴とする。
請求項１３記載の発明は、請求項１２記載の発光装置において、外部から供給される画像表示用の画像データに対して、前記第１乃至第４の特性パラメータ、並びに、前記各画素に固有のパラメータに基づく補正を行う画像データ補正回路を有し、前記電圧印加回路は、前記画像データ補正回路により補正された前記画像表示用の画像データに応じた画像表示用の階調電圧を、前記データ線を介して前記各画素に印加することを特徴とする。
請求項１４記載の発明は、請求項１２又は１３記載の発光装置において、前記第１乃至第４の特性パラメータを、前記各画素に関連付けて記憶する記憶回路を、さらに具備することを特徴とする。
請求項１５記載の発明に係る電子機器は、請求項７乃至１４のいずれかに記載の発光装置が実装されてなることを特徴とする。

請求項１６記載の発明は、画像データに応じて駆動される発光装置の駆動制御方法であって、前記発光装置は、発光素子と、前記発光素子に電流路が接続され、前記発光素子に供給する電流を制御する駆動制御素子、及び、前記駆動制御素子の制御端子に印加される電圧に対応する電荷を蓄積する容量素子を有する発光駆動回路と、を有する複数の画素が配列され、前記各画素の前記発光素子と前記駆動制御素子の前記電流路との接点に電気的に接続される複数のデータ線が配設された発光パネルを備え、前記各画素の前記接点に、前記各データ線を介して、前記各画素の前記駆動制御素子のしきい値電圧を超える検出用電圧を印加した後の異なるタイミングで、前記各データ線の一端の複数の電圧値を検出する電圧検出ステップと、検出した前記複数の電圧値に基づいて、前記各画素の前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータ、及び、前記各画素の前記発光駆動回路の電流増幅率に関連する第２の特性パラメータを取得する第１の特性パラメータ取得ステップと、前記各画素の前記駆動制御素子に付加される容量成分に基づいて、前記容量素子に蓄積された電荷に応じた前記容量素子の両端電圧に関連する前記各画素に固有のパラメータを設定する固有パラメータ設定ステップと、前記第１及び第２の特性パラメータ、並びに、前記各画素に固有のパラメータに基づいて補正した輝度測定用の画像データに応じて発光動作した前記各画素の前記発光素子の発光輝度に基づいて、前記各画素の前記発光素子の発光電流効率に関連する第３の特性パラメータを取得する第２の特性パラメータ取得ステップと、を含むことを特徴とする。

請求項１７記載の発明は、請求項１６記載の発光装置の駆動制御方法において、前記第２の特性パラメータと前記第３の特性パラメータを関連付けた第４の特性パラメータを取得する第３の特性パラメータ取得ステップを、さらに含むことを特徴とする。

本発明に係る画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器によれば、所望の輝度階調で発光素子を発光動作することができ、良好かつ均一な発光状態を実現することができる。

本発明に係る発光装置を適用した表示装置の一例を示す概略構成図である。 第１の実施形態に係る表示装置に適用されるデータドライバの一例を示す概略ブロック図である。 第１の実施形態に係る表示装置に適用されるデータドライバの要部構成例を示す概略回路構成図である。 第１の実施形態に係るデータドライバに適用されるデジタル−アナログ変換回路及びアナログ−デジタル変換回路の入出力特性を示す図である。 第１の実施形態に係る表示装置に適用されるコントローラの機能を示す機能ブロック図である。 第１の実施形態に係る表示パネルに適用される画素（発光駆動回路及び発光素子）の一実施形態を示す回路構成図である。 第１の実施形態に係る発光駆動回路を適用した画素における画像データの書込時の動作状態図である。 第１の実施形態に係る発光駆動回路を適用した画素における書込動作時の電圧−電流特性を示す図である。 第１の実施形態に係る特性パラメータ取得動作に適用される手法（オートゼロ法）におけるデータライン電圧の変化を示す図である。 第１の実施形態に係る発光駆動回路を適用した画素における有機ＥＬ素子の発光時の動作状態図である。 第１の実施形態に係る画素における発光動作時の有機ＥＬ素子の発光電圧と発光駆動電流との関係を示す特性図である。 第１の実施形態に係るコントローラに適用される参照テーブルにおけるデータ変換処理を説明するための図である。 第１の実施形態に係る表示装置における特性パラメータ取得動作を示すタイミングチャート（その１）である。 第１の実施形態に係る表示装置における検出用電圧印加動作を示す動作概念図である。 第１の実施形態に係る表示装置における自然緩和動作を示す動作概念図である。 第１の実施形態に係る表示装置におけるデータライン電圧検出動作を示す動作概念図である。 第１の実施形態に係る表示装置における検出データ送出動作を示す動作概念図である。 第１の実施形態に係る表示装置における補正データ算出動作を示す機能ブロック図（その１）である。 第１の実施形態に係る表示装置における特性パラメータ取得動作を示すタイミングチャート（その２）である。 第１の実施形態に係る表示装置における輝度測定用の画像データの生成動作を示す機能ブロック図である。 第１の実施形態に係る表示装置における輝度測定用の画像データの書込動作を示す動作概念図である。 第１の実施形態に係る表示装置における輝度測定用の発光動作を示す動作概念図である。 第１の実施形態に係る補正データ算出動作を示す機能ブロック図（その２）である。 第１の実施形態に係る表示装置における発光動作を示すタイミングチャートである。 第１の実施形態に係る表示装置における画像データの補正動作を示す機能ブロック図である。 第１の実施形態に係る表示装置における補正後の画像データの書込動作を示す動作概念図である。 第１の実施形態に係る表示装置における発光動作を示す動作概念図である。 第２の実施形態に係るデジタルカメラの構成を示す斜視図である。 第２の実施形態に係るモバイル型のパーソナルコンピュータの構成を示す斜視図である。 第２の実施形態に係る携帯電話の構成を示す図である。

以下、本発明に係る画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器について、実施形態を示して詳しく説明する。
＜第１の実施形態＞
まず、本発明に係る画素駆動装置を備えた発光装置の概略構成について、図面を参照して説明する。ここでは、本発明に係る発光装置を表示装置として適用した場合について説明する。

（表示装置）
図１は、本発明に係る発光装置を適用した表示装置の一例を示す概略構成図である。
図１に示すように、本実施形態に係る表示装置（発光装置）１００は、概略、表示パネル（発光パネル）１１０と、選択ドライバ（走査駆動回路）１２０と、電源ドライバ１３０と、データドライバ１４０と、コントローラ１５０と、を備えている。ここで、選択ドライバ１２０と電源ドライバ１３０とデータドライバ１４０とコントローラ１５０は、本発明における画素駆動装置又は駆動回路に対応する。

表示パネル１１０は、図１に示すように、行方向（図面左右方向）及び列方向（図面上下方向）に２次元配列（例えばｐ行×ｑ列；ｐ、ｑは正の整数）された複数の画素ＰＩＸと、各々行方向に配列された画素ＰＩＸに接続するように配設された複数の選択ライン（走査線）Ｌｓ及び複数の電源ラインＬａと、全画素ＰＩＸに共通に設けられた共通電極Ｅｃと、列方向に配列された画素ＰＩＸに接続するように配設された複数のデータライン（データ線）Ｌｄと、を有している。ここで、各画素ＰＩＸは、後述するように、発光駆動回路と発光素子とを有している。

選択ドライバ１２０は、上記の表示パネル１１０に配設された各選択ラインＬｓに接続されている。選択ドライバ１２０は、後述するコントローラ１５０から供給される選択制御信号（例えば走査クロック信号及び走査スタート信号）に基づいて、各行の選択ラインＬｓに所定のタイミングで所定の電圧レベル（選択レベル；Ｖgh又は非選択レベル；Ｖgl）の選択信号Ｓselを順次印加する。

なお、選択ドライバ１２０についての詳細な構成の図示は省略するが、例えば、コントローラ１５０から供給される選択制御信号に基づいて、各行の選択ラインＬｓに対応するシフト信号を順次出力するシフトレジスタと、該シフト信号を所定の信号レベル（選択レベル；例えばハイレベル）に変換して、各行の選択ラインＬｓに選択信号Ｓselとして順次出力する出力バッファと、を備えたものを適用することができる。

電源ドライバ１３０は、表示パネル１１０に配設された各電源ラインＬａに接続されている。電源ドライバ１３０は、後述するコントローラ１５０から供給される電源制御信号（例えば出力制御信号）に基づいて、各行の電源ラインＬａに所定のタイミングで所定の電圧レベル（発光レベル；ＥＬＶＤＤ又は非発光レベル；ＤＶＳＳ）の電源電圧Ｖsaを印加する。

データドライバ１４０は、表示パネル１１０の各データラインＬｄに接続され、後述するコントローラ１５０から供給されるデータ制御信号に基づいて、少なくとも表示動作（発光動作）時に、画像データに応じた階調信号（階調電圧Ｖdata）を生成して、各データラインＬｄを介して画素ＰＩＸへ供給する。また、データドライバ１４０は、後述する特性パラメータ取得動作時には、特定の電圧値の検出用電圧（第１の電圧）Ｖdacを、各データラインＬｄを介して特性パラメータ取得動作の対象になっている画素ＰＩＸに印加し、所定の自然緩和時間ｔの経過後のデータラインＬｄの電圧Ｖｄをデータライン検出電圧Ｖmeas(t)として取り込んで検出データｎ_meas(t)に変換して出力する。

ここで、データドライバ１４０は、データドライバ機能と電圧検出機能の両方を備え、後述するコントローラ１５０から供給されるデータ制御信号に基づいて、これらの機能を切り換えるように構成されている。データドライバ機能は、コントローラ１５０を介して供給されるデジタルデータからなる画像データをアナログ信号電圧に変換して、データラインＬｄに階調信号（階調電圧Ｖdata）として出力する動作を実行する。また、電圧検出機能は、データラインＬｄのアナログ信号電圧Ｖｄをデータライン検出電圧Ｖmeas(t)として取り込みデジタルデータに変換して、検出データｎ_meas(t)としてコントローラ１５０に出力する動作を実行する。

図２は、本実施形態に係る表示装置に適用されるデータドライバの一例を示す概略ブロック図である。また、図３は、図２に示すデータドライバの要部構成例を示す概略回路構成図である。ここでは、表示パネル１１０に配列された画素ＰＩＸの列数（ｑ）のうち、一部のみを示して図示を簡略化する。以下の説明では、ｊ列目（ｊは１≦ｊ≦ｑとなる正の整数）のデータラインＬｄに設けられるデータドライバ１４０内部の構成について詳しく説明する。また、図３においては、シフトレジスタ回路とデータレジスタ回路を簡略化して図示する。

データドライバ１４０は、例えば図２に示すように、大別して、シフトレジスタ回路１４１と、データレジスタ回路１４２と、データラッチ回路１４３と、ＤＡＣ／ＡＤＣ回路１４４と、出力回路１４５と、を備えている。ここで、シフトレジスタ回路１４１とデータレジスタ回路１４２とデータラッチ回路１４３を含む内部回路１４０Ａは、ロジック電源１４６から供給される電源電圧ＬＶＳＳ及びＬＶＤＤに基づいて、後述する画像データの取込動作及び検出データの送出動作を実行する。また、ＤＡＣ／ＡＤＣ回路１４４と出力回路１４５を含む内部回路１４０Ｂは、アナログ電源１４７から供給される電源電圧ＤＶＳＳ及びＶＥＥに基づいて、後述する階調信号の生成出力動作及びデータライン電圧の検出動作を実行する。

シフトレジスタ回路１４１は、コントローラ１５０から供給されるデータ制御信号（スタートパルス信号ＳＰ）に基づいて、シフト信号を生成し、データレジスタ回路１４２に順次出力する。データレジスタ回路１４２は、上述した表示パネル１１０に配列された画素ＰＩＸの列数（ｑ）分のレジスタ（図示を省略）を備え、シフトレジスタ回路１４１から供給されるシフト信号の入力タイミングに基づいて、１行分の画像データＤin(1)〜Ｄin(q)を順次取り込む。ここで、画像データＤin(1)〜Ｄin(q)はデジタル信号からなるシリアルデータである。

データラッチ回路１４３は、表示動作時（画像データの取込動作、及び、階調信号の生成出力動作）においては、データ制御信号（データラッチパルス信号ＬＰ）に基づいて、データレジスタ回路１４２に取り込まれた１行分の画像データＤin(1)〜Ｄin(q)を、各列ごとに保持した後、所定のタイミングで当該画像データＤin(1)〜Ｄin(q)を後述するＤＡＣ／ＡＤＣ回路１４４に送出する。また、データラッチ回路１４３は、特性パラメータ取得動作時（検出データの送出動作、及び、データライン電圧の検出動作）においては、後述するＤＡＣ／ＡＤＣ回路１４４を介して取り込まれる各データライン電圧Ｖmeas(t)に応じた検出データｎ_meas(t)を保持した後、所定のタイミングで当該検出データｎ_meas(t)をシリアルデータとして出力し、図示を省略した外部メモリに記憶する。

データラッチ回路１４３は、具体的には、図３に示すように、各列に対応して設けられたデータラッチ４１（ｊ）と、接続切換用のスイッチＳＷ４（ｊ）、ＳＷ５（ｊ）と、データ出力用のスイッチＳＷ３と、を備えている。データラッチ４１（ｊ）は、データラッチパルス信号ＬＰの立ち上がりタイミングで、スイッチＳＷ５（ｊ）を介して供給されるデジタルデータを保持（ラッチ）する。

スイッチＳＷ５（ｊ）は、コントローラ１５０から供給されるデータ制御信号（切換制御信号Ｓ５）に基づいて、接点Ｎａ側のデータレジスタ回路１４２、又は、接点Ｎｂ側のＤＡＣ／ＡＤＣ回路１４４のＡＤＣ４３（ｊ）、又は、接点Ｎｃ側の隣接する列（ｊ＋１）のデータラッチ４１（ｊ＋１）のいずれかを、データラッチ４１（ｊ）に選択的に接続するように切換制御される。これにより、スイッチＳＷ５（ｊ）が接点Ｎａ側に接続設定されている場合には、データレジスタ回路１４２から供給される画像データＤin(j)がデータラッチ４１（ｊ）に保持される。また、スイッチＳＷ５（ｊ）が接点Ｎｂ側に接続設定されている場合には、データラインＬｄ（ｊ）からＤＡＣ／ＡＤＣ回路１４４のＡＤＣ４３（ｊ）に取り込まれたデータライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）に応じた検出データｎ_meas(t)がデータラッチ４１（ｊ）に保持される。また、スイッチＳＷ５（ｊ）が接点Ｎｃ側に接続設定されている場合には、隣接する列（ｊ＋１）のスイッチＳＷ４（ｊ＋１）を介してデータラッチ４１（ｊ＋１）に保持されている検出データｎ_meas(t)がデータラッチ４１（ｊ）に保持される。なお、最終列（ｑ）に設けられるスイッチＳＷ５（ｑ）は、接点Ｎｃにロジック電源１４６の電源電圧ＬＶＳＳが接続されている。

スイッチＳＷ４（ｊ）は、コントローラ１５０から供給されるデータ制御信号（切換制御信号Ｓ４）に基づいて、接点Ｎａ側のＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２（ｊ）、又は、接点Ｎｂ側のスイッチＳＷ３（又は、隣接する列（ｊ−１）のスイッチＳＷ５（ｊ−１）；図示を省略）のいずれかを、データラッチ４１（ｊ）に選択的に接続するように切換制御される。これにより、スイッチＳＷ４（ｊ）が接点Ｎａ側に接続設定されている場合には、データラッチ４１（ｊ）に保持された画像データＤin(j)がＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２（ｊ）に供給される。また、スイッチＳＷ４（ｊ）が接点Ｎｂ側に接続設定されている場合には、データラッチ４１（ｊ）に保持されたデータライン検出電圧Ｖmeas(t)に応じた検出データｎ_meas(t)がスイッチＳＷ３を介して外部メモリに出力される。

スイッチＳＷ３は、コントローラ１５０から供給されるデータ制御信号（切換制御信号Ｓ４、Ｓ５）に基づいて、データラッチ回路１４３のスイッチＳＷ４（ｊ）、ＳＷ５（ｊ）が切換制御されて、隣接する列のデータラッチ４１（１）〜４１（ｑ）が相互に直列に接続された状態で、データ制御信号（切換制御信号Ｓ３、データラッチパルス信号ＬＰ）に基づいて、導通状態となるように制御される。これにより、各列のデータラッチ４１（１）〜４１（ｑ）に保持されたデータライン電圧Ｖmeas(t)に応じた検出データｎ_meas(t)が、スイッチＳＷ３を介してシリアルデータとして順次取り出されて、外部メモリに出力される。

図４は、本実施形態に係るデータドライバに適用されるデジタル−アナログ変換回路（ＤＡＣ）及びアナログ−デジタル変換回路（ＡＤＣ）の入出力特性を示す図である。図４（ａ）は、本実施形態に適用されるＤＡＣの入出力特性を示す図であり、図４（ｂ）は、本実施形態に適用されるＡＤＣの入出力特性を示す図である。ここでは、デジタル信号の入出力ビット数を１０ビットとした場合の、デジタル−アナログ変換回路及びアナログ−デジタル変換回路の入出力特性の一例を示す。

ＤＡＣ／ＡＤＣ回路１４４は、図３に示すように、各列に対応してリニア電圧デジタル−アナログ変換回路（ＤＡＣ；電圧印加回路）４２（ｊ）と、アナログ−デジタル変換回路（ＡＤＣ；検出データ取得回路）４３（ｊ）を備えている。ＤＡＣ４２（ｊ）は、上記データラッチ回路１４３に保持されたデジタルデータからなる画像データＤin(j)をアナログ信号電圧Ｖpixに変換して出力回路１４５に出力する。

ここで、各列に設けられるＤＡＣ４２（ｊ）は、図４（ａ）に示すように、入力されるデジタルデータに対する、出力されるアナログ信号電圧の変換特性（入出力特性）が線形性を有している。すなわち、ＤＡＣ４２（ｊ）は、例えば図４（ａ）に示すように、１０ビット（すなわち１０２４階調）のデジタルデータ（０、１、・・・１０２３）を、線形性を有して設定されたアナログ信号電圧（Ｖ_０、Ｖ_１、・・・Ｖ₁₀₂₃）に変換する。このアナログ信号電圧（Ｖ_０〜Ｖ₁₀₂₃）は、後述するアナログ電源１４７から供給される電源電圧ＤＶＳＳ〜ＶＥＥの範囲内で設定され、例えば、入力されるデジタルデータの値が“０”（０階調）のときに変換されるアナログ信号電圧値Ｖ_０が高電位側の電源電圧ＤＶＳＳとなるように設定され、デジタルデータの値が“１０２３”（１０２３階調；最大階調）のときに変換されるアナログ信号電圧値Ｖ₁₀₂₃が低電位側の電源電圧ＶＥＥよりも高く、かつ、該電源電圧ＶＥＥ近傍の電圧値になるように設定されている。

また、ＡＤＣ４３（ｊ）は、データラインＬｄ（ｊ）から取り込まれたアナログ信号電圧からなるデータライン電圧Ｖmeas(t)を、デジタルデータからなる検出データｎ_meas(t)に変換してデータラッチ４１（ｊ）に送出する。ここで、各列に設けられるＡＤＣ４３（ｊ）は、図４（ｂ）に示すように、入力されるアナログ信号電圧に対する、出力されるデジタルデータの変換特性（入出力特性）が線形性を有している。また、ＡＤＣ４３（ｊ）は、電圧変換時のデジタルデータのビット幅が上述したＤＡＣ４２（ｊ）と同一になるように設定されている。すなわち、ＡＤＣ４３（ｊ）は、最小単位ビット（１ＬＳＢ；アナログ分解能）に対応する電圧幅がＤＡＣ４２（ｊ）と同一に設定されている。

ＡＤＣ４３（ｊ）は、例えば図４（ｂ）に示すように、電源電圧ＤＶＳＳ〜ＶＥＥの範囲内で設定されたアナログ信号電圧（Ｖ_０、Ｖ_１、・・・Ｖ₁₀₂₃）を、線形性を有して設定された１０ビット（１０２４階調）のデジタルデータ（０、１、・・・１０２３）に変換する。ＡＤＣ４３（ｊ）は、例えば、入力されるアナログ信号電圧の電圧値がＶ_０（＝ＤＶＳＳ）のときにデジタルデータの値が“０”（０階調）に変換されるように設定され、アナログ信号電圧の電圧値が電源電圧ＶＥＥよりも高く、かつ、該電源電圧ＶＥＥ近傍の電圧値であるアナログ信号電圧Ｖ₁₀₂₃のときにデジタル信号値“１０２３”（１０２３階調；最大階調）に変換されるように設定されている。

なお、本実施形態においては、シフトレジスタ回路１４１、データレジスタ回路１４２及びデータラッチ回路１４３を含む内部回路１４０Ａを低耐圧回路として構成し、ＤＡＣ／ＡＤＣ回路１４４及び後述する出力回路１４５を含む内部回路１４０Ｂを高耐圧回路として構成している。そのため、データラッチ回路１４３（スイッチＳＷ４（ｊ））とＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２（ｊ）との間に、低耐圧の内部回路１４０Ａから高耐圧の内部回路１４０Ｂへの電圧調整回路としてレベルシフタＬＳ１（ｊ）が設けられている。また、ＤＡＣ／ＡＤＣ回路１４４のＡＤＣ４３（ｊ）とデータラッチ回路１４３（スイッチＳＷ５（ｊ））との間に、高耐圧の内部回路１４０Ｂから低耐圧の内部回路１４０Ａへの電圧調整回路としてレベルシフタＬＳ２（ｊ）が設けられている。

出力回路１４５は、図３に示すように、各列ごとにデータラインＬｄ（ｊ）に階調信号を出力するためのバッファ４４（ｊ）及びスイッチＳＷ１（ｊ）（接続切換回路）と、データライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）を取り込むためのスイッチＳＷ２（ｊ）及びバッファ４５（ｊ）と、を備えている。

バッファ４４（ｊ）は、上記ＤＡＣ４２（ｊ）により画像データＤin(j)をアナログ変換して生成されたアナログ信号電圧Ｖpix(j)を、所定の信号レベルに増幅して階調電圧Ｖdata(j)を生成する。スイッチＳＷ１（ｊ）は、コントローラ１５０から供給されるデータ制御信号（切換制御信号Ｓ１）に基づいて、データラインＬｄ（ｊ）への上記階調電圧Ｖdata(j)の印加を制御する。

また、スイッチＳＷ２（ｊ）は、コントローラ１５０から供給されるデータ制御信号（切換制御信号Ｓ２）に基づいて、データライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）の取り込みを制御する。バッファ４５（ｊ）は、スイッチＳＷ２（ｊ）を介して取り込まれたデータライン電圧Ｖmeas(t)を所定の信号レベルに増幅してＡＤＣ４３（ｊ）に送出する。

ロジック電源１４６は、データドライバ１４０のシフトレジスタ回路１４１、データレジスタ回路１４２及びデータラッチ回路１４３を含む内部回路１４０Ａを駆動するための、ロジック電圧からなる低電位側の電源電圧ＬＶＳＳ及び高電位側の電源電圧ＬＶＤＤを供給する。アナログ電源１４７は、ＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２（ｊ）及びＡＤＣ４３（ｊ）、出力回路１４５のバッファ４４（ｊ）、４５（ｊ）を含む内部回路１４０Ｂを駆動するための、アナログ電圧からなる高電位側の電源電圧ＤＶＳＳ及び低電位側の電源電圧ＶＥＥを供給する。

なお、図２、図３に示したデータドライバ１４０においては、図示の都合上、各部の動作を制御するための制御信号が、ｊ列目（図中では１列目に相当する）のデータラインＬｄ（ｊ）に対応して設けられたデータラッチ４１、及び、スイッチＳＷ１〜ＳＷ５に入力された構成を示した。本実施形態においては、各列ごとの構成にこれらの制御信号が共通して入力されていることはいうまでもない。

図５は、本実施形態に係る表示装置に適用されるコントローラの機能を示す機能ブロック図である。なお、図５においては、図示の都合上、各機能ブロック間のデータの流れを全て実線の矢印で示した。実際には、後述するように、コントローラの動作状態に応じてこれらのいずれかのデータの流れが有効になる。

コントローラ１５０は、少なくとも上述した選択ドライバ１２０及び電源ドライバ１３０、データドライバ１４０の動作状態を制御して、表示パネル１１０における所定の駆動制御動作を実行するための選択制御信号及び電源制御信号、データ制御信号を生成して出力する。

特に、本実施形態においては、コントローラ１５０は、選択制御信号及び電源制御信号、データ制御信号を供給することにより、選択ドライバ１２０及び電源ドライバ１３０、データドライバ１４０の各々を所定のタイミングで動作させて、表示パネル１１０の各画素ＰＩＸの特性パラメータを取得する動作（特性パラメータ取得動作）、及び、各画素ＰＩＸの特性パラメータに基づいて補正された画像データに応じた画像情報を表示パネル１１０に表示する動作（表示動作）を制御する。

コントローラ１５０は、特性パラメータ取得動作において、上記データドライバ１４０を介して検出した各画素ＰＩＸの特性変化に関連する検出データ（詳しくは後述する）、及び、各画素ＰＩＸについて検出された輝度データ（詳しくは後述する）に基づいて、各種の補正データを取得する。また、コントローラ１５０は、表示動作において、外部から供給される画像データを、特性パラメータ取得動作において取得した補正データに基づいて補正し、補正画像データとしてデータドライバ１４０に供給する。

コントローラ（画像データ補正回路）１５０は、具体的には、例えば図５に示すように、概略、参照テーブル（ＬＵＴ；固有パラメータ設定回路）１５１を備えた電圧振幅設定機能回路（画像データ補正回路）１５２と、乗算機能回路（画像データ補正回路）１５３、１５７ａ、１５７ｂと、加算機能回路（画像データ補正回路）１５４と、メモリ（記憶回路）１５５と、補正データ取得機能回路（第１の特性パラメータ取得回路、第２の特性パラメータ取得回路）１５６と、Ｋパラメータ設定回路（固有パラメータ設定回路）１５８と、を有している。

電圧振幅設定機能回路１５２は、外部から供給されるデジタルデータからなる画像データに対して、参照テーブル１５１を参照することにより、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応する電圧振幅を変換する。電圧振幅設定機能回路１５２により変換された画像データの電圧振幅の最大値は、上述したＤＡＣ４２における入力範囲の最大値から、各画素の特性パラメータに基づく補正量を減算した値以下に設定される。ここで、電圧振幅設定機能回路１５２により参照される参照テーブル１５１は、後述するように、各画素ＰＩＸに設けられる駆動トランジスタに付加される寄生容量（容量成分）に起因する発光電圧の変動を補正するように変換テーブル（ガンマテーブル）が予め設定されている。なお、参照テーブル１５１に設定される変換テーブルについては、詳しく後述する。また、電圧振幅設定機能回路１５２は、入力されたデジタルデータをそのまま出力する、スルー機能あるいは迂回経路を有している。そして、後述するオートゼロ法を適用した特性パラメータ取得動作時には、入力されたデジタルデータに対して参照テーブル１５１を用いた電圧振幅の変換処理を行わず、そのまま出力するように設定される。

乗算機能回路１５３は、各画素ＰＩＸの特性変化に関連する検出データに基づいて取得された電流増幅率βの補正データΔβ、又は、各画素ＰＩＸについて検出された輝度データＬｖに基づく発光電流効率ηの補正成分Δηを含む上記電流増幅率βの補正データΔβ_ηと、各画素ＰＩＸの駆動トランジスタに付加される寄生容量に基づいて定義される発光電圧Ｖelの変動を補正するためのパラメータＫとを、画像データに乗算する。

乗算機能回路１５７ａは、各画素ＰＩＸの特性変化に関連する検出データに、各画素ＰＩＸの有機ＥＬ素子ＯＥＬにおける発光電圧Ｖelの変動を補正するためのパラメータＫを乗算する。また、乗算機能回路１５７ｂは、各画素ＰＩＸの特性変化に関連する検出データに基づいて取得された、駆動トランジスタのしきい値電圧Ｖthの補償電圧成分（オフセット電圧）に、各画素ＰＩＸにおけるパラメータＫを乗算する。

加算機能回路１５４は、上記乗算機能回路１５３において、補正データΔβ、又は、Δβ_ηが乗算された画像データに、上記乗算機能回路１５７ａ、１５７ｂにおいて、パラメータＫが乗算された、各画素ＰＩＸの特性変化に関連する検出データ及びしきい値電圧Ｖthの補償電圧成分（オフセット電圧）を加算して補正する。そして、この補正した画像データを補正画像データとしてデータドライバ１４０に供給する。

補正データ取得機能回路１５６は、各画素ＰＩＸの特性変化に関連する検出データ、及び、各画素ＰＩＸについて検出された輝度データに基づいて、電流増幅率β、発光電流効率η及びしきい値電圧Ｖthの補正データを取得する。ここで、各画素ＰＩＸの輝度データは、例えば表示パネル１１０を所定の輝度階調の画像データに基づいて発光動作させたときの各画素ＰＩＸの発光輝度が輝度計やＣＣＤカメラ（輝度測定回路）１６０を用いて測定される。なお、輝度データの具体的な測定方法については後述する。

メモリ１５５は、上述したデータドライバ１４０から送出された各画素ＰＩＸの検出データを、各画素ＰＩＸに対応して記憶し、上記加算機能回路１５４における加算処理の際、及び、補正データ取得機能回路１５６における補正データ取得処理の際に、検出データを読み出して出力する。また、メモリ１５５は、補正データ取得機能回路１５６において取得された補正データを、各画素ＰＩＸに対応して記憶し、上記乗算機能回路１５３における乗算処理の際、及び、加算機能回路１５４における加算処理の際に、補正データを読み出して出力する。

Ｋパラメータ設定回路１５８は、各画素ＰＩＸに設けられる駆動トランジスタに付加される寄生容量（容量成分）に起因する発光電圧の変動を補正するためのパラメータＫについて、コントローラ１５０の動作状態に応じて所定の定数を設定する。Ｋパラメータ設定回路１５８は、後述するオートゼロ法を適用した特性パラメータ取得動作時には、パラメータＫを１．０に設定する。これにより、乗算機能回路１５３及び加算機能回路１５４において、実質的にパラメータＫによる補正を加味しない状態で、画像データ（又はデジタルデータ）に対して乗算補正及び加算補正を実行する。また、Ｋパラメータ設定回路１５８は、画像データに基づく画像情報の表示動作時には、パラメータＫを例えば１．１に設定する。これにより、乗算機能回路１５３及び加算機能回路１５４において、画像データ（又はデジタルデータ）に対して、上記寄生容量の影響を加味した乗算補正及び加算補正を実行する。ここで、Ｋパラメータ設定回路１５８により設定されるパラメータＫの値は、表示パネル１１０や各画素ＰＩＸの設計段階で、駆動トランジスタに付加される寄生容量に基づいて、予め算出しておくことができ、コントローラ１５０の動作状態に応じて適宜切換設定される。なお、パラメータＫの算出方法については後述する。

なお、図５に示したコントローラ１５０において、補正データ取得機能回路１５６はコントローラ１５０の外部に設けられた演算装置であってもよい。また、図５に示したコントローラ１５０において、メモリ１５５は各画素ＰＩＸに関連付けて、検出データ及び補正データが記憶されているものであれば、別個のメモリであってもよい。また、これらのメモリ１５５は、コントローラ１５０の外部に設けられた記憶装置であってもよい。また、コントローラ１５０に供給される画像データは、例えば映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分をデジタル信号からなるシリアルデータとして形成されたものである。

（画素）
次に、本実施形態に係る表示パネルに配列される画素の構成について具体的に説明する。
図６は、本実施形態に係る表示パネルに適用される画素（発光駆動回路及び発光素子）の一実施形態を示す回路構成図である。

本実施形態に係る表示パネル１１０に適用される画素ＰＩＸは、図６に示すように、選択ドライバ１２０に接続された選択ラインＬｓとデータドライバ１４０に接続されたデータラインＬｄとの各交点近傍に配置されている。各画素ＰＩＸは、電流駆動型の発光素子である有機ＥＬ素子ＯＥＬと、該有機ＥＬ素子ＯＥＬを発光駆動するための電流を生成する発光駆動回路ＤＣと、を備えている。

図６に示す発光駆動回路ＤＣは、概略、トランジスタＴｒ１１〜Ｔｒ１３と、キャパシタ（ストレージ容量）Ｃｓと、を備えた回路構成を有している。トランジスタ（第２のトランジスタ）Ｔｒ１１は、ゲート端子が接点Ｎ１４を介して選択ラインＬｓに接続され、また、ドレイン端子が接点Ｎ１３を介して電源ラインＬａに接続され、また、ソース端子が接点Ｎ１１に接続されている。トランジスタＴｒ１２は、ゲート端子が接点Ｎ１４を介して選択ラインＬｓに接続され、また、ソース端子がデータラインＬｄに接続され、また、ドレイン端子が接点Ｎ１２に接続されている。トランジスタ（駆動制御素子、第１のトランジスタ）Ｔｒ１３は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が接点Ｎ１３を介して電源ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。また、キャパシタ（容量素子）Ｃｓは、トランジスタＴｒ１３のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。キャパシタＣｓは、トランジスタＴｒ１３のゲート・ソース端子間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１１及び接点Ｎ１２間に別個の容量素子を並列に接続したものであってもよい。

また、有機ＥＬ素子ＯＥＬは、アノード（アノード電極）が上記発光駆動回路ＤＣの接点Ｎ１２に接続され、カソード（カソード電極）が共通電極Ｅｃに接続されている。共通電極Ｅｃは、図示を省略した定電圧源に接続され、所定の電圧ＥＬＶＳＳ（例えば接地電位ＧＮＤ）が印加されている。なお、図６に示す画素ＰＩＸにおいては、キャパシタＣｓ以外に、有機ＥＬ素子ＯＥＬに画素容量Ｃelが存在し、データラインＬｄに配線寄生容量Ｃｐが存在している。

ここで、本実施形態に係る画素ＰＩＸにおいて、上述した電源ドライバ１３０から電源ラインＬａに印加される電源電圧Ｖsa（ＥＬＶＤＤ、ＤＶＳＳ）と、共通電極Ｅｃに印加される電圧ＥＬＶＳＳと、アナログ電源１４７からデータドライバ１４０に供給される電源電圧ＶＥＥとの関係は、例えば、次のような条件を満たすように設定されている。

なお、図６に示した画素ＰＩＸにおいて、トランジスタＴｒ１１〜Ｔｒ１３については、例えば同一のチャネル型を有する薄膜トランジスタ（ＴＦＴ）を適用することができる。トランジスタＴｒ１１〜Ｔｒ１３は、アモルファスシリコン薄膜トランジスタであってもよいし、ポリシリコン薄膜トランジスタであってもよい。

特に、図６に示すように、トランジスタＴｒ１１〜Ｔｒ１３としてｎチャネル型の薄膜トランジスタを適用し、かつ、トランジスタＴｒ１１〜Ｔｒ１３としてアモルファスシリコン薄膜トランジスタを適用した場合には、すでに確立されたアモルファスシリコン製造技術を適用して、多結晶型や単結晶型のシリコン薄膜トランジスタに比較して、簡易な製造プロセスで動作特性（電子移動度等）が均一で安定したトランジスタを実現することができる。

また、上述した画素ＰＩＸにおいては、発光駆動回路ＤＣとして３個のトランジスタＴｒ１１〜Ｔｒ１３を備え、また、発光素子として有機ＥＬ素子ＯＥＬを適用した回路構成を示した。本発明はこの実施形態に限定されるものではなく、３個以上のトランジスタを備えた他の回路構成を有するものであってもよい。また、発光駆動回路ＤＣにより発光駆動される発光素子は、電流駆動型の発光素子であればよく、例えば発光ダイオード等の他の発光素子であってもよい。

（表示装置の駆動制御方法）
次に、本実施形態に係る表示装置における駆動制御方法について説明する。
本実施形態に係る表示装置１００の駆動制御動作は、大別して、特性パラメータ取得動作と表示動作とからなる。

特性パラメータ取得動作においては、表示パネル１１０に配列された各画素ＰＩＸにおける発光特性の変動を補償するためのパラメータを取得する。特性パラメータ取得動作は、より具体的には、各画素ＰＩＸの発光駆動回路ＤＣに設けられたトランジスタ（駆動トランジスタ）Ｔｒ１３のしきい値電圧Ｖthの変動を補正するためのパラメータと、各画素ＰＩＸにおける電流増幅率βのばらつきを補正するためのパラメータと、各画素ＰＩＸにおける有機ＥＬ素子ＯＥＬの発光電流効率ηのばらつきを補正するためのパラメータと、を取得する動作を実行する。さらに、本実施形態においては、この特性パラメータ取得動作に加え、各画素ＰＩＸの発光駆動回路ＤＣに設けられたトランジスタ（駆動トランジスタ）Ｔｒ１３に対する寄生容量の影響を補正するためのパラメータを、表示パネル１１０や各画素ＰＩＸの発光駆動回路ＤＣの各種設計データに基づいて予め算出する。

表示動作においては、上述した特性パラメータ取得動作により画素ＰＩＸごとに取得した補正パラメータに基づいて、デジタルデータからなる画像データを補正した補正画像データを生成し、該補正画像データに対応する階調電圧Ｖdataを生成して各画素ＰＩＸに書き込む。これにより、各画素ＰＩＸにおける発光特性（トランジスタＴｒ１３のしきい値電圧Ｖth、電流増幅率β、有機ＥＬ素子ＯＥＬの発光電流効率η）の変動やばらつき、トランジスタＴｒ１３に対する寄生容量の影響を補償した、画像データに応じた本来の輝度階調で各画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）が発光する。

以下、各動作について具体的に説明する。
（特性パラメータ取得動作）
ここでは、最初に本実施形態に係る特性パラメータ取得動作において適用される特有の手法について説明したのち、当該手法を用いて各画素ＰＩＸのしきい値電圧Ｖth及び電流増幅率βを補償するための特性パラメータを取得する動作を説明する。次いで、各画素ＰＩＸにおける寄生容量の影響を補償するための特性パラメータの算出方法について説明し、その後、発光電流効率ηを補償するための特性パラメータを取得する動作について説明する。

まず、図６に示した発光駆動回路ＤＣを有する画素ＰＩＸにおいて、データドライバ１４０からデータラインＬｄを介して画像データを書き込む（画像データに対応した階調電圧Ｖdataを印加する）場合の、発光駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性について説明する。

図７は、本実施形態に係る発光駆動回路を適用した画素における画像データの書込時の動作状態図であり、図８は、本実施形態に係る発光駆動回路を適用した画素における書込動作時の電圧−電流特性を示す図である。

本実施形態に係る画素ＰＩＸへの画像データの書込動作においては、図７に示すように、選択ドライバ１２０から選択ラインＬｓを介して選択レベル（ハイレベル；Ｖgh）の選択信号Ｓselを印加することにより、画素ＰＩＸが選択状態に設定される。このとき、発光駆動回路ＤＣのトランジスタＴｒ１１、Ｔｒ１２がオン動作することにより、トランジスタＴｒ１３は、ゲート・ドレイン端子間が短絡してダイオード接続状態に設定される。また、この選択状態においては、電源ドライバ１３０から電源ラインＬａを介して画素ＰＩＸに非発光レベルの電源電圧Ｖsa（＝ＤＶＳＳ）を印加する。

そして、データドライバ１４０からデータラインＬｄに対して画像データに応じた電圧値の階調電圧Ｖdataを印加する。ここで、階調電圧Ｖdataは、電源ドライバ１３０から印加される電源電圧ＤＶＳＳよりも低い電圧値に設定されている。したがって、電源電圧ＤＶＳＳが０Ｖ（接地電位ＧＮＤ）に設定されている場合には、階調電圧Ｖdataは負の電圧値に設定される。

これにより、図７に示すように、電源ドライバ１３０から電源ラインＬａ、画素ＰＩＸ（発光駆動回路ＤＣ）のトランジスタＴｒ１３、Ｔｒ１２を介して、データラインＬｄ方向に上記階調電圧Ｖdataに応じたドレイン電流Ｉｄが流れる。ここで、有機ＥＬ素子ＯＥＬのカソード（カソード電極）に印加される電圧ＥＬＶＳＳと上記電源電圧ＤＶＳＳは、上述した（１）の条件に示したように、同一の電圧値に設定され、ともに０Ｖ（接地電位ＧＮＤ）であるので、有機ＥＬ素子ＯＥＬには逆バイアスが印加されることになり、発光動作は行われない。

この場合の発光駆動回路ＤＣにおける回路特性について検証する。発光駆動回路ＤＣにおいて、駆動トランジスタであるトランジスタＴｒ１３のしきい値電圧Ｖthの変動が生じておらず、かつ、発光駆動回路ＤＣにおける電流増幅率βにばらつきがない初期状態の、トランジスタＴｒ１３のしきい値電圧をＶth_０とし、電流増幅率をβとしたとき、図７に示したドレイン電流Ｉｄの電流値は、次式（２）で表すことができる。
Ｉd＝β(Ｖ_０−Ｖdata−Ｖth_０)²
・・・（２）

ここで、発光駆動回路ＤＣにおける設計値又は標準値（Typical）の電流増幅率β、及び、トランジスタＴｒ１３の初期しきい値電圧Ｖth_０は、いずれも定数である。また、Ｖ_０は電源ドライバ１３０から印加される非発光レベルの電源電圧Ｖsa（＝ＤＶＳＳ）であって、電圧（Ｖ_０−Ｖdata）は、駆動トランジスタＴｒ１３及びＴｒ１２の電流路が直列接続された回路構成に印加される電位差に相当する。このときの発光駆動回路ＤＣに印加される電圧（Ｖ_０−Ｖdata）の値と、発光駆動回路ＤＣに流れるドレイン電流Ｉｄの電流値との関係（Ｖ−Ｉ特性）は、図８中に、特性線ＳＰ１として表される。

そして、経時変化によりトランジスタＴｒ１３の素子特性に変動（しきい値電圧シフト；変動量をΔＶthとする）が生じた後のしきい値電圧をＶth（＝Ｖth_０＋ΔＶth）としたとき、発光駆動回路ＤＣの回路特性は、次式（３）のように変化する。ここで、Ｖthは定数である。このときの発光駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性は、図８中に、特性線ＳＰ２として表される。
Ｉd＝β(Ｖ_０−Ｖdata−Ｖth)² ・・・（３）

また、上式（２）に示した初期状態において、電流増幅率βにばらつきが生じた場合の電流増幅率をβ′としたとき、発光駆動回路ＤＣの回路特性は、次式（４）で表すことができる。
Ｉd＝β′(Ｖ_０−Ｖdata−Ｖth_０)²
・・・（４）

ここで、β′は定数である。このときの発光駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性は、図８中に、特性線ＳＰ３として表される。なお、図８中に示した特性線ＳＰ３は、上式（４）における電流増幅率β′が上式（２）に示した電流増幅率βよりも小さい場合の発光駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性を示している。

上記式（２）、（４）において、設計値又は標準値（Typical）の電流増幅率をβtypとした場合、電流増幅率β′がその値になるように補正するためのパラメータ（補正データ）をΔβとする。このとき、電流増幅率β′と補正データΔβとの乗算値が設計値の電流増幅率βtypとなるように（すなわち、β′×Δβ→βtypになるように）、それぞれの発光駆動回路ＤＣに対して補正データΔβが与えられる。

そして、本実施形態においては、上述した発光駆動回路ＤＣの電圧−電流特性（式（２）〜（４）及び図８）に基づいて、以下のような特有の手法でトランジスタＴｒ１３のしきい値電圧Ｖth、及び、電流増幅率β′を補正するための特性パラメータを取得する。なお、本明細書においては以下に示す手法を、便宜的に「オートゼロ法」と呼称する。

本実施形態における特性パラメータ取得動作に適用される手法（オートゼロ法）は、図６に示した発光駆動回路ＤＣを有する画素ＰＩＸにおいて、まず、選択状態で上述したデータドライバ１４０のデータドライバ機能を用いて、データラインＬｄに所定の検出用電圧Ｖdacを印加する。その後、データラインＬｄをハイインピーダンス（ＨＺ）状態にして、データラインＬｄの電位を自然緩和させる。そして、この自然緩和を一定時間（緩和時間ｔ）行った後のデータラインＬｄの電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）を、データドライバ１４０の電圧検出機能を用いて取り込み、デジタルデータからなる検出データｎ_meas(t)に変換する。ここで、本実施形態においては、この緩和時間ｔを異なる時間（タイミング；ｔ_０、ｔ_１、ｔ_２、ｔ_３）に設定して、データライン検出電圧Ｖmeas(t)の取り込み及び検出データｎ_meas(t)への変換を複数回実行する。

図９は、本実施形態に係る特性パラメータ取得動作に適用される手法（オートゼロ法）におけるデータライン電圧の変化を示す図（過渡曲線）である。
オートゼロ法を用いた特性パラメータ取得動作は、具体的には、まず、画素ＰＩＸを選択状態に設定した状態で、発光駆動回路ＤＣのトランジスタＴｒ１３のゲート・ソース端子間（接点Ｎ１１とＮ１２間）に、当該トランジスタＴｒ１３のしきい値電圧を超える電圧が印加されるように、データドライバ１４０からデータラインＬｄに対して検出用電圧Ｖdacを印加する。

このとき、画素ＰＩＸへの書込動作においては、電源ドライバ１３０から電源ラインＬａに対して、非発光レベルの電源電圧ＤＶＳＳ（＝Ｖ_０；接地電位ＧＮＤ）が印加されるので、トランジスタＴｒ１３のゲート・ソース端子間には、（Ｖ_０−Ｖdac）の電位差が印加される。したがって、検出用電圧Ｖdacは、Ｖ_０−Ｖdac＞Ｖthの条件を満たす電圧に設定される。加えて、検出用電圧Ｖdacは、電源電圧ＤＶＳＳよりも低い電圧値であって、かつ、有機ＥＬ素子ＯＥＬのカソードに接続される共通電極Ｅｃに印加される電源電圧ＥＬＶＳＳ（接地電位ＧＮＤ）に対して負極性を有する電圧値に設定される。

これにより、電源ドライバ１３０から電源ラインＬａ、トランジスタＴｒ１３、Ｔｒ１２を介して、データラインＬｄ方向に検出用電圧Ｖdacに応じたドレイン電流Ｉdが流れる。このとき、トランジスタＴｒ１３のゲート・ソース間（接点Ｎ１１とＮ１２間）に接続されたキャパシタＣｓに上記検出用電圧Ｖdacに対応した電圧が充電される。

次いで、データラインＬｄのデータ入力側（データドライバ１４０側）をハイインピーダンス（ＨＺ）状態に設定する。ここで、データラインＬｄをハイインピーダンス状態に設定した直後においては、キャパシタＣｓに充電された電圧は検出用電圧Ｖdacに応じた電圧に保持される。そのため、トランジスタＴｒ１３のゲート・ソース間電圧ＶgsはキャパシタＣｓに充電された電圧に保持される。

これにより、データラインＬｄがハイインピーダンス状態に設定された直後においては、トランジスタＴｒ１３はオン状態を維持して、トランジスタＴｒ１３のドレイン・ソース間にドレイン電流Ｉｄが流れる。ここで、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位は、時間の経過に応じてドレイン端子側の電位に近づくように徐々に上昇して、トランジスタＴｒ１３のドレイン・ソース間に流れるドレイン電流Ｉｄの電流値が減少していく。

これに伴って、キャパシタＣｓに蓄積された電荷の一部が放電されていくことにより、キャパシタＣｓの両端間電圧（トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs）が徐々に低下する。これにより、データラインＬｄの電圧Ｖｄは、図９に示すように、時間の経過とともに検出用電圧Ｖdacから徐々に上昇して、トランジスタＴｒ１３のドレイン端子側の電圧（電源ラインＬａの電源電圧ＤＶＳＳ（＝Ｖ_０））からトランジスタＴｒ１３のしきい値電圧Ｖth分を差し引いた電圧（Ｖ_０−Ｖth）に収束するように徐々に上昇する（自然緩和）。

そして、このような自然緩和が十分に進行すると、最終的にトランジスタＴｒ１３のドレイン・ソース間にドレイン電流Ｉｄが流れなくなり、キャパシタＣｓに蓄積された電荷の放電が停止する。このときのトランジスタＴｒ１３のゲート電圧（ゲート・ソース間電圧Ｖgs）がトランジスタＴｒ１３のしきい値電圧Ｖthになる。

ここで、発光駆動回路ＤＣのトランジスタＴｒ１３のドレイン・ソース間にドレイン電流Ｉｄが流れない状態では、トランジスタＴｒ１２のドレイン・ソース間電圧はほぼ０Ｖになるので、上記自然緩和の終了時にはデータライン電圧ＶｄはトランジスタＴｒ１３のしきい値電圧Ｖthにほぼ等しくなる。

なお、図９に示した過渡曲線において、データライン電圧Ｖｄは時間（緩和時間ｔ）の経過とともに、トランジスタＴｒ１３のしきい値電圧Ｖth（＝｜Ｖ_０−Ｖth｜；Ｖ_０＝０Ｖ）に収束していく。ここで、データライン電圧Ｖｄは、上記しきい値電圧Ｖthに限りなく漸近していくものの、理論的には緩和時間ｔを十分長く設定したとしても、しきい値電圧Ｖthに完全に等しくはならない。

このような過渡曲線（自然緩和によるデータライン電圧Ｖｄの挙動）は、次の（１１）式で表すことができる。

上記（１１）式において、Ｃは図６に示した画素ＰＩＸの回路構成におけるデータラインＬｄに付加される容量成分の総和であり、Ｃ＝Ｃel＋Ｃｓ＋Ｃｐ（Ｃel；画素容量、Ｃｓ；キャパシタ容量、Ｃｐ；配線寄生容量）で表される。なお、検出用電圧Ｖdacは次の（１２）式の条件を満たす電圧値と定義する。

上記（１２）式において、Ｖth_maxはトランジスタＴｒ１３のしきい値電圧Ｖthの補償限界値を表す。ここで、ｎ_ｄはデータドライバ１４０のＤＡＣ／ＡＤＣ回路１４４において、ＤＡＣ４２に入力される初期のデジタルデータ（検出用電圧Ｖdacを規定するためのデジタルデータ）と定義し、当該デジタルデータｎ_ｄが１０ビットの場合、ｄは１〜１０２３のうち上記（１２）式の条件を満たす任意の値を選択する。また、ΔＶはデジタルデータのビット幅（１ビットに対応する電圧幅）と定義し、上記デジタルデータｎ_ｄが１０ビットの場合、次の（１３）式のように表される。

そして、上記（１１）式において、データライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）、該データライン電圧Ｖｄの収束値Ｖ_０−Ｖth、及び、電流増幅率βと容量成分の総和Ｃからなるパラメータβ／Ｃを、それぞれ次の（１４）、（１５）式のように定義する。ここで、緩和時間ｔにおけるデータライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）に対するＡＤＣ４３のデジタル出力（検出データ）をｎ_meas(t)と定義し、しきい値電圧Ｖthのデジタルデータをｎ_thと定義する。

そして、（１４）、（１５）式に示した定義に基づいて、上記（１１）式を、データドライバ１４０のＤＡＣ／ＡＤＣ回路１４４において、ＤＡＣ４２に入力される実際のデジタルデータ（画像データ）ｎ_ｄと、ＡＤＣ４３によりアナログ−デジタル変換されて実際に出力されるデジタルデータ（検出データ）ｎ_meas(t)との関係に置き換えると、次の（１６）式のように表すことができる。

上記（１５）、（１６）式において、ξはアナログ値におけるパラメータβ／Ｃのデジタル表現であり、ξ・tは無次元になる。ここで、トランジスタＴｒ１３のしきい値電圧Ｖthに変動（Ｖthシフト）が生じていない初期のしきい値電圧Ｖth_０を１Ｖ程度とする。このとき、ξ・t・(ｎ_ｄ−ｎ_th)≫１の条件を満たすように、異なる２つの緩和時間ｔ＝ｔ_１、ｔ_２を設定することにより、トランジスタＴｒ１３のしきい値電圧変動に応じた補償電圧成分（オフセット電圧）Ｖoffset(t_０)は、次の（１７）式のように表すことができる。

上記（１７）式において、ｎ_１、ｎ_２は、各々（１６）式において緩和時間ｔをｔ_１、ｔ_２に設定した場合に、ＡＤＣ４３から出力されるデジタルデータ（検出データ）ｎ_meas(t_１)、ｎ_meas(t_２)である。そして、上記（１６）、（１７）式に基づいて、トランジスタＴｒ１３のしきい値電圧Ｖthのデジタルデータｎ_thは、緩和時間ｔ＝ｔ_０においてＡＤＣ４３から出力されるデジタルデータｎ_meas(t_０)を用いて、次の（１８）式のように表すことできる。また、オフセット電圧Ｖoffsetのデジタルデータdigital Ｖoffsetは、次の（１９）式のように表すことができる。（１８）、（１９）式において、＜ξ＞は、パラメータβ／Ｃのデジタル値であるξの全画素平均値である。ここで、＜ξ＞は、小数点以下を考慮しないこととする。

したがって、上記（１８）式によれば、しきい値電圧Ｖthを補正するためのデジタルデータ（補正データ）であるｎ_thを全画素分求めることができる。

また、電流増幅率βのばらつきは、図９に示した過渡曲線において、緩和時間ｔをt_３に設定した場合にＡＤＣ４３から出力されるデジタルデータ（検出データ）ｎ_meas(t_３)に基づいて、上記（１６）式をξについて解くことにより、次の（２０）式のように表すことができる。ここで、ｔ_３は上記（１７）、（１８）式において用いられるｔ_０、ｔ_１、ｔ_２に比較して十分短い時間に設定される。

上記（２０）式において、ξについて着目して、各データラインＬｄの容量成分の総和Ｃが同等になるように表示パネル（発光パネル）を設計し、さらに、上記（１３）式に示したように、デジタルデータのビット幅ΔＶを予め決定しておくことにより、ξを定義する（１５）式のΔＶ及びＣは定数となる。

そして、ξ及びβの所望の設定値を、それぞれξtyp及びβtypとすると、表示パネル１１０内の各画素ＰＩＸの発光駆動回路ＤＣのξのばらつきを補正するための乗算補正値Δξ、すなわち、電流増幅率βのばらつきを補正するためのデジタルデータ（補正データ）Δβは、ばらつきの２乗項を無視すれば、次の（２１）式のように定義することができる。

したがって、各画素ＰＩＸにおけるトランジスタＴｒ１３のしきい値電圧Ｖthの変動を補正するための補正データｎ_th（第１の特性パラメータ）、及び、電流増幅率βのばらつきを補正するための補正データΔβ（第２の特性パラメータ）は、上記（１８）、（２１）式に基づいて、上述した一連のオートゼロ法における緩和時間ｔを変えてデータライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）を複数回検出することによって求めることができる。なお、上述したような補正データｎ_th、Δβの取得処理は、図５に示したようなコントローラ１５０の補正データ取得機能回路１５６において実行される。

次に、図６に示した発光駆動回路ＤＣを有する画素ＰＩＸにおいて、上述したような画像データを書き込んだ後、有機ＥＬ素子ＯＥＬを発光させる場合における、有機ＥＬ素子ＯＥＬのアノード・カソード間電圧（有機ＥＬ素子ＯＥＬの両端電圧；発光電圧Ｖel）と、発光駆動回路ＤＣから有機ＥＬ素子ＯＥＬに流れる電流（発光駆動電流Ｉel）との関係について説明する。

図１０は、本実施形態に係る発光駆動回路を適用した画素における有機ＥＬ素子の発光時の動作状態図であり、図１１は、本実施形態に係る画素における発光動作時の有機ＥＬ素子の発光電圧と発光駆動電流との関係を示す特性図である。

本実施形態に係る画素ＰＩＸの有機ＥＬ素子ＯＥＬの発光動作においては、図１０に示すように、選択ドライバ１２０から選択ラインＬｓを介して非選択レベル（ローレベル；Ｖgl）の選択信号Ｓselを印加することにより、画素ＰＩＸが非選択状態に設定される。このとき、発光駆動回路ＤＣのトランジスタＴｒ１１、Ｔｒ１２がオフ動作することにより、トランジスタＴｒ１３は、ゲート・ドレイン端子間が電気的に遮断されるとともに、ソース端子（接点Ｎ１２）がデータラインＬｄから電気的に遮断される。また、この非選択状態においては、電源ドライバ１３０から電源ラインＬａを介して画素ＰＩＸに発光レベルの電源電圧Ｖsa（＝ＥＬＶＤＤ）を印加する。

これにより、上述した画像データ（階調電圧Ｖdata）の書き込みよりキャパシタＣｓに充電された電圧（トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs）が保持され、かつ、トランジスタＴｒ１３のドレイン端子（接点Ｎ１３）にソース端子（接点Ｎ１２）よりも高電位の電源電圧ＥＬＶＤＤが印加される。したがって、図１０に示すように、電源ドライバ１３０から電源ラインＬａ、トランジスタＴｒ１３を介して、有機ＥＬ素子ＯＥＬにトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsに応じた発光駆動電流Ｉelが流れる。

この場合の画素ＰＩＸ（発光駆動回路ＤＣ及び有機ＥＬ素子ＯＥＬ）における回路特性について検証する。上述したように、図７に示した画像データ（階調電圧）の書込動作時においては、発光駆動回路ＤＣの接点Ｎ１１−Ｎ１２間電圧（すなわち、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs、キャパシタＣｓの両端電圧）に基づいて、トランジスタＴｒ１３のドレイン・ソース間を流れるドレイン電流（すなわち、書込電流）Ｉｄの電流値が決定される。この接点Ｎ１１−Ｎ１２間電圧は、書込動作終了後の発光動作時において、キャパシタＣｓに保持されるのが理想的である。

しかしながら、本実施形態に係る発光駆動回路ＤＣが適用された画素ＰＩＸにおいては、書込動作から発光動作に移行する際に、選択ラインＬｓに印加される選択信号Ｓselや電源ラインＬａに印加される電源電圧Ｖsaが電位変化（Ｖgh→Ｖgl、ＤＶＳＳ→ＥＬＶＤＤ）するように駆動制御される。そのため、接点Ｎ１１−Ｎ１２間電圧が、発光駆動回路ＤＣ内に存在する寄生容量を介して、この電位変化の影響を受ける場合がある。また、本実施形態に係る画素ＰＩＸ（発光駆動回路ＤＣ）においては、書込動作から発光動作に移行する際に、トランジスタＴｒ１２がオフ動作して接点Ｎ１２（トランジスタＴｒ１３のソース端子）への階調電圧Ｖdataの印加が遮断され、さらに、発光動作時には発光駆動電流Ｉelが接点Ｎ１２を介して有機ＥＬ素子ＯＥＬに流れる。そのため、接点Ｎ１２の電位が変動すると、接点Ｎ１１−Ｎ１２間電圧は、この影響も受けることになる。

このようなトランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（接点Ｎ１１−Ｎ１２間電圧）の変動は、トランジスタＴｒ１３のドレイン・ソース間を介して有機ＥＬ素子ＯＥＬに流れる発光駆動電流Ｉelを変動させることを意味している。換言すれば、発光駆動電流Ｉelの電流値は、接点Ｎ１２の電位に関連する、有機ＥＬ素子ＯＥＬの両端電圧（発光電圧Ｖel）の値に影響される場合があることを意味している。

なお、発光駆動回路ＤＣにおいて、発光動作時に接点Ｎ１２の電位に変動が生じた場合であっても、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（接点Ｎ１１−Ｎ１２間電圧）が必ずしも変動するとは限らない。上述したようなトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsの変動は、接点Ｎ１１（ゲート端子）に付加される寄生容量の影響を受けた場合に限り、有機ＥＬ素子ＯＥＬの両端電圧Ｖelの影響を受けるものである。本実施形態に係る発光駆動回路ＤＣは、原理的に、発光動作時にトランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（接点Ｎ１１−Ｎ１２間電圧）が変化する駆動制御方法を採用するものではないことは付記しておく。

ここで、上述したような状況により、有機ＥＬ素子ＯＥＬに流れる発光駆動電流Ｉelが有機ＥＬ素子ＯＥＬの発光電圧Ｖelに依存する場合における補正方法について説明する。まず、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsを変動させる寄生容量の影響を表すパラメータ（各画素に固有のパラメータ）Ｋを次の（２２）式のように定義する。

上記（２２）式において、Ｃ_N11-N12はトランジスタＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓに相当し、Ｃ_N11-N13はトランジスタＴｒ13のゲート・ドレイン間に接続されるトランジスタＴｒ１１のゲート容量に相当し、Ｃ_N11-N14はトランジスタＴｒ13のゲートに接続されるトランジスタＴｒ１１のゲート・ソース間容量に相当する。

また、図１０に示した発光動作状態にある画素ＰＩＸにおける有機ＥＬ素子の発光電圧Ｖelと発光駆動電流Ｉelが、図１１に示すような関係を有しているものとする。図１１において、Ｖstは、発光開始電圧であり、Ｖel_max及びＩel_maxはそれぞれ、画素ＰＩＸの最大輝度発光時の発光電圧及び発光駆動電流である。図１１に示すように、発光駆動電流Ｉelの電流値は、発光電圧Ｖelの電圧値が発光開始電圧Ｖstを超えると、発光電圧Ｖelの上昇に伴って、略線形的に増加する特性を示す。

そして、本実施形態においては、上述したような定義（（２２）式）、及び、発光電圧Ｖelと発光駆動電流Ｉelの関係（図１１）を有するとき、図５に示したコントローラ１５０の構成において、電圧振幅設定機能回路１５２は、参照テーブル（ＬＵＴ）１５１を参照することにより、外部から入力されるデジタルデータからなる画像データｎ_ｄに対して、パラメータＫを加味したデータ変換を行う。

図１２は、本実施形態に係るコントローラに適用される参照テーブルにおけるデータ変換処理を説明するための図である。
本実施形態に適用される参照テーブルは、図１２に示すように、入力されるデジタルデータ（画像データ）ｎ_ｄに対する変換データ（出力データ）ｎ_doutが線形性を有するように設定されている。ここで、図１２において、ＳＤ１は寄生容量の影響によるトランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（すなわち有機ＥＬ素子ＯＥＬの発光電圧Ｖel）の変動に対する補正を行わない場合の変換特性を示す特性線である。また、ＳＤ２は寄生容量の影響による有機ＥＬ素子ＯＥＬの発光電圧Ｖelの変動分に対応する変換データの補正成分を示す特性線である。また、ＳＤ３は寄生容量の影響による有機ＥＬ素子ＯＥＬの発光電圧Ｖelの変動に対する補正を行った場合の変換特性を示す特性線である。ここで、ＳＤ３はＳＤ１に示す変換データに、ＳＤ２に示す補正成分を加味したデータ値を有するように補正される。具体的には、入力されたデジタルデータｎ_ｄは、次の（２３）式に示すようなパラメータＫを補正データとして加味したデータ変換処理が施されて、変換データｎ_doutとして出力される。

また、本実施形態においては、上述した電圧振幅設定機能回路１５２による画像データｎ_ｄに対する、パラメータＫを加味したデータ変換処理に加え、図５に示したコントローラ１５０の乗算機能回路１５３及び加算機能回路１５４において、パラメータＫを加味した補正処理を行う。ここで、これらのデータ変換処理及び補正処理に用いられるパラメータＫは、上述したオートゼロ法を適用した特性パラメータ（補正データｎ_th、Δβ）の取得時には、Ｋ＝１に設定される。また、後述する発光電流効率ηを補償するための特性パラメータ取得動作時、及び、一連の特性パラメータ取得動作後に実行される画像データに応じた画像情報の表示動作時には、パラメータＫは、例えばＫ≒１．１に設定される。

次に、上述した特性パラメータ取得動作により取得した補正データｎ_th、Δβ、及び、発光動作時における寄生容量の影響を補償するパラメータＫを用いて、各画素ＰＩＸの有機ＥＬ素子ＯＥＬにおける発光電流効率ηを補償するための特性パラメータを取得する動作を実行する。

まず、図５に示したコントローラ１５０において、外部から供給される特定の画像データ（ここでは、便宜的に「輝度測定用のデジタルデータ」と記す；第１の画像データ）ｎ_ｄに対して、上記（１８）、（２１）式により算出された補正データｎ_th、Δβ、及び、（２２）式により定義付けられたパラメータＫに基づいて、以下に示す一連の演算処理を施して輝度測定用の画像データn_{d_ brt}を生成し、データドライバ１４０に入力して表示パネル１１０（画素ＰＩＸ）を電圧駆動する。

輝度測定用の画像データn_{d_
brt}の生成方法は、具体的には、輝度測定用のデジタルデータｎ_ｄに対して、画素ＰＩＸの発光時における寄生容量成分の影響を加味して、電圧振幅の設定、電流増幅率βのばらつき補正（Δβ乗算補正）、及び、しきい値電圧Ｖthの変動補正（ｎ_th加算補正）を実行する。

まず、コントローラ１５０の電圧振幅設定機能回路１５２において、図１２に示したような変換特性を有する参照テーブル１５１を参照して、デジタルデータｎ_ｄに対して、上記（２３）式に示したようなデータ変換処理を行い、変換データｎ_doutを生成する。次いで、乗算機能回路１５３において、電圧振幅が設定されたデジタルデータ（変換データ）ｎ_doutに対して、寄生容量成分の影響を補正するためのパラメータＫ、及び、電流増幅率βのばらつきを補正するための補正データΔβを乗算する（Ｋ×ｎ_dout×Δβ）。次いで、加算機能回路１５４において、乗算処理されたデジタルデータ（Ｋ×ｎ_dout×Δβ）に対して、寄生容量成分の影響を補正するためのパラメータＫが乗算された、しきい値電圧Ｖthの変動を補正するための補正データＫ×ｎ_th（＝Ｋ×ｎ_meas(t)−Ｋ×Ｖoffset）を加算する（Ｋ×(ｎ_dout×Δβ＋ｎ_th)）。

なお、この輝度測定用の画像データｎ_{d_ brt}や、後述する表示動作時の補正画像データｎ_{d_ comp}の生成方法においては、電圧振幅設定機能回路１５２においてパラメータＫに基づいて、画素ＰＩＸ内の寄生容量成分の影響を加味して、有機ＥＬ素子ＯＥＬの両端電圧である発光電圧Ｖelを補正するように、デジタルデータ（画像データ）ｎ_ｄをデータ変換した後に、乗算機能回路１５３において、電流増幅率βのばらつき補正（Δβ乗算補正）を行っている。この場合、Ｖel補正に用いられるパラメータＫそのものがΔβ乗算補正を受けている。しかしながら、図１２に示したデータ変換処理の説明図において、画素ＰＩＸ内の寄生容量成分の影響を加味しない場合（Ｖel補正を行わない場合の変換特性；特性線ＳＤ１）におけるβ補正後のデジタルデータと、寄生容量成分の影響を加味した場合（Ｖel補正を行った場合の変換特性；特性線ＳＤ３）におけるβ補正後のデジタルデータを比較すると、Ｖel補正によるβ補正への影響は実質的に無視することができる。

そして、これらの補正処理が施されたデジタルデータ（Ｋ×(ｎ_dout×Δβ＋ｎ_th)）を、輝度測定用の画像データｎ_{d_brt}として、データドライバ１４０のデータレジスタ回路１４２に供給する。データドライバ１４０は、データレジスタ回路１４２に取り込まれた輝度測定用の画像データｎ_{d_brt}を、ＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２により、アナログ信号電圧に変換する。ここで、図４に示したように、ＤＡＣ４２とＡＤＣ４３の入出力特性（変換特性）は同一になるように設定されているので、ＤＡＣ４２により生成される輝度測定用の階調電圧（第２の電圧）Ｖ_brtは、上記（１４）式に示した定義に基づいて、次の（２４）式のように定義される。この階調電圧Ｖ_brtは、データラインＬｄを介して画素ＰＩＸに供給される。
Ｖ_brt＝Ｖ_１−ΔＶ(ｎ_{d_brt}−１)） ・・・（２４）

このように、特定の画像データに対する一連の補正処理を実行して輝度測定用の階調電圧Ｖ_brtを生成し、表示パネル１１０に書き込むことにより、各画素ＰＩＸの発光駆動回路ＤＣから有機ＥＬ素子ＯＥＬに流れる発光駆動電流Ｉelの電流値を、電流増幅率βのばらつきや駆動トランジスタのしきい値電圧Ｖthの変動の影響、さらには、発光駆動回路ＤＣの駆動時の寄生容量成分の影響を受けることなく、一定に設定することができる。そして、このような状態で、表示パネル１１０を発光動作させて各画素ＰＩＸの発光輝度Ｌｖ（cd/m²）を測定する。

ここで、画素ＰＩＸごとの輝度測定方法については、例えば次のような手法を適用することができる。すなわち、画素ＰＩＸごとの輝度測定方法の一例は、まず、表示パネル１１０に配列された各画素ＰＩＸを、上記の輝度測定用の階調電圧Ｖ_brtに応じた輝度階調で一斉に発光動作させる。次いで、図５に示したように、表示パネル１１０の視野側に配置された輝度計やＣＣＤカメラ１６０により、表示パネル１１０を撮像する。ここで、輝度計やＣＣＤカメラ１６０は、表示パネル１１０に配列された各画素ＰＩＸの大きさよりも解像度が高いものを使用する。そして、取得した画像信号から各画素ＰＩＸに対応する領域ごとに、輝度計やＣＣＤカメラ１６０から出力される輝度データを関連付ける。各画素ＰＩＸごとの複数の輝度データのうち、高輝度側から所定数の輝度データを抽出して、その輝度値の平均値を算出することで、各画素ＰＩＸにおける発光輝度（輝度値）Ｌｖを決定する。

ここで、有機ＥＬ素子ＯＥＬの発光電流効率をηとした場合、η＝（輝度）÷（電流密度）と表すことができるので、各画素ＰＩＸに流れる発光駆動電流の電流値が一定であれば、表示パネル１１０内の発光輝度Ｌｖのばらつきは、すなわち発光電流効率ηのばらつきとみなすことができる。そして、発光輝度Ｌｖ及び発光電流効率ηの所望の設定値を、それぞれＬｖ_typ及びη_typとすると、表示パネル１１０内の各画素ＰＩＸの発光輝度Ｌｖのばらつきを補正するための乗算補正値ΔＬｖ、すなわち、発光電流効率ηのばらつきを補正するためのデジタルデータ（補正データ；第３の特性パラメータ）Δηは、ばらつきの２乗項を無視すれば、次の（２５）式のように定義することができる。したがって、上述したように各画素ＰＩＸについて測定された発光輝度Ｌｖに基づいて、発光電流効率ηの補正データΔηを求めることができる。ここで、（２５）式に示す発光輝度Ｌｖのばらつきを補正するための補正データΔηの演算処理は、上記（２１）式に示した電流増幅率βのばらつきを補正するための補正データΔβの演算処理と同一のシーケンスにより実行される。

そして、上記（２１）、（２５）式から得られる補正データΔβとΔηを乗算することにより、次の（２６）式のように、電流増幅率βと発光電流効率ηの両方のばらつきを補正するための補正データ（第４の特性パラメータ）Δβ_ηを定義する。

以上のようにして、（１８）、（２６）式により算出された補正データｎ_th及びΔβ_η、並びに、（２２）式により定義付けられたパラメータＫが、取得又は生成される。これらの補正データｎ_th、Δβ_η及びパラメータＫは、後述する表示動作において、本実施形態に係る表示装置１００の外部から入力される画像データｎ_ｄに対して、電圧振幅の設定（（２３）式のデータ変換）と、電流増幅率βのばらつき補正（Δβ乗算補正）と、発光電流効率ηのばらつき補正（Δη乗算補正）と、しきい値電圧Ｖthの変動補正（ｎ_th加算補正）と、画素ＰＩＸ内の寄生容量成分による発光電圧Ｖelの変動補正（Ｋ乗算補正）を施して補正画像データn_{d_comp}を生成する際に用いられる。これにより、データドライバ１４０から補正画像データn_{d_comp}に応じたアナログ電圧値の階調電圧ＶdataがデータラインＬｄを介して各画素ＰＩＸに供給されるので、各画素ＰＩＸの有機ＥＬ素子ＯＥＬを、電流増幅率βや発光電流効率ηのばらつき、駆動トランジスタのしきい値電圧Ｖthや発光電圧Ｖelの変動の影響を受けることなく、所望の輝度階調で発光動作することができ、良好かつ均一な発光状態を実現することができる。

次に、上述したオートゼロ法を適用した特性パラメータ取得動作について、本実施形態に係る装置構成と関連付けて説明する。なお、以下の説明において、上述した特性パラメータ取得動作と同等の動作についてはその説明を簡略化又は省略する。

まず、各画素ＰＩＸの駆動トランジスタにおけるしきい値電圧Ｖthの変動を補正するための補正データｎ_thと、各画素ＰＩＸにおける電流増幅率βのばらつきを補正するための補正データΔβを取得する。

図１３は、本実施形態に係る表示装置における特性パラメータ取得動作を示すタイミングチャート（その１）である。図１４は、本実施形態に係る表示装置における検出用電圧印加動作を示す動作概念図であり、図１５は、本実施形態に係る表示装置における自然緩和動作を示す動作概念図であり、図１６は、本実施形態に係る表示装置におけるデータライン電圧検出動作を示す動作概念図であり、図１７は、本実施形態に係る表示装置における検出データ送出動作を示す動作概念図である。ここで、図１４〜図１７おいては、データドライバ１４０の構成として、図示の都合上、シフトレジスタ回路１４１を省略して示す。また、図１８は、本実施形態に係る表示装置における補正データ算出動作を示す機能ブロック図（その１）である。

本実施形態に係る特性パラメータ（補正データｎ_th、Δβ）取得動作においては、図１３に示すように、所定の特性パラメータ取得期間Ｔcrp内に、各行の画素ＰＩＸごとに、検出用電圧印加期間Ｔ₁₀₁と、自然緩和期間Ｔ₁₀₂と、データライン電圧検出期間Ｔ₁₀₃と、検出データ送出期間Ｔ₁₀₄と、を含むように設定されている。ここで、自然緩和期間Ｔ₁₀₂は、上述した緩和時間ｔに対応し、図１３においては、図示の都合上、緩和時間ｔを特定の時間に設定した場合について示した。しかしながら、上述したように、本実施形態においては、緩和時間ｔを異ならせて、データライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）を複数回検出するものである。したがって、実際には、自然緩和期間Ｔ₁₀₂内の異なる緩和時間ｔ（＝ｔ_０、ｔ_１、ｔ_２、ｔ_３）ごとに、データライン電圧検出動作（データライン電圧検出期間Ｔ₁₀₃）及び検出データ送出動作（検出データ送出期間Ｔ₁₀₄）が繰り返し実行される。

まず、検出用電圧印加期間Ｔ₁₀₁においては、図１３、図１４に示すように、特性パラメータ取得動作の対象となっている画素ＰＩＸ（図では１行目の画素ＰＩＸ）が選択状態に設定される。すなわち、当該画像ＰＩＸが接続された選択ラインＬｓに対して、選択ドライバ１２０から選択レベル（ハイレベル；Ｖgh）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、電源ドライバ１３０からローレベル（非発光レベル；ＤＶＳＳ＝接地電位ＧＮＤ）の電源電圧Ｖsaが印加される。この選択状態において、コントローラ１５０から供給される切換制御信号Ｓ１に基づいて、データドライバ１４０の出力回路１４５に設けられたスイッチＳＷ１がオン動作することにより、データラインＬｄ（ｊ）とＤＡＣ／ＡＤＣ１４４のＤＡＣ４２（ｊ）が接続される。また、コントローラ１５０から供給される切換制御信号Ｓ２、Ｓ３に基づいて、出力回路１４５に設けられたスイッチＳＷ２がオフ動作するとともに、スイッチＳＷ４の接点Ｎｂに接続されたスイッチＳＷ３がオフ動作する。また、コントローラ１５０から供給される切換制御信号Ｓ４に基づいて、データラッチ回路１４３に設けられたスイッチＳＷ４は接点Ｎａに接続設定され、切換制御信号Ｓ５に基づいて、スイッチＳＷ５は接点Ｎａに接続設定される。

そして、データドライバ１４０の外部から、所定の電圧値の検出用電圧Ｖdacを生成するためのデジタルデータｎ_ｄがデータレジスタ回路１４２に順次取り込まれ、各列ごとにスイッチＳＷ５を介してデータラッチ４１（ｊ）に保持される。その後、データラッチ４１（ｊ）に保持されたデジタルデータｎ_ｄはスイッチＳＷ４を介してＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２（ｊ）に入力されてアナログ変換され、検出用電圧Ｖdacとして各列のデータラインＬｄ（ｊ）に印加される。

ここで、検出用電圧Ｖdacは、上述したように、上記（１２）式の条件を満たす電圧値に設定される。本実施形態においては、電源ドライバ１３０から印加される電源電圧ＤＶＳＳが接地電位ＧＮＤに設定されていることから、検出用電圧Ｖdacは負の電圧値に設定される。

また、検出用電圧Ｖdacを生成するためデジタルデータｎ_ｄは、上述したコントローラ１５０において、外部から入力されるパラメータ取得用の特定のデジタルデータ（画像データ）に対して、電圧振幅設定機能回路１５２、乗算機能回路１５３及び加算機能回路１５４により、データ変換及び補正処理を施して生成される。この場合、参照テーブル１５１におけるデータ変換処理、及び、乗算機能回路１５３及び加算機能回路１５４における補正処理に用いられるパラメータＫは、Ｋパラメータ設定回路１５８によりＫ＝１．０に設定されている。したがって、参照テーブル１５１を参照して電圧振幅設定機能回路１５２により実行されるデータ変換処理は、上記（２３）式により入力されたデジタルデータがそのまま出力されることから、実質的に電圧振幅設定機能回路１５２をスルー又は迂回した状態と同等になる。また、乗算機能回路１５３及び加算機能回路１５４における補正処理に用いられる補正データΔβ、ｎ_thは未だ取得されていないため、これらは初期値に設定されているか、あるいは、乗算機能回路１５３及び加算機能回路１５４は例えばスルー状態に設定されている。したがって、電圧振幅設定機能回路１５２から出力されたデジタルデータは、そのまま検出用電圧Ｖdac設定用のデジタルデータｎ_ｄとしてデータドライバ１４０に供給される。

これにより、画素ＰＩＸを構成する発光駆動回路ＤＣに設けられたトランジスタＴｒ１１及びＴｒ１２がオン動作して、ローレベルの電源電圧Ｖsa（＝ＧＮＤ）がトランジスタＴｒ１１を介してトランジスタＴｒ１３のゲート端子及びキャパシタＣｓの一端側（接点Ｎ１１）に印加される。また、データラインＬｄ（ｊ）に印加された上記検出用電圧Ｖdacが、トランジスタＴｒ１２を介してトランジスタＴｒ１３のソース端子及びキャパシタＣｓの他端側（接点Ｎ１２）に印加される。

このように、トランジスタＴｒ１３のゲート・ソース端子間（すなわち、キャパシタＣｓの両端）に、トランジスタＴｒ１３のしきい値電圧Ｖthよりも大きな電位差が印加されることにより、トランジスタＴｒ１３がオン動作して、この電位差（ゲート・ソース間電圧Ｖgs）に応じたドレイン電流Ｉｄが流れる。このとき、トランジスタＴｒ１３のドレイン端子の電位（接地電位ＧＮＤ）に対してソース端子の電位（検出用電圧Ｖdac）は低く設定されているので、ドレインＩｄは電源電圧ラインＬａからトランジスタＴｒ１３、接点Ｎ１２、トランジスタＴｒ１２及びデータラインＬｄ（ｊ）を介して、データドライバ１４０方向に流れる。また、これによりトランジスタのＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓの両端には当該ドレイン電流Ｉｄに基づく電位差に対応する電圧が充電される。

このとき、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）には、カソード（共通電極Ｅｃ）に印加される電圧ＥＬＶＳＳ（＝ＧＮＤ）よりも低い電圧が印加されているので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。

次いで、上記検出用電圧印加期間Ｔ₁₀₁終了後の自然緩和期間Ｔ₁₀₂においては、図１３、図１５に示すように、画素ＰＩＸを選択状態に保持した状態で、コントローラ１５０から供給される切換制御信号Ｓ１に基づいて、データドライバ１４０のスイッチＳＷ１をオフ動作させることにより、データラインＬｄ（ｊ）をデータドライバ１４０から切り離すとともに、ＤＡＣ４２（ｊ）からの検出用電圧Ｖdacの出力を停止する。また、上述した検出用電圧印加期間Ｔ₁₀₁と同様に、スイッチＳＷ２、ＳＷ３はオフ動作し、スイッチＳＷ４は接点Ｎｂに接続設定され、スイッチＳＷ５は接点Ｎｂに接続設定される。

これにより、トランジスタＴｒ１１、Ｔｒ１２はオン状態を保持するため、画素ＰＩＸ（発光駆動回路ＤＣ）は、データラインＬｄ（ｊ）との電気的な接続状態は保持されるものの、当該データラインＬｄ（ｊ）への電圧の印加が遮断されるので、キャパシタＣｓの他端側（接点Ｎ１２）はハイインピーダンス状態に設定される。

この自然緩和期間Ｔ₁₀₂においては、上述した検出用電圧印加期間Ｔ₁₀₁においてキャパシタＣｓ（トランジスタＴｒ１３のゲート・ソース間）に充電された電圧によりトランジスタＴｒ１３はオン状態を保持することによりドレイン電流Ｉｄが流れ続ける。そして、トランジスタＴｒ１３のソース端子側（接点Ｎ１２；キャパシタＣｓの他端側）の電位がトランジスタＴｒ１３のしきい値電圧Ｖthに近づくように徐々に上昇していく。これにより、図９に示したように、データラインＬｄ（ｊ）の電位もトランジスタＴｒ１３のしきい値電圧Ｖthに収束するように変化する。

なお、この自然緩和期間Ｔ₁₀₂においても、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）の電位は、カソード（共通電極Ｅｃ）に印加される電圧ＥＬＶＳＳ（＝ＧＮＤ）よりも低い電圧が印加されるので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。

次いで、データライン電圧検出期間Ｔ₁₀₃においては、上記自然緩和期間Ｔ₁₀₂において所定の緩和時間ｔが経過した時点で、図１３、図１６に示すように、画素ＰＩＸを選択状態に保持した状態で、コントローラ１５０から供給される切換制御信号Ｓ２に基づいて、データドライバ１４０のスイッチＳＷ２をオン動作させる。このとき、スイッチＳＷ１、ＳＷ３はオフ動作し、スイッチＳＷ４は接点Ｎｂに接続設定され、スイッチＳＷ５は接点Ｎｂに接続設定される。

これにより、データラインＬｄ（ｊ）とＤＡＣ／ＡＤＣ１４４のＡＤＣ４３（ｊ）が接続されて、自然緩和期間Ｔ₁₀₂において所定の緩和時間ｔが経過した時点のデータライン電圧Ｖｄが、スイッチＳＷ２及びバッファ４５（ｊ）を介して、ＡＤＣ４３（ｊ）に取り込まれる。ここで、ＡＤＣ４３（ｊ）に取り込まれた、このときのデータライン電圧Ｖｄは、上記（１１）式に示したデータライン検出電圧Ｖmeas(t)に相当する。

そして、ＡＤＣ４３（ｊ）に取り込まれた、アナログ信号電圧からなるデータライン検出電圧Ｖmeas(t)は、上記（１４）式に基づいて、ＡＤＣ４３（ｊ）においてデジタルデータからなる検出データｎ_meas(t)に変換されて、スイッチＳＷ５を介してデータラッチ４１（ｊ）に保持される。

次いで、検出データ送出期間Ｔ₁₀₄においては、図１３、図１７に示すように、画素ＰＩＸを非選択状態に設定する。すなわち、選択ラインＬｓに対して、選択ドライバ１２０から非選択レベル（ローレベル；Ｖgl）の選択信号Ｓselが印加される。この非選択状態において、コントローラ１５０から供給される切換制御信号Ｓ４、Ｓ５に基づいて、データドライバ１４０のデータラッチ４１（ｊ）の入力段に設けられたスイッチＳＷ５は接点Ｎｃに接続設定され、データラッチ４１（ｊ）の出力段に設けられたスイッチＳＷ４は接点Ｎｂに接続設定される。また、切換制御信号Ｓ３に基づいて、スイッチＳＷ３をオン動作させる。このとき、スイッチＳＷ１、Ｓ２は切換制御信号Ｓ１、Ｓ２に基づいてオフ動作する。

これにより、相互に隣接する列のデータラッチ４１（ｊ）がスイッチＳＷ４、ＳＷ５を介して直列に接続され、スイッチＳＷ３を介して外部メモリ（コントローラ１５０に設けられたメモリ１５５）に接続される。そして、コントローラ１５０から供給されるデータラッチパルス信号ＬＰに基づいて、各列のデータラッチ４１（ｊ＋１）（図３参照）に保持された検出データｎ_meas(t)が順次隣接するデータラッチ４１（ｊ）に転送される。これにより、１行分の画素ＰＩＸの検出データｎ_meas(t)がシリアルデータとして出力され、図１８に示すように、コントローラ１５０に設けられたメモリ１５５の所定の記憶領域に各画素ＰＩＸごとに記憶される。ここで、各画素ＰＩＸの発光駆動回路ＤＣに設けられたトランジスタＴｒ１３のしきい値電圧Ｖthは、各画素ＰＩＸにおける駆動履歴（発光履歴）等により変動量が異なり、また、電流増幅率βも各画素ＰＩＸごとにばらつきがあるため、メモリ１５５には、各画素ＰＩＸに固有の検出データｎ_meas(t)が記憶されることになる。

本実施形態においては、上述した一連の動作において、データライン電圧検出動作及び検出データ送出動作を、異なる緩和時間ｔ（＝ｔ_０、ｔ_１、ｔ_２、ｔ_３）に設定して、各画素ＰＩＸに対して複数回実行する。ここで、異なる緩和時間ｔでデータライン電圧を検出する動作は、上述したように、１回のみ検出用電圧を印加して自然緩和が継続している期間中に、データライン電圧検出動作及び検出データ送出動作を、異なるタイミング（緩和時間ｔ＝ｔ_０、ｔ_１、ｔ_２、ｔ_３）で複数回実行するものであってもよいし、検出用電圧印加、自然緩和、データライン電圧検出及び検出データ送出の一連の動作を、緩和時間ｔを異ならせて複数回実行するものであってもよい。

以上のような各行の画素ＰＩＸに対する特性パラメータ取得動作を繰り返して、表示パネル１１０に配列された全画素ＰＩＸについて複数回分の検出データｎ_meas(t)がコントローラ１５０のメモリ１５５に記憶される。

次いで、各画素ＰＩＸの検出データｎ_meas(t)に基づいて、各画素ＰＩＸのトランジスタ（駆動トランジスタ）Ｔｒ１３のしきい値電圧Ｖthを補正するための補正データｎ_th、及び、電流増幅率βを補正するための補正データΔβの算出動作を実行する。

具体的には、図１８に示すように、まず、コントローラ１５０に設けられた補正データ取得機能回路１５６に、メモリ１５５に記憶された各画素ＰＩＸごとの検出データｎ_meas(t)が読み出される。そして、補正データ取得機能回路１５６において、上述したオートゼロ法を用いた特性パラメータ取得動作にしたがい、上記（１５）〜（２１）式に基づいて、補正データｎ_th（具体的には、補正データｎ_thを規定する検出データｎ_meas(t_０)及びオフセット電圧（−Ｖoffset＝−１／ξ・ｔ_０））、及び、補正データΔβを算出する。算出された補正データｎ_th及びΔβは、メモリ１５５の所定の記憶領域に各画素ＰＩＸごとに記憶される。

次に、上記補正データｎ_th、Δβ、及び、パラメータＫを用いて、各画素ＰＩＸにおける発光電流効率ηのばらつきを補正するための補正データΔηを取得する。
図１９は、本実施形態に係る表示装置における特性パラメータ取得動作を示すタイミングチャート（その２）である。図２０は、本実施形態に係る表示装置における輝度測定用の画像データの生成動作を示す機能ブロック図であり、図２１は、本実施形態に係る表示装置における輝度測定用の画像データの書込動作を示す動作概念図であり、図２２は、本実施形態に係る表示装置における輝度測定用の発光動作を示す動作概念図であり、図２３は、本実施形態に係る補正データ算出動作を示す機能ブロック図（その２）である。ここで、図２１、図２２おいては、データドライバ１４０の構成として、図示の都合上、シフトレジスタ回路１４１を省略して示す。

本実施形態に係る特性パラメータ（補正データΔη）取得動作においては、図１９に示すように、各行の画素ＰＩＸごとに輝度測定用の画像データを生成して書き込む輝度測定用画像データ書込期間Ｔ₂₀₁と、輝度測定用の画像データに応じた輝度階調で各画素ＰＩＸを発光動作させる輝度測定用発光期間Ｔ₂₀₂と、各画素ごとの発光輝度を測定する発光輝度測定期間Ｔ₂₀₃と、を含むように設定されている。ここで、発光輝度の測定動作は、輝度測定用発光期間Ｔ₂₀₂中に実行される。

輝度測定用画像データ書込期間Ｔ₂₀₁においては、輝度測定用の画像データの生成動作と、各画素ＰＩＸへの輝度測定用画像データの書込動作と、が実行される。輝度測定用画像データの生成動作は、コントローラ１５０において、所定の輝度測定用のデジタルデータｎ_ｄに対して、上述した特性パラメータ取得動作により取得した補正データΔβ及びｎ_th、並びに、表示パネル１１０や各画素ＰＩＸの各種設計データに基づいて予め算出されたパラメータＫを用いて、データ変換及び補正を行い、輝度測定用の画像データｎ_{d_brt}を生成する。

具体的には、図２０に示すように、まず、コントローラ１５０の電圧振幅設定機能回路１５２において参照テーブル１５１を参照することにより、外部から入力された輝度測定用のデジタルデータｎ_ｄに対して、上記（２３）式に示したようなデータ変換処理を行い、変換データｎ_doutを生成する。次いで、メモリ１５５に記憶された各画素ごとの補正データΔβが読み出される。また、Ｋパラメータ設定回路１５８によりパラメータＫの値が設定される。ここで、パラメータＫは、例えばＫ≒１．１に設定される。そして、乗算機能回路１５３において、上記電圧振幅設定機能回路１５２から出力されたデジタルデータ（変換データ）ｎ_doutに対して、補正データΔβ及びパラメータＫが乗算処理される（Ｋ×ｎ_dout×Δβ）。次いで、メモリ１５５に記憶された補正データｎ_thを規定する検出データｎ_meas(t_０)及びオフセット電圧（−Ｖoffset＝−１／ξ・ｔ_０）が読み出され、乗算機能回路１５７ａ及び１５７ｂにおいて、パラメータＫが乗算処理される（Ｋ×ｎ_meas(t_０)、Ｋ×Ｖoffset）。次いで、加算機能回路１５４において、上記乗算機能回路１５３からのデジタルデータ（Ｋ×ｎ_dout×Δβ）に対して、パラメータＫが乗算された検出データｎ_meas(t_０)及びオフセット電圧（−Ｖoffset）が加算処理される（Ｋ×(ｎ_dout×Δβ＋ｎ_th)）。以上の補正処理を実行することにより、輝度測定用の画像データｎ_{d_brt}が生成されてデータドライバ１４０に供給される。

また、各画素ＰＩＸへの輝度測定用画像データの書込動作は、上述した検出用電圧印加動作（検出用電圧印加期間Ｔ₁₀₁）と同様に、書込み対象となっている画素ＰＩＸを選択状態に設定した状態で、上記輝度測定用の画像データｎ_{d_brt}に応じた輝度測定用の階調電圧Ｖ_brtをデータラインＬｄ（ｊ）を介して書き込む。

具体的には、図１９、図２１に示すように、まず、当該画像ＰＩＸが接続された選択ラインＬｓに対して、選択レベル（ハイレベル；Ｖgh）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、ローレベル（非発光レベル；ＤＶＳＳ＝接地電位ＧＮＤ）の電源電圧Ｖsaが印加される。この選択状態において、スイッチＳＷ１をオン動作させ、スイッチＳＷ４及びＳＷ５を接点Ｎｂに接続設定することにより、コントローラ１５０から供給される輝度測定用の画像データｎ_{d_brt}が順次データレジスタ回路１４２に取り込まれ、各列ごとのデータラッチ４１（ｊ）に保持される。保持された画像データｎ_{d_brt}は、ＤＡＣ４２（ｊ）によりアナログ変換され、輝度測定用の階調電圧Ｖ_brtとして各列のデータラインＬｄ（ｊ）に印加される。ここで、輝度測定用の階調電圧Ｖ_brtは、上述したように、上記（２４）式の条件を満たす電圧値に設定される。

これにより、画素ＰＩＸを構成する発光駆動回路ＤＣにおいて、トランジスタＴｒ１３のゲート端子及びキャパシタＣｓの一端側（接点Ｎ１１）にローレベルの電源電圧Ｖsa（＝ＧＮＤ）が印加され、また、トランジスタＴｒ１３のソース端子及びキャパシタＣｓの他端側（接点Ｎ１２）に上記輝度測定用の階調電圧Ｖ_brtが印加される。

したがって、トランジスタＴｒ１３のゲート・ソース端子間に生じた電位差（ゲート・ソース間電圧Ｖgs）に応じたドレイン電流Ｉｄが流れ、キャパシタＣｓの両端には当該ドレイン電流Ｉｄに基づく電位差に対応する電圧（≒Ｖ_brt）が充電される。このとき、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）には、カソード（共通電極Ｅｃ）よりも低い電圧が印加されているので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。

次いで、輝度測定用発光期間Ｔ₂₀₂においては、図１９に示すように、各行の画素ＰＩＸを非選択状態に設定した状態で、各画素ＰＩＸを一斉に発光動作させる。具体的には、図２２に示すように、表示パネル１１０に配列された全画像ＰＩＸに接続された選択ラインＬｓに対して、非選択レベル（ローレベル；Ｖgl）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、ハイレベル（発光レベル；ＥＬＶＤＤ＞ＧＮＤ）の電源電圧Ｖsaが印加される。

これにより、各画素ＰＩＸの発光駆動回路ＤＣに設けられたトランジスタＴｒ１１、Ｔｒ１２がオフ動作して、トランジスタＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓに充電された電圧が保持される。したがって、キャパシタＣｓに充電された電圧（≒Ｖ_brt）によりトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsが保持されて、トランジスタＴｒ１３がオン動作してドレイン電流Ｉｄが流れ、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位が上昇する。そして、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位が、有機ＥＬ素子ＯＥＬのカソード（共通電極Ｅｃ）に印加される電圧ＥＬＶＳＳ（＝ＧＮＤ）よりも上昇して有機ＥＬ素子ＯＥＬに順バイアスが印加されると、電源ラインＬａからトランジスタＴｒ１３、接点Ｎ１２、有機ＥＬ素子ＯＥＬを介して、共通電極Ｅｃ方向に発光駆動電流Ｉelが流れる。この発光駆動電流Ｉelは、上記輝度測定用画像データの書込動作において画素ＰＩＸに書き込まれ、トランジスタＴｒ１３のゲート・ソース間に保持された電圧（≒Ｖ_brt）の電圧値に基づいて規定されるので、有機ＥＬ素子ＯＥＬは、輝度測定用画像データｎ_{d_brt}に応じた輝度階調で発光動作する。

ここで、輝度測定用画像データｎ_{d_brt}は、上述した特性パラメータ取得動作において、各画素ごとに取得又は生成された補正データΔβ、ｎ_th及びパラメータＫに基づいて、電圧振幅の設定と、電流増幅率βのばらつき補正と、駆動トランジスタのしきい値電圧Ｖthの変動補正と、画素ＰＩＸ内の寄生容量成分による発光電圧Ｖelの変動補正が施されている。したがって、各画素ＰＩＸに同一の輝度階調値の輝度測定用画像データｎ_{d_brt}を書き込むことにより、各画素ＰＩＸの発光駆動回路ＤＣから有機ＥＬ素子ＯＥＬに流れる発光駆動電流Ｉelは、電流増幅率βのばらつきや駆動トランジスタのしきい値電圧Ｖthの変動、画素ＰＩＸ内の寄生容量成分の影響を受けることなく、略一定に設定される。

次いで、輝度測定用発光期間Ｔ₂₀₂中に設定される発光輝度測定期間Ｔ₂₀₃おいては、各画素ＰＩＸの発光輝度の測定動作と、各画素ＰＩＸの発光電流効率ηを補正するための補正データΔηの算出動作を実行する。発光輝度の測定動作は、図１９、図２３に示すように、表示パネル１１０の各画素ＰＩＸにおいて、略同一の発光駆動電流Ｉelが有機ＥＬ素子ＯＥＬに流れるように設定して発光動作させた状態で、表示パネル１１０の視野側に設けられた輝度計やＣＣＤカメラ１６０により、各画素ＰＩＸの発光輝度Ｌｖがデジタルデータとして測定される。測定された発光輝度Ｌｖは、コントローラ１５０の補正データ取得機能回路１５６に送出される。

補正データΔηの算出動作は、まず、コントローラ１５０に設けられた補正データ取得機能回路１５６において、上記（２５）、（２６）式に基づいて、補正データΔηを算出すし、さらに、上述した補正データΔβに補正データΔηを加味した補正データΔβ_ηを算出する。ここで、上記（２５）式に示す補正データΔηの演算処理は、上記（２１）式に示した補正データΔβの演算処理と同一のシーケンスにより実行される。算出された補正データΔβ_ηは、上述した検出データｎ_meas(t)や補正データｎ_thと同様に、メモリ１５５の所定の記憶領域に各画素ＰＩＸごとに記憶される。

（表示動作）
次に、本実施形態に係る表示装置の表示動作（発光動作）においては、上記補正データｎ_th、Δβ_η、及び、パラメータＫを用いて、画像データを補正し、各画素ＰＩＸを所望の輝度階調で発光動作させる。

図２４は、本実施形態に係る表示装置における発光動作を示すタイミングチャートである。図２５は、本実施形態に係る表示装置における画像データの補正動作を示す機能ブロック図であり、図２６は、本実施形態に係る表示装置における補正後の画像データの書込動作を示す動作概念図であり、図２７は、本実施形態に係る表示装置における発光動作を示す動作概念図である。ここで、図２６、図２７においては、データドライバ１４０の構成として、図示の都合上、シフトレジスタ回路１４１を省略して示す。

本実施形態に係る表示動作においては、図２４に示すように、各行の画素ＰＩＸごとに所望の画像データを生成して書き込む画像データ書込期間Ｔ₃₀₁と、当該画像データに応じた輝度階調で各画素ＰＩＸを発光動作させる画素発光期間Ｔ₃₀₂と、を含むように設定されている。

画像データ書込期間Ｔ₃₀₁においては、補正画像データの生成動作と、各画素ＰＩＸへの補正画像データの書込動作と、が実行される。補正画像データの生成動作は、コントローラ１５０において、デジタルデータからなる所定の画像データｎ_ｄに対して、上述した特性パラメータ取得動作により取得した補正データΔβ、Δη及びｎ_th、並びに、表示パネル１１０の各種設計データに基づいて予め算出されたパラメータＫを用いて、データ変換及び補正を行い、補正処理した画像データ（補正画像データ）ｎ_{d_comp}をデータドライバ１４０に供給する。

具体的には、図２５に示すように、コントローラ１５０の外部から供給される、ＲＧＢ各色の輝度階調値を含む画像データ（第２の画像データ）ｎ_ｄに対して、電圧振幅設定機能回路１５２において参照テーブル１５１を参照することにより、ＲＧＢの各色成分ごとに上記（２３）式に示したようなデータ変換処理を行い、変換データｎ_doutを生成する。次いで、メモリ１５５に記憶された各画素ごとの補正データΔβ_ηが読み出される。また、Ｋパラメータ設定回路１５８によりパラメータＫの値が設定される。ここで、パラメータＫは、例えばＫ≒１．１に設定される。そして、乗算機能回路１５３において、上記電圧振幅設定機能回路１５２から出力されたデジタルデータ（変換データ）ｎ_doutに対して、読み出した補正データΔβ_η及びパラメータＫが乗算処理される（Ｋ×ｎ_dout×Δβ）。次いで、メモリ１５５に記憶された補正データｎ_thを規定する検出データｎ_meas(t_０)及びオフセット電圧（−Ｖoffset＝−１／ξ・ｔ_０）が読み出され、乗算機能回路１５７ａ及び１５７ｂにおいて、パラメータＫが乗算処理される（Ｋ×ｎ_meas(t_０)、Ｋ×Ｖoffset）。次いで、加算機能回路１５４において、上記乗算機能回路１５３からのデジタルデータ（Ｋ×ｎ_dout×Δβ_η）に対して、パラメータＫが乗算された検出データｎ_meas(t_０)及びオフセット電圧（−Ｖoffset）が加算処理される（Ｋ×(ｎ_dout×Δβ＋ｎ_th)）。以上の一連の補正処理を実行することにより、補正画像データｎ_{d_comp}が生成されてデータドライバ１４０に供給される。

また、各画素ＰＩＸへの補正画像データの書込動作は、書込み対象となっている画素ＰＩＸを選択状態に設定した状態で、上記補正画像データｎ_{d_comp}に応じた階調電圧ＶdataをデータラインＬｄ（ｊ）を介して書き込む。具体的には、図２４、図２６に示すように、まず、画像ＰＩＸが接続された選択ラインＬｓに対して、選択レベル（ハイレベル；Ｖgh）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、ローレベル（非発光レベル；ＤＶＳＳ＝接地電位ＧＮＤ）の電源電圧Ｖsaが印加される。この選択状態において、スイッチＳＷ１をオン動作させ、スイッチＳＷ４及びＳＷ５を接点Ｎｂに接続設定することにより、コントローラ１５０から供給される補正画像データｎ_{d_comp}が順次データレジスタ回路１４２に取り込まれ、各列ごとのデータラッチ４１（ｊ）に保持される。保持された画像データｎ_{d_comp}は、ＤＡＣ４２（ｊ）によりアナログ変換され、階調電圧（第３の電圧）Ｖdataとして各列のデータラインＬｄ（ｊ）に印加される。ここで、階調電圧Ｖdataは、上記（１４）式に示した定義に基づいて、次の（２７）式のように定義される。
Ｖdata＝Ｖ_１−ΔＶ(ｎ_{d_comp}−１)） ・・・（２７）

これにより、画素ＰＩＸを構成する発光駆動回路ＤＣにおいて、トランジスタＴｒ１３のゲート端子及びキャパシタＣｓの一端側（接点Ｎ１１）にローレベルの電源電圧Ｖsa（＝ＧＮＤ）が印加され、また、トランジスタＴｒ１３のソース端子及びキャパシタＣｓの他端側（接点Ｎ１２）に上記補正画像データｎ_{d_comp}に対応した階調電圧Ｖdataが印加される。

したがって、トランジスタＴｒ１３のゲート・ソース端子間に生じた電位差（ゲート・ソース間電圧Ｖgs）に応じたドレイン電流Ｉｄが流れ、キャパシタＣｓの両端には当該ドレイン電流Ｉｄに基づく電位差に対応する電圧（≒Ｖdata）が充電される。このとき、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）には、カソード（共通電極Ｅｃ）よりも低い電圧が印加されているので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。

次いで、画素発光期間Ｔ₃₀₂においては、図２４に示すように、各行の画素ＰＩＸを非選択状態に設定した状態で、各画素ＰＩＸを一斉に発光動作させる。具体的には、図２７に示すように、表示パネル１１０に配列された全画像ＰＩＸに接続された選択ラインＬｓに対して、非選択レベル（ローレベル；Ｖgl）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、ハイレベル（発光レベル；ＥＬＶＤＤ＞ＧＮＤ）の電源電圧Ｖsaが印加される。

これにより、各画素ＰＩＸの発光駆動回路ＤＣに設けられたトランジスタＴｒ１１、Ｔｒ１２がオフ動作して、トランジスタＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓに充電された電圧（≒Ｖdata；ゲート・ソース間電圧Ｖgs）が保持される。したがって、トランジスタＴｒ１３がオン動作してドレイン電流Ｉｄが流れ、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位が、有機ＥＬ素子ＯＥＬのカソード（共通電極Ｅｃ）に印加される電圧ＥＬＶＳＳ（＝ＧＮＤ）よりも上昇すると、発光駆動回路ＤＣから有機ＥＬ素子ＯＥＬに発光駆動電流Ｉelが流れる。この発光駆動電流Ｉelは、上記補正画像データの書込動作においてトランジスタＴｒ１３のゲート・ソース間に保持された電圧（≒Ｖdata）の電圧値に基づいて規定されるので、有機ＥＬ素子ＯＥＬは、輝度測定用画像データｎ_{d_comp}に応じた輝度階調で発光動作する。

なお、上述した実施形態においては、図１９、図２４に示したように、補正データΔηを取得するための動作、及び、表示動作において、特定の行（例えば１行目）の画素ＰＩＸへの輝度測定用画像データ又は補正画像データの書込動作の終了後、他の行（２行目以降）の画素ＰＩＸへの画像データの書込動作が終了するまでの間、当該行の画素ＰＩＸは保持状態に設定される。ここで、保持状態においては、当該行の選択ラインＬｓに非選択レベルの選択信号Ｓselを印加して画素ＰＩＸを非選択状態にするとともに、電源ラインＬａに非発光レベルの電源電圧Ｖsaを印加して非発光状態に設定される。この保持状態は、図１９、図２４に示したように、行ごとに設定時間が異なる。また、各行の画素ＰＩＸへの輝度測定用画像データ又は補正画像データの書込動作の終了後、直ちに画素ＰＩＸを発光動作させる駆動制御を行う場合には、上記保持状態を設定しないものであってもよい。

このように、本実施形態に係る表示装置（画素駆動装置を含む発光装置）及びその駆動制御方法においては、本発明に特有のオートゼロ法を適用し、データライン電圧を取り込み、デジタルデータからなる検出データに変換する一連の特性パラメータ取得動作を、異なるタイミング（緩和時間）で複数回実行する手法を有している。これにより、本実施形態によれば、各画素の駆動トランジスタのしきい値電圧の変動、及び、各画素間の電流増幅率のばらつきを補正するパラメータを取得することができる。

また、本実施形態においては、各画素に設けられる駆動トランジスタに付加される寄生容量に起因する発光電圧の変動を補正するためのパラメータＫを、表示パネルや各画素の設計段階で、駆動トランジスタに付加される寄生容量に基づいて予め算出しておき、表示装置の動作状態に応じてパラメータＫの値を適宜設定する手法を有している。これにより、本実施形態によれば、各画素に書き込まれる画像データに対して、各画素のしきい値電圧の変動、電流増幅率のばらつき、及び、各画素内の寄生容量に起因する発光電圧の変動を補償する補正処理を施すことができる。

さらに、本実施形態においては、上記のしきい値電圧の変動及び各画素間の電流増幅率のばらつきを補正する補正データ、並びに、各画素の発光電圧の変動を補償するパラメータに基づいて、各画素に均一な発光駆動電流が流れるように設定した状態で、各画素の発光輝度を測定する手法を有している。これにより、本実施形態によれば、各画素間の発光電流効率のばらつきを補正するパラメータを取得することができる。

したがって、本実施形態によれば、画像データの書込時に、各画素に書き込まれる画像データに対して、各画素のしきい値電圧の変動、各画素間の電流増幅率及び発光電流効率のばらつき、並びに、各画素の発光電圧の変動を補償する補正処理を施すことができる。よって、本実施形態によれば、各画素の特性変化や特性のばらつきの状態に関わらず、画像データに応じた本来の輝度階調で発光素子（有機ＥＬ素子）を発光動作させることができ、良好な発光特性及び均一な画質を有するアクティブ有機ＥＬ駆動システムを実現することができる。

また、本実施形態においては、発光電流効率を含む電流増幅率のばらつきを補正する補正データを算出する処理と、駆動トランジスタのしきい値電圧の変動を補償する補正データを算出する処理を、単一の補正データ生成機能回路１５６を備えたコントローラ１５０における一連のシーケンスにより実行することができる。

したがって、本実施形態によれば、補正データの算出処理の内容に応じて個別の構成（機能回路）を設ける必要がなく、また、参照テーブルを備え、各色ごとの変換テーブル（ガンマテーブル）上で各画素の発光電圧の変動を補償する補正処理を施すことができるので、表示装置（発光装置）の装置構成を簡素化することができる。

＜第２の実施形態＞
次に、上述した第１の実施形態における表示装置を電子機器に適用した、第２の実施形態について、図面を参照して説明する。
上述した第１の実施形態に示したように、有機ＥＬ素子ＯＥＬからなる発光素子を各画素ＰＩＸに有する表示パネル１１０を備える表示装置１００は、デジタルカメラ、モバイル型のパーソナルコンピュータ、携帯電話等、種々の電子機器に適用できるものである。

図２８は、第１の実施形態に係る表示装置（発光装置）を適用したデジタルカメラの構成例を示す斜視図であり、図２９は、第１の実施形態に係る表示装置（発光装置）を適用したモバイル型のパーソナルコンピュータの構成例を示す斜視図であり、図３０は、第１の実施形態に係る表示装置（発光装置）を適用した携帯電話の構成例を示す斜視図である。

図２８において、デジタルカメラ２００は、本体部２０１と、レンズ部２０２と、操作部２０３と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２０４と、シャッターボタン２０５とを備えている。この場合、表示部２０４において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。

また、図２９において、パーソナルコンピュータ２１０は、本体部２１１と、キーボード２１２と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２１３とを備えている。この場合でも、表示部２１３において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。

また、図３０において、携帯電話２２０は、操作部２２１と、受話口２２２と、送話口２２３と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２２４とを備えている。この場合でも、表示部２２４において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。

なお、上記実施形態においては、本発明を有機ＥＬ素子ＯＥＬからなる発光素子を各画素ＰＩＸに有する表示パネル１１０を備える表示装置（発光装置）１００に適用した場合について説明したが、本発明はこれに限るものではない。本発明は、例えば、有機ＥＬ素子ＯＥＬからなる発光素子を有する複数の画素が一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用してもよい。この場合、発光素子アレイの各画素の発光素子を画像データに応じた適切な輝度で発光動作させることができて、良好な露光状態を得ることができる。

１００ 表示装置
１１０ 表示パネル
１２０ 選択ドライバ
１３０ 電源ドライバ
１４０ データドライバ
１４３ データラッチ回路
１４４ ＤＡＣ／ＡＤＣ回路
１４５ 出力回路
１５０ コントローラ
１５１ 参照テーブル
１５２ 電圧振幅設定機能回路
１５３ 乗算機能回路
１５４ 加算機能回路
１５５ メモリ
１５６ 補正データ取得機能回路
１５７ａ、１５７ｂ 乗算機能回路
１５８ Ｋパラメータ設定回路
ＳＷ１〜ＳＷ５ スイッチ
ＰＩＸ 画素
ＤＣ 発光駆動回路
Ｔｒ１１〜Ｔｒ１３ トランジスタ
Ｃｓ キャパシタ
ＯＥＬ 有機ＥＬ素子

Claims (17)

1. 発光素子と、前記発光素子の一端に電流路が接続され、前記発光素子に供給する電流を制御する駆動制御素子、及び、前記駆動制御素子の制御端子に印加される電圧に対応する電荷を蓄積する容量素子を有する発光駆動回路と、を備える画素を駆動する画素駆動装置であって、
   前記発光素子の一端と前記駆動制御素子の前記電流路との接点に電気的に接続されるデータ線の一端に所定の電圧を印加する電圧印加回路と、
   前記電圧印加回路より前記接点に、前記データ線を介して前記駆動制御素子のしきい値を越える検出用電圧を印加した後の異なるタイミングで検出される、前記データ線の一端の複数の電圧値に基づいて、前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータ、及び、前記発光駆動回路の電流増幅率に関連する第２の特性パラメータを取得する第１の特性パラメータ取得回路と、
   前記駆動制御素子に付加される容量成分に基づいて、前記容量素子に蓄積された電荷に応じた前記容量素子の両端電圧に関連する前記画素に固有のパラメータを設定する固有パラメータ設定回路と、
   前記第１及び第２の特性パラメータ、並びに、前記画素に固有のパラメータに基づいて補正した輝度測定用の画像データに応じて発光動作した前記画素の前記発光素子の発光輝度に基づいて、前記発光素子の発光電流効率に関連する第３の特性パラメータを取得する第２の特性パラメータ取得回路と、
   を具備することを特徴とする画素駆動装置。
2. 前記電圧印加回路より前記接点に前記検出用電圧を印加した後、前記データ線の一端と前記電圧印加回路との接続を遮断して、前記データ線をハイインピーダンス状態に設定する接続切換回路を有し、
   前記第１の特性パラメータ取得回路は、前記接続切換回路が前記データ線をハイインピーダンス状態にした後、複数の異なる時間が経過した時点の前記データ線の一端の複数の電圧を検出電圧として取得し、該検出電圧に基づいて前記第１及び第２の特性パラメータを取得することを特徴とする請求項１記載の画素駆動装置。
3. 前記第１及び第２の特性パラメータ取得回路は、単一の演算処理回路により構成されていることを特徴とする請求項１又は２記載の画素駆動装置。
4. 前記第１の特性パラメータ取得回路は、前記第２の特性パラメータと前記第３の特性パラメータを関連付けた第４の特性パラメータを取得することを特徴とする請求項１乃至３のいずれかに記載の画素駆動装置。
5. 外部から供給される画像表示用の画像データに対して、前記第１乃至第４の特性パラメータ、並びに、前記画素に固有のパラメータに基づく補正を行う画像データ補正回路を有し、
   前記電圧印加回路は、前記画像データ補正回路により補正された前記画像表示用の画像データに応じた画像表示用の階調電圧を、前記データ線を介して前記画素に印加することを特徴とする請求項４記載の画素駆動装置。
6. 前記第１乃至第４の特性パラメータを、前記各画素に関連付けて記憶する記憶回路を、さらに具備することを特徴とする請求項４又は５記載の画素駆動装置。
7. 複数の画素と、該各画素に接続される複数のデータ線と、を有する発光パネルと、
   前記発光パネルを駆動する駆動回路と、
   を備え、
   前記各画素は、発光素子と、前記発光素子に電流路が接続され、前記発光素子に供給する電流を制御する駆動制御素子、及び、前記駆動制御素子の制御端子に印加される電圧に対応する電荷を蓄積する容量素子を有する発光駆動回路と、を有し、
   前記各データ線は、前記各画素の前記発光素子の一端と前記駆動制御素子の前記電流路との接点に電気的に接続され、
   前記駆動回路は、
   前記各データ線の一端に所定の電圧を印加する電圧印加回路と、
   前記電圧印加回路より前記接点に、前記各データ線を介して前記各画素の前記駆動制御素子のしきい値を越える検出用電圧を印加した後の異なるタイミングで検出される、前記各データ線の一端の複数の電圧値に基づいて、前記各画素の前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータ、及び、前記各画素の前記発光駆動回路の電流増幅率に関連する第２の特性パラメータを取得する第１の特性パラメータ取得回路と、
   前記各画素の前記駆動制御素子に付加される容量成分に基づいて、前記容量素子に蓄積された電荷に応じた前記容量素子の両端電圧に関連する前記各画素に固有のパラメータを設定する固有パラメータ設定回路と、
   前記第１及び第２の特性パラメータ、並びに、前記各画素に固有のパラメータに基づいて補正した輝度測定用の画像データに応じて発光動作した前記各画素の前記発光素子の発光輝度に基づいて、前記各画素の前記発光素子の発光電流効率に関連する第３の特性パラメータを取得する第２の特性パラメータ取得回路と、
   を具備することを特徴とする発光装置。
8. 前記発光パネルは、
   第１の方向に配設された前記複数のデータ線と、
   前記第１の方向に直交する第２の方向に配設された複数の走査線と、
   前記走査線と前記データ線の各交点近傍に配置された前記複数の画素と、
   を有し、
   前記駆動回路は、前記各走査線に選択信号を順次印加して、各行の前記各画素を選択状態に設定する走査駆動回路を有し、
   前記電圧印加回路は、前記選択状態に設定された行の前記各画素の前記接点に対して、前記各データ線を介して前記検出用電圧を印加することを特徴とする請求項７記載の発光装置。
9. 前記各画素の前記発光駆動回路は、少なくとも、
   電流路の一端側に所定の電源電圧が印加され、該電流路の他端側が前記接点に接続された第１のトランジスタと、制御端子が前記走査線に接続され、電流路の一端側が前記第１のトランジスタの前記電流路の一端側に接続され、該電流路の他端側が前記第１のトランジスタの制御端子に接続された第２のトランジスタと、
   を備え、
   前記駆動制御素子は前記第１のトランジスタであり、
   前記各画素は、前記選択状態において、前記第２のトランジスタの電流路が導通して、前記第１のトランジスタの前記電流路の一端側と前記制御端子が接続され、
   前記選択状態に設定された行の前記各画素の前記接点に、前記電圧印加回路から前記検出用電圧が前記各データ線を介して印加されることを特徴とする請求項８記載の発光装置。
10. 前記電圧印加回路より前記各画素の前記接点に前記検出用電圧を印加した後、前記各データ線の一端と前記電圧印加回路との接続を遮断して、前記各データ線をハイインピーダンス状態に設定する接続切換回路を有し、
    前記第１の特性パラメータ取得回路は、前記接続切換回路が前記各データ線をハイインピーダンス状態にした後、複数の異なる時間が経過した時点の前記各データ線の一端の複数の電圧を検出電圧として取得し、該検出電圧に基づいて前記第１及び第２の特性パラメータを取得することを特徴とする請求項７乃至９のいずれかに記載の発光装置。
11. 前記第１及び第２の特性パラメータ取得回路は、単一の演算処理回路により構成されていることを特徴とする請求項７乃至１０のいずれかに記載の発光装置。
12. 前記第１の特性パラメータ取得回路は、前記第２の特性パラメータと前記第３の特性パラメータを関連付けた第４の特性パラメータを取得することを特徴とする請求項７乃至１１のいずれかに記載の発光装置。
13. 外部から供給される画像表示用の画像データに対して、前記第１乃至第４の特性パラメータ、並びに、前記各画素に固有のパラメータに基づく補正を行う画像データ補正回路を有し、
    前記電圧印加回路は、前記画像データ補正回路により補正された前記画像表示用の画像データに応じた画像表示用の階調電圧を、前記データ線を介して前記各画素に印加することを特徴とする請求項１２記載の発光装置。
14. 前記第１乃至第４の特性パラメータを、前記各画素に関連付けて記憶する記憶回路を、さらに具備することを特徴とする請求項１２又は１３記載の発光装置。
15. 請求項７乃至１４のいずれかに記載の発光装置が実装されてなることを特徴とする電子機器。
16. 画像データに応じて駆動される発光装置の駆動制御方法であって、
    前記発光装置は、
    発光素子と、前記発光素子に電流路が接続され、前記発光素子に供給する電流を制御する駆動制御素子、及び、前記駆動制御素子の制御端子に印加される電圧に対応する電荷を蓄積する容量素子を有する発光駆動回路と、を有する複数の画素が配列され、前記各画素の前記発光素子と前記駆動制御素子の前記電流路との接点に電気的に接続される複数のデータ線が配設された発光パネルを備え、
    前記各画素の前記接点に、前記各データ線を介して、前記各画素の前記駆動制御素子のしきい値電圧を超える検出用電圧を印加した後の異なるタイミングで、前記各データ線の一端の複数の電圧値を検出する電圧検出ステップと、
    検出した前記複数の電圧値に基づいて、前記各画素の前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータ、及び、前記各画素の前記発光駆動回路の電流増幅率に関連する第２の特性パラメータを取得する第１の特性パラメータ取得ステップと、
    前記各画素の前記駆動制御素子に付加される容量成分に基づいて、前記容量素子に蓄積された電荷に応じた前記容量素子の両端電圧に関連する前記各画素に固有のパラメータを設定する固有パラメータ設定ステップと、
    前記第１及び第２の特性パラメータ、並びに、前記各画素に固有のパラメータに基づいて補正した輝度測定用の画像データに応じて発光動作した前記各画素の前記発光素子の発光輝度に基づいて、前記各画素の前記発光素子の発光電流効率に関連する第３の特性パラメータを取得する第２の特性パラメータ取得ステップと、
    を含むことを特徴とする発光装置の駆動制御方法。
17. 前記第２の特性パラメータと前記第３の特性パラメータを関連付けた第４の特性パラメータを取得する第３の特性パラメータ取得ステップを、さらに含むことを特徴とする請求項１６記載の発光装置の駆動制御方法。
    

Images