JP5012774B2 - 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法 - Google Patents

画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法 Download PDF

Info

Publication number
JP5012774B2
JP5012774B2 JP2008305713A JP2008305713A JP5012774B2 JP 5012774 B2 JP5012774 B2 JP 5012774B2 JP 2008305713 A JP2008305713 A JP 2008305713A JP 2008305713 A JP2008305713 A JP 2008305713A JP 5012774 B2 JP5012774 B2 JP 5012774B2
Authority
JP
Japan
Prior art keywords
voltage
pixel
characteristic parameter
signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008305713A
Other languages
English (en)
Other versions
JP2010128396A (ja
Inventor
潤 小倉
学 武居
俊二 樫山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008305713A priority Critical patent/JP5012774B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to PCT/JP2009/070374 priority patent/WO2010061979A1/en
Priority to KR1020107020609A priority patent/KR101206616B1/ko
Priority to CN2009801093814A priority patent/CN101978411B/zh
Priority to US12/626,731 priority patent/US8269759B2/en
Priority to TW098140533A priority patent/TWI413959B/zh
Publication of JP2010128396A publication Critical patent/JP2010128396A/ja
Priority to HK11108100.7A priority patent/HK1154104A1/xx
Application granted granted Critical
Publication of JP5012774B2 publication Critical patent/JP5012774B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • G09G3/3291Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法に関するものである。
近年、液晶表示装置に続く次世代の表示デバイスとして、発光素子をマトリクス状に配列した表示パネル(画素アレイ)を備えた発光素子型の表示装置(発光素子型ディスプレイ、発光装置)の研究開発が盛んに行われている。
このような発光素子としては、有機エレクトロルミネッセンス素子(有機EL素子)や無機エレクトロルミネッセンス素子(無機EL素子)、あるいは、発光ダイオード(LED)等のような電流駆動型の発光素子がある。
特に、アクティブマトリクス駆動方式を適用した発光素子型の表示装置においては、周知の液晶表示装置と比較して、表示応答速度が速く、また、視野角依存性もなく、高輝度・高コントラスト化、表示画質の高精細化等が可能である。
それとともに、発光素子型の表示装置は、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。そのため、今後様々な電子機器への適用が期待されている。
このような発光素子型の表示装置として、例えば、電圧信号によって電流制御されたアクティブマトリクス駆動方式の表示装置としての有機ELディスプレイ装置がある(例えば、特許文献1参照)。
この有機ELディスプレイ装置では、発光素子としての有機EL素子と、有機EL素子を駆動するための電流制御用薄膜トランジスタとスイッチ用薄膜トランジスタとを有する画素駆動回路とが、各画素に設けられている。
電流制御用薄膜トランジスタは、画像データに応じた電圧値を有する電圧信号がゲートに印加され、このゲート電圧で電流制御用薄膜トランジスタのドレイン−ソース間に流れる電流の電流値を制御し、この電流を有機EL素子に供給して発光させる。スイッチ用薄膜トランジスタは、この電流制御用薄膜トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行う。
特開2002−156923号公報
しかしながら、各画素の電流制御用薄膜トランジスタの特性が経時的に変化することがある。特に、電流制御用薄膜トランジスタがアモルファスシリコンTFTからなる場合には、その閾値電圧Vthの経時的な変化が比較的大きいことが知られている。
電圧信号の電圧値によって階調を制御する構成においては、閾値電圧Vthが変化すると同じゲート電圧を印加してもドレイン−ソース間に流れる電流の電流値が変化してしまい、有機EL素子の発光輝度が変化してしまう。
また、電流制御用薄膜トランジスタのドレイン−ソース間に流れる電流の電流値は電流増幅率βの値に比例する。このため、各画素の電流制御用薄膜トランジスタの閾値電圧が同じであっても、例えば製造プロセスに起因して電流増幅率βの値がばらついていると、電流制御用薄膜トランジスタのドレイン−ソース間に流れる電流の電流値にバラツキが生じ、有機EL素子の発光輝度がばらついてしまう。
この移動度のバラツキは特に低温ポリシリコンTFTに顕著であり、それに比べてアモルファスシリコンTFTではバラツキは比較的少ない。しかし、それでも製造プロセス起因のバラツキによる影響は避けられない。
このように、閾値電圧Vthの変化や、電流増幅率βのバラツキは、画質に影響する。従って、このような閾値電圧Vthの変化や、電流増幅率βのバラツキによる画質の劣化を抑制するためには、各画素の特性パラメータやその特性パラメータの値のバラツキを取得して、供給された画像データに応じて各画素に供給する電圧信号をこの特性パラメータに基づいて補正する必要がある。
本発明は、このような従来の問題点に鑑みてなされたもので、画像データに応じた電圧信号の電圧値を補正するための各画素の特性パラメータやそのバラツキ量を取得することが可能な画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法を提供することを目的とする。
また、本発明は、画質の劣化を抑制することが可能な画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法を提供することを目的とする。
この目的を達成するため、本発明の第1の観点に係る画素駆動装置は、
電流が供給されて発光する発光素子と、該発光素子に供給する電流を制御する駆動素子と該駆動素子に印加される電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える複数の画素を、一端が前記各画素の前記駆動素子の電流路の一端に電気的に接続される複数の信号線を介して駆動制御する画素駆動装置であって、
前記駆動素子の閾値電圧を超える電圧値を有する基準電圧を出力する電圧印加部と、
前記信号線の他端の電圧を測定電圧として取得する電圧測定部と、
前記電圧印加部の出力端と前記各信号線の他端との接続を切り換え、前記信号線の他端と前記電圧印加部を接続して該信号線の他端に前記基準電圧を所定時間印加した後、前記信号線の他端を、前記電圧印加部との接続が遮断された状態に設定する切換部と、
前記切換部により前記信号線の他端が前記電圧印加部との接続が遮断された状態に設定された時点から、予め設定された複数の異なる緩和時間が経過した後に前記電圧測定部により取得される、複数の前記測定電圧の値に基づく特性パラメータを取得する特性パラメータ取得部と、
を備え、
前記特性パラメータ取得部は、
容量成分C[F]を、前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記画素駆動回路の電流増幅率の設計値をβ0[A/V 2 とし、前記緩和時間をt[sec]としたとき、C/β0)/t<1[V]となる時間で複数の異なる時間[sec]に設定される第1の緩和時間群において、前記電圧測定部により取得される複数の前記測定電圧の値に基づいて、前記各画素の前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率とを、前記特性パラメータにおける第1の特性パラメータとして算出して取得し、
前記複数の画素における前記容量成分と算出された前記電流増幅率との比率(C/β)の平均値と、(C/β0)/t≧1[V]となる時間に設定される第2の緩和時間において前記電圧測定部により取得される前記測定電圧の値と、前記各画素の閾値電圧の値と、に基づいて、前記電流増幅率の、該電流増幅率の設計値β0に対する偏差をΔβとしたとき、前記偏差Δβの前記電流増幅率の設計値β0に対する比率(Δβ/β0)であるバラツキパラメータを、前記特性パラメータにおける第2の特性パラメータとして算出して取得する
とを特徴とする。
前記特性パラメータ取得部における前記第1の特性パラメータ及び第2の特性パラメータの取得は、前記各画素の前記駆動素子が初期の特性を有している初期状態のときに実行されるようにしてもよい。
前記特性パラメータ取得部は、前記第1の緩和時間群をt1[sec]、t2[sec]、該第1の緩和時間群に対応する前記測定電圧をVmeas(t1)[V]、Vmeas(t2)[V]、前記閾値電圧をVth[V]、前記電流増幅率をβ[A/V 2 ]とし、前記2つの測定電圧の値と前記2つの緩和時間の値とを式(1)に代入して演算を行うことにより、前記第1の特性パラメータを取得するようにしてもよい。
Figure 0005012774
・・・(1)
前記特性パラメータ取得部は、前記第2の緩和時間をt3[sec]、該第2の緩和時間に対応する前記測定電圧をVmeas(t3)[V]、前記基準電圧の電圧値をVref[V]、前記各画素の前記閾値電圧をVth[V]、前記複数の画素における前記容量成分と前記電流増幅率との比率の平均値を<C/β>、前記バラツキパラメータをΔβ/β0としたとき、式(2)に基づいて、前記第2の特性パラメータを算出して取得するようにしてもよい。
Figure 0005012774
・・・(2)
前記特性パラメータ取得部が取得した前記第1の特性パラメータ及び前記第2の特性パラメータに基づいて、供給される画像データに応じた電圧信号の電圧値基を補正する電圧信号補正部と、
前記電圧信号補正部が補正した電圧信号に基づく駆動信号を前記各信号線の一端に印加する駆動信号印加部と、を備えるようにしてもよい。
本発明の第2の観点に係る発光装置は、
複数の画素と、該各画素に接続された複数の信号線と、を有し、前記各画素は、電流が供給されて発光する発光素子と、前記各信号線の一端に接続されて前記発光素子に供給する電流を制御する駆動素子と該駆動素子に印加された電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える画素アレイと、
供給される画像データに応じて、前記複数の信号線の各々を介して、前記各画素を駆動制御する信号線駆動部と、
を備え、
前記信号線駆動部は、
前記各画素の前記駆動素子の閾値電圧を超える電圧値を有する基準電圧を出力する電圧印加部と、
前記信号線の他端の電圧を測定電圧として取得する電圧測定部と、
前記電圧印加部の出力端と前記各信号線の他端との接続を切り換え、前記信号線の他端と前記電圧印加部を接続して該信号線の他端に前記基準電圧を所定時間印加した後、前記信号線の他端を、前記電圧印加部との接続が遮断された状態に設定する切換部と、
前記切換部により前記信号線の他端が前記電圧印加部との接続が遮断された状態に設定された時点から、予め設定された複数の異なる緩和時間が経過した後に前記電圧測定部により取得される、複数の前記測定電圧の値に基づく特性パラメータを取得する特性パラメータ取得部と、
を備え、
前記特性パラメータ取得部は、
容量成分C[F]を、前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記画素駆動回路の電流増幅率の設計値をβ0[A/V 2 とし、前記緩和時間をt[sec]としたとき、C/β0)/t<1[V]となる時間で複数の異なる時間[sec]に設定される第1の緩和時間群において、前記電圧測定部により測定される複数の前記測定電圧の値に基づいて、前記各画素の前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率とを、前記特性パラメータにおける第1の特性パラメータとして算出し、
前記複数の画素における前記容量成分と算出された前記電流増幅率との比率(C/β)の平均値と、(C/β0)/t≧1[V]となる時間に設定される第2の緩和時間において前記電圧測定部により測定される前記測定電圧の値と、前記各画素の閾値電圧の値と、に基づいて、前記電流増幅率の、該電流増幅率の設計値β0に対する偏差をΔβとしたとき、前記偏差Δβの前記電流増幅率の設計値β0に対する比率(Δβ/β0)であるバラツキパラメータを、前記特性パラメータにおける第2の特性パラメータとして算出して取得する、
ことを特徴とする。
前記画素アレイにおける前記複数の信号線は第1の方向に沿って配列され、
該画素アレイは、前記第1の方向に直交する第2の方向に沿って配列される複数の走査線を有して、前記複数の画素は前記複数の走査線と前記複数の信号線の各交点近傍に配設され、
前記各走査線に選択信号を順次印加して、各行の前記各画素を順次選択状態に設定する選択駆動部を有し、
前記信号線駆動部の前記特性パラメータ取得部は、前記選択状態とされた行に対応する前記各画素の前記第1の特性パラメータ及び前記第2の特性パラメータを取得するようにしてもよい。
前記画素駆動回路は、少なくとも、
電流路の一端に所定の電源電圧が印加され、該電流路の他端が前記発光素子との接続点に接続された第1の薄膜トランジスタと、
制御端子が前記走査線に接続され、電流路の一端が前記第1の薄膜トランジスタの電流路の一端に接続され、該電流路の他端が前記第1の薄膜トランジスタの制御端子に接続された、第2の薄膜トランジスタと、を備え、
前記駆動素子は、前記第1の薄膜トランジスタであり、
前記選択状態において、前記第2の薄膜トランジスタがオン状態となって、前記第1の薄膜トランジスタの電流路の一端と制御端子とが接続され、
前記選択状態とされた行の前記各画素の前記接続点に、前記電圧印加部より印加される前記基準電圧に応じた電圧が印加され、
前記電圧測定部は、前記選択状態とされた行の前記各画素の前記接続点の、前記各緩和時間経過後の電圧を、前記信号線を介して、前記測定電圧として取得するようにしてもよい。
記特性パラメータ取得部における前記第1の特性パラメータ及び第2の特性パラメータの取得は、前記各画素の前記駆動素子が初期の特性を有している初期状態のときに実行されるようにしてもよい。
前記特性パラメータ取得部は、前記第1の緩和時間群をt1[sec]、t2[sec]、該第1の緩和時間群に対応する前記測定電圧をVmeas(t1)[V]、Vmeas(t2) [V]、前記閾値電圧をVth[V]、前記電流増幅率をβ[A/V 2 とし、前記2つの測定電圧の値と前記2つの緩和時間の値とを式(3)に代入して演算を行うことにより、前記第1の特性パラメータを取得するようにしてもよい。
Figure 0005012774
・・・(3)
前記特性パラメータ取得部は、前記第2の緩和時間をt3[sec]、該第2の緩和時間に対応する前記測定電圧をVmeas(t3[V])、前記基準電圧の電圧値をVref[V]、前記各画素における前記閾値電圧をVth[V]、前記複数の画素における前記容量成分と前記電流増幅率との比率の平均値を<C/β>、前記バラツキパラメータをΔβ/β0としたとき、式(4)に基づいて、該バラツキパラメータを算出して取得するようにしてもよい。
Figure 0005012774
・・・(4)
前記特性パラメータ取得部が取得した前記第1の特性パラメータ及び前記第2の特性パラメータに基づいて、供給される画像データに応じた電圧信号の電圧値を補正する電圧信号補正部と、
前記電圧信号補正部が補正した電圧信号に基づく駆動信号を前記各信号線の他端に印加する電圧信号印加部と、を備えるようにしてもよい。
本発明の第3の観点に係る画素駆動装置のパラメータ取得方法は、
電流が供給されて発光する発光素子と、該発光素子に供給する電流を制御する駆動素子と該駆動素子に印加される電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える複数の画素を、一端が前記複数の画素の各々の前記駆動素子の電流路の一端に電気的に接続される複数の信号線を介して、前記各画素の特性パラメータに基づいて駆動制御する画素駆動装置における、前記特性パラメータを取得する画素駆動装置における特性パラメータ取得方法であって、
前記各信号線の他端に電圧印加部を接続して、該電圧印加部より前記各画素の前記駆動素子の閾値電圧を超える電圧値を有する基準電圧を印加するステップと、
前記各信号線の他端と前記電圧印加部との接続を遮断した後、予め設定された複数の異なる緩和時間が経過した後の前記各信号線の他端の電圧を、複数の測定電圧として取得するステップと、
容量成分C[F]を、前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記画素駆動回路の電流増幅率の設計値をβ0[A/V 2 とし、前記緩和時間をt[sec]としたとき、C/β0)/t<1[V]となる時間で複数の異なる時間[sec]に設定される第1の緩和時間群において、前記電圧測定部により取得される複数の前記測定電圧の値に基づいて、前記各画素の前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率とを第1の特性パラメータとして算出するステップと、
前記複数の画素における前記容量成分と算出された前記電流増幅率との比率(C/β)の平均値と、(C/β0)/t≧1[V]となる時間に設定される第2の緩和時間において前記電圧測定部により取得される前記測定電圧の値と、前記各画素の閾値電圧の値と、に基づいて、前記電流増幅率の、該電流増幅率の設計値β0に対する偏差をΔβとしたとき、前記偏差Δβの前記電流増幅率の設計値β0に対する比率(Δβ/β0)であるバラツキパラメータを第2の特性パラメータとして算出するステップと
含むことを特徴とする。
前記第1の特性パラメータを算出するステップは、前記第1の緩和時間群をt1[sec]、t2[sec]、該第1の緩和時間群に対応する前記測定電圧をVmeas(t1)[V]、Vmeas(t2)[V]、前記閾値電圧をVth[V]、前記電流増幅率をβ[A/V 2 ]とし、前記2つの測定電圧の値と前記2つの緩和時間の値とを式(5)に代入して演算を行うことにより、前記第1の特性パラメータを取得するようにしてもよい。
Figure 0005012774
・・・(5)
前記第2の特性パラメータを算出するステップは、前記第2の緩和時間をt3[sec]、該第2の緩和時間に対応する前記測定電圧をVmeas(t3)[V]、前記基準電圧の電圧値をVref[V]、前記各画素における前記閾値電圧をVth[V]、前記複数の画素における前記容量成分と前記電流増幅率との比率の平均値を<C/β>、前記バラツキパラメータをΔβ/β0としたとき、式(6)に基づいて、前記第2の特性パラメータを算出して取得するようにしてもよい。
Figure 0005012774
・・・(6)
本発明によれば、画像データに応じた電圧信号の電圧値を補正するための各画素の特性パラメータやそのバラツキ量を取得することができる。また、取得した画素の特性パラメータやそのバラツキに基づいて、画質の劣化を抑制することができる。
以下、本発明の実施形態に係る発光装置を図面を参照して説明する。尚、本実施形態では、発光装置を表示装置として説明する。
本実施形態に係る表示装置の構成を図1に示す。
本実施形態に係る表示装置(発光装置)1は、パネルモジュール11と、アナログ電源(電圧印加部)14と、ロジック電源15と、制御部(パラメータ取得部、電圧信号補正部)16と、によって構成される。
パネルモジュール11は、有機ELパネル(画素アレイ)21とデータドライバ(信号線駆動部)22とアノード回路(電源駆動部)12とセレクトドライバ(選択駆動部)13とを備える。
有機ELパネル21は、列方向に配設される複数のデータライン(信号線)Ldi(i=1〜m)と、行方向に配設される複数のセレクトライン(走査線)Lsj(j=1〜n)と、行方向に配設される複数のアノードラインLaと、複数の画素21(i,j)(i=1〜m、j=1〜n、m、n;自然数)と、を備える。画素21(i,j)はデータラインLdiとセレクトラインLsjとの交点近傍に配列される。
図1に示すパネルモジュール11の構成の詳細を図2に示す。各画素21(i,j)は、画像の1画素に対応するものであり、図2に示すように、有機EL素子(発光素子)101と、トランジスタT1〜T3と、ストレージ容量(保持容量)Csとからなる画素駆動回路DCと、を備える。
有機EL(Organic Electro-Luminescence)素子101は、有機化合物に注入された電子と正孔との再結合によって生じた励起子によって発光する現象を利用した自発光型の表示素子であり、供給された電流の電流値に対応する輝度で発光する。
有機EL素子101には、画素電極が形成され、この画素電極上に、正孔注入層と発光層と対向電極とが形成される(いずれも図示せず)。正孔注入層は、画素電極上に形成され、発光層に正孔を供給する機能を有する。
画素電極は、透光性を備える導電材料、例えばITO(Indium Tin Oxide)、ZnO等から構成される。各画素電極は隣接する他の画素の画素電極と層間絶縁膜(図示せず)によって絶縁されている。
正孔注入層は正孔(ホール)注入、輸送が可能な有機高分子系の材料から構成される。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン(PEDOT)とドーパントであるポリスチレンスルホン酸(PSS)を水系溶媒に分散させた分散液であるPEDOT/PSS水溶液が用いられる。
発光層は、インターレイヤ(図示せず)上に形成される。発光層は、アノード電極とカソード電極との間に所定の電圧を印加することにより光を発生する機能を有する。
発光層は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤(R)、緑(G)、青(B)色の発光材料から構成される。
また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解(又は分散)した溶液(分散液)をノズルコート法やインクジェット法等により塗布し、溶媒を揮発させることによって形成される。
尚、3原色の場合、有機EL素子101のRGBの発光材料は、通常、列毎に塗布される。
対向電極は、導電材料、例えばCa,Ba等仕事関数の低い材料からなる層と、Al等の光反射性導電層と、からなる2層構造となっている。
電流は、画素電極から対極電極方向へと流れ、逆方向には流れず、画素電極、対極電極は、それぞれ、アノード電極、カソード電極となる。このカソード電極には、カソード電圧Vcathが印加される。本実施形態では、カソード電圧VcathをGND(接地電位)とする。
尚、有機EL素子101には、有機EL画素容量(発光素子容量)Celがあり、この有機EL画素容量Celは、等価的に、有機EL素子101のカソード−アノード間に接続されている。
セレクトドライバ13は、行毎に画素21(i,j)を選択するためのものであり、各セレクトラインLsj(j=1〜n)にGate(1)〜Gate(n)信号を出力する。セレクトドライバ13は、例えば、シフトレジスタを備え、図2に示すように、制御部16からスタートパルスSP1が供給されて、このスタートパルスSP1を、順次、シフトして、Gate(1)〜Gate(n)信号として、Hi(High;ハイ)レベルの信号(VgH)、又は、Lo(Low;ロー)レベルの信号(VgL)を出力する。
データドライバ22は、各データラインLdi(i=1〜m)の電圧を測定して、測定電圧Vmeas(t)として取得するとともに、測定した測定電圧Vmeas(t)に基づいて補正された、電圧値Vdataを有する電圧信号を各データラインLdiに印加する構成を有するものである。
アノード回路12は、各アノードラインLaを介して有機ELパネル21に電圧を印加するものである。アノード回路12は、図2に示すように、制御部16に制御されて、アノードラインLaに印加する電圧を、電圧ELVDD又はELVSSに切り換える。
電圧ELVDDは、各画素21(i,j)の有機EL素子101を発光させる際にアノードラインLaに印加される正の表示用電圧である。また、電圧ELVSSは、画素駆動回路DCを後述する書き込み動作状態に設定し、後述するオートゼロ法を行う際にアノードラインLaに印加される電圧である。電圧ELVSSは、本実施形態では、有機EL素子101のカソード電圧Vcathと同じ電圧に設定される。
各画素21(i,j)において、画素駆動回路DCのトランジスタT1〜T3は、nチャンネル型のFET(Field Effect Transistor;電界効果トランジスタ)によって構成されたTFTであり、例えば、アモルファスシリコン又はポリシリコンTFTによって構成されている。
トランジスタT3は、ゲート−ソース間電圧Vgs(以後、ゲート電圧Vgsと記す。)に基づいて電流量を制御して、有機EL素子101に電流を供給する電流制御用薄膜トランジスタであり、駆動トランジスタである。トランジスタT3のドレイン−ソースを電流路、ゲートを制御端として、ドレイン(端子)は、アノードラインLaに接続され、ソース(端子)は、有機EL素子101のアノードに接続される。
トランジスタT1は、後述する書き込み動作を行う際にトランジスタT3をダイオード接続するためのスイッチトランジスタである。
トランジスタT1のドレインは、トランジスタT3のドレインに接続され、トランジスタT1のソースはトランジスタT3のゲートに接続される。
各画素21(1,1)〜21(m,1)のトランジスタT1のゲート(端子)は、セレクトラインLs1に接続される。同様に、各画素21(1,2)〜21(m,2)のトランジスタT1のゲートは、セレクトラインLs2に、・・・、各画素21(1,n)〜21(m,n)のトランジスタT1のゲートは、セレクトラインLsnに、それぞれ、接続される。
画素21(1,1)の場合、セレクトドライバ13からセレクトラインLs1にGate(1)信号としてHiレベルのGate(1)信号VgHが出力されると、トランジスタT1はオンする。
セレクトドライバ13からセレクトラインLs1にGate(1)信号としてLoレベルのGate(1)信号VgLが出力されると、トランジスタT1は、オフする。
トランジスタT2は、セレクトドライバ13によって選択されてオン、オフし、アノード回路12とデータドライバ22との間を導通、遮断するためのスイッチトランジスタである。
各画素21(i,j)のトランジスタT2の電流路の一端としてのドレインは、トランジスタT3のソース及び有機EL素子101のアノード(電極)に接続される。
各画素21(1,1)〜21(m,1)のトランジスタT2のゲートは、セレクトラインLs1に接続される。同様に、各画素21(2,1)〜21(m,2)のトランジスタT2のゲートは、セレクトラインLs2に、・・・、各画素21(1,n)〜21(m,n)のトランジスタT2のゲートは、セレクトラインLsnに接続される。
また、各画素21(1,1)〜21(1,n)のトランジスタT2の電流路の他端としてのソースは、データラインLd1に接続される。同様に、各画素21(2,1)〜21(2,n)のトランジスタT2のソースは、データラインLd2に、・・・、各画素21(m,1)〜21(m,n)のトランジスタT2のソースは、データラインLdmに接続される。
画素21(1,1)の場合、トランジスタT2は、セレクトドライバ13から、セレクトラインLs1にGate(1)信号としてHiレベルのGate(1)信号(VgH)が出力されるとオンして、トランジスタT3のソース及び有機EL素子101のアノードとデータラインLd1とを接続する。
また、セレクトラインLs1にGate(1)信号としてLoレベルの信号(VgL)が出力されると、トランジスタT2はオフして、トランジスタT3のソース及び有機EL素子101のアノードとデータラインLd1とを遮断する。
ストレージ容量Csは、トランジスタT3のゲート電圧Vgsを保持する容量であり、トランジスタT1のソース及びトランジスタT3のゲートと、トランジスタT3のソース及び有機EL素子101のアノードと、の間に接続される。
トランジスタT3は、ゲート−ドレイン間にトランジスタT1のソース及びドレインが接続されている。アノード回路12からアノードラインLaに電圧ELVSSが印加され、セレクトドライバ13からセレクトラインLs1にGate(1)信号としてHiレベルの信号(VgH)が印加され、データラインLd1に電圧信号が印加されたとき、トランジスタT1、トランジスタT2がオンする。
このとき、トランジスタT3はトランジスタT1によりゲート−ドレイン間が接続されてダイオード接続状態となる。そして、このときにデータドライバ22からデータラインLd1に電圧信号が印加されると、トランジスタT2を介してトランジスタT3のソースに電圧信号が印加されて、トランジスタT3はオンし、アノード回路12からアノードラインLa、トランジスタT3、トランジスタT2を介して、データラインLd1に向けて電圧信号に対応した電流が流れる。そして、ストレージ容量Csは、このときのトランジスタT3のゲート電圧Vgsで充電され、その電荷がストレージ容量Csに蓄積される。
そして、セレクトドライバ13からセレクトラインLs1にGate(1)信号としてLoレベルの信号(VgL)が印加されて、トランジスタT1及びT2がオフすると、ストレージ容量Csは、トランジスタT3のゲート電圧Vgsを保持する。
尚、有機ELパネル21内には、配線寄生容量Cpも存在する。この配線寄生容量Cpは、主に、それぞれ、Ld1〜LdmとセレクトラインLs1〜Lsnとが交差する点で発生する。
本実施形態に係る表示装置1は、オートゼロ(AutoZero)法を用いて、各画素21(i,j)の画素駆動回路DCの特性値としてデータラインの電圧の測定を複数回行い、画像データの補正パラメータとして、各画素21(i,j)のトランジスタT3の閾値電圧Vthと画素駆動回路DCの電流増幅率βのバラツキを同時に取得する構成を備えるものである。
図3は、画素駆動回路の書き込み動作時の電圧−電流特性を説明するための図である。図3(a)は、書き込み動作時の画素21(i,j)の各部の電圧と電流を示す図である。
図3(a)に示すように、書き込み動作時には、セレクトドライバ13からセレクトラインLsjにHiレベルの信号(VgH)が印加される。このとき、トランジスタT1,T2がオンとなり、電流制御用薄膜トランジスタであるトランジスタT3はダイオード接続状態となっている。
そして、データドライバ22からデータラインLdiに電圧値Vdataの電圧信号が印加される。また、このとき、アノード回路12からアノードラインLaに電圧ELVSSが印加される。
このとき、トランジスタT2,T3を介して、アノード回路12から画素駆動回路DCを介してデータラインLdiに向けて、電圧信号に応じた電流Idが流れる。
この電流Idの電流値は、次の式(101)によって表される。式(101)におけるβは電流増幅率であり、VthはトランジスタT3の閾値電圧である。ここで、トランジスタT3のソース−ドレイン間に印加される電圧は、アノードラインLaの電圧ELVSSを0Vとしたとき、電圧値Vdataの絶対値からトランジスタT2のドレイン−ソース間電圧(接点N13と接点N12間の電圧)を減じた電圧となる。
すなわち、式(101)は、単にトランジスタT3の電圧−電流特性を表すものではなく、画素駆動回路DCを実質的に一つの素子とみなしたときの特性を表すものであり、βは画素駆動回路DCの実効的な電流増幅率である。
Figure 0005012774
・・・(101)
図3(b)は、この式(101)による、電圧値Vdataの絶対値に対する電流Idの変化を示すグラフである。
トランジスタT3が初期状態の特性を有していて、閾値電圧Vthが初期の値Vth0を有し、画素駆動回路DCの電流増幅率βが初期の値β0(標準値)を有しているときの特性は、図3(b)に示す電圧−電流特性VI_0で表される。
ここで、βの標準値としてのβ0は、例えば、画素駆動回路DCの設計値もしくは典型値(Typical値)に設定される。
また、このトランジスタT3が経時劣化して、閾値電圧VthがΔVthだけシフト(増加)したとき、電圧−電流特性は、図3(b)に示す電圧−電流特性VI_3となる。
また、電流増幅率βの値がβ0(標準値)からばらつき、β0より小さいβ1(=β0−Δβ)である場合の電圧−電流特性は電圧−電流特性VI_1になり、β0より大きいβ2(=β0+Δβ)である場合の電圧−電流特性は電圧−電流特性VI_2になる。
このオートゼロ法について説明する。オートゼロ法は、基本的には、まず、上記の書き込み動作において、アノードラインLaの電圧ELVSSに対する電位差の絶対値が閾値電圧Vthを超える基準電圧VrefをデータラインLdiから画素21(i,j)の画素駆動回路DCトランジスタT3のゲート−ソース間に印加する。
そして、その後、データラインLdiをハイインピーダンス状態とする。これによってゲートデータラインLd1の電圧を自然緩和(低下)させる。そして、自然緩和が終了した後のデータラインLdiの電圧を測定して、測定した電圧を閾値電圧Vthとする手法である。
しかるに、本実施形態におけるオートゼロ法を用いたデータラインLdiの電圧の測定は、上記の自然緩和が完全に終了するより前のタイミングで電圧の測定を行うものである。詳しくは後述する。
図4は、本実施形態におけるオートゼロ法を用いたデータラインの電圧の測定方法を説明するための図である。図4(a)は、上記基準電圧Vrefを印加した後、データラインLdiをハイインピーダンス状態にしてからの、データラインLdiの電圧の時間的変化(緩和特性)を示す図である。
データラインLdiの電圧はデータドライバ22によってゲート電圧Vgs(測定電圧Vmeas(t))として取得される。
図4(b)は、図3(b)に示したβのバラツキがあるときの、データラインの電圧(測定電圧Vmeas(t))に対する影響を説明するための図である。なお、図4(a)、図4(b)において、縦軸はデータラインLdiの電圧(測定電圧Vmeas(t))の絶対値を示し、横軸は時間tを示し、基準電圧Vrefを印加した後、データラインLdiをハイインピーダンス状態にしたときをt=0として、そこからの経過時間(緩和時間)を示す。
オートゼロ法によるデータラインの電圧の測定について、更に詳しく説明する。書き込み動作状態において、まず、トランジスタT3の閾値電圧Vthを超える電圧値を有する基準電圧VrefをデータラインLdiから画素21(i,j)の画素駆動回路DCトランジスタT3のゲート−ソース間に印加すると、アノード回路12からアノードラインLa、トランジスタT3、トランジスタT2を介して、データラインLdiに向けて基準電圧Vrefに対応した電流が流れる。
そして、トランジスタT3のゲート−ソース間(図3(a)の接点N11−N12間)に接続されたストレージ容量Csは基準電圧Vrefに基づく電圧に充電される。なお、基準電圧Vrefは電源電圧ELVSSに対して負極性に設定されている。
次いで、データラインLdiのデータ入力側(データドライバ22側)をハイインピーダンス(HZ)状態に設定する。ハイインピーダンス状態に設定した直後においては、ストレージ容量Csに充電された電圧は基準電圧Vrefに基づく電圧に保持され、トランジスタT3のゲート−ソース間電圧はストレージ容量Csに充電された電圧に保持される。
これにより、ハイインピーダンス状態に設定した直後においてはトランジスタT3はオン状態を維持して、トランジスタT3のドレイン−ソース間に電流が流れ続ける。
これにより、トランジスタT3のソース端子側(接点N12)の電位が、時間の経過とともに、ドレイン端子側の電位に近づくように徐々に上昇していき、トランジスタT3のドレイン−ソース間に流れる電流の電流値が減少していく。
これに伴って、ストレージ容量Csに蓄積された電荷の一部が放電されていく。ストレージ容量Csに蓄積された電荷が徐々に放電されていくと、ストレージ容量Csの両端間の電圧が徐々に減少していく。
これによりトランジスタT3のゲート電圧Vgsが徐々に低下していく。これに応じて、図4(a)に示すように、データラインLdiの電圧の絶対値も徐々に低下していく。
そして、最終的に、トランジスタT3のドレイン−ソース間に電流が流れなくなると、ストレージ容量Csに蓄積された電荷の放電が停止する。このときのトランジスタT3のゲート電圧Vgsは、このトランジスタT3の閾値電圧Vthになる。
このときは、トランジスタT2のドレイン−ソース間に電流が流れない状態であるため、トランジスタT2のドレイン−ソース間電圧はほぼゼロになる。このため、このときのデータラインLdiの電圧はトランジスタT3の閾値電圧Vthにほぼ等しくなる。
しかしながら、図4(a)に示すように、データラインLdiの電圧はこの閾値電圧Vthに時間(緩和時間)とともに漸近していく。しかし、この電圧は閾値電圧Vthに限りなく近づくものの、理論的には、緩和時間をいくら長くしても、閾値電圧Vthに完全には等しくならないものである。
そこで、本実施形態においては、表示装置1における制御部16は、ハイインピーダンス状態に設定してからの緩和時間tを予め設定しておく。そして、この設定された緩和時間tにおけるデータラインLdiの電圧(測定電圧Vmeas(t))を測定し、この測定電圧Vmeas(t)に基づいてトランジスタT3の閾値電圧Vth及び画素駆動回路DCの電流増幅率βを取得する。
この測定電圧Vmeas(t)は、次の式(102)によって表される。
Figure 0005012774
・・・(102)
ここで、C=Cp+Cs+Celである。
そして、緩和時間tを(C/β)/t<1(すなわち、(C/β)<t)の条件を満たす値に設定すると、その設定された緩和時間tでの測定電圧Vmeas(t)は、次の式(103)によって表される。
Figure 0005012774
・・・(103)
ここで、図4(b)に示す緩和時間txを、(C/β)/t=1の条件を満たす時間として、この緩和時間txを超える時間が(C/β)/t<1の条件を満たす緩和時間となる。この緩和時間txは、測定電圧Vmeas(t)が基準電圧Vrefの概ね30%程度になる時間であり、具体的には、概ね1ms〜4ms程度の時間である。
尚、次に、図4(b)に示すVmeas_0(t)は、電流増幅率βが初期の値β0(標準値)である場合(図3(a),(b)に示す電圧−電流特性VI_0に対応)のデータラインLdiの電圧の緩和特性を示す。
また、図4(b)に示すVmeas_2(t)、Vmeas_3(t)は、それぞれ、電流増幅率βの値がβ0より小さいβ1(=β0−Δβ)である場合と、β0より大きいβ2(=β0+Δβ)である場合(図3(b)に示す電圧−電流特性VI_1,VI_2に対応)のデータラインLdiの電圧の緩和特性を示す。
表示装置1の出荷時等の初期段階で、上記の(C/β)/t<1の条件を満たす緩和時間として、緩和時間txを超える2つの異なる時間=t1,t2を設定して、上記オートゼロ法により、基準電圧Vrefを印加した後の緩和時間t1,t2の2回のタイミングでデータラインLdiの電圧の測定を行う。そして、緩和時間t1及びt2でのデータラインLdiの電圧値と上記の式(103)に基づいて、初期の閾値電圧Vth0と(C/β)とを求めることができる。
次いで、上記の手法によって有機ELパネル21の全ての画素21(i,j)に対する閾値電圧Vth0と(C/β)とを求める。そして、各画素21の(C/β)の平均値(<C/β>)と、そのバラツキを計算する。
そして、このバラツキが閾値電圧Vth測定の許容精度内に入り、かつ、(C/β)/(βt)<1を満たす最短の緩和時間t=t0を決定する。そして、画像データが供給される実使用時に測定電圧Vmeas(t0)を取得すれば、実使用時の閾値電圧Vthを、式(103)を変形した次の式(104)から求めることができる。
なお、各画素21の(C/β)の平均値(<C/β>)としては、各画素21の(C/β)の加算平均値を用いることができるが、各画素21の(C/β)の値の中央値を用いてもよい。
ここで、オフセット電圧を次の式(105)に示すように定義する。
Figure 0005012774
・・・(105)
次に、画素21(i,j)の画素駆動回路DCの電流増幅率βがβ0±Δβ=β0(1±Δβ/β0)にばらついていた場合について説明する。このときのデータラインLdiの電圧(測定電圧Vmeas(t))のΔβによる変化量ΔVmeas(t)は、次の式(106)によって表される。
Figure 0005012774
・・・(106)
(Δβ/β0)は、各画素21(i,j)の画素駆動回路DCの電流特性のバラツキを示すバラツキパラメータであり、ΔVmeas(t)は、データラインLdiの電圧のβのバラツキ依存性を表している。この場合、この式(106)に示すように、βのバラツキによってデータラインLdiの電圧はΔVmeas(t)だけ変動する。
このときの緩和時間tは、図4(b)に示すように、緩和時間txに比べて小さな値t3に設定される((C/β)/t≧1)。
この緩和時間t3では、データラインLdiの電圧が急速に緩和(低下)し、データラインLdiの電圧(測定電圧Vmeas(t))のβのバラツキ依存性が比較的大きくなっている。
このため、ΔVmeas(t3)で示すように、このΔβに応じた測定電圧Vmeas(t)の変化を判別できる。従って、式(106)に示すΔmeas(t)は、t=t1,t2とした場合と比較して、より大きな値として取得される。
そして、このΔVmeas(t)を取得できれば、式(106)を変形した式から(Δβ/β)を取得できる。
次に、供給される画像データに基づいてデータラインLd1に印加される電圧信号の電圧値Vdataに対する補正について説明する。
まず、画像データに対応する、補正する前の電圧値をVdata0とし、式(106)を電圧で微分することにより、電圧値Vdata0を補正した電圧値Vdata1は次の式(107)で表される。
Figure 0005012774
・・・(107)
最後に、閾値電圧Vthは、式(105)で定義したオフセット電圧Voffsetを用い、緩和時間t0におけるオートゼロ法により、次の式(108)で表される。
Vth=Vmeas(t0)−Voffset ・・・(108)
そして、補正した電圧値(補正電圧信号)Vdataは、次の式(109)によって表される。この電圧値Vdataがデータドライバ22からデータラインLd1に印加される電圧信号(駆動信号)の電圧値となる。
Vdata=Vdata1+Vth ・・・(109)
次に、データドライバ22の構成の詳細について説明する。図5は、図1に示すデータドライバ22の具体的な構成を示すブロック図である。データドライバ22は、図5に示すように、シフトレジスタ111と、データレジスタブロック112と、バッファ113(1)〜113(m),119(1)〜119(m)と、ADC114(1)〜114(m)と、レベルシフタ(図中、「LS」と記す。)115(1)〜115(m),117(1)〜117(m)と、データラッチ部(図中、「D-Latch」と記す。)116(1)〜116(m)と、VDAC118(1)〜118(m)と、スイッチSw1(1)〜Sw1(m),Sw2(1)〜Sw2(m),Sw3(1)〜Sw3(m),Sw4(1)〜Sw4(m),Sw5(1)〜Sw5(m)と、を備える。Sw3(1)〜Sw3(m)は、切換部に相当するものである。
シフトレジスタ111は、制御部16からスタートパルスSP2が供給され、供給されたスタートパルスSP2をシフトして、シフト信号を順次、データレジスタブロック112に供給するものである。
データレジスタブロック112は、m個のレジスタ(図示せず)によって構成されたものである。データレジスタブロック112は、制御部16から画像データに対応するデジタルデータDin(i)(i=1〜m)が供給され、シフトレジスタ111から供給されたシフト信号に従って、これらのデジタルデータDin(i)を、順次、シフトして各レジスタに保持する。
バッファ113(i)(i=1〜m)は、それぞれ、データラインLdi(i=1〜m)の電圧をアナログデータとしてADC114(i)に印加するためのバッファ回路である。
ADC114(i)は、アナログ−デジタル変換器であり、それぞれ、バッファ113(i)から印加されたアナログデータをデジタルデータの出力信号Dout(i)に変換する。ADC114(i)は、データラインLdi(i=1〜m)の電圧を測定する測定器(電圧測定部)として用いられる。
レベルシフタ115(i)は、それぞれ、ADC114(i)が変換したデジタルデータを回路の電源電圧に合わせるようにレベルシフトするものである。
データラッチ部116(i)は、それぞれ、供給されたデータ信号を保持するためのものである。データラッチ部116(i)は、制御部16から供給されたデータラッチパルスDLpulseの立ち上がりタイミングでデータ信号をラッチする。
レベルシフタ117(i)は、それぞれ、データラッチ部116(i)が保持したデータを回路の電源電圧に合わせるようにレベルシフトするものである。
VDAC(DAC;Digital Analog Converter)118(i)は、デジタルデータをアナログ電圧に変換するデジタル−アナログ変換器である。VDAC118(i)は、レベルシフタ117(i)がレベルシフトしたデジタルデータDin(i)をアナログ電圧に変換して、バッファ119(i)を介して各データラインLdiに出力するものであり、駆動信号印加部に相当する。
図6は、図5に示すVDAC118の構成と機能を説明するための図である。図6(a)に示すように、VDAC118(i)は、階調電圧生成回路118−1と、階調電圧選択回路118−2と、を有する。
階調電圧生成回路118−1は、VDAC118に入力されるデジタル信号のビット数に対応した数の階調電圧(アナログ電圧)を生成するものである。入力されるデジタル信号が図6(a)に示す10ビット(D0−D9)の場合、階調電圧生成回路118−1は、1024個の階調電圧VD0〜VD1023を生成する。
階調電圧生成回路118−1は、VD1設定回路118−3と、VD1023設定回路118−4と、抵抗R2と、ラダー抵抗部118−5と、を有する。
VD1設定回路118−3は、制御部16から制御信号VL_SELが供給され、電圧VD0が印加されて、階調電圧VD1の電圧値を設定する回路である。電圧VD0は、最低階調電圧であり、例えば電源電圧ELVSSと同じ電圧に設定される。
VD1設定回路118−3は、図6(b)に示すように、抵抗R3と、複数の抵抗R4−1〜R4−127と、VD1選択回路118−6と、を有する。
抵抗R3と抵抗R4−1〜R4−127とは直列接続された分圧抵抗である。抵抗R3の一端には、電圧VD0が印加される。抵抗R4−127の一端は、抵抗R2の一端に接続される。この抵抗R3と抵抗R4−1との接続点の電圧を電圧VA0、・・・、抵抗R4−127と抵抗R2との接続点の電圧を電圧VA127とする。
VD1選択回路118−6は、制御部16から供給された制御信号VL_SELに基づいて、電圧VA0〜VA127のうちから、いずれかの電圧を選択する回路であり、選択した電圧を階調電圧VD1として出力する。ここで、VD1設定回路118−3は、階調電圧VD1を閾値電圧Vth0に対応する値に設定する。
VD1023設定回路118−4は、制御部16から制御信号VH_SELが供給され、電圧DVSSが印加されて最高階調電圧VD1023の電圧値を設定する回路である。
VD1023設定回路118−4は、図6(b)に示すように、複数の抵抗R5−1〜R5−127と、抵抗R6と、VD1023選択回路118−7と、を有する。
抵抗R5−1〜R5−127と抵抗R6とは直列接続された分圧抵抗である。抵抗R5−1の一端は、抵抗R2の他端に接続され、抵抗R6の一端には、電圧DVSSが印加される。この抵抗R2と抵抗R5−1との接続点の電圧を電圧VB0、・・・、抵抗R5−127と抵抗R6との接続点の電圧を電圧VB127とする。
VD1023選択回路118−7は、制御部16から供給された制御信号VH_SELに基づいて、電圧VB0〜VB127のうちから、いずれかの電圧を選択し、選択した電圧を階調電圧VD1023として出力する回路である。
ラダー抵抗部118−5は、直列に接続された複数(例えば、1022個)のラダー抵抗R1−1〜R1−1022を備えたものであり、各ラダー抵抗R1−1〜R1−1022は、同じ抵抗値を有している。
ラダー抵抗R1−1の一端は、VD1設定回路118−3の出力端に接続されて電圧VD1が印加される。ラダー抵抗R1−1022の一端は、VD1023設定回路118−4の出力端に接続されて、電圧VD1023が印加される。
そして、ラダー抵抗R1−1〜R1−1022は、電圧VD1〜VD1023を均等に分割し、ラダー抵抗部118−5は、均等に分割した電圧を、等間隔の階調電圧VD2〜VD1022として階調電圧選択回路118−2に出力する。
階調電圧選択回路118−2は、レベルシフタ117(i)がレベルシフトしたデジタル信号をデジタル信号D0〜D9として入力され、階調電圧生成回路118−1から供給された各階調電圧VD2〜VD1022を、入力されたデジタル信号D0〜D9の値に応じて選択し、選択した階調電圧をVDAC118の出力電圧VOUTとして出力するものである。
このようにして、VDAC118(i)は、入力されたデジタル信号を、デジタル信号の階調値に対応したアナログ電圧に変換する。
本実施形態においては、VDAC118に入力されるデジタル信号の値は、画像データのビット数に応じた全階調範囲より狭い範囲に設定され、VDAC118(i)が出力する出力電圧VOUTの電圧範囲は、階調電圧生成回路118−1によって生成する全階調電圧VD0〜VD1023のうちの一部の電圧範囲に設定されている。
そして、上述のように、本実施形態においては、供給された画像データに対して、概略、閾値電圧Vthの値に応じた補正を行う。すなわち、出力電圧VOUTの電圧範囲の幅は変わらず、第1階調に対応する電圧範囲の開始電圧の値が閾値電圧Vthの変動量(ΔVth)に応じた値だけシフトされて、全階調電圧VD0〜VD1023のうちの電圧範囲がシフトする。
しかるに、階調電圧生成回路118−1によって設定される各階調電圧VD1〜VD1023は等間隔の値に設定されているため、出力電圧VOUTの電圧範囲がシフトしても、画像データの階調値に対するVDAC118(i)の出力電圧の変化特性を一定に維持することができる。
なお、画像データの階調値がゼロであるとき、VDAC118(i)はゼロ階調に対応する最低階調電圧VD0を出力する。このときは黒表示であって有機EL素子101を発光させないため、上記の閾値電圧Vthの値に応じた補正を行う必要がないため、階調電圧VD0は一定の電圧値に設定される。
図5に示すADC114(i)とVDAC118(i)とは、例えば同一のビット幅を有して、1階調に対応する電圧幅が同一の値に設定されている。
バッファ119(i)は、それぞれ、VDAC118(i)から出力されたアナログ電圧をデータラインLdiに出力するためのバッファ回路である。
スイッチSw1(i)は、それぞれ、データラインLdiとバッファ119(i)の出力端との間を接続、遮断するスイッチである。
データラインLdiに電圧値Vdataを有する電圧信号を印加するとき、スイッチSw1(i)は、それぞれ、制御部16から、スイッチ制御信号S1としてOn1信号が供給されてオンし(閉じ)、バッファ119(i)の出力端とデータラインLdiとを接続する。
データラインLdiへの電圧値Vdataの電圧信号の印加が終了すると、スイッチSw1(i)は、それぞれ、制御部16から、スイッチ制御信号S1としてOff1信号が供給されてオフし(開き)、バッファ119(i)の出力端とデータラインLdiとの間を遮断する。
スイッチSw2(i)は、それぞれ、データラインLdiとバッファ113(i)の入力端との間を接続、遮断するスイッチである。
オートゼロ法によるデータラインLdiの電圧測定を行うとき、スイッチSw2(i)は、それぞれ、制御部16から、スイッチ制御信号S2としてOn2信号が供給されてオンし、データラインLdiとバッファ113(i)の入力端との間を接続する。
データラインLdiの電圧測定が終了すると、スイッチSw2(i)は、それぞれ、制御部16から、スイッチ制御信号S2としてOff2信号が供給されてオフし、データラインLdiとバッファ113(i)の出力端との間を遮断する。
スイッチSw3(i)は、それぞれ、データラインLdiとアナログ電源14の基準電圧Vrefの出力端との間を接続、遮断するスイッチである。
データラインLdiに基準電圧Vrefを印加するとき、スイッチSw3(i)は、それぞれ、制御部16から、スイッチ制御信号S3としてOn3信号が供給されてオンし、アナログ電源14の基準電圧Vrefの出力端とデータラインLdiとを接続する。
On3信号は上記のオートゼロ法による測定を行うために、基準電圧Vrefを印加する短期間にのみ供給される。その後、スイッチSw3(i)は、それぞれ、制御部16から、スイッチ制御信号S3としてOff3信号が供給されて各スイッチSw3(i)はオフし、アナログ電源14の基準電圧Vrefの出力端とデータラインLdiとの間を遮断する。
スイッチSw4(1)は、データラッチ部116(1)の出力端と、スイッチSw6の一端又はレベルシフタ117(1)との接続切り換えを行うスイッチであり、front端子とDAC側端子とを有している。front端子は、スイッチSw6の一端に接続された端子であり、DAC側端子は、レベルシフタ117(1)に接続された端子である。
また、スイッチSw4(i)(i=2〜m)は、それぞれ、データラッチ部116(i)の出力端と、スイッチSw5(i−1)の入力端又はレベルシフタ117(i)と、の接続切り換えを行うスイッチであり、front端子とDAC側端子とを有している。
スイッチSw4(2)〜(m)のfront端子は、それぞれ、スイッチSw5(1)〜(m−1)と接続するための端子であり、DAC側端子は、それぞれ、レベルシフタ117(2)〜117(m)に接続された端子である。
測定電圧Vmeas(t)を、出力信号Dout(1)〜Dout(m)として、制御部16に出力するとき、スイッチSw4(i)(i=1〜m)は、制御部16から、それぞれ、スイッチ制御信号S4としてConnect_front信号が供給される。
スイッチSw4(1)は、制御部16からConnect_front信号が供給されて、データラッチ部116(i)の出力端とfront端子とを接続する。
スイッチSw4(i)(i=2〜m)は、制御部16からConnect_front信号が供給されて、それぞれ、データラッチ部116(i)の出力端とfront端子とを接続する。
また、各データラインLdiへの電圧値Vdataの電圧信号の印加が行われるとき、スイッチSw4(i)(i=1〜m)は、それぞれ、制御部16から、スイッチ制御信号S4としてConnect_DAC信号が供給されて、データラッチ部116(i)の出力端とDAC側端子とを接続する。
スイッチSw5(i)は、それぞれ、データラッチ部116(i)の入力端と、データレジスタブロック112、レベルシフタ115(i)、及びスイッチSw4(i)のいずれか1つのfront端子と、の間の接続切換を行うスイッチである。
スイッチSw5(i)は、制御部16から、スイッチ制御信号S5として、それぞれ、Connect_ADC信号が供給されて、データラッチ部116(i)の入力端と、レベルシフタ115(i)の出力端とを接続する。
スイッチSw5(i)は、制御部16から、スイッチ制御信号S5として、それぞれ、Connect_rear信号が供給されて、データラッチ部116(i)の入力端と、スイッチSw4(i+1)のfront端子とを接続する。
スイッチSw5(i)は、制御部16から、スイッチ制御信号S5として、それぞれ、Connect_DRB信号が供給されて、データラッチ部116(i)の入力端と、データレジスタブロック112の出力端と、を接続する。
スイッチSw6は、スイッチSw4(1)のfront端子と、制御部16との間を接続、遮断するスイッチである。
測定電圧Vmeas(t)を、出力信号Dout(1)〜Dout(m)として、制御部16に出力するとき、スイッチSw6は、制御部16から、スイッチ制御信号S6として、On6信号が供給されてオンし、スイッチSw4(1)のfront端子と制御部16とを接続する。
測定電圧Vmeas(t)をすべて出力すると、スイッチSw6は、制御部16から、スイッチ制御信号S6として、Off6信号が供給されてオフし、スイッチSw4(1)のfront端子と制御部16との間を遮断する。
図1に戻り、アノード回路12は、アノードラインLaを介して有機ELパネル21に電圧を印加して電流を供給するためのものである。
アナログ電源14は、データドライバ22に基準電圧Vref,電圧DVSS,VD0を印加するための電源である。
基準電圧Vrefは、オートゼロ法によるデータラインLd1の電圧測定の際、各画素21(i,j)から電流を引き込むように、データドライバ22に印加される。基準電圧Vrefは、アノード回路12から印加される電源電圧ELVSSに対して負極性の電圧であり、電源電圧ELVSSに対する電位差の絶対値が各画素21(i,j)のトランジスタT3の閾値電圧Vthよりも絶対値で大きな値に設定される。
アナログ電圧DVSSとVD0とは、バッファ113(i),119(i)、ADC114(i)、VDAC118(i)を駆動するためのアナログ電圧である。アナログ電圧DVSSは、アノード回路12から印加される電源電圧ELVSSに対して負極性の電圧であり、例えば−12V程度に設定される。
ロジック電源15は、データドライバ22に電圧LVSS,LVDDを印加するための電源である。電圧LVSS,LVDDは、データドライバ22のデータラッチ部116(i)、データレジスタブロック、シフトレジスタを駆動するためのロジック電圧である。尚、各電圧DVSS,VD0,LVSS,LVDDは、例えば、(DVSS−VD0)<(LVSS−LVDD)に設定される。
制御部16は、各データを格納し、格納したデータに基づいて各部を制御するものである。なお、上述のように、本実施形態における制御部16は、供給されたデジタル信号の画像データに対して種々の補正を行ったデジタルデータDin(i)をデータドライバ22に供給する構成を有する。制御部16内での演算等の処理はデジタル値に対して行われるものである。
制御部16は、例えば、表示装置1の出荷時等の初期段階において、各部を制御して、データドライバ22を介して、オートゼロ法によるデータラインLdiの電圧測定を行い、すべての画素21(i,j)に対応する測定電圧Vmeas(t1),Vmeas(t2),Vmeas(t3)を取得する。
そして、制御部16は、式(103)に従って演算を行うことにより、特性パラメータとして、各画素21(i,j)のトランジスタT3の(初期)閾値電圧Vth0,画素駆動回路DCのC/β値を取得し、さらに、平均値<C/β>を取得し、式(105)に従って演算を行うことにより、オフセット電圧Voffsetを取得する。
次いで、画像データが供給される実使用時において、制御部16は、各部を制御して、データドライバ22を介して、オートゼロ法によるデータラインLdiの電圧測定を行い、すべての画素21(i,j)に対応する測定電圧Vmeas(t0)を取得する。
制御部16は、供給された画像データの電圧データに対し、RGB毎に画像データの階調値に対するデータ値(電圧振幅)の変換を行って電圧値Vdata0を取得する。
カラー表示においては、RGB各々が最高階調であるときに白表示となるようにする必要がある。しかし、画素21(i,j)のRGB各色の有機EL素子101は、通常、供給された電流の電流値に対する発光輝度の特性が異なる。
このため、画像データの階調値に対してRGB各色の有機EL素子101に供給される電流の電流値を、RGBの各々が最高階調であるときに白表示となる互いに異なる値とするように、制御部16において、RGB毎に画像データの階調値に対する電圧振幅の変換を行う。
制御部16は、すべての画素21(i,j)について、このような電圧振幅の変換を行って電圧値Vdata0を取得する。電圧値Vdata0を取得すると、制御部16は、式(106),(107)に従って演算を行うことにより、(Δβ/β0)に基づいて補正した電圧値Vdata1を取得する。
制御部16は、式(108),(109)に従って演算を行い、最終出力電圧として、閾値電圧Vthに基づく電圧値Vdataを取得する。具体的に、制御部16は、閾値電圧Vth相当分のビット加算をすることにより電圧値Vdata1を補正し、電圧値Vdataを取得する。
制御部16は、補正後のすべての画素21(i,j)に対応する画像データVdataを、デジタルデータDin(1)〜Din(m)として、1行毎にデータドライバ22に出力する。
図7は、図1に示す制御部の構成を示すブロック図であり、図8は、図7に示すメモリの各格納領域を示す図である。制御部16は、上記のような処理を行うため、図7に示すように、CPU121と、メモリ122と、LUT123と、を備える。
CPU(Central Processing Unit)121は、実際に、アノード回路12、セレクトドライバ13、データドライバ22の制御、各種演算を行うものである。
メモリ122は、ROM(Read Only Memory)、RAM(Random Access Memory)等によって構成されたものであり、CPU121が実行する各処理プログラムを格納するとともに、処理に必要な各種データを格納する。
メモリ122は、各種データを格納する領域として、図8に示すように、画素データ格納領域122aと、<C/β>格納領域122bと、オフセット電圧(Voffset)格納領域122cと、を備える。
画素データ格納領域122aは、画素21(i,j)毎に、測定電圧Vmeas(t1),Vmeas(t2),Vmeas(t3)、ΔVmeas、閾値電圧Vth0、Vth、C/β、Δβ/β0の各データを格納する領域である。
<C/β>格納領域122bは、各画素21(i,j)のC/βの平均値<C/β>を格納する領域である。
オフセット電圧格納領域122cは、式(105)によって定義されたオフセット電圧Voffsetを格納する領域である。
LUT(Look Up Table)123は、供給された画像データに対してRGB(R;Red、G;Green、B;Blue)各色毎に電圧振幅の変換を行うためのテーブルであり、予め設定されたものである。
制御部16は、このLUT123を参照することにより、供給された画像データの電圧データに対し、RGB毎にデータ値(電圧振幅)の変換を行う。
次に、図9は、VDAC118(i)を10ビットとしてデータ変換を行う場合のLUT123における画像データの変換特性を示す図であり、図10は、LUT123における画像データ変換特性を説明するための図である。
この例では、青(B)>赤(R)>緑(G)の順にデータ値(電圧振幅)が異なっている。まず、図9の横軸は画像データの階調値であり、画像データが10ビットの場合を示す。
図9の縦軸はLUT123によって画像データを変換した変換データの階調値を示す。この変換データに基づいてRGBの電圧振幅が設定される。なお、画像データの階調値に対する変換データの階調値の変換特性はLUT123に予め設定されているものである。図9(a)は、画像データの階調値に対して変換データの階調値が直線的(リニア)な関係に設定される場合を示している。
また、図9(b)は、画像データの階調値に対して変換データの階調値が曲線的な、ガンマ特性を有するように設定されている場合を示している。LUT123における画像データの階調値に対する変換データの階調値の関係は、必要に応じて任意に設定することができる。
ここで、データドライバ22のVDAC118(i)は、10ビットの構成を有している場合、0〜1023の入力データを受けることができるものである。しかし、LUT123によって変換した後の変換データは、最大値が600程度に設定されている。これは以下の理由によるものである。
図10は、画像データの階調値に対する、データドライバ22へ入力されるデジタルデータDin(i)、すなわち、制御部16から出力されるデジタルデータDin(i)の階調値を示したものである。
ここで、図10(a)は図9(a)に対応し、図10(b)は図9(b)に対応するものである。上述のように、本実施形態においては、制御部16において、供給された画像データに対して、概略、閾値電圧Vthの値に応じた補正を行う。
この補正は、式(109)に示すように、画像データに対応し、電流増幅率βのバラツキに応じた補正を行ったデータに対して、閾値電圧Vthに相当する量を加算することによって行われるものである。
ここで、上記のように、データドライバ22のVDAC118における階調電圧VD1は閾値電圧Vthの初期値Vth0に対応する値に設定されるため、補正によって加算する量は、閾値電圧Vthの初期値Vth0からの変化量ΔVthに相当する量となる。
そして、制御部16から出力されるデジタルデータDin(i)の階調値がデータドライバ22のVDAC118(i)の入力可能範囲(0〜1023)内になければならない。
このために、LUT123によって変換した後の変換データの階調値の最大値は、データドライバ22のVDAC118(i)の入力可能範囲から、補正によって加算される量を減じた値に設定されている。
なお、補正によって加算される量は閾値電圧Vthの変化量ΔVthに対応したものであるから一定の量ではなく、使用時間の経過に応じて次第に増加するものである。
よって、LUT123による変換データの階調値の最大値は、例えば、表示装置1の予想される使用時間に基づいて補正によって加算される量の最大値を予測して、決定される。
なお、画像データの階調値がゼロで黒表示であるときは、有機EL素子101を発光させない状態であるため、上記の補正を行う必要がない。このため、黒表示の画像データがゼロ階調である場合、制御部16は、LUT123を参照することなく、そのままゼロ階調をデータドライバ22に供給する。
次に本実施形態に係る表示装置1の動作を説明する。
初期段階において、オートゼロ法による各データラインLdiの電圧測定を行う場合、制御部16は、電圧ELVSSをアノードラインLaに印加するように、アノード回路12を制御する。
図11は、オートゼロ法による電圧測定を行う場合の各部の動作を示すタイミングチャートである。制御部16は、図11に示すように、時刻t10において、セレクトドライバ13に、スタートパルスSP1を供給する。セレクトドライバ13は、セレクトラインLs1に、VgHレベルのGate(1)信号を出力する。
セレクトドライバ13がセレクトラインLs1にVgHレベルのGate(1)信号を出力すると、第1行目の画素11(i,j)のトランジスタT1,T2はオンする。トランジスタT1がオンすると、トランジスタT3のゲート−ドレイン間が接続されてトランジスタT3は、ダイオード接続状態となる。
また、制御部16は、時刻t10において、データドライバ22に、スイッチ制御信号S1〜S6として、それぞれ、Off1,Off2,On3,Connect_front,Connect_ADC,Off6の各信号を供給する。
スイッチSw4(1)は、図12(a)に示すように、制御部16からConnect_front信号が供給されて、データラッチ部116(1)の出力端とfront端子とを接続し、スイッチSw4(2)〜Sw4(m)は、それぞれ、データラッチ部116(i)の出力端とfront端子とを接続する。
スイッチSw5(1)〜Sw5(m)は、図12(a)に示すように、制御部16からConnect_ADC信号が供給されて、それぞれ、データラッチ部116(1)〜116(m)の入力端と、レベルシフタ115(1)〜115(m)の出力端とを接続する。
図13は、オートゼロ法による電圧測定を行う場合の各スイッチの接続関係を示す図である。スイッチSw1(1)〜Sw1(m),Sw2(1)〜Sw2(m)は、それぞれ、制御部16からOff1,Off2信号が供給されてオフする。また、スイッチSw3(1)〜Sw3(m)は、それぞれ、制御部16からOn3信号が供給されてオンする。
アナログ電源14の基準電圧Vrefが負であるため、トランジスタT1〜T3がオンすれば、アナログ電源14は、第1行目の画素21(1,1)〜21(1,m)から各データラインLdiを介して電流Idを引き込む。
このとき、第1行目の画素21(1,1)〜21(m,1)の有機EL素子101はカソード側の電位がVcathであり、アノード側はVcathより負電位になって逆バイアスとなっているため、電流は流れず、発光しない。
また、スイッチSw1(1)〜Sw1(m),Sw2(1)〜Sw2(m)がオフしているため、アナログ電源14が引き込んだ電流Idは、バッファ113(1)〜113(m),119(1)〜119(m)には流れ込まない。
このため、電流Idは、図13(a)に示すように、第1行目の画素21(1,j)〜21(m,j)のトランジスタT3,T2から各データラインLdiを経由してアナログ電源14へと流れる。
電流Idが流れると、各画素21(1,j)〜21(m,j)のストレージ容量Csは、基準電圧Vrefに基づく電圧で充電される。
そして、時刻t11において、これらの容量が基準電圧Vrefで充電されると、制御部16は、データドライバ22に、スイッチ制御信号S3としてOff3信号を供給する。
制御部16からOff3信号が供給されると、図13(b)に示すように、それぞれ、スイッチSw3(i)はオフする。また、スイッチSw1(i),Sw2(i)は、それぞれ、オフしたままであり、有機ELパネル21とデータドライバ22との間の接続が遮断される。これにより、データラインLdiはハイインピーダンス(HZ)状態になる。
データラインLdiはハイインピーダンス状態になった直後においては、ストレージ容量Csに蓄積された電荷が直前の値に保持され、これによりトランジスタT3がオン状態に維持される。
これにより、トランジスタT3のドレイン−ソース間に電流が流れ続けて、トランジスタT3のソース端子側の電位がドレイン端子側の電位に近づくように徐々に上昇していき、トランジスタT3のドレイン−ソース間に流れる電流の電流値が減少していく。
これに伴って、ストレージ容量Csに蓄積された電荷の一部が徐々に放電されていき、ストレージ容量Csの両端間の電圧が減少していく。これによりトランジスタT3のゲート電圧Vgsが徐々に低下していき、これに応じて、データラインLdiの電圧の絶対値は基準電圧Vrefから徐々に低下していく。
時刻t11から、予め設定された緩和時間tが経過した時刻t12において、制御部16は、データドライバ22に、スイッチ制御信号S2としてOn2信号を供給する。このときの緩和時間tは、C/(βt)<1の条件を満たすt1に設定される。
図13(c)に示すように、スイッチSw2(i)は、それぞれ、制御部16からOn2信号が供給されてオンし、ADC114(i)は、それぞれ、データラインLdiの電圧値を測定電圧Vmeas(t1)としてを取得する。
レベルシフタ115(i)は、それぞれ、ADC114(i)が取得した測定電圧Vmeas(t1)をレベルシフトする。
図12(a)に示すように、それぞれ、データラッチ部116(1)〜116(m)の入力端と、レベルシフタ115(1)〜115(m)の出力端とがスイッチSw5(1)〜Sw5(m)を介して接続されているため、レベルシフタ115(1)〜115(m)がそれぞれレベルシフトした測定電圧Vmeas(t1)は、データラッチ部116(1)〜116(m)に供給される。
データラッチ部116(1)〜116(m)は、それぞれ、供給された測定電圧Vmeas(t1)を保持する。制御部16は、データラッチパルスDLpulseをデータドライバ22に出力する。
Gate(1)信号が立ち下がる時刻t13において、制御部16は、データドライバ22に、スイッチ制御信号S6として、On6信号を供給し、スイッチSw6は、図12(b)に示すように、オンする。
この図12(b)に示すように、データラッチ部116(i)の出力端とスイッチSw6(i)の一端とがスイッチSw4(1)のfront端子を介して接続され、それぞれ、データラッチ部116(2)〜116(m)の出力端と、スイッチSw5(1)〜Sw5(m−1)の入力端と、がスイッチSw4(2)〜Sw4(m)のfront端子を介して接続されている。
このため、データラッチ部116(1)〜116(m)は、制御部16からDLpulseが供給される毎に、保持した第1行目の画素21(1,1)〜21(m,1)に対応するデータラインLdi(i=1〜m)の測定電圧Vmeas(t1)を、順次、転送し、データDout(1)〜Dout(m)として制御部16に出力する。
制御部16は、このデータDout(1)〜Dout(m)を取得して、図8に示すメモリ122の画素データ格納領域122aに格納する。このようにして、第1行目の画素21(1,1)〜21(m,1)の電圧測定が終了する。
時刻t20において、Gate(2)信号が立ち上がると、制御部16は、同様にして、データドライバ22に、スイッチ制御信号S1〜S6を供給し、第2行目の画素21(1,2)〜21(m,2)に対応するデータラインLdi(i=1〜m)の電圧測定を行う。
そして、第n行目の画素21(1,n)〜21(m,n)に対応したデータラインLdi(i=1〜m)の電圧測定を行うことにより、時間t1におけるすべての電圧測定が終了する。
次に、制御部16は、同じように、緩和時間tをt2に設定して各画素21(i,j)に対応したデータラインLdiの電圧測定を行う。制御部16は、緩和時間t2における各画素21(i,j)に対応したデータラインLdiの測定電圧Vmeas(t2)を取得し、メモリ122の画素データ格納領域122aに格納する。
次に、制御部16は、同じように、緩和時間tをt3に設定して各画素21(i,j)に対応したデータラインLdiの電圧測定を行う。制御部16は、緩和時間t3における各画素21(i,j)に対応したデータラインLdiの測定電圧Vmeas(t3)を取得し、メモリ122の画素データ格納領域122aに格納する。
図14は、補正パラメータを取得するときに制御部が実行する駆動シーケンスを説明するための図である。制御部16は、測定電圧Vmeas(t1),Vmeas(t2),Vmeas(t3)を取得すると、図14に示す駆動シーケンスに従って演算を行い、補正パラメータを取得する。
即ち、制御部16は、メモリ122の各画素データ格納領域122aから、画素21(1,1)に対応したデータラインLdiの測定電圧Vmeas(t1),Vmeas(t2)を読み出す(ステップS11)。
そして、制御部16は、式(103)に従って演算を行い、画素21(1,1)に対応した閾値電圧Vth0、C/βを取得する(ステップS12)。
制御部16は、この処理を全画素21(i,j)について行い、全画素21(i,j)に対応した閾値電圧Vth0とC/βとを取得すると、全画素21(i,j)のC/βの平均値<C/β>を取得し(ステップS13)、緩和時間t=t0を決定する。
そして、制御部16は、式(105)によって定義されたオフセット電圧Voffsetを取得する(ステップS14)。
制御部16は、取得した平均値<C/β>、オフセット電圧Voffsetを、それぞれ、メモリ122の<C/β>格納領域122b、オフセット電圧格納領域122cに格納する。
制御部16は、メモリ122の各画素データ格納領域122aから、画素21(1,1)の測定電圧Vmeas(t3)を読み出す(ステップS15)。
制御部16は、各画素21(i,j)の測定電圧Vmeas(t3)を用い、式(106)を変形して演算を行い、各画素21(i,j)のΔβ/βを取得する(ステップS16)。
制御部16は、取得したΔβ/β0を、メモリ122の各画素データ格納領域122aに格納する。
図15は、供給された画像データに応じた電圧信号を補正してデータドライバに出力するときに制御部が実行する駆動シーケンスを説明するための図である。実使用時、制御部16に画像データが供給される。制御部16は、図15に示す駆動シーケンスに従って、画像データに応じた電圧信号の電圧値Vdata0を補正する。
制御部16は、図11に示すタイミングチャートに従って各部を制御し、データドライバ22から、緩和時間t=t0における測定電圧Vmeas(t0)を取得する(ステップS21)。制御部16は、取得した測定電圧Vmeas(t0)をメモリ122の画素データ格納領域122aに格納する。
制御部16は、デジタル信号からなる画像データが入力され、画像データに対してLUT123を参照して、RGB毎にデータ値(電圧振幅)を変換して、原階調信号として各画素21(i,j)に対する電圧値Vdata0を生成する(ステップS22)。
尚、原階調信号の最大値は、VDAC118(i)の入力範囲における最大値から上述の閾値電圧Vth等の特性パラメータに基づく補正量を減じた値に等しいか、それより小さい値に設定されている。
制御部16は、βのバラツキの補正パラメータとして、Δβ/βを用い、式(107)に従って乗算を行い、電圧値Vdata1を取得する(ステップS23)。
制御部16は、メモリ122のオフセット電圧格納領域122cから、オフセット電圧Voffsetを読み出し、式(108)に従って測定電圧Vmeas(t0)と負のオフセット電圧Voffsetとを加算し、補正量としての閾値電圧Vthを取得する(ステップS24)。
制御部16は、式(109)に従って、電圧値Vdata1と閾値電圧Vthとを加算して、補正階調信号としての電圧値Vdataを取得する(ステップS25)。
制御部16は、このような駆動シーケンスを1画素毎に対応して行う。そして、制御部16は、電圧値VdataをデータDin(1)〜Din(m)として、行毎にデータドライバ22に出力する。
図16は、実使用時の各部の動作を示すタイミングチャートである。制御部16は、図16に示すデータ出力タイミングチャートに従って各部を制御し、データDin(1)〜Din(m)をデータドライバ22に出力する。
制御部16は、時刻t30において、データドライバ22に、スイッチ制御信号S1〜S6として、それぞれ、Off1,Off2,Off3,Connect_DAC,Connect_DRB,Off6信号を供給する。
図17は、電圧信号を書き込むときの各スイッチの接続関係を示す図である。図17に示すように、Sw2(i),Sw3(i)は、それぞれ、制御部16から、Off2,Off3信号が供給されてオフし、バッファ113(i)とデータラインLdiとの間、アナログ電源14とデータラインLsiとの間が遮断される。
スイッチSw1(i)は、それぞれ、制御部16から、On1信号が供給されてオンし、バッファ119(i)を介してVDAC118(i)とデータラインLsiとが接続される。
図18は、制御部からデータドライバにデータを入力するときの各スイッチの接続関係を示す図である。図18に示すように、スイッチSw5(i)は、それぞれ、制御部16から、Connect_DRB信号が供給されて、データラッチ部116(i)の入力端と、データレジスタブロック112の出力端と、を接続する。
スイッチSw4(i)(i=1〜m)は、それぞれ、制御部16から、Connect_DAC信号が供給されて、データラッチ部116(i)の出力端とDAC側端子とを接続する。
図5に示すスイッチSw6は、制御部16から、Off6信号が供給されてオフし、データラッチ部116(1)と制御部16との間が遮断される。
制御部16は、時刻t31において、スタートパルスSP2を立ち上げ、時刻t32において、スタートパルスSP2をLoレベルに立ち下げる。
スタートパルスSP2がLoレベルに立ち下がると、データドライバ22のシフトレジスタ111は、クロック信号に従って、このスタートパルスSP2を、順次、シフトし、データレジスタブロック112にシフト信号を供給する。
データレジスタブロック112は、このシフト信号が供給されて、順次、データDin(1)〜Din(m)を取り込む。
時刻t33において、Gate(1)信号がVgHレベルに立ち上がると、画素21(1,1)〜21(m,1)の各トランジスタT1,T2はオンする。
制御部16は、データラッチパルスDLpulseを立ち上げ、データドライバ22のデータラッチ部116(i)は、データラッチパルスDLpulseの立ち上がりタイミングにて、データをラッチする。
レベルシフタ117(i)は、それぞれ、データラッチ部116(i)がラッチしたデータに対してレベルシフトを行い、レベルシフトしたデータをVDAC118(i)に供給する。
VDAC118(i)は、このデジタルデータを負のアナログ電圧に変換し、バッファ119(i)を介して、変換した負のアナログ電圧をデータラインLdiに印加する。
データラインLdiに負のアナログ電圧が印加されると、各画素21(1,1)〜21(m,1)の有機EL素子101は逆バイアスとなるために電流は流れず、電流は、アノード回路12から、各画素21(1,1)〜21(m,1)のトランジスタT3,T2、データラインLd1〜Ldmを介して、それぞれ、データドライバ22のVDAC118(i)に流れる。
各画素11(1,1)〜21(m,1)の各トランジスタT1はオンしているため、各トランジスタT3は、ゲート−ドレイン間が接続されて、ダイオード接続される。このため、トランジスタT3は、飽和領域内で動作し、トランジスタT3には、ダイオード特性に応じたドレイン電流Idが流れる。
トランジスタT1がオンし、トランジスタT3にドレイン電流Idが流れるため、トランジスタT3のゲート電圧Vgsは、ドレイン電流Idに対応した電圧に設定され、ストレージ容量Csは、このゲート電圧Vgsで充電される。
このようにしてデータドライバ22は、補正パラメータに基づいて補正された電流を、図17に示すように、各画素21(1,1)〜21(m,1)のトランジスタT3から引き込んで、ストレージ容量Csに、電圧値Vdataに基づくトランジスタT3のゲート電圧Vgsを保持させる。
このようにして第1行目の各画素21(1,1)〜21(m,1)のストレージ容量Csへのデータの書き込みが終了する。
制御部16は、時刻t34になると、DLpulseを立ち下げてスタートパルスSP2を立ち上げ、時刻t35においてスタートパルスSP2を立ち下げて、第2行目の各画素21(1,1)〜21(m,1)のストレージ容量Csへのデータの書き込みを行う。
以下、同様にして、制御部16は、順次、画素21(1,3)〜21(m,3),・・・,21(1,n)〜21(m,n))のストレージ容量Csに、電圧値Vdataに基づく電圧を書き込む。
すべての画素21(i,j)のストレージ容量Csに電圧値Vdataの書き込みが行われ、Gate(n)信号がVgLレベルになると、すべての画素21(i,j)のトランジスタT1,T2がオフする。
すべての画素21(i,j)において、それぞれ、トランジスタT1,T2がオフすると、トランジスタT3は、非選択状態となる。トランジスタT3が非選択状態となると、トランジスタT3のゲート電圧Vgsは、ストレージ容量Csに書き込まれた電圧に保持される。
制御部16は、電圧ELVDDがアノードラインLaに印加されるように、アノード回路12を制御する。この電圧ELVDDは、例えば、15V程度に設定される。
このとき、トランジスタT3のゲート電圧Vgsがストレージ容量Csによって保持されているため、トランジスタT3のドレイン−ソース間には、電圧値Vdataを書き込んだときの書き込み電流と同等の電流値のドレイン電流Idが流れる。
トランジスタT2がオフし、有機EL素子101のアノード側の電位がカソード側の電位より高い状態となっているため、このドレイン電流Idは、有機EL素子101に供給される。
このとき、各画素21(i,j)の有機EL素子101に流れる電流Idは、閾値電圧Vth,βのバラツキに基づいて補正されており、有機EL素子101は、この補正された電流で発光する。
以上説明したように、本実施形態によれば、表示装置1は、緩和時間tとして、(C/β)/t<1を満たす緩和時間t1,t2を選択し、オートゼロ法により、各データラインLdiの電圧測定を複数回行うようにした。
また、表示装置1は、緩和時間tとして、(C/β)/t≧1を満たす時間t3を選択し、オートゼロ法により、各データラインの電圧測定を行うようにして、各画素の画素駆動回路のβのバラツキを示す(Δβ/β0)を取得するようにした。
従って、各画素の特性パラメータとして、閾値電圧Vthと(C/β)値と、βのバラツキを示す(Δβ/β0)とを同時に取得することができる。
このため、βのバラツキを測定するための回路と閾値電圧Vthを測定のための回路を別々に設ける必要がなくなる。そして、表示装置1の駆動システムを簡素化することができる。また、閾値電圧Vthおよび、画素マトリクスのβのバラツキを補正するアクティブ有機EL駆動システムが可能になる。
また、実使用時に供給された画像データに基づく電圧信号の電圧値Vdata0を、取得した(Δβ/β)に基づいて補正することができ、さらに、補正された電圧値Vdata1を、取得した閾値電圧Vthと(C/β)値とに基づいて補正し、電圧値Vdataを取得することができる。
このため、実使用時に供給された画像データに基づく電流を各画素21(i,j)の有機EL素子101に供給することができ、画質の劣化を抑制することができる。
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施形態に限られるものではない。
例えば、上記実施形態では、発光素子を有機EL素子として説明した。しかし、発光素子は、有機EL素子に限られるものではなく、例えば、無機EL素子又はLEDであってもよい。
また、上記実施形態においては、本発明を有機ELパネル21を有する表示装置1に適用した場合について説明したが、本発明はこれに限るものではない。例えば、有機EL素子101による発光素子を有する複数の画素が一方向に配列された、発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用してもよい。この場合、経時劣化や特性のバラツキによる露光状態の劣化を抑制することができる。
上記実施形態では、(C/β)/t<1を満たす緩和時間tとしてt1,t2の2つに設定するようにした。しかし、緩和時間を3つ以上に設定してもよい。
上記実施形態では、制御部16が、供給された画像データに応じた電圧信号の電圧値に対して、LUT123を用いて、RGB毎に電圧振幅の変換を行うようにした。しかし、LUT123を備えずに、制御部16は、演算を行うことにより、このような電圧振幅の変換を行うようにしてもよい。
本発明の実施形態に係る表示装置の構成を示すブロック図である。 図1に示す有機ELパネルとデータドライバの構成を示す図である。 画素駆動回路の書き込み動作時の電圧−電流特性を説明するための図である。 本実施形態におけるオートゼロ法を用いたデータラインの電圧の測定方法を説明するための図である。 図1に示すデータドライバの具体的な構成を示すブロック図である。 図5に示すVDACとADCの構成と機能を説明するための図である。 図1に示す制御部の構成を示すブロック図である。 図7に示すメモリの各格納領域を示す図である。 図7に示すLUTの画像データの変換特性を示す例を示す図である。 図7に示すLUTにおける画像データの変換特性を説明するための図である。 オートゼロ法による電圧測定を行う場合の各部の動作を示すタイミングチャートである。 データドライバから制御部にデータを出力する場合の各スイッチの接続関係を示す図である。 オートゼロ法による電圧測定を行う場合の各スイッチの接続関係を示す図である。 補正パラメータを取得するときに制御部が実行する駆動シーケンスを説明するための図である。 供給された画像データに応じた電圧信号を補正してデータドライバに出力するときに制御部が実行する駆動シーケンスを説明するための図である。 各部の実使用時の各部の動作を示すタイミングチャートである。 電圧信号を書き込むときの各スイッチの接続関係を示す図である。 制御部からデータドライバにデータを入力するときの各スイッチの接続関係を示す図である。
符号の説明
1・・・表示装置、11・・・パネルモジュール、12・・・アノード回路、13・・・セレクトドライバ、14・・・アナログ電源、16・・・制御部、21・・・有機ELパネル、21(i,j)(i=1〜m,j=1〜n)・・・画素、22・・・データドライバ、101・・・有機EL素子(発光素子)、114(1)〜114(m)・・・ADC、118(1)〜118(m)・・・VDAC、Sw1(1)〜Sw1(m),Sw2(1)〜Sw2(m),Sw3(1)〜Sw3(m),Sw4(1)〜Sw4(m),Sw5(1)〜Sw5(m),Sw6・・・スイッチ、121・・・CPU、122・・・メモリ、123・・・LUT、T1〜T3・・・トランジスタ、Cs・・・ストレージ容量、Cel・・・有機EL画素容量、Cp・・・配線寄生容量

Claims (15)

  1. 電流が供給されて発光する発光素子と、該発光素子に供給する電流を制御する駆動素子と該駆動素子に印加される電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える複数の画素を、一端が前記各画素の前記駆動素子の電流路の一端に電気的に接続される複数の信号線を介して駆動制御する画素駆動装置であって、
    前記駆動素子の閾値電圧を超える電圧値を有する基準電圧を出力する電圧印加部と、
    前記信号線の他端の電圧を測定電圧として取得する電圧測定部と、
    前記電圧印加部の出力端と前記各信号線の他端との接続を切り換え、前記信号線の他端と前記電圧印加部を接続して該信号線の他端に前記基準電圧を所定時間印加した後、前記信号線の他端を、前記電圧印加部との接続が遮断された状態に設定する切換部と、
    前記切換部により前記信号線の他端が前記電圧印加部との接続が遮断された状態に設定された時点から、予め設定された複数の異なる緩和時間が経過した後に前記電圧測定部により取得される、複数の前記測定電圧の値に基づく特性パラメータを取得する特性パラメータ取得部と、
    を備え、
    前記特性パラメータ取得部は、
    容量成分C[F]を、前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記画素駆動回路の電流増幅率の設計値をβ0[A/V 2 とし、前記緩和時間をt[sec]としたとき、C/β0)/t<1[V]となる時間で複数の異なる時間[sec]に設定される第1の緩和時間群において、前記電圧測定部により取得される複数の前記測定電圧の値に基づいて、前記各画素の前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率とを、前記特性パラメータにおける第1の特性パラメータとして算出して取得し、
    前記複数の画素における前記容量成分と算出された前記電流増幅率との比率(C/β)の平均値と、(C/β0)/t≧1[V]となる時間に設定される第2の緩和時間において前記電圧測定部により取得される前記測定電圧の値と、前記各画素の閾値電圧の値と、に基づいて、前記電流増幅率の、該電流増幅率の設計値β0に対する偏差をΔβとしたとき、前記偏差Δβの前記電流増幅率の設計値β0に対する比率(Δβ/β0)であるバラツキパラメータを、前記特性パラメータにおける第2の特性パラメータとして算出して取得する
    とを特徴とする画素駆動装置。
  2. 前記特性パラメータ取得部における前記第1の特性パラメータ及び第2の特性パラメータの取得は、前記各画素の前記駆動素子が初期の特性を有している初期状態のときに実行されることを特徴とする請求項に記載の画素駆動装置。
  3. 前記特性パラメータ取得部は、前記第1の緩和時間群をt1[sec]、t2[sec]、該第1の緩和時間群に対応する前記測定電圧をVmeas(t1)[V]、Vmeas(t2)[V]、前記閾値電圧をVth[V]、前記電流増幅率をβ[A/V 2 ]とし、前記2つの測定電圧の値と前記2つの緩和時間の値とを式(1)に代入して演算を行うことにより、前記第1の特性パラメータを取得することを特徴とする請求項1又は2に記載の画素駆動装置。
    Figure 0005012774
    ・・・(1)
  4. 前記特性パラメータ取得部は、前記第2の緩和時間をt3[sec]、該第2の緩和時間に対応する前記測定電圧をVmeas(t3)[V]、前記基準電圧の電圧値をVref[V]、前記各画素の前記閾値電圧をVth[V]、前記複数の画素における前記容量成分と前記電流増幅率との比率の平均値を<C/β>、前記バラツキパラメータをΔβ/β0としたとき、式(2)に基づいて、前記第2の特性パラメータを算出して取得することを特徴とする請求項1乃至のいずれか1項に記載の画素駆動装置。
    Figure 0005012774
    ・・・(2)
  5. 前記特性パラメータ取得部が取得した前記第1の特性パラメータ及び前記第2の特性パラメータに基づいて、供給される画像データに応じた電圧信号の電圧値を補正する電圧信号補正部と、
    前記電圧信号補正部が補正した電圧信号に基づく駆動信号を前記各信号線の一端に印加する駆動信号印加部と、
    を備えることを特徴とする請求項1乃至のいずれか1項に記載の画素駆動装置。
  6. 複数の画素と、該各画素に接続された複数の信号線と、を有し、前記各画素は、電流が供給されて発光する発光素子と、前記各信号線の一端に接続されて前記発光素子に供給する電流を制御する駆動素子と該駆動素子に印加された電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える画素アレイと、
    供給される画像データに応じて、前記複数の信号線の各々を介して、前記各画素を駆動制御する信号線駆動部と、
    を備え、
    前記信号線駆動部は、
    前記各画素の前記駆動素子の閾値電圧を超える電圧値を有する基準電圧を出力する電圧印加部と、
    前記信号線の他端の電圧を測定電圧として取得する電圧測定部と、
    前記電圧印加部の出力端と前記各信号線の他端との接続を切り換え、前記信号線の他端と前記電圧印加部を接続して該信号線の他端に前記基準電圧を所定時間印加した後、前記信号線の他端を、前記電圧印加部との接続が遮断された状態に設定する切換部と、
    前記切換部により前記信号線の他端が前記電圧印加部との接続が遮断された状態に設定された時点から、予め設定された複数の異なる緩和時間が経過した後に前記電圧測定部により取得される、複数の前記測定電圧の値に基づく特性パラメータを取得する特性パラメータ取得部と、
    を備え、
    前記特性パラメータ取得部は、
    容量成分C[F]を、前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記画素駆動回路の電流増幅率の設計値をβ0[A/V 2 とし、前記緩和時間をt[sec]としたとき、C/β0)/t<1[V]となる時間で複数の異なる時間[sec]に設定される第1の緩和時間群において、前記電圧測定部により測定される複数の前記測定電圧の値に基づいて、前記各画素の前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率とを、前記特性パラメータにおける第1の特性パラメータとして算出し、
    前記複数の画素における前記容量成分と算出された前記電流増幅率との比率(C/β)の平均値と、(C/β0)/t≧1[V]となる時間に設定される第2の緩和時間において前記電圧測定部により測定される前記測定電圧の値と、前記各画素の閾値電圧の値と、に基づいて、前記電流増幅率の、該電流増幅率の設計値β0に対する偏差をΔβとしたとき、前記偏差Δβの前記電流増幅率の設計値β0に対する比率(Δβ/β0)であるバラツキパラメータを、前記特性パラメータにおける第2の特性パラメータとして算出して取得する、
    ことを特徴とする発光装置。
  7. 前記画素アレイにおける前記複数の信号線は第1の方向に沿って配列され、
    該画素アレイは、前記第1の方向に直交する第2の方向に沿って配列される複数の走査線を有して、前記複数の画素は前記複数の走査線と前記複数の信号線の各交点近傍に配設され、
    前記各走査線に選択信号を順次印加して、各行の前記各画素を順次選択状態に設定する選択駆動部を有し、
    前記信号線駆動部の前記特性パラメータ取得部は、前記選択状態とされた行に対応する前記各画素の前記第1の特性パラメータ及び前記第2の特性パラメータを取得することを特徴とする請求項に記載の発光装置。
  8. 前記画素駆動回路は、少なくとも、
    電流路の一端に所定の電源電圧が印加され、該電流路の他端が前記発光素子との接続点に接続された第1の薄膜トランジスタと、
    制御端子が前記走査線に接続され、電流路の一端が前記第1の薄膜トランジスタの電流路の一端に接続され、該電流路の他端が前記第1の薄膜トランジスタの制御端子に接続された、第2の薄膜トランジスタと、を備え、
    前記駆動素子は、前記第1の薄膜トランジスタであり、
    前記選択状態において、前記第2の薄膜トランジスタがオン状態となって、前記第1の薄膜トランジスタの電流路の一端と制御端子とが接続され、
    前記選択状態とされた行の前記各画素の前記接続点に、前記電圧印加部より印加される前記基準電圧に応じた電圧が印加され、
    前記電圧測定部は、前記選択状態とされた行の前記各画素の前記接続点の、前記各緩和時間経過後の電圧を、前記信号線を介して、前記測定電圧として取得することを特徴とする請求項に記載の発光装置。
  9. 前記特性パラメータ取得部における前記第1の特性パラメータ及び第2の特性パラメータの取得は、前記各画素の前記駆動素子が初期の特性を有している初期状態のときに実行されることを特徴とする請求項乃至のいずれか1項に記載の発光装置。
  10. 前記特性パラメータ取得部は、前記第1の緩和時間群をt1[sec]、t2[sec]、該第1の緩和時間群に対応する前記測定電圧をVmeas(t1)[V]、Vmeas(t2)[V]、前記閾値電圧をVth[V]、前記電流増幅率をβ[A/V 2 とし、前記2つの測定電圧の値と前記2つの緩和時間の値とを式(3)に代入して演算を行うことにより、前記第1の特性パラメータを取得することを特徴とする請求項乃至のいずれか1項に記載の発光装置。
    Figure 0005012774
    ・・・(3)
  11. 前記特性パラメータ取得部は、前記第2の緩和時間をt3[sec]、該第2の緩和時間に対応する前記測定電圧をVmeas(t3[V])、前記基準電圧の電圧値をVref[V]、前記各画素における前記閾値電圧をVth[V]、前記複数の画素における前記容量成分と前記電流増幅率との比率の平均値を<C/β>、前記バラツキパラメータをΔβ/β0としたとき、式(4)に基づいて、該バラツキパラメータを算出して取得することを特徴とする請求項乃至10のいずれか1項に記載の発光装置。
    Figure 0005012774
    ・・・(4)
  12. 前記特性パラメータ取得部が取得した前記第1の特性パラメータ及び前記第2の特性パラメータに基づいて、供給される画像データに応じた電圧信号の電圧値を補正する電圧信号補正部と、
    前記電圧信号補正部が補正した電圧信号に基づく駆動信号を前記各信号線の他端に印加する電圧信号印加部と、
    を備えることを特徴とする請求項乃至11のいずれか1項に記載の発光装置。
  13. 電流が供給されて発光する発光素子と、該発光素子に供給する電流を制御する駆動素子と該駆動素子に印加される電圧に対応する電荷を蓄積する保持容量とを有する画素駆動回路と、を備える複数の画素を、一端が前記複数の画素の各々の前記駆動素子の電流路の一端に電気的に接続される複数の信号線を介して、前記各画素の特性パラメータに基づいて駆動制御する画素駆動装置における、前記特性パラメータを取得する画素駆動装置における特性パラメータ取得方法であって、
    前記各信号線の他端に電圧印加部を接続して、該電圧印加部より前記各画素の前記駆動素子の閾値電圧を超える電圧値を有する基準電圧を印加するステップと、
    前記各信号線の他端と前記電圧印加部との接続を遮断した後、予め設定された複数の異なる緩和時間が経過した後の前記各信号線の他端の電圧を、複数の測定電圧として取得するステップと、
    容量成分C[F]を、前記信号線に寄生する寄生容量と前記保持容量と前記発光素子に寄生する発光素子容量との合計とし、前記画素駆動回路の電流増幅率の設計値をβ0[A/V 2 とし、前記緩和時間をt[sec]としたとき、C/β0)/t<1[V]となる時間で複数の異なる時間[sec]に設定される第1の緩和時間群において、前記電圧測定部により取得される複数の前記測定電圧の値に基づいて、前記各画素の前記駆動素子の閾値電圧と前記画素駆動回路の電流増幅率とを第1の特性パラメータとして算出するステップと、
    前記複数の画素における前記容量成分と算出された前記電流増幅率との比率(C/β)の平均値と、(C/β0)/t≧1[V]となる時間に設定される第2の緩和時間において前記電圧測定部により取得される前記測定電圧の値と、前記各画素の閾値電圧の値と、に基づいて、前記電流増幅率の、該電流増幅率の設計値β0に対する偏差をΔβとしたとき、前記偏差Δβの前記電流増幅率の設計値β0に対する比率(Δβ/β0)であるバラツキパラメータを第2の特性パラメータとして算出するステップと
    含むことを特徴とする画素駆動装置におけるパラメータ取得方法。
  14. 前記第1の特性パラメータを算出するステップは、前記第1の緩和時間群をt1[sec]、t2[sec]、該第1の緩和時間群に対応する前記測定電圧をVmeas(t1)[V]、Vmeas(t2)[V]、前記閾値電圧をVth[V]、前記電流増幅率をβ[A/V 2 ]とし、前記2つの測定電圧の値と前記2つの緩和時間の値とを式(5)に代入して演算を行うことにより、前記第1の特性パラメータを取得することを特徴とする請求項13に記載の画素駆動装置におけるパラメータ取得方法。
    Figure 0005012774
    ・・・(5)
  15. 前記第2の特性パラメータを算出するステップは、前記第2の緩和時間をt3[sec]、該第2の緩和時間に対応する前記測定電圧をVmeas(t3)[V]、前記基準電圧の電圧値をVref[V]、前記各画素における前記閾値電圧をVth[V]、前記複数の画素における前記容量成分と前記電流増幅率との比率の平均値を<C/β>、前記バラツキパラメータをΔβ/β0としたとき、式(6)に基づいて、前記第2の特性パラメータを算出して取得することを特徴とする請求項13又は14に記載の画素駆動装置におけるパラメータ取得方法。
    Figure 0005012774
    ・・・(6)
JP2008305713A 2008-11-28 2008-11-28 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法 Expired - Fee Related JP5012774B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008305713A JP5012774B2 (ja) 2008-11-28 2008-11-28 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
KR1020107020609A KR101206616B1 (ko) 2008-11-28 2009-11-27 화소 구동 장치, 발광 장치 및 화소 구동 장치의 특성 파라미터 획득 방법
CN2009801093814A CN101978411B (zh) 2008-11-28 2009-11-27 一种像素驱动设备、发光设备和像素驱动设备中的特性参数获取方法
US12/626,731 US8269759B2 (en) 2008-11-28 2009-11-27 Pixel driving device, light emitting device, and property parameter acquisition method in a pixel driving device
PCT/JP2009/070374 WO2010061979A1 (en) 2008-11-28 2009-11-27 An electroluminescent pixel driving device, light emitting device and property parameter acquisition method in an electroluminescent pixel driving device
TW098140533A TWI413959B (zh) 2008-11-28 2009-11-27 像素驅動裝置、發光裝置、及像素驅動裝置中之參數取得方法
HK11108100.7A HK1154104A1 (en) 2008-11-28 2011-08-04 A pixel driving device, light emitting device and property parameter acquisition method in a pixel driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008305713A JP5012774B2 (ja) 2008-11-28 2008-11-28 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法

Publications (2)

Publication Number Publication Date
JP2010128396A JP2010128396A (ja) 2010-06-10
JP5012774B2 true JP5012774B2 (ja) 2012-08-29

Family

ID=41682407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008305713A Expired - Fee Related JP5012774B2 (ja) 2008-11-28 2008-11-28 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法

Country Status (7)

Country Link
US (1) US8269759B2 (ja)
JP (1) JP5012774B2 (ja)
KR (1) KR101206616B1 (ja)
CN (1) CN101978411B (ja)
HK (1) HK1154104A1 (ja)
TW (1) TWI413959B (ja)
WO (1) WO2010061979A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5012776B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 発光装置、及び発光装置の駆動制御方法
JP5012775B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP4957710B2 (ja) 2008-11-28 2012-06-20 カシオ計算機株式会社 画素駆動装置及び発光装置
JP4877536B2 (ja) * 2009-07-10 2012-02-15 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP2011095720A (ja) * 2009-09-30 2011-05-12 Casio Computer Co Ltd 発光装置及びその駆動制御方法、並びに電子機器
JP5240581B2 (ja) * 2009-12-28 2013-07-17 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
KR101493226B1 (ko) * 2011-12-26 2015-02-17 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 구동 회로의 특성 파라미터 측정 방법 및 장치
CN105190739B (zh) 2013-03-14 2017-08-08 夏普株式会社 显示装置及其驱动方法
KR102288961B1 (ko) * 2014-12-24 2021-08-12 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102460302B1 (ko) * 2015-12-31 2022-10-27 엘지디스플레이 주식회사 유기발광소자 표시장치 및 이의 구동방법
US10706779B2 (en) * 2017-02-23 2020-07-07 Synaptics Incorporated Device and method for image data processing
CN107591126A (zh) * 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种像素电路的控制方法及其控制电路、显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156923A (ja) 2000-11-21 2002-05-31 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP4266682B2 (ja) * 2002-03-29 2009-05-20 セイコーエプソン株式会社 電子装置、電子装置の駆動方法、電気光学装置及び電子機器
KR100832613B1 (ko) * 2003-05-07 2008-05-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 El 표시 장치
JP4048497B2 (ja) * 2003-11-07 2008-02-20 カシオ計算機株式会社 表示装置及びその駆動制御方法
US7907137B2 (en) 2005-03-31 2011-03-15 Casio Computer Co., Ltd. Display drive apparatus, display apparatus and drive control method thereof
JP4798342B2 (ja) * 2005-03-31 2011-10-19 カシオ計算機株式会社 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
JP5240534B2 (ja) * 2005-04-20 2013-07-17 カシオ計算機株式会社 表示装置及びその駆動制御方法
JP4940760B2 (ja) * 2006-05-30 2012-05-30 セイコーエプソン株式会社 駆動トランジスタの特性測定方法、電気光学装置、および電子機器
KR101265286B1 (ko) * 2006-09-08 2013-05-20 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시장치 및 표시장치의 구동방법
KR20080024000A (ko) * 2006-09-12 2008-03-17 삼성전자주식회사 백 라이트 모듈, 발광소자의 구동 회로, 및 액정디스플레이
JP5227502B2 (ja) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP5240542B2 (ja) * 2006-09-25 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP4222426B2 (ja) * 2006-09-26 2009-02-12 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP5240538B2 (ja) * 2006-11-15 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP4470955B2 (ja) * 2007-03-26 2010-06-02 カシオ計算機株式会社 表示装置及びその駆動方法
JP2008242323A (ja) * 2007-03-28 2008-10-09 Sanyo Electric Co Ltd 発光表示装置
JP5240544B2 (ja) * 2007-03-30 2013-07-17 カシオ計算機株式会社 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法
JP2008305713A (ja) 2007-06-08 2008-12-18 Fujifilm Corp 面状照明装置
JPWO2009110132A1 (ja) * 2008-03-06 2011-07-14 富士電機株式会社 アクティブ・マトリクス型表示装置
JP5012775B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP4957710B2 (ja) * 2008-11-28 2012-06-20 カシオ計算機株式会社 画素駆動装置及び発光装置
JP5012776B2 (ja) * 2008-11-28 2012-08-29 カシオ計算機株式会社 発光装置、及び発光装置の駆動制御方法
JP4877536B2 (ja) * 2009-07-10 2012-02-15 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

Also Published As

Publication number Publication date
US20100134468A1 (en) 2010-06-03
HK1154104A1 (en) 2012-04-13
KR101206616B1 (ko) 2012-11-30
WO2010061979A1 (en) 2010-06-03
CN101978411B (zh) 2013-09-11
TW201030708A (en) 2010-08-16
KR20100127783A (ko) 2010-12-06
JP2010128396A (ja) 2010-06-10
US8269759B2 (en) 2012-09-18
CN101978411A (zh) 2011-02-16
TWI413959B (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
JP5012775B2 (ja) 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP5012776B2 (ja) 発光装置、及び発光装置の駆動制御方法
JP4957710B2 (ja) 画素駆動装置及び発光装置
JP5012774B2 (ja) 画素駆動装置、発光装置及び画素駆動装置におけるパラメータ取得方法
JP5146521B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
US8339384B2 (en) Display driving apparatus, display apparatus and drive control method for display apparatus
JP4935920B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP2016021006A (ja) El装置、および、el装置の駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5012774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees