KR20080024000A

KR20080024000A - 백 라이트 모듈, 발광소자의 구동 회로, 및 액정디스플레이

Info

Publication number: KR20080024000A
Application number: KR1020060088243A
Authority: KR
Inventors: 이윤건; 장진원; 타츠히사 시무라; 오사무 센고쿠
Original assignee: 삼성전자주식회사
Priority date: 2006-09-12
Filing date: 2006-09-12
Publication date: 2008-03-17
Also published as: TW200820195A; JP2008071620A; EP1901588A2; US20080061701A1

Abstract

발광소자의 휘도 균일성을 유지하고 트랜스의 개수를 줄일 수 있으며, 장척의 냉음극관에도 대응할 수 있는 백 라이트 모듈, 발광소자의 구동 회로, 및 이들을 이용한 액정 디스플레이를 개시한다. 백 라이트 모듈은, 병렬해 배치된 복수의 제1 냉음극관, 2차측의 제1 단자는 각각이 상기 복수의 제1 냉음극관의 각각 대응하는 제1 전극에 접속되며 그 1차측의 제1및 제2 단자는 폐루프를 구성하도록 접속된 복수의 제1 트랜스, 제1 정현파 전압을 상기 제1복수의 트랜스의 상기 2차측의 제2 단자에 인가하는 제1 인버터 회로, 및 상기 제1인버터 회로에 의해 인가되는 제1 정현파 전압과 역상의 제2 정현파 전압을, 상기 제1냉음극관의 제2 전극에 인가하는 제2 인버터 회로를 가진다.

Description

백 라이트 모듈, 발광소자의 구동 회로, 및 액정 디스플레이{BACKLIGHT MODULE, DRIVING CIRCUIT FOR LIGHT EMITTING DEVICE AND LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 제1 실시형태와 관련되는 액정 디스플레이를 나타내는 분해 사시도이다.

도 2는 본 발명의 제1 실시형태와 관련되는 액정 디스플레이의 회로 구성을 나타내는 블럭도이다.

도 3은 본 발명의 제1 실시형태와 관련되는 냉음극관을 나타내는 단면도이다.

도 4는 본 발명의 제1 실시형태와 관련되는 액정 디스플레이의 회로도이다.

도5는 본 발명의 제1 실시형태와 관련되는 인버터 회로를 나타내는 블럭도이다.

도 6은 본 발명의 제2 실시형태와 관련되는 액정 디스플레이의 회로도이다.

*도면의 주요부분에 대한 부호의 설명

10: 액정 디스플레이

14: 액정 패널

36: 백 라이트 구동 회로(백 라이트 모듈)

54: 구동 회로

56－1: 냉음극관( 제1 냉음극관, 발광소자)

56－2: 냉음극관( 제2 냉음극관, 발광소자)

56－3: 냉음극관( 제1 냉음극관, 발광소자)

56－4: 냉음극관( 제2 냉음극관, 발광소자)

56－5: 냉음극관( 제1 냉음극관, 발광소자)

56－6: 냉음극관( 제2 냉음극관, 발광소자)

56－7: 냉음극관( 제1 냉음극관, 발광소자)

56－8: 냉음극관( 제2 냉음극관, 발광소자)

56－9: 냉음극관( 제1 냉음극관, 발광소자)

56－10: 냉음극관( 제2 냉음극관, 발광소자)

56－11: 냉음극관( 제1 냉음극관, 발광소자)

56－12: 냉음극관( 제2 냉음극관, 발광소자)

56－13: 냉음극관( 제1 냉음극관, 발광소자)

56－14: 냉음극관( 제2 냉음극관, 발광소자)

56－15: 냉음극관( 제1 냉음극관, 발광소자)

56－16: 냉음극관( 제2 냉음극관, 발광소자)

64: 전극( 제1 전극)

65: 전극( 제2 전극)

76: 양극 인버터( 제1 인버터 회로)

78: 양극 인버터( 제4의 인버터 회로)

80: 음극 인버터( 제3의 인버터 회로)

82: 음극 인버터( 제2 인버터 회로)

84: 밸런스 트랜스( 제1 트랜스)

86: 밸런스 트랜스( 제2 트랜스)

88: 2차 코일( 제1 트랜스의 2차측)

90: 2차 코일( 제2 트랜스의 2차측)

92: 1차 코일( 제1 트랜스의 1차측)

94: 1차 코일( 제2 트랜스의 1차측)

96: 폐루프

138: 제1 제어부( 제1 제어 수단, 제2 제어 수단)

140: 제2 제어부( 제1 제어 수단, 제2 제어 수단)

본 발명은, 백 라이트 모듈, 발광소자의 구동 회로, 및 액정 디스플레이에 관하며, 특히, 액정 디스플레이용 냉음극관을 구비한 백 라이트 모듈, 액정 디스플레이용 백 라이트를 구동하는 발광소자의 구동 회로, 및 냉음극관을 구비한 액정 디스플레이에 관한다.

냉음극관에 전력을 공급하여 이 냉음극관을 구동하는 백 라이트 시스템이 제안되고 있으며, 그 일례가 하기 특허 문헌1의 도 6에 개시되어 있다.

이 백 라이트 시스템에서는, 복수의 냉음극관이 서로 평행하게 배치되어 있다. 각 냉음극관에 설치된 2개의 단자는 각각에 대응하는 밸런스 트랜스의 1차 코일에 접속되어 있고, 더욱이, 각 밸런스 트랜스의 1차 코일은, 전력 공급용 드라이버에 트랜스를 개재시켜 접속되어 있다. 또한, 각 밸런스 트랜스의 2차 코일은, 냉음극관의 일측 단자측과 타측 단자측에서 각각 직렬로 접속되어 독립한 2개의 폐루프를 구성하고 있다. 이 결과, 각 냉음극관의 불균형이나 물리적인 배치의 차이, 혹은 각 냉음극관의 온도 기울기에 기인하는 복수의 냉음극관 사이에서의 임피던스 차이를 밸런스 트랜스로 보정하고 있다.

그렇지만, 이러한 구성의 백 라이트 시스템에서는, 냉음극관의 휘도 균일성을 유지하기 위해서, 밸런스 트랜스가 냉음극관에 대해서 일측 단자측과 타측 단자측 양측에 설치되어야만 한다. 이 때문에, 밸런스 트랜스의 개수를 줄이는 것이 어렵다.

또한, 아래와 같이 특허 문헌1의 도 1에는 밸런스 트랜스가 냉음극관의 한쪽에만 존재하는 예도 개시되어 있지만, 그 구동은 한쪽에서만 실시하므로, 높은 구동 전압이 필요한 장척의 냉음극관에는 적용할 수 없다.

[특허 문헌 1]미국 특허 출원 공개 제 2005/0093471호 명세서

본 발명은, 상기 사실을 고려하여, 발광소자의 휘도 균일성을 유지함과 동시에, 트랜스의 개수를 줄일 수 있고, 장척의 냉음극관에도 대응할 수 있는 백 라이트 모듈, 발광소자의 구동 회로, 및 이들을 이용한 액정 디스플레이를 얻는 것을 목적으로 한다.

청구항1 기재의 발명은, 병렬해 배치된 복수의 제1 냉음극관과 2차측의 제1 단자는 각각이 상기 복수의 제1 냉음극관의 각각 대응하는 제1 전극에 접속되며, 그 일차측의 제1및 제2 단자는 폐루프를 구성하도록 접속된 복수의 제1 트랜스와 제1 정현파 전압을, 상기 제1 복수의 트랜스의 상기2차측의 제2 단자에 인가하는 제1 인버터 회로와, 상기 제1인버터 회로에 의해 인가되는 제1 정현파 전압과 역상의 제2 정현파 전압을, 상기 제1냉음극관의 제2 전극에 인가하는 제2 인버터 회로를 가지는 것을 특징으로 한다.

또한, 청구항2 기재의 발명은, 청구항1 기재의 발명에서, 더욱이 상기 제1냉음극관과 평행하게, 병렬해 배치된 복수의 제2 냉음극관과 2차측의 제1 단자는 각각이 상기 복수의 제2 냉음극관의 각각 대응하는 제1 전극에 접속되며, 그 일차측의 제1 및 제2 단자는, 상기 복수의 제1 트랜스에 의해 형성되는 상기 폐루프와 함께 하나의 폐루프를 구성하도록 접속된 복수의 제2 트랜스와, 상기 제1정현파 전압과 역상의 제3의 정현파 전압을, 상기 제2 복수의 트랜스의 상기 2차측의 제2 단자에 인가하는 제3의 인버터 회로와, 상기 제3 인버터 회로에 의해 인가되는 제3 정현파 전압과 역상의 제4 정현파 전압을, 상기 제2 냉음극관의 제2 전극에 인가하는 제4 인버터 회로를 가지는 것을 특징으로 한다.

또한, 청구항3 기재의 발명은, 청구항2 기재의 발명에서, 더욱이 상기 제1냉음극관과, 상기 제2 냉음극관은, 교대로 배치되어 있는 것을 특징으로 한다.

또한, 청구항4 기재의 발명은, 청구항1 기재의 발명에서, 더욱이 상기 제1인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제1인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단을 가지는 것을 특징으로 한다.

또한, 청구항5 기재의 발명은, 청구항4 기재의 발명에서, 더욱이 상기 제2 인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가지는 것을 특징으로 한다.

또한, 청구항6 기재의 발명은, 청구항2 기재의 발명에서, 더욱이 상기 제1인버터 회로의 출력 전류 및 상기 제2 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교함으로써, 상기 제1인버터 회로 및 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단과, 상기 제3 인버터 회로의 출력 전류 및 상기 제4 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교함으로써, 상기 제3 인버터 회로 및 상기 제4 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가지는 것을 특징으로 한다.

또한, 청구항7 기재의 발명은, 2차측의 제1 단자는 각각이 복수의 제1 발광소자의 각각 대응하는 제1 전극에 접속되며, 그 일차측의 제1 및 제2 단자는 폐루프를 구성하도록 접속된 복수의 제1 트랜스와 제1 정현파 전압을, 상기 제1 복수의 트랜스의 상기 2차측의 제2 단자에 인가하는 제1 인버터 회로와, 상기 제1인버터 회로에 의해 인가되는 제1 정현파 전압과 역상의 제2 정현파 전압을, 상기 제1 복 수의 발광소자의 제2 전극에 인가하는 제2 인버터 회로를 가지는 것을 특징으로 한다.

또한, 청구항8 기재의 발명은, 청구항7 기재의 발명에서, 더욱이 2차측의 제1 단자는 각각이 복수의 제2 발광소자의 각각 대응하는 제1 전극에 접속되며, 그 일차측의 제1 및 제2 단자는, 상기 복수의 제1 트랜스에 의해 형성되는 상기 폐루프와 함께 하나의 폐루프를 구성하도록 접속된 복수의 제2 트랜스와, 상기 제1정현파 전압과 역상의 제3 정현파 전압을, 상기 제2 복수의 트랜스의 상기 2차측의 제2 단자에 인가하는 제3의 인버터 회로와, 상기 제3 인버터 회로에 의해 인가되는 제3 정현파 전압과 역상의 제4 정현파 전압을, 상기 제2 발광소자의 제2 전극에 인가하는 제4 인버터 회로를 가지는 것을 특징으로 한다.

또한, 청구항9 기재의 발명은, 청구항7 기재의 발명에서, 더욱이 상기 제1인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제1인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단을 가지는 것을 특징으로 한다.

또한, 청구항10 기재의 발명은, 청구항9 기재의 발명에서, 더욱이 상기 제2 인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가지는 것을 특징으로 한다.

또한, 청구항11 기재의 발명은, 청구항8 기재의 발명에서, 더욱이 상기 제1인버터 회로의 출력 전류 및 상기 제2 인버터 회로의 출력 전류를 검출하고, 이들 을 기준 전류와 비교함으로써, 상기 제1인버터 회로 및 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단과, 상기 제 3 인버터 회로의 출력 전류 및 상기 제 4 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교함으로써, 상기 제3 인버터 회로 및 상기 제4 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가지는 것을 특징으로 한다.

또한, 청구항12 기재의 발명은, 복수의 화소를 가지는 액정 패널과, 상기 액정 패널의 배면측에 병렬해 배치된 복수의 제1 냉음극관과 2차측의 제1 단자는 각각이 상기 복수의 제1 냉음극관의 각각 대응하는 제1 전극에 접속되며, 그 일차측의 제1 및 제2 단자는 폐루프를 구성하도록 접속된 복수의 제1 트랜스와, 제1 정현파 전압을, 상기 제1 복수의 트랜스의 상기 2차측의 제2 단자에 인가하는 제1 인버터 회로와, 상기 제1인버터 회로에 의해 인가되는 제1 정현파 전압과 역상의 제2 정현파 전압을, 상기 제1 냉음극관의 제2 전극에 인가하는 제2 인버터 회로를 가지는 것을 특징으로 한다.

또한, 청구항13 기재의 발명은, 청구항12 기재의 발명에서, 더욱이 상기 액정 패널의 배면측에, 상기 제1냉음극관과 평행하게, 병렬해 배치된 복수의 제2 냉음극관과, 2차측의 제1 단자는 각각이 상기 복수의 제2 냉음극관의 각각 대응하는 제1 전극에 접속되며, 그 일차측의 제1및 제2 단자는, 상기 복수의 제1 트랜스에 의해 형성되는 상기 폐루프와 함께 하나의 폐루프를 구성하도록 접속된 복수의 제2 트랜스와, 상기 제1정현파 전압과 역상의 제3의 정현파 전압을, 상기 제2 복수의 트랜스의 상기 2차측의 제2 단자에 인가하는 제3의 인버터 회로와, 상기 제3 인버 터 회로에 의해 인가되는 제3 정현파 전압과 역상의 제4 정현파 전압을, 상기 제2 냉음극관의 제2 전극에 인가하는 제4 인버터 회로를 가지는 것을 특징으로 한다.

또한, 청구항14 기재의 발명은, 청구항13 기재의 발명에서, 상기 제1냉음극관과 상기 제2 냉음극관은, 교대로 배치되어 있는 것을 특징으로 한다.

또한, 청구항15 기재의 발명은, 청구항12 기재의 발명에서, 더욱이 상기 제1 인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제1인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단을 가지는 것을 특징으로 한다.

또한, 청구항16 기재의 발명은, 청구항15 기재의 발명에서, 더욱이 상기 제2 인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가지는 것을 특징으로 한다.

또한, 청구항17 기재의 발명은, 청구항13 기재의 발명에서, 더욱이 상기 제1인버터 회로의 출력 전류 및 상기 제2 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교함으로써, 상기 제1인버터 회로 및 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단과, 상기 제3 인버터 회로의 출력 전류 및 상기 제4 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교함으로써, 상기 제3 인버터 회로 및 상기 제4 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가지는 것을 특징으로 한다.

(제1 실시형태)

도1은 본 발명의 제1 실시형태에 의한 액정 디스플레이(10)를 나타낸 분해 사시도이다. 이 액정 디스플레이(10)은, 탑샤시(12) 안에 끼워진, 액정 패널(14), 확산판(16), 백 라이트 어셈블리(18)로 구성된다. 액정 패널(14)는, TFT 액정 패널(20), 그 위에 배치된 칼라 필터(22), TFT 액정 패널(20)을 구동 제어하는 구동 모듈(24, 26), 그리고 구동 모듈(24, 26)과 TFT 액정 패널(20)을 전기적으로 접속하는 커넥터(28, 30)로 구성된다.

백 라이트 어셈블리(18)은 광을 발생하며, 이 광은 확산판(16)에 의해 균일하게 TFT 액정 패널(20)측으로 가이드된다. TFT 액정 패널(20)의 배면측에서 광이 조사되며, TFT 액정 패널(20)을 통과한 빛은, 칼라 필터(22)를 통과하여 균일하게 방출된다. 구동 모듈(24, 26)은 TFT 액정 패널(20)의 구동을 제어한다.

도2는 액정 디스플레이(10)의 회로 구성을 나타낸 블록도이다. 이 회로 구성은 대략, 전원 회로(32), 액정 패널 구동 회로(34), 백 라이트 모듈로서의 백 라이트 구동 회로(36)로 구성되어 있다.

전원 회로(32)는, 100V의 교류 전원이 공급되는 곳의 AC플러그(38)에 접속된 AC/DC정류부(40), 이 AC/DC정류부(40)의 출력전압을 변환하여, 액정 패널 구동 회로 (34)와, 백 라이트 구동 회로(36)에 각각 소정의 전압을 공급하는 DC/DC컨버터 (42)로 구성된다.

액정 패널 구동 회로(34)는, TFT 액정 패널(14)의 게이트선이나 데이터선을 구동하는 게이트선/데이터선 구동회로(44), 데이터선에 공급하는 각종 전압을 공급 하는 공통전압(이하, Vcom) 발생부(46) 및 감마(이하, γ) 전압 발생부(48), 게이트선/데이터선 구동 회로(44), Vcom 발생부(46) 및 γ전압 발생부(48)에 직류 전원을 공급하는 DC/DC컨버터 (50)로 구성된다.

백 라이트 구동 회로(36)은, 냉음극관 백라이트 어레이 등으로 구성되는 냉음극관 백라이트부(52), 이 냉음극관 백라이트부(52)에 진폭 2 kV 정도의 고주파 고전압을 공급하는 구동 회로(54)로 구성된다.

냉음극관 백라이트부(52)는, 발광소자로서 도4에 도시한 복수(n개)의 냉음극관(56－1, 56－2, ... , 56－(n－1), 56－n)를 가지고 있으며, 이러한 복수의 냉음극관(56－1, 56－2, ..., 56－(n－1), 56－n)는 병렬해 서로 평행하게 배치되어 있다. 이하, 이들 n개의 냉음극관(56－1, 56－2, ..., 56－(n－1), 56－n)은 냉음극관(56)이라고 기술한다. 본 실시 형태에서는, n=16이 되며, 16개의 냉음극관(56)이 냉음극관 백라이트부(52)에 설치되어 있다.

도3에는, 냉음극관(56)의 구조가 단면도로 나타나 있다.

냉음극관(56)은, 유리관(58)을 가지며, 유리관(58)의 내부공간(59)는 봉입 가스(60)로 채워져 있다. 이 유리관(58)의 양단부에는, 리드 선(62)가 장착되어 있고, 각 리드 선(62)의 선단부는, 유리관(58)의 내부공간(59)으로 도출되어 있다. 한쪽 리드 선(62)의 선단부에는, 제1 전극으로서의 전극(64)가 장착되어 있고, 다른쪽 리드 선(62)의 선단부에는, 제2 전극으로서의 전극(65)가 장착되어 있다. 유리관(58) 내면에는, 형광체(66)이 도포되어 있다. 유리관(58)에는 수은(68)이 봉입되어 있고, 양전극(64, 65)에 고주파 고전압이 인가되면, 유리관(58) 내부공간(59) 를 전자(69)가 통과한다. 이 전자(69)가 통과하는 동안에 여기된 수은(68)으로부터 자외선(70)이 방출되며, 이 자외선(70)이 형광체(66)로 조사되어 백색광(72)가 형광체(66)에서 유리관(58)의 외부로 방출된다.

도 4에 나타내듯이, 냉음극관(56)에는, 구동 회로(54)가 접속되어 있다. 구동 회로(54)는, 제1 인버터 회로로서의 양극 인버터 회로(76), 제4 인버터 회로로서의 양극 인버터 회로(78), 제3 인버터 회로로서의 음극 인버터 회로(80), 제2 인버터 회로로서의 음극 인버터 회로(82), 제1 트랜스로서의 복수(본 실시형태에서는 8개)의 밸런스 트랜스(84), 및 제2 트랜스로서의 복수의(본 실시형태에서는 8개) 밸런스 트랜스(86)을 구비하고 있다.

양극 인버터(76)의 출력 단자는, 각 밸런스 트랜스(84)의 2차 코일(88)의 제2 단자(88B)에 접속되어 있고, 양극 인버터(76)은, 각 밸런스 트랜스(84)의 2차 코일 (88)의 제2 단자(88B)에 고전압의 정현파 신호(제1 정현파 전압)를 인가한다. 1개의 밸런스 트랜스(84)는 1개의 냉음극관(56)에 대응하여 설치되어 있고, 밸런스 트랜스(84)의 2차 코일(88)의 제1 단자(88A)는, 각각이 냉음극관(56－1, 56－3, ..., 56－(n－1))(홀수 번호가 말미에 있는 냉음극관(56))의 각각 대응하는 일단부의 전극(64)에 리드 선(62)를 개재하여 접속되어 있다.

한편, 밸런스 트랜스(84)에 접속되어 있는 냉음극관(56－1, 56－3, ..., 56－(n－1))(홀수 번호가 말미에 있는 냉음극관(56)) 타단부의 각 전극(65)에는, 리드 선(62)를 개재시켜 음극 인버터 회로(82)의 출력 단자가 접속되어 있다. 음극 인버터 회로(82)는, 전술의 양극 인버터 회로(76)에서 출력되는 정현파 신호와는 역상의 고전압 정현파 신호(제2 정현파 신호)를, 냉음극관(56－1, 56－3, ..., 56－(n－1))(홀수 번호가 말미에 있는 냉음극관56) 타단부의 각 전극(65)에 인가한다.

또한, 음극 인버터(80)의 출력 단자는, 각 밸런스 트랜스(86)의 2차 코일(90)의 제2 단자(90B)에 접속되어 있고, 음극 인버터(80)은, 각 밸런스 트랜스(86)의 2차 코일(90)의 제2 단자(90B)에 고전압의 정현파 신호(제3 정현파 전압)를 인가한다. 1개의 밸런스 트랜스(86)은 1개의 냉음극관(56)에 대응하여 설치되어 있고, 밸런스 트랜스(86)의 2차 코일(90)의 제1 단자(90A)는, 각각이 냉음극관(56－2, 56－4, ..., 56－n)(짝수 번호가 말미에 있는 냉음극관(56))의 각각 대응하는 일단부의 전극(64)에 리드 선(62)를 개재하여 접속되어 있다.

한편, 밸런스 트랜스(86)에 접속되어 있는 냉음극관(56－2, 56－4, ..., 56－n)(짝수 번호가 말미에 있는 냉음극관(56)) 타단부의 각 전극(65)에는, 리드 선(62)를 개재하여 양극 인버터(78)의 출력 단자가 접속되어 있다. 양극 인버터(78)은, 전술의 음극 인버터(80)에서 출력되는 정현파 신호와는 역상의 고전압 정현파 신호(제4 정현파 신호)를, 냉음극관(56－2, 56－4, ..., 56－n)(짝수 번호가 말미에 있는 냉음극관(56)) 타단부의 각 전극(65)에 인가한다.

여기서, 각 냉음극관(56)은 고전압으로 구동되므로, 각 냉음극관(56)에서 방사되는 정전 노이즈가 크다. 이 정전 노이즈는 액정 디스플레이(10)의 특성에 영향을 주는 것이므로, 냉음극관(56－1, 56－3, ..., 56－(n-1))(홀수 번호가 말미에 있는 냉음극관(56))과, 냉음극관(56－2, 56－4, ..., 56－n)(짝수 번호가 말미에 있는 냉음극관(56))를 180도 위상이 다른 출력으로 구동하고, 냉음극관(56)에서 방사되는 정전 노이즈를 상쇄하는 것이 바람직하다. 이 도 4에 보이는 본 발명의 제1 실시 형태에서는, 냉음극관(56－1, 56－3, ..., 56－(n-1))(홀수 번호가 말미에 있는 냉음극관(56))과, 냉음극관(56－2, 56－4, ..., 56－n)(짝수 번호가 말미에 있는 냉음극관(56))이 교대로 배치되어 180도 위상이 다른 전압에 의해 구동됨으로써, 냉음극관(56)에서 방사되는 정전 노이즈가 서로 이웃하는 냉음극관(56)에서 서로 상쇄되어, 액정 디스플레이(10)의 특성에 미치는 영향이 적어진다.

또한, 밸런스 트랜스(84)에 설치되어 있는 1차 코일(92)의 제1 단자(92A) 및 제2 단자(92B)와, 밸런스 트랜스(86)에 설치되어 있는 1차 코일(94)의 제1 단자(94A) 및 제2 단자(94B)는, 교대로 직렬로 접속되어 폐루프(96)을 구성하며, 도4에서, 최상단의 1차 코일(92)의 제2 단자(92B)와 최하단의 1차 코일(94)의 제1 단자(94A)의 접속 부분이 그라운드(GND)에 접속되어 있다.

이와 같이, 밸런스 트랜스(84), 밸런스 트랜스(86)의 1차측(1차 코일(92, 94))은 폐루프(96)을 이루고 있기 때문에, 이 폐루프(96)에 흐르는 전류(is)는, 밸런스 트랜스(84, 86)의 1차측(1차 코일(92, 94))에 공통해서 흐르게 되며, 밸런스 트랜스(84, 86)의 2차측(2차 코일(88, 90))에 접속되어 있는 냉음극관(56－1, 56－2, ..., 56－n)에 흐르는 전류(iL1, iL2, ..., iLn)는, 각각의 밸런스가 유지되게 된다.

도 5는 양극 인버터(76)를 나타낸 블럭도이다. 또한 양극 인버터(78), 음극 인버터(80, 82)는 양극 인버터(76)와 동일한 구성을 갖기 때문에 구체적인 설명을 생략한다.

양극 인버터(76)은, 구형 펄스의 제어 신호를 공급하는 제어 신호 발생 회로(98, 100)을 구비하고 있다. 제어 신호 발생 회로(98, 100)은, 서로 오버랩되지 않는 상보적인 구형파를 각각 출력한다. 이 구형파의 진폭은 약 12V이다. 이들 제어 신호 발생 회로(98, 100)의 출력은, 드라이브 트랜스(102)의 1차 코일(106), 드라이브 트랜스(104)의 1차 코일(108)에 각각 접속되어 있다.

또한, 양극 인버터(76)은 전원 회로(110)을 구비하며, 이 전원 회로(110)은, 약 380 V의 직류 전압을 발생시킨다. 전원 회로(110)와 그라운드(GND) 사이에는, N채널형의 고압측FET(112)와, 동일하게 N채널형의 저압측FET(114)가 직렬로 접속되며, 그 중간점이 구동단자(116)이 된다. 고압측 FET(112)의 게이트는, 드라이브 트랜스 (102)의 2차측(2차 코일(118))에 의해 구동되고, 저압측 FET(114)의 게이트는, 드라이브 트랜스(104)의 2차측(2차 코일(120))에 의해 구동된다. 고압측 FET(112)와 저압측 FET(114)의 중간점인 구동 단자(116)은, 인버터 트랜스(122)의 1차 코일 (124)에 접속되며, 이 인버터 트랜스(122)의 2차 코일(126)은, 전술과 같이, 도4에 나타나는 밸런스 트랜스(84) (음극 인버터(80)에서는 밸런스 트랜스(86), 음극 인버터(82)에서는 냉음극관(56－1, 56－3, ..., 56－(n-1)), 양극 인버터(78)에서는 냉음극관(56－2, 56－4, ..., 56－n))에 접속된다. 게다가 드라이브 트랜스(102)와 고압측 FET(112)의 게이트 사이에는, 임피던스 변환 회로(128)와, 임피던스 회로(130)이 직렬로 접속되며, 드라이브 트랜스(104)와 저압측 FET(114)의 게이트 사이에는, 임피던스 변환 회로(132)와, 임피던스 회로(134)가 직렬로 접속된다.

또한, 구동 단자(116)과, 인버터 트랜스(122)의 1차 코일(124) 사이에는, 전류 및 전압의 교류 성분만을 통과시키는 캐패시터(136)이 접속된다.

이와 같은 양극 인버터(76)에서는, 고압측 FET(112)의 게이트와 구동 단자(116) 사이에는 구동 단자(116)에서 고압측 FET(112)의 게이트로 향하는 직류 전류의 경로가 존재하지 않고, 제어 신호 발생 회로(98)가 생성하는 구형의 클록 신호의 1 사이클 사이에, 구동 단자(116)과 비교하여 고압측 FET(112) 게이트 전압이 음의 전압이 된다. 이 결과, 고압측 FET(112)의 게이트는 클램프 회로가 있는 경우와 비교해 음의 전압으로 바이어스되고, 저압측 FET(114)가 온 했을 때에 생기는 게이트 전압의 변동에 대한 마진이 높아진다.

또한, 양극 인버터(76)에서는, 임피던스 회로(130)이 드라이브 트랜스(102)의 기생 용량의 영향을 차단하고, 관통 전류 발생이라는 문제에 대한 마진을 확보하기 위해서 삽입되어 있다. 그러나, 이러한 임피던스 회로(130)은 고압측 FET(112)의 게이트에 하이레벨의 전압을 공급하여 구동할 때에 악영향을 주므로(RC지연으로 인해 파형에 왜곡이 생겨 고속의 구동이 어려워진다), 임피던스 변환 회로(128)이 설치되어 있다. 이 임피던스 변환 회로(128)은 드라이브 트랜스(102)의 2차 코일(118)과 임피던스 회로(130) 사이에 접속되며, 드라이브 트랜스(102)측에서 본 임피던스 회로(130)의 임피던스를 작게 하는 기능을 가지고 있다.

이 임피던스 회로(130)의 존재로 인해, 인버터 트랜스(122)에 존재하는 기생 용량의 영향이 감쇄되는 한편, 임피던스 변환 회로(128)이 존재하므로, 고압측 FET(112) 구동시에 이 임피던스의 존재가 악영향을 끼치지 않는다. 그리고, 이러한 구성에서는, 클램프 회로가 전혀 불필요하며, 고압측 FET(112)의 게이트와 구동 단자(116) 사이에는 구동 단자(116)에서 고압측 FET(112)의 게이트로 향하는 직류 전류의 경로가 존재하지 않으므로, 고압측 FET(112)의 게이트는 클램프 회로가 있는 경우와 비교해 보다 음의 전압으로 바이어스되며, 저압측 FET(114)가 온 했을 때에 생기는 게이트 전압의 변동에 대한 마진이 높아진다.

또한, 저압측 FET(114)에서도, 임피던스 변환 회로(132)와 임피던스 회로(134)가 삽입되어 있고 고압측 FET(112)와 밸런스를 이루고 있다.

이상 설명한 것처럼, 본 실시형태는, 전원 회로(110)의 출력인 전원 전압이 안정되어, 전원 회로(110)의 용량을 줄이는 일도 가능해지며, 소형에 안정적인 양극 인버터(76)(덧붙여 말하면, 양극 인버터(76)뿐 아니라, 양극 인버터(78), 음극 인버터(80, 82))을 제공할 수 있다. 본 실시형태의 양극 인버터(76)은(양극 인버터 (76)뿐 아니라, 양극 인버터(78), 음극 인버터(80, 82)도), 액정 디스플레이, 액정 모니터나 액정 TV 등의 백 라이트에 매우 적합하게 이용할 수 있다.

또한, 액정 디스플레이(10)에서는, 복수의 냉음극관(56)에 인가되는 전압의 밸런스를 유지하기 위한 밸런스 트랜스(84, 86)이, 냉음극관(56)에 대해서 일측(양극 인버터 회로(76), 음극 인버터 회로(80)이 설치되어 있는 측)에만 배치되어 있다. 이 때문에, 냉음극관(56)의 일측 전류를 동일하게 유지함으로써, 냉음극관(56) 타측의 전류도 거의 같게 유지할 수 있다. 이와 같이 액정 디스플레이(10)에서는, 인버터 출력의 부하 조건의 차이(양극 인버터(76) 및 음극 인버터(80)에서 본 복수 의 냉음극관(56)의 일측 부하와 양극 인버터(78) 및 음극 인버터(82)에서 본 복수의 냉음극관(56)의 타측 부하의 차이)에 의한 전류의 비평형을 해소함으로써, 복수의 냉음극관(56) 사이에서의 휘도를 균일하게 유지할 수 있다.

또한, 액정 디스플레이(10)에서는, 전술과 같이 밸런스 트랜스(84, 86)이 냉음극관 (56)에 대해서 일측에만 배치되어 있으므로, 밸런스 트랜스가 냉음극관(56)의 일측 및 타측의 양측에 배치되는 구성과 비교해, 밸런스 트랜스(84), 밸런스 트랜스(86)의 개수를 반감시킬 수 있다.

더욱이, 액정 디스플레이(10)에서는, 밸런스 트랜스(84)의 1차 코일(92)과 밸런스 트랜스(86)의 1차 코일(94)로 구성되는 폐루프(96)이 냉음극관(56)에 대해서 일측에 형성되므로, 배선이나 커넥터 등을 간략화하여 전자소자를 실장할 수 있다.

그리고, 구동 회로(54)는, 도4에서 냉음극관(56)의 좌측과 우측에서 역상의 정현파 전압을 인가하므로, 냉음극관(56)에는 진폭의 2배 전압이 인가되게 되며, 장척의 냉음극관(56)에도 대응가능하다. 이 점은, 특히, 대화면의 액정 디스플레이에 매우 적합하다.

(제2 실시형태)

다음으로, 본 발명의 제2 실시형태에 대해 설명한다.

본 발명의 제2 실시형태와 관련되는 액정 디스플레이(10)은, 전술의 제1 실시형태와 관련되는 액정 디스플레이(10)에서, 양극 인버터 회로(76, 78), 음극 인버터 회로(80, 82)에서 출력된 전류에 근거하여, 양극 인버터 회로(76, 78), 음극 인버터 회로(80, 82)에서 출력되는 전류를 제어하는 것이다. 이하, 설명의 편의를 위해, 본 발명의 제2 실시형태와 관련되는 액정 디스플레이(10) 중 전술의 제1 실시형태와 관련되는 액정 디스플레이(10)와 동일 구성, 작용, 및 효과를 가지는 개소에는, 동일 부호를 사용하여 그 설명을 생략한다.

도6에 도시하듯이, 액정 디스플레이(10)은, 각 냉음극관(56)에 인가되는 전류를 제어하는 제1 제어부(138)및 제2 제어부(140)을 구비하고 있다.

제1 제어부(138)은, 전류 검출 수단(142), 출력 전류 비교 수단(144), 제1 기준 전류 생성 수단(146), 및 출력 전류 제어 수단(148)을 가지고 있다.

전류 검출 수단(142)는, 양극 인버터(76) 및 음극 인버터(80)과 그라운드(GND) 사이에 설치되어 있고 이 전류 검출 수단(142)는, 양극 인버터(76) 및 음극 인버터 (80)에서 출력되는 고전압의 정현파 신호의 전류를 검출하며, 이 검출 결과를 출력한다.

또한, 제1 기준 전류 생성 수단(146)은, 제1 기준 전류를 생성하여 출력 전류 비교 수단(144)으로 출력한다.

또한, 출력 전류 비교 수단(144)는, 전류 검출 수단(142)에 접속되어 있다. 이 출력 전류 비교 수단(144)는, 제1 기준 전류 생성 수단(146)에서 출력된 제1 기준 전류와 전류 검출 수단(142)에서 출력된 검출 결과(양극 인버터(76) 및 음극 인버터(80)의 각 출력 전류)를 비교하며, 이 비교 결과를 출력한다.

출력 전류 비교 수단(144)에는, 출력 전류 제어 수단(148)이 접속되어 있다. 이 출력전류제어 수단(148)은, 출력 전류 비교 수단(144)에서 출력된 비교 결과에 근거하여, 양극 인버터(76) 및 음극 인버터(80)을 제어하고, 양극 인버터(76) 및 음극 인버터(80)에서 출력되는 각 전류를 적정한 것으로 한다.

이와 같이, 제1 제어부(138)은, 양극 인버터(76)의 출력 전류 및 음극 인버터(80)의 각 출력 전류를 검출하고, 이들을 제1 기준 전류와 비교함으로써, 양극 인버터(76) 및 음극 인버터(80)의 각 출력 전류를 피드백 제어한다.

한편, 제2 제어부(140)은, 전류 검출 수단(150), 출력 전류 비교 수단(152), 제2 기준 전류 생성 수단(154) 및 출력 전류 제어 수단(156)을 가지고 있다.

전류 검출 수단(150)은, 양극 인버터(78) 및 음극 인버터(82)와 그라운드(GND) 사이에 설치되어 있고 이 전류 검출 수단(150)은, 양극 인버터(78) 및 음극 인버터(82)에서 출력되는 고전압의 정현파 신호의 전류를 검출하며, 이 검출 결과를 출력한다.

또한, 제2 기준 전류 생성 수단(154)는, 제2 기준 전류를 생성하여 출력 전류 비교 수단(152)으로 출력한다.

또한, 출력 전류 비교 수단(152)는, 전류 검출 수단(150)에 접속되어 있다. 이 출력 전류 비교 수단(152)는, 제2 기준 전류 생성 수단(154)에서 출력된 제2 기준 전류와 전류 검출 수단(150)에서 출력된 검출 결과(양극 인버터(78) 및 음극 인버터(82)의 각 출력 전류)를 비교하며, 이 비교 결과를 출력한다.

출력 전류 비교 수단(152)에는, 출력 전류 제어 수단(156)이 접속되어 있다. 이 출력 전류 제어 수단(156)은, 출력 전류 비교 수단(152)에서 출력된 비교 결과에 근거하여, 양극 인버터(78) 및 음극 인버터(82)를 제어하며, 양극 인버터(78) 및 음극 인버터(82)에서 출력되는 각 전류를 적정한 것으로 한다.

이와 같이 하여, 제2 제어부(140)은, 양극 인버터(78)의 출력 전류 및 음극 인버터 (82)의 각 출력 전류를 검출하고, 이들을 제2 기준 전류와 비교함으로써, 양극 인버터(78) 및 음극 인버터(82)의 각 출력 전류를 피드백 제어한다.

여기서, 액정 디스플레이(10)에서는, 각 냉음극관(56)과 양극 인버터(76) 및 음극 인버터(80) 사이(도6에서, 각 냉음극관(56)보다도 좌측)에 밸런스 트랜스(84, 86)이 설치되어 있고 이에 의해, 각 냉음극관(56)에 대해서 양극 인버터(76) 및 음극 인버터(80)측(도6에서, 각 냉음극관(56)보다도 좌측)과 각 냉음극관(56)에 대해서 양극 인버터(78) 및 음극 인버터(82)측(도6에서, 각 냉음극관(56)보다도 우측)에서는, 부하 용량이 다르다. 이 때문에, 액정 디스플레이(10)에서는, 각 냉음극관(56)에 대해서 양극 인버터(76) 및 음극 인버터(80)에서 출력되는 각 전류와 각 냉음극관(56)에 대해서 양극 인버터(78) 및 음극 인버터(82)에서 출력되는 각 전류를, 1개의 기준 전류를 기본으로 하여 제어해, 각 냉음극관(56)의 휘도를 균일하게 유지하는 것이 어렵다.

이 점, 본 발명의 제2 실시 형태에서는, 액정 디스플레이(10)이, 각 냉음극관(56)에 대해서 양극 인버터(76) 및 음극 인버터(80)에서 출력되는 각 전류와 각 냉음극관 (56)에 대해서 양극 인버터(78) 및 음극 인버터(82)에서 출력되는 각 전류를, 2개의 기준 전류를 이용해 독립적으로 조정하는 구성이므로, 각 냉음극관(56)의 휘도를 균일하게 유지할 수 있다.

또한, 본 발명의 제2 실시 형태에서는, 제1 제어부(138)의 출력 전류 제어 수단(148)에 의해 양극 인버터(76) 및 음극 인버터(80)의 각 출력 전류를 제어함과 동시에, 제2 제어부(140)의 출력 전류 제어 수단(156)에 의해 양극 인버터(78) 및 음극 인버터(82)의 각 출력 전류를 제어하는 구성으로 했지만, 본 발명은 이에 한정되지 않는다. 본 발명은, 출력 전류 제어 수단(148)을 대신하여 제1 출력전압 제어 수단을 제1 제어부(138)에 설치함과 함께, 출력 전류 제어 수단(156)을 대신하여 제2 출력전압 제어 수단을 제2 제어부(140)에 설치하여, 양극 인버터(76) 및 음극 인버터(80)의 각 출력전압, 및 양극 인버터(78) 및 음극 인버터(82)의 각 출력전압을 제어하는 구성으로 하여도 된다.

본 발명에서는, 복수의 제1 냉음극관에 인가되는 전압의 밸런스를 유지하기 위한 제1 트랜스가, 냉음극관에 대해서 제1 인버터 회로측에만 배치되어 있다. 이 때문에, 냉음극관의 상기 제1인버터 회로측의 전류를 동일하게 유지함으로써, 상기 제1 인버터 회로 반대측의 냉음극관의 전류도 거의 동일하게 유지할 수 있다. 이와 같이 본 발명에서는, 인버터 출력의 부하 조건의 차이(제1 인버터 회로에서 본 복수의 냉음극관측의 부하와 제2 인버터 회로에서 본 복수의 냉음극관측의 부하 차이)에 의한 전류의 비평형을 해소함으로써, 복수의 냉음극관 사이에서의 휘도를 균일하게 유지할 수 있다.

또한, 본 발명에서는, 전술과 같이 제1 트랜스가 냉음극관에 대해서 제1 인버터 회로측에만 배치되어 있기 때문에, 제1 트랜스가 냉음극관의 제1 인버터 회로측 및 해당 제1인버터 회로의 반대측 양측에 배치되는 구성과 비교해, 제1 트랜스 의 개수를 반감시킬 수 있다.

그리고, 제1 복수의 트랜스의 2차측의 제2 단자에 인가하는 제1 인버터 회로에서 출력되는 제1 정현파 전압과 제2 인버터 회로에 의해 인가되는 제2 정현파 전압이 역상이므로, 냉음극관의 양단자에 큰 진폭의 전압이 인가되며, 그 결과, 장척의 냉음극관에도 대응할 수 있다.

Claims

병렬하여 배치된 복수의 제1 냉음극관과,

2차측의 제1 단자는 각각이 상기 복수의 제1 냉음극관의 각각 대응하는 제1 전극에 접속되며, 그 1차측의 제1 및 제2 단자는 폐루프를 구성하도록 접속된 복수의 제1 트랜스와,

제1 정현파 전압을, 상기 복수의 제1 트랜스의 상기 2차측의 제2 단자에 인가하는 제1 인버터 회로와,

상기 제1인버터 회로에 의해 인가되는 제1 정현파 전압과 역상의 제2 정현파 전압을, 상기 제1냉음극관의 제2 전극에 인가하는 제2 인버터 회로를 가지는 것을 특징으로 하는 백 라이트 모듈.
제1항에 있어서,

상기 제1 냉음극관과 평행하게, 병렬해 배치된 복수의 제2 냉음극관과,

2차측의 제1 단자는 각각이 상기 복수의 제2 냉음극관의 각각 대응하는 제1 전극에 접속되며, 그 일차측의 제1 및 제2 단자는, 상기 복수의 제1 트랜스에 의해 형성되는 상기 폐루프와 함께 하나의 폐루프를 구성하도록 접속된 복수의 제2 트랜스와,

상기 제1정현파 전압과 역상의 제3 정현파 전압을, 상기 제2 복수의 트랜스의 상기 2차측의 제2 단자에 인가하는 제3 인버터 회로와,

상기 제3 인버터 회로에 의해 인가되는 제3 정현파 전압과 역상의 제4 정현파 전압을, 상기 제2 냉음극관의 제2 전극에 인가하는 제4 인버터 회로를 가지는 것을 특징으로 하는 백 라이트 모듈.
제2항에 있어서, 상기 제1 냉음극관과, 상기 제2 냉음극관은, 교대로 배치되어 있는 것을 특징으로 하는 백 라이트 모듈.
제1항에 있어서,

상기 제1인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제1인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단을 가지는 것을 특징으로 하는 백 라이트 모듈.
제4항에 있어서,

상기 제2 인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가지는 것을 특징으로 하는 백 라이트 모듈.
제2항에 있어서,

상기 제1인버터 회로의 출력 전류 및 상기 제2 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교함으로써, 상기 제1 인버터 회로 및 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단과,

상기 제 3 인버터 회로의 출력 전류 및 상기 제4 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교함으로써, 상기 제3 인버터 회로 및 상기 제 4 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가지는 것을 특징으로 하는 백 라이트 모듈.
2차측의 제1 단자는 각각이 복수의 제1 발광소자가 각각 대응하는 제1 전극에 접속되며, 그 1차측의 제1 및 제2 단자는 폐루프를 구성하도록 접속된 복수의 제1 트랜스와,

제1 정현파 전압을, 상기 제1 복수의 트랜스의 상기 2차측의 제2 단자에 인가하는 제1 인버터 회로와,

상기 제1인버터 회로에 의해 인가되는 제1 정현파 전압과 역상의 제2 정현파 전압을, 상기 제1 복수의 발광소자의 제2 전극에 인가하는 제2 인버터 회로를 가지는 것을 특징으로 하는 발광소자의 구동 회로.
제7항에 있어서,

2차측의 제1 단자는 각각이 복수의 제2 발광소자가 각각 대응하는 제1 전극에 접속되며, 그 1차측의 제1및 제2 단자는, 상기 복수의 제1 트랜스에 의해 형성되는 상기 폐루프와 함께 하나의 폐루프를 구성하도록 접속된 복수의 제2 트랜스와,

상기 제1 정현파 전압과 역상의 제3 정현파 전압을, 상기 제2 복수의 트랜스의 상기 2차측의 제2 단자에 인가하는 제3 인버터 회로와,

상기 제3 인버터 회로에 의해 인가되는 제3 정현파 전압과 역상의 제4 정현파 전압을, 상기 제2 발광소자의 제2 전극에 인가하는 제4 인버터 회로를 가지는 것을 특징으로 하는 발광소자의 구동 회로.
제7항에 있어서,

상기 제1인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제1인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단을 가지는 것을 특징으로 하는 발광소자의 구동 회로.
제9항에 있어서,

상기 제2 인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가지는 것을 특징으로 하는 발광소자의 구동 회로.
제8항에 있어서,

상기 제1인버터 회로의 출력 전류 및 상기 제2 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교함으로써, 상기 제1 인버터 회로 및 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단과,

상기 제3 인버터 회로의 출력 전류 및 상기 제4 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교함으로써, 상기 제3 인버터 회로 및 상기 제4 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가지는 것을 특징으로 하는 발광소자의 구동 회로.
복수의 화소를 가지는 액정 패널과,

상기 액정 패널의 배면측에 병렬해 배치된 복수의 제1 냉음극관과,

2차측의 제1 단자는 각각이 상기 복수의 제1 냉음극관의 각각 대응하는 제1 전극에 접속되며, 그 1차측의 제1 및 제2 단자는 폐루프를 구성하도록 접속된 복수의 제1 트랜스와,

제1 정현파 전압을, 상기 제1 복수의 트랜스의 상기 2차측의 제2 단자에 인가하는 제1 인버터 회로와,

상기 제1인버터 회로에 의해 인가되는 제1 정현파 전압과 역상의 제2 정현파 전압을, 상기 제1 냉음극관의 제2 전극에 인가하는 제2 인버터 회로를 가지는 것을 특징으로 하는 액정 디스플레이.
제12항에 있어서,

상기 액정 패널의 배면측에, 상기 제1 냉음극관과 평행하게, 병렬해 배치된 복수의 제2 냉음극관과,

2차측의 제1 단자는 각각이 상기 복수의 제2 냉음극관의 각각 대응하는 제1 전극에 접속되고, 그 1차측의 제1및 제2 단자는, 상기 복수의 제1 트랜스에 의해 형성되는 상기 폐루프와 함께 하나의 폐루프를 구성하도록 접속된 복수의 제2 트랜스와,

상기 제1정현파 전압과 역상의 제3 정현파 전압을 상기 제2 복수의 트랜스의 상기 2차측의 제2 단자에 인가하는 제3 인버터 회로와,

상기 제 3 인버터 회로에 의해 인가되는 제3 정현파 전압과 역상의 제4 정현파 전압을 상기 제2 냉음극관의 제2 전극에 인가하는 제4 인버터 회로를 가지는 것을 특징으로 하는 액정 디스플레이.
제13항에 있어서, 상기 제1냉음극관과, 상기 제2 냉음극관은 교대로 배치되어 있는 것을 특징으로 하는 액정 디스플레이.
제12항에 있어서,

상기 제1인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제1인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단을 가지는 것을 특징으로 하는 액정 디스플레이.
제15항에 있어서,

상기 제2 인버터 회로의 출력 전류를 검출하고, 이것을 기준 전류와 비교함으로써, 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가 지는 것을 특징으로 하는 액정 디스플레이.
제13항에 있어서,

상기 제1인버터 회로의 출력 전류 및 상기 제2 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교함으로써, 상기 제1인버터 회로 및 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단과,

상기 제3 인버터 회로의 출력 전류 및 상기 제4 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교함으로써, 상기 제3 인버터 회로 및 상기 제4 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 가지는 것을 특징으로 하는 액정 디스플레이.
복수의 제1 냉음극관;

상기 복수의 제1 냉음극관과 교호하여 배치된 복수의 제2 냉음극관;

2차측의 제1 단자는 각각이 상기 복수의 제1 냉음극관의 각각 대응하는 제1 전극에 접속된 복수의 제1 밸런스 트랜스;

2차측의 제1 단자는 각각이 상기 복수의 제2 냉음극관의 각각 대응하는 제1 전극에 접속된 복수의 제2 밸런스 트랜스;

상기 복수의 제1 밸런스 트랜스의 2차측의 제2 단자로 제1 정현파 전압을 인가하는 제1 인버터 회로;

상기 복수의 제2 밸런스 트랜스의 2차측 제2 단자로 상기 제1 정현파 전압과 역상을 갖는 제2 정현파 전압을 인가하는 제2 인버터 회로;

상기 복수의 제1 냉음극관의 제2 전극에 상기 제1 정현파 전압과 역상을 갖는 제3 정현파 전압을 인가하는 제3 인버터 회로; 및

상기 복수의 제2 냉음극관의 제2 전극에 상기 제2 정현파 전압과 역상을 갖는 제4 정현파 전압을 인가하는 제4 인버터 회로를 포함하고,

상기 복수의 제1 냉음극관의 1차측의 제1 단자 및 제2 단자, 그리고 상기 복수의 제2 냉음극관의 1차측의 제1 단자 및 제2 단자는 하나의 폐루프를 이루는 것을 특징으로 하는 백라이트 모듈.
제18항에 있어서,

상기 제1 인버터 회로의 출력 전류 및 상기 제2 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교하여 상기 제1 인버터 회로 및 상기 제2 인버터 회로의 출력 전류를 피드백 제어하는 제1 제어 수단; 및

상기 제 3 인버터 회로의 출력 전류 및 상기 제4 인버터 회로의 출력 전류를 검출하고, 이들을 기준 전류와 비교하여 상기 제3 인버터 회로 및 상기 제 4 인버터 회로의 출력 전류를 피드백 제어하는 제2 제어 수단을 더 포함하는 것을 특징으로 하는 백 라이트 모듈.