JP2012078386A

JP2012078386A - 表示駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

Info

Publication number: JP2012078386A
Application number: JP2010220652A
Authority: JP
Inventors: Kenji Kobayashi; 賢次小林
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2010-09-30
Filing date: 2010-09-30
Publication date: 2012-04-19

Abstract

【課題】画像を種々の表示形態で表示パネルに高速表示する場合であっても、所望の輝度階調で発光素子を発光動作させることができる表示駆動装置を提供し、以て、発光特性が良好かつ均一で画質に優れた発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器を提供する。
【解決手段】コントローラ１５０は、表示パネル１１０に配列された各画素ＰＩＸの特性に応じた補正データを予め格納する補正データ格納回路１５２と、表示パネル１１０における画像情報の表示形態（表示パターン）に応じて、画像データを所定の順序で取り込む画像データ保持回路１５１、及び、補正データ格納回路１５２から読み出し,一時保存した補正データを所定の順序で読み出す補正データ記憶回路１５３と、当該補正データに基づいて画像データを補正する画像データ補正回路１５４と、を備えている。
【選択図】図３

Description

本発明は、表示駆動装置、該表示駆動装置を備えた発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器に関する。

近年、液晶表示装置に続く次世代の表示デバイスとして、発光素子をマトリクス状に配列した表示パネル（画素アレイ）を備えた発光素子型の表示装置（発光装置）が注目されている。このような発光素子としては、例えば有機エレクトロルミネッセンス素子（有機ＥＬ素子）や無機エレクトロルミネッセンス素子（無機ＥＬ素子）、発光ダイオード（ＬＥＤ）等のような電流駆動型の発光素子が知られている。

特に、アクティブマトリクス型の駆動方式を適用した発光素子型の表示装置においては、周知の液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性もほとんどなく、高輝度・高コントラスト化、表示画質の高精細化等が可能であるという優れた表示特性を有している。また、発光素子型の表示装置は、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。そのため、今後様々な電子機器への適用が期待されている。

このような発光素子型の表示装置として、例えば、特許文献１に記載されたような有機ＥＬディスプレイ装置が知られている。この有機ＥＬディスプレイ装置は、電圧信号によって電流制御されるアクティブマトリクス駆動表示装置であって、画像データに応じた電圧信号がゲートに印加されて、発光素子としての有機ＥＬ素子に電流を流す電流制御用薄膜トランジスタと、この電流制御用薄膜トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用薄膜トランジスタとを有する回路（便宜的に、「画素回路」と記す）が、画素ごとに設けられている。

特開平８−３３０６００号公報

このような電圧信号によって発光素子の輝度階調を制御する有機ＥＬディスプレイ装置においては、電流制御用薄膜トランジスタ等の経時的なしきい値電圧の変化によって、有機ＥＬ素子に流れる電流の電流値が変動してしまうという問題を有している。また、有機ＥＬ素子においても、製造プロセスのばらつきに起因する発光特性のばらつきや経時的な特性の変化が生じる。

加えて、例えばデジタルビデオカメラや携帯電話機、パーソナルコンピュータ等の一部の電子機器においては、機器本体に対して取り付け角度や方向を自由に変化させられる可動式（バリアングル式）や回転式の表示パネルを搭載したものが知られている。このような電子機器においては、表示パネルの角度や方向に応じて、画像表示を左右や上下、さらには左右上下に反転させて表示する駆動制御が必要となる。そのため、上述したような各画素の薄膜トランジスタのしきい値電圧の変化や駆動特性のバラツキ、発光素子の発光特性のバラツキを補正するために取得した補正データを、左右反転表示や上下反転表示等の種々の表示形態（表示パターン）に対応させて、記憶回路から適切に読み書きすることができるデータ処理方法（メモリ管理方法）を適用する必要がある。また、画像情報を動画再生する場合には、画像のなめらかな動きを実現するために倍速表示等の駆動方法が用いられるが、上述した種々の表示形態においても、このような高速の表示駆動に対応するデータ処理方法を適用する必要がある。しかしながら、上述した種々の表示形態で、動画再生等の高速表示を行う場合に対応して、画像データを適切に補正して表示することができるデータ処理方法や表示駆動方法については、有効な手法が知られていなかった。

そこで、本発明は、上述した問題点に鑑み、画像を種々の表示形態で表示パネルに高速表示する場合であっても、所望の輝度階調で発光素子を発光動作させることができる表示駆動装置を提供し、以て、発光特性が良好かつ均一で画質に優れた発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器を提供することを目的とする。

請求項１記載の発明は、各々が発光素子を有する複数の画素が２次元配列された発光パネルに対して、画像データに応じた階調信号を供給して、前記発光パネルに画像情報を表示させる表示駆動装置において、前記複数の画素の各々の特性に応じた補正データを、前記発光パネルの前記複数の画素が２次元配列された発光領域を分割して設定された複数の分割発光領域における前記各画素の配列位置に対応付けて、所定のアドレスごとに格納している補正データ記憶回路と、前記補正データ記憶回路からの前記補正データを、前記発光パネルにおける前記画像情報の表示形態に対応した読出順序で読み出すように制御するデータ読出制御回路と、前記画像データと、前記データ読出制御回路により前記補正データ記憶回路から読み出された前記補正データとを個々に対応付けて、補正処理を行った補正画像データを生成する画像データ補正回路と、を備え、前記補正データ記憶回路は、所定数の前記アドレスに、前記所定数より多い数の前記画素に応じた前記補正データを格納しており、前記データ読出制御回路は、前記各アドレスを指定して前記補正データ記憶回路からの前記補正データの読み出しを制御し、前記表示形態に応じて、少なくとも、前記補正データ記憶回路から読み出す前記補正データの読出順序を切り替えることを特徴とする。

請求項２記載の発明は、請求項１記載の表示駆動装置において、前記データ読出制御回路は、前記表示形態が前記発光パネルに正立画像を表示する通常表示モードの場合、及び、倒立画像を表示する上下反転表示モードの場合には、前記補正データ記憶回路に対して第１の読出順序で前記アドレスを指定して、前記補正データを読み出し、少なくとも、前記表示形態が前記発光パネルに左右反転画像を表示する左右反転表示モードを含む場合には、前記補正データ記憶回路に対して、前記第１の読出順序に対して逆となる第２の読出順序で前記アドレスを指定して、前記補正データを読み出すことを特徴とする。
請求項３記載の発明は、請求項２記載の表示駆動装置において、前記補正データ記憶回路は、同一の前記アドレスに、前記複数の分割発光領域における前記各画素の並びに対応付けて、複数の前記補正データが格納され、前記データ読出制御回路は、前記所定数の前記アドレスを指定することにより、前記複数の分割発光領域に含まれる、前記所定数よりも多い数の前記画素の特性に応じた前記補正データを読み出すことを特徴とする。
請求項４記載の発明は、請求項２又は３に記載の表示駆動装置において、前記発光パネルにおいて、前記各画素は複数の行及び複数の行に沿って配列されており、前記発光パネルの各行に沿って配列された前記各画素を、順次選択状態に設定する選択ドライバと、前記補正画像データに応じた前記階調信号を生成して、前記各列に対応して設けられて前記複数の画素に接続される複数のデータ線に供給するデータドライバと、を備え、前記選択ドライバは、前記表示形態が、前記通常表示モード、又は、前記左右反転表示モードの場合には、各行の前記各画素を第１の走査方向に順次選択状態に設定し、前記上下反転表示モードを含む場合には、各行の前記各画素を、前記第１の選択方向に対して反対方向となる第２の走査方向に順次選択状態に設定し、前記データドライバは、前記表示形態が、前記通常表示モード、又は、前記上下反転表示モードの場合には、前記補正画像データを第１の取込方向に連続的に取り込み、前記左右反転表示モードを含む場合には、前記補正画像データを、前記第１の取込方向に対して反対方向となる第２の取込方向に連続的に取り込むことを特徴とする。
請求項５記載の発明は、請求項４記載の表示駆動装置において、前記画像データの取り込み、及び、取り込んだ前記画像データの読み出しを行う画像データ保持回路を備え、前記画像データ補正回路は、前記画像データ保持回路より読み出された前記画像データに対して前記補正処理を行い、前記データ読出制御回路は、前記画像データ保持回路への前記画像データの取込順序、及び、前記画像データ保持回路に取り込まれた前記画像データの読出順序を、前記表示形態に対応した順序に制御することを特徴とする。
請求項６記載の発明は、請求項５記載の表示駆動装置において、前記画像データ保持回路は、少なくとも２組のＦＩＦＯメモリが並列に接続され、前記データ読出制御回路は、前記画像データ保持回路の一方の前記ＦＩＦＯメモリに前記画像データを、前記表示形態に対応した順序で連続的に取り込む動作と、他方の前記ＦＩＦＯメモリに取り込まれた前記画像データを、前記表示形態に対応した順序で連続的に読み出して前記画像データ補正回路に供給する動作と、を並行して実行するように制御することを特徴とする。
請求項７記載の発明は、請求項５又は６に記載の表示駆動装置において、前記複数の分割発光領域の各々に対応して設けられた、複数の前記データドライバと、複数の前記補正データ記憶回路と、複数の前記画像データ保持回路とを備え、前記データ読出制御回路は、前記表示形態に応じて、前記複数の前記画像データ保持回路の各々における前記画像データの取込順序及び読出順序、前記複数の前記補正データ記憶回路の各々における前記補正データの読出方向、及び、前記複数の前記データドライバの各々における前記補正画像データの前記取込方向、並びに、前記選択ドライバにおける前記走査方向を切り替えることを特徴とする。
請求項８記載の発明は、請求項１乃至７のいずれかに記載の表示駆動装置において、前記補正データは、前記各画素の複数の特性に応じた個別の特性パラメータであることを特徴とする。

請求項９記載の発明は、画像データに応じた画像情報を表示する発光装置であって、各々が発光素子を有する複数の画素が２次元配列された発光パネルと、前記発光パネルに前記画像データに応じた階調信号を供給して、前記発光パネルに前記画像情報を表示させる表示駆動装置と、を有し、前記表示駆動装置は、前記複数の画素の各々の特性に応じた補正データを、前記発光パネルの前記複数の画素が２次元配列された発光領域を分割して設定された複数の分割発光領域における前記各画素の配列位置に対応付けて、所定のアドレスごとに格納している補正データ記憶回路と、前記補正データ記憶回路からの、前記補正データを、前記発光パネルにおける前記画像情報の表示形態に対応した読出順序で読み出すように制御するデータ読出制御回路と、前記画像データと、前記データ読出制御回路により前記補正データ記憶回路から読み出された前記補正データとを個々に対応付けて、補正処理を行った補正画像データを生成する画像データ補正回路と、を備え、前記補正データ記憶回路は、所定数の前記アドレスに、前記所定数より多い数の前記画素に応じた前記補正データを格納しており、前記データ読出制御回路は、前記各アドレスを指定して前記補正データ記憶回路からの前記補正データの読み出しを制御し、前記表示形態に応じて、少なくとも、前記補正データ記憶回路から読み出す前記補正データの読出順序を切り替えることを特徴とする。

請求項１０記載の発明は、請求項９記載の発光装置において、前記データ読出制御回路は、前記表示形態が前記発光パネルに正立画像を表示する通常表示モードの場合、及び、倒立画像を表示する上下反転表示モードの場合には、前記補正データ記憶回路に対して第１の読出順序で前記アドレスを指定して、前記補正データを読み出し、少なくとも、前記表示形態が前記発光パネルに左右反転画像を表示する左右反転表示モードを含む場合には、前記補正データ記憶回路に対して、前記第１の読出順序に対して逆となる第２の読出順序で前記アドレスを指定して、前記補正データを読み出すことを特徴とする。
請求項１１記載の発明は、請求項１０記載の発光装置において、前記補正データ記憶回路は、同一の前記アドレスに、前記複数の分割発光領域における前記各画素の並びに対応付けて、複数の前記補正データが格納され、前記データ読出制御回路は、前記所定数の前記アドレスを指定することにより、前記複数の分割発光領域に含まれる、前記所定数よりも多い数の前記画素の特性に応じた前記補正データを読み出すことを特徴とする。
請求項１２記載の発明は、請求項１０又は１１に記載の発光装置において、前記発光パネルにおいて、前記各画素は複数の行及び複数の列に沿って配列され、前記発光パネルは、前記複数の列に対応して配設された複数のデータ線と、前記複数の行に対応して配設された複数の走査線と、を有し、前記複数の画素の各々は、前記複数の走査線と前記複数のデータ線の各交点近傍に配設されて、該各走査線及び該各データ線に接続され、前記表示駆動装置は、前記各走査線に選択信号を順次印加して、各行に沿って配列された前記各画素を順次選択状態に設定する選択ドライバと、前記補正画像データに応じた前記階調信号を生成して、前記複数のデータ線に供給するデータドライバと、を備え、前記選択ドライバは、前記表示形態が、前記通常表示モード、又は、前記左右反転表示モードの場合には、各行の前記各画素を第１の走査方向に順次選択状態に設定し、前記上下反転表示モードを含む場合には、各行の前記各画素を、前記第１の選択方向に対して反対方向となる第２の走査方向に順次選択状態に設定し、前記データドライバは、前記表示形態が、前記通常表示モード、又は、前記上下反転表示モードの場合には、前記補正画像データを第１の取込方向に連続的に取り込み、前記左右反転表示モードを含む場合には、前記補正画像データを、前記第１の取込方向に対して反対方向となる第２の取込方向に連続的に取り込むことを特徴とする。
請求項１３記載の発明は、請求項１２記載の発光装置において、前記表示駆動装置は、前記画像データの取り込み、及び、取り込んだ前記画像データの読み出しを行う画像データ保持回路を備え、前記画像データ補正回路は、前記画像データ保持回路より読み出された前記画像データに対して前記補正処理を行い、前記データ読出制御回路は、前記画像データ保持回路への前記画像データの取込順序、及び、前記画像データ保持回路に取り込まれた前記画像データの読出順序を、前記表示形態に対応した順序に制御することを特徴とする。
請求項１４記載の発明は、請求項１３記載の発光装置において、前記複数の分割発光領域の各々に対応して設けられた、複数の前記データドライバと、複数の前記補正データ記憶回路と、複数の前記画像データ保持回路とを備え、前記データ読出制御回路は、前記表示形態に応じて、前記複数の前記画像データ保持回路の各々における前記画像データの取込順序及び読出順序、前記複数の前記補正データ記憶回路の各々における前記補正データの読出方向、及び、前記複数の前記データドライバの各々における前記補正画像データの前記取込方向、並びに、前記選択ドライバにおける前記走査方向を切り替えることを特徴とする。
請求項１５記載の発明は、請求項９乃至１４のいずれかに記載の発光装置において、前記補正データは、前記各画素の複数の特性に応じた個別の特性パラメータであることを特徴とする。
請求項１６記載の発明は、請求項９乃至１５のいずれかに記載の発光装置において、前記画素は、前記発光素子に供給する電流を制御する駆動制御素子、及び、前記駆動制御素子の制御端子に印加される電圧に対応する電荷を蓄積する容量素子を有する発光駆動回路を備え、前記発光素子の一端と前記駆動制御素子の電流路との接点に接続される前記データ線に、所定の電圧を印加する電圧印加回路と、前記電圧印加回路より前記接点に、前記データ線を介して前記駆動制御素子のしきい値を越える検出用電圧を印加した後の異なるタイミングで検出される、前記データ線の一端の複数の電圧値に基づいて、前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータ、及び、前記発光駆動回路の電流増幅率に関連する第２の特性パラメータを取得する第１の特性パラメータ取得回路と、前記第１及び第２の特性パラメータに基づいて補正した輝度測定用の画像データに応じて発光動作した前記画素の前記発光素子の発光輝度に基づいて、前記発光素子の発光電流効率に関連する第３の特性パラメータを取得する第２の特性パラメータ取得回路と、を具備し、前記補正データは、少なくとも、前記第１の特性パラメータ、前記第２の特性パラメータ、及び、前記第３の特性パラメータのいずれかを含むことを特徴とする。
請求項１７記載の発明に係る電子機器は、請求項９乃至１６のいずれかに記載の発光装置が実装されてなることを特徴とする。

請求項１８記載の発明は、各々が発光素子を有する複数の画素が２次元配列された発光パネルに画像データに応じた画像情報を表示させる発光装置の駆動制御方法であって、前記発光パネルの前記複数の画素の各々の特性に応じた補正データが、前記発光パネルの前記複数の画素が２次元配列された発光領域を分割して設定された複数の分割発光領域における前記各画素の配列位置に対応付けて所定のアドレスごとに格納され、所定数の前記アドレスに、前記所定数より多い数の前記画素に応じた前記補正データを格納した補正データ記憶回路から、前記補正データを、前記発光パネルにおける前記画像情報の表示形態に対応した読出順序で読み出す補正データ読出ステップと、前記画像データと、読み出された前記補正データを個々に対応付けて、補正処理を行った補正画像データを生成する補正画像データ生成ステップと、を含み、少なくとも、補正データ読出ステップは、前記各アドレスを指定して前記補正データ記憶回路から前記補正データを読み出し、前記表示形態に応じて、前記補正データ記憶回路からの前記補正データの読出順序を切り替えることを特徴とする。

請求項１９記載の発明は、請求項１８記載の発光装置の駆動制御方法において、前記補正データ読出ステップは、前記表示形態が前記発光パネルに正立画像を表示する通常表示モードの場合、及び、倒立画像を表示する上下反転表示モードの場合には、前記補正データ記憶回路に対して第１の読出順序で前記アドレスを指定して、前記補正データを読み出し、少なくとも、前記表示形態が前記発光パネルに左右反転画像を表示する左右反転表示モードを含む場合には、前記補正データ記憶回路に対して、前記第１の読出順序に対して逆となる第２の読出順序で前記アドレスを指定して、前記補正データを読み出すことを特徴とする。
請求項２０記載の発明は、請求項１９記載の発光装置の駆動制御方法において、前記発光パネルにおいて、前記各画素は複数の行及び複数の行に沿って配列されており、前記発光パネルの各行に配列された前記各画素を順次選択状態に設定する選択ステップと、前記補正画像データに応じた前記階調信号を生成して、前記選択状態に設定された前記各画素に供給する階調信号供給ステップと、を含み、前記選択ステップは、前記表示形態が前記通常表示モード、又は、前記左右反転表示モードの場合には、前記各画素を第１の走査方向に順次選択状態に設定し、前記表示形態が前記上下反転表示モードを含む場合には、前記各画素を、前記第１の選択方向に対して反対方向となる第２の走査方向に順次選択状態に設定し、前記階調信号供給ステップは、前記表示形態が前記通常表示モード、又は、前記上下反転表示モードの場合には、前記補正画像データを第１の取込方向に連続的に取り込み、前記画像情報を、前記左右反転表示を含む表示を行う場合には、前記補正画像データを、前記第１の取込方向に対して反対方向となる第２の取込方向に連続的に取り込むことを特徴とする。

本発明に係る表示駆動装置、発光装置及びその駆動制御方法、並びに、電子機器によれば、画像を種々の表示形態で表示パネルに高速表示する場合であっても、所望の輝度階調で発光素子を発光動作することができ、発光特性が良好かつ均一で優れた画質を実現することができる。

本発明に係る発光装置を適用した表示装置の一実施形態を示す概略構成図である。一実施形態に係る表示装置に適用されるデータドライバの一例を示す概略ブロック図である。一実施形態に係る表示装置に適用されるコントローラの画像データ補正機能とメモリ管理機能を示す概略ブロック図である。一実施形態に係る表示パネルに適用される画素の一例を示す回路構成図である。一実施形態に係る表示装置における表示駆動動作において、画像情報を表示パネルに通常表示する通常表示モードにおける表示状態を示す図である。一実施形態に係る表示装置において、通常表示モードにおけるメモリ管理方法を示す概念図である。一実施形態に係る補正データ記憶回路における補正データの格納イメージを示す概念図である。一実施形態に係る表示装置において、通常表示モードにおける補正データ記憶回路からの補正データの読出方法を示す動作タイミング図である。一実施形態に係る表示装置において、通常表示モードにおける各画像データと補正処理に用いられる補正データとのアドレスの対応関係を示す概念図である。一実施形態に係る表示装置における表示駆動動作において、画像情報を表示パネルに左右反転表示する左右反転表示モードにおける表示状態を示す図である。一実施形態に係る表示装置において、左右反転表示モードにおけるメモリ管理方法を示す概念図である。一実施形態に係る表示装置において、左右反転表示モードにおける補正データ記憶回路からの補正データの読出方法を示す動作タイミング図である。一実施形態に係る表示装置において、左右反転表示モードにおける各画像データと補正処理に用いられる補正データとのアドレスの対応関係を示す概念図である。一実施形態に係る表示装置における表示駆動動作において、画像情報を表示パネルに上下反転表示する上下反転表示モードにおける表示状態を示す図である。一実施形態に係る表示装置において、上下反転表示モードにおけるメモリ管理方法を示す概念図である。一実施形態に係る表示装置において、上下反転表示モードにおける各画像データと補正処理に用いられる補正データとのアドレスの関係を示す概念図である。一実施形態に係る表示装置における表示駆動動作において、画像情報を表示パネルに左右上下反転表示する左右上下反転表示モードにおける表示状態を示す図である。一実施形態に係る表示装置において、左右上下反転表示すモードにおけるメモリ管理方法を示す概念図である。一実施形態に係る表示装置において、左右上下反転表示すモードにおける各画像データと補正処理に用いられる補正データとのアドレスの関係を示す概念図である。本発明に係る表示装置の具体例に適用されるデータドライバの一例を示す概略ブロック図である。本発明の具体例に係るデータドライバの要部構成例を示す概略回路構成図である。本発明の具体例に係るデータドライバに適用されるデジタル−アナログ変換回路（ＤＡＣ）及びアナログ−デジタル変換回路（ＡＤＣ）の入出力特性を示す図である。本発明の具体例に係る表示装置に適用されるコントローラの画像データ補正機能を示す機能ブロック図である。本発明の具体例に係る表示装置に適用される画素の一例を示す回路構成図である。本発明の具体例に係る発光駆動回路を適用した画素における画像データの書込時の動作状態図である。本発明の具体例に係る発光駆動回路を適用した画素における書込動作時の電圧−電流特性を示す図である。本発明の具体例に係る特性パラメータ取得動作に適用される手法（オートゼロ法）におけるデータライン電圧の変化を示す図である。本発明の具体例に係る表示装置における特性パラメータ取得動作を示すタイミングチャート（その１）である。本発明の具体例に係る表示装置における検出用電圧印加動作を示す動作概念図である。本発明の具体例に係る表示装置における自然緩和動作を示す動作概念図である。本発明の具体例に係る表示装置におけるデータライン電圧検出動作を示す動作概念図である。本発明の具体例に係る表示装置における検出データ送出動作を示す動作概念図である。本発明の具体例に係る表示装置における補正データ算出動作を示す機能ブロック図である。本発明の具体例に係る表示装置における特性パラメータ取得動作を示すタイミングチャート（その２）である。本発明の具体例に係る表示装置における輝度測定用の画像データの生成動作を示す機能ブロック図である。本発明の具体例に係る表示装置における輝度測定用の画像データの書込動作を示す動作概念図である。本発明の具体例に係る表示装置における輝度測定用の発光動作を示す動作概念図である。本発明の具体例に係る補正データ算出動作を示す機能ブロック図（その２）である。本発明の具体例に係る表示装置における発光動作を示すタイミングチャートである。本発明の具体例に係る表示装置における画像データの補正動作を示す機能ブロック図である。本発明の具体例に係る表示装置における補正後の画像データの書込動作を示す動作概念図である。本発明の具体例に係る表示装置における発光動作を示す動作概念図である。本発明に係る発光装置を適用したデジタルビデオカメラの構成例を示す斜視図である。本発明に係る発光装置を適用したパーソナルコンピュータの構成例を示す斜視図である。本発明に係る発光装置を適用した携帯電話機の構成例を示す斜視図である。

以下、本発明に係る表示駆動装置、発光装置及びその駆動制御方法、並びに、電子機器について、実施形態を示して詳しく説明する。
＜実施形態＞
まず、本発明に係る表示駆動装置を備えた発光装置の概略構成について、図面を参照して説明する。ここでは、本発明に係る発光装置を表示装置として適用した場合について説明する。

（表示装置）
図１は、本発明に係る発光装置を適用した表示装置の一実施形態を示す概略構成図である。
図１に示すように、本実施形態に係る表示装置（発光装置）１００は、概略、表示パネル（発光パネル）１１０と、選択ドライバ１２０と、電源ドライバ１３０と、データドライバ１４０と、コントローラ１５０と、表示信号生成回路１６０と、を備えている。ここで、選択ドライバ１２０とデータドライバ１４０とコントローラ１５０は、本発明における表示駆動装置に対応する。

表示パネル１１０は、図１に示すように、行方向（図面左右方向）及び列方向（図面上下方向）に２次元配列（例えばｐ行×ｑ列；ｐ、ｑは正の整数）された複数の画素ＰＩＸと、各々行方向に配列された画素ＰＩＸに接続するように配設された複数の選択ラインＬｓ及び複数の電源ラインＬａと、全画素ＰＩＸに共通に設けられた共通電極Ｅｃと、列方向に配列された画素ＰＩＸに接続するように配設された複数のデータラインＬｄと、を有している。

また、表示パネル１１０は、図１に示すように、複数の画素ＰＩＸが２次元配列された発光領域が行方向に例えば２分割されて、図面左方側の分割発光領域１１０Ｌと、図面右方側の分割発光領域１１０Ｒが設定されている。以下、本実施形態では、表示パネル１１０の発光領域を２分割した場合について説明するが、３以上の複数に分割（多分割）された３個以上の分割発光領域を有するものであってもよい。また、表示パネル１１０に配列された画素ＰＩＸは、後述するように、電流駆動型の発光素子と、該発光素子を発光駆動するための電流を生成する発光駆動回路と、を備えている。

選択ドライバ１２０は、上記の表示パネル１１０に行方向に配設された各選択ラインＬｓに接続されている。選択ドライバ１２０は、後述するコントローラ１５０から供給される選択制御信号に基づいて、各行の選択ラインＬｓに所定のタイミングで所定の電圧レベル（選択レベル又は非選択レベル）の選択信号Ｓselを順次印加することにより、各行の画素ＰＩＸを順次選択状態に設定する。

このような選択ドライバ１２０としては、例えば、シフトレジスタと出力回路を備えた構成が適用される。シフトレジスタは、コントローラ１５０から供給される選択制御信号（走査クロック信号、走査スタート信号）に基づいて、各行の選択ラインＬｓに対応するシフト信号を順次出力する。出力回路は、シフトレジスタからのシフト信号を所定の信号レベル（選択レベル；例えばハイレベル）に変換し、コントローラ１５０から供給される選択制御信号（出力イネーブル信号）に基づいて、各行の選択ラインＬｓに選択信号Ｓselとして順次出力する。

さらに、本実施形態に適用される選択ドライバ１２０においては、コントローラ１５０から供給される選択制御信号（シフト切替信号）に基づいて、シフトレジスタにおけるシフト信号の出力順序（シフト方向）が順方向又は逆方向に切り替え制御されるように構成されている。これにより、選択ドライバ１２０は、選択信号Ｓselを、表示パネル１１０の１行目の選択ラインＬｓから最終行目の選択ラインＬｓ方向の順方向に順次出力する状態と、最終行目の選択ラインＬｓから１行目の選択ラインＬｓ方向の逆方向に順次出力する状態に、行選択方向（走査方向）が切り替え設定される。なお、選択ドライバ１２０における選択信号Ｓselの具体的な出力制御については後述する。

電源ドライバ１３０は、表示パネル１１０の行方向に配設された各電源ラインＬａに接続されている。電源ドライバ１３０は、後述するコントローラ１５０から供給される電源制御信号（例えば出力制御信号）に基づいて、各行の電源ラインＬａに所定のタイミングで所定の電圧レベル（発光レベル及び非発光レベル）の電源電圧Ｖsaを印加する。

データドライバ１４０は、上記表示パネル１１０に分割設定された分割発光領域の各々に対応して複数設けられている。本実施形態では、表示パネル１１０が分割発光領域１１０Ｌと１１０Ｒに２分割されているので、データドライバ１４０はこれらに対応してデータドライバ１４０Ｌと１４０Ｒを備えている。

データドライバ１４０Ｌは、表示パネル１１０の図面左方側の分割発光領域１１０Ｌに配設された複数のデータラインＬｄに接続され、データドライバ１４０Ｒは、表示パネル１１０の図面右方側の分割発光領域１１０Ｒに配設された複数のデータラインＬｄに接続されている。各データドライバ１４０Ｌ、１４０Ｒは、後述するコントローラ１５０から供給されるデータ制御信号に基づいて同時に駆動され、少なくとも表示動作（発光動作）時に、画像データに応じた階調信号（階調電圧Ｖdata）を生成して、各データラインＬｄを介して各分割発光領域１１０Ｌ、１１０Ｒの画素ＰＩＸへ一斉に供給する。

図２は、本実施形態に係る表示装置に適用されるデータドライバの一例を示す概略ブロック図である。ここでは、データドライバ１４０Ｌ、１４０Ｒのいずれか一方の概略構成を示す。
データドライバ１４０（データドライバ１４０Ｌ又は１４０Ｒ）は、例えば図２に示すように、概略、シフトレジスタ回路１４１と、データレジスタ回路１４２と、データラッチ回路１４３と、Ｄ／Ａコンバータ１４４と、出力回路１４５と、を備えている。

シフトレジスタ回路１４１は、コントローラ１５０から供給されるデータ制御信号（シフトクロック信号ＳＣＫ、サンプリングスタート信号ＳＴＲ）に基づいて、シフト信号を生成し、データレジスタ回路１４２に順次出力する。データレジスタ回路１４２は、上述した表示パネル１１０に配列された画素ＰＩＸの列数（ｑ）分のレジスタ（図示を省略）を備え、シフトレジスタ回路１４１から供給されるシフト信号の入力タイミングに基づいて、コントローラ１５０から供給される１行分の補正画像データＤ１〜Ｄｑを順次取り込む。ここで、画像データＤ１〜Ｄｑはデジタル信号からなるシリアルデータである。データラッチ回路１４３は、データ制御信号（データラッチパルス信号ＬＰ）に基づいて、データレジスタ回路１４２に取り込まれた１行分の補正画像データＤ１〜Ｄｑを保持する。Ｄ／Ａコンバータ１４４は、図示を省略した電源供給手段から供給される階調基準電圧Ｖ０〜ＶＸに基づいて、デジタル信号からなる補正画像データＤ１〜Ｄｑをアナログ信号電圧Ｖpixに変換する。出力回路１４５は、アナログ信号電圧Ｖpixに変換された補正画像データＤ１〜Ｄｑを所定の信号レベルの階調電圧Ｖdataに変換して、コントローラ１５０から供給されるデータ制御信号（出力イネ−ブル信号ＯＥ）に基づいて、各列のデータラインＬｄに一斉に出力する。

さらに、本実施形態に適用されるデータドライバ１４０を構成するデータドライバ１４０Ｌ及び１４０Ｒは、コントローラ１５０から供給されるデータ制御信号（シフト切替信号）に基づいて、シフトレジスタ回路１４１におけるシフト信号の出力順序（シフト方向）が順方向又は逆方向に切り替え制御されるように構成されている。これにより、データドライバ１４０は、データレジスタ回路１４２において補正画像データＤ１〜Ｄｑを、表示パネル１１０の１列目のデータラインＬｄから最終列のデータラインＬｄ方向の順方向に順次取り込む状態と、最終列目のデータラインＬｄから１列目のデータラインＬｄ方向の逆方向に順次取り込む状態に、取込方向が切り替え設定される。なお、データドライバ１４０（データドライバ１４０Ｌ及び１４０Ｒ）における補正画像データＤ１〜Ｄｑの具体的な取り込み制御については後述する。

なお、ここでは、データドライバ１４０（データドライバ１４０Ｌ、１４０Ｒ）は、表示パネル１１０の表示動作時に、補正画像データを取り込み、当該補正画像データに応じた階調信号（階調電圧Ｖdata）を生成して、各データラインＬｄに出力するデータドライバ機能を有する場合について説明したが、本発明はこの構成に限定されるものではない。すなわち、本実施形態に適用可能なデータドライバ１４０は、後述する具体例に示すように、画像データを画素ＰＩＸの特性に応じて補正するための補正データ（特性パラメータ）の取得時に、画素ＰＩＸの特性に関する電圧成分（検出電圧）を抽出する電圧検出機能をさらに有するものであってもよい。

コントローラ１５０は、上述した選択ドライバ１２０、電源ドライバ１３０及びデータドライバ１４０（データドライバ１４０Ｌ、１４０Ｒ）の動作状態を制御するための選択制御信号及び電源制御信号、データ制御信号を生成して供給する機能（ドライバ制御機能）を備えている。また、本実施形態に係るコントローラ１５０は、各画素ＰＩＸの特性に応じた補正データを用いて画像データを補正して、補正画像データとしてデータドライバ１４０（データドライバ１４０Ｌ、１４０Ｒ）に出力する機能（画像データ補正機能）を備えている。加えて、本実施形態に係るコントローラ１５０は、表示パネル１１０における画像情報の表示形態（表示パターン）に応じて、各記憶回路（後述する画像データ保持回路、補正データ格納回路及び補正データ記憶回路）における画像データ及び補正データの取込み、書込み、読出しの各動作を管理する機能（メモリ管理機能）を備えている。

コントローラ１５０のドライバ制御機能は、例えば映像エンジンモジュール等の表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも上述した選択制御信号及び電源制御信号、データ制御信号を生成して、各々、選択ドライバ１２０及び電源ドライバ１３０、データドライバ１４０（データドライバ１４０Ｌ、１４０Ｒ）に個別に供給する。これにより、コントローラ１５０は、各ドライバの動作状態を制御して、所定のタイミングで、表示パネル１１０に配列された各画素ＰＩＸへの階調信号の書込動作、及び、各画素ＰＩＸの発光動作を実行して、画像データに基づく所定の画像情報を表示パネル１１０に表示させる。

図３は、本実施形態に係る表示装置に適用されるコントローラの画像データ補正機能とメモリ管理機能を示す概略ブロック図である。なお、図３においては、本実施形態に特有の画像データ補正機能とメモリ管理機能を実現するための構成を示し、上述したドライバ制御機能を実現するための構成、並びに、電源ドライバ１３０及び表示信号生成回路１６０の表記を省略した。また、図３においては、便宜的に、各機能ブロック間のデータや信号の流れを全て実線の矢印で示したが、実際には、後述するように、コントローラ１５０の動作状態に応じてこれらのいずれかのデータの流れが有効になる。ここで、図中の細線矢印は、データ読出制御回路１５６からの制御信号を示し、太線矢印は、各種データの流れを示す。

コントローラ１５０は、例えば図３に示すように、大別して、画像データ保持回路１５１と、補正データ格納回路１５２と、補正データ記憶回路１５３と、画像データ補正回路１５４と、ドライバ転送回路１５５と、データ読出制御回路１５６と、を備えている。

画像データ保持回路１５１は、上述した表示パネル１１０に分割設定された分割発光領域１１０Ｌ、１１０Ｒに対応して、ＦＩＦＯ（First-In/First-Out；先入れ先出し）メモリ１５１Ｌａ、１５１Ｒａからなるメモリ回路１５１Ａと、ＦＩＦＯメモリ１５１Ｌｂ、１５１Ｒｂからなるメモリ回路１５１Ｂとが並列に接続され、各メモリ回路１５１Ａ、１５１Ｂが画像情報の一画面分の画素ＰＩＸに対応する記憶領域を有している。ここで、各メモリ回路１５１Ａ、１５１ＢのＦＩＦＯメモリ１５１Ｌａ、１５１Ｌｂは、上記の２分割された表示パネル１１０の分割発光領域１１０Ｌ側の画素ＰＩＸに対応する記憶領域を有し、ＦＩＦＯメモリ１５１Ｒａと１５１Ｒｂは、分割発光領域１１０Ｒ側の画素ＰＩＸに対応する記憶領域を有している。すなわち、各メモリ回路１５１Ａ、１５１Ｂにおいて、画像情報の一画面分の画像データがＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａの各記憶領域、又は、ＦＩＦＯメモリ１５１Ｌｂ及び１５１Ｒｂの各記憶領域に分割して取り込まれる。

また、各メモリ回路１５１Ａ、１５１Ｂの入力側には切換接点ＰＳｉが共通に設けられ、出力側には切換接点ＰＳｏが共通に設けられている。切換接点ＰＳｉ及びＰＳｏは、同期して切り換え制御され、切換接点ＰＳｉによりメモリ回路１５１Ａ、１５１Ｂの一方側に入力経路が設定されている場合には、切換接点ＰＳｏによりメモリ回路１５１Ａ、１５１Ｂの他方側に出力経路が設定される。

これにより、後述する表示信号生成回路１６０からシリアルデータとして供給される画像データを、切換接点ＰＳｉを介して一方側のメモリ回路１５１Ａ、１５１Ｂに順次取り込んで一画面分の画像データを保持する動作と、他方側のメモリ回路１５１Ａ、１５１Ｂに保持した画像データを、切換接点ＰＳｏを介して順次読み出して、後述する画像データ補正回路１５４に供給する動作と、が並行して実行される。このような動作を２組のメモリ回路１５１Ａ、１５１Ｂで交互に繰り返し実行することにより、画像データが一画面分ずつ連続的に取り込まれる。

ここで、本実施形態に係る画像データ保持回路１５１においては、後述するように、画像データを取込み、保持する際には、各メモリ回路１５１Ａ、１５１Ｂを構成するＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、ＦＩＦＯメモリ１５１Ｌｂ及び１５１Ｒｂが、画像情報の表示形態（表示パターン）に応じて、見た目上、連続する一体の記憶領域として動作する状態と、別個の記憶領域として動作する状態に切り換え制御される。すなわち、ＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、ＦＩＦＯメモリ１５１Ｌｂ及び１５１Ｒｂが一体の記憶領域として動作する場合には、画像データの取込時には、連続する画像データが、例えばまずＦＩＦＯメモリ１５１Ｌａの連続するアドレスの記憶領域に順次保持され、次いでＦＩＦＯメモリ１５１Ｒａの連続するアドレスの記憶領域に順次保持される。そして、画像データの読出時には、画像データの取込時と同じ順序で、まずＦＩＦＯメモリ１５１Ｌａの連続するアドレスの画像データが順次読み出され、次いでＦＩＦＯメモリ１５１Ｒａの連続するアドレスの画像データが順次読み出される。一方、ＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、ＦＩＦＯメモリ１５１Ｌｂ及び１５１Ｒｂが別個の記憶領域として動作する場合には、画像データの取込時には、連続する画像データが、例えばまずＦＩＦＯメモリ１５１Ｒａの連続するアドレスの記憶領域に順次保持され、次いでＦＩＦＯメモリ１５１Ｌａの連続するアドレスの記憶領域に順次保持される。そして、画像データの読出時には、画像データの取込時と同じ順序で、まずＦＩＦＯメモリ１５１Ｒａの連続するアドレスの画像データが順次読み出され、次いでＦＩＦＯメモリ１５１Ｌａの連続するアドレスの画像データが順次読み出される。読み出された画像データは、１行分を単位として、後述するデータ読出制御回路１５６を介して画像データ補正回路１５４に供給される。

このように、本実施形態においては、画像データ保持回路１５１として２組（もしくは、複数）のメモリ回路１５１Ａ（ＦＩＦＯメモリ１５１Ｌａ、１５１Ｒａ）、１５１Ｂ（ＦＩＦＯメモリ１５１Ｌｂ、１５１Ｒｂ）を並列に接続した構成を示した。これにより、本実施形態は、上述したように、メモリ回路１５１Ａ、１５１Ｂのうち、一方側に画像データを取り込んで保持する動作と、他方側に保持された画像データを順次読み出す動作を並行して実行することができ、画像情報（特に動画像）の倍速表示等の高速の表示駆動に良好に対応することができる。

補正データ格納回路１５２は、不揮発性メモリからなり、表示装置１００の表示駆動動作に先立って、予め表示パネル１１０に配列された各画素ＰＩＸの特性に応じた複数種類の補正データが取得されて、各画素ＰＩＸ位置に対応するアドレスに格納（記憶）されている。すなわち、補正データ格納回路１５２には、表示パネル１１０に表示される画像情報一画面分の各画素ＰＩＸに対応する各補正データが個別に格納されている。なお、補正データの取得方法については後述する。

補正データ記憶回路１５３は、上述した表示パネル１１０に分割設定された分割発光領域１１０Ｌ、１１０Ｒに対応して、揮発性メモリからなる第１補正データ記憶回路１５３Ｌ及び第２補正データ記憶回路１５３Ｒを備えている。ここで、第１補正データ記憶回路１５３Ｌは、上記の２分割された表示パネル１１０の分割発光領域１１０Ｌ側に配列された画素ＰＩＸの特性に応じた複数種類の補正データを格納（記憶）する記憶領域を有し、第２補正データ記憶回路１５３Ｒは、分割発光領域１１０Ｒ側に配列された画素ＰＩＸの特性に応じた複数種類の補正データを格納（記憶）する記憶領域を有している。すなわち、補正データ記憶回路１５３は、上記補正データ格納回路１５２に格納された、表示パネル１１０に配列された画素ＰＩＸの特性に応じた複数種類の補正データの全て、もしくは、一部が読み出されて、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの各記憶領域に分割して取り込まれる。

そして、本実施形態に係る補正データ記憶回路１５３（第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒ）においては、補正データ格納回路１５２に格納された、表示パネル１１０に配列された画素ＰＩＸの特性に応じた補正データを読み出して、一時保存する際には、各画素ＰＩＸに対応する複数種類の各補正データが、後述する補正データの格納方法に基づいて、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの共通する複数アドレスに分割して保持される。一方、画像データ保持回路１５１を介して取り込まれた画像データが供給される各画素ＰＩＸに対応する補正データを読み出す際には、画像情報の表示形態（表示パターン）に応じて、後述する補正データの読出方法に基づいて、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの共通するアドレスを指定して、分割された各分割発光領域１１０Ｌ及び１１０Ｒにおける同一列の画素ＰＩＸに対応する補正データを読み出す動作が順次実行される。読み出された補正データは、１行分を単位として、後述するデータ読出制御回路１５６を介して画像データ補正回路１５４に供給される。なお、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに一時保存された各画素ＰＩＸの特性に応じた複数種類の補正データを、例えば倍速表示等に対応させて高速で読み出す方法については、後述する表示装置の駆動制御方法（表示駆動方法）において詳しく説明する。なお、補正データ格納回路１５２を備えず、例えば、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒが不揮発性メモリからなり、取得された補正データが第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに直接、保存される構成であってもよい。

画像データ補正回路１５４は、画像データ保持回路１５１を介して取り込まれたシリアルデータからなる画像データに対して、補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒから読み出された、表示パネル１１０の各分割発光領域１１０Ｌ及び１１０Ｒの各画素ＰＩＸの特性に応じた複数種類の補正データを用いて補正処理を行った補正画像データを生成する。なお、画像データの補正方法については後述する。

ここで、本実施形態に係る画像データ補正回路１５４においては、画像情報の表示形態（表示パターン）に応じて、上述した画像データ保持回路１５１の各メモリ回路１５１Ａ、１５１Ｂを構成するＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、ＦＩＦＯメモリ１５１Ｌｂ及び１５１Ｒｂから、所定の順序で順次読み出された画像データが、１行分を単位として取り込まれる。また、画像データ補正回路１５４においては、画像情報の表示形態（表示パターン）に応じて、上述した第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒから、各分割発光領域１１０Ｌ及び１１０Ｒに対応して所定の順序で順次読み出された補正データが、１行分を単位として順次取り込まれる。そして、各画像データは、画像情報の表示形態に応じて対応付けられた補正データに基づいて、分割発光領域１１０Ｌ及び１１０Ｒごとに、１画素分ずつ順次補正処理が実行される。

ドライバ転送回路１５５は、画像データ補正回路１５４において補正処理されて生成された画像データ（補正画像データ）を、所定のタイミングでデータドライバ１４０を構成する各データドライバ１４０Ｌ、１４０Ｒに同時に転送する。ここで、補正画像データ（図２中では、Ｄ１〜Ｄｑと表記）は、データドライバ１４０（データドライバ１４０Ｌ、１４０Ｒ）におけるシフトレジスタ回路１４１からデータレジスタ回路１４２へのシフト信号の入力タイミングに同期するように、ドライバ転送回路１５５から１行分ごとの補正画像データが、各データドライバ１４０Ｌ、１４０Ｒにシリアルデータとして出力される。データドライバ１４０（データドライバ１４０Ｌ、１４０Ｒ）は、図２に示したように、この１行分のシリアルデータからなる補正画像データＤ１〜Ｄｑをデータレジスタ回路１４２により所定の順序（取込方向）で順次取り込んで、データラッチ回路１４３に保持する。

データ読出制御回路１５６は、少なくとも、上述した画像データ保持回路１５１の各メモリ回路１５１Ａ、１５１Ｂにおける画像データの取込動作、補正データ格納回路１５２及び補正データ記憶回路１５３（第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒ）における補正データの読み書き（書込み、読出し）動作及び後述する画像データ補正回路１５４における画像データの補正処理、並びに、ドライバ転送回路１５５における補正後の画像データのデータドライバ１４０（データドライバ１４０Ｌ、１４０Ｒ）への転送処理の各動作を制御する。なお、データ読出制御回路１５６における具体的な動作制御については後述する。

なお、図３においては、データ読出制御回路１５６内にデータバス（図示を省略）を備え、画像データ保持回路１５１から読み出され、画像データ補正回路１５４に送出される画像データ、また、補正データ格納回路１５２から読み出され、補正データ記憶回路１５３に書き込まれる補正データ、並びに、補正データ記憶回路１５３から読み出され、画像データ補正回路１５４に送出される補正データが、データ読出制御回路１５６を一旦経由するように図示したが、本発明はこの構成に限定されるものではない。すなわち、画像データ保持回路１５１から読み出された画像データが、直接画像データ補正回路１５４に送出されるものであってもよいし、また、補正データ格納回路１５２から読み出された補正データが、直接補正データ記憶回路１５３に書き込まれるものであってもよいし、さらに、補正データ記憶回路１５３から読み出された補正データが、直接画像データ補正回路１５４に送出されるものであってもよい。

また、図３においては、本実施形態に特有の画像データ補正機能とメモリ管理機能を実現するための構成を主に示したが、上述したドライバ制御機能は、周知のタイミング信号生成回路等を用いて実現される。また、本実施形態においては、ドライバ制御機能、画像データ補正機能及びメモリ管理機能を、単一のコントローラ１５０内に備えた構成を示したが、本発明はこの構成に限定されるものではない。すなわち、本発明に係る表示装置１００は、ドライバ制御機能と画像データ補正機能とメモリ管理機能の少なくともいずれか、あるいは、各機能の例えば一部がコントローラ１５０とは別個に設けられているものであってもよい。さらに、メモリ管理機能により管理される、例えば補正データ格納回路１５２及び補正データ記憶回路１５３は、コントローラ１５０の外部に設けられる独立した記憶装置であってもよい。

表示信号生成回路１６０は、表示装置１００の外部から供給される映像信号から輝度階調信号成分を抽出し、該輝度階調信号成分をデジタル信号からなるシリアルデータとして形成して、画像データとしてコントローラ１５０（画像データ保持回路１５１）に供給する。ここで、表示信号生成回路１６０から供給される画像データは、各画素ＰＩＸにおける赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色成分の輝度階調信号成分に対応したデジタル信号からなる。また、表示信号生成回路１６０は、映像信号に含まれる、画像情報の表示タイミングを規定する信号成分を抽出して、タイミング信号（垂直同期信号、水平同期信号等）としてコントローラ１５０に供給する。

ここで、本実施形態に係る表示装置に適用可能な画素の構成例について説明する。
図４は、本実施形態に係る表示パネルに適用される画素の一例を示す回路構成図である。ここでは、アクティブマトリクス型の駆動方式に対応した画素の構成を示し、また、発光素子として有機ＥＬ素子を適用した場合について説明する。

本実施形態に係る表示パネル１１０に適用される画素ＰＩＸは、図４に示すように、選択ドライバ１２０に接続された選択ラインＬｓとデータドライバ１４０に接続されたデータラインＬｄとの各交点近傍に配置されている。各画素ＰＩＸは、電流駆動型の発光素子である有機ＥＬ素子ＯＥＬと、該有機ＥＬ素子ＯＥＬを発光駆動するための電流を生成する発光駆動回路ＤＣと、を備えている。

図４に示す発光駆動回路ＤＣは、概略、トランジスタＴｒ１１〜Ｔｒ１３と、キャパシタＣｓと、を備えた回路構成を有している。トランジスタＴｒ１１は、ゲート端子が選択ラインＬｓに接続され、また、ドレイン端子が電源ラインＬａに接続され、また、ソース端子が接点Ｎ１１に接続されている。トランジスタＴｒ１２は、ゲート端子が選択ラインＬｓに接続され、また、ソース端子がデータラインＬｄに接続され、また、ドレイン端子が接点Ｎ１２に接続されている。トランジスタ（駆動制御素子）Ｔｒ１３は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。また、キャパシタ（容量素子）Ｃｓは、トランジスタＴｒ１３のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。ここで、キャパシタＣｓは、トランジスタＴｒ１３のゲート・ソース端子間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１１及び接点Ｎ１２間に別個の容量素子を並列に接続したものであってもよい。

また、有機ＥＬ素子ＯＥＬは、アノード（アノード電極）が上記発光駆動回路ＤＣの接点Ｎ１２に接続され、カソード（カソード電極）が共通電極Ｅｃに接続されている。共通電極Ｅｃは、図示を省略した定電圧源に接続され、所定の基準電圧Ｖsc（例えば接地電位ＧＮＤ）が印加されている。

なお、図４に示した画素ＰＩＸにおいて、トランジスタＴｒ１１〜Ｔｒ１３については、例えば同一のチャネル型を有する薄膜トランジスタ（ＴＦＴ）を適用することができる。トランジスタＴｒ１１〜Ｔｒ１３は、アモルファスシリコン薄膜トランジスタであってもよいし、ポリシリコン薄膜トランジスタであってもよい。

特に、図４に示すように、トランジスタＴｒ１１〜Ｔｒ１３として、例えばｎチャネル型の薄膜トランジスタを適用し、かつ、トランジスタＴｒ１１〜Ｔｒ１３としてアモルファスシリコン薄膜トランジスタを適用した場合には、すでに確立されたアモルファスシリコン製造技術を適用して、多結晶型や単結晶型のシリコン薄膜トランジスタに比較して、簡易な製造プロセスで動作特性（電子移動度等）が均一で安定したトランジスタを実現することができる。

また、トランジスタＴｒ１１〜Ｔｒ１３がポリシリコン薄膜トランジスタである場合、トランジスタＴｒ１１〜Ｔｒ１３はｐチャネル型の薄膜トランジスタであってもよい。この場合には上述した図６に示す発光駆動回路ＤＣの構成において、各トランジスタＴｒ１１〜Ｔｒ１３のソース端子とドレイン端子とが逆になる。

また、上述した画素ＰＩＸにおいては、発光駆動回路ＤＣとして３個のトランジスタＴｒ１１〜Ｔｒ１３を備え、また、発光素子として有機ＥＬ素子ＯＥＬを適用した回路構成を示した。本発明はこの実施形態に限定されるものではなく、発光駆動回路ＤＣが３個以上のトランジスタを備えた他の回路構成を有するものであってもよい。また、発光駆動回路ＤＣにより発光駆動される発光素子は、電流駆動型の発光素子であればよく、例えば発光ダイオード等の他の発光素子であってもよい。

次いで、このような回路構成を有する画素ＰＩＸを備えた表示装置の表示動作について、簡単に説明する。
図４に示した画素ＰＩＸを備えた表示装置の表示動作は、まず、選択期間において、選択ドライバ１２０から特定の行の選択ラインＬｓに選択レベル（例えばハイレベル）の選択電圧Ｖselを印加するとともに、電源ドライバ１３０から当該行の電源ラインＬａに非発光レベル（基準電圧Ｖsc以下の電圧レベル；例えば負電圧）の電源電圧Ｖsaを印加する。これにより、各画素ＰＩＸのトランジスタＴｒ１１、Ｔｒ１２がオン動作して、当該行の画素ＰＩＸが選択状態に設定される。このタイミングに同期して、画像データに応じた負の電圧値の階調電圧Ｖdataを、データドライバ１４０から各列のデータラインＬｄに印加することにより、階調電圧Ｖdataに応じた電位が各画素ＰＩＸの接点Ｎ１２に印加される。

これにより、各画素ＰＩＸのトランジスタＴｒ１３がオン動作して、トランジスタＴｒ１３のゲート・ソース間に生じた電位差に応じた書込電流が、電源ラインＬａからトランジスタＴｒ１３、接点Ｎ１２、トランジスタＴｒ１２を介してデータラインＬｄ方向に流れる。このとき、各画素ＰＩＸのキャパシタＣｓには、接点Ｎ１１及びＮ１２間に生じた電位差に応じた電荷が蓄積される。

ここで、電源ラインＬａには、基準電圧Ｖsc以下の電源電圧Ｖsaが印加され、さらに、書込電流が画素ＰＩＸからデータラインＬｄ方向に引き抜かれるように設定されている。これにより、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）に印加される電位は、カソードの電位（基準電圧Ｖsc）よりも低くなるため、有機ＥＬ素子ＯＥＬには電流が流れず、有機ＥＬ素子ＯＥＬは発光しない（非発光動作）。そして、このような書込動作を、表示パネル１１０に２次元配列された全ての行の画素ＰＩＸについて順次実行する。

次いで、非選択期間において、選択ドライバ１２０から選択ラインＬｓに非選択レベル（例えばローレベル）の選択電圧Ｖselを印加することにより、各画素ＰＩＸのトランジスタＴｒ１１、Ｔｒ１２がオフ動作して、当該行の画素ＰＩＸが非選択状態に設定される。これにより、各画素ＰＩＸのキャパシタＣｓに選択期間において蓄積された電荷が保持されるので、トランジスタＴｒ１３はオン状態を維持する。そして、電源ドライバ１３０から電源ラインＬａに発光レベル（基準電圧Ｖscよりも高い電圧レベル）の電源電圧Ｖsaを印加することにより、電源ラインＬａからトランジスタＴｒ１３、接点Ｎ１２を介して、有機ＥＬ素子ＯＥＬに所定の発光駆動電流が流れる。

このとき、各画素ＰＩＸのキャパシタＣｓに蓄積される電荷（電圧成分）は、トランジスタＴｒ１３において階調電圧Ｖdataに対応する書込電流を流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流は、当該書込電流と略同等の電流値となる。これにより、各画素ＰＩＸの有機ＥＬ素子ＯＥＬは、書込動作時に書き込まれた画像データ（階調電圧Ｖdata）に応じた輝度階調で発光し、表示パネル１１０に所望の画像情報が表示される。

なお、図４に示した回路構成を有する画素ＰＩＸにおける発光動作を含む駆動方法及び補正データ（特性パラメータ）の取得方法については、後述する表示装置の駆動制御方法の具体例において詳しく説明する。

（表示駆動方法）
次に、上述した構成を有する表示装置における表示駆動方法について、画像情報の表示形態（表示パターン）ごとに図面を参照して説明する。ここでは、映像信号に基づく画像情報を表示パネル１１０に正立画像として表示する通常表示モードと、画像情報を左右反転して表示する左右反転表示モードと、画像情報を上下反転して表示する上下反転表示モードと、画像情報を左右及び上下に反転して表示する左右上下反転表示モードについて、コントローラ１５０によるメモリ管理方法を中心にして説明する。また、説明の都合上、表示パネル１１０の行方向及び列方向に、９６０×５４０個の画素ＰＩＸがマトリクス状に配列されているものとする。加えて、本実施形態においては、表示パネル１１０に配列された複数の画素ＰＩＸが図３の左右方向に分割されて、例えば分割発光領域１１０Ｌ側（左側）に１〜３８４列目の画素ＰＩＸが配置され、分割発光領域１１０Ｒ側（右側）に３８５〜９６０列目の画素ＰＩＸが配置されているものとする。これにより、本実施形態においては、メモリ回路１５１Ａ、１５２Ｂを構成するＦＩＦＯメモリ１５１Ｌａ、１５１Ｒａ及び１５１Ｌｂ、１５１Ｒｂ、補正データ記憶回路１５３を構成する第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒ、データドライバ１４０を構成するデータドライバ１４０Ｌ、１４０Ｒが、各々、分割発光領域１１０Ｌ側の３８４画素、分割発光領域１１０Ｒ側の５７６画素に対応する記憶領域又はデータ保持回路を備えているものとする。また、画像データは表示パネル１１０の９６０列×５４０行のマトリクスに対応した形で供給されるものとする。

なお、本実施形態においては、説明の都合上、便宜的に表示パネル１１０を任意（不均等）に２分割した分割発光領域１１０Ｌ、１１０Ｒを有する場合について説明するが、本発明はこれに限定されるものはない。すなわち、本発明に係る表示装置は、表示パネル１１０を均等に２分割して、例えば９６０列の画素ＰＩＸが配列された表示パネル１１０において、分割発光領域１１０Ｌ及び１１０Ｒに配列される画素ＰＩＸの列数が同数の４８０列になるように設定されたものであってもよいし、さらに、３以上の複数の分割発光領域に、均等又は不均等に分割されたものであってもよい。そして、このような表示パネル１１０の分割数及び各分割発光領域に含まれる列数は、例えば既存（又は汎用）のデータドライバの出力端子数に対応させることができる。これによれば、既存（又は汎用）のデータドライバを用いて、簡易かつ安価に本実施形態に係る表示装置を実現することができる。

（１）通常表示モード
図５は、本実施形態に係る表示装置における表示駆動動作において、画像情報を表示パネルに通常表示する通常表示モードにおける表示状態を示す図である。図５において、ＩＭＧ１は、通常表示モードにおいて、画像データに基づいて表示パネル１１０に表示される画像情報の一例である。ここでは画像情報が“ＦＧ”の文字パターンを有する場合について示したが、画像情報はこれに限るものではなく、任意の画像であってよい。画像情報が表示パネル１１０に図５に示す位置関係で表示されたときの、表示パネル１１０に表示された画像を正立画像とする。

図５において、Ａは、表示パネル１１０（分割発光領域１１０Ｌ）の１行１列目に対応した画像データによる表示を示し、Ｂは１行３８４列目に対応した画像データによる表示を示し、Ｃは５４０行１列目に対応した画像データによる表示を示し、Ｄは５４０行３８４列目に対応した画像データによる表示を示し、Ｅは表示パネル１１０の１行３８５列目（分割発光領域１１０Ｒでは１行１列目）に対応した画像データによる表示を示し、Ｆは１行９６０列目（分割発光領域１１０Ｒでは１行５７６列目）に対応した画像データによる表示を示し、Ｇは５４０行３８５列目（分割発光領域１１０Ｒでは５４０行１列目）に対応した画像データによる表示を示し、Ｈは５４０行９６０列目（分割発光領域１１０Ｒでは５４０行５７６列目）に対応した画像データによる表示を示している。

通常表示モードでは、図５に示すように、１行１列目に対応した画像データによる表示Ａは表示パネル１１０（分割発光領域１１０Ｌ）の１行１列目に表示され、１行３８４列目に対応した画像データによる表示Ｂは表示パネル１１０（分割発光領域１１０Ｌ）の１行３８４列目の位置に表示され、５４０行１列目に対応した画像データによる表示Ｃは表示パネル１１０（分割発光領域１１０Ｌ）の５４０行１列目の位置に表示され、５４０行３８４列目に対応した画像データによる表示Ｄは表示パネル１１０（分割発光領域１１０Ｌ）の５４０行３８４列目の位置に表示され、１行３８５列目に対応した画像データによる表示Ｅは表示パネル１１０の１行３８５列目（分割発光領域１１０Ｒでは１行１列目）に表示され、１行９６０列目に対応した画像データによる表示Ｆは表示パネル１１０の１行９６０列目（分割発光領域１１０Ｒでは１行５７６列目）の位置に表示され、５４０行３８５列目に対応した画像データによる表示Ｇは表示パネル１１０の５４０行３８５列目（分割発光領域１１０Ｒでは５４０行１列目）の位置に表示され、５４０行９６０列目に対応した画像データによる表示Ｈは表示パネル１１０の５４０行９６０列目（分割発光領域１１０Ｒでは５４０行５７６列目）の位置に表示される。

図６は、本実施形態に係る表示装置において、通常表示モードにおけるメモリ管理方法を示す概念図である。
図６においては、メモリ管理方法の説明を簡明にするために、便宜的に次のように定義する。すなわち、図中、画像データ保持回路１５１及び画像データ補正回路１５４において、○（白丸）は上記画像情報を構成する各行（１行分）の画像データのうち、１列目（又は通し番号で３８５列目）に位置する画素ＰＩＸに対応する画像データを示し、●（黒丸）は当該画像データのうち、最終列である３８４列目又は５７６列目（又は通し番号で９６０列目）に位置する画素ＰＩＸに対応する画像データを示す。また、画像データ保持回路１５１内に表記した矢印は画像データの取込順序（すなわち、取込方向）又は読出順序（すなわち、読出方向）を示す。また、図６中の補正データ記憶回路１５３及び画像データ補正回路１５４において、△（白三角）は表示パネル１１０に配列された各行（１行分）の画素ＰＩＸのうち、１列目（又は通し番号で３８５列目）に位置する画素ＰＩＸの特性に応じた補正データを示し、▲（黒三角）は当該画素ＰＩＸのうち、最終列である３８４列目又は５７６列目（又は通し番号で９６０列目）に位置する画素ＰＩＸの特性に応じた補正データを示す。また、補正データ記憶回路１５３内に表記した矢印は補正データの読出順序（すなわち、読出方向）を示す。また、図６中の画像データ補正回路１５４及びデータドライバ１４０（データドライバ１４０Ｌ、１４０Ｒ）、表示パネル１１０において、□（白四角）は表示パネル１１０に配列された各行（１行分）の画素ＰＩＸに供給される補正画像データのうち、１列目（又は通し番号で３８５列目）に位置する画素ＰＩＸに供給される補正画像データ又は階調信号を示し、■（黒四角）は当該補正画像データのうち、最終列である３８４列目又は５７６列目（又は通し番号で９６０列目）に位置する画素ＰＩＸに供給される補正画像データを示す。また、データドライバ１４０Ｌ、１４０Ｒ内に表記した矢印はコントローラ１５０から供給された補正画像データの取込順序（すなわち、取込方向）を示す。なお、上記の定義は、記載を省略するが、本実施形態の以下に示す各表示形態において共通して適用されるものである。

通常表示モードにおいては、コントローラ１５０において以下のような一連の動作が実行される。
まず、表示装置１００のシステム起動時に、コントローラ１５０のデータ読出制御回路１５６により、予め表示パネル１１０に配列された各画素ＰＩＸに対応して、図示を省略した補正データ格納回路１５２に格納されている補正データが順次読み出されて、補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに転送され一時保存される。ここでは、以下に示すような画像データの格納方法に基づいて、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの所定のアドレスに、表示パネル１１０に表示される画像情報一画面分の各画素ＰＩＸの補正データが保存される。

補正データ記憶回路における補正データの格納方法について、図面を参照して具体的に説明する。
図７は、本実施形態に係る補正データ記憶回路における補正データの格納イメージを示す概念図である。ここで、本実施形態においては、説明の都合上、各画素ＰＩＸの特性に応じた複数種類の補正データとして、後述する表示装置の駆動制御方法の具体例に対応させて、各画素ＰＩＸに設けられる駆動トランジスタ（トランジスタＴｒ１３）のしきい値電圧Ｖthの変動を補正するための補正データｎ_thと、各画素ＰＩＸにおける電流増幅率βと発光電流効率ηの両方のばらつきを補正するための補正データΔβ_ηを用いるものとする。本発明はこれに限定されるものではなく、他の種類の補正データを用いるものであってもよいし、３種類以上の補正データを用いるものであってもよい。

補正データ格納回路１５２から補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに転送された補正データは、例えば図７に示すように、表示パネル１１０の１行（水平方向１ライン）分の９６０画素に対応する補正データのうち、１〜３８４列目の画素に対応する３８４画素分の赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色成分（色画素）における各補正データｎ_thとΔβ_ηが第１補正データ記憶回路１５３Ｌ側に格納され、３８５〜９６０列目の画素に対応する５７６画素分のＲＧＢの各色成分における補正データｎ_thとΔβ_ηが第２補正データ記憶回路１５３Ｒ側に格納される。

例えば図７に示すように、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒが、各アドレスに４個の補正データｎ_th、Δβ_ηを格納できる記憶領域を有する場合（すなわち、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒを一体の記憶領域として、共通するアドレス（同アドレス）に計８個の補正データｎ_th、Δβ_ηを格納する記憶容量を有する場合）、具体的には、以下のような補正データｎ_th、Δβ_ηの格納方法を適用する。

まず、表示パネル１１０の分割発光領域１１０Ｌの１行目の１列目と分割発光領域１１０Ｒの１行目の１列目（通し番号では３８５列目）に配列された各画素ＰＩＸ（具体的にはＲＧＢの各色画素）の特性に応じた補正データＲ０ｎ_th、Ｇ０ｎ_th、Ｂ０ｎ_thと、Ｒ３８４ｎ_th、Ｇ３８４ｎ_th、Ｂ３８４ｎ_thは、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの同じアドレス“０”に、各々隣接して格納される。同様に、分割発光領域１１０Ｌの１行目の２列目と分割発光領域１１０Ｒの１行目の２列目（通し番号では３８６列目）に配列された各画素ＰＩＸの特性に応じた補正データＲ１ｎ_th、Ｇ１ｎ_th、Ｂ１ｎ_thと、Ｒ３８５ｎ_th、Ｇ３８５ｎ_th、Ｂ３８５ｎ_thは、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの同じアドレス“１”に、各々隣接して格納される。

このように、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの共通する１アドレス（同アドレス）に、２画素分の各色成分（Ｒ、Ｇ、Ｂ）に対応した６個の補正データｎ_thを格納する手法により、図７に示すように、分割発光領域１１０Ｌの１〜３８４列目と、分割発光領域１１０Ｒの１〜３８４列目（通し番号では３８５〜７６８列目）に配列された各画素ＰＩＸの特性に応じた補正データＲ０ｎ_th〜Ｒ３８３ｎ_th、Ｇ０ｎ_th〜Ｇ３８３ｎ_th、Ｂ０ｎ_th〜Ｂ３８３ｎ_thと、Ｒ３８４ｎ_th〜Ｒ７６７ｎ_th、Ｇ３８４ｎ_th〜Ｇ７６７ｎ_th、Ｂ３８４ｎ_th〜Ｂ７６７ｎ_thが、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの各アドレス“０”〜“１７Ｆ”に、各々格納される。

また、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのうち、第２補正データ記憶回路１５３Ｒの１アドレス（同アドレス）に、１画素分の各色成分（Ｒ、Ｇ、Ｂ）に対応した３個の補正データｎ_thを格納する手法により、図７に示すように、分割発光領域１１０Ｒの３８５〜５７６列目（通し番号では７６９〜９６０列目）に配列された各画素ＰＩＸの特性に応じた補正データＲ７６８ｎ_th〜Ｒ９５９ｎ_th、Ｇ７６８ｎ_th〜Ｇ９５９ｎ_th、Ｂ７６８ｎ_th〜Ｂ９５９ｎ_thは、第２補正データ記憶回路１５３Ｒの各アドレス“１８０”〜“２３Ｆ”に、各々格納される。

すなわち、補正データｎ_thは、表示パネル１１０を分割した分割発光領域１１０Ｌ、１１０Ｒにおける画素ＰＩＸの並びと同じになるように、かつ、各画素ＰＩＸのＲＧＢの各色成分における補正データｎ_thが一括して読み出せるように、アドレスが指定されて格納される。

一方、表示パネル１１０の分割発光領域１１０Ｌの１行目の１列目に配列された各画素ＰＩＸ（ＲＧＢの各色画素）の特性に応じた補正データＲ０Δβ_η、Ｇ０Δβ_η、Ｂ０Δβ_ηのうち、例えば赤色成分（赤色画素）に対応する補正データＲ０Δβ_ηと、分割発光領域１１０Ｒの１行目の１列目（通し番号では３８５列目）に配列された各画素ＰＩＸ（ＲＧＢの各色画素）の特性に応じた補正データＲ３８４Δβ_η、Ｇ３８４Δβ_η、Ｂ３８４Δβ_ηのうち、例えば赤色成分（赤色画素）に対応する補正データＲ３８４Δβ_ηは、上述した補正データＲ０ｎ_th、Ｇ０ｎ_th、Ｂ０ｎ_th及びＲ３８４ｎ_th、Ｇ３８４ｎ_th、Ｂ３８４ｎ_thが格納された第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの同じアドレス“０”に格納される。ここで、上述したように、本実施形態においては各アドレスに計８個の補正データｎ_th、Δβ_ηを格納することができる記憶容量を有するので、補正データＲ０ｎ_th、Ｇ０ｎ_th、Ｂ０ｎ_th及びＲ３８４ｎ_th、Ｇ３８４ｎ_th、Ｂ３８４ｎ_thが格納されたアドレス“０”の空き領域（記憶領域）を利用して、補正データＲ０Δβ_η及びＲ３８４Δβ_ηが当該アドレス“０”に格納される。同様に、分割発光領域１１０Ｌの２列目と分割発光領域１１０Ｒの２列目（通し番号では３８６列目）に配列された各画素ＰＩＸの赤色成分（赤色画素）の特性に応じた補正データＲ１Δβ_η及びＲ３８５Δβ_ηは、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの同じアドレス“１”の空き領域に、各々格納される。

このように、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの共通する１アドレス（同アドレス）に、上記の２画素分の各色成分（Ｒ、Ｇ、Ｂ）に対応した６個の補正データｎ_thとともに、２画素分の特定の色成分（Ｒ）に対応した２個の補正データΔβ_ηを格納する手法により、図７に示すように、分割発光領域１１０Ｌの１〜３８４列目と、分割発光領域１１０Ｒの１〜３８４列目（通し番号では３８５〜７６８列目）に配列された各画素ＰＩＸの赤色成分（赤色画素）の特性に応じた補正データＲ０Δβ_η〜Ｒ３８３Δβ_η及びＲ３８４Δβ_η〜Ｒ７６７Δβ_ηが、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの各アドレス“０”〜“１７Ｆ”の空き領域に、各々格納される。

また、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのうち、第２補正データ記憶回路１５３Ｒの１アドレス（同アドレス）に、上記の１画素分の各色成分（Ｒ、Ｇ、Ｂ）に対応した３個の補正データｎ_thとともに、１画素分の特定の色成分（Ｒ）に対応した１個の補正データΔβ_ηを格納する手法により、図７に示すように、分割発光領域１１０Ｒの３８５〜５７６列目（通し番号では７６９〜９６０列目）に配列された各画素ＰＩＸの赤色成分（赤色画素）の特性に応じた補正データＲ７６８Δβη〜Ｒ９５９Δβηは、第２補正データ記憶回路１５３Ｒの各アドレス“１８０”〜“２３Ｆ”の空き領域に、各々格納される。

すなわち、各画素ＰＩＸの特定の色成分（ここでは赤色成分）の特性に応じた補正データΔβ_ηは、表示パネル１１０を分割した分割発光領域１１０Ｌ、１１０Ｒにおける画素ＰＩＸの並びと同じになるように、かつ、各画素ＰＩＸのＲＧＢの各色成分における補正データｎ_thとともに一括して読み出せるように、アドレスが指定されて格納される。

さらに、表示パネル１１０の分割発光領域１１０Ｌの１行目の１列目及び２列目に配列された各画素ＰＩＸ（ＲＧＢの各色画素）の特性に応じた補正データＲ０Δβ_η、Ｇ０Δβ_η、Ｂ０Δβ_η及びＲ１Δβ_η、Ｇ１Δβ_η、Ｂ１Δβ_ηのうち、上記の赤色成分（赤色画素）を除く、緑色成分（緑色画素）及び青色成分（青色画素）に対応する補正データＧ０Δβ_η、Ｂ０Δβ_η及びＧ１Δβ_η、Ｂ１Δβ_ηと、分割発光領域１１０Ｒの１行目の１列目（通し番号では３８５列目）及び２列目（通し番号では３８６列目）に配列された各画素ＰＩＸ（ＲＧＢの各色画素）の特性に応じた補正データＲ３８４Δβ_η、Ｇ３８４Δβ_η、Ｂ３８４Δβ_η及びＲ３８５Δβ_η、Ｇ３８５Δβ_η、Ｂ３８５Δβ_ηのうち、上記の赤色成分（赤色画素）を除く、緑色成分（緑色画素）及び青色成分（青色画素）に対応する補正データＧ３８４Δβ_η、Ｂ３８４Δβ_η及びＧ３８５Δβ_η、Ｂ３８５Δβ_ηは、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの同じアドレス“４Ｃ０００”に、各々隣接して格納される。同様に、分割発光領域１１０Ｌの３列目と４列目と、分割発光領域１１０Ｒの３列目（通し番号では３８７列目）と４列目（通し番号では３８７列目）に配列された各画素ＰＩＸの緑色成分（緑色画素）及び青色成分（青色画素）の特性に応じた補正データＧ２Δβ_η、Ｂ２Δβ_η及びＧ３Δβ_η、Ｂ３Δβ_ηと、Ｇ３８６Δβ_η、Ｂ３８６Δβ_η及びＧ３８７Δβ_η、Ｂ３８７Δβ_ηは、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの同じアドレス“４Ｃ００１”に、各々隣接して格納される。

このように、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの共通する１アドレス（同アドレス）に、各２画素の計４画素分の異なる色成分（Ｇ、Ｂ）に対応した８個の補正データΔβ_ηを格納する手法により、図７に示すように、分割発光領域１１０Ｌの１〜３８４列目と、分割発光領域１１０Ｒの１〜３８４列目（通し番号では３８５〜７６８列目）に配列された各画素ＰＩＸの緑色成分（緑色画素）及び青色成分（青色画素）の特性に応じた補正データＧ０Δβ_η〜Ｇ３８３Δβ_η及びＢ０Δβ_η〜Ｂ３８３Δβ_ηと、Ｇ３８４Δβ_η〜Ｇ７６７Δβ_η及びＢ３８４Δβ_η〜Ｂ７６７Δβ_ηが、第１補正データ記憶回路１５３Ｌと第２補正データ記憶回路１５３Ｒの各アドレス“４Ｃ０００”〜“４Ｃ０ＢＦ”に、各々格納される。

また、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのうち、第２補正データ記憶回路１５３Ｒの１アドレス（同アドレス）に、２画素分の異なる色成分（Ｇ、Ｂ）に対応した４個の補正データΔβ_ηを格納する手法により、図７に示すように、分割発光領域１１０Ｒの３８５〜５７６列目（通し番号では７６９〜９６０列目）に配列された各画素ＰＩＸの緑色成分（緑色画素）及び青色成分（青色画素）の特性に応じた補正データＧ７６８Δβ_η〜Ｇ９５９Δβ_η及びＢ７６８Δβ_η〜Ｂ９５９Δβ_ηは、第２補正データ記憶回路１５３Ｒの各アドレス“４Ｃ０Ｃ０”〜“４Ｃ１１Ｆ”に、各々格納される。

すなわち、各画素ＰＩＸの特定の色成分（ここでは赤色成分）の特性に応じた補正データΔβ_ηは、表示パネル１１０を分割した分割発光領域１１０Ｌ、１１０Ｒにおける画素ＰＩＸの並びと同じになるように、かつ、各画素ＰＩＸのＲＧＢの各色成分における補正データｎ_thとともに一括して読み出せるように、アドレスが指定されて格納される。また、各画素ＰＩＸの特定の色以外の色成分（ここでは緑、青色成分）の特性に応じた補正データΔβ_ηは、表示パネル１１０を分割した分割発光領域１１０Ｌ、１１０Ｒにおける画素ＰＩＸの並びと同じになるように、かつ、隣り合う２画素ＰＩＸ分の補正データΔβ_ηが一括して読み出せるように、アドレスが指定されて格納される。

以上のような表示パネル１１０の１行（水平方向１ライン；図７中、Ｌ１と表記）分の画素ＰＩＸに対応する補正データｎ_thとΔβ_ηを所定のアドレスに格納する処理を、表示パネル１１０の全行（１〜５４０行；Ｌ１〜Ｌ５４０）について実行することにより、表示パネル１１０に表示される画像情報一画面分の各画素ＰＩＸの補正データが、補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに保存される。なお、このような補正データの格納方法を用いることによる作用効果は、後述する補正データの読出方法において詳しく説明する。

次いで、図６に示すように、データ読出制御回路１５６は、図示を省略した表示信号生成回路１６０からシリアルデータとして供給されるデジタル信号からなる画像データを、画像データ保持回路１５１に設けられた２組のメモリ回路１５１Ａ、１５１Ｂのいずれか一方側に、切換接点ＰＳｉを介して、順次取り込んで保持する。このとき、画像データ保持回路１５１は、通常表示モードにおいては、各メモリ回路１５１Ａ、１５１Ｂを構成するＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、ＦＩＦＯメモリ１５１Ｌｂ及び１５１Ｒｂを、見た目上、連続する一体の記憶領域として動作させて、例えばメモリ回路１５１Ａにおいて、まずＦＩＦＯメモリ１５１Ｌａの１行目の１列目から最終列である３８４列目に対応する方向（順方向）に、次いでＦＩＦＯメモリ１５１Ｒａの１行目の１列目（又は通し番号で３８５列目）から最終列である５７６列目（又は通し番号で９６０列目）に対応する方向（順方向）に、連続する画像データを順次取り込んで保持する。画像データ保持回路１５１はこの動作を１行目から最終行である５４０行目まで順方向に行ごとに繰り返して、２組のメモリ回路１５１Ａ、１５１Ｂのいずれか一方側に、一画面分の画像データを保持する。ここで、画像データ保持回路１５１においては、この画像データの取込動作と並行して、図６に示すように、メモリ回路１５１Ａ、１５１Ｂの他方側に保持した画像データを、切換接点ＰＳｏを介して順次読み出す画像データの読出動作が実行される。この画像データの読出動作においては、各メモリ回路１５１Ａ、１５１Ｂを構成するＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、ＦＩＦＯメモリ１５１Ｌｂ及び１５１Ｒｂを、見た目上、連続する一体の記憶領域として動作させて、上述した画像データの取込方向及び取込順序と同じ読出方向及び読出順序で、画像データの読出動作が実行される。読み出された画像データは、１行分を単位として画像データ補正回路１５４に供給される（図６中、画像データ保持回路１５１内に表記した矢印、丸数字参照）。

一方、図６に示すように、データ読出制御回路１５６により、補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに保持されている補正データのうち、上記画像データ保持回路１５１を介して画像データ補正回路１５４に取り込まれた１行分の画像データが供給される画素ＰＩＸに対応する補正データが順次読み出されて、１行分を単位として画像データ補正回路１５４に供給される。ここで、補正データ記憶回路１５３から読み出される補正データは、通常表示モードの場合、概念的には、表示パネル１１０の１行目から最終行である５４０行目に対応する方向（順方向）に、かつ、各行の１列目から最終列に対応する方向（順方向）に、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒから順次読み出される（図６中、補正データ記憶回路１５３内に表記した矢印参照）。

通常表示モードにおける補正データ記憶回路からの補正データの読出方法について、図面を参照して具体的に説明する。
図８は、本実施形態に係る表示装置において、通常表示モードにおける補正データ記憶回路からの補正データの読出方法を示す動作タイミング図である。ここでは、上述した格納方法（図７参照）により補正データ記憶回路１５３（第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒ）の所定のアドレスに格納された補正データｎ_th及びΔβ_ηについて読出方法を説明する。なお、図８においては、図示の都合上、連続する動作タイミングを３段に分けて示した。また、図８においては、説明の都合上、補正データ記憶回路１５３から読み出される補正データの種類に着目するために、図７及び明細書中において、例えば「Ｒ０ｎ_th」、「Ｒ０Δβ_η」と表記した補正データを、便宜的に「ｎ_th Ｒ０」、「Δβ_η Ｒ０」と表記した。また、図８に示す動作タイミングにおいては、特定のアドレスを指定する動作クロックＣＬＫに対して、次のタイミングの動作クロックＣＬＫで当該アドレスの補正データを読み出す場合を示すが、本発明はこれに限定されるものではないことはいうまでもない。

補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに格納された補正データｎ_th及びΔβ_ηの読出方法は、例えば図８に示すように、データ読出制御回路１５６により、まず、補正データ読出用の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“０”を指定することにより、表示パネル１１０の分割発光領域１１０Ｌの１行目の１列目の画素ＰＩＸに対応する補正データＲ０ｎ_th、Ｇ０ｎ_th、Ｂ０ｎ_th及びＲ０Δβ_ηと、分割発光領域１１０Ｒの１行目の１列目（通し番号では３８５列目）の画素ＰＩＸに対応する補正データＲ３８４ｎ_th、Ｇ３８４ｎ_th、Ｂ３８４ｎ_th及びＲ３８４Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“１”を指定することにより、分割発光領域１１０Ｌの１行目の２列目の画素ＰＩＸに対応する補正データＲ１ｎ_th、Ｇ１ｎ_th、Ｂ１ｎ_th及びＲ１Δβ_ηと、分割発光領域１１０Ｒの１行目の２列目（通し番号では３８６列目）の画素ＰＩＸに対応する補正データＲ３８５ｎ_th、Ｇ３８５ｎ_th、Ｂ３８５ｎ_th及びＲ３８５Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“４Ｃ０００”を指定することにより、分割発光領域１１０Ｌの１行目の１列目及び２列目の画素ＰＩＸに対応する補正データＧ０Δβ_η、Ｇ１Δβ_η、Ｂ０Δβ_η、Ｂ１Δβ_ηと、分割発光領域１１０Ｒの１行目の１列目（通し番号では３８５列目）及び２列目（通し番号では３８６列目）の画素ＰＩＸに対応する補正データ及びＧ３８４Δβ_η、Ｇ３８５Δβ_η、Ｂ３８４Δβ_η、Ｂ３８５Δβ_ηが読み出される。

同様に、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“２”を指定することにより、表示パネル１１０の分割発光領域１１０Ｌの１行目の３列目と分割発光領域１１０Ｒの１行目の３列目（通し番号では３８７列目）の画素ＰＩＸに対応する補正データＲ２ｎ_th、Ｇ２ｎ_th、Ｂ２ｎ_th及びＲ２Δβ_ηと、分割発光領域１１０Ｒの１行目の３列目（通し番号では３８７列目）の画素ＰＩＸに対応する補正データＲ３８６ｎ_th、Ｇ３８６ｎ_th、Ｂ３８６ｎ_th及びＲ３８６Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“３”を指定することにより、分割発光領域１１０Ｌの１行目の４列目と分割発光領域１１０Ｒの１行目の４列目（通し番号では３８８列目）の画素ＰＩＸに対応する補正データＲ３ｎ_th、Ｇ３ｎ_th、Ｂ３ｎ_th及びＲ３Δβ_ηと、補正データＲ３８７ｎ_th、Ｇ３８７ｎ_th、Ｂ３８７ｎ_th及びＲ３８７Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“４Ｃ００１”を指定することにより、分割発光領域１１０Ｌの１行目の３列目及び４列目と分割発光領域１１０Ｒの１行目の３列目（通し番号では３８７列目）及び４列目（通し番号では３８８列目）の画素ＰＩＸに対応する補正データＧ２Δβ_η、Ｇ３Δβ_η、Ｂ２Δβ_η、Ｂ３Δβ_ηと、補正データ及びＧ３８６Δβ_η、Ｇ３８７Δβ_η、Ｂ３８６Δβ_η、Ｂ３８７Δβ_ηが読み出される。

このように、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの共通する３アドレス（３動作クロック）ごとに、分割発光領域１１０Ｌ及び１１０Ｒにおける各２画素（計４画素）分の各色成分（Ｒ、Ｇ、Ｂ）に対応した各１２個（計２４個）の補正データｎ_th及びΔβ_ηを読み出す手法により、図８に示すように、各動作クロックＣＬＫに同期して、アドレス“０”〜“１７Ｆ”及びアドレス“４Ｃ０００”〜“４Ｃ０ＢＦ”を所定の順序で指定して、第１補正データ記憶回路１５３Ｌに格納された、分割発光領域１１０Ｌの１〜３８４列目に配列された各画素ＰＩＸに対応する補正データＲ０ｎ_th〜Ｒ３８３ｎ_th、Ｇ０ｎ_th〜Ｇ３８３ｎ_th、Ｂ０ｎ_th〜Ｂ３８３ｎ_th、及び、Ｒ０Δβ_η〜Ｒ３８３Δβ_η、Ｇ０Δβ_η〜Ｇ３８３Δβ_η、Ｂ０Δβ_η〜Ｂ３８３Δβ_ηと、第２補正データ記憶回路１５３Ｒに格納された、分割発光領域１１０Ｒの１〜３８４列目（通し番号では３８５〜７６８列目）に配列された各画素ＰＩＸに対応する補正データＲ３８４ｎ_th〜Ｒ７６７ｎ_th、Ｇ３８４ｎ_th〜Ｇ７６７ｎ_th、Ｂ３８４ｎ_th〜Ｂ７６７ｎ_th、及び、Ｒ３８４Δβ_η〜Ｒ７６７Δβ_η、Ｇ３８４Δβ_η〜Ｇ７６７Δβ_η、Ｂ３８４Δβ_η〜Ｂ７６７Δβ_ηが、順次読み出される（第１の読出順序）。

その後、図８に示すように、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“１８０”を指定することにより、表示パネル１１０の分割発光領域１１０Ｒの１行目の３８５列目（通し番号では７６９列目）の画素ＰＩＸに対応する補正データＲ７６８ｎ_th、Ｇ７６８ｎ_th、Ｂ７６８ｎ_th及びＲ７６８Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“１８１”を指定することにより、分割発光領域１１０Ｒの１行目の３８６列目（通し番号では７７０列目）の画素ＰＩＸに対応する補正データＲ７６９ｎ_th、Ｇ７６９ｎ_th、Ｂ７６９ｎ_th及びＲ７６９Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“４Ｃ０Ｃ０”を指定することにより、分割発光領域１１０Ｒの１行目の３８５列目（通し番号では７６９列目）及び３８６列目（通し番号では７７０列目）の画素ＰＩＸに対応する補正データＧ７６８Δβ_η、Ｇ７６９Δβ_η、Ｂ７６８Δβ_η、Ｂ７６９Δβ_ηが読み出される。

このように、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのうち、第２補正データ記憶回路１５３Ｒの３アドレス（３動作クロック）ごとに、分割発光領域１１０Ｒにおける２画素分の各色成分（Ｒ、Ｇ、Ｂ）に対応した各６個（計１２個）の補正データｎ_th及びΔβ_ηを読み出す手法により、図８に示すように、各動作クロックＣＬＫに同期して、アドレス“１８０”〜“２３Ｆ”及びアドレス“４Ｃ０Ｃ０”〜“４Ｃ１１Ｆ”を所定の順序で指定して、第２補正データ記憶回路１５３Ｒに格納された、分割発光領域１１０Ｒの３８５〜５７６列目（通し番号では７６９〜９６０列目）に配列された各画素ＰＩＸに対応する補正データＲ７６８ｎ_th〜Ｒ９５９ｎ_th、Ｇ７６８ｎ_th〜Ｇ９５９ｎ_th、Ｂ７６８ｎ_th〜Ｂ９５９ｎ_th、及び、補正データＲ７６８Δβ_η〜Ｒ９５９Δβ_η、Ｇ７６８Δβ_η〜Ｇ９５９Δβ_η、Ｂ７６８Δβ_η〜Ｂ９５９Δβ_ηが、順次読み出される（第１の読出順序）。

以上のような、３動作クロックごとに第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒから各２画素の計４画素分の補正データｎ_th及びΔβ_ηを読み出す動作を繰り返すことにより、表示パネル１１０の１行（水平方向１ライン；Ｌ１）分の画素ＰＩＸに対応する補正データｎ_thとΔβ_ηが読み出され、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの１列目から順番（順方向）に、各１画素分ずつの補正データｎ_thとΔβ_ηが画像データ補正回路１５４に順次供給される。このような補正データの読出処理は、第１補正データ記憶回路１５３Ｌにおいては１列目から３８４列目の画素ＰＩＸに対応する補正データが読み出されるまで、一方、第２補正データ記憶回路１５３Ｒにおいては１列目（通し番号では３８５列目）から５７６列目（通し番号では９６０列目）の画素ＰＩＸに対応する補正データが読み出されるまで順次実行される。

そして、このような補正データの読出処理を、表示パネル１１０の全行（１〜５４０行；Ｌ１〜Ｌ５４０）について順次実行することにより、表示パネル１１０に表示される画像情報一画面分の各画素ＰＩＸの補正データが、表示パネル１１０の分割発光領域１１０Ｌ、１１０Ｒごとに対応する１行分を単位として、所定のタイミングで画像データ補正回路１５４に順次供給される。このように、本実施形態に係る補正データの読出方法によれば、上述した格納方法（図７参照）を適用して補正データが保存された補正データ記憶回路１５３に対して、所定数（この場合は３）を一単位とした一群の動作クロックに同期して一群のアドレスを順次指定することにより、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒから、最大で、上記所定数よりも多い数（この場合は４個）の画素ＰＩＸに対応する複数種類（この場合は２種類）の補正データを読み出すことができる。したがって、動作クロックごとに１画素分の補正データを読み出す一般的な手法に比較して、複数種類の補正データを高速で読み出すことができるので、画像データ補正回路１５４に対して、連続して高速で補正データを供給することができる。

次いで、画像データ補正回路１５４において、画像データ保持回路１５１を介して取り込まれた１行分の各列位置の画像データが、補正データ記憶回路１５３から分割発光領域１１０Ｌ、１１０Ｒごとに対応して供給された１行分の各列の画素ＰＩＸの特性に応じた補正データに基づいて、１画素ずつ順次補正処理される。

通常表示モードの場合の、画像データ補正回路１５４における画像データ補正処理に用いられる画像データと補正データの対応関係について、図面を参照して具体的に説明する。
図９は、本実施形態に係る表示装置において、通常表示モードにおける各画像データと補正処理に用いられる補正データとのアドレスの対応関係を示す概念図である。

画像データ補正回路１５４において実行される補正処理は、通常表示モードにおいては、図６中、画像データ補正回路１５４内、及び、図９に概念的に示すように、１列目から９６０列目の各列位置に対応する画像データの各々（図９中、画像データのアドレス参照）に対して、表示パネル１１０の各行の１列目から９６０列目の各画素ＰＩＸに対応する補正データの各々（図９中、補正データのアドレス参照）を用いて、所定の補正式に基づいて演算することにより実行される。

すなわち、画像データ保持回路１５１の各メモリ回路１５１Ａ、１５１Ｂを構成するＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、１５１Ｌｂ及び１５１Ｒｂを一体的な記憶領域として動作させて、シリアルデータからなる画像データを、ＦＩＦＯメモリ１５１Ｌａ、１５１Ｒａの順序で、又は、１５１Ｌｂ、１５１Ｒｂの順序で、順方向に順次取込み保持し、同様に、ＦＩＦＯメモリ１５１Ｌａ、１５１Ｒａの順序で、又は、１５１Ｌｂ、１５１Ｒｂの順序で、順方向に順次読み出された１行分の画像データ（ＦＩＦＯメモリ１５１Ｌａ又は１５１Ｌｂ側（図９中、Ｌ側と表記）の１〜３８４列目と、ＦＩＦＯメモリ１５１Ｒａ又は１５１Ｒｂ側（図９中、Ｒ側と表記）の１〜５７６列目（通し番号では３８５〜９６０列目）の画像データ）の各々に対して、補正データ記憶回路１５３を構成する２組の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒから、上述した補正データの読出方法に基づいて所定のアドレスを指定することにより、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの１列目から順方向に順次読み出された１行分の補正データ（第１補正データ記憶回路１５３Ｌ側（図中、Ｌ側と表記）の１〜３８４列目と、第２補正データ記憶回路１５３Ｒ側（図中、Ｒ側と表記）の１〜５７６列目（通し番号では３８５〜９６０列目）の補正データ）の各々を用いた補正処理が順次実行される。なお、画像データの補正処理方法の具体例については、後述する表示装置の駆動制御方法の具体例において詳しく説明する。

次いで、補正処理された画像データ（補正画像データＤ１〜Ｄｑ：ｑ＝９６０）は、データ読出制御回路１５６により、１行分を単位としてドライバ転送回路１５５を介して、１画素分ずつデータドライバ１４０Ｌ、１４０Ｒに転送される。ここで、コントローラ１５０のドライバ転送回路１５５を介して転送される補正画像データＤ１〜Ｄ９６０は、表示パネル１１０の分割発光領域１１０Ｌに配列される１列目から３８４列目の画素ＰＩＸに対応する補正画像データＤ１〜Ｄ３８４がデータドライバ１４０Ｌに転送され、分割発光領域１１０Ｒに配列される１列目から５７６列目（通し番号では３８５列目から９６０列目）の画素ＰＩＸに対応する補正画像データＤ３８５〜Ｄ９６０がデータドライバ１４０Ｒに転送される。このとき、通常表示モードの場合には、補正画像データＤ１〜Ｄ３８４が、データドライバ１４０Ｌにおいて分割発光領域１１０Ｌの１列目から３８４列目に対応する方向（順方向；第１の取込方向）に、また、補正画像データＤ３８５〜Ｄ９６０が、データドライバ１４０Ｒにおいて分割発光領域１１０Ｒの１列目から５７６列目（通し番号では３８５列目から９６０列目）に対応する方向（順方向；第１の取込方向）に、１画素分ずつ順次取り込まれる（図６中、データドライバ１４０Ｌ、１４０Ｒ内に表記した矢印参照）。

次いで、選択ドライバ１２０において、１行目から最終行である５４０行目の選択ラインＬｓの順（順方向；第１の走査方向）に、選択レベルの選択信号Ｓselを順次印加することにより、各行の画素ＰＩＸを順次選択状態に設定する。そして、各行の画素ＰＩＸが選択状態に設定されたタイミングに同期して、データドライバ１４０Ｌ、１４０Ｒにおいて、上記取り込んだ１行分（通し番号で１〜３８４列目と３８５〜９６０列目）の補正画像データＤ１〜Ｄ９６０に基づく階調信号（階調電圧Ｖdata）を、表示パネル１１０の各列に配設されたデータラインＬｄに一斉に印加する。これにより、選択状態に設定された行の各画素ＰＩＸに、各データラインＬｄを介して階調信号に応じた電圧成分が保持される（すなわち、階調信号が書き込まれる）。ここで、通常表示モードにおいては、図６中、画像データ補正回路１５４及びデータドライバ１４０Ｌ、１４０Ｒ、表示パネル１１０内、及び、図９に概念的に示したように、表示パネル１１０の各分割発光領域１１０Ｌの各行の１列目から３８４列目、及び、分割発光領域１１０Ｒの各行の１列目から５７６列目（通し番号では３８５列目から９６０列目）の各画素ＰＩＸに対して、画像情報の各行の１列目から９６０列目の各列位置に対応する画像データ（図９中、画像データのアドレス参照）を、表示パネル１１０の各行の１列目から９６０列目の各画素ＰＩＸに対応する補正データ（図９中、補正データのアドレス参照）を用いて補正処理した補正画像データＤ１〜Ｄ９６０に基づく各階調信号が書き込まれる。

このような各行の画素ＰＩＸへの階調信号の書込動作を、表示パネル１１０の全ての行について順次実行した後、各画素ＰＩＸに所定の発光レベルの電源電圧Ｖsaを印加することにより、各画素ＰＩＸに設けられた発光素子（有機ＥＬ素子ＯＥＬ）が上記階調信号に応じた輝度階調で一斉に発光動作して、表示パネル１１０に画像情報が表示される。このとき、表示パネル１１０には、図５に示すように画像情報が正立画像として表示される。

なお、ここでは、画像データを、各画素ＰＩＸの特性に応じた補正データに基づいて補正処理する場合について説明したが、例えば表示装置が工場出荷状態等の初期状態にある場合や、各画素ＰＩＸの特性に応じた補正データが取得されていない状態等、画像データの補正処理を必要としない場合においては、画像データの補正処理を行うことなく（すなわち、画像データ補正回路１５４をスルーして）、画像データがドライバ転送回路１５５を介してデータドライバ１４０に転送される。

（２）左右反転表示モード
図１０は、本実施形態に係る表示装置における表示駆動動作において、画像情報を表示パネルに左右反転表示する左右反転表示モードにおける表示状態を示す図である。図１０１において、ＩＭＧ２は、左右反転表示モードにおいて、上記通常表示モードのときと同じ画像データに基づいて表示パネル１１０に表示される画像情報の一例であり、図５におけるＩＭＧ１を左右反転した左右反転画像になっている。左右反転表示モードでは、図１０に示すように、１行１列目に対応した画像データによる表示Ａは表示パネル１１０の１行９６０列目（分割発光領域１１０Ｒでは１行５７６列目）に表示され、１行３８４列目に対応した画像データによる表示Ｂは表示パネル１１０の１行３８５列目（分割発光領域１１０Ｒでは１行１列目）の位置に表示され、５４０行１列目に対応した画像データによる表示Ｃは表示パネル１１０の５４０行９６０列目（分割発光領域１１０Ｒでは５４０行５７６列目）の位置に表示され、５４０行３８４列目に対応した画像データによる表示Ｄは表示パネル１１０の５４０行３８５列目（分割発光領域１１０Ｒでは５４０行１列目）の位置に表示され、１行３８５列目に対応した画像データによる表示Ｅは表示パネル１１０（分割発光領域１１０Ｌ）の１行３８４列目の位置に表示され、１行９６０列目に対応した画像データによる表示Ｆは表示パネル１１０（分割発光領域１１０Ｌ）の１行１列目の位置に表示され、５４０行３８５列目に対応した画像データによる表示Ｇは表示パネル１１０（分割発光領域１１０Ｌ）の５４０行３８４列目の位置に表示され、５４０行９６０列目に対応した画像データによる表示Ｈは表示パネル１１０（分割発光領域１１０Ｌ）の５４０行１列目の位置に表示される。

図１１は、本実施形態に係る表示装置において、左右反転表示モードにおけるメモリ管理方法を示す概念図である。なお、上述した通常表示モードにおける場合と同等の構成や手法、概念については、説明を簡略化する。
左右反転表示モードにおいては、コントローラ１５０において以下のような一連の動作が実行される。

まず、上述した通常表示モードの場合と同様に、表示装置１００のシステム起動時に、表示パネル１１０に配列された一画面分の各画素ＰＩＸに対応する補正データが、予め補正データ格納回路１５２から補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに転送されて一時保存される。ここでは、上述した通常表示モードにおいて示したような補正データの格納方法（図７参照）に基づいて、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの所定のアドレスに、表示パネル１１０に表示される画像情報一画面分の各画素ＰＩＸの補正データが保存される。

次いで、図１１に示すように、画像データ保持回路１５１において、表示信号生成回路１６０からシリアルデータとして供給される画像データを、２組のメモリ回路１５１Ａ、１５１Ｂの一方側に、切換接点ＰＳｉを介して順次取り込みつつ、メモリ回路１５１Ａ、１５１Ｂの他方側に保持した画像データを、切換接点ＰＳｏを介して順次読み出して、１行分を単位として画像データ補正回路１５４に供給する動作を並行して実行する。このとき、画像データ保持回路１５１は、左右反転表示モードにおいては、各メモリ回路１５１Ａ、１５１Ｂを構成するＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、ＦＩＦＯメモリ１５１Ｌｂ及び１５１Ｒｂを、別個の記憶領域として動作させて、例えばメモリ回路１５１Ａにおいて、まずＦＩＦＯメモリ１５１Ｒａの１行目の１列目から最終列である５７６列目に対応する方向（順方向）に、次いでＦＩＦＯメモリ１５１Ｌａの１行目の１列目から最終列である３８４列目（通し番号では５７７列目から９６０列目）に対応する方向（順方向）に、連続する画像データを分割して取り込んで保持する。画像データ保持回路１５１はこの動作を１行目から最終行である５４０行目まで順方向に行ごとに繰り返して、２組のメモリ回路１５１Ａ、１５１Ｂのいずれか一方側に、一画面分の画像データを保持する。また、画像データ保持回路１５１においては、この画像データの取込動作と並行して、図１１に示すように、メモリ回路１５１Ａ、１５１Ｂの他方側に保持した画像データを順次読み出す画像データの読出動作が実行される。この画像データの読出動作においては、各メモリ回路１５１Ａ、１５１Ｂを構成するＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、ＦＩＦＯメモリ１５１Ｌｂ及び１５１Ｒｂを、別個の記憶領域として動作させて、上述した画像データの取込方向及び取込順序と同じ読出方向及び読出順序で、画像データの読出動作が実行される。読み出された画像データは、１行分を単位として画像データ補正回路１５４に供給される（図１１中、画像データ保持回路１５１内に表記した矢印、丸数字参照）。

一方、図１１に示すように、補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに保持されている補正データのうち、上記画像データ保持回路１５１を介して画像データ補正回路１５４に取り込まれた１行分の画像データが供給される画素ＰＩＸに対応する補正データが順次読み出されて、１行分を単位として画像データ補正回路１５４に供給される。ここで、補正データ記憶回路１５３から読み出される補正データは、左右反転表示モードの場合、概念的には、表示パネル１１０の１行目から最終行である５４０行目に対応する方向（順方向）に、かつ、各行の最終列から１列目に対応する方向（逆方向）に、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒから順次読み出される（図１１中、補正データ記憶回路１５３内に表記した矢印参照）。

左右反転表示モードにおける補正データ記憶回路からの補正データの読出方法について、図面を参照して具体的に説明する。
図１２は、本実施形態に係る表示装置において、左右反転表示モードにおける補正データ記憶回路からの補正データの読出方法を示す動作タイミング図である。ここでは、上述した格納方法（図７参照）により補正データ記憶回路１５３（第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒ）の所定のアドレスに格納された補正データｎ_th及びΔβ_ηについて読出方法を説明する。なお、図１２においても、図示の都合上、連続する動作タイミングを３段に分けて示した。また、説明の都合上、補正データ記憶回路１５３から読み出される補正データの種類に着目するために、図７及び明細書中においてのみ、例えば「Ｒ０ｎ_th」、「Ｒ０Δβ_η」と表記した補正データを、便宜的に「ｎ_th Ｒ０」、「Δβ_η Ｒ０」と表記した。また、図１２に示す動作タイミングにおいても、特定のアドレスを指定する動作クロックＣＬＫに対して、次のタイミングの動作クロックＣＬＫで当該アドレスの補正データを読み出す場合を示すが、本発明はこれに限定されるものではないことはいうまでもない。

補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに格納された補正データｎ_th及びΔβ_ηの読出方法は、例えば図１２に示すように、データ読出制御回路１５６により、まず、補正データ読出用の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“２３Ｆ”を指定することにより、表示パネル１１０の分割発光領域１１０Ｒの１行目の５７６列目（通し番号では９６０列目）の画素ＰＩＸに対応する補正データＲ９５９ｎ_th、Ｇ９５９ｎ_th、Ｂ９５９ｎ_th及びＲ９５９Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“２３Ｅ”を指定することにより、分割発光領域１１０Ｒの１行目の５７５列目（通し番号では９５９列目）の画素ＰＩＸに対応する補正データＲ９５８ｎ_th、Ｇ９５８ｎ_th、Ｂ９５８ｎ_th及びＲ９５８Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“４Ｃ１１Ｆ”を指定することにより、分割発光領域１１０Ｒの１行目の５７６列目（通し番号では９６０列目）及び５７５列目（通し番号では９５９列目）の画素ＰＩＸに対応する補正データＧ９５９Δβ_η、Ｇ９５８Δβ_η、Ｂ９５９Δβ_η、Ｂ９５８Δβ_ηが読み出される。

同様に、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“２３Ｄ”を指定することにより、表示パネル１１０の分割発光領域１１０Ｒの１行目の５７４列目（通し番号では９５８列目）の画素ＰＩＸに対応する補正データＲ９５７ｎ_th、Ｇ９５７ｎ_th、Ｂ９５７ｎ_th及びＲ９５７Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“２３Ｃ”を指定することにより、分割発光領域１１０Ｒの１行目の５７３列目（通し番号では９５７列目）の画素ＰＩＸに対応する補正データＲ９５６３ｎ_th、Ｇ９５６ｎ_th、Ｂ９５６ｎ_th及びＲ９５６Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“４Ｃ１１Ｅ”を指定することにより、分割発光領域１１０Ｒの１行目の５７４列目（通し番号では９５８列目）及び５７３列目（通し番号では９５７列目）の画素ＰＩＸに対応する補正データＧ９５７Δβ_η、Ｇ９５６Δβ_η、Ｂ９５７Δβ_η、Ｂ９５６Δβ_ηが読み出される。

このように、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのうち、第２補正データ記憶回路１５３Ｒの３アドレス（３動作クロック）ごとに、分割発光領域１１０Ｒにおける２画素分の各色成分（Ｒ、Ｇ、Ｂ）に対応した各６個（計１２個）の補正データｎ_th及びΔβ_ηを読み出す手法により、図１２に示すように、各動作クロックＣＬＫに同期して、アドレス“２３Ｆ”〜“１８０”及びアドレス“４Ｃ１１Ｆ”〜“４Ｃ０Ｃ０”を所定の順序で指定して、第２補正データ記憶回路１５３Ｒに格納された、分割発光領域１１０Ｒの５７６〜３８５列目（通し番号では９６０〜７６９列目）に配列された各画素ＰＩＸに対応する補正データＲ９５９ｎ_th〜Ｒ７６８ｎ_th、Ｇ９５９ｎ_th〜Ｇ７６８ｎ_th、Ｂ９５９ｎ_th〜Ｂ７６８ｎ_th、及び、Ｒ９５９Δβ_η〜Ｒ７６８Δβ_η、Ｇ９５９Δβ_η〜Ｇ７６８Δβ_η、Ｂ９５９Δβ_η〜Ｂ７６８Δβ_ηが、順次読み出される（第２の読出順序）。

その後、図１２に示すように、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“１７Ｆ”を指定することにより、表示パネル１１０の分割発光領域１１０Ｌの１行目の３８４列目の画素ＰＩＸに対応する補正データＲ３８３ｎ_th、Ｇ３８３ｎ_th、Ｂ３８３ｎ_th及びＲ３８３Δβ_ηと、分割発光領域１１０Ｒの１行目の３８４列目（通し番号では７６８列目）の画素ＰＩＸに対応する補正データＲ７６７ｎ_th、Ｇ７６７ｎ_th、Ｂ７６７ｎ_th及びＲ７６７Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“１７Ｅ”を指定することにより、分割発光領域１１０Ｌの１行目の３８３列目の画素ＰＩＸに対応する補正データＲ３８２ｎ_th、Ｇ３８２ｎ_th、Ｂ３８２ｎ_th及びＲ３８２Δβ_ηと、分割発光領域１１０Ｒの１行目の３８３列目（通し番号では７６７列目）の画素ＰＩＸに対応する補正データＲ７６６ｎ_th、Ｇ７６６ｎ_th、Ｂ７６６ｎ_th及びＲ７６６Δβ_ηが読み出される。

次いで、次の動作クロックＣＬＫに同期して、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒのアドレス“４Ｃ０ＢＦ”を指定することにより、分割発光領域１１０Ｌの１行目の３８４列目及び３８３列目の画素ＰＩＸに対応する補正データＧ３８３Δβ_η、Ｇ３８２Δβ_η、Ｂ３８３Δβ_η、Ｂ３８２Δβ_ηと、分割発光領域１１０Ｒの１行目の３８４列目（通し番号では７６８列目）及び３８３列目（通し番号では７６７列目）の画素ＰＩＸに対応する補正データ及びＧ７６７Δβ_η、Ｇ７６６Δβ_η、Ｂ７６７Δβ_η、Ｂ７６６Δβ_ηが読み出される。

このように、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの共通する３アドレス（３動作クロック）ごとに、分割発光領域１１０Ｌ及び１１０Ｒにおける各２画素（計４画素）分の各色成分（Ｒ、Ｇ、Ｂ）に対応した各１２個（計２４個）の補正データｎ_th及びΔβ_ηを読み出す手法により、図１２に示すように、各動作クロックＣＬＫに同期して、アドレス“１７Ｆ”〜“０”及びアドレス“４Ｃ０ＢＦ”〜“４Ｃ０００”を所定の順序で指定して、第１補正データ記憶回路１５３Ｌに格納された、分割発光領域１１０Ｌの３８４〜１列目に配列された各画素ＰＩＸに対応する補正データＲ３８３ｎ_th〜Ｒ０ｎ_th、Ｇ３８３ｎ_th〜Ｇ０ｎ_th、Ｂ３８３ｎ_th〜Ｂ０ｎ_th、及び、Ｒ３８３Δβ_η〜Ｒ０Δβ_η、Ｇ３８３Δβ_η〜Ｇ０Δβ_η、Ｂ３８３Δβ_η〜Ｂ０Δβ_ηと、第２補正データ記憶回路１５３Ｒに格納された、分割発光領域１１０Ｒの３８４〜１列目（通し番号では７６８〜３８５列目）に配列された各画素ＰＩＸに対応する補正データＲ７６７ｎ_th〜Ｒ３８４ｎ_th、Ｇ７６７ｎ_th〜Ｇ３８４ｎ_th、Ｂ７６７ｎ_th〜Ｂ３８４ｎ_th、及び、Ｒ７６７Δβ_η〜Ｒ３８４Δβ_η、Ｇ７６７Δβ_η〜Ｇ３８４Δβ_η、Ｂ７６７Δβ_η〜Ｂ３８４Δβ_ηが、順次読み出される（第２の読出順序）。

以上のような、３動作クロックごとに第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒから各２画素の計４画素分の補正データｎ_th及びΔβ_ηを読み出す動作を繰り返すことにより、表示パネル１１０の１行（水平方向１ライン；Ｌ１）分の画素ＰＩＸに対応する補正データｎ_thとΔβ_ηが読み出され、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの最終列から順番（逆方向）に、各１画素分ずつの補正データｎ_thとΔβ_ηが画像データ補正回路１５４に順次供給される。このような補正データの読出処理は、第２補正データ記憶回路１５３Ｒにおいては５７６列目（通し番号では９６０列目）から１列目（通し番号では３８５列目）の画素ＰＩＸに対応する補正データが読み出されるまで、一方、第１補正データ記憶回路１５３Ｌにおいては３８４列目から１列目の画素ＰＩＸに対応する補正データが読み出されるまで順次実行される。

左右反転表示モードの場合の、画像データ補正回路１５４における画像データ補正処理に用いられる画像データと補正データの対応関係について、図面を参照して具体的に説明する。
図１３は、本実施形態に係る表示装置において、左右反転表示モードにおける各画像データと補正処理に用いられる補正データとのアドレスの対応関係を示す概念図である。

画像データ補正回路１５４において実行される補正処理は、左右反転表示モードにおいては、図１１中、画像データ補正回路１５４内、及び、図１３に概念的に示すように、各行の１列目から３８４列目、及び、３８５列目から９６０列目の各列位置に対応する画像データの各々（図１３中、画像データのアドレス参照）に対して、表示パネル１１０の各行の９６０列目から５７７列目、及び、５７６列目から１列目の各画素ＰＩＸに対応する補正データの各々（図１３中、補正データのアドレス参照）を用いて、所定の補正式に基づいて演算することにより実行される。

すなわち、画像データ保持回路１５１の各メモリ回路１５１Ａ、１５１Ｂを構成するＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、１５１Ｌｂ及び１５１Ｒｂを別個の記憶領域として動作させて、シリアルデータからなる画像データを、ＦＩＦＯメモリ１５１Ｒａ、１５１Ｌａの順序で、又は、１５１Ｒｂ、１５１Ｌｂの順序で、順方向に順次取込み保持し、同様に、ＦＩＦＯメモリ１５１Ｒａ、１５１Ｌａの順序で、又は、１５１Ｒｂ、１５１Ｌｂの順序で、順方向に順次読み出された１行分の画像データ（ＦＩＦＯメモリ１５１Ｒａ又は１５１Ｒｂ側（図１３中、Ｒ側と表記）の１〜５７６列目と、ＦＩＦＯメモリ１５１Ｌａ又は１５１Ｌｂ側（図１３中、Ｌ側と表記）の１〜３８４列目（通し番号では５７７〜９６０列目）の画像データ）の各々に対して、補正データ記憶回路１５３を構成する２組の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒから、上述した補正データの読出方法に基づいて所定のアドレスを指定することにより、各第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの最終列から逆方向に順次読み出された１行分の補正データ（第２補正データ記憶回路１５３Ｒ側（図中、Ｒ側と表記）の５７６〜１列目（通し番号では９６０〜３８５列目）と、第１補正データ記憶回路１５３Ｌ側（図中、Ｌ側と表記）の３８４〜１列目の補正データの各々を用いた補正処理が実行される。

次いで、補正処理された画像データ（補正画像データＤ１〜Ｄ９６０）は、１行分を単位としてドライバ転送回路１５５を介して、１画素分ずつデータドライバ１４０Ｌ、１４０Ｒに転送される。ここで、データドライバ１４０Ｌ、１４０Ｒは、左右反転表示モードの場合には、コントローラ１５０から供給されるデータ制御信号（スキャン切換信号）に基づいて、補正画像データＤ１〜Ｄ９６０の取込方向が逆方向になるように設定される。これにより、ドライバ転送回路１５５を介して転送される補正画像データＤ１〜Ｄ９６０は、表示パネル１１０の分割発光領域１１０Ｌに配列される１列目から３８４列目の画素ＰＩＸに対応する補正画像データＤ１〜Ｄ３８４がデータドライバ１４０Ｌに転送され、分割発光領域１１０Ｒに配列される１列目から５７６列目（通し番号では３８５列目から９６０列目）の画素ＰＩＸに対応する補正画像データＤ３８５〜Ｄ９６０がデータドライバ１４０Ｒに転送される。このとき、補正画像データＤ３８４〜Ｄ１が、データドライバ１４０Ｌにおいて分割発光領域１１０Ｌの３８４列目から１列目に対応する方向（逆方向；第２の取込方向）に、また、補正画像データＤ９６０〜Ｄ３８５が、データドライバ１４０Ｒにおいて分割発光領域１１０Ｒの５７６列目から１列目（通し番号では９６０列目から３８５列目）に対応する方向（逆方向；第２の取込方向）に、１画素分ずつ順次取り込まれる（図１１中、データドライバ１４０Ｌ、１４０Ｒ内に表記した矢印参照）。

次いで、選択ドライバ１２０において、１行目から最終行である５４０行目の選択ラインＬｓの順（順方向；第１の走査方向）に、選択レベルの選択信号Ｓselを順次印加することにより、各行の画素ＰＩＸを順次選択状態に設定する。そして、各行の画素ＰＩＸが選択状態に設定されたタイミングに同期して、データドライバ１４０Ｌ、１４０Ｒにおいて、上記取り込んだ１行分（通し番号で３８４〜１列目と９６０〜３８５列目）の補正画像データＤ１〜Ｄ９６０に基づく階調信号（階調電圧Ｖdata）を、表示パネル１１０の各列に配設されたデータラインＬｄに一斉に印加する。これにより、選択状態に設定された行の各画素ＰＩＸに、各データラインＬｄを介して階調信号に応じた電圧成分が保持される（すなわち、階調信号が書き込まれる）。ここで、左右反転表示モードにおいては、図１１中、画像データ補正回路１５４及びデータドライバ１４０Ｌ、１４０Ｒ、表示パネル１１０内、及び、図１３に概念的に示したように、表示パネル１１０の分割発光領域１１０Ｌの各行の１列目から３８４列目、及び、分割発光領域１１０Ｒの各行の１列目から５７６列目（通し番号では３８５列目から９６０列目）の各画素ＰＩＸに対して、画像情報の各行の９６０列目から１列目の各列位置に対応する画像データ（図１３中、画像データのアドレス参照）を、表示パネル１１０の各行の９６０列目から１列目の各画素ＰＩＸに対応する補正データ（図１３中、補正データのアドレス参照）を用いて補正処理した補正画像データＤ１〜Ｄ９６０に基づく各階調信号が書き込まれる。

このような各行の画素ＰＩＸへの階調信号の書込動作を、表示パネル１１０の全ての行について順次実行した後、各画素ＰＩＸに設けられた発光素子（有機ＥＬ素子ＯＥＬ）を上記階調信号に応じた輝度階調で一斉に発光動作させることにより、表示パネル１１０に画像情報が表示される。このとき、表示パネル１１０には、図１０に示すように画像情報が左右反転画像として表示される。

（３）上下反転表示モード
図１４は、本実施形態に係る表示装置における表示駆動動作において、画像情報を表示パネルに上下反転表示する上下反転表示モードにおける表示状態を示す図である。図１４において、ＩＭＧ３は、上下反転表示モードにおいて、上記通常表示モードのときと同じ画像データに基づいて表示パネル１１０に表示される画像情報の一例であり、図５におけるＩＭＧ１を上下反転した上下反転画像になっている。上下反転表示モードでは、図１４に示すように、１行１列目に対応した画像データによる表示Ａは表示パネル１１０（分割発光領域１１０Ｌ）の５４０行１列目に表示され、１行３８４列目に対応した画像データによる表示Ｂは表示パネル１１０（分割発光領域１１０Ｌ）の５４０行３８４列目の位置に表示され、５４０行１列目に対応した画像データによる表示Ｃは表示パネル１１０（分割発光領域１１０Ｌ）の１行１列目の位置に表示され、５４０行３８４列目に対応した画像データによる表示Ｄは表示パネル１１０（分割発光領域１１０Ｌ）の１行３８４列目の位置に表示され、１行３８５列目に対応した画像データによる表示Ｅは表示パネル１１０の１行３８５列目（分割発光領域１１０Ｒでは５４０行１列目）の位置に表示され、１行９６０列目に対応した画像データによる表示Ｆは表示パネル１１０の５４０行９６０列目（分割発光領域１１０Ｒでは５４０行５７６列目）の位置に表示され、５４０行３８５列目に対応した画像データによる表示Ｇは表示パネル１１０の１行３８５列目（分割発光領域１１０Ｒでは１行１列目）の位置に表示され、５４０行９６０列目に対応した画像データによる表示Ｈは表示パネル１１０の１行９６０列目（分割発光領域１１０Ｒでは１行５７６列目）の位置に表示される。

図１５は、本実施形態に係る表示装置において、上下反転表示モードにおけるメモリ管理方法を示す概念図である。図１６は、本実施形態に係る表示装置において、上下反転表示モードにおける各画像データと補正処理に用いられる補正データとのアドレスの関係を示す概念図である。なお、上述した通常表示モード及び左右反転表示モードにおける場合と同等の構成や手法、概念については、説明を簡略化する。

上下反転表示モードにおいては、コントローラ１５０において以下のような一連の動作が実行される。
まず、上述した通常表示モードの場合と同様に、表示装置１００のシステム起動時に、表示パネル１１０に配列された一画面分の各画素ＰＩＸに対応する補正データが、予め補正データ格納回路１５２から補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに転送されて一時保存される。ここでは、上述した通常表示モードにおいて示したような補正データの格納方法（図７参照）に基づいて、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの所定のアドレスに、表示パネル１１０に表示される画像情報一画面分の各画素ＰＩＸの補正データが保存される。

次いで、図１５に示すように、上述した通常表示モードの場合と同様に、画像データ保持回路１５１において、表示信号生成回路１６０から供給される画像データを、２組のメモリ回路１５１Ａ、１５１Ｂの一方側に、切換接点ＰＳｉを介して順次取り込みつつ、メモリ回路１５１Ａ、１５１Ｂの他方側に保持した画像データを、切換接点ＰＳｏを介して順次読み出して、１行分を単位として画像データ補正回路１５４に供給する動作を並行して実行する。すなわち、画像データ保持回路１５１は、各メモリ回路１５１Ａ、１５１Ｂを構成するＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、ＦＩＦＯメモリ１５１Ｌｂ及び１５１Ｒｂを、見た目上、連続する一体の記憶領域として動作させて、ＦＩＦＯメモリ１５１Ｌａの１列目から最終列である３８４列目、次いでＦＩＦＯメモリ１５１Ｒａの１列目から最終列である５７６列目（通し番号では３８５列目から９６０列目）に対応する方向（順方向）に、連続する画像データを順次取り込んで保持する動作を、１行目から最終行である５４０行目まで順方向に行ごとに繰り返して、メモリ回路１５１Ａ、１５１Ｂのいずれか一方側に一画面分の画像データを保持する。また、画像データ保持回路１５１は、この画像データの取込動作と並行して、メモリ回路１５１Ａ、１５１Ｂの他方側に保持した画像データを、上述した画像データの取込方向及び取込順序と同じ読出方向及び読出順序で読み出す（図１５中、画像データ保持回路１５１内に表記した矢印、丸数字参照）。

一方、図１５に示すように、補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに保持されている補正データのうち、上記画像データ保持回路１５１を介して画像データ補正回路１５４に取り込まれた１行分の画像データが供給される画素ＰＩＸに対応する補正データが順次読み出されて、画像データ補正回路１５４に供給される。ここで、補正データ記憶回路１５３から読み出される補正データは、上下反転表示モードの場合、概念的には、表示パネル１１０の最終行である５４０行目から１行目に対応する方向（逆方向）に、かつ、各行の１列目から最終列に対応する方向（順方向）に、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒから順次読み出される（図１５中、補正データ記憶回路１５３内に表記した矢印参照）。すなわち、補正データ記憶回路１５３からの、各行の画素ＰＩＸに対応する補正データの読出方法は、上述した通常表示モードに示した手法（図８参照）が適用される。

次いで、画像データ補正回路１５４において、画像データ保持回路１５１を介して取り込まれた１行分の各列位置の画像データが、補正データ記憶回路１５３から供給された１行分の各列の画素ＰＩＸの特性に応じた補正データに基づいて、１画素ずつ順次補正処理される。ここで、画像データ補正回路１５４において実行される補正処理は、上下反転表示モードにおいては、図１５中、画像データ補正回路１５４内、及び、図１６に概念的に示すように、１行目から５４０行目の各行の、１列目から３８４列目、及び、３８５列目から９６０列目の各列位置に対応する画像データの各々（図１６中、画像データのアドレス参照）に対して、表示パネル１１０の５４０行目から１行目の各行の、１列目から３８４列目、及び、３８５列目から９６０列目の各画素ＰＩＸに対応する補正データの各々（図１６中、補正データのアドレス参照）を用いて、所定の補正式に基づいて演算することにより実行される。

次いで、補正処理された画像データ（補正画像データＤ１〜Ｄ９６０）は、１行分を単位としてドライバ転送回路１５５を介して、１画素分ずつデータドライバ１４０Ｌ、１４０Ｒに転送される。ここで、ドライバ転送回路１５５を介して転送される補正画像データＤ１〜Ｄ９６０は、上下反転表示モードの場合には、補正画像データＤ１〜Ｄ３８４が、データドライバ１４０Ｌにおいて分割発光領域１１０Ｌの１列目から３８４列目に対応する方向（順方向；第１の取込方向）に、また、補正画像データＤ３８５〜Ｄ９６０が、データドライバ１４０Ｒにおいて分割発光領域１１０Ｒの１列目から５７６列目（通し番号では３８５列目から９６０列目）に対応する方向（順方向；第１の取込方向）に、１画素分ずつ順次取り込まれる（図１５中、データドライバ１４０Ｌ、１４０Ｒ内に表記した矢印参照）。

次いで、選択ドライバ１２０において、最終行である５４０行目から１行目の選択ラインＬｓの順（逆方向；第２の走査方向）に、選択レベルの選択信号Ｓselを順次印加することにより、各行の画素ＰＩＸを順次選択状態に設定する。そして、各行の画素ＰＩＸが選択状態に設定されたタイミングに同期して、データドライバ１４０Ｌ、１４０Ｒにおいて、上記取り込んだ１行分（通し番号で１〜３８４列目と３８５〜９６０列目）の補正画像データＤ１〜Ｄ９６０に基づく階調信号（階調電圧Ｖdata）を、表示パネル１１０の各列に配設されたデータラインＬｄに一斉に印加する。これにより、選択状態に設定された行の各画素ＰＩＸに、各データラインＬｄを介して階調信号に応じた電圧成分が保持される（すなわち、階調信号が書き込まれる）。ここで、上下反転表示モードにおいては、図１５中、画像データ補正回路１５４及びデータドライバ１４０Ｌ、１４０Ｒ、表示パネル１１０内、及び、図１６に概念的に示したように、表示パネル１１０の各分割発光領域１１０Ｌの各行の１列目から３８４列目、及び、分割発光領域１１０Ｒの各行の１列目から５７６列目（通し番号では３８５列目から９６０列目）の各画素ＰＩＸに対して、画像情報の１行目から５４０行目の各行の、１列目から９６０列目の各列位置に対応する画像データ（図１６中、画像データのアドレス参照）を、表示パネル１１０の５４０行目から１行目の各行の、１列目から９６０列目の各画素ＰＩＸに対応する補正データ（図１６中、補正データのアドレス参照）を用いて補正処理した補正画像データＤ１〜Ｄ９６０に基づく各階調信号が書き込まれる。

このような各行の画素ＰＩＸへの階調信号の書込動作を、表示パネル１１０の全ての行について順次実行した後、各画素ＰＩＸに設けられた発光素子（有機ＥＬ素子ＯＥＬ）を上記階調信号に応じた輝度階調で一斉に発光動作させることにより、表示パネル１１０に画像情報が表示される。このとき、表示パネル１１０には、図１４に示すように画像情報が上下反転画像として表示される。

（４）左右上下反転表示モード
図１７は、本実施形態に係る表示装置における表示駆動動作において、画像情報を表示パネルに左右上下反転表示する左右上下反転表示モードにおける表示状態を示す図である。図１７において、ＩＭＧ４は、左右上下反転表示モードにおいて、上記通常表示モードのときと同じ画像データに基づいて表示パネル１１０に表示される画像情報の一例であり、図５におけるＩＭＧ１を左右上下反転した左右上下反転画像になっている。左右上下反転表示モードでは、図１７に示すように、１行１列目に対応した画像データによる表示Ａは表示パネル１１０の５４０行９６０列目（分割発光領域１１０Ｒでは５４０行５７６列目）に表示され、１行３８４列目に対応した画像データによる表示Ｂは表示パネル１１０の５４０行３８５列目（分割発光領域１１０Ｒでは５４０行１列目）の位置に表示され、５４０行１列目に対応した画像データによる表示Ｃは表示パネル１１０の１行９６０列目（分割発光領域１１０Ｒでは１行５７６列目）の位置に表示され、５４０行３８４列目に対応した画像データによる表示Ｄは表示パネル１１０の１行３８５列目（分割発光領域１１０Ｒでは１行１列目）の位置に表示され、１行３８５列目に対応した画像データによる表示Ｅは表示パネル１１０（分割発光領域１１０Ｌ）の５４０行３８４列目の位置に表示され、１行９６０列目に対応した画像データによる表示Ｆは表示パネル１１０（分割発光領域１１０Ｌ）の５４０行１列目の位置に表示され、５４０行３８５列目に対応した画像データによる表示Ｇは表示パネル１１０（分割発光領域１１０Ｌ）の１行３８４列目の位置に表示され、５４０行９６０列目に対応した画像データによる表示Ｈは表示パネル１１０（分割発光領域１１０Ｌ）の１行１列目の位置に表示される。

図１８は、本実施形態に係る表示装置において、左右上下反転表示すモードにおけるメモリ管理方法を示す概念図である。図１９は、本実施形態に係る表示装置において、左右上下反転表示すモードにおける各画像データと補正処理に用いられる補正データとのアドレスの関係を示す概念図である。なお、上述した通常表示モード及び左右反転表示モード、上下反転表示モードにおける場合と同等の構成や手法、概念については、説明を簡略化する。

左右上下反転表示モードにおいては、コントローラ１５０において以下のような一連の動作が実行される。
まず、上述した通常表示モードの場合と同様に、表示装置１００のシステム起動時に、表示パネル１１０に配列された一画面分の各画素ＰＩＸに対応する補正データが、予め補正データ格納回路１５２から補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに転送されて一時保存される。ここでは、上述した通常表示モードにおいて示したような補正データの格納方法（図７参照）に基づいて、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの所定のアドレスに、表示パネル１１０に表示される画像情報一画面分の各画素ＰＩＸの補正データが保存される。

次いで、図１８に示すように、上述した左右反転表示モードの場合と同様に、画像データ保持回路１５１において、表示信号生成回路１６０から供給される画像データを、２組のメモリ回路１５１Ａ、１５１Ｂの一方側に、切換接点ＰＳｉを介して順次取り込みつつ、メモリ回路１５１Ａ、１５１Ｂの他方側に保持した画像データを、切換接点ＰＳｏを介して順次読み出して、１行分を単位として画像データ補正回路１５４に供給する動作を並行して実行する。すなわち、画像データ保持回路１５１は、各メモリ回路１５１Ａ、１５１Ｂを構成するＦＩＦＯメモリ１５１Ｌａ及び１５１Ｒａ、又は、ＦＩＦＯメモリ１５１Ｌｂ及び１５１Ｒｂを、別個の記憶領域として動作させて、ＦＩＦＯメモリ１５１Ｒａの１列目から最終列である５７６列目、次いでＦＩＦＯメモリ１５１Ｌａの１列目から最終列である３８４列目（通し番号では５７７列目から９６０列目）に対応する方向（順方向）に、連続する画像データを分割して取り込んで保持する動作を、１行目から最終行である５４０行目まで順方向に行ごとに繰り返して、メモリ回路１５１Ａ、１５１Ｂのいずれか一方側に、一画面分の画像データを保持する。また、画像データ保持回路１５１は、この画像データの取込動作と並行して、メモリ回路１５１Ａ、１５１Ｂの他方側に保持した画像データを、上述した画像データの取込方向及び取込順序と同じ読出方向及び読出順序で読み出す（図１８中、画像データ保持回路１５１内に表記した矢印、丸数字参照）

一方、図１８に示すように、補正データ記憶回路１５３の第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒに保持されている補正データのうち、上記画像データ保持回路１５１を介して画像データ補正回路１５４に取り込まれた１行分の画像データが供給される画素ＰＩＸに対応する補正データが順次読み出されて、１行分を単位として画像データ補正回路１５４に供給される。ここで、補正データ記憶回路１５３から読み出される補正データは、左右上下反転表示モードの場合、概念的には、上述した上下反転表示モードの場合と同様に、表示パネル１１０の最終行である５４０行目から１行目に対応する方向（順方向）に、かつ、上述した左右反転表示モードの場合と同様に、各行の最終列から１列目に対応する方向（逆方向）に、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒから順次読み出される（図１８中、補正データ記憶回路１５３内に表記した矢印参照）。すなわち、補正データ記憶回路１５３からの、各行の画素ＰＩＸに対応する補正データの読出方法は、上述した左右反転表示モードに示した手法（図１２参照）が適用される。

次いで、画像データ補正回路１５４において、画像データ保持回路１５１を介して取り込まれた１行分の各列位置の画像データが、補正データ記憶回路１５３から分割発光領域１１０Ｌ、１１０Ｒごとに対応して供給された１行分の各列の画素ＰＩＸの特性に応じた補正データに基づいて、１画素ずつ順次補正処理される。ここで、画像データ補正回路１５４において実行される補正処理は、左右上下反転表示モードにおいては、図１８中、画像データ補正回路１５４内、及び、図１９に概念的に示すように、１行目から５４０行目の各行の、１列目から３８４列目、及び、３８５列目から９６０列目の各列位置に対応する画像データの各々（図１９中、画像データのアドレス参照）に対して、表示パネル１１０の各行の９６０列目から５７７列目、及び、５７６列目から１列目の各画素ＰＩＸに対応する補正データの各々（図１９中、補正データのアドレス参照）を用いて、所定の補正式に基づいて演算することにより実行される。

次いで、補正処理された画像データ（補正画像データＤ１〜Ｄ９６０）は、１行分を単位としてドライバ転送回路１５５を介して、１画素分ずつデータドライバ１４０Ｌ、１４０Ｒに転送される。ここで、データドライバ１４０Ｌ、１４０Ｒは、左右上下反転表示モードの場合には、コントローラ１５０から供給されるデータ制御信号（スキャン切換信号）に基づいて、補正画像データＤ１〜Ｄ９６０の取込方向が逆方向になるように設定される。これにより、ドライバ転送回路１５５を介して転送される補正画像データＤ１〜Ｄ９６０は、表示パネル１１０の分割発光領域１１０Ｌに配列される１列目から３８４列目の画素ＰＩＸに対応する補正画像データＤ３８４〜Ｄ１が、データドライバ１４０Ｌにおいて分割発光領域１１０Ｌの３８４列目から１列目に対応する方向（逆方向；第２の取込方向）に１画素分ずつ順次取り込まれ、分割発光領域１１０Ｒに配列される１列目から５７６列目（通し番号では３８５列目から９６０列目）の画素ＰＩＸに対応する補正画像データＤ９６０〜Ｄ３８５が、データドライバ１４０Ｒにおいて分割発光領域１１０Ｒの４８０列目から１列目（通し番号では９６０列目から４８１列目）に対応する方向（逆方向；第２の取込方向）に１画素分ずつ順次取り込まれる（図１８中、データドライバ１４０Ｌ、１４０Ｒ内に表記した矢印参照）。

次いで、選択ドライバ１２０において、最終行である５４０行目から１行目の選択ラインＬｓの順（逆方向；第２の走査方向）に、選択レベルの選択信号Ｓselを順次印加することにより、各行の画素ＰＩＸを順次選択状態に設定する。そして、各行の画素ＰＩＸが選択状態に設定されたタイミングに同期して、データドライバ１４０Ｌ、１４０Ｒおいて、上記取り込んだ１行分（通し番号で３８４〜１列目と９６０〜３８５列目）の補正画像データＤ１〜Ｄ９６０に基づく階調信号（階調電圧Ｖdata）を、表示パネル１１０の各列に配設されたデータラインＬｄに一斉に印加する。これにより、選択状態に設定された行の各画素ＰＩＸに、各データラインＬｄを介して階調信号に応じた電圧成分が保持される（すなわち、階調信号が書き込まれる）。ここで、左右上下反転表示モードにおいては、図１８中、画像データ補正回路１５４及びデータドライバ１４０Ｌ、１４０Ｒ、表示パネル１１０内、及び、図１９に概念的に示したように、表示パネル１１０の各分割発光領域１１０Ｌの各行の１列目から３８４列目、及び、分割発光領域１１０Ｒの各行の１列目から５７６列目（通し番号では３８５列目から９６０列目）の各画素ＰＩＸに対して、画像情報の１行目から５４０行目の各行の、１列目から９６０列目の各列位置に対応する画像データ（図１９中、画像データのアドレス参照）を、表示パネル１１０の５４０行目から１行目の各行の、９６０列目から１列目の各画素ＰＩＸに対応する補正データ（図１６中、補正データのアドレス参照）を用いて補正処理した補正画像データＤ１〜Ｄ９６０に基づく各階調信号が書き込まれる。

このような各行の画素ＰＩＸへの階調信号の書込動作を、表示パネル１１０の全ての行について順次実行した後、各画素ＰＩＸに設けられた発光素子（有機ＥＬ素子ＯＥＬ）を上記階調信号に応じた輝度階調で一斉に発光動作させることにより、表示パネル１１０に画像情報が表示される。このとき、表示パネル１１０には、図１７に示すように画像情報が左右上下反転画像として表示される。

上述したように、本実施形態に係る表示装置１００によれば、表示パネル１１０の各画素ＰＩＸの特性に応じた複数種類の補正データを、種々の表示形態（画像情報の通常表示や各種の反転表示）に対応させて、記憶回路から適切かつ高速に読み出すことができるメモリ管理方法を実現することができる。これにより、本実施形態によれば、例えば表示装置１００の外部から入力される表示切替信号（例えば表示装置１００の回転角度や方向、あるいは、ユーザーによる画像表示の切り替え操作等に基づく信号）に応じて、コントローラ１５０内部における補正データの読出方向、及び、データドライバ１４０における補正画像データの取込方向、並びに、選択ドライバ１２０における行選択方向を適宜切り換える簡易な手法（補正データのメモリ管理方法を含む表示装置の表示駆動方法）を用いて、表示パネル１１０に表示する画像情報を種々の表示形態（表示パターン）で、かつ、倍速表示等の動画再生に適した高速かつ良好な画質の表示駆動を実現することができる。ここで、表示切替信号は、例えば表示パネルの角度や方向の検知信号に基づくものである。したがって、デジタルビデオカメラやデジタルカメラ等の電子機器において、可動式（バリアングル式）や回転式の表示パネル（モニタパネル）を任意の角度や方向に変化させた場合であっても、当該表示パネルの角度等に基づいて予め規定された表示切替信号に応じて、画像情報を視認性よく通常表示又は各種反転表示（左右反転表示や上下反転表示等）することができる。

また、上述した表示装置の一連の駆動制御動作のうち、少なくともコントローラ１５０におけるメモリ管理機能（メモリ管理制御）は、表示信号生成回路１６０からコントローラ１５０に供給されるタイミング信号に含まれる直同期信号及び水平同期信号に基づいて実行することができるので、演算処理装置（ＭＰＵ）に依存しない、簡易かつ安価な装置構成を適用することができる。

また、本実施形態においては、表示パネル１１０を２つ（複数）の分割発光領域１１０Ｌ、１１０Ｒに分割し、各分割発光領域１１０Ｌ、１１０Ｒに対応させて、同時駆動する個別のデータドライバ１４０Ｌ、１４０Ｒを備えた構成を有することにより、コントローラ１５０から供給される補正画像データＤ〜Ｄ９６０を取込む際のデータ転送速度を低減することができるので、表示装置の駆動制御動作におけるタイミング制御の自由度を向上させることができるとともに、安価なデータドライバを適用して、表示装置の製品コストを削減することができる。

なお、本実施形態において、補正データ記憶回路１５３における補正データの格納方法及び読出方法に示した、第１及び第２補正データ記憶回路１５３Ｌ、１５３Ｒの記憶領域（記憶容量）やアドレスの設定、補正データの種類やその数、一単位となる動作クロックの数等は、説明の都合上、一例を示したに過ぎないことはいうまでもない。要するに、本発明に係る表示装置（発光装置）の駆動制御方法は、所定数の動作クロックに同期した一群のアドレス指定により、当該所定数よりも多い数の画素ＰＩＸに対応する補正データを読み出すことができるように、補正データを格納及び読出すものであれば、他の構成や手法を用いるものであってもよい。

＜表示装置及びその駆動制御方法の具体例＞
次に、上述した実施形態に示した表示装置における画像データ補正機能に適用される構成及び手法について、図面を参照して具体的に説明する。ここでは、特に、上述した実施形態に係る表示装置に適用可能な補正データの取得動作、及び、画像データの補正動作に関わる構成及び手法を中心に説明する。

（表示装置の具体例）
まず、本発明に係る表示装置の具体的な構成例（具体例）について説明する。
本具体例に係る表示装置は、上述した実施形態に示した表示装置１００（図１参照）において、データドライバが次のような特徴を有している。すなわち、データドライバ１４０は、上述した実施形態に示したデータドライバ機能に加え、電圧検出機能を備え、コントローラ１５０から供給されるデータ制御信号に基づいて、これらの機能を切り換えるように構成されている。ここで、電圧検出機能は、後述する補正データ（特性パラメータ）取得動作時に、特性パラメータ取得動作の対象になっている画素ＰＩＸに対して、各データラインＬｄを介して特定の電圧値の検出用電圧Ｖdacを印加し、所定の自然緩和時間ｔの経過後のデータラインＬｄのアナログ信号電圧Ｖｄをデータライン検出電圧Ｖmeas(t)として取り込み、デジタルデータに変換して検出データｎ_meas(t)としてコントローラ１５０に出力する動作を実行する。

（データドライバ）
図２０は、本発明に係る表示装置の具体例に適用されるデータドライバの一例を示す概略ブロック図である。ここでは、上述したデータドライバ（図２参照）と同等の構成については、同一の符号を付して説明を簡略化する。また、図２１は、図２０に示すデータドライバの要部構成例を示す概略回路構成図である。ここでは、表示パネル１１０に配列された画素ＰＩＸの列数（ｑ）のうち、一部のみを示して図示を簡略化する。以下の説明では、ｊ列目（ｊは１≦ｊ≦ｑとなる正の整数）のデータラインＬｄに設けられるデータドライバ１４０内部の構成について詳しく説明する。なお、図２１においては、図示の都合上、シフトレジスタ回路とデータレジスタ回路を簡略化して図示する。

データドライバ１４０は、例えば図２０に示すように、大別して、シフトレジスタ回路１４１と、データレジスタ回路１４２と、データラッチ回路１４３Ａと、ＤＡＣ／ＡＤＣ回路１４４Ａと、出力回路１４５Ａと、を備えている。ここで、シフトレジスタ回路１４１とデータレジスタ回路１４２とデータラッチ回路１４３を含む内部回路１４０Ａは、ロジック電源１４６から供給される電源電圧ＬＶＳＳ及びＬＶＤＤに基づいて、後述する画像データの取込動作及び検出データの送出動作を実行する。また、ＤＡＣ／ＡＤＣ回路１４４Ａと出力回路１４５を含む内部回路１４０Ｂは、アナログ電源１４７から供給される電源電圧ＤＶＳＳ及びＶＥＥに基づいて、後述する階調信号の生成出力動作及びデータライン電圧の検出動作を実行する。

本具体例において、シフトレジスタ回路１４１及びデータレジスタ回路１４２は、上述した実施形態に示した構成と同等であるので説明を省略する。なお、図中、データレジスタ回路１４２に供給される画像データＤin(1)〜Ｄin(q)は、上述した実施形態に示したコントローラ１５０から供給される補正画像データＤ１〜Ｄｑに対応し、補正処理された画像データの他、補正処理を必要としない画像データも含むものとする。

データラッチ回路１４３Ａは、表示動作時（画像データの取込動作、及び、階調信号の生成出力動作）においては、データ制御信号（データラッチパルス信号ＬＰ）に基づいて、データレジスタ回路１４２に取り込まれた１行分の画像データＤin(1)〜Ｄin(q)を、各列に対応して保持した後、所定のタイミングで当該画像データＤin(1)〜Ｄin(q)を後述するＤＡＣ／ＡＤＣ回路１４４Ａに送出する。また、データラッチ回路１４３は、後述する特性パラメータ取得動作時（検出データの送出動作、及び、データライン電圧の検出動作）においては、ＤＡＣ／ＡＤＣ回路１４４Ａを介して取り込まれる各データライン電圧Ｖmeas(t)に応じた検出データｎ_meas(t)を保持した後、所定のタイミングで当該検出データｎ_meas(t)をシリアルデータとして出力し、図示を省略した外部メモリ（後述するコントローラ１５０に設けられたデータ記憶回路ＭＥＭの検出データ記憶回路）に記憶する。

データラッチ回路１４３Ａは、具体的には、図２１に示すように、各列に対応して設けられたデータラッチ４１（ｊ）と、接続切換用のスイッチＳＷ４（ｊ）、ＳＷ５（ｊ）と、データ出力用のスイッチＳＷ３と、を備えている。データラッチ４１（ｊ）は、データラッチパルス信号ＬＰの立ち上がりタイミングでスイッチＳＷ５（ｊ）を介して供給されるデジタルデータを保持（ラッチ）する。

スイッチＳＷ５（ｊ）は、コントローラ１５０から供給されるデータ制御信号（切換制御信号Ｓ５）に基づいて、接点Ｎａ側のデータレジスタ回路１４２、又は、接点Ｎｂ側のＤＡＣ／ＡＤＣ回路１４４ＡのＡＤＣ４３（ｊ）、又は、接点Ｎｃ側の隣接する列（ｊ＋１）のデータラッチ４１（ｊ＋１）のいずれかを、データラッチ４１（ｊ）に選択的に接続するように切換制御される。これにより、スイッチＳＷ５（ｊ）が接点Ｎａ側に接続設定されている場合には、データレジスタ回路１４２から供給される画像データＤin(j)がデータラッチ４１（ｊ）に保持される。また、スイッチＳＷ５（ｊ）が接点Ｎｂ側に接続設定されている場合には、データラインＬｄ（ｊ）からＤＡＣ／ＡＤＣ回路１４４ＡのＡＤＣ４３（ｊ）に取り込まれたデータライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）に応じた検出データｎ_meas(t)がデータラッチ４１（ｊ）に保持される。また、スイッチＳＷ５（ｊ）が接点Ｎｃ側に接続設定されている場合には、隣接する列（ｊ＋１）のスイッチＳＷ４（ｊ＋１）を介してデータラッチ４１（ｊ＋１）に保持されている検出データｎ_meas(t)がデータラッチ４１（ｊ）に保持される。なお、最終列（ｑ）に設けられるスイッチＳＷ５（ｑ）は、接点Ｎｃにロジック電源１４６の電源電圧ＬＶＳＳが接続されている。

スイッチＳＷ４（ｊ）は、コントローラ１５０から供給されるデータ制御信号（切換制御信号Ｓ４）に基づいて、接点Ｎａ側のＤＡＣ／ＡＤＣ回路１４４ＡのＤＡＣ４２（ｊ）、又は、接点Ｎｂ側のスイッチＳＷ３（又は、隣接する列（ｊ−１）のスイッチＳＷ５（ｊ−１）；図示を省略）のいずれかを、データラッチ４１（ｊ）に選択的に接続するように切換制御される。これにより、スイッチＳＷ４（ｊ）が接点Ｎａ側に接続設定されている場合には、データラッチ４１（ｊ）に保持された画像データＤin(j)がＤＡＣ／ＡＤＣ回路１４４ＡのＤＡＣ４２（ｊ）に供給される。また、スイッチＳＷ４（ｊ）が接点Ｎｂ側に接続設定されている場合には、データラッチ４１（ｊ）に保持されたデータライン検出電圧Ｖmeas(t)に応じた検出データｎ_meas(t)がスイッチＳＷ３を介して外部メモリに出力される。

スイッチＳＷ３は、コントローラ１５０から供給されるデータ制御信号（切換制御信号Ｓ４、Ｓ５）に基づいて、データラッチ回路１４３ＡのスイッチＳＷ４（ｊ）、ＳＷ５（ｊ）が切換制御されて、隣接する列のデータラッチ４１（１）〜４１（ｑ）が相互に直列に接続された状態で、データ制御信号（切換制御信号Ｓ３、データラッチパルス信号ＬＰ）に基づいて、導通状態となるように制御される。これにより、各列のデータラッチ４１（１）〜４１（ｑ）に保持されたデータライン電圧Ｖmeas(t)に応じた検出データｎ_meas(t)が、スイッチＳＷ３を介してシリアルデータとして順次取り出されて、外部メモリに出力される。

図２２は、本具体例に係るデータドライバに適用されるデジタル−アナログ変換回路（ＤＡＣ）及びアナログ−デジタル変換回路（ＡＤＣ）の入出力特性を示す図である。図２２（ａ）は、本具体例に適用されるＤＡＣの入出力特性を示す図であり、図２２（ｂ）は、本具体例に適用されるＡＤＣの入出力特性を示す図である。ここでは、デジタル信号の入出力ビット数を１０ビットとした場合の、デジタル−アナログ変換回路及びアナログ−デジタル変換回路の入出力特性の一例を示す。

ＤＡＣ／ＡＤＣ回路１４４Ａは、図２１に示すように、各列に対応してリニア電圧デジタル−アナログ変換回路（ＤＡＣ；電圧印加回路）４２（ｊ）と、アナログ−デジタル変換回路（ＡＤＣ；検出データ取得回路）４３（ｊ）を備えている。ＤＡＣ４２（ｊ）は、上記データラッチ回路１４３Ａに保持されたデジタルデータからなる画像データＤin(j)をアナログ信号電圧Ｖpixに変換して出力回路１４５Ａに出力する。

ここで、各列に設けられるＤＡＣ４２（ｊ）は、図２２（ａ）に示すように、入力されるデジタルデータに対する、出力されるアナログ信号電圧の変換特性（入出力特性）が線形性を有している。すなわち、ＤＡＣ４２（ｊ）は、例えば図２２（ａ）に示すように、１０ビット（すなわち１０２４階調）のデジタルデータ（０、１、・・・１０２３）を、線形性を有して設定されたアナログ信号電圧（Ｖ_０、Ｖ_１、・・・Ｖ₁₀₂₃）に変換する。このアナログ信号電圧（Ｖ_０〜Ｖ₁₀₂₃）は、後述するアナログ電源１４７から供給される電源電圧ＤＶＳＳ〜ＶＥＥの範囲内で設定され、例えば、入力されるデジタルデータの値が“０”（０階調）のときに変換されるアナログ信号電圧値Ｖ_０が高電位側の電源電圧ＤＶＳＳとなるように設定され、デジタルデータの値が“１０２３”（１０２３階調；最大階調）のときに変換されるアナログ信号電圧値Ｖ₁₀₂₃が低電位側の電源電圧ＶＥＥよりも高く、かつ、該電源電圧ＶＥＥ近傍の電圧値になるように設定されている。

また、ＡＤＣ４３（ｊ）は、データラインＬｄ（ｊ）から取り込まれたアナログ信号電圧からなるデータライン電圧Ｖmeas(t)を、デジタルデータからなる検出データｎ_meas(t)に変換してデータラッチ４１（ｊ）に送出する。ここで、各列に設けられるＡＤＣ４３（ｊ）は、図２２（ｂ）に示すように、入力されるアナログ信号電圧に対する、出力されるデジタルデータの変換特性（入出力特性）が線形性を有している。また、ＡＤＣ４３（ｊ）は、電圧変換時のデジタルデータのビット幅が上述したＤＡＣ４２（ｊ）と同一になるように設定されている。すなわち、ＡＤＣ４３（ｊ）は、最小単位ビット（１ＬＳＢ；アナログ分解能）に対応する電圧幅がＤＡＣ４２（ｊ）と同一に設定されている。

ＡＤＣ４３（ｊ）は、例えば図２２（ｂ）に示すように、電源電圧ＤＶＳＳ〜ＶＥＥの範囲内で設定されたアナログ信号電圧（Ｖ_０、Ｖ_１、・・・Ｖ₁₀₂₃）を、線形性を有して設定された１０ビット（１０２４階調）のデジタルデータ（０、１、・・・１０２３）に変換する。ＡＤＣ４３（ｊ）は、例えば、入力されるアナログ信号電圧の電圧値がＶ_０（＝ＤＶＳＳ）のときにデジタルデータの値が“０”（０階調）に変換されるように設定され、アナログ信号電圧の電圧値が電源電圧ＶＥＥよりも高く、かつ、該電源電圧ＶＥＥ近傍の電圧値であるアナログ信号電圧Ｖ₁₀₂₃のときにデジタル信号値“１０２３”（１０２３階調；最大階調）に変換されるように設定されている。

なお、本具体例においては、シフトレジスタ回路１４１、データレジスタ回路１４２及びデータラッチ回路１４３Ａを含む内部回路１４０Ａを低耐圧回路として構成し、ＤＡＣ／ＡＤＣ回路１４４Ａ及び後述する出力回路１４５Ａを含む内部回路１４０Ｂを高耐圧回路として構成している。そのため、データラッチ回路１４３Ａ（スイッチＳＷ４（ｊ））とＤＡＣ／ＡＤＣ回路１４４ＡのＤＡＣ４２（ｊ）との間に、低耐圧の内部回路１４０Ａから高耐圧の内部回路１４０Ｂへの電圧調整回路としてレベルシフタＬＳ１（ｊ）が設けられている。また、ＤＡＣ／ＡＤＣ回路１４４ＡのＡＤＣ４３（ｊ）とデータラッチ回路１４３Ａ（スイッチＳＷ５（ｊ））との間に、高耐圧の内部回路１４０Ｂから低耐圧の内部回路１４０Ａへの電圧調整回路としてレベルシフタＬＳ２（ｊ）が設けられている。

出力回路１４５Ａは、図２１に示すように、各列に対応するデータラインＬｄ（ｊ）に階調信号を出力するためのバッファ４４（ｊ）及びスイッチＳＷ１（ｊ）（接続切換回路）と、データライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）を取り込むためのスイッチＳＷ２（ｊ）及びバッファ４５（ｊ）と、を備えている。

バッファ４４（ｊ）は、上記ＤＡＣ４２（ｊ）により画像データＤin(j)をアナログ変換して生成されたアナログ信号電圧Ｖpix(j)を、所定の信号レベルに増幅して階調電圧Ｖdata(j)を生成する。スイッチＳＷ１（ｊ）は、コントローラ１５０から供給されるデータ制御信号（切換制御信号Ｓ１）に基づいて、データラインＬｄ（ｊ）への上記階調電圧Ｖdata(j)の印加を制御する。

また、スイッチＳＷ２（ｊ）は、コントローラ１５０から供給されるデータ制御信号（切換制御信号Ｓ２）に基づいて、データライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）の取り込みを制御する。バッファ４５（ｊ）は、スイッチＳＷ２（ｊ）を介して取り込まれたデータライン電圧Ｖmeas(t)を所定の信号レベルに増幅してＡＤＣ４３（ｊ）に送出する。

ロジック電源１４６は、データドライバ１４０のシフトレジスタ回路１４１、データレジスタ回路１４２及びデータラッチ回路１４３Ａを含む内部回路１４０Ａを駆動するための、ロジック電圧からなる低電位側の電源電圧ＬＶＳＳ及び高電位側の電源電圧ＬＶＤＤを供給する。アナログ電源１４７は、ＤＡＣ／ＡＤＣ回路１４４ＡのＤＡＣ４２（ｊ）及びＡＤＣ４３（ｊ）、出力回路１４５Ａのバッファ４４（ｊ）、４５（ｊ）を含む内部回路１４０Ｂを駆動するための、アナログ電圧からなる高電位側の電源電圧ＤＶＳＳ及び低電位側の電源電圧ＶＥＥを供給する。

なお、図２０、図２１に示したデータドライバ１４０においては、図示の都合上、各部の動作を制御するための制御信号が、ｊ列目（図中では１列目に相当する）のデータラインＬｄ（ｊ）に対応して設けられたデータラッチ４１、及び、スイッチＳＷ１〜ＳＷ５に入力された構成を示した。本具体例においては、各列の構成にこれらの制御信号が共通して入力されていることはいうまでもない。

（コントローラ）
図２３は、本具体例に係る表示装置に適用されるコントローラの画像データ補正機能を示す機能ブロック図である。なお、図２３においては、図示の都合上、各機能ブロック間のデータの流れを全て実線の矢印で示した。実際には、後述するように、コントローラの動作状態に応じてこれらのいずれかのデータの流れが有効になる。

コントローラ１５０は、上述したように、ドライバ制御機能と、画像データ補正機能と、メモリ管理機能を備えている。コントローラ１５０は、これらの機能を用いて、選択制御信号及び電源制御信号、データ制御信号を供給することにより、選択ドライバ１２０及び電源ドライバ１３０、データドライバ１４０の各々を所定のタイミングで動作させて、表示パネル１１０の各画素ＰＩＸの特性パラメータを取得する動作（特性パラメータ取得動作）、及び、各画素ＰＩＸの特性パラメータに基づいて補正された画像データを補正する動作（画像データ補正動作）、補正された画像データ（補正画像データ）に応じた輝度階調で各画素ＰＩＸを発光動作させて所望の画像情報を表示パネル１１０に表示する動作（表示動作）を制御する。なお、コントローラ１５０のメモリ管理機能については、上述した実施形態において詳しく説明したので、以下の説明では簡略化する。

コントローラ１５０は、特性パラメータ取得動作において、上記データドライバ１４０を介して検出した各画素ＰＩＸの特性変化に関連する検出データ（詳しくは後述する）、及び、各画素ＰＩＸについて検出された輝度データ（詳しくは後述する）に基づいて、各種の補正データ（特性パラメータ）を取得する。また、コントローラ１５０は、画像データ補正動作及び表示動作において、外部から供給される画像データを、特性パラメータ取得動作において取得した補正データに基づいて補正し、補正画像データとしてデータドライバ１４０に供給する。ここで、画像データ補正動作は、上述した実施形態に示したコントローラ１５０に設けられた画像データ補正回路１５４において実行される。

コントローラ１５０は、上述した各動作を実行するために、例えば図２３に示すように、概略、データ記憶回路ＭＥＭと、上述した実施形態に示した画像データ補正回路１５４と、補正データ取得機能回路１５７と、を備えている。

データ記憶回路ＭＥＭは、少なくとも、上述した実施形態に示した補正データ格納回路１５２及び補正データ記憶回路１５３、さらに、データドライバ１４０から出力される検出データを保存する検出データ記憶回路（図示を省略）を含む総称である。データ記憶回路ＭＥＭに設けられる検出データ記憶回路は、データドライバ１４０から送出された各画素ＰＩＸの検出データを、各画素ＰＩＸに対応して記憶し、上記加算機能回路１５４ｄにおける加算処理の際、及び、補正データ取得機能回路１５７における補正データ取得処理の際に、検出データを読み出して出力する。また、データ記憶回路ＭＥＭに設けられる補正データ格納回路１５２は、補正データ取得機能回路１５７において取得された補正データを、各画素ＰＩＸに対応して記憶する。補正データ記憶回路１５３は、上記乗算機能回路１５４ｃにおける乗算処理の際、及び、加算機能回路１５４ｄにおける加算処理の際に、補正データ格納回路１５２に格納された補正データを予め読み出して一時保存し、画像データへの演算処理（補正処理）に対応させて随時補正データを読み出して画像データ補正回路１５４に出力する。

画像データ補正回路１５４は、具体的には、図２３に示すように、参照テーブル（ＬＵＴ）１５４ａを備えた電圧振幅設定機能回路１５４ｂと、乗算機能回路１５４ｃと、加算機能回路１５４ｄと、を有している。

電圧振幅設定機能回路１５４ｂは、外部（例えば上述した表示信号生成回路１６０）から供給されるデジタルデータからなる画像データに対して、参照テーブル１５４ａを参照することにより、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応する電圧振幅を変換する。電圧振幅設定機能回路１５４ｂにより変換された画像データの電圧振幅の最大値は、上述したＤＡＣ４２における入力範囲の最大値から、各画素の特性パラメータに基づく補正量を減算した値以下に設定される。ここで、電圧振幅設定機能回路１５４ｂにより参照される参照テーブル１５４ａは、上述した実施形態に示した各画素ＰＩＸ（図４又は図２４参照）に設けられる駆動トランジスタに付加される寄生容量（容量成分）に起因する発光電圧の変動を補正するように変換テーブル（ガンマテーブル）が予め設定されている。また、電圧振幅設定機能回路１５４ｂは、入力されたデジタルデータをそのまま出力する、スルー機能あるいは迂回経路を有している。そして、後述するオートゼロ法を適用した特性パラメータ取得動作時には、入力されたデジタルデータに対して参照テーブル１５４ａを用いた電圧振幅の変換処理を行わず、そのまま出力するように設定される。

乗算機能回路１５４ｃは、各画素ＰＩＸの特性変化に関連する検出データに基づいて取得された電流増幅率βの補正データΔβ、又は、各画素ＰＩＸについて検出された輝度データＬｖに基づく発光電流効率ηの補正成分Δηを含む上記電流増幅率βの補正データΔβ_ηを、画像データに乗算する。

加算機能回路１５４ｄは、上記乗算機能回路１５４ｃにおいて、補正データΔβ、又は、Δβ_ηが乗算された画像データに、各画素ＰＩＸの特性変化に関連する検出データ及びしきい値電圧Ｖthの補償電圧成分（オフセット電圧）を加算して補正する。そして、この補正した画像データを補正画像データとして、上述した実施形態に示したドライバ転送回路１５５（図示を省略）を介してデータドライバ１４０に供給する。

補正データ取得機能回路１５７は、各画素ＰＩＸの特性変化に関連する検出データ、及び、各画素ＰＩＸについて検出された輝度データに基づいて、電流増幅率β、発光電流効率η及びしきい値電圧Ｖthの補正データを取得する。ここで、各画素ＰＩＸの輝度データは、例えば表示パネル１１０を所定の輝度階調の画像データに基づいて発光動作させたときの各画素ＰＩＸの発光輝度が輝度計やＣＣＤカメラ（輝度測定回路）１７０を用いて測定される。なお、輝度データの具体的な測定方法については後述する。

なお、図２３に示したコントローラ１５０において、補正データ取得機能回路１５７はコントローラ１５０の外部に設けられた演算装置であってもよい。また、図２３に示したコントローラ１５０において、データ記憶回路ＭＥＭは、各画素ＰＩＸに関連付けて、検出データ及び補正データが記憶されているものであれば、補正データ格納回路１５２と補正データ記憶回路１５３と検出データ記憶回路を別個に設けてもよい。また、これらのメモリは、少なくとも一部がコントローラ１５０の外部に設けられたているものであってもよい。また、コントローラ１５０に供給される画像データは、上述した実施形態に示したように、例えば表示信号生成回路１６０において、映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分をデジタル信号からなるシリアルデータとして形成されたものであり、さらに、図示を省略した画像データ保持回路１５１において、表示パネル１１０の分割設定及び画像情報の表示形態に応じて所定の順序で読み出されたものである。

（画素）
図２４は、本具体例に係る表示装置に適用される画素の一例を示す回路構成図である。ここでは、上述した実施形態に示した画素ＰＩＸ（図４参照）と同一の回路構成を示し、選択ラインＬｓ、電源ラインＬａ及び共通電極Ｅｃに印加される信号電圧について説明する。

本具体例に係る表示パネル１１０に適用される画素は、図２４に示すように、上述した実施形態に示した画素ＰＩＸと同様に、選択ラインＬｓ及び電源ラインＬａとデータラインＬｄの各交点近傍に配置され、例えば発光素子である有機ＥＬ素子ＯＥＬと、トランジスタＴｒ１１〜Ｔｒ１３とキャパシタＣｓを有する発光駆動回路ＤＣと、を備えている。トランジスタＴｒ１１及びＴｒ１２のゲート端子が接続される選択ラインＬｓには、選択ドライバ１２０から選択レベル（例えばハイレベル；Ｖgh）又は非選択レベル（例えばローレベル；Ｖgl）の選択信号Ｓselが印加される。また、トランジスタＴｒ１１のドレイン端子及びトランジスタＴｒ１３のドレイン端子が接続される電源ラインＬａには、電源ドライバ１３０から発光レベルＥＬＶＤＤ又は非発光レベルＤＶＳＳの電源電圧Ｖsaが印加される。また、共通電極Ｅｃは、上述した実施形態と同様に、図示を省略した電圧源に接続され、所定の基準電圧ＥＬＶＳＳ（例えば接地電位ＧＮＤ；上述した基準電圧Ｖscに対応する）が印加されている。なお、図２４に示す画素ＰＩＸにおいては、キャパシタＣｓ以外に、有機ＥＬ素子ＯＥＬに画素容量Ｃelが存在し、データラインＬｄに配線寄生容量Ｃｐが存在している。

上述した回路構成（図２４参照）を有する画素ＰＩＸにおいて、上述した電源ドライバ１３０から電源ラインＬａに印加される電源電圧Ｖsa（ＥＬＶＤＤ、ＤＶＳＳ）と、共通電極Ｅｃに印加される電圧ＥＬＶＳＳと、アナログ電源１４７からデータドライバ１４０に供給される電源電圧ＶＥＥとの関係は、例えば、次のような条件を満たすように設定されている。

（駆動制御方法の具体例）
次に、本具体例に係る表示装置における具体的な駆動制御方法について説明する。
本具体例に係る表示装置の駆動制御動作は、大別して、特性パラメータ取得動作と、画像データ補正動作を含む表示動作とからなる。

特性パラメータ取得動作においては、表示パネル１１０に配列された各画素ＰＩＸにおける発光特性の変動を補償するためのパラメータを取得する。特性パラメータ取得動作は、より具体的には、各画素ＰＩＸの発光駆動回路ＤＣに設けられたトランジスタ（駆動トランジスタ）Ｔｒ１３のしきい値電圧Ｖthの変動を補正するためのパラメータと、各画素ＰＩＸにおける電流増幅率βのばらつきを補正するためのパラメータと、各画素ＰＩＸにおける有機ＥＬ素子ＯＥＬの発光電流効率ηのばらつきを補正するためのパラメータと、を取得する動作を実行する。

画像データ補正動作を含む表示動作においては、上述した特性パラメータ取得動作により画素ＰＩＸごとに取得した特性パラメータ（補正データ）に基づいて、デジタルデータからなる画像データを補正した補正画像データを生成し、該補正画像データに対応する階調電圧Ｖdataを生成して各画素ＰＩＸに書き込む。これにより、各画素ＰＩＸにおける発光特性（トランジスタＴｒ１３のしきい値電圧Ｖth、電流増幅率β、有機ＥＬ素子ＯＥＬの発光電流効率η）の変動やばらつきを補償した、画像データに応じた本来の輝度階調で各画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）が発光する。

以下、各動作について具体的に説明する。
（特性パラメータ取得動作）
ここでは、最初に本具体例に係る特性パラメータ取得動作において適用される特有の手法について説明したのち、当該手法を用いて各画素ＰＩＸのしきい値電圧Ｖth及び電流増幅率βを補償するための特性パラメータを取得する動作を説明し、次いで、発光電流効率ηを補償するための特性パラメータを取得する動作について説明する。

まず、図２４に示した発光駆動回路ＤＣを有する画素ＰＩＸにおいて、データドライバ１４０からデータラインＬｄを介して画像データを書き込む（画像データに対応した階調電圧Ｖdataを印加する）場合の、発光駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性について説明する。

図２５は、本具体例に係る発光駆動回路を適用した画素における画像データの書込時の動作状態図であり、図２６は、本具体例に係る発光駆動回路を適用した画素における書込動作時の電圧−電流特性を示す図である。

本具体例に係る画素ＰＩＸへの画像データの書込動作においては、図２５に示すように、選択ドライバ１２０から選択ラインＬｓを介して選択レベル（例えばハイレベル；Ｖgh）の選択信号Ｓselを印加することにより、画素ＰＩＸが選択状態に設定される。このとき、発光駆動回路ＤＣのトランジスタＴｒ１１、Ｔｒ１２がオン動作することにより、トランジスタＴｒ１３は、ゲート・ドレイン端子間が短絡してダイオード接続状態に設定される。また、この選択状態においては、電源ドライバ１３０から電源ラインＬａを介して非発光レベルの電源電圧Ｖsa（＝ＤＶＳＳ）を印加する。

そして、データドライバ１４０からデータラインＬｄに対して画像データに応じた電圧値の階調電圧Ｖdataを印加する。ここで、階調電圧Ｖdataは、電源ドライバ１３０から印加される電源電圧ＤＶＳＳよりも低い電圧値に設定されている。したがって、電源電圧ＤＶＳＳが０Ｖ（接地電位ＧＮＤ）に設定されている場合には、階調電圧Ｖdataは負の電圧値に設定される。

これにより、図２５に示すように、電源ドライバ１３０から電源ラインＬａ、画素ＰＩＸ（発光駆動回路ＤＣ）のトランジスタＴｒ１３、Ｔｒ１２を介して、データラインＬｄ方向に上記階調電圧Ｖdataに応じたドレイン電流Ｉｄが流れる。ここで、有機ＥＬ素子ＯＥＬのカソード（カソード電極）に印加される電圧ＥＬＶＳＳと上記電源電圧ＤＶＳＳは、上述した（１）の条件に示したように、同一の電圧値に設定され、ともに０Ｖ（接地電位ＧＮＤ）であるので、有機ＥＬ素子ＯＥＬには逆バイアスが印加されることになり、発光動作は行われない。

この場合の発光駆動回路ＤＣにおける回路特性について検証する。発光駆動回路ＤＣにおいて、駆動トランジスタであるトランジスタＴｒ１３のしきい値電圧Ｖthの変動が生じておらず、かつ、発光駆動回路ＤＣにおける電流増幅率βにばらつきがない初期状態の、トランジスタＴｒ１３のしきい値電圧をＶth_０とし、電流増幅率をβとしたとき、図２５に示したドレイン電流Ｉｄの電流値は、次式（２）で表すことができる。
Ｉd＝β(Ｖ_０−Ｖdata−Ｖth_０)²
・・・（２）

ここで、発光駆動回路ＤＣにおける設計値又は標準値（Typical）の電流増幅率β、及び、トランジスタＴｒ１３の初期しきい値電圧Ｖth_０は、いずれも定数である。また、Ｖ_０は電源ドライバ１３０から印加される非発光レベルの電源電圧Ｖsa（＝ＤＶＳＳ）であって、電圧（Ｖ_０−Ｖdata）は、駆動トランジスタＴｒ１３及びＴｒ１２の電流路が直列接続された回路構成に印加される電位差に相当する。このときの発光駆動回路ＤＣに印加される電圧（Ｖ_０−Ｖdata）の値と、発光駆動回路ＤＣに流れるドレイン電流Ｉｄの電流値との関係（Ｖ−Ｉ特性）は、図２６中に、特性線ＳＰ１として表される。

そして、経時変化によりトランジスタＴｒ１３の素子特性に変動（しきい値電圧シフト；変動量をΔＶthとする）が生じた後のしきい値電圧をＶth（＝Ｖth_０＋ΔＶth）としたとき、発光駆動回路ＤＣの回路特性は、次式（３）のように変化する。ここで、Ｖthは定数である。このときの発光駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性は、図２６中に、特性線ＳＰ２として表される。
Ｉd＝β(Ｖ_０−Ｖdata−Ｖth)² ・・・（３）

また、上式（２）に示した初期状態において、電流増幅率βにばらつきが生じた場合の電流増幅率をβ′としたとき、発光駆動回路ＤＣの回路特性は、次式（４）で表すことができる。
Ｉd＝β′(Ｖ_０−Ｖdata−Ｖth_０)²
・・・（４）

ここで、β′は定数である。このときの発光駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性は、図２６中に、特性線ＳＰ３として表される。なお、図２６中に示した特性線ＳＰ３は、上式（４）における電流増幅率β′が上式（２）に示した電流増幅率βよりも小さい場合の発光駆動回路ＤＣの電圧−電流（Ｖ−Ｉ）特性を示している。

上記式（２）、（４）において、設計値又は標準値（Typical）の電流増幅率をβtypとした場合、電流増幅率β′がその値になるように補正するためのパラメータ（補正データ）をΔβとする。このとき、電流増幅率β′と補正データΔβとの乗算値が設計値の電流増幅率βtypとなるように（すなわち、β′×Δβ→βtypになるように）、それぞれの発光駆動回路ＤＣに対して補正データΔβが与えられる。

そして、本具体例においては、上述した発光駆動回路ＤＣの電圧−電流特性（式（２）〜（４）及び図２６）に基づいて、以下のような特有の手法でトランジスタＴｒ１３のしきい値電圧Ｖth、及び、電流増幅率β′を補正するための特性パラメータを取得する。なお、本明細書においては以下に示す手法を、便宜的に「オートゼロ法」と呼称する。

本具体例における特性パラメータ取得動作に適用される手法（オートゼロ法）は、図２４に示した発光駆動回路ＤＣを有する画素ＰＩＸにおいて、まず、選択状態で上述したデータドライバ１４０のデータドライバ機能を用いて、データラインＬｄに所定の検出用電圧Ｖdacを印加する。その後、データラインＬｄをハイインピーダンス（ＨＺ）状態にして、データラインＬｄの電位を自然緩和させる。そして、この自然緩和を一定時間（緩和時間ｔ）行った後のデータラインＬｄの電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）を、データドライバ１４０の電圧検出機能を用いて取り込み、デジタルデータからなる検出データｎ_meas(t)に変換する。ここで、本具体例においては、この緩和時間ｔを異なる時間（タイミング；ｔ_０、ｔ_１、ｔ_２、ｔ_３）に設定して、データライン検出電圧Ｖmeas(t)の取り込み及び検出データｎ_meas(t)への変換を複数回実行する。

図２７は、本具体例に係る特性パラメータ取得動作に適用される手法（オートゼロ法）におけるデータライン電圧の変化を示す図（過渡曲線）である。
オートゼロ法を用いた特性パラメータ取得動作は、具体的には、まず、画素ＰＩＸを選択状態に設定した状態で、発光駆動回路ＤＣのトランジスタＴｒ１３のゲート・ソース端子間（接点Ｎ１１とＮ１２間）に、当該トランジスタＴｒ１３のしきい値電圧を超える電圧が印加されるように、データドライバ１４０からデータラインＬｄに対して検出用電圧Ｖdacを印加する。

このとき、画素ＰＩＸへの書込動作においては、電源ドライバ１３０から電源ラインＬａに対して、非発光レベルの電源電圧ＤＶＳＳ（＝Ｖ_０；接地電位ＧＮＤ）が印加されるので、トランジスタＴｒ１３のゲート・ソース端子間には、（Ｖ_０−Ｖdac）の電位差が印加される。したがって、検出用電圧Ｖdacは、Ｖ_０−Ｖdac＞Ｖthの条件を満たす電圧に設定される。加えて、検出用電圧Ｖdacは、電源電圧ＤＶＳＳよりも低い電圧値であって、かつ、有機ＥＬ素子ＯＥＬのカソードに接続される共通電極Ｅｃに印加される電源電圧ＥＬＶＳＳ（接地電位ＧＮＤ）に対して負極性を有する電圧値に設定される。

これにより、電源ドライバ１３０から電源ラインＬａ、トランジスタＴｒ１３、Ｔｒ１２を介して、データラインＬｄ方向に検出用電圧Ｖdacに応じたドレイン電流Ｉdが流れる。このとき、トランジスタＴｒ１３のゲート・ソース間（接点Ｎ１１とＮ１２間）に接続されたキャパシタＣｓに上記検出用電圧Ｖdacに対応した電圧が充電される。

次いで、データラインＬｄのデータ入力側（データドライバ１４０側）をハイインピーダンス（ＨＺ）状態に設定する。ここで、データラインＬｄをハイインピーダンス状態に設定した直後においては、キャパシタＣｓに充電された電圧は検出用電圧Ｖdacに応じた電圧に保持される。そのため、トランジスタＴｒ１３のゲート・ソース間電圧ＶgsはキャパシタＣｓに充電された電圧に保持される。

これにより、データラインＬｄがハイインピーダンス状態に設定された直後においては、トランジスタＴｒ１３はオン状態を維持して、トランジスタＴｒ１３のドレイン・ソース間にドレイン電流Ｉｄが流れる。ここで、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位は、時間の経過に応じてドレイン端子側の電位に近づくように徐々に上昇して、トランジスタＴｒ１３のドレイン・ソース間に流れるドレイン電流Ｉｄの電流値が減少していく。

これに伴って、キャパシタＣｓに蓄積された電荷の一部が放電されていくことにより、キャパシタＣｓの両端間電圧（トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs）が徐々に低下する。これにより、データラインＬｄの電圧Ｖｄは、図９に示すように、時間の経過とともに検出用電圧Ｖdacから徐々に上昇して、トランジスタＴｒ１３のドレイン端子側の電圧（電源ラインＬａの電源電圧ＤＶＳＳ（＝Ｖ_０））からトランジスタＴｒ１３のしきい値電圧Ｖth分を差し引いた電圧（Ｖ_０−Ｖth）に収束するように徐々に上昇する（自然緩和）。

そして、このような自然緩和において、最終的にトランジスタＴｒ１３のドレイン・ソース間にドレイン電流Ｉｄが流れなくなると、キャパシタＣｓに蓄積された電荷の放電が停止する。このときのトランジスタＴｒ１３のゲート電圧（ゲート・ソース間電圧Ｖgs）がトランジスタＴｒ１３のしきい値電圧Ｖthになる。

ここで、発光駆動回路ＤＣのトランジスタＴｒ１３のドレイン・ソース間にドレイン電流Ｉｄが流れない状態では、トランジスタＴｒ１２のドレイン・ソース間電圧はほぼ０Ｖになるので、上記自然緩和の終了時にはデータライン電圧ＶｄはトランジスタＴｒ１３のしきい値電圧Ｖthにほぼ等しくなる。

なお、図２７に示した過渡曲線において、データライン電圧Ｖｄは時間（緩和時間ｔ）の経過とともに、トランジスタＴｒ１３のしきい値電圧Ｖth（＝｜Ｖ_０−Ｖth｜；Ｖ_０＝０Ｖ）に収束していく。ここで、データライン電圧Ｖｄは、上記しきい値電圧Ｖthに限りなく漸近していくものの、理論的には緩和時間ｔを十分長く設定したとしても、しきい値電圧Ｖthに完全に等しくはならない。

このような過渡曲線（自然緩和によるデータライン電圧Ｖｄの挙動）は、次の（１１）式で表すことができる。

上記（１１）式において、Ｃは図２４に示した画素ＰＩＸの回路構成におけるデータラインＬｄに付加される容量成分の総和であり、Ｃ＝Ｃel＋Ｃｓ＋Ｃｐ（Ｃel；画素容量、Ｃｓ；キャパシタ容量、Ｃｐ；配線寄生容量）で表される。なお、検出用電圧Ｖdacは次の（１２）式の条件を満たす電圧値と定義する。

上記（１２）式において、Ｖth_maxはトランジスタＴｒ１３のしきい値電圧Ｖthの補償限界値を表す。ここで、ｎ_ｄはデータドライバ１４０のＤＡＣ／ＡＤＣ回路１４４において、ＤＡＣ４２に入力される初期のデジタルデータ（検出用電圧Ｖdacを規定するためのデジタルデータ）と定義し、当該デジタルデータｎ_ｄが１０ビットの場合、ｄは１〜１０２３のうち上記（１２）式の条件を満たす任意の値を選択する。また、ΔＶはデジタルデータのビット幅（１ビットに対応する電圧幅）と定義し、上記デジタルデータｎ_ｄが１０ビットの場合、次の（１３）式のように表される。

そして、上記（１１）式において、データライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）、該データライン電圧Ｖｄの収束値Ｖ_０−Ｖth、及び、電流増幅率βと容量成分の総和Ｃからなるパラメータβ／Ｃを、それぞれ次の（１４）、（１５）式のように定義する。ここで、緩和時間ｔにおけるデータライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）に対するＡＤＣ４３のデジタル出力（検出データ）をｎ_meas(t)と定義し、しきい値電圧Ｖthのデジタルデータをｎ_thと定義する。

そして、（１４）、（１５）式に示した定義に基づいて、上記（１１）式を、データドライバ１４０のＤＡＣ／ＡＤＣ回路１４４において、ＤＡＣ４２に入力される実際のデジタルデータ（画像データ）ｎ_ｄと、ＡＤＣ４３によりアナログ−デジタル変換されて実際に出力されるデジタルデータ（検出データ）ｎ_meas(t)との関係に置き換えると、次の（１６）式のように表すことができる。

上記（１５）、（１６）式において、ξはアナログ値におけるパラメータβ／Ｃのデジタル表現であり、ξ・tは無次元になる。ここで、トランジスタＴｒ１３のしきい値電圧Ｖthに変動（Ｖthシフト）が生じていない初期のしきい値電圧Ｖth_０を１Ｖ程度とする。このとき、ξ・t・(ｎ_ｄ−ｎ_th)≫１の条件を満たすように、異なる２つの緩和時間ｔ＝ｔ_１、ｔ_２を設定することにより、トランジスタＴｒ１３のしきい値電圧変動に応じた補償電圧成分（オフセット電圧）Ｖoffset(t_０)は、次の（１７）式のように表すことができる。

上記（１７）式において、ｎ_１、ｎ_２は、各々（１６）式において緩和時間ｔをｔ_１、ｔ_２に設定した場合に、ＡＤＣ４３から出力されるデジタルデータ（検出データ）ｎ_meas(t_１)、ｎ_meas(t_２)である。そして、上記（１６）、（１７）式に基づいて、トランジスタのしきい値電圧Ｖthのデジタルデータｎ_thは、緩和時間ｔ＝ｔ_０においてＡＤＣ４３から出力されるデジタルデータｎ_meas(t_０)を用いて、次の（１８）式のように表すことできる。また、オフセット電圧Ｖoffsetのデジタルデータdigital Ｖoffsetは、次の（１９）式のように表すことができる。（１８）、（１９）式において、＜ξ＞は、パラメータβ／Ｃのデジタル値であるξの全画素平均値である。ここで、＜ξ＞は、小数点以下を考慮しないこととする。

したがって、上記（１８）式によれば、しきい値電圧Ｖthを補正するためのデジタルデータ（補正データ）であるｎ_thを全画素分求めることができる。

また、電流増幅率βのばらつきは、図２７に示した過渡曲線において、緩和時間ｔをt_３に設定した場合にＡＤＣ４３から出力されるデジタルデータ（検出データ）ｎ_meas(t_３)に基づいて、上記（１６）式をξについて解くことにより、次の（２０）式のように表すことができる。ここで、ｔ_３は上記（１７）、（１８）式において用いられるｔ_０、ｔ_１、ｔ_２に比較して十分短い時間に設定される。

上記（２０）式において、ξについて着目して、各データラインＬｄの容量成分の総和Ｃが同等になるように表示パネル（発光パネル）を設計し、さらに、上記（１３）式に示したように、デジタルデータのビット幅ΔＶを予め決定しておくことにより、ξを定義する（１５）式のΔＶ及びＣは定数となる。

そして、ξ及びβの所望の設定値を、それぞれξtyp及びβtypとすると、表示パネル１１０内の各発光駆動回路ＤＣのξのばらつきを補正するための乗算補正値Δξ、すなわち、電流増幅率βのばらつきを補正するためのデジタルデータ（補正データ）Δβは、ばらつきの２乗項を無視すれば、次の（２１）式のように定義することができる。

したがって、発光駆動回路ＤＣのしきい値電圧Ｖthの変動を補正するための補正データｎ_th（第１の特性パラメータ）、及び、電流増幅率βのばらつきを補正するための補正データΔβ（第２の特性パラメータ）は、上記（１８）、（２１）式に基づいて、上述した一連のオートゼロ法における緩和時間ｔを変えてデータライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）を複数回検出することによって求めることができる。なお、上述したような補正データｎ_th、Δβの取得処理は、図５に示したようなコントローラ１５０の補正データ取得機能回路１５７において実行される。

次に、図２３に示したようなコントローラ１５０において、外部から供給される特定の画像データ（ここでは、便宜的に「輝度測定用のデジタルデータ」と記す）ｎ_ｄに対して、上記（１８）、（２１）式により算出された補正データｎ_th、Δβ基づいて、以下に示す一連の演算処理を施して輝度測定用の画像データn_{d_}
_brtを生成し、データドライバ１４０に入力して表示パネル１１０（画素ＰＩＸ）を電圧駆動する。

輝度測定用の画像データn_{d_ brt}の生成方法は、具体的には、輝度測定用のデジタルデータｎ_ｄに対して、電流増幅率βのばらつき補正（Δβ乗算補正）、及び、しきい値電圧Ｖthの変動補正（ｎ_th加算補正）を実行する。

まず、コントローラ１５０の乗算機能回路１５４ｃにおいて、デジタルデータｎ_ｄに対して、電流増幅率βのばらつきを補正するための補正データΔβを乗算する（ｎ_ｄ×Δβ）。次いで、加算機能回路１５４ｄにおいて、乗算処理されたデジタルデータ（ｎ_ｄ×Δβ）に対して、しきい値電圧Ｖthの変動を補正するための補正データｎ_thを加算する（(ｎ_ｄ×Δβ)＋ｎ_th）。

そして、これらの補正処理が施されたデジタルデータ（(ｎ_ｄ×Δβ)＋ｎ_th）を、輝度測定用の画像データｎ_{d_brt}として、データドライバ１４０のデータレジスタ回路１４２に供給する。データドライバ１４０は、データレジスタ回路１４２に取り込まれた輝度測定用の画像データｎ_{d_brt}を、ＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２により、アナログ信号電圧に変換する。ここで、図２２に示したように、ＤＡＣ４２とＡＤＣ４３の入出力特性（変換特性）は同一になるように設定されているので、ＤＡＣ４２により生成される輝度測定用の階調電圧Ｖ_brtは、上記（１４）式に示した定義に基づいて、次の（２２）式のように定義される。この階調電圧Ｖ_brtは、データラインＬｄを介して画素ＰＩＸに供給される。
Ｖ_brt＝Ｖ_１−ΔＶ(ｎ_{d_brt}−１)）・・・（２２）

このように、特定の画像データに対する一連の補正処理を実行して輝度測定用の階調電圧Ｖ_brtを生成し、表示パネル１１０に書き込むことにより、各画素ＰＩＸの発光駆動回路ＤＣから有機ＥＬ素子ＯＥＬに流れる発光駆動電流Ｉemの電流値を、電流増幅率βのばらつきや駆動トランジスタのしきい値電圧Ｖthの変動の影響を受けることなく、一定に設定することができる。そして、このような状態で、表示パネル１１０を発光動作させて各画素ＰＩＸの発光輝度Ｌｖ（cd/m²）を測定する。

ここで、各画素ＰＩＸにおける輝度測定方法については、例えば次のような手法を適用することができる。すなわち、各画素ＰＩＸにおける輝度測定方法の一例は、まず、表示パネル１１０に配列された各画素ＰＩＸを、上記の輝度測定用の階調電圧Ｖ_brtに応じた輝度階調で一斉に発光動作させる。次いで、図２３に示したように、表示パネル１１０の視野側に配置された輝度計やＣＣＤカメラ１６０により、表示パネル１１０を撮像する。ここで、輝度計やＣＣＤカメラ１６０は、表示パネル１１０に配列された各画素ＰＩＸの大きさよりも解像度が高いものを使用する。そして、取得した画像信号から各画素ＰＩＸに対応する領域ごとに、輝度計やＣＣＤカメラ１６０から出力される輝度データを関連付ける。各画素ＰＩＸにおける複数の輝度データのうち、高輝度側から所定数の輝度データを抽出して、その輝度値の平均値を算出することで、各画素ＰＩＸにおける発光輝度（輝度値）Ｌｖを決定する。

ここで、有機ＥＬ素子ＯＥＬの発光電流効率をηとした場合、η＝（輝度）÷（電流密度）と表すことができるので、各画素ＰＩＸに流れる発光駆動電流の電流値が一定であれば、表示パネル１１０内の発光輝度Ｌｖのばらつきは、すなわち発光電流効率ηのばらつきとみなすことができる。そして、発光輝度Ｌｖ及び発光電流効率ηの所望の設定値を、それぞれＬｖ_typ及びη_typとすると、表示パネル１１０内の各画素ＰＩＸの発光輝度Ｌｖのばらつきを補正するための乗算補正値ΔＬｖ、すなわち、発光電流効率ηのばらつきを補正するためのデジタルデータ（補正データ；第３の特性パラメータ）Δηは、ばらつきの２乗項を無視すれば、次の（２３）式のように定義することができる。したがって、上述したように各画素ＰＩＸについて測定された発光輝度Ｌｖに基づいて、発光電流効率ηの補正データΔηを求めることができる。ここで、（２３）式に示す発光輝度Ｌｖのばらつきを補正するための補正データΔηの演算処理は、上記（２１）式に示した電流増幅率βのばらつきを補正するための補正データΔβの演算処理と同一のシーケンスにより実行される。

そして、上記（２１）、（２３）式から得られる補正データΔβとΔηを乗算することにより、次の（２４）式のように、電流増幅率βと発光電流効率ηの両方のばらつきを補正するための補正データΔβ_ηを定義する。

上記（１８）、（２４）式により算出された補正データｎ_th及びΔβ_ηは、データ記憶回路ＭＥＭの補正データ格納回路１５２内の、各画素ＰＩＸに対応するアドレスに格納（記憶）される。そして、後述する画像データ補正動作を含む表示動作において、上述した実施形態にも示したように、補正データ格納回路１５２から予め上記補正データが読み出されて補正データ記憶回路１５３に一時保存された後、補正処理の対象となる画像データに対応させて、当該補正データが１行分ずつ読み出される。読み出された補正データは、画像データ補正回路１５４において、表示装置１００の外部から入力される画像データｎ_ｄに対して、電流増幅率βのばらつき補正（Δβ乗算補正）と、発光電流効率ηのばらつき補正（Δη乗算補正）と、しきい値電圧Ｖthの変動補正（ｎ_th加算補正）を施して補正画像データn_{d_comp}を生成する際に用いられる。これにより、データドライバ１４０から補正画像データn_{d_comp}に応じたアナログ電圧値の階調電圧ＶdataがデータラインＬｄを介して各画素ＰＩＸに供給されるので、各画素ＰＩＸの有機ＥＬ素子ＯＥＬを、電流増幅率βや発光電流効率ηのばらつきや駆動トランジスタのしきい値電圧Ｖthの変動の影響を受けることなく、所望の輝度階調で発光動作することができ、良好かつ均一な発光状態を実現することができる。

次に、上述したオートゼロ法を適用した特性パラメータ取得動作について、本具体例に係る装置構成と関連付けて説明する。なお、以下の説明において、上述した特性パラメータ取得動作と同等の動作についてはその説明を簡略化する。
まず、各画素ＰＩＸの駆動トランジスタにおけるしきい値電圧Ｖthの変動を補正するための補正データｎ_thと、各画素ＰＩＸにおける電流増幅率βのばらつきを補正するための補正データΔβを取得する。

図２８は、本具体例に係る表示装置における特性パラメータ取得動作を示すタイミングチャート（その１）である。図２９は、本具体例に係る表示装置における検出用電圧印加動作を示す動作概念図であり、図３０は、本具体例に係る表示装置における自然緩和動作を示す動作概念図であり、図３１は、本具体例に係る表示装置におけるデータライン電圧検出動作を示す動作概念図であり、図３２は、本具体例に係る表示装置における検出データ送出動作を示す動作概念図である。ここで、図２９〜図３２おいては、データドライバ１４０の構成として、図示の都合上、シフトレジスタ回路１４１を省略して示す。また、図３３は、本具体例に係る表示装置における補正データ算出動作を示す機能ブロック図である。

本具体例に係る特性パラメータ（補正データｎ_th、Δβ）取得動作においては、図２８に示すように、所定の特性パラメータ取得期間Ｔcrp内に、各行の画素ＰＩＸごとに、検出用電圧印加期間Ｔ₁₀₁と、自然緩和期間Ｔ₁₀₂と、データライン電圧検出期間Ｔ₁₀₃と、検出データ送出期間Ｔ₁₀₄と、を含むように設定されている。ここで、自然緩和期間Ｔ₁₀₂は、上述した緩和時間ｔに対応し、図２８においては、図示の都合上、緩和時間ｔを特定の時間に設定した場合について示した。しかしながら、上述したように、本具体例においては、緩和時間ｔを異ならせて、データライン電圧Ｖｄ（データライン検出電圧Ｖmeas(t)）を複数回検出するものである。したがって、実際には、自然緩和期間Ｔ₁₀₂内の異なる緩和時間ｔ（＝ｔ_０、ｔ_１、ｔ_２、ｔ_３）ごとに、データライン電圧検出動作（データライン電圧検出期間Ｔ₁₀₃）及び検出データ送出動作（検出データ送出期間Ｔ₁₀₄）が繰り返し実行される。

まず、検出用電圧印加期間Ｔ₁₀₁においては、図２８、図２９に示すように、特性パラメータ取得動作の対象となっている画素ＰＩＸ（図では１行目の画素ＰＩＸ）が選択状態に設定される。すなわち、当該画像ＰＩＸが接続された選択ラインＬｓに対して、選択ドライバ１２０から選択レベル（例えばハイレベル；Ｖgh）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、電源ドライバ１３０から非発光レベル（ローレベル；ＤＶＳＳ＝接地電位ＧＮＤ）の電源電圧Ｖsaが印加される。この選択状態において、コントローラ１５０から供給される切換制御信号Ｓ１に基づいて、データドライバ１４０の出力回路１４５に設けられたスイッチＳＷ１がオン動作することにより、データラインＬｄ（ｊ）とＤＡＣ／ＡＤＣ１４４のＤＡＣ４２（ｊ）が接続される。また、コントローラ１５０から供給される切換制御信号Ｓ２、Ｓ３に基づいて、出力回路１４５に設けられたスイッチＳＷ２がオフ動作するとともに、スイッチＳＷ４の接点Ｎｂに接続されたスイッチＳＷ３がオフ動作する。また、コントローラ１５０から供給される切換制御信号Ｓ４に基づいて、データラッチ回路１４３に設けられたスイッチＳＷ４は接点Ｎａに接続設定され、切換制御信号Ｓ５に基づいて、スイッチＳＷ５は接点Ｎａに接続設定される。

そして、データドライバ１４０の外部から、所定の電圧値の検出用電圧Ｖdacを生成するためのデジタルデータｎ_ｄがデータレジスタ回路１４２に順次取り込まれ、各列に対応するスイッチＳＷ５を介してデータラッチ４１（ｊ）に保持される。その後、データラッチ４１（ｊ）に保持されたデジタルデータｎ_ｄはスイッチＳＷ４を介してＤＡＣ／ＡＤＣ回路１４４のＤＡＣ４２（ｊ）に入力されてアナログ変換され、検出用電圧Ｖdacとして各列のデータラインＬｄ（ｊ）に印加される。

ここで、検出用電圧Ｖdacは、上述したように、上記（１２）式の条件を満たす電圧値に設定される。本具体例においては、電源ドライバ１３０から印加される電源電圧ＤＶＳＳが接地電位ＧＮＤに設定されていることから、検出用電圧Ｖdacは負の電圧値に設定される。なお、検出用電圧Ｖdacを生成するためデジタルデータｎ_ｄは、例えばコントローラ１５０等に設けられたメモリに予め記憶されている。

これにより、画素ＰＩＸを構成する発光駆動回路ＤＣに設けられたトランジスタＴｒ１１及びＴｒ１２がオン動作して、非発光レベルの電源電圧Ｖsa（＝ＧＮＤ）がトランジスタＴｒ１１を介してトランジスタＴｒ１３のゲート端子及びキャパシタＣｓの一端側（接点Ｎ１１）に印加される。また、データラインＬｄ（ｊ）に印加された上記検出用電圧Ｖdacが、トランジスタＴｒ１２を介してトランジスタＴｒ１３のソース端子及びキャパシタＣｓの他端側（接点Ｎ１２）に印加される。

このように、トランジスタＴｒ１３のゲート・ソース端子間（すなわち、キャパシタＣｓの両端）に、トランジスタＴｒ１３のしきい値電圧Ｖthよりも大きな電位差が印加されることにより、トランジスタＴｒ１３がオン動作して、この電位差（ゲート・ソース間電圧Ｖgs）に応じたドレイン電流Ｉｄが流れる。このとき、トランジスタＴｒ１３のドレイン端子の電位（接地電位ＧＮＤ）に対してソース端子の電位（検出用電圧Ｖdac）は低く設定されているので、ドレインＩｄは電源電圧ラインＬａからトランジスタＴｒ１３、接点Ｎ１２、トランジスタＴｒ１２及びデータラインＬｄ（ｊ）を介して、データドライバ１４０方向に流れる。また、これによりトランジスタのＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓの両端には当該ドレイン電流Ｉｄに基づく電位差に対応する電圧が充電される。

このとき、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）には、カソード（共通電極Ｅｃ）に印加される電圧ＥＬＶＳＳ（＝ＧＮＤ）よりも低い電圧が印加されているので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。

次いで、上記検出用電圧印加期間Ｔ₁₀₁終了後の自然緩和期間Ｔ₁₀₂においては、図２８、図３０に示すように、画素ＰＩＸを選択状態に保持した状態で、コントローラ１５０から供給される切換制御信号Ｓ１に基づいて、データドライバ１４０のスイッチＳＷ１をオフ動作させることにより、データラインＬｄ（ｊ）をデータドライバ１４０から切り離すとともに、ＤＡＣ４２（ｊ）からの検出用電圧Ｖdacの出力を停止する。また、上述した検出用電圧印加期間Ｔ₁₀₁と同様に、スイッチＳＷ２、ＳＷ３はオフ動作し、スイッチＳＷ４は接点Ｎｂに接続設定され、スイッチＳＷ５は接点Ｎｂに接続設定される。

これにより、トランジスタＴｒ１１、Ｔｒ１２はオン状態を保持するため、画素ＰＩＸ（発光駆動回路ＤＣ）は、データラインＬｄ（ｊ）との電気的な接続状態は保持されるものの、当該データラインＬｄ（ｊ）への電圧の印加が遮断されるので、キャパシタＣｓの他端側（接点Ｎ１２）はハイインピーダンス状態に設定される。

この自然緩和期間Ｔ₁₀₂においては、上述した検出用電圧印加期間Ｔ₁₀₁においてキャパシタＣｓ（トランジスタＴｒ１３のゲート・ソース間）に充電された電圧によりトランジスタＴｒ１３はオン状態を保持することによりドレイン電流Ｉｄが流れ続ける。そして、トランジスタＴｒ１３のソース端子側（接点Ｎ１２；キャパシタＣｓの他端側）の電位がトランジスタＴｒ１３のしきい値電圧Ｖthに近づくように徐々に上昇していく。これにより、図２７に示したように、データラインＬｄ（ｊ）の電位もトランジスタＴｒ１３のしきい値電圧Ｖthに収束するように変化する。

なお、この自然緩和期間Ｔ₁₀₂においても、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）の電位は、カソード（共通電極Ｅｃ）に印加される電圧ＥＬＶＳＳ（＝ＧＮＤ）よりも低い電圧が印加されるので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。

次いで、データライン電圧検出期間Ｔ₁₀₃においては、上記自然緩和期間Ｔ₁₀₂において所定の緩和時間ｔが経過した時点で、図２８、図３１に示すように、画素ＰＩＸを選択状態に保持した状態で、コントローラ１５０から供給される切換制御信号Ｓ２に基づいて、データドライバ１４０のスイッチＳＷ２をオン動作させる。このとき、スイッチＳＷ１、ＳＷ３はオフ動作し、スイッチＳＷ４は接点Ｎｂに接続設定され、スイッチＳＷ５は接点Ｎｂに接続設定される。

これにより、データラインＬｄ（ｊ）とＤＡＣ／ＡＤＣ１４４のＡＤＣ４３（ｊ）が接続されて、自然緩和期間Ｔ₁₀₂において所定の緩和時間ｔが経過した時点のデータライン電圧Ｖｄが、スイッチＳＷ２及びバッファ４５（ｊ）を介して、ＡＤＣ４３（ｊ）に取り込まれる。ここで、ＡＤＣ４３（ｊ）に取り込まれた、このときのデータライン電圧Ｖｄは、上記（１１）式に示したデータライン検出電圧Ｖmeas(t)に相当する。

そして、ＡＤＣ４３（ｊ）に取り込まれた、アナログ信号電圧からなるデータライン検出電圧Ｖmeas(t)は、上記（１４）式に基づいて、ＡＤＣ４３（ｊ）においてデジタルデータからなる検出データｎ_meas(t)に変換されて、スイッチＳＷ５を介してデータラッチ４１（ｊ）に保持される。

次いで、検出データ送出期間Ｔ₁₀₄においては、図２８、図３２に示すように、画素ＰＩＸを非選択状態に設定する。すなわち、選択ラインＬｓに対して、選択ドライバ１２０から非選択レベル（例えばローレベル；Ｖgl）の選択信号Ｓselが印加される。この非選択状態において、コントローラ１５０から供給される切換制御信号Ｓ４、Ｓ５に基づいて、データドライバ１４０のデータラッチ４１（ｊ）の入力段に設けられたスイッチＳＷ５は接点Ｎｃに接続設定され、データラッチ４１（ｊ）の出力段に設けられたスイッチＳＷ４は接点Ｎｂに接続設定される。また、切換制御信号Ｓ３に基づいて、スイッチＳＷ３をオン動作させる。このとき、スイッチＳＷ１、Ｓ２は切換制御信号Ｓ１、Ｓ２に基づいてオフ動作する。

これにより、相互に隣接する列のデータラッチ４１（ｊ）がスイッチＳＷ４、ＳＷ５を介して直列に接続され、スイッチＳＷ３を介してコントローラ１５０に設けられたデータ記憶回路ＭＥＭに接続される。そして、コントローラ１５０から供給されるデータラッチパルス信号ＬＰに基づいて、各列のデータラッチ４１（ｊ＋１）（図２１参照）に保持された検出データｎ_meas(t)が順次隣接するデータラッチ４１（ｊ）に転送される。これにより、１行分の画素ＰＩＸの検出データｎ_meas(t)がシリアルデータとして出力され、図３３に示すように、コントローラ１５０に設けられたデータ記憶回路ＭＥＭの検出データ記憶回路の所定の記憶領域に各画素ＰＩＸに対応して記憶される。ここで、各画素ＰＩＸの発光駆動回路ＤＣに設けられたトランジスタＴｒ１３のしきい値電圧Ｖthは、各画素ＰＩＸにおける駆動履歴（発光履歴）等により変動量が異なり、また、電流増幅率βも各画素ＰＩＸにばらつきがあるため、データ記憶回路ＭＥＭ（検出データ記憶回路）には、各画素ＰＩＸに固有の検出データｎ_meas(t)が記憶されることになる。

本具体例においては、上述した一連の動作において、データライン電圧検出動作及び検出データ送出動作を、異なる緩和時間ｔ（＝ｔ_０、ｔ_１、ｔ_２、ｔ_３）に設定して、各画素ＰＩＸに対して複数回実行する。ここで、異なる緩和時間ｔでデータライン電圧を検出する動作は、上述したように、１回のみ検出用電圧を印加して自然緩和が継続している期間中に、データライン電圧検出動作及び検出データ送出動作を、異なるタイミング（緩和時間ｔ＝ｔ_０、ｔ_１、ｔ_２、ｔ_３）で複数回実行するものであってもよいし、検出用電圧印加、自然緩和、データライン電圧検出及び検出データ送出の一連の動作を、緩和時間ｔを異ならせて複数回実行するものであってもよい。

以上のような各行の画素ＰＩＸに対する特性パラメータ取得動作を繰り返して、表示パネル１１０に配列された全画素ＰＩＸについて複数回分の検出データｎ_meas(t)がコントローラ１５０のデータ記憶回路ＭＥＭ（検出データ記憶回路）に記憶される。

次いで、各画素ＰＩＸの検出データｎ_meas(t)に基づいて、各画素ＰＩＸのトランジスタ（駆動トランジスタ）Ｔｒ１３のしきい値電圧Ｖthを補正するための補正データｎ_th、及び、電流増幅率βを補正するための補正データΔβの算出動作を実行する。

具体的には、図３３に示すように、まず、コントローラ１５０に設けられた補正データ取得機能回路１５７に、データ記憶回路ＭＥＭ（検出データ記憶回路）に記憶された各画素ＰＩＸに対応する検出データｎ_meas(t)が読み出される。そして、補正データ取得機能回路１５７において、上述したオートゼロ法を用いた特性パラメータ取得動作にしたがい、上記（１５）〜（２１）式に基づいて、補正データｎ_th（具体的には、補正データｎ_thを規定する検出データｎ_meas(t_０)及びオフセット電圧（−Ｖoffset＝−１／ξ・ｔ_０））、及び、補正データΔβを算出する。算出された補正データｎ_th及びΔβは、データ記憶回路ＭＥＭの補正データ格納回路１５２内の所定の記憶領域に各画素ＰＩＸに対応して記憶される。

次に、上記補正データｎ_th、Δβを用いて、各画素ＰＩＸにおける発光電流効率ηのばらつきを補正するための補正データΔηを取得する。
図３４は、本具体例に係る表示装置における特性パラメータ取得動作を示すタイミングチャート（その２）である。図３５は、本具体例に係る表示装置における輝度測定用の画像データの生成動作を示す機能ブロック図であり、図３６は、本具体例に係る表示装置における輝度測定用の画像データの書込動作を示す動作概念図であり、図３７は、本具体例に係る表示装置における輝度測定用の発光動作を示す動作概念図であり、図３８は、本具体例に係る補正データ算出動作を示す機能ブロック図（その２）である。ここで、図３６、図３７おいては、データドライバ１４０の構成として、図示の都合上、シフトレジスタ回路１４１を省略して示す。

本具体例に係る特性パラメータ（補正データΔη）取得動作においては、図３４に示すように、各行の画素ＰＩＸに対応する輝度測定用の画像データを生成して書き込む輝度測定用画像データ書込期間Ｔ₂₀₁と、輝度測定用の画像データに応じた輝度階調で各画素ＰＩＸを発光動作させる輝度測定用発光期間Ｔ₂₀₂と、各画素における発光輝度を測定する発光輝度測定期間Ｔ₂₀₃と、を含むように設定されている。ここで、発光輝度の測定動作は、輝度測定用発光期間Ｔ₂₀₂中に実行される。

輝度測定用画像データ書込期間Ｔ₂₀₁においては、輝度測定用の画像データの生成動作と、各画素ＰＩＸへの輝度測定用画像データの書込動作と、が実行される。輝度測定用画像データの生成動作は、コントローラ１５０において、所定の輝度測定用のデジタルデータｎ_ｄに対して、上述した特性パラメータ取得動作により取得した補正データΔβ及びｎ_thを用いて補正を行い、輝度測定用の画像データｎ_{d_brt}を生成する。

具体的には、図３５に示すように、まず、コントローラ１５０のデータ記憶回路ＭＥＭの補正データ格納回路１５２に記憶された各画素ＰＩＸに対応する補正データΔβが補正データ記憶回路１５３を介して読み出される。そして、乗算機能回路１５４ｃにおいて、コントローラ１５０の外部から供給されるデジタルデータｎ_ｄに対して、読み出した補正データΔβが乗算処理される。次いで、上記（１８）、（１９）式に基づいて、データ記憶回路ＭＥＭの補正データ格納回路１５２に記憶された補正データｎ_thを規定する検出データｎ_meas(t_０)及びオフセット電圧（−Ｖoffset＝−１／ξ・ｔ_０）が補正データ記憶回路１５３を介して読み出される。次いで、加算機能回路１５４ｄにおいて、上記乗算処理されたデジタルデータ（ｎ_ｄ×Δβ）に対して、読み出した検出データｎ_meas(t_０)及びオフセット電圧（−Ｖoffset）が加算処理される。以上の補正処理を実行することにより、輝度測定用の画像データｎ_{d_brt}が生成されてデータドライバ１４０に供給される。

また、各画素ＰＩＸへの輝度測定用画像データの書込動作は、上述した検出用電圧印加動作（検出用電圧印加期間Ｔ₁₀₁）と同様に、書込み対象となっている画素ＰＩＸを選択状態に設定した状態で、上記輝度測定用の画像データｎ_{d_brt}に応じた輝度測定用の階調電圧Ｖ_brtを、データラインＬｄ（ｊ）を介して書き込む。

具体的には、図３４、図３６に示すように、まず、当該画像ＰＩＸが接続された選択ラインＬｓに対して、選択レベル（例えばハイレベル；Ｖgh）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、非発光レベル（ローレベル；ＤＶＳＳ＝接地電位ＧＮＤ）の電源電圧Ｖsaが印加される。この選択状態において、スイッチＳＷ１をオン動作させ、スイッチＳＷ４及びＳＷ５を接点Ｎｂに接続設定することにより、コントローラ１５０から供給される輝度測定用の画像データｎ_{d_brt}が順次データレジスタ回路１４２に取り込まれ、各列のデータラッチ４１（ｊ）に保持される。保持された画像データｎ_{d_brt}は、ＤＡＣ４２（ｊ）によりアナログ変換され、輝度測定用の階調電圧Ｖ_brtとして各列のデータラインＬｄ（ｊ）に印加される。ここで、輝度測定用の階調電圧Ｖ_brtは、上述したように、上記（２２）式の条件を満たす電圧値に設定される。

これにより、画素ＰＩＸを構成する発光駆動回路ＤＣにおいて、トランジスタＴｒ１３のゲート端子及びキャパシタＣｓの一端側（接点Ｎ１１）に非発光レベルの電源電圧Ｖsa（＝ＧＮＤ）が印加され、また、トランジスタＴｒ１３のソース端子及びキャパシタＣｓの他端側（接点Ｎ１２）に上記輝度測定用の階調電圧Ｖ_brtが印加される。

したがって、トランジスタＴｒ１３のゲート・ソース端子間に生じた電位差（ゲート・ソース間電圧Ｖgs）に応じたドレイン電流Ｉｄが流れ、キャパシタＣｓの両端には当該ドレイン電流Ｉｄに基づく電位差に対応する電圧（≒Ｖ_brt）が充電される。このとき、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）には、カソード（共通電極Ｅｃ）よりも低い電圧が印加されているので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。

次いで、輝度測定用発光期間Ｔ₂₀₂においては、図３４に示すように、各行の画素ＰＩＸを非選択状態に設定した状態で、各画素ＰＩＸを一斉に発光動作させる。具体的には、図３７に示すように、表示パネル１１０に配列された全画像ＰＩＸに接続された選択ラインＬｓに対して、非選択レベル（例えばローレベル；Ｖgl）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、発光レベル（ハイレベル；ＥＬＶＤＤ＞ＧＮＤ）の電源電圧Ｖsaが印加される。

これにより、各画素ＰＩＸの発光駆動回路ＤＣに設けられたトランジスタＴｒ１１、Ｔｒ１２がオフ動作して、トランジスタＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓに充電された電圧が保持される。したがって、キャパシタＣｓに充電された電圧（≒Ｖ_brt）によりトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsが保持されて、トランジスタＴｒ１３がオン動作してドレイン電流Ｉｄが流れ、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位が上昇する。そして、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位が、有機ＥＬ素子ＯＥＬのカソード（共通電極Ｅｃ）に印加される電圧ＥＬＶＳＳ（＝ＧＮＤ）よりも上昇して有機ＥＬ素子ＯＥＬに順バイアスが印加されると、電源ラインＬａからトランジスタＴｒ１３、接点Ｎ１２、有機ＥＬ素子ＯＥＬを介して、共通電極Ｅｃ方向に発光駆動電流Ｉemが流れる。この発光駆動電流Ｉemは、上記輝度測定用画像データの書込動作において画素ＰＩＸに書き込まれ、トランジスタＴｒ１３のゲート・ソース間に保持された電圧（≒Ｖ_brt）の電圧値に基づいて規定されるので、有機ＥＬ素子ＯＥＬは、輝度測定用画像データｎ_{d_brt}に応じた輝度階調で発光動作する。

ここで、輝度測定用画像データｎ_{d_brt}は、上述した特性パラメータ取得動作において、各画素に対応して取得された補正データΔβ、ｎ_thに基づいて、電流増幅率βのばらつき補正、及び、駆動トランジスタのしきい値電圧Ｖthの変動補正が施されている。したがって、各画素ＰＩＸに同一の輝度階調値の輝度測定用画像データｎ_{d_brt}を書き込むことにより、各画素ＰＩＸの発光駆動回路ＤＣから有機ＥＬ素子ＯＥＬに流れる発光駆動電流Ｉemは、電流増幅率βのばらつきや駆動トランジスタのしきい値電圧Ｖthの変動の影響を受けることなく、略一定に設定される。

次いで、輝度測定用発光期間Ｔ₂₀₂中に設定される発光輝度測定期間Ｔ₂₀₃おいては、各画素ＰＩＸの発光輝度の測定動作と、各画素ＰＩＸの発光電流効率ηを補正するための補正データΔηの算出動作を実行する。発光輝度の測定動作は、図３４、図３８に示すように、表示パネル１１０の各画素ＰＩＸにおいて、略同一の発光駆動電流Ｉemが有機ＥＬ素子ＯＥＬに流れるように設定して発光動作させた状態で、表示パネル１１０の視野側に設けられた輝度計やＣＣＤカメラ１６０により、各画素ＰＩＸの発光輝度Ｌｖがデジタルデータとして測定される。測定された発光輝度Ｌｖは、コントローラ１５０の補正データ取得機能回路１５７に送出される。

補正データΔηの算出動作は、まず、コントローラ１５０に設けられた補正データ取得機能回路１５７において、上記（２３）、（２４）式に基づいて、補正データΔηを算出し、さらに、上述した補正データΔβに補正データΔηを加味した補正データΔβ_ηを算出する。ここで、上記（２３）式に示す補正データΔηの演算処理は、上記（２１）式に示した補正データΔβの演算処理と同一のシーケンスにより実行される。算出された補正データΔβ_ηは、上述した検出データｎ_meas(t)や補正データｎ_thと同様に、データ記憶回路ＭＥＭの補正データ格納回路１５２内の所定の記憶領域に各画素ＰＩＸに対応して記憶される。

（表示動作）
次に、本具体例に係る表示装置の表示動作（発光動作）においては、上記補正データｎ_th、Δβ_ηを用いて、画像データを補正し、各画素ＰＩＸを所望の輝度階調で発光動作させる。

図３９は、本具体例に係る表示装置における発光動作を示すタイミングチャートである。図４０は、本具体例に係る表示装置における画像データの補正動作を示す機能ブロック図であり、図４１は、本具体例に係る表示装置における補正後の画像データの書込動作を示す動作概念図であり、図４２は、本具体例に係る表示装置における発光動作を示す動作概念図である。ここで、図４１、図４２においては、データドライバ１４０の構成として、図示の都合上、シフトレジスタ回路１４１を省略して示す。

本具体例に係る表示動作においては、図３９に示すように、各行の画素ＰＩＸに対応して所望の画像データを生成して書き込む画像データ書込期間Ｔ₃₀₁と、当該画像データに応じた輝度階調で各画素ＰＩＸを発光動作させる画素発光期間Ｔ₃₀₂と、を含むように設定されている。

画像データ書込期間Ｔ₃₀₁においては、補正画像データの生成動作と、各画素ＰＩＸへの補正画像データの書込動作と、が実行される。補正画像データの生成動作は、コントローラ１５０において、デジタルデータからなる所定の画像データｎ_ｄに対して、上述した特性パラメータ取得動作により取得した補正データΔβ、Δη及びｎ_thを用いて補正を行い、補正処理した画像データ（補正画像データ）ｎ_{d_comp}をデータドライバ１４０に供給する。

具体的には、図４０に示すように、コントローラ１５０の外部から供給される、ＲＧＢ各色の輝度階調値を含む画像データｎ_ｄに対して、電圧振幅設定機能回路１５４ｂにおいて、参照テーブル１５４ａを参照することにより、ＲＧＢの各色成分に対応する電圧振幅を設定する。次いで、データ記憶回路ＭＥＭの補正データ格納回路１５２に記憶された各画素ＰＩＸに対応する補正データΔβ_ηが補正データ記憶回路１５３を介して読み出され、乗算機能回路１５４ｃにおいて、電圧設定された画像データｎ_ｄに対して、読み出した補正データΔβ_ηが乗算処理される（ｎ_ｄ×Δβ_η）。次いで、データ記憶回路ＭＥＭの補正データ格納回路１５２に記憶された補正データｎ_thを規定する検出データｎ_meas(t_０)及びオフセット電圧（−Ｖoffset＝−１／ξ・ｔ_０）が補正データ記憶回路１５３を介して読み出され、加算機能回路１５４ｄにおいて、上記乗算処理されたデジタルデータ（ｎ_ｄ×Δβ_η）に対して、読み出した検出データｎ_meas(t_０)及びオフセット電圧（−Ｖoffset）が加算処理される（(ｎ_ｄ×Δβ)＋ｎ_meas(t_０)−Ｖoffset＝(ｎ_ｄ×Δβ)＋ｎ_th）。以上の一連の補正処理を実行することにより、補正画像データｎ_{d_comp}が生成されて、図示を省略したドライバ転送回路１５５（上述した実施形態参照）を介してデータドライバ１４０に供給される。

また、各画素ＰＩＸへの補正画像データの書込動作は、書込み対象となっている画素ＰＩＸを選択状態に設定した状態で、上記補正画像データｎ_{d_comp}に応じた階調電圧Ｖdataを、データラインＬｄ（ｊ）を介して書き込む。具体的には、図３９、図４１に示すように、まず、画像ＰＩＸが接続された選択ラインＬｓに対して、選択レベル（例えばハイレベル；Ｖgh）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、非発光レベル（ローレベル；ＤＶＳＳ＝接地電位ＧＮＤ）の電源電圧Ｖsaが印加される。この選択状態において、スイッチＳＷ１をオン動作させ、スイッチＳＷ４及びＳＷ５を接点Ｎｂに接続設定することにより、コントローラ１５０から供給される補正画像データｎ_{d_comp}が順次データレジスタ回路１４２に取り込まれ、各列のデータラッチ４１（ｊ）に保持される。保持された画像データｎ_{d_comp}は、ＤＡＣ４２（ｊ）によりアナログ変換され、階調電圧Ｖdataとして各列のデータラインＬｄ（ｊ）に印加される。ここで、階調電圧Ｖdataは、上記（１４）式に示した定義に基づいて、次の（２５）式のように定義される。
Ｖdata＝Ｖ_１−ΔＶ(ｎ_{d_comp}−１)）・・・（２５）

これにより、画素ＰＩＸを構成する発光駆動回路ＤＣにおいて、トランジスタＴｒ１３のゲート端子及びキャパシタＣｓの一端側（接点Ｎ１１）に非発光レベルの電源電圧Ｖsa（＝ＧＮＤ）が印加され、また、トランジスタＴｒ１３のソース端子及びキャパシタＣｓの他端側（接点Ｎ１２）に上記補正画像データｎ_{d_comp}に対応した階調電圧Ｖdataが印加される。

したがって、トランジスタＴｒ１３のゲート・ソース端子間に生じた電位差（ゲート・ソース間電圧Ｖgs）に応じたドレイン電流Ｉｄが流れ、キャパシタＣｓの両端には当該ドレイン電流Ｉｄに基づく電位差に対応する電圧（≒Ｖdata）が充電される。このとき、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）には、カソード（共通電極Ｅｃ）よりも低い電圧が印加されているので、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。

次いで、画素発光期間Ｔ₃₀₂においては、図３９に示すように、各行の画素ＰＩＸを非選択状態に設定した状態で、各画素ＰＩＸを一斉に発光動作させる。具体的には、図４２に示すように、表示パネル１１０に配列された全画像ＰＩＸに接続された選択ラインＬｓに対して、非選択レベル（例えばローレベル；Ｖgl）の選択信号Ｓselが印加されるとともに、電源ラインＬａに対して、発光レベル（ハイレベル；ＥＬＶＤＤ＞ＧＮＤ）の電源電圧Ｖsaが印加される。

これにより、各画素ＰＩＸの発光駆動回路ＤＣに設けられたトランジスタＴｒ１１、Ｔｒ１２がオフ動作して、トランジスタＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓに充電された電圧（≒Ｖdata；ゲート・ソース間電圧Ｖgs）が保持される。したがって、トランジスタＴｒ１３にドレイン電流Ｉｄが流れ、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位が、有機ＥＬ素子ＯＥＬのカソード（共通電極Ｅｃ）に印加される電圧ＥＬＶＳＳ（＝ＧＮＤ）よりも上昇すると、発光駆動回路ＤＣから有機ＥＬ素子ＯＥＬに発光駆動電流Ｉemが流れる。この発光駆動電流Ｉemは、上記補正画像データの書込動作においてトランジスタＴｒ１３のゲート・ソース間に保持された電圧（≒Ｖdata）の電圧値に基づいて規定されるので、有機ＥＬ素子ＯＥＬは、輝度測定用画像データｎ_{d_comp}に応じた輝度階調で発光動作する。

なお、上述した実施形態においては、図３４、図３９に示したように、補正データΔηを取得するための動作、及び、表示動作において、特定の行（例えば１行目）の画素ＰＩＸへの輝度測定用画像データ又は補正画像データの書込動作の終了後、他の行（２行目以降）の画素ＰＩＸへの画像データの書込動作が終了するまでの間、当該行の画素ＰＩＸは保持状態に設定される。ここで、保持状態においては、当該行の選択ラインＬｓに非選択レベルの選択信号Ｓselを印加して画素ＰＩＸを非選択状態にするとともに、電源ラインＬａに非発光レベルの電源電圧Ｖsaを印加して非発光状態に設定される。この保持状態は、図３４、図３９に示したように、行ごとに設定時間が異なる。また、各行の画素ＰＩＸへの輝度測定用画像データ又は補正画像データの書込動作の終了後、直ちに画素ＰＩＸを発光動作させる駆動制御を行う場合には、上記保持状態を設定しないものであってもよい。

このように、本発明に係る表示装置（表示駆動装置を含む発光装置）及びその駆動制御方法に適用可能な補正データの取得動作は、データライン電圧を取り込み、デジタルデータからなる検出データに変換する一連の特性パラメータ取得動作を、異なるタイミング（緩和時間）で複数回実行する手法を有している（オートゼロ法）。これによれば、各画素の駆動トランジスタのしきい値電圧の変動、及び、各画素間の電流増幅率のばらつきを適切に補正することができるパラメータを予め取得して記憶することができる。したがって、本具体例によれば、表示パネルの各画素に書き込まれる画像データに対して、各画素のしきい値電圧の変動、及び、電流増幅率のばらつきを補償する補正処理を施すことができるので、各画素の特性変化や特性のばらつきの状態に関わらず、画像データに応じた本来の輝度階調で発光素子（有機ＥＬ素子）を発光動作させることができ、良好な発光特性及び均一な画質を有するアクティブ有機ＥＬ駆動システムを実現することができる。

さらに、上述した具体例においては、各画素に均一な発光駆動電流が流れるように設定した状態で、各画素の発光輝度を測定する手法を有している。これによれば、各画素間の発光電流効率のばらつきを補正するパラメータを取得して、上記各画素間の電流増幅率のばらつき補正に関するパラメータに、発光電流効率のばらつき補正に関するパラメータを加味した補正データを予め取得して記憶することができる。したがって、本具体例によれば、各画素に書き込まれる画像データに対して、各画素のしきい値電圧の変動、及び、電流増幅率並びに発光電流効率のばらつきを補償する補正処理を施すことができるので、各画素の特性変化や特性のばらつきの状態に関わらず、画像データに応じた本来の輝度階調で発光素子（有機ＥＬ素子）を発光動作させることができる。また、これにより、発光電流効率を含む電流増幅率のばらつきを補正する補正データを算出する処理と、駆動トランジスタのしきい値電圧の変動を補償する補正データを算出する処理を、単一の補正データ取得機能回路１５７を備えたコントローラ１５０における一連のシーケンスにより実行することができるので、補正データの算出処理の内容に応じて個別の構成（機能回路）を設ける必要がなく、表示装置（発光装置）の装置構成を簡素化することができる。

なお、上述した具体例においては、オートゼロ法を用いて各画素ＰＩＸにおける発光特性（トランジスタＴｒ１３のしきい値電圧Ｖth、電流増幅率β、有機ＥＬ素子ＯＥＬの発光電流効率η）の変動やばらつきを補正するための補正データ（ｎ_th、Δβ）の取得方法について説明したが、本発明はこれに限定されるものではない。例えば、表示パネル１１０や各画素ＰＩＸの設計段階で、駆動トランジスタに付加される寄生容量に基づいて算出されるパラメータＫを用いて、上述した特性パラメータ取得動作や画像データ補正動作を含む表示動作を実行するものであってもよい。このパラメータＫは、上述した画素ＰＩＸの特性変化に関連する検出データや、駆動トランジスタのしきい値電圧Ｖthの補償電圧成分（オフセット電圧）に乗算することにより補正処理に用いられる。そして、上述した特性パラメータ取得動作時には、例えばパラメータＫを１．０に設定し、一方、画像データ補正動作を含む表示動作時には、パラメータＫを例えば１．１に設定する。これにより、各画素ＰＩＸのトランジスタＴｒ１３（駆動トランジスタ）に付加される寄生容量に起因する発光電圧Ｖelの変動を補正することができる。

＜電子機器への適用例＞
次に、上述した実施形態及び具体例に示した表示装置（発光装置）を適用した電子機器について、図面を参照して説明する。
上述した実施形態及び具体例に示した構成及び手法を有する表示装置１００は、デジタルビデオカメラやパーソナルコンピュータ、携帯電話機等、種々の電子機器の表示デバイスとして良好に適用できるものである。

図４３は、本発明に係る発光装置（表示装置）を適用したデジタルビデオカメラの構成例を示す斜視図であり、図４４は、本発明に係る発光装置（表示装置）を適用したパーソナルコンピュータの構成例を示す斜視図であり、図４５は、本発明に係る発光装置（表示装置）を適用した携帯電話機の構成例を示す斜視図である。

図４３において、デジタルビデオカメラ２１０は、大別して、本体部２１１と、レンズ部２１２と、操作部２１３と、上述した実施形態及び具体例に示した構成及び手法を備えた表示装置１００を適用した表示部２１４と、ヒンジ部２１５と、録画開始／停止ボタン２１６とを備えている。すなわち、このデジタルビデオカメラ２１０は、本体部２１１に対して、ヒンジ部２１５を支点にして表示部２１４が任意の角度に回転する機構を備えている。

これによれば、簡易な構成及び手法で、本体部２１１に対する表示部２１４の回転角度に応じて、あるいは、操作部２１３における画像切り替え操作に基づいて、表示部２１４において動画像を含む撮影画像の通常表示や各種の反転表示を良好に行うことができるとともに、各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質の画像表示を実現することができる。

また、図４４において、パーソナルコンピュータ２２０は、大別して、本体部２２１と、キーボード２２２と、上述した実施形態及び具体例に示した構成及び手法を備えた表示装置１００を適用した表示部２２３と、ヒンジ部２２４とを備えている。すなわち、このパーソナルコンピュータ２２０は、本体部２２１に対して、ヒンジ部２２４を支点にして表示部２２３が任意の角度に回転する機構を備えている。

この場合においても、簡易な構成及び手法で、本体部２２１に対する表示部２２３の回転角度に応じて、あるいは、操作部２２２等における画像切り替え操作に基づいて、表示部２２３において動画像を含む撮影画像の通常表示や各種の反転表示を良好に行うことができるとともに、各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質の画像表示を実現することができる。

また、図４５において、携帯電話機２３０は、大別して、本体部２３１と、操作部２３２と、受話口２３３と、上述した実施形態及び具体例に示した構成及び手法を備えた表示装置１００を適用した表示部２３４と、ヒンジ部２３５と、送話口２３６とを備えている。すなわち、この携帯電話機２３０は、本体部２３１に対して、ヒンジ部２３５を支点にして表示部２３４が任意の角度に回転する機構を備えている。

この場合においても、簡易な構成及び手法で、本体部２３１に対する表示部２３４の回転角度に応じて、あるいは、操作部２３２等における画像切り替え操作に基づいて、表示部２３４において動画像を含む撮影画像の通常表示や各種の反転表示を良好に行うことができるとともに、各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質の画像表示を実現することができる。

なお、上述した本発明に係る発光装置（表示装置）の電子機器への適用例においては、表示部が機器本体に対して、いわゆる回転２軸ヒンジ構造を有して自在に回転する構成を有する場合について説明したが、本発明はこれに限定されるものではない。例えば、車載用のモニタに車両後方の画像を表示する場合のように、後方カメラによる撮影画像を運転席周辺に設置された車載モニタの表示部に、左右反転画像として表示する場合等にも良好に適用することができる。

１００表示装置
１１０表示パネル
１１０Ｌ、１１０Ｒ分割発光領域
１２０選択ドライバ
１３０電源ドライバ
１４０、１４０Ｌ、１４０Ｒデータドライバ
１５０コントローラ
１５１画像データ保持回路
１５１Ａ、１５１Ｂメモリ回路
１５２補正データ格納回路
１５３補正データ記憶回路
１５３Ｌ第１補正データ記憶回路
１５３Ｒ第２補正データ記憶回路
１５４画像データ補正回路
１５５ドライバ転送回路
１５６データ読出制御回路
１５７補正データ取得機能回路
ＰＩＸ画素
ＤＣ発光駆動回路
Ｔｒ１１、Ｔｒ１２、Ｔｒ１３トランジスタ
Ｃｓキャパシタ
ＯＥＬ有機ＥＬ素子

請求項１記載の発明は、各々が発光素子を有する複数の画素が２次元配列された発光領域を有する発光パネルに対して、画像データに応じた階調信号を供給して、前記発光領域に画像情報を表示させる表示駆動装置において、前記複数の画素の各々の特性に応じた補正データを、前記発光パネルの前記発光領域を分割して設定された複数の分割発光領域における前記各画素の配列位置に対応付けて、所定のアドレスごとに格納している補正データ記憶回路と、前記補正データ記憶回路からの前記補正データの読出順序を、前記発光領域に対する前記画像情報の向きが互いに異なる複数の表示形態のうちの何れかの、外部より設定される前記表示形態に対応した順序に設定し、該設定した読出順序で前記補正データ記憶回路から前記補正データを読み出すデータ読出制御回路と、前記画像データと、前記データ読出制御回路により前記補正データ記憶回路から読み出された前記補正データとを個々に対応付けて、補正処理を行った補正画像データを生成する画像データ補正回路と、を備え、前記補正データ記憶回路は、所定数の前記アドレスに、前記所定数より多い数の前記画素に応じた前記補正データを格納しており、前記データ読出制御回路は、前記設定した読出順序に基づく順序で前記各アドレスを指定して前記補正データ記憶回路からの前記補正データの読み出しを制御することを特徴とする。

請求項２記載の発明は、請求項１記載の表示駆動装置において、前記データ読出制御回路は、前記表示形態が前記発光パネルに正立画像を表示する通常表示モードの場合、及び、倒立画像を表示する上下反転表示モードの場合には、前記補正データの読出順序を第１の読出順序に設定し、該第１の読出順序に基づいて前記アドレスを指定して、前記補正データを読み出し、少なくとも、前記表示形態が前記発光パネルに左右反転画像を表示する左右反転表示モードを含む場合には、前記補正データの読出順序を、前記第１の読出順序に対して逆の順序となる第２の読出順序に設定し、該第２の読出順序に基づいて前記アドレスを指定して、前記補正データを読み出すことを特徴とする。
請求項３記載の発明は、請求項２記載の表示駆動装置において、前記補正データ記憶回路は、同一の前記アドレスに、前記複数の分割発光領域における前記各画素の並びに対応付けて、複数の前記補正データが格納され、前記データ読出制御回路は、前記所定数の前記アドレスを指定することにより、前記複数の分割発光領域に含まれる、前記所定数よりも多い数の前記画素の特性に応じた前記補正データを読み出すことを特徴とする。
請求項４記載の発明は、請求項２又は３に記載の表示駆動装置において、前記発光パネルにおいて、前記各画素は複数の行及び複数の行に沿って配列されており、前記発光パネルの各行に沿って配列された前記各画素を、順次選択状態に設定する選択ドライバと、前記補正画像データに応じた前記階調信号を生成して、前記各列に対応して設けられて前記複数の画素に接続される複数のデータ線に供給するデータドライバと、を備え、前記選択ドライバは、前記表示形態が、前記通常表示モード、又は、前記左右反転表示モードの場合には、各行の前記各画素を第１の走査方向に順次選択状態に設定し、前記上下反転表示モードを含む場合には、各行の前記各画素を、前記第１の選択方向に対して反対方向となる第２の走査方向に順次選択状態に設定し、前記データドライバは、前記表示形態が、前記通常表示モード、又は、前記上下反転表示モードの場合には、前記補正画像データを第１の取込方向に連続的に取り込み、前記左右反転表示モードを含む場合には、前記補正画像データを、前記第１の取込方向に対して反対方向となる第２の取込方向に連続的に取り込むことを特徴とする。
請求項５記載の発明は、請求項４記載の表示駆動装置において、前記画像データの取り込み、及び、取り込んだ前記画像データの読み出しを行う画像データ保持回路を備え、前記画像データ補正回路は、前記画像データ保持回路より読み出された前記画像データに対して前記補正処理を行い、前記データ読出制御回路は、前記画像データ保持回路への前記画像データの取込順序、及び、前記画像データ保持回路に取り込まれた前記画像データの読出順序を、前記表示形態に対応した順序に制御することを特徴とする。
請求項６記載の発明は、請求項５記載の表示駆動装置において、前記画像データ保持回路は、少なくとも２組のＦＩＦＯメモリが並列に接続され、前記データ読出制御回路は、前記画像データ保持回路の一方の前記ＦＩＦＯメモリに前記画像データを、前記表示形態に対応した順序で連続的に取り込む動作と、他方の前記ＦＩＦＯメモリに取り込まれた前記画像データを、前記表示形態に対応した順序で連続的に読み出して前記画像データ補正回路に供給する動作と、を並行して実行するように制御することを特徴とする。
請求項７記載の発明は、請求項５又は６に記載の表示駆動装置において、前記複数の分割発光領域の各々に対応して設けられた、複数の前記データドライバと、複数の前記補正データ記憶回路と、複数の前記画像データ保持回路とを備え、前記データ読出制御回路は、前記表示形態に応じて、前記複数の前記画像データ保持回路の各々における前記画像データの取込順序及び読出順序、前記複数の前記補正データ記憶回路の各々における前記補正データの読出方向、及び、前記複数の前記データドライバの各々における前記補正画像データの前記取込方向、並びに、前記選択ドライバにおける前記走査方向を切り替えることを特徴とする。
請求項８記載の発明は、請求項１乃至７のいずれかに記載の表示駆動装置において、前記補正データは、前記各画素の複数の特性に応じた個別の特性パラメータであることを特徴とする。

請求項９記載の発明は、画像データに応じた画像情報を表示する発光装置であって、各々が発光素子を有する複数の画素が２次元配列された発光領域を有する発光パネルと、前記発光パネルに前記画像データに応じた階調信号を供給して、前記発光領域に前記画像情報を表示させる表示駆動装置と、を有し、前記表示駆動装置は、前記複数の画素の各々の特性に応じた補正データを、前記発光パネルの前記発光領域を分割して設定された複数の分割発光領域における前記各画素の配列位置に対応付けて、所定のアドレスごとに格納している補正データ記憶回路と、前記補正データ記憶回路からの前記補正データの読出順序を、前記発光領域に対する前記画像情報の向きが互いに異なる複数の表示形態のうちの何れかの、外部より設定される前記表示形態に対応した順序に設定し、該設定した読出順序で前記補正データ記憶回路から前記補正データを読み出すデータ読出制御回路と、前記画像データと、前記データ読出制御回路により前記補正データ記憶回路から読み出された前記補正データとを個々に対応付けて、補正処理を行った補正画像データを生成する画像データ補正回路と、を備え、前記補正データ記憶回路は、所定数の前記アドレスに、前記所定数より多い数の前記画素に応じた前記補正データを格納しており、前記データ読出制御回路は、前記設定した読出順序に基づく順序で前記各アドレスを指定して前記補正データ記憶回路からの前記補正データの読み出しを制御することを特徴とする。

請求項１０記載の発明は、請求項９記載の発光装置において、前記データ読出制御回路は、前記表示形態が前記発光パネルに正立画像を表示する通常表示モードの場合、及び、倒立画像を表示する上下反転表示モードの場合には、前記補正データの読出順序を第１の読出順序に設定し、該第１の読出順序に基づいて前記アドレスを指定して、前記補正データを読み出し、少なくとも、前記表示形態が前記発光パネルに左右反転画像を表示する左右反転表示モードを含む場合には、前記補正データの読出順序を、前記第１の読出順序に対して逆の順序となる第２の読出順序に設定し、該第２の読出順序に基づいて前記アドレスを指定して、前記補正データを読み出すことを特徴とする。
請求項１１記載の発明は、請求項１０記載の発光装置において、前記補正データ記憶回路は、同一の前記アドレスに、前記複数の分割発光領域における前記各画素の並びに対応付けて、複数の前記補正データが格納され、前記データ読出制御回路は、前記所定数の前記アドレスを指定することにより、前記複数の分割発光領域に含まれる、前記所定数よりも多い数の前記画素の特性に応じた前記補正データを読み出すことを特徴とする。
請求項１２記載の発明は、請求項１０又は１１に記載の発光装置において、前記発光パネルにおいて、前記各画素は複数の行及び複数の列に沿って配列され、前記発光パネルは、前記複数の列に対応して配設された複数のデータ線と、前記複数の行に対応して配設された複数の走査線と、を有し、前記複数の画素の各々は、前記複数の走査線と前記複数のデータ線の各交点近傍に配設されて、該各走査線及び該各データ線に接続され、前記表示駆動装置は、前記各走査線に選択信号を順次印加して、各行に沿って配列された前記各画素を順次選択状態に設定する選択ドライバと、前記補正画像データに応じた前記階調信号を生成して、前記複数のデータ線に供給するデータドライバと、を備え、前記選択ドライバは、前記表示形態が、前記通常表示モード、又は、前記左右反転表示モードの場合には、各行の前記各画素を第１の走査方向に順次選択状態に設定し、前記上下反転表示モードを含む場合には、各行の前記各画素を、前記第１の選択方向に対して反対方向となる第２の走査方向に順次選択状態に設定し、前記データドライバは、前記表示形態が、前記通常表示モード、又は、前記上下反転表示モードの場合には、前記補正画像データを第１の取込方向に連続的に取り込み、前記左右反転表示モードを含む場合には、前記補正画像データを、前記第１の取込方向に対して反対方向となる第２の取込方向に連続的に取り込むことを特徴とする。
請求項１３記載の発明は、請求項１２記載の発光装置において、前記表示駆動装置は、前記画像データの取り込み、及び、取り込んだ前記画像データの読み出しを行う画像データ保持回路を備え、前記画像データ補正回路は、前記画像データ保持回路より読み出された前記画像データに対して前記補正処理を行い、前記データ読出制御回路は、前記画像データ保持回路への前記画像データの取込順序、及び、前記画像データ保持回路に取り込まれた前記画像データの読出順序を、前記表示形態に対応した順序に制御することを特徴とする。
請求項１４記載の発明は、請求項１３記載の発光装置において、前記複数の分割発光領域の各々に対応して設けられた、複数の前記データドライバと、複数の前記補正データ記憶回路と、複数の前記画像データ保持回路とを備え、前記データ読出制御回路は、前記表示形態に応じて、前記複数の前記画像データ保持回路の各々における前記画像データの取込順序及び読出順序、前記複数の前記補正データ記憶回路の各々における前記補正データの読出方向、及び、前記複数の前記データドライバの各々における前記補正画像データの前記取込方向、並びに、前記選択ドライバにおける前記走査方向を切り替えることを特徴とする。
請求項１５記載の発明は、請求項９乃至１４のいずれかに記載の発光装置において、前記補正データは、前記各画素の複数の特性に応じた個別の特性パラメータであることを特徴とする。
請求項１６記載の発明は、請求項９乃至１５のいずれかに記載の発光装置において、前記画素は、前記発光素子に供給する電流を制御する駆動制御素子、及び、前記駆動制御素子の制御端子に印加される電圧に対応する電荷を蓄積する容量素子を有する発光駆動回路を備え、前記発光素子の一端と前記駆動制御素子の電流路との接点に接続される前記データ線に、所定の電圧を印加する電圧印加回路と、前記電圧印加回路より前記接点に、前記データ線を介して前記駆動制御素子のしきい値を越える検出用電圧を印加した後の異なるタイミングで検出される、前記データ線の一端の複数の電圧値に基づいて、前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータ、及び、前記発光駆動回路の電流増幅率に関連する第２の特性パラメータを取得する第１の特性パラメータ取得回路と、前記第１及び第２の特性パラメータに基づいて補正した輝度測定用の画像データに応じて発光動作した前記画素の前記発光素子の発光輝度に基づいて、前記発光素子の発光電流効率に関連する第３の特性パラメータを取得する第２の特性パラメータ取得回路と、を具備し、前記補正データは、少なくとも、前記第１の特性パラメータ、前記第２の特性パラメータ、及び、前記第３の特性パラメータのいずれかを含むことを特徴とする。
請求項１７記載の発明に係る電子機器は、請求項９乃至１６のいずれかに記載の発光装置が実装されてなることを特徴とする。

請求項１８記載の発明は、各々が発光素子を有する複数の画素が２次元配列された発光パネルの発光領域に画像データに応じた画像情報を表示させる発光装置の駆動制御方法であって、前記発光パネルの前記複数の画素の各々の特性に応じた補正データが、前記発光パネルの前記発光領域を分割して設定された複数の分割発光領域における前記各画素の配列位置に対応付けて所定のアドレスごとに格納され、所定数の前記アドレスに、前記所定数より多い数の前記画素に応じた前記補正データを格納した補正データ記憶回路から前記補正データを読み出す読出順序を、前記発光領域に対する前記画像情報の向きが互いに異なる複数の表示形態のうちの何れかの、外部より設定される前記表示形態に対応した順序に設定する読出順序設定ステップと、前記補正データ記憶回路から前記各補正データを、前記設定された読出順序で読み出す補正データ読出ステップと、前記画像データと、読み出された前記補正データを個々に対応付けて、補正処理を行った補正画像データを生成する補正画像データ生成ステップと、を含み、少なくとも、補正データ読出ステップは、前記設定した読出順序に基づく順序で前記各アドレスを指定して前記補正データ記憶回路から前記補正データを読み出すことを特徴とする。

請求項１９記載の発明は、請求項１８記載の発光装置の駆動制御方法において、前記読出順序設定ステップは、前記表示形態が前記発光パネルに正立画像を表示する通常表示モードの場合、及び、倒立画像を表示する上下反転表示モードの場合には、前記補正データの読出順序を第１の読出順序に設定し、少なくとも、前記表示形態が前記発光パネルに左右反転画像を表示する左右反転表示モードを含む場合には、前記補正データの読出順序を、前記第１の読出順序に対して逆の順序となる第２の読出順序に設定することを特徴とする。
請求項２０記載の発明は、請求項１９記載の発光装置の駆動制御方法において、前記発光パネルにおいて、前記各画素は複数の行及び複数の行に沿って配列されており、前記発光パネルの各行に配列された前記各画素を順次選択状態に設定する選択ステップと、前記補正画像データに応じた前記階調信号を生成して、前記選択状態に設定された前記各画素に供給する階調信号供給ステップと、を含み、前記選択ステップは、前記表示形態が前記通常表示モード、又は、前記左右反転表示モードの場合には、前記各画素を第１の走査方向に順次選択状態に設定し、前記表示形態が前記上下反転表示モードを含む場合には、前記各画素を、前記第１の選択方向に対して反対方向となる第２の走査方向に順次選択状態に設定し、前記階調信号供給ステップは、前記表示形態が前記通常表示モード、又は、前記上下反転表示モードの場合には、前記補正画像データを第１の取込方向に連続的に取り込み、前記画像情報を、前記左右反転表示を含む表示を行う場合には、前記補正画像データを、前記第１の取込方向に対して反対方向となる第２の取込方向に連続的に取り込むことを特徴とする。

Claims

各々が発光素子を有する複数の画素が２次元配列された発光パネルに対して、画像データに応じた階調信号を供給して、前記発光パネルに画像情報を表示させる表示駆動装置において、
前記複数の画素の各々の特性に応じた補正データを、前記発光パネルの前記複数の画素が２次元配列された発光領域を分割して設定された複数の分割発光領域における前記各画素の配列位置に対応付けて、所定のアドレスごとに格納している補正データ記憶回路と、
前記補正データ記憶回路からの前記補正データを、前記発光パネルにおける前記画像情報の表示形態に対応した読出順序で読み出すように制御するデータ読出制御回路と、
前記画像データと、前記データ読出制御回路により前記補正データ記憶回路から読み出された前記補正データとを個々に対応付けて、補正処理を行った補正画像データを生成する画像データ補正回路と、
を備え、
前記補正データ記憶回路は、所定数の前記アドレスに、前記所定数より多い数の前記画素に応じた前記補正データを格納しており、
前記データ読出制御回路は、前記各アドレスを指定して前記補正データ記憶回路からの前記補正データの読み出しを制御し、前記表示形態に応じて、少なくとも、前記補正データ記憶回路から読み出す前記補正データの読出順序を切り替えることを特徴とする表示駆動装置。
前記データ読出制御回路は、前記表示形態が前記発光パネルに正立画像を表示する通常表示モードの場合、及び、倒立画像を表示する上下反転表示モードの場合には、前記補正データ記憶回路に対して第１の読出順序で前記アドレスを指定して、前記補正データを読み出し、
少なくとも、前記表示形態が前記発光パネルに左右反転画像を表示する左右反転表示モードを含む場合には、前記補正データ記憶回路に対して、前記第１の読出順序に対して逆となる第２の読出順序で前記アドレスを指定して、前記補正データを読み出すことを特徴とする請求項１記載の表示駆動装置。
前記補正データ記憶回路は、同一の前記アドレスに、前記複数の分割発光領域における前記各画素の並びに対応付けて、複数の前記補正データが格納され、
前記データ読出制御回路は、前記所定数の前記アドレスを指定することにより、前記複数の分割発光領域に含まれる、前記所定数よりも多い数の前記画素の特性に応じた前記補正データを読み出すことを特徴とする請求項２記載の表示駆動装置。
前記発光パネルにおいて、前記各画素は複数の行及び複数の行に沿って配列されており、
前記発光パネルの各行に沿って配列された前記各画素を、順次選択状態に設定する選択ドライバと、
前記補正画像データに応じた前記階調信号を生成して、前記各列に対応して設けられて前記複数の画素に接続される複数のデータ線に供給するデータドライバと、
を備え、
前記選択ドライバは、前記表示形態が、前記通常表示モード、又は、前記左右反転表示モードの場合には、各行の前記各画素を第１の走査方向に順次選択状態に設定し、前記上下反転表示モードを含む場合には、各行の前記各画素を、前記第１の選択方向に対して反対方向となる第２の走査方向に順次選択状態に設定し、
前記データドライバは、前記表示形態が、前記通常表示モード、又は、前記上下反転表示モードの場合には、前記補正画像データを第１の取込方向に連続的に取り込み、前記左右反転表示モードを含む場合には、前記補正画像データを、前記第１の取込方向に対して反対方向となる第２の取込方向に連続的に取り込むことを特徴とする請求項２又は３に記載の表示駆動装置。
前記画像データの取り込み、及び、取り込んだ前記画像データの読み出しを行う画像データ保持回路を備え、
前記画像データ補正回路は、前記画像データ保持回路より読み出された前記画像データに対して前記補正処理を行い、
前記データ読出制御回路は、前記画像データ保持回路への前記画像データの取込順序、及び、前記画像データ保持回路に取り込まれた前記画像データの読出順序を、前記表示形態に対応した順序に制御することを特徴とする請求項４記載の表示駆動装置。
前記画像データ保持回路は、少なくとも２組のＦＩＦＯメモリが並列に接続され、
前記データ読出制御回路は、前記画像データ保持回路の一方の前記ＦＩＦＯメモリに前記画像データを、前記表示形態に対応した順序で連続的に取り込む動作と、他方の前記ＦＩＦＯメモリに取り込まれた前記画像データを、前記表示形態に対応した順序で連続的に読み出して前記画像データ補正回路に供給する動作と、を並行して実行するように制御することを特徴とする請求項５記載の表示駆動装置。
前記複数の分割発光領域の各々に対応して設けられた、複数の前記データドライバと、複数の前記補正データ記憶回路と、複数の前記画像データ保持回路とを備え、
前記データ読出制御回路は、前記表示形態に応じて、前記複数の前記画像データ保持回路の各々における前記画像データの取込順序及び読出順序、前記複数の前記補正データ記憶回路の各々における前記補正データの読出方向、及び、前記複数の前記データドライバの各々における前記補正画像データの前記取込方向、並びに、前記選択ドライバにおける前記走査方向を切り替えることを特徴とする請求項５又は６に記載の表示駆動装置。
前記補正データは、前記各画素の複数の特性に応じた個別の特性パラメータであることを特徴とする請求項１乃至７のいずれかに記載の表示駆動装置。
画像データに応じた画像情報を表示する発光装置であって、
各々が発光素子を有する複数の画素が２次元配列された発光パネルと、
前記発光パネルに前記画像データに応じた階調信号を供給して、前記発光パネルに前記画像情報を表示させる表示駆動装置と、
を有し、
前記表示駆動装置は、
前記複数の画素の各々の特性に応じた補正データを、前記発光パネルの前記複数の画素が２次元配列された発光領域を分割して設定された複数の分割発光領域における前記各画素の配列位置に対応付けて、所定のアドレスごとに格納している補正データ記憶回路と、
前記補正データ記憶回路からの、前記補正データを、前記発光パネルにおける前記画像情報の表示形態に対応した読出順序で読み出すように制御するデータ読出制御回路と、
前記画像データと、前記データ読出制御回路により前記補正データ記憶回路から読み出された前記補正データとを個々に対応付けて、補正処理を行った補正画像データを生成する画像データ補正回路と、
を備え、
前記補正データ記憶回路は、所定数の前記アドレスに、前記所定数より多い数の前記画素に応じた前記補正データを格納しており、
前記データ読出制御回路は、前記各アドレスを指定して前記補正データ記憶回路からの前記補正データの読み出しを制御し、前記表示形態に応じて、少なくとも、前記補正データ記憶回路から読み出す前記補正データの読出順序を切り替えることを特徴とする発光装置。
前記データ読出制御回路は、前記表示形態が前記発光パネルに正立画像を表示する通常表示モードの場合、及び、倒立画像を表示する上下反転表示モードの場合には、前記補正データ記憶回路に対して第１の読出順序で前記アドレスを指定して、前記補正データを読み出し、
少なくとも、前記表示形態が前記発光パネルに左右反転画像を表示する左右反転表示モードを含む場合には、前記補正データ記憶回路に対して、前記第１の読出順序に対して逆となる第２の読出順序で前記アドレスを指定して、前記補正データを読み出すことを特徴とする請求項９記載の発光装置。
前記補正データ記憶回路は、同一の前記アドレスに、前記複数の分割発光領域における前記各画素の並びに対応付けて、複数の前記補正データが格納され、
前記データ読出制御回路は、前記所定数の前記アドレスを指定することにより、前記複数の分割発光領域に含まれる、前記所定数よりも多い数の前記画素の特性に応じた前記補正データを読み出すことを特徴とする請求項１０記載の発光装置。
前記発光パネルにおいて、前記各画素は複数の行及び複数の列に沿って配列され、
前記発光パネルは、前記複数の列に対応して配設された複数のデータ線と、前記複数の行に対応して配設された複数の走査線と、を有し、前記複数の画素の各々は、前記複数の走査線と前記複数のデータ線の各交点近傍に配設されて、該各走査線及び該各データ線に接続され、
前記表示駆動装置は、
前記各走査線に選択信号を順次印加して、各行に沿って配列された前記各画素を順次選択状態に設定する選択ドライバと、
前記補正画像データに応じた前記階調信号を生成して、前記複数のデータ線に供給するデータドライバと、
を備え、
前記選択ドライバは、前記表示形態が、前記通常表示モード、又は、前記左右反転表示モードの場合には、各行の前記各画素を第１の走査方向に順次選択状態に設定し、前記上下反転表示モードを含む場合には、各行の前記各画素を、前記第１の選択方向に対して反対方向となる第２の走査方向に順次選択状態に設定し、
前記データドライバは、前記表示形態が、前記通常表示モード、又は、前記上下反転表示モードの場合には、前記補正画像データを第１の取込方向に連続的に取り込み、前記左右反転表示モードを含む場合には、前記補正画像データを、前記第１の取込方向に対して反対方向となる第２の取込方向に連続的に取り込むことを特徴とする請求項１０又は１１に記載の発光装置。
前記表示駆動装置は、前記画像データの取り込み、及び、取り込んだ前記画像データの読み出しを行う画像データ保持回路を備え、
前記画像データ補正回路は、前記画像データ保持回路より読み出された前記画像データに対して前記補正処理を行い、
前記データ読出制御回路は、前記画像データ保持回路への前記画像データの取込順序、及び、前記画像データ保持回路に取り込まれた前記画像データの読出順序を、前記表示形態に対応した順序に制御することを特徴とする請求項１２記載の発光装置。
前記複数の分割発光領域の各々に対応して設けられた、複数の前記データドライバと、複数の前記補正データ記憶回路と、複数の前記画像データ保持回路とを備え、
前記データ読出制御回路は、前記表示形態に応じて、前記複数の前記画像データ保持回路の各々における前記画像データの取込順序及び読出順序、前記複数の前記補正データ記憶回路の各々における前記補正データの読出方向、及び、前記複数の前記データドライバの各々における前記補正画像データの前記取込方向、並びに、前記選択ドライバにおける前記走査方向を切り替えることを特徴とする請求項１３記載の発光装置。
前記補正データは、前記各画素の複数の特性に応じた個別の特性パラメータであることを特徴とする請求項９乃至１４のいずれかに記載の発光装置。
前記画素は、前記発光素子に供給する電流を制御する駆動制御素子、及び、前記駆動制御素子の制御端子に印加される電圧に対応する電荷を蓄積する容量素子を有する発光駆動回路を備え、
前記発光素子の一端と前記駆動制御素子の電流路との接点に接続される前記データ線に、所定の電圧を印加する電圧印加回路と、
前記電圧印加回路より前記接点に、前記データ線を介して前記駆動制御素子のしきい値を越える検出用電圧を印加した後の異なるタイミングで検出される、前記データ線の一端の複数の電圧値に基づいて、前記駆動制御素子のしきい値電圧に関連する第１の特性パラメータ、及び、前記発光駆動回路の電流増幅率に関連する第２の特性パラメータを取得する第１の特性パラメータ取得回路と、
前記第１及び第２の特性パラメータに基づいて補正した輝度測定用の画像データに応じて発光動作した前記画素の前記発光素子の発光輝度に基づいて、前記発光素子の発光電流効率に関連する第３の特性パラメータを取得する第２の特性パラメータ取得回路と、
を具備し、
前記補正データは、少なくとも、前記第１の特性パラメータ、前記第２の特性パラメータ、及び、前記第３の特性パラメータのいずれかを含むことを特徴とする請求項９乃至１５のいずれかに記載の発光装置。
請求項９乃至１６のいずれかに記載の発光装置が実装されてなることを特徴とする電子機器。
各々が発光素子を有する複数の画素が２次元配列された発光パネルに画像データに応じた画像情報を表示させる発光装置の駆動制御方法であって、
前記発光パネルの前記複数の画素の各々の特性に応じた補正データが、前記発光パネルの前記複数の画素が２次元配列された発光領域を分割して設定された複数の分割発光領域における前記各画素の配列位置に対応付けて所定のアドレスごとに格納され、所定数の前記アドレスに、前記所定数より多い数の前記画素に応じた前記補正データを格納した補正データ記憶回路から、前記補正データを、前記発光パネルにおける前記画像情報の表示形態に対応した読出順序で読み出す補正データ読出ステップと、
前記画像データと、読み出された前記補正データを個々に対応付けて、補正処理を行った補正画像データを生成する補正画像データ生成ステップと、
を含み、
少なくとも、補正データ読出ステップは、前記各アドレスを指定して前記補正データ記憶回路から前記補正データを読み出し、前記表示形態に応じて、前記補正データ記憶回路からの前記補正データの読出順序を切り替えることを特徴とする発光装置の駆動制御方法。
前記補正データ読出ステップは、
前記表示形態が前記発光パネルに正立画像を表示する通常表示モードの場合、及び、倒立画像を表示する上下反転表示モードの場合には、前記補正データ記憶回路に対して第１の読出順序で前記アドレスを指定して、前記補正データを読み出し、
少なくとも、前記表示形態が前記発光パネルに左右反転画像を表示する左右反転表示モードを含む場合には、前記補正データ記憶回路に対して、前記第１の読出順序に対して逆となる第２の読出順序で前記アドレスを指定して、前記補正データを読み出すことを特徴とする請求項１８記載の発光装置の駆動制御方法。
前記発光パネルにおいて、前記各画素は複数の行及び複数の行に沿って配列されており、
前記発光パネルの各行に配列された前記各画素を順次選択状態に設定する選択ステップと、
前記補正画像データに応じた前記階調信号を生成して、前記選択状態に設定された前記各画素に供給する階調信号供給ステップと、
を含み、
前記選択ステップは、前記表示形態が前記通常表示モード、又は、前記左右反転表示モードの場合には、前記各画素を第１の走査方向に順次選択状態に設定し、前記表示形態が前記上下反転表示モードを含む場合には、前記各画素を、前記第１の選択方向に対して反対方向となる第２の走査方向に順次選択状態に設定し、
前記階調信号供給ステップは、前記表示形態が前記通常表示モード、又は、前記上下反転表示モードの場合には、前記補正画像データを第１の取込方向に連続的に取り込み、前記画像情報を、前記左右反転表示を含む表示を行う場合には、前記補正画像データを、前記第１の取込方向に対して反対方向となる第２の取込方向に連続的に取り込むことを特徴とする請求項１９記載の発光装置の駆動制御方法。