KR101327019B1 - 표시 구동 장치, 표시 장치, 및 그 구동 제어 방법과 전자 기기 - Google Patents

표시 구동 장치, 표시 장치, 및 그 구동 제어 방법과 전자 기기 Download PDF

Info

Publication number
KR101327019B1
KR101327019B1 KR1020110099276A KR20110099276A KR101327019B1 KR 101327019 B1 KR101327019 B1 KR 101327019B1 KR 1020110099276 A KR1020110099276 A KR 1020110099276A KR 20110099276 A KR20110099276 A KR 20110099276A KR 101327019 B1 KR101327019 B1 KR 101327019B1
Authority
KR
South Korea
Prior art keywords
display
correction data
image data
correction
data
Prior art date
Application number
KR1020110099276A
Other languages
English (en)
Other versions
KR20120068682A (ko
Inventor
겐지 고바야시
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010220652A external-priority patent/JP2012078386A/ja
Priority claimed from JP2010220371A external-priority patent/JP2012078372A/ja
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20120068682A publication Critical patent/KR20120068682A/ko
Application granted granted Critical
Publication of KR101327019B1 publication Critical patent/KR101327019B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/068—Adjustment of display parameters for control of viewing angle adjustment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

복수의 화소가 배열된 표시 패널의 표시 영역에 화상 정보를 표시시키는 표시 구동 장치는 보정 데이터 기억 회로, 데이터 판독 제어 회로, 및 화상 데이터 보정 회로를 구비한다.
보정 데이터 기억 회로는 복수의 화소의 각각의 특성에 따른 복수의 보정 데이터를, 표시 패널에 있어서의 각 화소의 배열 위치에 대응지어 격납하고 있다.
데이터 판독 제어 회로는 보정 데이터 기억 회로에 격납되어 있는 복수의 보정 데이터의 판독 순서를, 표시 영역에 대한 화상 정보의 방향이 서로 다른 복수의 표시 형태 중의 어느 하나의, 외부에서 설정되는 표시 형태에 대응한 순서로 설정하고, 설정한 판독 순서로 보정 데이터 기억 회로로부터 보정 데이터를 판독한다.
화상 데이터 보정 회로는 화상 데이터와, 보정 데이터 기억 회로로부터 판독된 복수의 보정 데이터의 각각을 대응짓고, 화상 데이터를 대응하는 보정 데이터에서 보정 처리를 실행한 보정 화상 데이터를 생성한다.

Description

표시 구동 장치, 표시 장치, 및 그 구동 제어 방법과 전자 기기{DISPLAY DRIVE DEVICE, DISPLAY DEVICE, DRIVING CONTROL METHOD THEREOF, AND ELECTRONIC DEVICE}
본 발명은 표시 구동 장치, 이 표시 구동 장치를 구비한 표시 장치 및 그 구동 제어 방법과 이 표시 장치를 구비한 전자 기기에 관한 것이다.
최근, 액정 표시 장치에 연이은 차세대의 표시 디바이스로서, 발광 소자를 매트릭스형상으로 배열한 표시 패널(화소 어레이)을 구비한 발광소자형의 표시 장치가 주목받고 있다. 이러한 발광 소자로서는, 예를 들면 유기 전계 발광 소자(유기 EL 소자)나 무기 전계 발광 소자(무기 EL 소자), 발광 다이오드(LED) 등과 같은 전류 구동형의 발광 소자가 알려져 있다.
액티브 매트릭스형의 구동 방식을 적용한 발광소자형의 표시 장치에 있어서는, 주지의 액정 표시 장치에 비해, 표시 응답 속도가 빠르고, 또 시야각 의존성도 거의 없고, 고휘도/고(高)콘트라스트화, 표시 화질의 고세밀화 등이 가능하다고 하는 뛰어난 표시 특성을 갖고 있다. 발광소자형의 표시 장치는 액정 표시 장치와 같이 백라이트나 도광판을 필요로 하지 않으므로, 한층 더 박(薄)형 경량화가 가능하다고 하는 극히 우위한 특징을 갖고 있다. 그 때문에, 향후 여러 가지의 전자 기기로의 적용이 기대되고 있다.
이러한 발광소자형의 표시 장치로서, 예를 들면, 일본국 특개평8-330600호 공보에 기재된 바와 같은 유기EL 디스플레이 장치가 알려져 있다. 이 유기EL 디스플레이 장치에서는, 발광 소자로서의 유기 EL 소자에 전류를 흘리는 전류제어용 박막 트랜지스터와, 이 전류제어용 박막 트랜지스터의 게이트에 화상 데이터에 따른 전압 신호를 공급하기 위한 스위칭을 실행하는 스위치용 박막 트랜지스터를 갖는 회로가 화소마다 설치되어 있다.
이러한 유기EL 디스플레이 장치에 있어서는, 각 화소의 박막 트랜지스터의 전기적 특성의 경시적인 변화나 편차, 유기 EL 소자의 발광 특성의 편차나 경시적인 변화가 생기는 일이 있다.
덧붙여, 예를 들면 디지털 비디오 카메라나 휴대전화기, PC 등의 일부의 전자 기기에 있어서는, 기기 본체에 대해 부착 각도나 방향을 자유롭게 변화시킬 수 있고, 표시 패널의 표시 형태를 좌우 반전 표시나 상하 반전 표시 등의 여러 가지의 표시 형태로 변화시키는 가동식 (가변 각도식(variable angle type))이나 회전식의 표시 패널을 탑재한 것이나, 또한 동화상 재생을 실행하는 경우에 2배 속도 표시 등의 고속 표시를 가능하게 한 것이 있다.
이러한 전자 기기에 있어서, 기억 회로에 기억된 각 화소에 대한 보정 데이터에 의해서 상술한 바와 같은 각 화소의 박막 트랜지스터의 전기적 특성의 변화나 편차, 발광 소자의 발광 특성의 변화나 편차를 보상하도록 보정할 경우에, 표시 패널을 여러 가지의 표시 형태로 바꾸었을 때나 상기 고속 표시에 대응해서, 보정 데이터에 의한 상기의 보정 동작을 비교적 단시간으로 실행하도록 하는 것이 곤란했다.
본 발명은 화상 정보를 표시 패널에 표시시키는 표시 구동 장치, 표시 장치, 및 그 구동 제어 방법에 있어서, 표시 패널에 표시하는 화상 정보의 표시 형태를 여러 가지로 전환할 경우나 2배 속도 표시 등의 고속 표시를 실행할 경우라도, 표시 패널의 각 화소에 공급하는 화상 데이터를 각 화소의 특성에 대응한 보정 데이터에 의해서 양호하게 보정하고, 양호한 화질을 얻을 수 있는 이점을 갖는다.
상기 이점을 얻기 위한, 본 발명의 표시 구동 장치는, 복수의 화소가 배열된 표시 패널의 표시 영역에 화상 데이터에 따른 화상 정보를 표시시키는 표시 구동 장치로서,
상기 복수의 화소의 각각의 특성에 따른 복수의 보정 데이터를, 상기 표시 패널에 있어서의 상기 각 화소의 배열 위치에 대응지어 격납하고 있는, 적어도 하나의 보정 데이터 기억 회로와,
상기 보정 데이터 기억 회로에 격납되어 있는 상기 복수의 보정 데이터의 판독 순서를, 상기 표시 영역에 대한 상기 화상 정보의 방향이 서로 다른 복수의 표시 형태 중의 어느 하나의, 외부에서 설정되는 상기 표시 형태에 대응한 순서로 설정하고, 상기 설정한 판독 순서로 상기 보정 데이터 기억 회로로부터 상기 보정 데이터를 판독하는 데이터 판독 제어 회로와,
상기 화상 데이터와, 상기 데이터 판독 제어 회로에 의해 판독된 상기 복수의 보정 데이터의 각각을 대응짓고, 상기 화상 데이터를 대응하는 상기 보정 데이터에서 보정 처리를 실행한 보정 화상 데이터를 생성하는 화상 데이터 보정 회로를 구비한다.
상기 이점을 얻기 위한, 본 발명의 표시 장치는, 화상 데이터에 따른 화상 정보를 표시하는 표시 장치로서,
복수의 화소가 배열된 표시 영역을 갖는 표시 패널과,
상기 표시 패널의 상기 표시 영역에 상기 화상 정보를 표시시키는 표시 구동 장치를 갖고,
상기 표시 구동 장치는,
상기 복수의 화소의 각각의 특성에 따른 복수의 보정 데이터를, 상기 표시 패널에 있어서의 상기 각 화소의 배열 위치에 대응지어 격납하고 있는, 적어도 하나의 보정 데이터 기억 회로와,
상기 보정 데이터 기억 회로에 격납되어 있는 상기 복수의 보정 데이터의 판독 순서를, 상기 표시 영역에 대한 상기 화상 정보의 방향이 서로 다른 복수의 표시 형태 중의 어느 하나의, 외부에서 설정되는 상기 표시 형태에 대응한 순서로 설정하고, 상기 설정한 판독 순서로 상기 보정 데이터 기억 회로로부터 상기 보정 데이터를 판독하는 데이터 판독 제어 회로와,
상기 화상 데이터와, 상기 데이터 판독 제어 회로에 의해 판독된 상기 복수의 보정 데이터를 대응짓고, 상기 화상 데이터를 대응하는 상기 보정 데이터에서 보정 처리를 실행한 보정 화상 데이터를 생성하는 화상 데이터 보정 회로를 구비한다.
상기 이점을 얻기 위한, 본 발명의 표시 장치의 구동 제어 방법은, 복수의 화소가 배열된 표시 패널의 표시 영역에 화상 데이터에 따른 화상 정보를 표시시키는 표시 장치의 구동 제어 방법으로서,
상기 복수의 화소의 각각의 특성에 따른 복수의 보정 데이터가 격납된, 적어도 하나의 보정 데이터 기억 회로로부터 상기 각 보정 데이터를 판독하는 판독 순서를, 상기 표시 영역에 대한 상기 화상 정보의 방향이 서로 다른 복수의 표시 형태 중의 어느 하나의, 외부에서 설정되는 상기 표시 형태에 대응한 순서로 설정하고,
상기 보정 데이터 기억 회로로부터 상기 각 보정 데이터를, 설정된 상기 판독 순서로 판독하고,
상기 화상 데이터와, 판독된 상기 각 보정 데이터를 대응짓고, 상기 화상 데이터를 대응하는 상기 보정 데이터에서 보정 처리를 실행한 보정 화상 데이터를 생성하고,
상기 표시 패널에 상기 보정 화상 데이터에 따른 계조 신호를 공급하고, 상기 표시 패널에 상기 화상 정보를 상기 표시 형태로 표시시킨다.
본 실시형태에 의하면, 예를 들면 표시 장치의 외부로부터 입력되는 표시 전환 신호(예를 들면, 표시 장치의 회전 각도나 방향, 또는 사용자에 의한 화상 표시의 전환 조작 등에 의거하는 신호)에 따라, 컨트롤러 내부에 있어서의 보정 데이터의 판독 방향, 및 데이터 드라이버에 있어서의 보정 화상 데이터의 획득 방향, 및 선택 드라이버에 있어서의 행선택 방향을 적절히 전환하는 간이한 수법(보정 데이터의 메모리 관리 방법을 포함하는 표시 장치의 표시 구동 방법)을 이용해서, 표시 패널에 표시하는 화상 정보를 여러 가지의 표시 형태(표시 패턴)이며, 또한 2배 속도 표시 등의 동화상 재생에 적합한 고속이며 또한 양호한 화질의 표시 구동을 실현할 수 있다.
본 실시형태에 의하면, 표시 패널의 각 화소에 기입되는 화상 데이터에 대해, 각 화소의 임계값 전압의 변동, 및 전류 증폭률의 편차를 보상하는 보정 처리를 실시할 수 있으므로, 각 화소의 특성 변화나 특성의 편차의 상태에 관계없이, 화상 데이터에 따른 본래의 휘도 계조로 발광 소자(유기 EL 소자)를 발광 동작시킬 수 있고, 양호한 발광 특성 및 균일한 화질을 갖는 액티브 유기 EL 구동 시스템을 실현할 수 있다.
도 1은 본 발명에 관한 표시 장치의 개략 구성도이다.
도 2는 표시 장치에 적용되는 데이터 드라이버의 일례를 나타내는 개략 블록도이다.
도 3은 본 발명에 관한 표시 장치의 제 1 실시형태를 나타내는 개략 블록도이다.
도 4는 제 1 실시형태에 관한 표시 패널에 적용되는 화소의 일례를 나타내는 회로 구성도이다.
도 5는 제 1 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 통상 표시하는 통상 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 6은 제 1 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 7은 제 1 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 8은 제 1 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 반전 표시하는 좌우 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 9는 제 1 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 10은 제 1 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 11은 제 1 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 상하 반전 표시하는 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 12는 제 1 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 13은 제 1 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 14는 제 1 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 상하 반전 표시하는 좌우 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 15는 제 1 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 16은 제 1 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 17은 본 발명에 관한 표시 장치의 제 2 실시형태를 나타내는 개략 블록도이다.
도 18은 제 2 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 통상 표시하는 통상 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 19는 제 2 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 20은 제 2 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 21은 제 2 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 반전 표시하는 좌우 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 22는 제 2 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 23은 제 2 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 24는 제 2 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 상하 반전 표시하는 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 25는 제 2 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 26은 제 2 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 27은 제 2 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 상하 반전 표시하는 좌우 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 28은 제 2 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 29는 제 2 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 30은 본 발명에 관한 표시 장치의 제 3 실시형태를 나타내는 개략 블록도이다.
도 31은 제 3 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 통상 표시하는 통상 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 32는 제 3 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 33은 제 3 실시형태에 관한 보정 데이터 기억 회로에 있어서의 보정 데이터의 격납 이미지를 나타내는 개념도이다.
도 34는 제 3 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 보정 데이터 기억 회로로부터의 보정 데이터의 판독 방법을 나타내는 동작 타이밍도이다.
도 35는 제 3 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 대응 관계를 나타내는 개념도이다.
도 36은 제 3 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 반전 표시하는 좌우 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 37은 제 3 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 38은 제 3 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 보정 데이터 기억 회로로부터의 보정 데이터의 판독 방법을 나타내는 동작 타이밍도이다.
도 39는 제 3 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 대응 관계를 나타내는 개념도이다.
도 40은 제 3 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 상하 반전 표시하는 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 41은 제 3 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 42는 제 3 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 43은 제 3 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 상하 반전 표시하는 좌우 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 44는 제 3 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시하는 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 45는 제 3 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시하는 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 46은 본 발명에 관한 표시 장치의 구체예에 적용되는 데이터 드라이버의 일례를 나타내는 개략 블록도이다.
도 47은 본 발명의 구체예에 관한 데이터 드라이버의 주요부 구성예를 나타내는 개략 회로 구성도이다.
도 48은 본 발명의 구체예에 관한 데이터 드라이버에 적용되는 디지털-아날로그 변환 회로(DAC) 및 아날로그-디지털 변환 회로(ADC)의 입출력 특성을 나타내는 도면이다.
도 49는 본 발명의 구체예에 관한 표시 장치에 적용되는 컨트롤러의 화상 데이터 보정 기능을 나타내는 기능 블록도이다.
도 50은 본 발명의 구체예에 관한 표시 장치에 적용되는 화소의 일례를 나타내는 회로 구성도이다.
도 51은 본 발명의 구체예에 관한 발광 구동 회로를 적용한 화소에 있어서의 화상 데이터의 기입시의 동작 상태도이다.
도 52는 본 발명의 구체예에 관한 발광 구동 회로를 적용한 화소에 있어서의 기입 동작시의 전압-전류 특성을 나타내는 도면이다.
도 53은 본 발명의 구체예에 관한 특성 파라미터 취득 동작에 적용되는 수법(오토 제로법(auto-zero method))에 있어서의 데이터 라인 전압의 변화를 나타내는 도면이다.
도 54는 본 발명의 구체예에 관한 표시 장치에 있어서의 특성 파라미터 취득 동작을 나타내는 타이밍 차트(그 1)이다.
도 55는 본 발명의 구체예에 관한 표시 장치에 있어서의 검출용 전압 인가 동작을 나타내는 동작 개념도이다.
도 56은 본 발명의 구체예에 관한 표시 장치에 있어서의 자연 완화 동작을 나타내는 동작 개념도이다.
도 57은 본 발명의 구체예에 관한 표시 장치에 있어서의 데이터 라인 전압 검출 동작을 나타내는 동작 개념도이다.
도 58은 본 발명의 구체예에 관한 표시 장치에 있어서의 검출 데이터 송출 동작을 나타내는 동작 개념도이다.
도 59는 본 발명의 구체예에 관한 표시 장치에 있어서의 보정 데이터 산출 동작을 나타내는 기능 블록도이다.
도 60은 본 발명의 구체예에 관한 표시 장치에 있어서의 특성 파라미터 취득 동작을 나타내는 타이밍 차트(그 2)이다.
도 61은 본 발명의 구체예에 관한 표시 장치에 있어서의 휘도 측정용의 화상 데이터의 생성 동작을 나타내는 기능 블록도이다.
도 62는 본 발명의 구체예에 관한 표시 장치에 있어서의 휘도 측정용의 화상 데이터의 기입 동작을 나타내는 동작 개념도이다.
도 63은 본 발명의 구체예에 관한 표시 장치에 있어서의 휘도 측정용의 발광 동작을 나타내는 동작 개념도이다.
도 64는 본 발명의 구체예에 관한 보정 데이터 산출 동작을 나타내는 기능 블록도(그 2)이다.
도 65는 본 발명의 구체예에 관한 표시 장치에 있어서의 발광 동작을 나타내는 타이밍 차트이다.
도 66은 본 발명의 구체예에 관한 표시 장치에 있어서의 화상 데이터의 보정 동작을 나타내는 기능 블록도이다.
도 67은 본 발명의 구체예에 관한 표시 장치에 있어서의 보정 후의 화상 데이터의 기입 동작을 나타내는 동작 개념도이다.
도 68은 본 발명의 구체예에 관한 표시 장치에 있어서의 발광 동작을 나타내는 동작 개념도이다.
도 69는 본 발명에 관한 표시 장치를 적용한 디지털 비디오 카메라의 구성예를 나타내는 사시도이다.
도 70은 본 발명에 관한 표시 장치를 적용한 PC의 구성예를 나타내는 사시도이다.
도 71은 본 발명에 관한 표시 장치를 적용한 휴대전화기의 구성예를 나타내는 사시도이다.
이하, 본 발명에 관한 표시 구동 장치, 표시 장치 및 그 구동 제어 방법과 전자 기기에 대해, 실시형태를 나타내서 자세하게 설명한다.
<제 1 실시형태>
우선, 본 발명에 관한 표시 구동 장치를 구비한 표시 장치의 개략 구성에 대해, 도면을 참조해서 설명한다.
(표시 장치)
도 1은 본 발명에 관한 표시 장치의 개략 구성도이다.
도 1에 나타내는 바와 같이, 표시 장치(100)는 개략, 표시 패널(발광 패널)(110)과, 선택 드라이버(120)와, 전원 드라이버(130)와, 데이터 드라이버(140)와, 컨트롤러(150)와, 표시 신호 생성 회로(160)를 구비하고 있다.
선택 드라이버(120)와 데이터 드라이버(140)와 컨트롤러(150)는 본 발명에 있어서의 표시 구동 장치에 대응한다.
표시 패널(110)은 도 1에 나타내는 바와 같이, 행방향(도면 좌우방향) 및 열방향(도면 상하방향)으로 복수의 화소 PIX가 2차원 배열(예를 들면 p행×q열; p, q는 플러스의 정수)된 발광 영역(표시 영역)과, 각각 행방향으로 배열된 화소 PIX에 접속하도록 배치된 복수의 선택 라인 Ls 및 복수의 전원 라인 La와, 전체 화소 PIX에 공통으로 설치된 공통 전극 Ec와, 열방향으로 배열된 화소 PIX에 접속하도록 배치된 복수의 데이터 라인 Ld를 갖고 있다.
화소 PIX는 후술하는 바와 같이, 전류 구동형의 발광 소자와, 해당 발광 소자를 발광 구동하기 위한 전류를 생성하는 발광 구동 회로를 구비하고 있다.
선택 드라이버(120)는 상기의 표시 패널(110)에 행방향으로 배치된 각 선택 라인 Ls에 접속되어 있다.
선택 드라이버(120)는 후술하는 컨트롤러(150)로부터 공급되는 선택 제어 신호에 의거해서, 각 행의 선택 라인 Ls에 소정의 타이밍으로 소정의 전압 레벨(선택 레벨 또는 비선택 레벨)의 선택 신호 Ssel을 순차 인가하고, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
이와 같은 선택 드라이버(120)로서는 예를 들면, 시프트 레지스터(shift register)와 출력 회로를 구비한 구성이 적용된다.
시프트 레지스터는 컨트롤러(150)로부터 공급되는 선택 제어 신호(주사 클록 신호, 주사 스타트 신호)에 의거해서, 각 행의 선택 라인 Ls에 대응하는 시프트 신호를 순차 출력한다. 출력 회로는 시프트 레지스터로부터의 시프트 신호를 소정의 신호 레벨(선택 레벨; 예를 들면 하이 레벨(high level))로 변환하고, 컨트롤러 (150)로부터 공급되는 선택 제어 신호(출력 인에이블(enable) 신호)에 의거해서, 각 행의 선택 라인 Ls에 선택 신호 Ssel로서 순차 출력한다.
또한, 본 실시형태에 적용되는 선택 드라이버(120)에 있어서는, 컨트롤러 (150)로부터 공급되는 선택 제어 신호(시프트 전환 신호)에 의거해서, 시프트 레지스터에 있어서의 시프트 신호의 출력 순서(시프트 방향)가 순방향 또는 역방향으로 전환 제어되도록 구성되어 있다.
이것에 의해, 선택 드라이버(120)는 선택 신호 Ssel을, 표시 패널(110)의 1행째의 선택 라인 Ls로부터 최종행째의 선택 라인 Ls방향의 순방향으로 순차 출력하는 상태와, 최종행째의 선택 라인 Ls로부터 1행째의 선택 라인 Ls방향의 역방향으로 순차 출력하는 상태로 전환 설정된다. 선택 드라이버(120)에 있어서의 선택 신호 Ss디의 구체적인 출력 제어에 대해서는 후술한다.
전원 드라이버(130)는 표시 패널(110)의 행방향으로 배치된 각 전원 라인 La에 접속되어 있다.
전원 드라이버(130)는 후술하는 컨트롤러(150)로부터 공급되는 전원 제어 신호(예를 들면 출력 제어 신호)에 의거해서, 각 행의 전원 라인 La에 소정의 타이밍으로 소정의 전압 레벨(발광 레벨 및 비(非)발광 레벨)의 전원 전압 Vsa를 인가한다.
데이터 드라이버(140)는 표시 패널(110)의 열방향으로 배치된 각 데이터 라인 Ld에 접속되어 있다.
데이터 드라이버(140)는 후술하는 컨트롤러(150)로부터 공급되는 데이터 제어 신호에 의거해서, 표시 동작(발광 동작)시에, 화상 데이터에 따른 계조 신호(계조 전압 Vdata)을 생성하고, 각 데이터 라인 Ld를 통해 화소 PIX에 공급한다.
도 2는 표시 장치에 적용되는 데이터 드라이버의 일례를 나타내는 개략 블록도이다.
데이터 드라이버(140)는 예를 들면 도 2에 나타내는 바와 같이, 개략, 시프트 레지스터 회로(141)와, 데이터 레지스터 회로(142)와, 데이터 래치(latch) 회로 (143)와, D/A 컨버터(144)와, 출력 회로(145)를 구비하고 있다.
시프트 레지스터 회로(141)는 컨트롤러(150)로부터 공급되는 데이터 제어 신호(시프트 클록 신호 CLK, 샘플링 스타트 신호 STR)에 의거해서, 시프트 신호를 생성하고, 데이터 레지스터 회로(142)로 순차 출력한다.
데이터 레지스터 회로(142)는 상술한 표시 패널(110)에 배열된 화소 PIX의 열 수 (q)분의 레지스터를 구비하고, 시프트 레지스터 회로(141)로부터 공급되는 시프트 신호의 입력 타이밍에 의거해서, 컨트롤러(150)로부터 공급되는 1행분의 보정 화상 데이터 D1∼Dq를 순차 획득한다(fetch). 여기서, 화상 데이터 D1∼Dq는 디지털 신호의 시리얼 데이터이다.
데이터 래치 회로(143)는 데이터 제어 신호(데이터 래치 펄스 신호 LP)에 의거해서, 데이터 레지스터 회로(142)에 획득된 1행분의 보정 화상 데이터 D1∼Dq를 홀딩한다.
D/A 컨버터(144)는 전원 공급 수단으로부터 공급되는 계조 기준 전압 V0∼VX에 의거해서, 디지털 신호의 보정 화상 데이터 D1∼Dq를 아날로그 신호 전압 Vpix로 변환한다.
출력 회로(145)는 아날로그 신호 전압 Vpix로 변환된 보정 화상 데이터 D1∼Dq를 소정의 신호 레벨의 계조 전압 Vdata로 변환하고, 컨트롤러(150)로부터 공급되는 데이터 제어 신호(출력 인에이블 신호 OE)에 의거해서, 각 열의 데이터 라인 Ld로 일제히 출력한다.
또한, 본 실시형태에 적용되는 데이터 드라이버(140)에 있어서는, 컨트롤러 (150)로부터 공급되는 데이터 제어 신호(시프트 전환 신호)에 의거해서, 시프트 레지스터 회로(141)에 있어서의 시프트 신호의 출력 순서(시프트 방향)가 순방향 또는 역방향으로 전환 제어되도록 구성되어 있다. 이것에 의해, 데이터 드라이버 (140)는 데이터 레지스터 회로(142)에 있어서 보정 화상 데이터 D1∼Dq를, 표시 패널(110)의 1열째의 데이터 라인 Ld로부터 최종열의 데이터 라인 Ld 방향의 순방향으로 순차 획득하는 상태와, 최종열째의 데이터 라인 Ld로부터 1열째의 데이터 라인 Ld 방향의 역방향으로 순차 획득하는 상태로 전환 설정된다.
데이터 드라이버(140)에 있어서의 보정 화상 데이터 D1∼Dq의 구체적인 획득 제어에 대해서는 후술한다.
또한, 여기서는 데이터 드라이버(140)는 표시 패널(110)의 표시 동작시에, 보정 화상 데이터를 획득하고, 해당 보정 화상 데이터에 따른 계조 신호(계조 전압 Vdata)를 생성하고, 각 데이터 라인 Ld로 출력하는 데이터 드라이버 기능을 갖는 경우에 대해 설명했다. 그렇지만, 본 발명은 이 구성에 한정되는 것이 아니다.
본 실시형태에 적용 가능한 데이터 드라이버(140)는 후술하는 구체예에 나타내는 바와 같이, 화상 데이터를 화소 PIX의 특성에 따라 보정하기 위한 보정 데이터(특성 파라미터)의 취득시에, 화소 PIX의 특성에 관한 전압 성분(검출 전압)을 추출하는 전압 검출 기능을 더 갖는 것이라도 좋다.
컨트롤러(150)는 상술한 선택 드라이버(120), 전원 드라이버(130) 및 데이터 드라이버(140)의 동작 상태를 제어하기 위한 선택 제어 신호 및 전원 제어 신호, 데이터 제어 신호를 생성해서 공급하는 기능(드라이버 제어 기능)을 구비하고 있다.
본 실시형태에 관한 컨트롤러(150)는 각 화소 PIX의 특성에 따른 보정 데이터를 이용해서 화상 데이터를 보정하고, 보정 화상 데이터로서 데이터 드라이버 (140)로 출력하는 기능(화상 데이터 보정 기능)을 구비하고 있다.
덧붙여서, 본 실시형태에 관한 컨트롤러(150)는 표시 패널(110)에 있어서의 화상 정보의 표시 형태(표시 패턴)에 따라, 각 기억 회로(후술하는 화상 데이터 홀딩 회로, 보정 데이터 격납 회로 및 보정 데이터 기억 회로)에 있어서의 화상 데이터 및 보정 데이터의 획득하고, 기입하고, 판독의 각 동작을 관리하는 기능(메모리 관리 기능)을 구비하고 있다.
컨트롤러(150)의 드라이버 제어 기능은, 예를 들면 영상 엔진 모듈 등의 표시 신호 생성 회로(160)로부터 공급되는 타이밍 신호에 의거해서, 상술한 선택 제어 신호 및 전원 제어 신호, 데이터 제어 신호를 생성하고, 각각 선택 드라이버 (120) 및 전원 드라이버(130), 데이터 드라이버(140)에 개별로 공급한다.
이것에 의해, 컨트롤러(150)는 각 드라이버의 동작 상태를 제어하고, 소정의 타이밍으로, 표시 패널(110)에 배열된 각 화소 PIX로의 계조 신호의 기입 동작, 및 각 화소 PIX의 발광 동작을 실행하고, 화상 데이터에 의거하는 소정의 화상 정보를 표시 패널(110)에 표시시킨다.
도 3은 본 발명에 관한 표시 장치의 제 1 실시형태를 나타내는 개략 블록도이다.
도 3에 있어서는, 컨트롤러에 있어서의 본 실시형태에 특유의 화상 데이터 보정 기능과 메모리 관리 기능을 실현하기 위한 구성을 나타내고, 상술한 드라이버 제어 기능을 실현하기 위한 구성을 생략했다.
도 3에 있어서는 편의적으로, 각 기능 블록간의 데이터나 신호의 흐름을 모두 실선의 화살표로 나타냈지만, 실제로는 후술하는 바와 같이, 컨트롤러(150)의 동작 상태에 따라 이들 중 어느 것의 데이터의 흐름이 유효해진다. 여기서, 도면중의 얇은 선 화살표는 데이터 판독 제어 회로(156)로부터의 제어 신호를 나타내고, 두꺼운 선 화살표는 각종 데이터의 흐름을 나타낸다.
컨트롤러(150)는 예를 들면 도 3에 나타내는 바와 같이, 화상 데이터 홀딩 회로(151)와, 보정 데이터 격납 회로(152)와, 보정 데이터 기억 회로(153)와, 화상 데이터 보정 회로(154)와, 드라이버 전송 회로(155)와, 데이터 판독 제어 회로 (156)를 구비하고 있다.
화상 데이터 홀딩 회로(151)는 표시 패널(110)에 표시되는 화상 정보의 1화면분의, 표시 패널(110)에 배열된 복수의 화소 PIX에 대응하는 기억 영역을 갖는 1 또는 복수의 FIFO(First-In/First-out; 선입 선출) 메모리를 구비한 구성을 갖고 있다.
본 실시형태에 있어서는 도 3에 나타내는 바와 같이, 화상 데이터 홀딩 회로(151)는 2조의 FIFO 메모리(151a, 151b)를 병렬로 접속한 구성을 갖고 있다.
이 2조의 FIFO 메모리(151a, 151b)의 입력측에는 전환 접점 PSi가 설치되고, 출력측에는 전환 접점 PSo가 설치되어 있다.
전환 접점 PSi 및 PSo는 동기(同期)해서 전환 제어된다. 즉, 전환 접점 PSi에 의해 FIFO 메모리(151a, 151b)의 한쪽측에 입력 경로가 설정되어 있는 경우에는, 전환 접점 PSo에 의해 FIFO 메모리(151a, 151b)의 다른쪽측에 출력 경로가 설정된다.
이것에 의해, (ⅰ) 후술하는 표시 신호 생성 회로(160)로부터 시리얼 데이터로서 공급되는 화상 데이터를, 전환 접점 PSi를 통해 한쪽측의 FIFO 메모리(151a, 151b)에 순차 획득해서 1화면분의 화상 데이터를 홀딩하는 동작과, (ⅱ) 다른쪽측의 FIFO 메모리(151a, 151b)에 홀딩한 화상 데이터를 전환 접점 PSo를 통해 순차 판독하고, 후술하는 화상 데이터 보정 회로(154)에 공급하는 동작이 병행되어 실행된다.
이와 같은 동작을 2조의 FIFO 메모리(151a, 151b)에서 교대로 반복 실행하는 것에 의해, 화상 데이터가 1화면분씩 연속적으로 획득된다.
본 실시형태에 있어서는, 화상 데이터 홀딩 회로(151)로서 2조(또는, 복수)의 FIFO 메모리(151a, 151b)를 병렬로 접속한 구성을 나타냈다. 이것은 상술한 바와 같이, FIFO 메모리(151a, 151b) 중, 한쪽측에 화상 데이터를 획득해서 홀딩하는 동작과, 다른쪽측에 홀딩된 화상 데이터를 순차 판독하는 동작을 병행해서 실행하는 것에 의해, 화상 정보의 2배 속도 표시 동작 등에 대응 가능하도록 고려한 것이다. 따라서, 본 실시형태는 표시 패널(110)에 표시되는 화상 정보가 동화상과 같은 움직임이 있을 경우에 유효한 구성을 갖고 있다.
표시 패널(110)에 표시되는 화상 정보가 정지 화상이나 문자 정보 등과 같이 움직임이 없을 경우에는, 화상 데이터 홀딩 회로(151)로서 FIFO 메모리를 1개만 구비한 구성을 갖는 것이라도 좋다.
보정 데이터 격납 회로(152)는 불휘발성 메모리를 갖는다. 예를 들면, 표시 장치(100)의 표시 구동 동작에 앞서, 미리 표시 패널(110)에 배열된 각 화소 PIX의 특성에 따른 보정 데이터가 취득되고, 이 보정 데이터가 보정 데이터 격납 회로 (152)의 각 화소 PIX 위치에 대응하는 어드레스에 격납(기억)되어 있다. 즉, 보정 데이터 격납 회로(152)에는 표시 패널(110)에 표시되는 화상 정보 1화면분의 각 화소 PIX에 대응하는 보정 데이터가 개별로 격납되어 있다.
보정 데이터의 취득 방법에 대해서는 후술한다.
보정 데이터 기억 회로(153)는 휘발성 메모리를 갖는다. 보정 데이터 기억 회로(153)는 상기 보정 데이터 격납 회로(152)에 격납된 보정 데이터의 전부, 또는 일부를 미리 판독해서 일시 보존한다.
그리고, 후술하는 화상 데이터의 보정 처리시에, 해당 보정 데이터가 적절히 판독되어 이용된다.
또한, 보정 데이터 격납 회로(152)를 구비하지 않고, 예를 들면 보정 데이터 기억 회로(153)가 불휘발성 메모리를 갖고, 취득된 보정 데이터가 보정 데이터 기억 회로(153)에 직접 보존되는 구성이라도 좋다.
화상 데이터 보정 회로(154)는 화상 데이터 홀딩 회로(151)를 통해 화상 데이터를 획득하고, 보정 데이터 기억 회로(153)로부터 표시 패널(110)의 각 화소 PIX의 특성에 따른 보정 데이터를 판독하고, 화상 데이터에 대해 보정 데이터를 이용해서 보정 처리를 실행한 보정 화상 데이터를 생성한다.
또한, 화상 데이터의 보정 방법에 대해서는 후술한다.
드라이버 전송 회로(155)는 화상 데이터 보정 회로(154)에 있어서 보정 처리되어 생성된 화상 데이터(보정 화상 데이터)를, 소정의 타이밍으로 데이터 드라이버(140)에 전송한다.
여기서, 1행분의 보정 화상 데이터(도 2중에서는, D1∼Dq라고 표기)는 데이터 드라이버(140)에 있어서의 시프트 레지스터 회로(141)로부터 데이터 레지스터 회로(142)로의 시프트 신호의 입력 타이밍에 동기해서, 드라이버 전송 회로(155)로부터 시리얼 데이터로서 출력된다.
데이터 드라이버(140)는 도 2에 나타낸 바와 같이, 이 1행분의 시리얼 데이터의 보정 화상 데이터 D1∼Dq를 데이터 레지스터 회로(142)에 의해 순차 획득하고, 데이터 래치 회로(143)에 홀딩한다.
데이터 판독 제어 회로(156)는 상술한 화상 데이터 홀딩 회로(151)에 있어서의 화상 데이터의 획득 동작, 보정 데이터 격납 회로(152) 및 보정 데이터 기억 회로(153)에 있어서의 보정 데이터의 읽기쓰기(기입, 판독) 동작, 및 후술하는 화상 데이터 보정 회로(154)에 있어서의 화상 데이터의 보정 처리, 및 드라이버 전송 회로(155)에 있어서의 보정 후의 화상 데이터 데이터 드라이버(140)로의 전송 처리의 각 동작을 제어한다.
또한, 데이터 판독 제어 회로(156)에 있어서의 구체적인 동작 제어에 대해서는 후술한다.
또한, 도 3에 있어서는 데이터 판독 제어 회로(156)내에 데이터 버스(data bus)를 구비하고, 화상 데이터 홀딩 회로(151)로부터 판독되고, 화상 데이터 보정 회로(154)로 송출되는 화상 데이터, 또 보정 데이터 격납 회로(152)로부터 판독되고, 보정 데이터 기억 회로(153)에 기입되는 보정 데이터, 및 보정 데이터 기억 회로(153)로부터 판독되고, 화상 데이터 보정 회로(154)로 송출되는 보정 데이터가, 데이터 판독 제어 회로(156)를 일단 경유하는 구성으로 해서 나타냈다. 그렇지만, 본 발명은 이 구성에 한정되는 것이 아니다.
화상 데이터 홀딩 회로(151)로부터 판독된 화상 데이터가, 직접 화상 데이터 보정 회로(154)로 송출되는 것이라도 좋다. 보정 데이터 격납 회로(152)로부터 판독된 보정 데이터가, 직접 보정 데이터 기억 회로(153)에 기입되는 것이라도 좋다. 보정 데이터 기억 회로(153)로부터 판독된 보정 데이터가, 화상 데이터 보정 회로 (154)로 직접 송출되는 것이라도 좋다.
도 3에 있어서는, 본 실시형태에 특유의 화상 데이터 보정 기능과 메모리 관리 기능을 실현하기 위한 구성을 주로 나타내고, 상술한 드라이버 제어 기능에 관한 부분의 도시를 생략했다. 이 드라이버 제어 기능은 주지의 타이밍 신호 생성 회로 등을 이용해서 실현된다.
본 실시형태에 있어서는 드라이버 제어 기능, 화상 데이터 보정 기능 및 메모리 관리 기능을 단일의 컨트롤러(150)내에 구비하는 구성으로 했다. 그러나, 본 발명은 이 구성에 한정되는 것이 아니다.
본 발명에 관한 표시 장치(100)는 드라이버 제어 기능과 화상 데이터 보정 기능과 메모리 관리 기능의 적어도 어느 하나, 또는 각 기능의 예를 들면 일부가 컨트롤러(150)와는 별개로 설치되어 있는 것이라도 좋다. 메모리 관리 기능에 의해 관리되는, 예를 들면 보정 데이터 격납 회로(152) 및 보정 데이터 기억 회로 (153)는 컨트롤러(150)의 외부에 설치되는 독립한 기억 장치라도 좋다.
표시 신호 생성 회로(160)는 표시 장치(100)의 외부로부터 공급되는 영상 신호로부터 휘도 계조 신호 성분을 추출하고, 해당 휘도 계조 신호 성분을 디지털 신호의 시리얼 데이터로서 형성하고, 화상 데이터로서 컨트롤러(150)(화상 데이터 홀딩 회로(151))에 공급한다. 표시 신호 생성 회로(160)로부터 공급되는 화상 데이터는 각 화소 PIX에 있어서의 적(R), 녹(G), 청(B)의 각 색성분의 휘도 계조 신호 성분에 대응한 디지털 신호를 갖는다.
표시 신호 생성 회로(160)는 영상 신호에 포함되는, 화상 정보의 표시 타이밍을 규정하는 신호 성분을 추출하고, 타이밍 신호(수직 동기 신호, 수평 동기 신호 등)로서 컨트롤러(150)에 공급한다.
여기서, 본 실시형태에 관한 표시 장치에 적용 가능한 화소의 구성예에 대해 설명한다.
도 4는 본 실시형태에 관한 표시 패널에 적용되는 화소의 일례를 나타내는 회로 구성도이다.
이 화소는 액티브 매트릭스형의 구동 방식에 대응한 구성을 갖고, 발광 소자로서 유기 EL 소자를 적용한 경우에 대해 설명한다.
본 실시형태에 관한 표시 패널(110)에 적용되는 화소 PIX는 도 4에 나타내는 바와 같이, 선택 드라이버(120)에 접속된 선택 라인 Ls와 데이터 드라이버(140)에 접속된 데이터 라인 Ld의 각 교점 근방에 배치되어 있다.
각 화소 PIX는 전류 구동형의 발광 소자인 유기 EL 소자 OEL과, 해당 유기 EL 소자 OEL을 발광 구동하기 위한 전류를 생성하는 발광 구동 회로 DC를 구비하고 있다.
도 4에 나타내는 발광 구동 회로 DC는 개략, 트랜지스터 Tr11∼Tr13과, 커패시터 Cs를 구비한 회로 구성을 갖고 있다.
트랜지스터 Tr11은 게이트 단자가 선택 라인 Ls에 접속되고, 또 드레인 단자가 전원 라인 La에 접속되고, 또 소스 단자가 접점 N11에 접속되어 있다.
트랜지스터 Tr12는 게이트 단자가 선택 라인 Ls에 접속되고, 또 소스 단자가 데이터 라인 Ld에 접속되고, 또 드레인 단자가 접점 N12에 접속되어 있다.
트랜지스터(구동 제어 소자) Tr13은 게이트 단자가 접점 N11에 접속되고, 드레인 단자가 전원 라인 La에 접속되고, 소스 단자가 접점 N12에 접속되어 있다.
커패시터(용량 소자) Cs는 트랜지스터 Tr13의 게이트 단자(접점 N11) 및 소스 단자(접점 N12) 사이에 접속되어 있다.
커패시터 Cs는 트랜지스터 Tr13의 게이트/소스 단자 사이에 형성되는 기생 용량이라도 좋고, 해당 기생 용량에 더해서 접점 N11 및 접점 N12 사이에 별개의 용량 소자를 병렬로 접속한 것이라도 좋다.
또, 유기 EL 소자 OEL은 애노드(애노드 전극)가 상기 발광 구동 회로 DC의 접점 N12에 접속되고, 캐소드(캐소드 전극)가 공통 전극 Ec에 접속되어 있다.
공통 전극 Ec는 전압원에 접속되고, 소정의 기준 전압 Vsc(예를 들면 접지 전위 GND)가 인가되어 있다.
또한, 도 4에 나타낸 화소 PIX에 있어서, 트랜지스터 Tr11∼Tr13에 대해서는, 예를 들면 동일의 채널형을 갖는 박막 트랜지스터(TFT)를 적용할 수 있다. 트랜지스터 Tr11∼Tr13은 어모퍼스 실리콘 박막 트랜지스터라도 좋고, 폴리 실리콘 (polysilicon) 박막 트랜지스터라도 좋다.
특히, 도 4에 나타내는 바와 같이, 트랜지스터 Tr11∼Tr13으로서, 예를 들면 n채널형의 박막 트랜지스터를 적용하고, 또한 트랜지스터 Tr11∼Tr13으로서 어모퍼스 실리콘 박막 트랜지스터를 적용한 경우에는, 이미 확립된 어모퍼스 실리콘 제조 기술을 적용해서, 다(多)결정형이나 단(單)결정형의 실리콘 박막 트랜지스터에 비해, 간이한 제조 프로세스에서 동작 특성(전자 이동도 등)이 균일하고 안정된 트랜지스터를 실현할 수 있다.
또, 트랜지스터 Tr11∼Tr13이 폴리 실리콘 박막 트랜지스터일 경우, 트랜지스터 Tr11∼Tr13은 p채널형의 박막 트랜지스터라도 좋다. 이 경우에는 상술한 도 6에 나타내는 발광 구동 회로 DC의 구성에 있어서, 각 트랜지스터 Tr11∼Tr13의 소스 단자와 드레인 단자가 반대가 된다.
또, 상술한 화소 PIX에 있어서는, 발광 구동 회로 DC로서 3개의 트랜지스터 Tr11∼Tr13을 구비하고, 또 발광 소자로서 유기 EL 소자 OEL을 적용한 회로 구성을 나타냈다. 본 발명은 이 실시형태에 한정되는 것이 아니고, 발광 구동 회로 DC가 3개 이상의 트랜지스터를 구비한 다른 회로 구성을 갖는 것이라도 좋다. 또, 발광 구동 회로 DC에 의해 발광 구동되는 발광 소자는 전류 구동형의 발광 소자이면 좋고, 예를 들면 발광 다이오드 등의 다른 발광 소자라도 좋다.
이와 같은 회로 구성을 갖는 화소 PIX를 구비한 표시 장치의 표시 동작에 대해, 간단히 설명한다.
우선, 선택 기간에 있어서, 선택 드라이버(120)로부터 특정의 행의 선택 라인 Ls에 선택 레벨(예를 들면 하이 레벨)의 선택 전압 Vsel을 인가하는 동시에, 전원 드라이버(130)로부터 해당 행의 전원 라인 La에 비발광 레벨(기준 전압 Vsc 이하의 전압; 예를 들면 마이너스 전압)의 전원 전압 Vsa를 인가한다. 이것에 의해, 각 화소 PIX의 트랜지스터 Tr11, Tr12가 온(on) 동작하고, 해당 행의 화소 PIX가 선택 상태로 설정된다. 이 타이밍에 동기해서, 화상 데이터에 따른 마이너스의 전압값의 계조 전압 Vdata를, 데이터 드라이버(140)로부터 각 열의 데이터 라인 Ld에 인가하는 것에 의해, 계조 전압 Vdata에 따른 전위가 각 화소 PIX의 접점 N12에 인가된다.
이것에 의해, 각 화소 PIX의 트랜지스터 Tr13이 온 동작하고, 트랜지스터 Tr13의 게이트/소스 사이에 생긴 전위차에 따른 기입 전류가, 전원 라인 La로부터 트랜지스터 Tr13, 접점 N12, 트랜지스터 Tr12를 통해 데이터 라인 Ld 방향에 흐른다. 이때, 각 화소 PIX의 커패시터 Cs에는 접점 N11 및 N12 사이에 생긴 전위차에 따른 전하가 축적된다.
여기서, 전원 라인 La에는 기준 전압 Vsc 이하의 전원 전압 Vsa가 인가되고, 또한 기입 전류가 화소 PIX로부터 데이터 라인 Ld 방향으로 뽑아내어 지도록 설정되어 있다. 이것에 의해, 유기 EL 소자 OEL의 애노드(접점 N12)에 인가되는 전위는 캐소드의 전위(기준 전압 Vsc)보다 낮아진다. 이 때문에, 유기 EL 소자 OEL에는 전류가 흐르지 않고, 유기 EL 소자 OEL은 발광하지 않는다(비발광 동작). 이와 같은 기입 동작을 표시 패널(110)에 2차원 배열된 모든 행의 화소 PIX에 대해 순차 실행한다.
계속해서, 비(非)선택 기간에 있어서, 선택 드라이버(120)로부터 선택 라인 Ls에 비선택 레벨(예를 들면 로 레벨(low level))의 선택 전압 Vsel을 인가하는 것에 의해, 각 화소 PIX의 트랜지스터 Tr11, Tr12가 오프(off) 동작하고, 해당 행의 화소 PIX가 비선택 상태로 설정된다. 이때, 각 화소 PIX의 커패시터 Cs에 선택 기간에 있어서 축적된 전하가 홀딩되므로, 트랜지스터 Tr13은 온 상태를 유지한다. 그리고, 전원 드라이버(130)로부터 전원 라인 La에 발광 레벨(기준 전압 Vsc보다 높은 전압)의 전원 전압 Vsa를 인가하는 것에 의해, 전원 라인 La로부터 트랜지스터 Tr13, 접점 N12를 통해, 유기 EL 소자 OEL에 소정의 발광 구동 전류가 흐른다.
이때, 각 화소 PIX의 커패시터 Cs에 축적되는 전하(전압 성분)는 트랜지스터 Tr13에 있어서 계조 전압 Vdata에 대응하는 기입 전류를 흘리는 경우의 전위차에 상당하므로, 유기 EL 소자 OEL에 흐르는 발광 구동 전류는 해당 기입 전류와 대략 동등의 전류값으로 된다. 이것에 의해, 각 화소 PIX의 유기 EL 소자 OEL은 기입 동작시에 기입된 화상 데이터(계조 전압 Vdata)에 따른 휘도 계조로 발광하고, 표시 패널(110)에 원하는 화상 정보가 표시된다.
또한, 도 4에 나타낸 회로 구성을 갖는 화소 PIX에 있어서의 발광 동작을 포함하는 구동 방법 및 보정 데이터(특성 파라미터)의 취득 방법에 대해서는, 후술하는 표시 장치의 구동 제어 방법의 구체예에 있어서 자세하게 설명한다.
(표시 구동 방법)
다음에, 본 실시형태의 표시 장치에 있어서의 화상 정보의 표시 형태(표시 패턴)마다의 표시 구동 방법에 대해, 도면을 참조해서 설명한다.
표시 형태로서는 (1) 영상 신호에 의거하는 화상 정보를 정립(正立) 화상으로서 표시하는 통상 표시 모드, (2) 화상 정보를 좌우 반전해서 표시하는 좌우 반전 표시 모드, (3) 화상 정보를 상하 반전해서 표시하는 상하 반전 표시 모드, (4) 화상 정보를 좌우 및 상하로 반전해서 표시하는 좌우 상하 반전 표시 모드를 갖는다.
여기서는, 컨트롤러(150)에 의한 메모리 관리 방법을 중심으로 해서 설명한다.
여기서, 표시 패널(110)의 발광 영역(표시 영역)에 행방향 및 열방향으로, 960×540개의 화소 PIX가 매트릭스형상으로 배열되어 있는 것으로 한다. 또, 화상 데이터는 표시 패널(110)의 960열×540행의 매트릭스에 대응한 형태로 공급되는 것으로 한다.
(1) 통상 표시 모드
도 5는 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 통상 표시하는 통상 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 5에 있어서, IMG1은 통상 표시 모드에 있어서, 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이다. 여기서는 화상 정보가 “FG”의 문자 패턴을 갖는 경우에 대해 나타냈지만, 화상 정보는 이것에 한정하는 것이 아니고, 임의의 화상이라도 좋다.
화상 정보가 표시 패널(110)에 도 5에 나타내는 위치 관계로 표시되었을 때의, 표시 패널(110)에 표시된 화상을 정립 화상으로 한다.
도 5에 있어서, A는 표시 패널(110)의 1행 1열째에 대응한 화상 데이터에 의한 표시를 나타내고, B는 1행 960열째에 대응한 화상 데이터에 의한 표시를 나타내고, C는 540행 1열째에 대응한 화상 데이터에 의한 표시를 나타내고, D는 540행 960열째에 대응한 화상 데이터에 의한 표시를 나타내고 있다.
통상 표시 모드에서는 도 5에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 A는 표시 패널(110)의 1행 1열째에 표시된다.
1행 960열째에 대응한 화상 데이터에 의한 표시 B는 표시 패널(110)의 1행 960열째의 위치에 표시된다.
540행 1열째에 대응한 화상 데이터에 의한 표시 C는 표시 패널(110)의 540행 1열째의 위치에 표시된다.
540행 960열째에 대응한 화상 데이터에 의한 표시 D는 표시 패널(110)의 540행 960열째의 위치에 표시된다.
도 6은 본 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 7은 본 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 6에 있어서는 메모리 관리 방법의 설명을 간단명료하게 하기 위해, 편의적으로 다음과 같이 정의한다.
도면중, 화상 데이터 홀딩 회로(151) 및 화상 데이터 보정 회로(154)에 있어서, ○(흰 원)은 상기 화상 정보를 구성하는 각 행(1행분)의 화상 데이터 중, 1열째에 위치하는 화소 PIX에 대응하는 화상 데이터를 나타낸다.
●(검은 원)은 해당 화상 데이터 중, 최종열인 960열째에 위치하는 화소 PIX에게 대응하는 화상 데이터를 나타낸다.
화상 데이터 홀딩 회로(151)내에 표기한 화살표는 화상 데이터의 획득 순서(즉, 획득 방향) 또는 판독 순서(즉, 판독 방향)를 나타낸다.
도 6중의 보정 데이터 기억 회로(153) 및 화상 데이터 보정 회로(154)에 있어서, △(흰 삼각)은 표시 패널(110)에 배열된 각 행(1행분)의 화소 PIX 중, 1열째에 위치하는 화소 PIX의 특성에 따른 보정 데이터를 나타낸다.
▲(흑 삼각)은 해당 화소 PIX 중, 최종열인 960열째에 위치하는 화소 PIX의 특성에 따른 보정 데이터를 나타낸다.
보정 데이터 기억 회로(153)내에 표기한 화살표는 보정 데이터의 판독 순서(즉, 판독 방향)를 나타낸다.
도 6중의 화상 데이터 보정 회로(154) 및 데이터 드라이버(140), 표시 패널 (110)에 있어서, □(흰 사각)은 표시 패널(110)에 배열된 각 행(1행분)의 화소 PIX에 공급되는 보정 화상 데이터 중, 1열째에 위치하는 화소 PIX에 공급되는 보정 화상 데이터를 나타낸다.
■(검은 사각)은 해당 보정 화상 데이터 중, 최종열인 960열째에 위치하는 화소 PIX에 공급되는 보정 화상 데이터를 나타낸다.
데이터 드라이버(140)내에 표기한 화살표는 컨트롤러(150)로부터 공급된 보정 화상 데이터의 획득 순서(즉, 획득 방향)를 나타낸다.
또한, 상기의 정의는 본 실시형태의 이하에 나타내는 각 표시 형태에 있어서 공통하여 적용되는 것이다.
통상 표시 모드에 있어서는, 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 표시 장치(100)의 시스템 기동시에, 컨트롤러(150)의 데이터 판독 제어 회로(156)에 의해, 미리 표시 패널(110)에 배열된 각 화소 PIX에 대응해서 보정 데이터 격납 회로(152)에 격납되어 있는 보정 데이터가 순차 판독되고, 보정 데이터 기억 회로(153)에 전송된다.
보정 데이터 기억 회로(153)에 전송된 보정 데이터는 표시 패널(110)에 배열된 각 화소 PIX의 위치에 대응하는 어드레스에 보존된다. 보정 데이터 기억 회로 (153)에는 표시 패널(110)에 표시되는 화상 정보 1화면분의 각 화소 PIX의 보정 데이터가 보존된다.
계속해서, 도 6에 나타내는 바와 같이, 데이터 판독 제어 회로(156)는 표시 신호 생성 회로(160)로부터 시리얼 데이터로서 공급되는 디지털 신호의 화상 데이터를, 전환 접점 PSi를 통해, 화상 데이터 홀딩 회로(151)에 설치된 2조의 FIFO 메모리(151a, 151b)의 어느 한쪽측에, 순차 획득해서 홀딩한다.
이때, 화상 데이터 홀딩 회로(151)는 각 행의 1열째로부터 최종열인 960열째에 대응하는 방향(순방향)으로, 각 열 위치에 대응하는 화상 데이터를 순차 획득한다.
화상 데이터 홀딩 회로(151)는 이 동작을 1행째로부터 최종행인 540행째까지 순방향으로 행마다 반복하고, 2조의 FIFO 메모리(151a, 151b)의 어느 한쪽측에 1화면분의 화상 데이터를 홀딩한다.
화상 데이터 홀딩 회로(151)에 있어서는 이 화상 데이터의 획득 동작과 병행해서, 도 6에 나타내는 바와 같이, FIFO 메모리(151a, 151b)의 다른쪽측에 홀딩한 화상 데이터를 전환 접점 PSo를 통해, 각 행의 1열째로부터 960열째에 대응하는 방향(순방향)으로 1열씩 순차 판독하는 화상 데이터의 판독 동작이 실행된다.
판독된 화상 데이터는 1행분을 단위로 해서, 화상 데이터 보정 회로(154)에 공급된다(도 6중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표 참조).
한편, 도 6에 나타내는 바와 같이, 데이터 판독 제어 회로(156)에 의해, 보정 데이터 기억 회로(153)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 홀딩 회로(151)를 통해 화상 데이터 보정 회로(154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급된다.
보정 데이터 기억 회로(153)로부터 판독되는 보정 데이터는 1행째로부터 최종행인 540행째에 대응하는 방향(순방향; 제 1 판독 순서)으로, 또한 각 행의 1열째로부터 960열째에 대응하는 방향(순방향)으로 1화소분씩 순차 판독된다(도 6중, 보정 데이터 기억 회로(153)내에 표기한 화살표 참조).
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로 (151)를 통해 획득된 1행분의 각 열 위치의 화상 데이터가, 보정 데이터 기억 회로 (153)로부터 공급된 표시 패널(110)의 1행분의 각 열의 화소 PIX의 특성에 따른 보정 데이터에 의거해서, 예를 들면 1화소분씩 순차 보정 처리된다.
화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 도 6중, 화상 데이터 보정 회로(154)내, 및 도 7에 개념적으로 나타내는 바와 같이, 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 7중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 7중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
화상 데이터의 보정 처리 방법의 구체예에 대해서는, 후술하는 표시 장치의 구동 제어 방법의 구체예에 있어서 자세하게 설명한다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼Dq:q=960)는 데이터 판독 제어 회로(156)에 의해, 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140)에 전송된다.
컨트롤러(150)의 드라이버 전송 회로(155)를 통해 전송되는 보정 화상 데이터 D1∼D960은 데이터 드라이버(140)에 있어서, 1열째로부터 960열째에 대응하는 방향(순방향; 제 1 획득 순서)으로 1화소분씩 순차 획득된다(도 6중, 데이터 드라이버(140)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 1행째로부터 최종행인 540행째의 선택 라인 Ls의 순서(순방향; 제 1 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
그리고, 각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140)에 있어서, 상기 획득한 1행분의 보정 화상 데이터에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다.
이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 통상 표시 모드에 있어서는 도 6중, 화상 데이터 보정 회로(154) 및 데이터 드라이버(140), 표시 패널(110)내, 및 도 7에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대해, 화상 정보의 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터(도 7중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터(도 7중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 소정의 발광 레벨의 전원 전압 Vsa를 인가하는 것에 의해, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)가 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작하고, 표시 패널(110)에 화상 정보가 표시된다. 이때, 표시 패널(110)에는 도 5에 나타내는 바와 같이 화상 정보가 정립 화상으로서 표시된다.
여기서는, 화상 데이터를 각 화소 PIX의 특성에 따른 보정 데이터에 의거해서 보정 처리하는 경우에 대해 설명했다. 그렇지만, 예를 들면 표시 장치가 공장 출하 상태 등의 초기 상태에 있는 경우나, 각 화소 PIX의 특성에 따른 보정 데이터가 취득되어 있지 않은 상태 등, 화상 데이터의 보정 처리를 필요로 하지 않는 경우에 있어서는, 화상 데이터의 보정 처리를 실행하는 일 없이(즉, 화상 데이터 보정 회로(154)를 스루(through)해서), 화상 데이터가 드라이버 전송 회로(155)를 통해 데이터 드라이버(140)에 전송된다.
(2) 좌우 반전 표시 모드
도 8은 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 반전 표시하는 좌우 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 8에 있어서, IMG2는 좌우 반전 표시 모드에 있어서, 상기 통상 표시 모드일 때와 동일한 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이고, 도 5에 있어서의 IMG1을 좌우 반전한 좌우 반전 화상으로 되어 있다.
좌우 반전 표시 모드에서는 도 8에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 A가 표시 패널(110)의 1행 960열째에 표시된다.
1행 960열째에 대응한 화상 데이터에 의한 표시 B가 표시 패널(110)의 1행 1열째의 위치에 표시된다.
540행 1열째에 대응한 화상 데이터에 의한 표시 C가 표시 패널(110)의 540행 960열째의 위치에 표시된다.
540행 960열째에 대응한 화상 데이터에 의한 표시 D가 표시 패널(110)의 540행 1열째의 위치에 표시된다.
도 9는 본 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 10은 본 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
상술한 통상 표시 모드에 있어서의 경우와 동등한 구성이나 수법, 개념에 대해서는 설명을 간략화한다.
좌우 반전 표시 모드에 있어서는, 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 상술한 통상 표시 모드의 경우와 마찬가지로, 표시 장치(100)의 시스템 기동시에, 표시 패널(110)에 배열된 1화면분의 각 화소 PIX에 대응하는 보정 데이터가, 미리 보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)에 전송되고, 보정 데이터 기억 회로(153)에 일시 보존된다.
계속해서, 도 9에 나타내는 바와 같이, 상술한 통상 표시 모드의 경우와 마찬가지로, 화상 데이터 홀딩 회로(151)는 표시 신호 생성 회로(160)로부터 시리얼 데이터로서 공급되는 화상 데이터를 2조의 FIFO 메모리(151a, 151b)의 한쪽측에 순차 획득하는 동작과, FIFO 메모리(151a, 151b)의 다른쪽측에 홀딩한 화상 데이터를 각 행의 1열째로부터 960열째에 대응하는 방향(순방향)으로 1화소분씩 순차 판독하고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급하는 동작을 병행해서 실행한다(도 9중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표 참조).
한편, 도 9에 나타내는 바와 같이, 보정 데이터 기억 회로(153)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 보정 회로(154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 화상 데이터 보정 회로(154)에 공급된다.
보정 데이터 기억 회로(153)로부터 판독되는 보정 데이터는 1행째로부터 최종행인 540행째에 대응하는 방향(순방향; 제 1 판독 순서)으로, 또한 각 행의 최종행인 960열째로부터 1열째에 대응하는 방향(역방향)으로 1화소분씩 순차 판독된다(도 9중, 보정 데이터 기억 회로(153)내에 표기한 화살표 참조).
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로(151)를 통해 획득된 화상 데이터가 보정 데이터 기억 회로(153)로부터 공급된 표시 패널(110)의 각 화소 PIX의 특성에 따른 보정 데이터에 의거해서 보정 처리된다.
화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 도 9중, 화상 데이터 보정 회로(154)내, 및 도 10에 개념적으로 나타내는 바와 같이, 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 10중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 각 행의 960열째로부터 1열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 10중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼D960)는 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140)에 전송된다.
데이터 드라이버(140)는 컨트롤러(150)로부터 공급되는 데이터 제어 신호(스캔 전환 신호)에 의거해서, 보정 화상 데이터 D1∼D960의 획득 방향이 역방향이 되도록 설정된다.
컨트롤러(150)로부터 공급된 보정 화상 데이터 D1∼D960은 각 행의 960열째로부터 1열째에 대응하는 방향(역방향; 제 2 획득 순서)으로 1화소분씩 순차 획득된다(도 9중, 데이터 드라이버(140)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 1행째로부터 최종행인 540행째의 선택 라인 Ls의 순서(순방향; 제 1 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
그리고, 각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140)에 있어서, 상기 획득한 1행분의 보정 화상 데이터 D1∼D960에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다.
이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 좌우 반전 표시 모드에 있어서는, 도 9중, 화상 데이터 보정 회로 (154) 및 데이터 드라이버(140), 표시 패널(110)내, 및 도 10에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대해, 화상 정보의 각 행의 960열째로부터 1열째의 각 열 위치에 대응하는 화상 데이터(도 10중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터(도 10중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)를 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작시키는 것에 의해, 표시 패널(110)에 화상 정보가 표시된다. 이때, 표시 패널(110)에는 도 8에 나타내는 바와 같이 화상 정보가 좌우 반전 화상으로서 표시된다.
(3) 상하 반전 표시 모드
도 11은 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 상하 반전 표시하는 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 11에 있어서, IMG3은 상하 반전 표시 모드에 있어서, 상기 통상 표시 모드일 때와 동일한 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이고, 도 5에 있어서의 IMG1을 상하 반전한 상하 반전 화상으로 되어 있다.
상하 반전 표시 모드에서는 도 11에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 A가 표시 패널(110)의 540행 1열째에 표시된다.
1행 960열째에 대응한 화상 데이터에 의한 표시 B가 표시 패널(110)의 540행 960열째의 위치에 표시된다.
540행 1열째에 대응한 화상 데이터에 의한 표시 C가 표시 패널(110)의 1행 1열째의 위치에 표시된다.
540행 960열째에 대응한 화상 데이터에 의한 표시 D가 표시 패널(110)의 1행 960열째의 위치에 표시된다.
도 12는 본 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 13은 본 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
상술한 통상 표시 모드 및 좌우 반전 표시 모드에 있어서의 경우와 동등한 구성이나 수법, 개념에 대해서는 설명을 간략화한다.
상하 반전 표시 모드에 있어서는, 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 상술한 통상 표시 모드의 경우와 마찬가지로, 표시 장치(100)의 시스템 기동시에, 표시 패널(110)에 배열된 1화면분의 각 화소 PIX에 대응하는 보정 데이터가, 미리 보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)에 전송되고, 보정 데이터 기억 회로(153)에 일시 보존된다.
계속해서, 도 12에 나타내는 바와 같이, 상술한 통상 표시 모드의 경우와 마찬가지로, 화상 데이터 홀딩 회로(151)는 표시 신호 생성 회로(160)로부터 공급되는 화상 데이터를 2조의 FIFO 메모리(151a, 151b)의 한쪽측에 순차 획득하는 동작과, FIFO 메모리(151a, 151b)의 다른쪽측에 홀딩한 화상 데이터, 각 행의 1열째로부터 960열째에 대응하는 방향(순방향)으로 1화소분씩 순차 판독하고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급하는 동작을 병행해서 실행한다(도 12중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표 참조).
한편, 도 12에 나타내는 바와 같이, 보정 데이터 기억 회로(153)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 보정 회로(154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 화상 데이터 보정 회로(154)에 공급된다.
보정 데이터 기억 회로(153)로부터 판독되는 보정 데이터는 최종행인 540행째로부터 1행째에 대응하는 방향(역방향; 제 2 판독 순서)으로, 또한 각 행의 1열째로부터 960열째에 대응하는 방향(순방향)으로 1화소분씩 순차 판독된다(도 12중, 보정 데이터 기억 회로(153)내에 표기한 화살표 참조).
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로(151)를 통해 획득된 화상 데이터가 보정 데이터 기억 회로(153)로부터 공급된 표시 패널(110)의 각 화소 PIX의 특성에 따른 보정 데이터에 의거해서 보정 처리된다.
여기서, 화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 도 12중, 화상 데이터 보정 회로(154)내, 및 도 13에 개념적으로 나타내는 바와 같이, 1행째로부터 540행째의 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 13중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 540행째로부터 1행째의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 13중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼D960)는 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140)에 전송된다.
컨트롤러(150)로부터 전송되는 보정 화상 데이터 D1∼D960은 데이터 드라이버(140)에 있어서 1열째로부터 960열째에 대응하는 방향(순방향; 제 1 획득 순서)으로 1화소분씩 순차 획득된다(도 12중, 데이터 드라이버(140)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 최종행인 540행째로부터 1행째의 선택 라인 Ls의 순서(역방향; 제 2 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
그리고, 각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140)에 있어서, 상기 획득한 1행분의 보정 화상 데이터 D1∼D960에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다.
이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 상하 반전 표시 모드에 있어서는 도 12중, 화상 데이터 보정 회로 (154) 및 데이터 드라이버(140), 표시 패널(110)내, 및 도 13에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 540행째로부터 1행째의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대해, 화상 정보의 1행째로부터 540행째의 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터(도 13중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 540행째로부터 1행째의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터(도 13중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)를 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작시키는 것에 의해, 표시 패널(110)에 화상 정보가 표시된다. 이때, 표시 패널(110)에는 도 11에 나타내는 바와 같이 화상 정보가 상하 반전 화상으로서 표시된다.
(4) 좌우 상하 반전 표시 모드
도 14는 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 상하 반전 표시하는 좌우 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 14에 있어서, IMG4는 좌우 상하 반전 표시 모드에 있어서, 상기 통상 표시 모드일 때와 동일한 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이고, 도 5에 있어서의 IMG1을 좌우 상하 반전한 좌우 상하 반전 화상으로 되어 있다.
좌우 상하 반전 표시 모드에서는 도 14에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 A가 표시 패널(110)의 540행 960열째에 표시된다.
1행 960열째에 대응한 화상 데이터에 의한 표시 B가 표시 패널(110)의 540행 1열째의 위치에 표시된다.
540행 1열째에 대응한 화상 데이터에 의한 표시 C가 표시 패널(110)의 1행 960열째의 위치에 표시된다.
540행 960열째에 대응한 화상 데이터에 의한 표시 D가 표시 패널(110)의 1행 1열째의 위치에 표시된다.
도 15는 본 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 16은 본 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
상술한 통상 표시 모드 및 좌우 반전 표시 모드, 상하 반전 표시 모드에 있어서의 경우와 동등한 구성이나 수법, 개념에 대해서는 설명을 간략화한다.
좌우 상하 반전 표시 모드에 있어서는, 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 상술한 통상 표시 모드의 경우와 마찬가지로, 표시 장치(100)의 시스템 기동시에, 표시 패널(110)에 배열된 1화면분의 각 화소 PIX에 대응하는 보정 데이터가, 미리 보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)에 전송되고, 보정 데이터 기억 회로(153)에 일시 보존된다.
계속해서, 도 15에 나타내는 바와 같이, 상술한 통상 표시 모드의 경우와 마찬가지로, 화상 데이터 홀딩 회로(151)는 표시 신호 생성 회로(160)로부터 공급되는 화상 데이터를 2조의 FIFO 메모리(151a, 151b)의 한쪽측에 순차 획득하는 동작과, FIFO 메모리(151a, 151b)의 다른쪽측에 홀딩한 화상 데이터를, 각 행의 1열째로부터 960열째에 대응하는 방향(순방향)으로 1화소분씩 순차 판독하고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급하는 동작을 병행해서 실행한다(도 15중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표 참조).
한편, 도 15에 나타내는 바와 같이, 보정 데이터 기억 회로(153)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 보정 회로(154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 화상 데이터 보정 회로(154)에 공급된다.
보정 데이터 기억 회로(153)로부터 판독되는 보정 데이터는 최종행인 540행째로부터 1행째에 대응하는 방향(역방향; 제 2 판독 순서)으로, 또한 각 행의 960열째로부터 1열째에 대응하는 방향(역방향)으로 1화소분씩 순차 판독된다(도 15중, 보정 데이터 기억 회로(153)내에 표기한 화살표 참조).
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로 (151)를 통해 획득된 화상 데이터가 보정 데이터 기억 회로(153)로부터 공급된 표시 패널(110)의 각 화소 PIX의 특성에 따른 보정 데이터에 의거해서 보정 처리된다.
화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 도 15중, 화상 데이터 보정 회로(154)내, 및 도 16에 개념적으로 나타내는 바와 같이, 1행째로부터 540행째의 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 16중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 540행째로부터 1행째의 각 행의 960열째로부터 1열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 16중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼D960)는 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140)에 전송된다.
데이터 드라이버(140)는 좌우 상하 반전 표시 모드의 경우에는, 컨트롤러 (150)로부터 공급되는 데이터 제어 신호(스캔 전환 신호)에 의거해서, 보정 화상 데이터 D1∼D960의 획득 방향이 역방향이 되도록 설정된다.
이것에 의해, 컨트롤러(150)로부터 공급된 보정 화상 데이터 D1∼D960은 각 행의 960열째로부터 1열째에 대응하는 방향(역방향; 제 2 획득 순서)으로 1화소분씩 순차 획득된다(도 15중, 데이터 드라이버(140)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 최종행인 540행째로부터 1행째의 선택 라인 Ls의 순서(역방향; 제 2 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
그리고, 각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140)에 있어서, 상기 획득한 1행분의 보정 화상 데이터 D1∼D960에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다.
이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 좌우 상하 반전 표시 모드에 있어서는 도 15중, 화상 데이터 보정 회로(154) 및 데이터 드라이버(140), 표시 패널(110)내, 및 도 16에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 540행째로부터 1행째의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대해, 화상 정보의 1행째로부터 540행째의 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터(도 16중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 540행째로부터 1행째의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터(도 16중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)를 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작시키는 것에 의해, 표시 패널(110)에 화상 정보가 표시된다. 이때, 표시 패널(110)에는 도 14에 나타내는 바와 같이, 영상 신호에 의거하는 화상 정보가 좌우 상하 반전 화상으로서 표시된다.
상술한 바와 같이, 본 실시형태에 관한 표시 장치(100)에 의하면, 표시 패널 (110)의 각 화소 PIX의 특성에 따른 보정 데이터를 여러 가지의 표시 형태(화상 정보의 통상 표시나 각종의 반전 표시)에 대응시켜, 기억 회로로부터 적절히 읽기쓰기할 수 있는 메모리 관리 방법을 실현할 수 있다.
이것에 의해 본 실시형태에 의하면, 예를 들면 표시 장치(100)의 외부로부터 입력되는 표시 전환 신호(예를 들면 표시 장치(100)의 회전 각도나 방향, 또는 사용자에 의한 화상 표시의 전환 조작 등에 의거하는 신호)에 따라, 컨트롤러(150) 내부에 있어서의 보정 데이터의 판독 방향, 및 데이터 드라이버(140)에 있어서의 보정 화상 데이터의 획득 방향, 및 선택 드라이버(120)에 있어서의 행선택 방향을 적절히 전환하는 간이한 수법(보정 데이터의 메모리 관리 방법을 포함하는 표시 장치의 표시 구동 방법)을 이용해서, 표시 패널(110)에 표시하는 화상 정보를 여러 가지의 표시 형태(표시 패턴)이며, 또한 양호한 화질로 표시할 수 있다.
여기서, 표시 전환 신호는 예를 들면 표시 패널의 각도나 방향의 검지(檢知) 신호에 의거하는 것이다. 따라서, 디지털 비디오 카메라나 디지털 카메라 등의 전자 기기에 있어서, 가동식이나 틸트식(tilt-type)의 표시 패널(모니터 패널)을 임의의 각도나 방향으로 변화시킨 경우라도, 해당 표시 패널의 각도 등에 의거해서 미리 규정된 표시 전환 신호에 따라, 화상 정보를 시인성(視認性) 좋게 통상 표시 또는 각종 반전 표시(좌우 반전 표시나 상하 반전 표시 등)할 수 있다.
상술한 표시 장치의 일련의 구동 제어 동작 중, 컨트롤러(150)에 있어서의 메모리 관리 기능(메모리 관리 제어)은 표시 신호 생성 회로(160)로부터 컨트롤러 (150)에 공급되는 타이밍 신호에 포함되는 직접 동기 신호 및 수평 동기 신호에 의거해서 실행할 수 있으므로, 연산 처리 장치(MPU)에 의존하지 않는 간이하고 또한 저렴한 장치 구성을 적용할 수 있다.
본 실시형태에 관한 표시 장치의 표시 구동 방법은 상술한 수법에 한정되는 것이 아니다. 예를 들면, FIFO 메모리(151a, 151b)로부터의 화상 데이터의 판독 동작을, 표시 신호 생성 회로(160)로부터 타이밍 신호로서 공급되는 수직 동기 신호의 1화면분 옮겨 실행하고, FIFO 메모리(151a, 151b)로의 화상 데이터의 획득 동작에 관계없이, 화상 데이터 보정 회로(154)에 의해 보정된 보정 화상 데이터 D1∼Dq를, 드라이버 전송 회로(155)를 통해 데이터 드라이버(140)에 전송하는 것이라도 좋다.
이것에 의하면, 표시 패널(110)의 각 화소 PIX로의 계조 신호의 기입 주기를 임의로 설정할 수 있으므로, 상술한 화상 정보의 2배 속도 표시 동작의 확장성을 향상시킬 수 있다.
<제 2 실시형태>
다음에, 본 발명에 관한 표시 장치의 제 2 실시형태에 대해, 도면을 참조해서 설명한다. 여기서, 상술한 제 1 실시형태와 동등한 구성 및 제어 방법에 대해서는 설명을 간략화한다.
(표시 장치)
도 17은 본 발명에 관한 표시 장치의 제 2 실시형태를 나타내는 개략 블록도이다.
도 17에 있어서는, 상술한 제 1 실시형태에 나타낸 표시 장치(도 1∼도 4 참조)와 상이한 제 2 실시형태에 관한 표시 장치에 특유의 구성 부분에 대해 구체적으로 나타내고 있다.
도 17에 있어서는, 제 2 실시형태에 관한 표시 장치에 적용되는 컨트롤러의 화상 데이터 보정 기능과 메모리 관리 기능을 실현하기 위한 구성을 나타냈다.
여기서, 상술한 제 1 실시형태(도 3 참조)와 마찬가지로, 도 17에 있어서는 편의적으로, 각 기능 블록간의 데이터나 신호의 흐름을 모두 실선의 화살표로 나타냈지만, 실제로는 후술하는 바와 같이, 컨트롤러(150)의 동작 상태에 따라 이들 중 어느 것의 데이터의 흐름이 유효해진다. 여기서, 도면중의 얇은 선 화살표는 데이터 판독 제어 회로(156)로부터의 제어 신호를 나타내고, 두꺼운 선 화살표는 각종 데이터의 흐름을 나타낸다.
도 17에 나타내는 바와 같이, 본 실시형태에 관한 표시 장치(100)는 제 1 실시형태(도 1, 도 3 참조)와 마찬가지로, 개략, 표시 패널(110)과, 선택 드라이버 (120)와, 전원 드라이버(도 1 참조)(130)와, 2조의 데이터 드라이버(140L, 140R)와, 컨트롤러(150)와, 표시 신호 생성 회로(도 1 참조)(160)를 구비하고 있다.
표시 패널(110)은 예를 들면 도 17에 나타내는 바와 같이, 행방향(도면 좌우방향) 및 열방향(도면 상하방향)으로 복수의 화소 PIX가 2차원 배열되어 있다(도 1 참조). 그리고, 복수의 화소 PIX가 2차원 배열된 발광 영역(표시 영역)이 행방향으로 2분할되어, 도면 왼쪽측의 분할 발광 영역(분할 표시 영역)(110L)과, 도면 오른쪽측의 분할 발광 영역(분할 표시 영역)(110R)이 설정되어 있다.
표시 패널(110)에 배열된 복수의 화소 PIX는 도 4에 나타낸 바와 같이, 표시 패널(110)의 행방향으로 배치된 복수의 선택 라인 Ls와 열방향으로 배치된 복수의 데이터 라인 Ld에 접속되어 있다.
선택 드라이버(120)는 각 행의 선택 라인 Ls에 접속되고, 각 선택 라인 Ls를 통해 각 행의 화소 PIX에 소정의 타이밍으로 선택 레벨의 선택 신호를 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
데이터 드라이버(140L)는 표시 패널(110)의 도면 왼쪽측의 분할 발광 영역 (110L)에 배치된 데이터 라인 Ld에 접속되어 있다. 데이터 드라이버(140R)는 표시 패널(110)의 도면 오른쪽측의 분할 발광 영역(110R)에 배치된 데이터 라인 Ld에 접속되어 있다.
각 데이터 드라이버(140L, 140R)는 컨트롤러(150)로부터의 데이터 제어 신호에 의거해서 구동되고, 표시 동작(발광 동작)시에, 화상 데이터에 따른 계조 신호(계조 전압 Vdata)를 생성하고, 각 데이터 라인 Ld를 통해 분할 발광 영역(110L, 110R)의 각 화소 PIX로 일제히 공급한다.
데이터 드라이버(140L, 140R)는 상술한 제 1 실시형태에 나타낸 데이터 드라이버(140)와 마찬가지로, 표시 패널(110)의 표시 동작시에 화상 데이터 또는 보정 화상 데이터를 획득하고, 계조 신호(계조 전압 Vdata)를 생성하고, 각 데이터 라인 Ld로 출력하는 데이터 드라이버 기능에 더해, 화상 데이터를 화소 PIX의 특성에 따라 보정하기 위한 보정 데이터(특성 파라미터)의 취득시에, 화소 PIX의 특성에 관한 전압 성분(검출 전압)을 추출하는 전압 검출 기능을 구비하는 것이라도 좋다.
컨트롤러(150)는 제 1 실시형태와 마찬가지로, 드라이버 제어 기능과, 특성 파라미터 취득 기능과, 화상 데이터 보정 기능과, 메모리 관리 기능을 구비하고 있다.
드라이버 제어 기능에 있어서는 선택 드라이버(120), 전원 드라이버(130) 및 데이터 드라이버(140L, 140R)의 동작 상태를 제어하기 위한 선택 제어 신호 및 전원 제어 신호, 데이터 제어 신호를 생성해서 공급한다.
특성 파라미터 취득 기능에 있어서는, 표시 패널(110)의 각 화소 PIX에 있어서의 발광 특성의 변동을 보상하기 위한 파라미터(보정 데이터)를 취득한다.
화상 데이터 보정 기능에 있어서는, 상기 특성 파라미터 취득 기능에 의해 취득한 보정 데이터를 이용해서 화상 데이터를 보정하고, 보정 화상 데이터로서 데이터 드라이버(140L, 140R)로 출력한다.
메모리 관리 기능에 있어서는, 표시 패널(110)에 있어서의 화상 정보의 표시 형태(표시 패턴)에 따라, 화상 데이터 홀딩 회로(151), 보정 데이터 격납 회로 (152) 및 보정 데이터 기억 회로(153)에 있어서의 화상 데이터 및 보정 데이터의 획득, 기입, 판독의 각 동작을 관리한다.
컨트롤러(150)는 제 1 실시형태와 마찬가지로, 도 17에 나타내는 바와 같이, 화상 데이터 홀딩 회로(151)와, 보정 데이터 격납 회로(152)와, 보정 데이터 기억 회로(153)와, 화상 데이터 보정 회로(154)와, 드라이버 전송 회로(155)와, 데이터 판독 제어 회로(156)를 구비하고 있다.
화상 데이터 홀딩 회로(151)는 FIFO 메모리(151La, 151Ra)를 갖는 메모리 회로(151A)와, FIFO 메모리(151Lb, 151Rb)를 갖는 메모리 회로(151B)가 병렬로 접속되어 있다. 각 메모리 회로(151A, 151B)는 화상 정보의 1화면분의 화소 PIX에 대응하는 기억 영역을 갖고 있다.
여기서, 각 메모리 회로(151A, 151B)의 FIFO 메모리(151La, 151Lb)는 분할 발광 영역(110L)측의 화소 PIX에 대응하는 기억 영역을 갖고 있다. FIFO 메모리(151Ra, 151Rb)는 상기의 2분할된 표시 패널(110)의 분할 발광 영역(110R)측의 화소 PIX에 대응하는 기억 영역을 갖고 있다.
각 메모리 회로(151A, 151B)에 있어서, 화상 정보의 1화면분의 화상 데이터가 FIFO 메모리(151La, 151Ra)의 각 기억 영역, 또는 FIFO 메모리(151Lb, 151Rb)의 각 기억 영역으로 분할해서 획득된다.
각 메모리 회로(151A, 151B)의 입력측에는 전환 접점 PSi가 공통으로 설치되고, 출력측에는 전환 접점 PSo가 공통으로 설치되어 있다. 전환 접점 PSi 및 PSo는 동기해서 전환 제어되고, 전환 접점 PSi에 의해 메모리 회로(151A, 151B)의 한쪽측에 입력 경로가 설정되어 있는 경우에는, 전환 접점 PSo에 의해 메모리 회로 (151A, 151B)의 다른쪽측에 출력 경로가 설정된다.
이것에 의해, 표시 신호 생성 회로(160)로부터 시리얼 데이터로서 공급되는 화상 데이터를, 전환 접점 PSi를 통해 한쪽측의 메모리 회로(151A, 151B)에 순차 획득해서 1화면분의 화상 데이터를 홀딩하는 동작과, 다른쪽측의 메모리 회로(151A, 151B)에 홀딩한 화상 데이터를 전환 접점 PSo를 통해 순차 판독하고, 화상 데이터 보정 회로(154)에 공급하는 동작이 병행되어 실행된다.
이와 같은 동작을 2조의 메모리 회로(151A, 151B)에서 교대로 반복 실행하는 것에 의해, 화상 데이터가 1화면분씩 연속적으로 획득된다.
본 실시형태에 관한 화상 데이터 홀딩 회로(151)에 있어서는, 후술하는 바와 같이 화상 데이터를 획득하고, 홀딩할 때에는 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)가 화상 정보의 표시 형태(표시 패턴)에 따라, 겉보기 상, 연속하는 일체의 기억 영역으로서 동작하는 상태와, 별개의 기억 영역으로서 동작하는 상태로 전환 제어된다.
FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)가 일체의 기억 영역으로서 동작하는 경우에는, 화상 데이터의 획득시에는 연속하는 화상 데이터가, 예를 들면 우선 FIFO 메모리(151La)의 연속하는 어드레스의 기억 영역에 순차 홀딩되고, 계속해서 FIFO 메모리(151Ra)의 연속하는 어드레스의 기억 영역에 순차 홀딩된다. 그리고, 화상 데이터의 판독시에는 화상 데이터의 획득시와 동일한 순서로, 우선 FIFO 메모리(151La)의 연속하는 어드레스의 화상 데이터가 순차 판독되고, 계속해서 FIFO 메모리(151Ra)의 연속하는 어드레스의 화상 데이터가 순차 판독된다.
한편, FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)가 별개의 기억 영역으로서 동작하는 경우에는, 화상 데이터의 획득시에는 연속하는 화상 데이터가, 예를 들면 우선 FIFO 메모리(151Ra)의 연속하는 어드레스의 기억 영역에 순차 홀딩되고, 계속해서 FIFO 메모리(151La)의 연속하는 어드레스의 기억 영역에 순차 홀딩된다. 그리고, 화상 데이터의 판독시에는 화상 데이터의 획득시와 동일한 순서로, 우선 FIFO 메모리(151Ra)의 연속하는 어드레스의 화상 데이터가 순차 판독되고, 계속해서 FIFO 메모리(151La)의 연속하는 어드레스의 화상 데이터가 순차 판독된다.
판독된 화상 데이터는 1행분을 단위로 해서, 데이터 판독 제어 회로(156)를 통해 화상 데이터 보정 회로(154)에 공급된다.
본 실시형태에 있어서는, 화상 데이터 홀딩 회로(151)로서 2조(또는, 복수)의 메모리 회로(151A(FIFO 메모리(151La, 151Ra)), 151B(FIFO 메모리(151Lb, 151Rb)))를 병렬로 접속한 구성을 나타냈지만, 이것은 상술한 제 1 실시형태에도 기재한 바와 같이, 화상 데이터를 획득해서 홀딩하는 동작과, 화상 데이터를 판독하는 동작을 병행해서 실행하는 것에 의해, 화상 정보(특히 동화상)의 2배 속도 표시 동작 등에 대응 가능하도록 고려한 것이다.
따라서, 표시 패널(110)에 표시되는 화상 정보가 정지 화상이나 문자 정보 등일 경우에는, 화상 데이터 홀딩 회로(151)로서, 각 분할 발광 영역에 대응하는 수의 FIFO 메모리를 구비한 기억 회로 1개만을 갖는 것이라도 좋다.
보정 데이터 격납 회로(152)는 불휘발성 메모리를 갖고, 예를 들면 표시 장치(100)의 표시 구동 동작에 앞서, 미리 표시 패널(110)에 배열된 각 화소 PIX의 특성에 따른 보정 데이터가 취득되고, 이 보정 데이터가 미리 개별로 격납되어 있다.
보정 데이터 기억 회로(153)는 휘발성 메모리를 갖는 2조의 제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R)를 구비하고 있다.
여기서, 제 1 보정 데이터 기억 회로(153L)는 상기의 2분할된 표시 패널 (110)의 분할 발광 영역(110L)측에 배열된 화소 PIX의 특성에 따른 보정 데이터를 격납(기억)하는 기억 영역을 갖고, 제 2 보정 데이터 기억 회로(153R)는 분할 발광 영역(110R)측에 배열된 화소 PIX의 특성에 따른 보정 데이터를 격납(기억)하는 기억 영역을 갖고 있다.
상기 보정 데이터 격납 회로(152)에 격납된, 표시 패널(110)에 배열된 화소 PIX의 특성에 따른 보정 데이터의 전부, 또는 일부가 판독되고, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 각 기억 영역으로 분할해서 획득된다.
그리고, 본 실시형태에 관한 보정 데이터 기억 회로(153)(제 1 및 제 2 보정 데이터 기억 회로(153L, 153R))에 있어서는 후술하는 바와 같이, 보정 데이터 격납 회로(152)에 격납된, 표시 패널(110)에 배열된 화소 PIX의 특성에 따른 보정 데이터를 판독하고, 일시 보존할 때에는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)를 일체의 기억 영역으로서, 보정 데이터가 순차 홀딩된다.
한편, 화상 데이터 홀딩 회로(151)를 통해 획득된 화상 데이터가 공급되는 각 화소 PIX에 대응하는 보정 데이터를 판독할 때에는, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)를 각각 별개의 기억 영역으로서, 화상 정보의 표시 형태(표시 패턴)에 따라, 기억 영역(즉, 제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R))마다 보정 데이터가 순차 판독된다.
판독된 보정 데이터는 1행분을 단위로 해서, 데이터 판독 제어 회로(156)를 통해 화상 데이터 보정 회로(154)에 공급된다.
한편, 보정 데이터 격납 회로(152)를 구비하지 않고, 예를 들면 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)가 불휘발성 메모리를 갖고, 취득된 보정 데이터가 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 직접 보존되는 구성이라도 좋다.
화상 데이터 보정 회로(154)는 화상 데이터 홀딩 회로(151)를 통해 획득된 시리얼 데이터의 화상 데이터에 대해, 보정 데이터 기억 회로(153)로부터 판독된, 표시 패널(110)의 각 화소 PIX의 특성에 따른 보정 데이터를 이용해서 보정 처리를 실행한 보정 화상 데이터를 생성한다.
본 실시형태에 관한 화상 데이터 보정 회로(154)에 있어서는 화상 정보의 표시 형태(표시 패턴)에 따라, 상술한 화상 데이터 홀딩 회로(151)의 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)로부터, 소정의 순서로 순차 판독된 화상 데이터가 1행분을 단위로 해서 획득된다.
화상 데이터 보정 회로(154)에 있어서는 화상 정보의 표시 형태(표시 패턴)에 따라, 상술한 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)로부터, 소정의 순서로 순차 판독된 보정 데이터가 1행분을 단위로 해서 획득된다.
그리고, 각 화상 데이터는 화상 정보의 표시 형태에 따라 대응지어진 보정 데이터에 의거해서, 예를 들면 1화소분씩 순차 보정 처리가 실행된다.
드라이버 전송 회로(155)는 화상 데이터 보정 회로(154)에 있어서 보정 처리된 화상 데이터(보정 화상 데이터 D1∼Dq)를, 소정의 타이밍으로 데이터 드라이버 (140L, 140R)에 전송한다.
보정 화상 데이터 D1∼Dq는 드라이버 전송 회로(155)로부터 1행분마다의 시리얼 데이터로서 출력되고, 각 데이터 드라이버(140L, 140R)에 소정의 순서로 순차 획득되어 홀딩된다.
데이터 판독 제어 회로(156)는 상술한 화상 데이터 홀딩 회로(151)의 각 메모리 회로(151A, 151B)에 있어서의 화상 데이터의 획득 동작, 보정 데이터 격납 회로(152) 및 보정 데이터 기억 회로(153)(제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R))에 있어서의 보정 데이터의 읽기쓰기(기입, 판독) 동작 및 후술하는 화상 데이터 보정 회로(154)에 있어서의 화상 데이터의 보정 처리, 및 드라이버 전송 회로(155)에 있어서의 보정 후의 화상 데이터의 데이터 드라이버 (140L, 140R)로의 전송 처리의 각 동작을 제어한다.
데이터 판독 제어 회로(156)에 있어서의 구체적인 동작 제어에 대해서는 후술한다.
도 17에 있어서도 상술한 제 1 실시형태와 마찬가지로, 화상 데이터 홀딩 회로(151)로부터 판독된 화상 데이터, 및 보정 데이터 격납 회로(152)로부터 판독되고, 보정 데이터 기억 회로(153)에 기입되는 보정 데이터, 및 보정 데이터 기억 회로(153)로부터 판독된 보정 데이터가 데이터 판독 제어 회로(156)를 경유하는 구성으로 해서 나타냈다. 그렇지만, 본 발명은 이 구성에 한정되는 것이 아니다.
화상 데이터나 보정 데이터가 직접 화상 데이터 보정 회로(154)에 송출되는 것이라도 좋다. 보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)에 보정 데이터가 직접 기입되는 것이라도 좋다. 보정 데이터 기억 회로(153)로부터 판독된 보정 데이터가 화상 데이터 보정 회로(154)에 직접 송출되는 것이라도 좋다.
(표시 구동 방법)
다음에, 본 실시형태의 표시 장치에 있어서의 화상 정보의 표시 형태(표시 패턴)마다의 표시 구동 방법에 대해, 도면을 참조해서 설명한다.
표시 형태로서는 상술한 제 1 실시형태와 마찬가지로, (1) 영상 신호에 의거하는 화상 정보를 정립 화상으로서 표시하는 통상 표시 모드, (2) 화상 정보를 좌우 반전해서 표시하는 좌우 반전 표시 모드, (3) 화상 정보를 상하 반전해서 표시하는 상하 반전 표시 모드, (4) 화상 정보를 좌우 및 상하로 반전해서 표시하는 좌우 상하 반전 표시 모드를 갖는다.
여기서는, 컨트롤러(150)에 의한 메모리 관리 방법을 중심으로 해서 설명한다.
여기서, 표시 패널(110)의 발광 영역(표시 영역)에 행방향 및 열방향으로, 960×540개의 화소 PIX가 매트릭스형상으로 배열되어 있는 것으로 한다.
그리고, 표시 패널(110)에 배열된 복수의 화소 PIX가 도 17의 좌우방향으로 균등하게 2분할되어, 분할 발광 영역(분할 표시 영역)(110L)측에 1∼480열째의 화소 PIX가 배치되고, 분할 발광 영역(분할 표시 영역)(110R)측에 480∼960열째의 화소 PIX가 배치되고 있는 것으로 한다.
화상 데이터는 표시 패널(110)의 960열×540행의 매트릭스에 대응한 형태로 공급되는 것으로 한다.
(1) 통상 표시 모드
도 18은 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 통상 표시하는 통상 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 18에 있어서, IMG1은 통상 표시 모드에 있어서, 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이다. 화상 정보는 도 5에 있어서 나타낸 화상 정보와 동일하게 하고, 통상 표시 모드에서는 정립 화상으로서 표시된다.
도 18에 있어서, E는 표시 패널(110)(분할 발광 영역(110L))의 1행 1열째에 대응한 화상 데이터에 의한 표시를 나타낸다.
F는 1행 480열째에 대응한 화상 데이터에 의한 표시를 나타내고, G는 540행 1열째에 대응한 화상 데이터에 의한 표시를 나타낸다.
H는 540행 480열째에 대응한 화상 데이터에 의한 표시를 나타낸다.
P는 표시 패널(110)의 1행 481열째(분할 발광 영역(110R)에서는 1행 1열째)에 대응한 화상 데이터에 의한 표시를 나타낸다.
Q는 1행 960열째(분할 발광 영역(110R)에서는 1행 480열째)에 대응한 화상 데이터에 의한 표시를 나타낸다.
R은 540행 481열째(분할 발광 영역(110R)에서는 540행 481열째)에 대응한 화상 데이터에 의한 표시를 나타낸다.
S는 540행 960열째(분할 발광 영역(110R)에서는 540행 480열째)에 대응한 화상 데이터에 의한 표시를 나타내고 있다.
통상 표시 모드에서는 도 18에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 E는 표시 패널(110)(분할 발광 영역(110L))의 1행 1열째에 표시된다.
1행 480열째에 대응한 화상 데이터에 의한 표시 F는 표시 패널(110)(분할 발광 영역(110L))의 1행 480열째의 위치에 표시된다.
540행 1열째에 대응한 화상 데이터에 의한 표시 G는 표시 패널(110)(분할 발광 영역(110L))의 540행 1열째의 위치에 표시된다.
540행 480열째에 대응한 화상 데이터에 의한 표시 H는 표시 패널(110)(분할 발광 영역(110L))의 540행 480열째의 위치에 표시된다.
1행 481열째에 대응한 화상 데이터에 의한 표시 P는 표시 패널(110)의 1행 481열째(분할 발광 영역(110R)에서는 1행 1열째)에 표시된다.
1행 960열째에 대응한 화상 데이터에 의한 표시 Q는 표시 패널(110)의 1행 960열째(분할 발광 영역(110R)에서는 1행 480열째)의 위치에 표시된다.
540행 481열째에 대응한 화상 데이터에 의한 표시 R은 표시 패널(110)의 540행 481열째(분할 발광 영역(110R)에서는 540행 481열째)의 위치에 표시된다.
540행 960열째에 대응한 화상 데이터에 의한 표시 S는 표시 패널(110)의 540행 960열째(분할 발광 영역(110R)에서는 540행 480열째)의 위치에 표시된다.
도 19는 본 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 20은 본 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
도 19에 있어서는 메모리 관리 방법의 설명을 간단명료하게 하기 위해, 편의적으로 다음과 같이 정의한다.
도면중, 화상 데이터 홀딩 회로(151) 및 화상 데이터 보정 회로(154)에 있어서, ○(흰 원)은 상기 화상 정보를 구성하는 각 행(1행분)의 화상 데이터 중, 1열째(또는 시리얼 번호에서 481열째)에 위치하는 화소 PIX에 대응하는 화상 데이터를 나타낸다.
●(검은 원)은 해당 화상 데이터 중, 최종열인 480열째(또는 시리얼 번호에서 960열째)에 위치하는 화소 PIX에 대응하는 화상 데이터를 나타낸다.
화상 데이터 홀딩 회로(151)내에 표기한 화살표는 화상 데이터의 획득 순서(즉, 획득 방향) 또는 판독 순서(즉, 판독 방향)를 나타낸다.
도 19중의 보정 데이터 기억 회로(153) 및 화상 데이터 보정 회로(154)에 있어서, △(흰 삼각)은 표시 패널(110)에 배열된 각 행(1행분)의 화소 PIX 중, 1열째 (또는 시리얼 번호에서 481열째)에 위치하는 화소 PIX의 특성에 따른 보정 데이터를 나타낸다.
▲(흑 삼각)은 해당 화소 PIX 중, 최종열인 480열째(또는 시리얼 번호에서 960열째)에 위치하는 화소 PIX의 특성에 따른 보정 데이터를 나타낸다.
보정 데이터 기억 회로(153)내에 표기한 화살표는 보정 데이터의 판독 순서(즉, 판독 방향)를 나타낸다.
도 19중의 화상 데이터 보정 회로(154) 및 데이터 드라이버(140L, 140R), 표시 패널(110)에 있어서, □(흰 사각)은 표시 패널(110)에 배열된 각 행(1행분)의 화소 PIX에 공급되는 보정 화상 데이터 중, 1열째(또는 시리얼 번호에서 481열째)에 위치하는 화소 PIX에 공급되는 보정 화상 데이터 또는 계조 신호를 나타낸다.
■(검은 사각)은 해당 보정 화상 데이터 중, 최종열인 480열째(또는 시리얼 번호에서 960열째)에 위치하는 화소 PIX에 공급되는 보정 화상 데이터를 나타낸다.
데이터 드라이버(140L, 140R)내에 표기한 화살표는 컨트롤러(150)로부터 공급된 보정 화상 데이터의 획득 순서(즉, 획득 방향)를 나타낸다.
상기의 정의는 본 실시형태의 이하에 나타내는 각 표시 형태에 있어서 공통하여 적용되는 것이다.
통상 표시 모드에 있어서는, 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 표시 장치(100)의 시스템 기동시에 컨트롤러(150)의 데이터 판독 제어 회로(156)에 의해, 미리 표시 패널(110)에 배열된 각 화소 PIX에 대응해서, 보정 데이터 격납 회로(152)에 격납되어 있는 보정 데이터가 순차 판독되고, 보정 데이터 기억 회로(153)의 제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R)에 전송되고, 제 1 보정 데이터 기억 회로(153L)와 제 2 보정 데이터 기억 회로(153R)에 일시 보존된다.
보정 데이터 기억 회로(153)에 전송된 보정 데이터는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)를 겉보기 상, 연속하는 일체의 기억 영역으로서 동작시키고, 표시 패널(110)에 배열된 각 화소 PIX의 위치에 대응하는 어드레스에 보존된다.
예를 들면, 표시 패널(110)의 1행째의 1∼960의 각 열에 배열된 화소 PIX의 특성에 따른 보정 데이터는, 제 1 보정 데이터 기억 회로(153L)의 1행째의 1∼480의 각 열의 기억 영역, 및 제 2 보정 데이터 기억 회로(153R)의 1행째의 1∼480(시리얼 번호에서는 481∼960)의 각 열의 기억 영역에 보존된다.
보정 데이터 기억 회로(153)에는 표시 패널(110)에 표시되는 화상 정보 1화면분의 각 화소 PIX의 보정 데이터가 보존된다.
계속해서, 도 19에 나타내는 바와 같이, 데이터 판독 제어 회로(156)는 표시 신호 생성 회로(160)로부터 시리얼 데이터로서 공급되는 디지털 신호의 화상 데이터를, 화상 데이터 홀딩 회로(151)에 설치된 2조의 메모리 회로(151A, 151B)의 어느 한쪽측에 전환 접점 PSi를 통해 순차 획득해서 홀딩한다.
이때, 화상 데이터 홀딩 회로(151)는 통상 표시 모드에 있어서는, 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리 (151Lb, 151Rb)를 겉보기 상, 연속하는 일체의 기억 영역으로서 동작시킨다. 즉, 예를 들면 메모리 회로(151A)에 있어서, 우선 FIFO 메모리(151La)의 1행째의 1열째로부터 최종열인 480열째에 대응하는 방향(순방향)으로 연속하는 화상 데이터를 순차 획득하고, 계속해서 FIFO 메모리(151Ra)의 1행째의 1열째(또는 시리얼 번호에서 481열째)로부터 최종열인 480열째(또는 시리얼 번호에서 960열째)에 대응하는 방향 (순방향)으로 연속하는 화상 데이터를 순차 획득해서 홀딩한다.
화상 데이터 홀딩 회로(151)는 이 동작을 1행째로부터 최종행인 540행째까지 순방향으로 행마다 반복하고, 2조의 메모리 회로(151A, 151B)의 어느 한쪽측에 1화면분의 화상 데이터를 홀딩한다.
화상 데이터 홀딩 회로(151)에 있어서는 이 화상 데이터의 획득 동작과 병행해서, 도 19에 나타내는 바와 같이, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를 전환 접점 PSo를 통해 순차 판독하는 화상 데이터의 판독 동작이 실행된다.
이 화상 데이터의 판독 동작에 있어서는, 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)를 겉보기 상, 연속하는 일체의 기억 영역으로서 동작시키고, 상술한 화상 데이터의 획득 방향 및 획득 순서와 동일한 판독 방향 및 판독 순서로 화상 데이터의 판독 동작이 실행된다.
판독된 화상 데이터는 1행분을 단위로 해서, 화상 데이터 보정 회로(154)에 공급된다(도 19중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표, 원 숫자 참조).
한편, 도 19에 나타내는 바와 같이, 데이터 판독 제어 회로(156)에 의해, 보정 데이터 기억 회로(153)의 제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 홀딩 회로 (151)를 통해 화상 데이터 보정 회로(154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급된다.
보정 데이터 기억 회로(153)는 보정 데이터 기억 회로(153)를 구성하는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)를 겉보기 상, 연속하는 일체의 기억 영역으로서 동작시킨다. 즉 예를 들면, 우선 제 1 보정 데이터 기억 회로(153L)의 1행째의 1열째로부터 최종열인 480열째에 대응하는 방향(순방향; 제 1 판독 순서)으로 보정 데이터를 순차 판독하고, 계속해서 제 2 보정 데이터 기억 회로(153R)의 1행째의 1열째(또는 시리얼 번호에서 481열째)로부터 최종열인 480열째(또는 시리얼 번호에서 960열째)에 대응하는 방향(순방향; 제 1 판독 순서)으로 보정 데이터를 순차 판독하는 동작을, 1행째로부터 최종행인 540행째에 대응하는 방향(순방향)으로 순차 반복한다(도 19중, 보정 데이터 기억 회로(153)내에 표기한 화살표, 원 숫자 참조).
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로 (151)를 통해 획득된 1행분의 각 열 위치의 화상 데이터가, 보정 데이터 기억 회로 (153)로부터 공급된 표시 패널(110)의 1행분의 각 열의 화소 PIX의 특성에 따른 보정 데이터에 의거해서, 예를 들면 1화소분씩 순차 보정 처리된다.
화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 도 19중, 화상 데이터 보정 회로(154)내, 및 도 20에 개념적으로 나타내는 바와 같이, 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 20중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 20중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
화상 데이터 홀딩 회로(151)의 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra) 또는 (151Lb, 151Rb))를 일체적인 기억 영역으로서 동작시키고, 시리얼 데이터의 화상 데이터를 FIFO 메모리(151La, 151Ra)의 순서로, 또는 151Lb, 151Rb의 순서로 순방향으로 순차 획득 홀딩시키고, FIFO 메모리(151La, 151Ra)의 순서로, 또는 151Lb, 151Rb의 순서로 순방향으로 순차 판독한다.
보정 데이터 기억 회로(153)를 구성하는 2조의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)를 일체적인 기억 영역으로서 동작시키고, 제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R)의 순서로 순방향으로 순차 판독한다.
그리고, 판독된 1행분의 화상 데이터(FIFO 메모리(151La 또는 151Lb)측(도면중, L측이라고 표기)의 1∼480열째와, FIFO 메모리(151Ra 또는 151Rb)측(도면중, R측이라고 표기)의 1∼480열째(시리얼 번호에서는 481∼960열째)의 화상 데이터)의 각각에 대해, 보정 데이터 기억 회로(153)로부터 순방향으로 순차 판독된 1행분의 보정 데이터(제 1 보정 데이터 기억 회로(153L)측(도면중, L측이라고 표기)의 1∼480열째와, 제 2 보정 데이터 기억 회로(153R)측(도면중, R측이라고 표기)의 1∼480열째(시리얼 번호에서는 481∼960열째)의 보정 데이터)의 각각을 이용한 보정 처리가 실행된다.
화상 데이터의 보정 처리 방법의 구체예에 대해서는, 후술하는 표시 장치의 구동 제어 방법의 구체예에 있어서 자세하게 설명한다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼Dq:q=960)는 데이터 판독 제어 회로(156)에 의해, 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140L, 140R)에 전송된다.
드라이버 전송 회로(155)를 통해 전송되는 보정 화상 데이터 D1∼D960은 표시 패널(110)의 분할 발광 영역(110L)에 배열되는 1열째로부터 480열째의 화소 PIX에 대응하는 보정 화상 데이터 D1∼D480이 데이터 드라이버(140L)에 전송되고, 분할 발광 영역(110R)에 배열되는 1열째로부터 480열째(시리얼 번호에서는 481열째로부터 960열째)의 화소 PIX에 대응하는 보정 화상 데이터 D481∼D960이 데이터 드라이버(140R)에 전송된다.
이때, 보정 화상 데이터 D1∼D480이, 데이터 드라이버(140L)에 있어서 분할 발광 영역(110L)의 1열째로부터 480열째에 대응하는 방향(순방향; 제 1 획득 순서)으로 1화소분씩 순차 획득된다. 보정 화상 데이터 D481∼D960이 데이터 드라이버 (140R)에 있어서 분할 발광 영역(110R)의 1열째로부터 480열째(시리얼 번호에서는 481열째로부터 960열째)에 대응하는 방향(순방향; 제 1 획득 순서)으로, 1화소분씩 순차 획득된다(도 19중, 데이터 드라이버(140)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 1행째로부터 최종행인 540행째의 선택 라인 Ls의 순서(순방향; 제 1 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
그리고, 각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140L, 140R)에 있어서, 상기 획득한 1행분(시리얼 번호에서 1∼480열째와 481∼960열째)의 보정 화상 데이터 D1∼D960에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다.
이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 통상 표시 모드에 있어서는 도 19중, 화상 데이터 보정 회로(154) 및 데이터 드라이버(140L, 140R), 표시 패널(110)내, 및 도 20에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 각 분할 발광 영역(110L, 110R)의 각 행의 1열째로부터 480열째(시리얼 번호에서는 1열째로부터 480열째와 481열째로부터 960열째)의 각 화소 PIX에 대해, 화상 정보의 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터(도 20중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터(도 20중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 소정의 발광 레벨의 전원 전압 Vsa를 인가하는 것에 의해, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)가 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작하고, 표시 패널(110)에 화상 정보가 표시된다. 이때, 표시 패널(110)에는 도 18에 나타내는 바와 같이 화상 정보가 정립 화상으로서 표시된다.
상술한 제 1 실시형태와 마찬가지로, 표시 장치가 예를 들면 공장 출하 상태 등의 초기 상태에 있는 경우나, 각 화소 PIX의 특성에 따른 보정 데이터가 취득되어 있지 않은 상태 등, 화상 데이터의 보정 처리를 필요로 하지 않는 경우에 있어서는, 화상 데이터의 보정 처리를 실행하는 일 없이(화상 데이터 보정 회로(154)를 스루해서), 화상 데이터가 드라이버 전송 회로(155)를 통해 데이터 드라이버(140)에 전송된다.
(2) 좌우 반전 표시 모드
도 21은 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 반전 표시하는 좌우 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 21에 있어서, IMG2는 좌우 반전 표시 모드에 있어서, 상기 통상 표시 모드일 때와 동일한 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이고, 도 18에 있어서의 IMG1을 좌우 반전한 좌우 반전 화상으로 되어 있다.
좌우 반전 표시 모드에서는 도 21에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 E는 표시 패널(110)의 1행 960열째(분할 발광 영역 (110R)에서는 1행 480열째)에 표시된다.
1행 480열째에 대응한 화상 데이터에 의한 표시 F는 표시 패널(110)의 1행 481열째(분할 발광 영역(110R)에서는 1행 1열째)의 위치에 표시된다.
540행 1열째에 대응한 화상 데이터에 의한 표시 G는 표시 패널(110)의 540행 960열째(분할 발광 영역(110R)에서는 540행 480열째)의 위치에 표시된다.
540행 480열째에 대응한 화상 데이터에 의한 표시 H는 표시 패널(110)의 540행 481열째(분할 발광 영역(110R)에서는 540행 1열째)의 위치에 표시된다.
1행 481열째에 대응한 화상 데이터에 의한 표시 P는 표시 패널(110)(분할 발광 영역(110L))의 1행 480열째의 위치에 표시된다.
1행 960열째에 대응한 화상 데이터에 의한 표시 Q는 표시 패널(110)(분할 발광 영역(110L))의 1행 1열째의 위치에 표시된다.
540행 481열째에 대응한 화상 데이터에 의한 표시 R은 표시 패널(110)(분할 발광 영역(110L))의 540행 480열째의 위치에 표시된다.
540행 960열째에 대응한 화상 데이터에 의한 표시 S는 표시 패널(110)(분할 발광 영역(110L))의 540행 1열째의 위치에 표시된다.
도 22는 본 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 23은 본 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
상술한 통상 표시 모드에 있어서의 경우와 동등한 구성이나 수법, 개념에 대해서는 설명을 간략화한다.
좌우 반전 표시 모드에 있어서는, 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 상술한 통상 표시 모드의 경우와 마찬가지로, 표시 장치(100)의 시스템 기동시에, 표시 패널(110)에 배열된 1화면분의 각 화소 PIX에 대응하는 보정 데이터가, 미리 보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)의 제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R)에 전송되고, 제 1 보정 데이터 기억 회로(153L)와 제 2 보정 데이터 기억 회로(153R)에 일시 보존된다.
계속해서 도 22에 나타내는 바와 같이, 화상 데이터 홀딩 회로(151)에 있어서, 표시 신호 생성 회로(160)로부터 시리얼 데이터로서 공급되는 화상 데이터를 2조의 메모리 회로(151A, 151B)의 한쪽측에, 전환 접점 PSi를 통해 순차 획득하는 동작과, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를 전환 접점 PSo를 통해 순차 판독하고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급하는 동작을 병행해서 실행한다.
화상 데이터 홀딩 회로(151)는 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)를 별개의 기억 영역으로서 동작시킨다. 즉, 예를 들면 메모리 회로(151A)에 있어서, 우선 FIFO 메모리 (151Ra)의 1행째의 1열째로부터 최종열인 480열째에 대응하는 방향(순방향)으로 연속하는 화상 데이터를 분할해서 획득하고, 계속해서 FIFO 메모리(151La)의 1행째의 1열째로부터 최종열인 480열째(시리얼 번호에서는 481열째로부터 960열째)에 대응하는 방향(순방향)으로, 연속하는 화상 데이터를 분할하여 획득해서 홀딩한다.
화상 데이터 홀딩 회로(151)는 이 동작을 1행째로부터 최종행인 540행째까지 순방향으로 행마다 반복하고, 2조의 메모리 회로(151A, 151B)의 어느 한쪽측에 1화면분의 화상 데이터를 홀딩한다.
화상 데이터 홀딩 회로(151)에 있어서는 이 화상 데이터의 획득 동작과 병행해서, 도 22에 나타내는 바와 같이, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를 순차 판독하는 화상 데이터의 판독 동작이 실행된다.
이 화상 데이터의 판독 동작에 있어서는, 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)를 별개의 기억 영역으로서 동작시키고, 상술한 화상 데이터의 획득 방향 및 획득 순서와 동일한 판독 방향 및 판독 순서로 화상 데이터의 판독 동작이 실행된다.
판독된 화상 데이터는 1행분을 단위로 해서, 화상 데이터 보정 회로(154)에 공급된다(도 22중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표, 원 숫자 참조).
한편, 도 22에 나타내는 바와 같이, 보정 데이터 기억 회로(153)의 제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 홀딩 회로(151)를 통해 화상 데이터 보정 회로 (154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 화상 데이터 보정 회로(154)에 공급된다.
보정 데이터 기억 회로(153)는 보정 데이터 기억 회로(153)를 구성하는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)를 별개의 기억 영역으로서 동작시킨다. 즉, 예를 들면 우선 제 2 보정 데이터 기억 회로(153R)의 1행째의 최종열인 480열째로부터 1열째(시리얼 번호에서는 960열째로부터 481열째)에 대응하는 방향(역방향; 제 2 판독 순서)으로 보정 데이터를 순차 판독하고, 계속해서 제 1 보정 데이터 기억 회로(153L)의 1행째의 최종열인 480열째로부터 1열째에 대응하는 방향 (역방향; 제 2 판독 순서)으로 보정 데이터를 순차 판독하는 동작을, 1행째로부터 최종행인 540행째에 대응하는 방향(순방향)으로 순차 반복한다(도 22중, 보정 데이터 기억 회로(153)내에 표기한 화살표, 원 숫자 참조).
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로 (151)를 통해 획득된 화상 데이터가 보정 데이터 기억 회로(153)로부터 공급된 표시 패널(110)의 각 화소 PIX의 특성에 따른 보정 데이터에 의거해서 보정 처리된다.
화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 도 22중, 화상 데이터 보정 회로(154)내, 및 도 23에 개념적으로 나타내는 바와 같이, 각 행의 1열째로부터 480열째, 및 481열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 23중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 각 행의 960열째로부터 481열째, 및 480열째로부터 1열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 23중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
화상 데이터 홀딩 회로(151)의 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra) 또는 (151Lb, 151Rb))를 별개의 기억 영역으로서 동작시키고, 시리얼 데이터의 화상 데이터를 FIFO 메모리(151Ra), 151La의 순서로, 또는 151Rb, 151Lb의 순서로 순방향으로 순차 획득 홀딩시키고, FIFO 메모리(151Ra), 151La의 순서로, 또는 151Rb, 151Lb의 순서로 순방향으로 순차 판독한다.
보정 데이터 기억 회로(153)를 구성하는 2조의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)를 별개의 기억 영역으로서 동작시키고, 제 2 보정 데이터 기억 회로(153R), 제 1 보정 데이터 기억 회로(153L)의 순서로 역방향으로 순차 판독한다.
그리고, 판독된 1행분의 화상 데이터(FIFO 메모리(151Ra 또는 151Rb)측(도면중, R측이라고 표기)의 1∼480열째와, FIFO 메모리(151La 또는 151Lb)측(도면중, L측이라고 표기)의 1∼480열째(시리얼 번호에서는 481∼960열째)의 화상 데이터)의 각각에 대해, 보정 데이터 기억 회로(153)로부터 역방향으로 순차 판독된 1행분의 보정 데이터(제 2 보정 데이터 기억 회로(153R)측(도면중, R측이라고 표기)의 480∼1열째(시리얼 번호에서는 960∼481열째)와, 제 1 보정 데이터 기억 회로(153L)측 (도면중, L측이라고 표기)의 480∼1열째의 보정 데이터)의 각각을 이용한 보정 처리가 실행된다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼D960)는 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140L, 140R)에 전송된다.
데이터 드라이버(140L, 140R)는 컨트롤러(150)로부터 공급되는 데이터 제어 신호(스캔 전환 신호)에 의거해서, 보정 화상 데이터 D1∼D960의 획득 방향이 역방향이 되도록 설정된다.
이것에 의해, 드라이버 전송 회로(155)를 통해 전송되는 보정 화상 데이터 D1∼D960은 표시 패널(110)의 분할 발광 영역(110L)에 배열되는 1열째로부터 480열째의 화소 PIX에 대응하는 보정 화상 데이터 D1∼D480이 데이터 드라이버(140L)에 전송되고, 분할 발광 영역(110R)에 배열되는 1열째로부터 480열째(시리얼 번호에서는 481열째로부터 960열째)의 화소 PIX에 대응하는 보정 화상 데이터 D481∼D960이 데이터 드라이버(140R)에 전송된다.
이때, 보정 화상 데이터 D480∼D1이, 데이터 드라이버(140L)에 있어서 분할 발광 영역(110L)의 480열째로부터 1열째에 대응하는 방향(역방향; 제 2 획득 순서)으로 1화소분씩 순차 획득되고, 보정 화상 데이터 D960∼D481이 데이터 드라이버 (140R)에 있어서 분할 발광 영역(110R)의 480열째로부터 1열째(시리얼 번호에서는 960열째로부터 481열째)에 대응하는 방향(역방향; 제 2 획득 순서)으로 1화소분씩 순차 획득된다(도 22중, 데이터 드라이버(140L, 140R)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 1행째로부터 최종행인 540행째의 선택 라인 Ls의 순서(순방향; 제 1 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
그리고, 각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140L, 140R)에 있어서, 상기 획득한 1행분(시리얼 번호에서 480∼1열째와 960∼481열째)의 보정 화상 데이터 D1∼D960에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다.
이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 좌우 반전 표시 모드에 있어서는 도 22중, 화상 데이터 보정 회로 (154) 및 데이터 드라이버(140L, 140R), 표시 패널(110)내, 및 도 23에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 각 분할 발광 영역(110L, 110R)의 각 행의 1열째로부터 480열째(시리얼 번호에서는 1열째로부터 480열째와 481열째로부터 960열째)의 각 화소 PIX에 대해, 화상 정보의 각 행의 960열째로부터 1열째의 각 열 위치에 대응하는 화상 데이터(도 23중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터(도 23중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)를 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작시키는 것에 의해, 표시 패널(110)에 화상 정보가 표시된다. 이때, 표시 패널(110)에는 도 21에 나타내는 바와 같이 화상 정보가 좌우 반전 화상으로서 표시된다.
(3) 상하 반전 표시 모드
도 24는 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 상하 반전 표시하는 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 24에 있어서, IMG3은 상하 반전 표시 모드에 있어서, 상기 통상 표시 모드일 때와 동일한 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이고, 도 18에 있어서의 IMG1을 상하 반전한 상하 반전 화상으로 되어 있다.
상하 반전 표시 모드에서는 도 24에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 E는 표시 패널(110)(분할 발광 영역(110L))의 540행 1열째에 표시된다. 1행 480열째에 대응한 화상 데이터에 의한 표시 F는 표시 패널 (110)(분할 발광 영역(110L))의 540행 480열째의 위치에 표시된다. 540행 1열째에 대응한 화상 데이터에 의한 표시 G는 표시 패널(110)(분할 발광 영역(110L))의 1행 1열째의 위치에 표시된다. 540행 480열째에 대응한 화상 데이터에 의한 표시 H는 표시 패널(110)(분할 발광 영역(110L))의 1행 480열째의 위치에 표시된다. 1행 481열째에 대응한 화상 데이터에 의한 표시 P는 표시 패널(110)의 1행 480열째(분할 발광 영역(110R)에서는 540행 1열째)의 위치에 표시된다. 1행 960열째에 대응한 화상 데이터에 의한 표시 Q는 표시 패널(110)의 540행 960열째(분할 발광 영역 (110R)에서는 540행 480열째)의 위치에 표시된다. 540행 481열째에 대응한 화상 데이터에 의한 표시 R은 표시 패널(110)의 1행 481열째(분할 발광 영역(110R)에서는 1행 1열째)의 위치에 표시되고, 540행 960열째에 대응한 화상 데이터에 의한 표시 S는 표시 패널(110)의 1행 960열째(분할 발광 영역(110R)에서는 1행 480열째)의 위치에 표시된다.
도 25는 본 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 26은 본 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
상술한 통상 표시 모드 및 좌우 반전 표시 모드에 있어서의 경우와 동등한 구성이나 수법, 개념에 대해서는 설명을 간략화한다.
상하 반전 표시 모드에 있어서는, 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 상술한 통상 표시 모드의 경우와 마찬가지로, 표시 장치(100)의 시스템 기동시에, 표시 패널(110)에 배열된 1화면분의 각 화소 PIX에 대응하는 보정 데이터가, 미리 보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)의 제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R)에 전송되고, 제 1 보정 데이터 기억 회로(153L)와 제 2 보정 데이터 기억 회로(153R)에 일시 보존된다.
계속해서 도 25에 나타내는 바와 같이, 상술한 통상 표시 모드의 경우와 마찬가지로 화상 데이터 홀딩 회로(151)에 있어서, 표시 신호 생성 회로(160)로부터 공급되는 화상 데이터를 2조의 메모리 회로(151A, 151B)의 한쪽측에, 전환 접점 PSi를 통해 순차 획득하는 동작과, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를 전환 접점 PSo를 통해 순차 판독하고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급하는 동작을 병행해서 실행한다.
화상 데이터 홀딩 회로(151)는 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)를 겉보기 상, 연속하는 일체의 기억 영역으로서 동작시킨다. 즉, FIFO 메모리(151La)의 1열째로부터 최종열인 480열째, 계속해서 FIFO 메모리(151Ra)의 1열째로부터 최종열인 480열째(시리얼 번호에서는 481열째로부터 960열째)에 대응하는 방향(순방향)으로, 연속하는 화상 데이터를 순차 획득해서 홀딩하는 동작을 1행째로부터 최종행인 540행째까지 순방향으로 행마다 반복하고, 메모리 회로(151A, 151B)의 어느 한쪽측에 1화면분의 화상 데이터를 홀딩한다.
화상 데이터 홀딩 회로(151)는 이 화상 데이터의 획득 동작과 병행해서, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를, 상술한 화상 데이터의 획득 방향 및 획득 순서와 동일한 판독 방향 및 판독 순서로 판독한다(도 25중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표, 원 숫자 참조).
한편, 도 25에 나타내는 바와 같이, 보정 데이터 기억 회로(153)의 제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 홀딩 회로(151)를 통해 화상 데이터 보정 회로 (154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 화상 데이터 보정 회로(154)에 공급된다.
보정 데이터 기억 회로(153)는 보정 데이터 기억 회로(153)를 구성하는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)를 겉보기 상, 연속하는 일체의 기억 영역으로서 동작시킨다. 즉, 예를 들면 우선 제 1 보정 데이터 기억 회로(153L)의 최종행인 540행째의 1열째로부터 최종열인 480열째에 대응하는 방향(순방향; 제 1 판독 순서)으로 보정 데이터를 순차 판독하고, 계속해서 제 2 보정 데이터 기억 회로(153R)의 최종행인 540행째의 1열째로부터 최종열인 480열째(시리얼 번호에서는 481열째로부터 960열째)에 대응하는 방향(순방향; 제 1 판독 순서)으로, 보정 데이터를 순차 판독하는 동작을 최종행인 540행째로부터 1행째에 대응하는 방향(역방향)으로 순차 반복한다(도 25중, 보정 데이터 기억 회로(153)내에 표기한 화살표, 원 숫자 참조).
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로 (151)를 통해 획득된 화상 데이터가 보정 데이터 기억 회로(153)로부터 공급된 표시 패널(110)의 각 화소 PIX의 특성에 따른 보정 데이터에 의거해서 보정 처리된다.
화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 도 25중, 화상 데이터 보정 회로(154)내, 및 도 26에 개념적으로 나타내는 바와 같이, 1행째로부터 540행째의 각 행의 1열째로부터 480열째, 및 481열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 26중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 540행째로부터 1행째의 각 행의 1열째로부터 480열째, 및 481열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 26중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼D960)는 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140L, 140R)에 전송된다.
여기서, 드라이버 전송 회로(155)를 통해 전송되는 보정 화상 데이터 D1∼D960은 보정 화상 데이터 D1∼D480이, 데이터 드라이버(140L)에 있어서 분할 발광 영역(110L)의 1열째로부터 480열째에 대응하는 방향(순방향; 제 1 획득 순서)으로 1화소분씩 순차 획득되고, 보정 화상 데이터 D481∼D960이 데이터 드라이버(140R)에 있어서 분할 발광 영역(110R)의 1열째로부터 480열째(시리얼 번호에서는 481열째로부터 960열째)에 대응하는 방향(순방향; 제 1 획득 순서)으로 1화소분씩 순차 획득된다(도 25중, 데이터 드라이버(140L, 140R)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 최종행인 540행째로부터 1행째의 선택 라인 Ls의 순서(역방향; 제 2 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
그리고, 각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140L, 140R)에 있어서, 상기 획득한 1행분(시리얼 번호에서 1∼480열째와 481∼960열째)의 보정 화상 데이터 D1∼D960에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다.
이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 상하 반전 표시 모드에 있어서는 도 25중, 화상 데이터 보정 회로 (154) 및 데이터 드라이버(140L, 140R), 표시 패널(110)내, 및 도 26에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 각 분할 발광 영역(110L, 110R)의 540행째로부터 1행째의 각 행의 1열째로부터 480열째(시리얼 번호에서는 1열째로부터 480열째와 481열째로부터 960열째)의 각 화소 PIX에 대해, 화상 정보의 1행째로부터 540행째의 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터(도 26중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 540행째로부터 1행째의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터(도 26중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)를 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작시키는 것에 의해, 표시 패널(110)에 화상 정보가 표시된다. 이때, 표시 패널(110)에는 도 24에 나타내는 바와 같이 화상 정보가 상하 반전 화상으로서 표시된다.
(4) 좌우 상하 반전 표시 모드
도 27은 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 상하 반전 표시하는 좌우 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 27에 있어서, IMG4는 좌우 상하 반전 표시 모드에 있어서, 상기 통상 표시 모드일 때와 동일한 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이고, 도 18에 있어서의 IMG1을 좌우 상하 반전한 좌우 상하 반전 화상으로 되어 있다.
좌우 상하 반전 표시 모드에서는 도 27에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 E는 표시 패널(110)의 540행 960열째(분할 발광 영역(110R)에서는 540행 480열째)에 표시된다.
1행 480열째에 대응한 화상 데이터에 의한 표시 F는 표시 패널(110)의 540행 481열째(분할 발광 영역(110R)에서는 540행 1열째)의 위치에 표시된다.
540행 1열째에 대응한 화상 데이터에 의한 표시 G는 표시 패널(110)의 1행 960열째(분할 발광 영역(110R)에서는 1행 480열째)의 위치에 표시된다.
540행 480열째에 대응한 화상 데이터에 의한 표시 H는 표시 패널(110)의 1행 481열째(분할 발광 영역(110R)에서는 1행 1열째)의 위치에 표시된다.
1행 481열째에 대응한 화상 데이터에 의한 표시 P는 표시 패널(110)(분할 발광 영역(110L))의 540행 480열째의 위치에 표시된다.
1행 960열째에 대응한 화상 데이터에 의한 표시 Q는 표시 패널(110)(분할 발광 영역(110L))의 540행 1열째의 위치에 표시된다. 540행 481열째에 대응한 화상 데이터에 의한 표시 R은 표시 패널(110)(분할 발광 영역(110L))의 1행 480열째의 위치에 표시된다.
540행 960열째에 대응한 화상 데이터에 의한 표시 S는 표시 패널(110)(분할 발광 영역(110L))의 1행 1열째의 위치에 표시된다.
도 28은 본 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 29는 본 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
상술한 통상 표시 모드 및 좌우 반전 표시 모드, 상하 반전 표시 모드에 있어서의 경우와 동등한 구성이나 수법, 개념에 대해서는 설명을 간략화한다.
좌우 상하 반전 표시 모드에 있어서는, 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 상술한 통상 표시 모드의 경우와 마찬가지로, 표시 장치(100)의 시스템 기동시에, 표시 패널(110)에 배열된 1화면분의 각 화소 PIX에 대응하는 보정 데이터가, 미리 보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)의 제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R)에 전송되고, 제 1 보정 데이터 기억 회로(153L)와 제 2 보정 데이터 기억 회로(153R)에 일시 보존된다.
계속해서 도 28에 나타내는 바와 같이, 상술한 좌우 반전 표시 모드의 경우와 마찬가지로 화상 데이터 홀딩 회로(151)에 있어서, 표시 신호 생성 회로(160)로부터 공급되는 화상 데이터를 2조의 메모리 회로(151A, 151B)의 한쪽측에, 전환 접점 PSi를 통해 순차 획득하는 동작과, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를 전환 접점 PSo를 통해 순차 판독하고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급하는 동작을 병행해서 실행한다.
화상 데이터 홀딩 회로(151)는 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)를 별개의 기억 영역으로서 동작시킨다. 즉, FIFO 메모리(151Ra)의 1열째로부터 최종열인 480열째, 계속해서 FIFO 메모리(151La)의 1열째로부터 최종열인 480열째(시리얼 번호에서는 481열째로부터 960열째)에 대응하는 방향(순방향)으로, 연속하는 화상 데이터를 분할하여 획득해서 홀딩하는 동작을 1행째로부터 최종행인 540행째까지 순방향으로 행마다 반복하고, 메모리 회로(151A, 151B)의 어느 한쪽측에 1화면분의 화상 데이터를 홀딩한다.
화상 데이터 홀딩 회로(151)는 이 화상 데이터의 획득 동작과 병행해서, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를, 상술한 화상 데이터의 획득 방향 및 획득 순서와 동일한 판독 방향 및 판독 순서로 판독한다(도 28중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표, 원 숫자 참조).
한편, 도 28에 나타내는 바와 같이, 보정 데이터 기억 회로(153)의 제 1 보정 데이터 기억 회로(153L), 제 2 보정 데이터 기억 회로(153R)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 홀딩 회로(151)를 통해 화상 데이터 보정 회로 (154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 화상 데이터 보정 회로(154)에 공급된다.
보정 데이터 기억 회로(153)는 좌우 상하 반전 표시 모드에 있어서는, 보정 데이터 기억 회로(153)를 구성하는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)를 별개의 기억 영역으로서 동작시킨다. 즉, 예를 들면 우선 제 2 보정 데이터 기억 회로(153R)의 최종행인 540행째의 최종열인 480열째로부터 1열째(시리얼 번호에서는 960열째로부터 481열째)에 대응하는 방향(역방향; 제 2 판독 순서)으로 보정 데이터를 순차 판독하고, 계속해서 제 1 보정 데이터 기억 회로(153L)의 최종행인 540행째의 최종열인 480열째로부터 1열째에 대응하는 방향(역방향; 제 2 판독 순서)으로 보정 데이터를 순차 판독하는 동작을, 최종행인 540행째로부터 1행째에 대응하는 방향(역방향)으로 순차 반복한다(도 28중, 보정 데이터 기억 회로(153)내에 표기한 화살표, 원 숫자 참조).
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로 (151)를 통해 획득된 화상 데이터가 보정 데이터 기억 회로(153)로부터 공급된 표시 패널(110)의 각 화소 PIX의 특성에 따른 보정 데이터에 의거해서 보정 처리된다.
화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 도 28중, 화상 데이터 보정 회로(154)내, 및 도 29에 개념적으로 나타내는 바와 같이, 1행째로부터 540행째의 각 행의 1열째로부터 480열째, 및 481열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 29중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 540행째로부터 1행째의 각 행의 960열째로부터 481열째, 및 480열째로부터 1열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 29중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼D960)는 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140L, 140R)에 전송된다.
데이터 드라이버(140L, 140R)는 좌우 상하 반전 표시 모드의 경우에는, 컨트롤러(150)로부터 공급되는 데이터 제어 신호(스캔 전환 신호)에 의거해서, 보정 화상 데이터 D1∼D960의 획득 방향이 역방향이 되도록 설정된다.
이것에 의해, 드라이버 전송 회로(155)를 통해 전송되는 보정 화상 데이터 D1∼D960은 표시 패널(110)의 분할 발광 영역(110L)에 배열되는 1열째로부터 480열째의 화소 PIX에 대응하는 보정 화상 데이터 D480∼D1이, 데이터 드라이버(140L)에 있어서 분할 발광 영역(110L)의 480열째로부터 1열째에 대응하는 방향(역방향; 제 2 획득 순서)으로 1화소분씩 순차 획득되고, 분할 발광 영역(110R)에 배열되는 1열째로부터 480열째(시리얼 번호에서는 481열째로부터 960열째)의 화소 PIX에 대응하는 보정 화상 데이터 D960∼D481이, 데이터 드라이버(140R)에 있어서 분할 발광 영역(110R)의 480열째로부터 1열째(시리얼 번호에서는 960열째로부터 481열째)에 대응하는 방향(역방향; 제 2 획득 순서)으로 1화소분씩 순차 획득된다(도 28중, 데이터 드라이버(140L, 140R)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 최종행인 540행째로부터 1행째의 선택 라인 Ls의 순서(역방향; 제 2 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
그리고, 각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140L, 140R)에 있어서, 상기 획득한 1행분(시리얼 번호에서 480∼1열째와 960∼481열째)의 보정 화상 데이터 D1∼D960에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다.
이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 좌우 상하 반전 표시 모드에 있어서는 도 28중, 화상 데이터 보정 회로(154) 및 데이터 드라이버(140L, 140R), 표시 패널(110)내, 및 도 29에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 각 분할 발광 영역(110L, 110R)의 540행째로부터 1행째의 각 행의 1열째로부터 480열째(시리얼 번호에서는 1열째로부터 480열째와 481열째로부터 960열째)의 각 화소 PIX에 대해, 화상 정보의 1행째로부터 540행째의 각 행의 960열째로부터 1열째의 각 열 위치에 대응하는 화상 데이터(도 29중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 540행째로부터 1행째의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터(도 26중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)를 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작시키는 것에 의해, 표시 패널(110)에 화상 정보가 표시된다. 이때, 표시 패널(110)에는 도 27에 나타내는 바와 같이 화상 정보가 좌우 상하 반전 화상으로서 표시된다.
상술한 바와 같이, 본 실시형태에 관한 표시 장치(100)에 의하면, 상술한 제 1 실시형태와 마찬가지로, 표시 패널(110)의 각 화소 PIX의 특성에 따른 보정 데이터를 여러 가지의 표시 형태(화상 정보의 통상 표시나 각종의 반전 표시)에 대응시켜, 기억 회로로부터 적절히 읽기쓰기할 수 있는 메모리 관리 방법을 간이하고 또한 저렴한 장치 구성으로 실현할 수 있다.
또, 본 실시형태에 있어서는, 표시 패널(110)을 2개의 분할 발광 영역(110L, 110R)에 분할하고, 각 분할 발광 영역(110L, 110R)에 대응시켜, 동시 구동하는 개별의 데이터 드라이버(140L, 140R)를 구비한 구성을 갖는 것에 의해, 컨트롤러 (150)로부터 공급되는 보정 화상 데이터 D1∼D960을 획득할 때의 데이터 전송 속도를 저감할 수 있으므로, 표시 장치의 구동 제어 동작에 있어서의 타이밍 제어의 자유도를 향상시킬 수 있는 동시에, 저렴한 데이터 드라이버를 적용해서, 표시 장치의 제품 비용을 삭감할 수 있다.
본 실시형태에 있어서는 설명의 형편상, 편의적으로 표시 패널(110)을 균등하게 2분할한 분할 발광 영역(110L, 110R)을 갖는 경우에 대해 설명했지만, 본 발명은 이것에 한정되는 것이 아니다. 본 발명에 관한 표시 장치는, 예를 들면 상기와 동일한 960열의 화소 PIX가 배열된 표시 패널(110)에 있어서, 분할 발광 영역 (110L)에 배열되는 화소 PIX의 열 수가 384, 분할 발광 영역(110R)에 배열되는 화소 PIX의 열 수가 576과 같이, 분할 발광 영역(110L, 110R)이 불균등하게 분할된 것이라도 좋다. 또한, 2이상의 복수의 분할 발광 영역으로 분할된 것이라도 좋다.
이것에 의하면, 표시 패널(110)을 분할해서 설정되는 각 분할 발광 영역에 배열되는 화소 PIX의 열 수를 임의로 설정할 수 있으므로, 해당 열 수를 기존(또는 범용)의 데이터 드라이버의 출력 단자수에 대응시키는 것에 의해, 간이하고 또한 저렴하게 본 실시형태에 관한 표시 장치를 실현할 수 있다.
<제 3 실시형태>
다음에, 본 발명에 관한 표시 장치의 제 3 실시형태에 대해, 도면을 참조해서 설명한다.
본 실시형태에 관한 표시 장치는 컨트롤러에 있어서의 보정 데이터의 격납 방법이 상기 제 2 실시형태에 있어서의 보정 데이터의 격납 방법과 다르고, 그 이외는 상기 제 2 실시형태에 있어서의 표시 장치와 동등한 구성을 구비한다. 여기서, 상기 제 2 실시형태와 동등한 구성 및 제어 방법에 대해서는 설명을 생략 또는 간략화한다.
도 30은 본 발명에 관한 표시 장치의 제 3 실시형태를 나타내는 개략 블록도이다.
도 30에 있어서는 제 3 실시형태에 관한 표시 장치에 적용되는 컨트롤러의 화상 데이터 보정 기능과 메모리 관리 기능을 실현하기 위한 구성을 나타냈다.
컨트롤러(150)는 화상 데이터 홀딩 회로(151)와, 보정 데이터 격납 회로 (152)와, 보정 데이터 기억 회로(153)와, 화상 데이터 보정 회로(154)와, 드라이버 전송 회로(155)와, 데이터 판독 제어 회로(156)를 구비하고 있다.
표시 패널(110)은 도 30에 나타내는 바와 같이, 복수의 화소 PIX가 2차원 배열된 발광 영역이 행방향으로, 예를 들면 2분할되어 있다. 그리고, 도면 왼쪽측의 분할 발광 영역(110L)과, 도면 오른쪽측의 분할 발광 영역(110R)이 설정되어 있다.
화상 데이터 홀딩 회로(151)는 상술한 표시 패널(110)에 분할 설정된 분할 발광 영역(110L, 110R)에 대응해서, FIFO(First-In/First-Out; 선입 선출) 메모리(151La, 151Ra)를 갖는 메모리 회로(151A)와, FIFO 메모리(151Lb, 151Rb)를 갖는 메모리 회로(151B)가 병렬로 접속되고, 각 메모리 회로(151A, 151B)가 화상 정보의 1화면분의 화소 PIX에 대응하는 기억 영역을 갖고 있다.
각 메모리 회로(151A, 151B)의 입력측에는 전환 접점 PSi가 공통으로 설치되고, 출력측에는 전환 접점 PSo가 공통으로 설치되어 있다.
이것에 의해, 표시 신호 생성 회로(160)로부터 시리얼 데이터로서 공급되는 화상 데이터를, 전환 접점 PSi를 통해 한쪽측의 메모리 회로(151A, 151B)에 순차 획득해서 1화면분의 화상 데이터를 홀딩하는 동작과, 다른쪽측의 메모리 회로 (151A, 151B)에 홀딩한 화상 데이터를 전환 접점 PSo를 통해 순차 판독하고, 후술하는 화상 데이터 보정 회로(154)에 공급하는 동작이 병행되어 실행된다.
이와 같은 동작을 2조의 메모리 회로(151A, 151B)로 교대로 반복 실행하는 것에 의해, 화상 데이터가 1화면분씩 연속적으로 획득된다.
본 실시형태에 관한 화상 데이터 홀딩 회로(151)에 있어서는, 화상 데이터를 획득, 홀딩할 때에는 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)가 화상 정보의 표시 형태(표시 패턴)에 따라, 겉보기 상, 연속하는 일체의 기억 영역으로서 동작하는 상태와, 별개의 기억 영역으로서 동작하는 상태로 전환 제어된다.
화상 데이터 홀딩 회로(151)로부터 판독된 화상 데이터는 1행분을 단위로 해서, 후술하는 데이터 판독 제어 회로(156)를 통해 화상 데이터 보정 회로(154)에 공급된다.
이와 같이, 본 실시형태에 있어서는 화상 데이터 홀딩 회로(151)로서 2조(또는, 복수)의 메모리 회로(151A(FIFO 메모리(151La, 151Ra)), 151B(FIFO 메모리(151Lb, 151Rb)))가 병렬로 접속된 구성을 갖는다.
이것에 의해, 본 실시형태는 메모리 회로(151A, 151B) 중, 한쪽측에 화상 데이터를 획득해서 홀딩하는 동작과, 다른쪽측에 홀딩된 화상 데이터를 순차 판독하는 동작을 병행해서 실행할 수 있고, 화상 정보(특히 동화상)의 2배 속도 표시 등의 고속의 표시 구동에 양호하게 대응할 수 있다.
보정 데이터 격납 회로(152)는 불휘발성 메모리를 갖고, 예를 들면 표시 장치(100)의 표시 구동 동작에 앞서, 미리 표시 패널(110)에 배열된 각 화소 PIX의 특성에 따른 복수 종류의 보정 데이터가 취득되고, 이 보정 데이터가 개별로 격납되어 있다.
보정 데이터의 취득 방법에 대해서는 후술한다.
보정 데이터 기억 회로(153)는 상술한 표시 패널(110)에 분할 설정된 분할 발광 영역(110L, 110R)에 대응해서, 휘발성 메모리를 갖는 제 1 보정 데이터 기억 회로(153L) 및 제 2 보정 데이터 기억 회로(153R)를 구비하고 있다.
보정 데이터 기억 회로(153)는 상기 보정 데이터 격납 회로(152)에 격납된, 표시 패널(110)에 배열된 화소 PIX의 특성에 따른 복수 종류의 보정 데이터의 전부, 또는 일부가 판독되고, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 각 기억 영역으로 분할해서 획득된다.
그리고, 본 실시형태에 관한 보정 데이터 기억 회로(153)(제 1 및 제 2 보정 데이터 기억 회로(153L, 153R))에 있어서는, 보정 데이터 격납 회로(152)에 격납된, 표시 패널(110)에 배열된 화소 PIX의 특성에 따른 보정 데이터를 판독하고, 일시 보존할 때에는, 각 화소 PIX에 대응하는 복수 종류의 각 보정 데이터가 후술하는 보정 데이터의 격납 방법에 의거해서, 제 1 및 제 2 보정 데이터 기억 회로 (153L, 153R)의 공통하는 복수 어드레스로 분할해서 홀딩된다.
한편, 화상 데이터 홀딩 회로(151)를 통해 획득된 화상 데이터가 공급되는 각 화소 PIX에 대응하는 보정 데이터를 판독할 때에는, 화상 정보의 표시 형태(표시 패턴)에 따라, 후술하는 보정 데이터의 판독 방법에 의거해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 공통하는 어드레스를 지정하고, 분할된 각 분할 발광 영역(110L, 110R)에 있어서의 동일 열의 화소 PIX에 대응하는 보정 데이터를 판독하는 동작이 순차 실행된다.
판독된 보정 데이터는 1행분을 단위로 해서, 후술하는 데이터 판독 제어 회로(156)를 통해 화상 데이터 보정 회로(154)에 공급된다.
제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 일시 보존된 각 화소 PIX의 특성에 따른 복수 종류의 보정 데이터를, 예를 들면 2배 속도 표시 등에 대응시켜 고속으로 판독하는 방법에 대해서는, 후술하는 표시 장치의 구동 제어 방법 (표시 구동 방법)에 있어서 자세하게 설명한다.
보정 데이터 격납 회로(152)를 구비하지 않고, 예를 들면 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)가 불휘발성 메모리를 갖고, 취득된 보정 데이터가 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 직접 보존되는 구성이라도 좋다.
화상 데이터 보정 회로(154)는 화상 데이터 홀딩 회로(151)를 통해 획득된 시리얼 데이터의 화상 데이터에 대해, 보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)로부터 판독된, 표시 패널(110)의 각 분할 발광 영역(110L, 110R)의 각 화소 PIX의 특성에 따른 복수 종류의 보정 데이터를 이용해서 보정 처리를 실행한 보정 화상 데이터를 생성한다. 화상 데이터의 보정 방법에 대해서는 후술한다.
여기서, 본 실시형태에 관한 화상 데이터 보정 회로(154)에 있어서는 화상 정보의 표시 형태(표시 패턴)에 따라, 상술한 화상 데이터 홀딩 회로(151)의 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리 (151Lb, 151Rb)로부터, 소정의 순서로 순차 판독된 화상 데이터가 1행분을 단위로 해서 획득된다.
화상 데이터 보정 회로(154)에 있어서는 화상 정보의 표시 형태(표시 패턴)에 따라, 상술한 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)로부터, 각 분할 발광 영역(110L, 110R)에 대응해서 소정의 순서로 순차 판독된 보정 데이터가 1행분을 단위로 해서 순차 획득된다.
그리고, 각 화상 데이터는 화상 정보의 표시 형태에 따라 대응지어진 보정 데이터에 의거해서, 분할 발광 영역(110L, 110R)마다 1화소분씩 순차 보정 처리가 실행된다.
드라이버 전송 회로(155)는 화상 데이터 보정 회로(154)에 있어서 보정 처리되어 생성된 화상 데이터(보정 화상 데이터 D1∼Dq)를, 소정의 타이밍으로 데이터 드라이버(140)를 구성하는 각 데이터 드라이버(140L, 140R)에 동시에 전송한다.
보정 화상 데이터 D1∼Dq는 드라이버 전송 회로(155)로부터 1행분마다의 시리얼 데이터로서 출력되고, 각 데이터 드라이버(140L, 140R)에 소정의 순서로 순차 획득되어 홀딩된다.
데이터 판독 제어 회로(156)는 상술한 화상 데이터 홀딩 회로(151)의 각 메모리 회로(151A, 151B)에 있어서의 화상 데이터의 획득 동작, 보정 데이터 격납 회로(152) 및 보정 데이터 기억 회로(153)(제 1 및 제 2 보정 데이터 기억 회로 (153L, 153R))에 있어서의 보정 데이터의 읽기쓰기(기입, 판독) 동작 및 후술하는 화상 데이터 보정 회로(154)에 있어서의 화상 데이터의 보정 처리, 및 드라이버 전송 회로(155)에 있어서의 보정 후의 화상 데이터의 데이터 드라이버(140)(데이터 드라이버(140L, 140R))로의 전송 처리의 각 동작을 제어한다.
데이터 판독 제어 회로(156)에 있어서의 구체적인 동작 제어에 대해서는 후술한다.
도 30에 있어서도 상술한 제 1, 2의 실시형태와 마찬가지로, 화상 데이터 홀딩 회로(151)로부터 판독되고, 화상 데이터 보정 회로(154)에 송출되는 화상 데이터, 보정 데이터 격납 회로(152)로부터 판독되고, 보정 데이터 기억 회로(153)에 기입되는 보정 데이터, 및 보정 데이터 기억 회로(153)로부터 판독된 보정 데이터가, 데이터 판독 제어 회로(156)를 일단 경유하는 구성으로서 나타냈다. 그렇지만, 본 발명은 이 구성에 한정되는 것이 아니다.
화상 데이터가 화상 데이터 보정 회로(154)에 직접 송출되는 것이라도 좋다. 보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)에 보정 데이터가 직접 기입되는 것이라도 좋다. 보정 데이터 기억 회로(153)로부터 판독된 보정 데이터가 화상 데이터 보정 회로(154)에 직접 송출되는 것이라도 좋다.
(표시 구동 방법)
다음에, 본 실시형태의 표시 장치에 있어서의 화상 정보의 표시 형태(표시 패턴)마다의 표시 구동 방법에 대해, 도면을 참조해서 설명한다.
표시 형태로서는 상술한 제 1, 2의 실시형태와 마찬가지로, (1) 영상 신호에 의거하는 화상 정보를 정립 화상으로서 표시하는 통상 표시 모드와, (2) 화상 정보를 좌우 반전해서 표시하는 좌우 반전 표시 모드와, (3) 화상 정보를 상하 반전해서 표시하는 상하 반전 표시 모드와, (4) 화상 정보를 좌우 및 상하로 반전해서 표시하는 좌우 상하 반전 표시 모드를 갖는다.
여기서는, 컨트롤러(150)에 의한 메모리 관리 방법을 중심으로 해서 설명한다.
여기서, 표시 패널(110)은 발광 영역(표시 영역)에, 행방향 및 열방향으로 960×540개의 화소 PIX가 매트릭스형상으로 배열되어 있는 것으로 한다.
그리고, 표시 패널(110)에 배열된 복수의 화소 PIX가 도 30의 좌우방향으로 분할되고, 예를 들면 분할 발광 영역(분할 표시 영역)(110L)측(좌측)에 1∼384열째의 화소 PIX가 배치되고, 분할 발광 영역(분할 표시 영역)(110R)측(우측)에 385∼960열째의 화소 PIX가 배치되어 있는 것으로 한다.
이것에 대응해서, 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra, 151Lb, 151Rb), 보정 데이터 기억 회로(153)를 구성하는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R), 데이터 드라이버(140)를 구성하는 데이터 드라이버 (140L, 140R)가 각각 분할 발광 영역(110L)측의 384화소, 분할 발광 영역(110R)측의 576화소에 대응하는 기억 영역 또는 데이터 홀딩 회로를 구비하고 있는 것으로 한다.
화상 데이터는 표시 패널(110)의 960열×540행의 매트릭스에 대응한 형태로 공급되는 것으로 한다.
본 실시형태에 있어서는 설명의 형편상, 편의적으로 표시 패널(110)을 임의(불균등)로 2분할한 분할 발광 영역(110L, 110R)을 갖는 경우에 대해 설명한다. 그렇지만, 본 발명은 이것에 한정되는 것이 아니다. 본 발명에 관한 표시 장치는 표시 패널(110)을 균등하게 2분할하고, 예를 들면 960열의 화소 PIX가 배열된 표시 패널(110)에 있어서, 분할 발광 영역(110L, 110R)에 배열되는 화소 PIX의 열 수가 동일수인 480열이 되도록 설정된 것이라도 좋다. 3이상의 복수의 분할 발광 영역에 균등 또는 불균등하게 분할된 것이라도 좋다.
그리고, 이와 같은 표시 패널(110)의 분할 수 및 각 분할 발광 영역에 포함되는 열 수를, 예를 들면 기존(또는 범용)의 데이터 드라이버의 출력 단자수에 대응한 열 수로 할 수 있다. 이것에 의하면, 기존(또는 범용)의 데이터 드라이버를 이용해서, 간이하고 또한 저렴하게 본 실시형태에 관한 표시 장치를 실현할 수 있다.
(1) 통상 표시 모드
도 31은 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 통상 표시하는 통상 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 31에 있어서, IMG1은 통상 표시 모드에 있어서, 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이다. 화상 정보는 도 31에 있어서 나타낸 화상 정보와 동일하게 하고, 통상 표시 모드에서는 정립 화상으로서 표시된다.
도 31에 있어서, A는 표시 패널(110)(분할 발광 영역(110L))의 1행 1열째에 대응한 화상 데이터에 의한 표시를 나타낸다.
B는 1행 384열째에 대응한 화상 데이터에 의한 표시를 나타내고, C는 540행 1열째에 대응한 화상 데이터에 의한 표시를 나타낸다.
D는 540행 384열째에 대응한 화상 데이터에 의한 표시를 나타내고, E는 표시 패널(110)의 1행 385열째(분할 발광 영역(110R)에서는 1행 1열째)에 대응한 화상 데이터에 의한 표시를 나타낸다.
F는 1행 960열째(분할 발광 영역(110R)에서는 1행 576열째)에 대응한 화상 데이터에 의한 표시를 나타낸다.
G는 540행 385열째(분할 발광 영역(110R)에서는 540행 1열째)에 대응한 화상 데이터에 의한 표시를 나타낸다.
H는 540행 960열째(분할 발광 영역(110R)에서는 540행 576열째)에 대응한 화상 데이터에 의한 표시를 나타내고 있다.
통상 표시 모드에서는 도 31에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 A는 표시 패널(110)(분할 발광 영역(110L))의 1행 1열째에 표시된다.
1행 384열째에 대응한 화상 데이터에 의한 표시 B는 표시 패널(110)(분할 발광 영역(110L))의 1행 384열째의 위치에 표시된다.
540행 1열째에 대응한 화상 데이터에 의한 표시 C는 표시 패널(110)(분할 발광 영역(110L))의 540행 1열째의 위치에 표시된다.
540행 384열째에 대응한 화상 데이터에 의한 표시 D는 표시 패널(110)(분할 발광 영역(110L))의 540행 384열째의 위치에 표시된다.
1행 385열째에 대응한 화상 데이터에 의한 표시 E는 표시 패널(110)의 1행 385열째(분할 발광 영역(110R)에서는 1행 1열째)에 표시된다.
1행 960열째에 대응한 화상 데이터에 의한 표시 F는 표시 패널(110)의 1행 960열째(분할 발광 영역(110R)에서는 1행 576열째)의 위치에 표시된다.
540행 385열째에 대응한 화상 데이터에 의한 표시 G는 표시 패널(110)의 540행 385열째(분할 발광 영역(110R)에서는 540행 1열째)의 위치에 표시된다.
540행 960열째에 대응한 화상 데이터에 의한 표시 H는 표시 패널(110)의 540행 960열째(분할 발광 영역(110R)에서는 540행 576열째)의 위치에 표시된다.
도 32는 본 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 32에 있어서는 메모리 관리 방법의 설명을 간단명료하게 하기 위해, 편의적으로 다음과 같이 정의한다.
도면중, 화상 데이터 홀딩 회로(151) 및 화상 데이터 보정 회로(154)에 있어서, ○(흰 원)은 상기 화상 정보를 구성하는 각 행(1행분)의 화상 데이터 중, 1열째(또는 시리얼 번호에서 385열째)에 위치하는 화소 PIX에 대응하는 화상 데이터를 나타내고, ●(검은 원)은 해당 화상 데이터 중, 최종열인 384열째 또는 576열째(또는 시리얼 번호에서 960열째)에 위치하는 화소 PIX에 대응하는 화상 데이터를 나타낸다. 또, 화상 데이터 홀딩 회로(151)내에 표기한 화살표는 화상 데이터의 획득 순서(즉, 획득 방향) 또는 판독 순서(즉, 판독 방향)를 나타낸다.
도 32중의 보정 데이터 기억 회로(153) 및 화상 데이터 보정 회로(154)에 있어서, △(흰 삼각)은 표시 패널(110)에 배열된 각 행(1행분)의 화소 PIX 중, 1열째 (또는 시리얼 번호에서 385열째)에 위치하는 화소 PIX의 특성에 따른 보정 데이터를 나타낸다.
▲(흑 삼각)은 해당 화소 PIX 중, 최종열인 384열째 또는 576열째(또는 시리얼 번호에서 960열째)에 위치하는 화소 PIX의 특성에 따른 보정 데이터를 나타낸다.
보정 데이터 기억 회로(153)내에 표기한 화살표는 보정 데이터의 판독 순서(즉, 판독 방향)를 나타낸다.
도 32중의 화상 데이터 보정 회로(154) 및 데이터 드라이버(140)(데이터 드라이버(140L, 140R)), 표시 패널(110)에 있어서, □(흰 사각)은 표시 패널(110)에 배열된 각 행(1행분)의 화소 PIX에 공급되는 보정 화상 데이터 중, 1열째(또는 시리얼 번호에서 385열째)에 위치하는 화소 PIX에 공급되는 보정 화상 데이터 또는 계조 신호를 나타낸다.
■(검은 사각)은 해당 보정 화상 데이터 중, 최종열인 384열째 또는 576열째(또는 시리얼 번호에서 960열째)에 위치하는 화소 PIX에 공급되는 보정 화상 데이터를 나타낸다.
또, 데이터 드라이버(140L, 140R)내에 표기한 화살표는 컨트롤러(150)로부터 공급된 보정 화상 데이터의 획득 순서(즉, 획득 방향)를 나타낸다.
상기의 정의는 본 실시형태의 이하에 나타내는 각 표시 형태에 있어서 공통하여 적용되는 것이다.
통상 표시 모드에 있어서는, 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 표시 장치(100)의 시스템 기동시에, 컨트롤러(150)의 데이터 판독 제어 회로(156)에 의해, 미리 표시 패널(110)에 배열된 각 화소 PIX에 대응해서, 보정 데이터 격납 회로(152)에 격납되어 있는 보정 데이터가 순차 판독되고, 보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 전송되고, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 일시 보존된다.
그리고, 이하에 나타내는 바와 같은 화상 데이터의 격납 방법에 의거해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 소정의 어드레스에, 표시 패널 (110)에 표시되는 화상 정보 1화면분의 각 화소 PIX의 보정 데이터가 보존된다.
보정 데이터 기억 회로에 있어서의 보정 데이터의 격납 방법에 대해, 도면을 참조해서 구체적으로 설명한다.
도 33은 본 실시형태에 관한 보정 데이터 기억 회로에 있어서의 보정 데이터의 격납 이미지를 나타내는 개념도이다.
본 실시형태에 있어서는 설명의 형편상, 각 화소 PIX의 특성에 따른 복수 종류의 보정 데이터로서, 후술하는 표시 장치의 구동 제어 방법의 구체예에 대응시켜, 각 화소 PIX에 설치되는 구동 트랜지스터(트랜지스터 Tr13)의 임계값 전압 Vth의 변동을 보정하기 위한 보정 데이터 nth와, 각 화소 PIX에 있어서의 전류 증폭율 β와 발광 전류 효율 η의 양쪽의 편차를 보정하기 위한 보정 데이터 Δβη를 이용하는 것으로 한다.
단, 본 발명은 이것에 한정되는 것이 아니고, 다른 종류의 보정 데이터를 이용하는 것이라도 좋고, 3종류 이상의 보정 데이터를 이용하는 것이라도 좋다.
보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 전송된 보정 데이터는, 예를 들면 도 33에 나타내는 바와 같이, 표시 패널(110)의 1행(수평방향 1라인)분의 960화소에 대응하는 보정 데이터 중, 1∼384열째의 화소에 대응하는 384화소분의 적(R), 녹 (G), 청(B)의 각 색성분(색화소)에 있어서의 각 보정 데이터 nth와 Δβη가 제 1 보정 데이터 기억 회로(153L)측에 격납되고, 385∼960열째의 화소에 대응하는 576화소분의 RGB의 각 색성분에 있어서의 보정 데이터 nth와 Δβη가 제 2 보정 데이터 기억 회로(153R)측에 격납된다.
예를 들면 도 33에 나타내는 바와 같이, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)가 각 어드레스에 4개의 보정 데이터 nth, Δβη를 격납할 수 있는 기억 영역을 갖는 경우(즉, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)를 일체의 기억 영역으로서, 공통하는 어드레스(동일 어드레스)에 합계 8개의 보정 데이터 nth, Δβη를 격납하는 기억 용량을 갖는 경우), 구체적으로는, 이하와 같은 보정 데이터 nth, Δβη의 격납 방법을 적용한다.
우선, 표시 패널(110)의 분할 발광 영역(110L)의 1행째의 1열째와 분할 발광 영역(110R)의 1행째의 1열째(시리얼 번호에서는 385열째)에 배열된 각 화소 PIX(구체적으로 RGB의 각 색화소)의 특성에 따른 보정 데이터 R0nth, G0nth, B0nth와, R384nth, G384nth, B384nth는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 동일한 어드레스 “0”에 각각 인접해서 격납된다.
마찬가지로, 분할 발광 영역(110L)의 1행째의 2열째와 분할 발광 영역(110R)의 1행째의 2열째(시리얼 번호에서는 386열째)에 배열된 각 화소 PIX의 특성에 따른 보정 데이터 R1nth, G1nth, B1nth와, R385nth, G385nth, B385nth는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 동일한 어드레스 “1”에 각각 인접해서 격납된다.
이와 같이, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 공통하는 1어드레스(동일 어드레스)에 2화소분의 각 색성분(R, G, B)에 대응한 6개의 보정 데이터 nth를 격납하는 수법에 의해, 도 33에 나타내는 바와 같이 분할 발광 영역 (110L)의 1∼384열째와, 분할 발광 영역(110R)의 1∼384열째(시리얼 번호에서는 385∼768열째)에 배열된 각 화소 PIX의 특성에 따른 보정 데이터 R0nth∼R383nth, G0nth∼G383nth, B0nth∼B383nth와, R384nth∼R767nth, G384nth∼G767nth, B384nth∼B767nth가 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 각 어드레스 “0”∼“17F”에 각각 격납된다.
제 1 및 제 2 보정 데이터 기억 회로(153L, 153R) 중, 제 2 보정 데이터 기억 회로(153R)의 1어드레스(동일 어드레스)에 1화소분의 각 색성분(R, G, B)에 대응한 3개의 보정 데이터 nth를 격납하는 수법에 의해, 도 33에 나타내는 바와 같이, 분할 발광 영역(110R)의 385∼576열째(시리얼 번호에서는 769∼960열째)에 배열된 각 화소 PIX의 특성에 따른 보정 데이터 R768nth∼R959nth, G768nth∼G959nth, B768nth∼B959nth는, 제 2 보정 데이터 기억 회로(153R)의 각 어드레스 “180”∼“23F”에 각각 격납된다.
보정 데이터 nth는 표시 패널(110)을 분할한 분할 발광 영역(110L, 110R)에 있어서의 화소 PIX의 배열과 동일하게 되도록, 또한 각 화소 PIX의 RGB의 각 색성분에 있어서의 보정 데이터 nth가 일괄해서 판독할 수 있도록, 어드레스가 지정되어 격납된다.
한편, 표시 패널(110)의 분할 발광 영역(110L)의 1행째의 1열째에 배열된 각 화소 PIX(RGB의 각 색화소)의 특성에 따른 보정 데이터 R0Δβη, G0Δβη, B0Δβη 중, 예를 들면 적색 성분(적색 화소)에 대응하는 보정 데이터 R0Δβη와, 분할 발광 영역(110R)의 1행째의 1열째(시리얼 번호에서는 385열째)에 배열된 각 화소 PIX(RGB의 각 색화소)의 특성에 따른 보정 데이터 R384Δβη, G384Δβη, B384Δβη 중, 예를 들면 적색 성분(적색 화소)에 대응하는 보정 데이터 R384Δβη는 상술한 보정 데이터 R0nth, G0nth, B0nth 및 R384nth, G384nth, B384nth가 격납된 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 동일한 어드레스 “0”에 격납된다.
여기서, 상술한 바와 같이, 본 실시형태에 있어서는 각 어드레스에 합계 8개의 보정 데이터 nth, Δβη를 격납할 수 있는 기억 용량을 가지므로, 보정 데이터 R0nth, G0nth, B0nth 및 R384nth, G384nth, B384nth가 격납된 어드레스 “0”의 공간 영역(기억 영역)을 이용해서, 보정 데이터 R0Δβη 및 R384Δβη가 해당 어드레스 “0”에 격납된다. 마찬가지로, 분할 발광 영역(110L)의 2열째와 분할 발광 영역 (110R)의 2열째(시리얼 번호에서는 386열째)에 배열된 각 화소 PIX의 적색 성분(적색 화소)의 특성에 따른 보정 데이터 R1Δβη 및 R385Δβη는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 동일한 어드레스 “1”의 공간 영역에 각각 격납된다.
이와 같이, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 공통하는 1어드레스(동일 어드레스)에 상기의 2화소분의 각 색성분(R, G, B)에 대응한 6개의 보정 데이터 nth와 함께, 2화소분이 특정의 색성분(R)에 대응한 2개의 보정 데이터 Δβη를 격납한다. 이것에 의해, 도 33에 나타내는 바와 같이, 분할 발광 영역 (110L)의 1∼384열째와, 분할 발광 영역(110R)의 1∼384열째(시리얼 번호에서는 385∼768열째)에 배열된 각 화소 PIX의 적색 성분(적색 화소)의 특성에 따른 보정 데이터 R0Δβη∼R383Δβη 및 R384Δβη∼R767Δβη가 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 각 어드레스 “0”∼“17F”의 공간 영역에 각각 격납된다.
제 1 및 제 2 보정 데이터 기억 회로(153L, 153R) 중, 제 2 보정 데이터 기억 회로(153R)의 1어드레스(동일 어드레스)에 상기의 1화소분의 각 색성분(R, G, B)에 대응한 3개의 보정 데이터 nth와 함께, 1화소분의 특정의 색성분(R)에 대응한 1개의 보정 데이터 Δβη를 격납한다. 이것에 의해, 도 33에 나타내는 바와 같이, 분할 발광 영역(110R)의 385∼576열째(시리얼 번호에서는 769∼960열째)에 배열된 각 화소 PIX의 적색 성분(적색 화소)의 특성에 따른 보정 데이터 R768Δβη∼R959Δβη는 제 2 보정 데이터 기억 회로(153R)의 각 어드레스 “180”∼“23F”의 공간 영역에 각각 격납된다.
각 화소 PIX가 특정의 색성분(여기서는 적색 성분)의 특성에 따른 보정 데이터 Δβη는 표시 패널(110)을 분할한 분할 발광 영역(110L, 110R)에 있어서의 화소 PIX의 배열과 동일하게 되도록, 또한 각 화소 PIX의 RGB의 각 색성분에 있어서의 보정 데이터 nth와 함께 일괄해서 판독할 수 있도록, 어드레스가 지정되어 격납된다.
또한, 표시 패널(110)의 분할 발광 영역(110L)의 1행째의 1열째 및 2열째에 배열된 각 화소 PIX(RGB의 각 색화소)의 특성에 따른 보정 데이터 R0Δβη, G0Δβη, B0Δβη 및 R1Δβη, G1Δβη, B1Δβη 중, 상기의 적색 성분(적색 화소)을 제외한 녹색 성분(녹색 화소) 및 청색 성분(청색 화소)에 대응하는 보정 데이터 G0Δβη, B0Δβη 및 G1Δβη, B1Δβη와, 분할 발광 영역(110R)의 1행째의 1열째(시리얼 번호에서는 385열째) 및 2열째(시리얼 번호에서는 386열째)에 배열된 각 화소 PIX(RGB의 각 색화소)의 특성에 따른 보정 데이터 R384Δβη, G384Δβη, B384Δβη 및 R385Δβη, G385Δβη, B385Δβη 중, 상기의 적색 성분 (적색 화소)을 제외한 녹색 성분(녹색 화소) 및 청색 성분(청색 화소)에 대응하는 보정 데이터 G384Δβη, B384Δβη 및 G385Δβη, B385Δβη는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 동일한 어드레스 “4C000”에 각각 인접해서 격납된다.
마찬가지로, 분할 발광 영역(110L)의 3열째와 4열째와, 분할 발광 영역 (110R)의 3열째(시리얼 번호에서는 387열째)와 4열째(시리얼 번호에서는 387열째)에 배열된 각 화소 PIX의 녹색 성분(녹색 화소) 및 청색 성분(청색 화소)의 특성에 따른 보정 데이터 G2Δβη, B2Δβη 및 G3Δβη, B3Δβη와, G386Δβη, B386Δβη 및 G387Δβη, B387Δβη는 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 동일한 어드레스 “4C001”에 각각 인접해서 격납된다.
이와 같이, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 공통하는 1어드레스(동일 어드레스)에 각 2화소의 합계 4화소분의 다른 색성분(G, B)에 대응한 8개의 보정 데이터 Δβη를 격납한다. 이것에 의해, 도 33에 나타내는 바와 같이, 분할 발광 영역(110L)의 1∼384열째와, 분할 발광 영역(110R)의 1∼384열째(시리얼 번호에서는 385∼768열째)에 배열된 각 화소 PIX의 녹색 성분(녹색 화소) 및 청색 성분(청색 화소)의 특성에 따른 보정 데이터 G0Δβη∼G383Δβη 및 B0Δβη∼B383Δβη와, G384Δβη∼G767Δβη 및 B384Δβη∼B767Δβη가 제 1 보정 데이터 기억 회로(153L)와 제 2 보정 데이터 기억 회로(153R)의 각 어드레스 “4C000”∼“4C0BF”에 각각 격납된다.
제 1 및 제 2 보정 데이터 기억 회로(153L, 153R) 중, 제 2 보정 데이터 기억 회로(153R)의 1어드레스(동일 어드레스)에 2화소분의 다른 색성분(G, B)에 대응한 4개의 보정 데이터 Δβη를 격납한다. 이것에 의해, 도 33에 나타내는 바와 같이, 분할 발광 영역(110R)의 385∼576열째(시리얼 번호에서는 769∼960열째)에 배열된 각 화소 PIX의 녹색 성분(녹색 화소) 및 청색 성분(청색 화소)의 특성에 따른 보정 데이터 G768Δβη∼G959Δβη 및 B768Δβη∼B959Δβη는 제 2 보정 데이터 기억 회로(153R)의 각 어드레스 “4C0C0”∼“4C11F”에 각각 격납된다.
각 화소 PIX가 특정의 색성분(여기서는 적색 성분)의 특성에 따른 보정 데이터 Δβη는 표시 패널(110)을 분할한 분할 발광 영역(110L, 110R)에 있어서의 화소 PIX의 배열과 동일하게 되도록, 또한 각 화소 PIX의 RGB의 각 색성분에 있어서의 보정 데이터 nth와 함께 일괄해서 판독할 수 있도록, 어드레스가 지정되어 격납된다.
각 화소 PIX의 특정의 색 이외의 색성분(여기서는 녹, 청색 성분)의 특성에 따른 보정 데이터 Δβη는 표시 패널(110)을 분할한 분할 발광 영역(110L, 110R)에 있어서의 화소 PIX의 배열과 동일하게 되도록, 또한 이웃이 되는 2화소 PIX분의 보정 데이터 Δβη가 일괄해서 판독할 수 있도록, 어드레스가 지정되어 격납된다.
이상과 같은 표시 패널(110)의 1행(수평방향 1라인; 도 33중, L1이라고 표기)분의 화소 PIX에 대응하는 보정 데이터 nth와 Δβη를 소정의 어드레스에 격납하는 처리를 표시 패널(110)의 전체 행(1∼540행; L1∼L540)에 대해 실행하는 것에 의해, 표시 패널(110)에 표시되는 화상 정보 1화면분의 각 화소 PIX의 보정 데이터가 보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 보존된다.
이와 같은 보정 데이터의 격납 방법을 이용하는 것에 의한 작용 효과는 후술하는 보정 데이터의 판독 방법에 있어서 자세하게 설명한다.
계속해서, 도 32에 나타내는 바와 같이, 데이터 판독 제어 회로(156)는 표시 신호 생성 회로(160)로부터 시리얼 데이터로서 공급되는 디지털 신호의 화상 데이터를, 화상 데이터 홀딩 회로(151)에 설치된 2조의 메모리 회로(151A, 151B)의 어느 한쪽측에 전환 접점 PSi를 통해, 순차 획득해서 홀딩한다.
이때, 화상 데이터 홀딩 회로(151)는 통상 표시 모드에 있어서는, 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리 (151Lb, 151Rb)를 겉보기 상, 연속하는 일체의 기억 영역으로서 동작시킨다. 즉, 예를 들면 메모리 회로(151A)에 있어서, 우선 FIFO 메모리(151La)의 1행째의 1열째로부터 최종열인 384열째에 대응하는 방향(순방향)으로, 계속해서 FIFO 메모리 (151Ra)의 1행째의 1열째(또는 시리얼 번호에서 385열째)로부터 최종열인 576열째(또는 시리얼 번호에서 960열째)에 대응하는 방향(순방향)으로 연속하는 화상 데이터를 순차 획득해서 홀딩한다.
화상 데이터 홀딩 회로(151)는 이 동작을 1행째로부터 최종행인 540행째까지 순방향으로 행마다 반복하고, 2조의 메모리 회로(151A, 151B)의 어느 한쪽측에 1화면분의 화상 데이터를 홀딩한다.
화상 데이터 홀딩 회로(151)에 있어서는 이 화상 데이터의 획득 동작과 병행해서, 도 32에 나타내는 바와 같이, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를 전환 접점 PSo를 통해 순차 판독하는 화상 데이터의 판독 동작이 실행된다.
이 화상 데이터의 판독 동작에 있어서는, 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)를 겉보기 상, 연속하는 일체의 기억 영역으로서 동작시키고, 상술한 화상 데이터의 획득 방향 및 획득 순서와 동일한 판독 방향 및 판독 순서로 화상 데이터의 판독 동작이 실행된다. 판독된 화상 데이터는 1행분을 단위로 해서, 화상 데이터 보정 회로(154)에 공급된다(도 32중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표, 원 숫자 참조).
한편, 도 32에 나타내는 바와 같이, 데이터 판독 제어 회로(156)에 의해, 보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 홀딩 회로(151)를 통해 화상 데이터 보정 회로(154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 1행분을 단위로 해서 화상 데이터 보정 회로 (154)에 공급된다.
보정 데이터 기억 회로(153)로부터 판독되는 보정 데이터는 개념적으로는, 표시 패널(110)의 1행째로부터 최종행인 540행째에 대응하는 방향(순방향)으로, 또한 각 행의 1열째로부터 최종열에 대응하는 방향(순방향)으로 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)로부터 순차 판독된다(도 32중, 보정 데이터 기억 회로(153)내에 표기한 화살표 참조).
통상 표시 모드에 있어서의 보정 데이터 기억 회로로부터의 보정 데이터의 판독 방법에 대해, 도면을 참조해서 구체적으로 설명한다.
도 34는 본 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 보정 데이터 기억 회로로부터의 보정 데이터의 판독 방법을 나타내는 동작 타이밍도이다.
여기서는, 상술한 격납 방법(도 33 참조)에 의해 보정 데이터 기억 회로 (153)(제 1 및 제 2 보정 데이터 기억 회로(153L, 153R))의 소정의 어드레스에 격납된 보정 데이터 nth 및 Δβη에 대해 판독 방법을 설명한다.
도 34에 있어서는 도시의 형편상, 연속하는 동작 타이밍을 3단으로 나누어 나타냈다.
도 34에 있어서는 설명의 형편상, 보정 데이터 기억 회로(153)로부터 판독되는 보정 데이터의 종류에 주목하기 위해, 도 33 및 명세서중에 있어서, 예를 들면 「R0nth」, 「R0Δβη」라고 표기한 보정 데이터를, 편의적으로 「nthR0」, 「ΔβηR0」이라고 표기했다.
도 34에 나타내는 동작 타이밍에 있어서는, 특정의 어드레스를 지정하는 동작 클록 CLK에 대해, 다음의 타이밍의 동작 클록 CLK로 해당 어드레스의 보정 데이터를 판독하는 경우를 나타내지만, 본 발명은 이것에 한정되는 것이 아닌 것은 말할 것도 없다.
보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 격납된 보정 데이터 nth 및 Δβη의 판독 방법은 예를 들면 도 34에 나타내는 바와 같이, 데이터 판독 제어 회로(156)에 의해, 우선 보정 데이터 판독용의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “0”을 지정하는 것에 의해, 표시 패널(110)의 분할 발광 영역(110L)의 1행째의 1열째의 화소 PIX에 대응하는 보정 데이터 R0nth, G0nth, B0nth 및 R0Δβη와, 분할 발광 영역(110R)의 1행째의 1열째(시리얼 번호에서는 385열째)의 화소 PIX에 대응하는 보정 데이터 R384nth, G384nth, B384nth 및 R384Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “1”을 지정하는 것에 의해, 분할 발광 영역 (110L)의 1행째의 2열째의 화소 PIX에 대응하는 보정 데이터 R1nth, G1nth, B1nth 및 R1Δβη와, 분할 발광 영역(110R)의 1행째의 2열째(시리얼 번호에서는 386열째)의 화소 PIX에 대응하는 보정 데이터 R385nth, G385nth, B385nth 및 R385Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “4C000”을 지정하는 것에 의해, 분할 발광 영역 (110L)의 1행째의 1열째 및 2열째의 화소 PIX에 대응하는 보정 데이터 G0Δβη, G1Δβη, B0Δβη, B1Δβη와, 분할 발광 영역(110R)의 1행째의 1열째(시리얼 번호에서는 385열째) 및 2열째(시리얼 번호에서는 386열째)의 화소 PIX에 대응하는 보정 데이터 및 G384Δβη, G385Δβη, B384Δβη, B385Δβη가 판독된다.
마찬가지로, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “2”을 지정하는 것에 의해, 표시 패널(110)의 분할 발광 영역(110L)의 1행째의 3열째와 분할 발광 영역(110R)의 1행째의 3열째(시리얼 번호에서는 387열째)의 화소 PIX에 대응하는 보정 데이터 R2nth, G2nth, B2nth 및 R2Δβη와, 분할 발광 영역(110R)의 1행째의 3열째(시리얼 번호에서는 387열째)의 화소 PIX에 대응하는 보정 데이터 R386nth, G386nth, B386nth 및 R386Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “3”을 지정하는 것에 의해, 분할 발광 영역 (110L)의 1행째의 4열째와 분할 발광 영역(110R)의 1행째의 4열째(시리얼 번호에서는 388열째)의 화소 PIX에 대응하는 보정 데이터 R3nth, G3nth, B3nth 및 R3Δβη와, 보정 데이터 R387nth, G387nth, B387nth 및 R387Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “4C001”을 지정하는 것에 의해, 분할 발광 영역 (110L)의 1행째의 3열째 및 4열째와 분할 발광 영역(110R)의 1행째의 3열째(시리얼 번호에서는 387열째) 및 4열째(시리얼 번호에서는 388열째)의 화소 PIX에 대응하는 보정 데이터 G2Δβη, G3Δβη, B2Δβη, B3Δβη와, 보정 데이터 및 G386Δβη, G387Δβη, B386Δβη, B387Δβη가 판독된다.
이와 같이, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 공통하는 3어드레스(3동작 클록)마다, 분할 발광 영역(110L, 110R)에 있어서의 각 2화소(합계 4화소)분의 각 색성분(R, G, B)에 대응한 각 12개(합계 24개)의 보정 데이터 nth 및 Δβη를 판독하는 수법에 의해, 도 34에 나타내는 바와 같이 각 동작 클록 CLK에 동기해서, 어드레스 “0”∼“17F” 및 어드레스 “4C000”∼“4C0BF”를 소정의 순서로 지정하고, 제 1 보정 데이터 기억 회로(153L)에 격납된, 분할 발광 영역 (110L)의 1∼384열째에 배열된 각 화소 PIX에 대응하는 보정 데이터 R0nth∼R383nth, G0nth∼G383nth, B0nth∼B383nth, 및 R0Δβη∼R383Δβη, G0Δβη∼G383Δβη, B0Δβη∼B383Δβη와, 제 2 보정 데이터 기억 회로(153R)에 격납된, 분할 발광 영역(110R)의 1∼384열째(시리얼 번호에서는 385∼768열째)에 배열된 각 화소 PIX에 대응하는 보정 데이터 R384nth∼R767nth, G384nth∼G767nth, B384nth∼B767nth, 및 R384Δβη∼R767Δβη, G384Δβη∼G767Δβη, B384Δβη∼B767Δβη가 순차 판독된다(제 1 판독 순서).
그 후, 도 34에 나타내는 바와 같이 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “180”을 지정하는 것에 의해, 표시 패널(110)의 분할 발광 영역(110R)의 1행째의 385열째(시리얼 번호에서는 769열째)의 화소 PIX에 대응하는 보정 데이터 R768nth, G768nth, B768nth 및 R768Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “181”을 지정하는 것에 의해, 분할 발광 영역 (110R)의 1행째의 386열째(시리얼 번호에서는 770열째)의 화소 PIX에 대응하는 보정 데이터 R769nth, G769nth, B769nth 및 R769Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “4C0C0”을 지정하는 것에 의해, 분할 발광 영역 (110R)의 1행째의 385열째(시리얼 번호에서는 769열째) 및 386열째(시리얼 번호에서는 770열째)의 화소 PIX에 대응하는 보정 데이터 G768Δβη, G769Δβη, B768Δβη, B769Δβη가 판독된다.
이와 같이, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R) 중, 제 2 보정 데이터 기억 회로(153R)의 3어드레스(3동작 클록)마다, 분할 발광 영역(110R)에 있어서의 2화소분의 각 색성분(R, G, B)에 대응한 각 6개(합계 12개)의 보정 데이터 nth 및 Δβη를 판독하는 수법에 의해, 도 34에 나타내는 바와 같이 각 동작 클록 CLK에 동기해서, 어드레스 “180”∼“23F” 및 어드레스 “4C0C0”∼“4C11F”를 소정의 순서로 지정하고, 제 2 보정 데이터 기억 회로(153R)에 격납된, 분할 발광 영역(110R)의 385∼576열째(시리얼 번호에서는 769∼960열째)에 배열된 각 화소 PIX에 대응하는 보정 데이터 R768nth∼R959nth, G768nth∼G959nth, B768nth∼B959nth, 및 보정 데이터 R768Δβη∼R959Δβη, G768Δβη∼G959Δβη, B768Δβη∼B959Δβη가 순차 판독된다(제 1 판독 순서).
이상과 같은, 3동작 클록마다 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)로부터 각 2화소의 합계 4화소분의 보정 데이터 nth 및 Δβη를 판독하는 동작을 반복하는 것에 의해, 표시 패널(110)의 1행(수평방향 1라인; L1)분의 화소 PIX에 대응하는 보정 데이터 nth와 Δβη가 판독된다. 그리고, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 1열째로부터 차례대로(순방향으로), 각 1화소분씩의 보정 데이터 nth와 Δβη가 화상 데이터 보정 회로(154)에 순차 공급된다.
이와 같은 보정 데이터의 판독 처리는, 제 1 보정 데이터 기억 회로(153L)에 있어서는 1열째로부터 384열째의 화소 PIX에 대응하는 보정 데이터가 판독될 때까지, 한편, 제 2 보정 데이터 기억 회로(153R)에 있어서는 1열째(시리얼 번호에서는 385열째)로부터 576열째(시리얼 번호에서는 960열째)의 화소 PIX에 대응하는 보정 데이터가 판독될 때까지 순차 실행된다.
그리고, 이와 같은 보정 데이터의 판독 처리를 표시 패널(110)의 전체 행(1∼540행; L1∼L540)에 대해 순차 실행하는 것에 의해, 표시 패널(110)에 표시되는 화상 정보 1화면분의 각 화소 PIX의 보정 데이터가 표시 패널(110)의 분할 발광 영역(110L, 110R)마다 대응하는 1행분을 단위로 해서, 소정의 타이밍으로 화상 데이터 보정 회로(154)에 순차 공급된다.
이와 같이, 본 실시형태에 관한 보정 데이터의 판독 방법에 의하면, 상술한 격납 방법(도 33 참조)을 적용해서 보정 데이터가 보존된 보정 데이터 기억 회로(153)에 대해, 소정 수(이 경우는 3)를 1단위로 한 1군의 동작 클록에 동기해서 1군의 어드레스를 순차 지정하는 것에 의해, 제 1 및 제 2 보정 데이터 기억 회로 (153L, 153R)로부터, 최대로 상기 소정 수보다 많은 수(이 경우는 4개)의 화소 PIX에 대응하는 복수 종류(이 경우는 2종류)의 보정 데이터를 판독할 수 있다.
따라서, 동작 클록마다 1화소분의 보정 데이터를 판독하는 일반적인 수법에 비해, 복수 종류의 보정 데이터를 고속으로 판독할 수 있으므로, 화상 데이터 보정 회로(154)에 대해, 연속해서 고속으로 보정 데이터를 공급할 수 있다.
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로 (151)를 통해 획득된 1행분의 각 열 위치의 화상 데이터가, 보정 데이터 기억 회로 (153)로부터 분할 발광 영역(110L, 110R)마다 대응해서 공급된 1행분의 각 열의 화소 PIX의 특성에 따른 보정 데이터에 의거해서, 1화소씩 순차 보정 처리된다.
통상 표시 모드의 경우의 화상 데이터 보정 회로(154)에 있어서의 화상 데이터 보정 처리에 이용되는 화상 데이터와 보정 데이터의 대응 관계에 대해, 도면을 참조해서 구체적으로 설명한다.
도 35는 본 실시형태에 관한 표시 장치에 있어서, 통상 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 대응 관계를 나타내는 개념도이다.
화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 통상 표시 모드에 있어서는, 도 32중, 화상 데이터 보정 회로(154)내, 및 도 35에 개념적으로 나타내는 바와 같이, 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 35중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 35중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
화상 데이터 홀딩 회로(151)의 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra) 또는 (151Lb, 151Rb))를 일체적인 기억 영역으로서 동작시키고, 시리얼 데이터의 화상 데이터를 FIFO 메모리(151La, 151Ra)의 순서로, 또는 151Lb, 151Rb의 순서로 순방향으로 순차 획득 홀딩한다.
마찬가지로, FIFO 메모리(151La, 151Ra)의 순서로, 또는 151Lb, 151Rb의 순서로 순방향으로 순차 판독한다.
그리고, 판독된 1행분의 화상 데이터(FIFO 메모리(151La 또는 151Lb)측(도 35중, L측이라고 표기)의 1∼384열째와, FIFO 메모리(151Ra 또는 151Rb)측(도 35중, R측이라고 표기)의 1∼576열째(시리얼 번호에서는 385∼960열째)의 화상 데이터)의 각각에 대해, 보정 데이터 기억 회로(153)를 구성하는 2조의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)로부터, 상술한 보정 데이터의 판독 방법에 의거해서 소정의 어드레스를 지정한다. 이것에 의해, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 1열째로부터 순방향으로 순차 판독된 1행분의 보정 데이터(제 1 보정 데이터 기억 회로(153L)측(도면중, L측이라고 표기)의 1∼384열째와, 제 2 보정 데이터 기억 회로(153R)측(도면중, R측이라고 표기)의 1∼576열째(시리얼 번호에서는 385∼960열째)의 보정 데이터)의 각각을 이용한 보정 처리가 순차 실행된다.
화상 데이터의 보정 처리 방법의 구체예에 대해서는, 후술하는 표시 장치의 구동 제어 방법의 구체예에 있어서 자세하게 설명한다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼Dq:q=960)는 데이터 판독 제어 회로(156)에 의해, 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140L, 140R)에 전송된다.
컨트롤러(150)의 드라이버 전송 회로(155)를 통해 전송되는 보정 화상 데이터 D1∼D960은 표시 패널(110)의 분할 발광 영역(110L)에 배열되는 1열째로부터 384열째의 화소 PIX에 대응하는 보정 화상 데이터 D1∼D384가 데이터 드라이버 (140L)에 전송되고, 분할 발광 영역(110R)에 배열되는 1열째로부터 576열째(시리얼 번호에서는 385열째로부터 960열째)의 화소 PIX에 대응하는 보정 화상 데이터 D385∼D960이 데이터 드라이버(140R)에 전송된다.
이때, 통상 표시 모드의 경우에는, 보정 화상 데이터 D1∼D384가 데이터 드라이버(140L)에 있어서 분할 발광 영역(110L)의 1열째로부터 384열째에 대응하는 방향(순방향; 제 1 획득 순서)으로 1화소분씩 순차 획득되고, 보정 화상 데이터 D385∼D960이 데이터 드라이버(140R)에 있어서 분할 발광 영역(110R)의 1열째로부터 576열째(시리얼 번호에서는 385열째로부터 960열째)에 대응하는 방향(순방향; 제 1 획득 순서)으로 1화소분씩 순차 획득된다(도 32중, 데이터 드라이버(140L, 140R)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 1행째로부터 최종행인 540행째의 선택 라인 Ls의 순서(순방향; 제 1 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
그리고, 각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140L, 140R)에 있어서, 상기 획득한 1행분(시리얼 번호에서 1∼384열째와 385∼960열째)의 보정 화상 데이터 D1∼D960에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다.
이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 통상 표시 모드에 있어서는 도 32중, 화상 데이터 보정 회로(154) 및 데이터 드라이버(140L, 140R), 표시 패널(110)내, 및 도 35에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 각 분할 발광 영역(110L)의 각 행의 1열째로부터 384열째, 및 분할 발광 영역(110R)의 각 행의 1열째로부터 576열째(시리얼 번호에서는 385열째로부터 960열째)의 각 화소 PIX에 대해, 화상 정보의 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터(도 35중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터(도 35중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 소정의 발광 레벨의 전원 전압 Vsa를 인가하는 것에 의해, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)가 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작하고, 표시 패널(110)에 화상 정보가 표시된다.
이때, 표시 패널(110)에는 도 31에 나타내는 바와 같이 화상 정보가 정립 화상으로서 표시된다.
상술한 제 1 실시형태와 마찬가지로, 표시 장치가 예를 들면 공장 출하 상태 등의 초기 상태에 있는 경우나, 각 화소 PIX의 특성에 따른 보정 데이터가 취득되어 있지 않은 상태 등, 화상 데이터의 보정 처리를 필요로 하지 않는 경우에 있어서는, 화상 데이터의 보정 처리를 실행하는 일 없이(즉, 화상 데이터 보정 회로 (154)를 스루해서), 화상 데이터가 드라이버 전송 회로(155)를 통해 데이터 드라이버(140)에 전송된다.
(2) 좌우 반전 표시 모드
도 36은 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 반전 표시하는 좌우 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 36에 있어서, IMG2는 좌우 반전 표시 모드에 있어서, 상기 통상 표시 모드일 때와 동일한 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이고, 도 31에 있어서의 IMG1을 좌우 반전한 좌우 반전 화상으로 되어 있다.
좌우 반전 표시 모드에서는 도 36에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 A는 표시 패널(110)의 1행 960열째(분할 발광 영역 (110R)에서는 1행 576열째)에 표시된다.
1행 384열째에 대응한 화상 데이터에 의한 표시 B는 표시 패널(110)의 1행 385열째(분할 발광 영역(110R)에서는 1행 1열째)의 위치에 표시된다.
540행 1열째에 대응한 화상 데이터에 의한 표시 C는 표시 패널(110)의 540행 960열째(분할 발광 영역(110R)에서는 540행 576열째)의 위치에 표시된다.
540행 384열째에 대응한 화상 데이터에 의한 표시 D는 표시 패널(110)의 540행 385열째(분할 발광 영역(110R)에서는 540행 1열째)의 위치에 표시된다.
1행 385열째에 대응한 화상 데이터에 의한 표시 E는 표시 패널(110)(분할 발광 영역(110L))의 1행 384열째의 위치에 표시된다.
1행 960열째에 대응한 화상 데이터에 의한 표시 F는 표시 패널(110)(분할 발광 영역(110L))의 1행 1열째의 위치에 표시된다.
540행 385열째에 대응한 화상 데이터에 의한 표시 G는 표시 패널(110)(분할 발광 영역(110L))의 540행 384열째의 위치에 표시된다.
540행 960열째에 대응한 화상 데이터에 의한 표시 H는 표시 패널(110)(분할 발광 영역(110L))의 540행 1열째의 위치에 표시된다.
도 37은 본 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
상술한 통상 표시 모드에 있어서의 경우와 동등한 구성이나 수법, 개념에 대해서는 설명을 간략화한다.
좌우 반전 표시 모드에 있어서는, 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 상술한 통상 표시 모드의 경우와 마찬가지로, 표시 장치(100)의 시스템 기동시에, 표시 패널(110)에 배열된 1화면분의 각 화소 PIX에 대응하는 보정 데이터가, 미리 보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 전송되고, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 일시 보존된다.
여기서는, 상술한 통상 표시 모드에 있어서 나타낸 바와 같은 보정 데이터의 격납 방법(도 33 참조)에 의거해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 소정의 어드레스에, 표시 패널(110)에 표시되는 화상 정보 1화면분의 각 화소 PIX의 보정 데이터가 보존된다.
계속해서, 도 37에 나타내는 바와 같이, 화상 데이터 홀딩 회로(151)에 있어서, 표시 신호 생성 회로(160)로부터 시리얼 데이터로서 공급되는 화상 데이터를 2조의 메모리 회로(151A, 151B)의 한쪽측에, 전환 접점 PSi를 통해 순차 획득하는 동작과, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를 전환 접점 PSo를 통해 순차 판독하고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급하는 동작을 병행해서 실행한다.
이때, 화상 데이터 홀딩 회로(151)는 좌우 반전 표시 모드에 있어서는, 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)를 별개의 기억 영역으로서 동작시킨다. 즉, 예를 들면 메모리 회로(151A)에 있어서, 우선 FIFO 메모리(151Ra)의 1행째의 1열째로부터 최종열인 576열째에 대응하는 방향(순방향)으로 화상 데이터를 획득하고, 계속해서 FIFO 메모리(151La)의 1행째의 1열째로부터 최종열인 384열째(시리얼 번호에서는 577열째로부터 960열째)에 대응하는 방향(순방향)으로 화상 데이터를 획득하고, 연속하는 화상 데이터를 분할하여 획득해서 홀딩한다.
화상 데이터 홀딩 회로(151)는 이 동작을 1행째로부터 최종행인 540행째까지 순방향으로 행마다 반복하고, 2조의 메모리 회로(151A, 151B)의 어느 한쪽측에 1화면분의 화상 데이터를 홀딩한다.
화상 데이터 홀딩 회로(151)에 있어서는 이 화상 데이터의 획득 동작과 병행해서, 도 37에 나타내는 바와 같이, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를 순차 판독하는 화상 데이터의 판독 동작이 실행된다.
이 화상 데이터의 판독 동작에 있어서는, 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)를 별개의 기억 영역으로서 동작시키고, 상술한 화상 데이터의 획득 방향 및 획득 순서와 동일한 판독 방향 및 판독 순서로 화상 데이터의 판독 동작이 실행된다. 판독된 화상 데이터는 1행분을 단위로 해서, 화상 데이터 보정 회로(154)에 공급된다(도 37중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표, 원 숫자 참조).
한편, 도 37에 나타내는 바와 같이, 보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 홀딩 회로(151)를 통해 화상 데이터 보정 회로(154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급된다.
보정 데이터 기억 회로(153)로부터 판독되는 보정 데이터는 개념적으로는, 표시 패널(110)의 1행째로부터 최종행인 540행째에 대응하는 방향(순방향)으로, 또한 각 행의 최종열로부터 1열째에 대응하는 방향(역방향)으로, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)로부터 순차 판독된다(도 37중, 보정 데이터 기억 회로(153)내에 표기한 화살표 참조).
좌우 반전 표시 모드에 있어서의 보정 데이터 기억 회로로부터의 보정 데이터의 판독 방법에 대해, 도면을 참조해서 구체적으로 설명한다.
도 38은 본 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 보정 데이터 기억 회로로부터의 보정 데이터의 판독 방법을 나타내는 동작 타이밍도이다.
여기서는, 상술한 격납 방법(도 33 참조)에 의해 보정 데이터 기억 회로 (153)(제 1 및 제 2 보정 데이터 기억 회로(153L, 153R))의 소정의 어드레스에 격납된 보정 데이터 nth 및 Δβη에 대해 판독 방법을 설명한다.
도 38에 있어서도 도시의 형편상, 연속하는 동작 타이밍을 3단으로 나누어 나타냈다.
설명의 형편상, 보정 데이터 기억 회로(153)로부터 판독되는 보정 데이터의 종류에 주목하기 위해, 도 33 및 명세서중에 있어서 예를 들면 「R0nth」, 「R0Δβη」라고 표기한 보정 데이터를, 도 38에서는 편의적으로 「nthR0」, 「ΔβηR0」이라고 표기했다.
도 38에 나타내는 동작 타이밍에 있어서도, 특정의 어드레스를 지정하는 동작 클록 CLK에 대해, 다음의 타이밍의 동작 클록 CLK로 해당 어드레스의 보정 데이터를 판독하는 경우를 나타내지만, 본 발명은 이것에 한정되는 것이 아닌 것은 말할 것도 없다.
보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 격납된 보정 데이터 nth 및 Δβη의 판독 방법은 예를 들면 도 38에 나타내는 바와 같이, 데이터 판독 제어 회로(156)에 의해, 우선 보정 데이터 판독용의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “23F”를 지정하는 것에 의해, 표시 패널(110)의 분할 발광 영역(110R)의 1행째의 576열째(시리얼 번호에서는 960열째)의 화소 PIX에 대응하는 보정 데이터 R959nth, G959nth, B959nth 및 R959Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “23E”를 지정하는 것에 의해, 분할 발광 영역 (110R)의 1행째의 575열째(시리얼 번호에서는 959열째)의 화소 PIX에 대응하는 보정 데이터 R958nth, G958nth, B958nth 및 R958Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “4C11F”를 지정하는 것에 의해, 분할 발광 영역 (110R)의 1행째의 576열째(시리얼 번호에서는 960열째) 및 575열째(시리얼 번호에서는 959열째)의 화소 PIX에 대응하는 보정 데이터 G959Δβη, G958Δβη, B959Δβη, B958Δβη가 판독된다.
마찬가지로, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “23D”를 지정하는 것에 의해, 표시 패널(110)의 분할 발광 영역(110R)의 1행째의 574열째(시리얼 번호에서는 958열째)의 화소 PIX에 대응하는 보정 데이터 R957nth, G957nth, B957nth 및 R957Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “23C”을 지정하는 것에 의해, 분할 발광 영역 (110R)의 1행째의 573열째(시리얼 번호에서는 957열째)의 화소 PIX에 대응하는 보정 데이터 R956nth, G956nth, B956nth 및 R956Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “4C11E”를 지정하는 것에 의해, 분할 발광 영역 (110R)의 1행째의 574열째(시리얼 번호에서는 958열째) 및 573열째(시리얼 번호에서는 957열째)의 화소 PIX에 대응하는 보정 데이터 G957Δβη, G956Δβη, B957Δβη, B956Δβη가 판독된다.
이와 같이, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R) 중, 제 2 보정 데이터 기억 회로(153R)의 3어드레스(3동작 클록)마다, 분할 발광 영역(110R)에 있어서의 2화소분의 각 색성분(R, G, B)에 대응한 각 6개(합계 12개)의 보정 데이터 nth 및 Δβη를 판독하는 수법에 의해, 도 38에 나타내는 바와 같이 각 동작 클록 CLK에 동기해서, 어드레스 “23F”∼“180” 및 어드레스 “4C11F”∼“4C0C0”을 소정의 순서로 지정하고, 제 2 보정 데이터 기억 회로(153R)에 격납된, 분할 발광 영역(110R)의 576∼385열째(시리얼 번호에서는 960∼769열째)에 배열된 각 화소 PIX에 대응하는 보정 데이터 R959nth∼R768nth, G959nth∼G768nth, B959nth∼B768nth, 및 R959Δβη∼R768Δβη, G959Δβη∼G768Δβη, B959Δβη∼B768Δβη가 순차 판독된다(제 2 판독 순서).
그 후, 도 38에 나타내는 바와 같이 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “17F”를 지정하는 것에 의해, 표시 패널(110)의 분할 발광 영역(110L)의 1행째의 384열째의 화소 PIX에 대응하는 보정 데이터 R383nth, G383nth, B383nth 및 R383Δβη와, 분할 발광 영역 (110R)의 1행째의 384열째(시리얼 번호에서는 768열째)의 화소 PIX에 대응하는 보정 데이터 R767nth, G767nth, B767nth 및 R767Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “17E”를 지정하는 것에 의해, 분할 발광 영역 (110L)의 1행째의 383열째의 화소 PIX에 대응하는 보정 데이터 R382nth, G382nth, B382nth 및 R382Δβη와, 분할 발광 영역(110R)의 1행째의 383열째(시리얼 번호에서는 767열째)의 화소 PIX에 대응하는 보정 데이터 R766nth, G766nth, B766nth 및 R766Δβη가 판독된다.
계속해서, 다음의 동작 클록 CLK에 동기해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 어드레스 “4C0BF”를 지정하는 것에 의해, 분할 발광 영역 (110L)의 1행째의 384열째 및 383열째의 화소 PIX에 대응하는 보정 데이터 G383Δβη, G382Δβη, B383Δβη, B382Δβη와, 분할 발광 영역(110R)의 1행째의 384열째(시리얼 번호에서는 768열째) 및 383열째(시리얼 번호에서는 767열째)의 화소 PIX에 대응하는 보정 데이터 및 G767Δβη, G766Δβη, B767Δβη, B766Δβη가 판독된다.
이와 같이, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 공통하는 3어드레스(3동작 클록)마다, 분할 발광 영역(110L, 110R)에 있어서의 각 2화소(합계 4화소)분의 각 색성분(R, G, B)에 대응한 각 12개(합계 24개)의 보정 데이터 nth 및 Δβη를 판독하는 수법에 의해, 도 38에 나타내는 바와 같이 각 동작 클록 CLK에 동기해서, 어드레스 “17F”∼“0” 및 어드레스 “4C0BF”∼“4C000”을 소정의 순서로 지정하고, 제 1 보정 데이터 기억 회로(153L)에 격납된, 분할 발광 영역 (110L)의 384∼1열째에 배열된 각 화소 PIX에 대응하는 보정 데이터 R383nth∼R0nth, G383nth∼G0nth, B383nth∼B0nth, 및 R383Δβη∼R0Δβη, G383Δβη∼G0Δβη, B383Δβη∼B0Δβη와, 제 2 보정 데이터 기억 회로(153R)에 격납된, 분할 발광 영역(110R)의 384∼1열째(시리얼 번호에서는 768∼385열째)에 배열된 각 화소 PIX에 대응하는 보정 데이터 R767nth∼R384nth, G767nth∼G384nth, B767nth∼B384nth, 및 R767Δβη∼R384Δβη, G767Δβη∼G384Δβη, B767Δβη∼B384Δβη가 순차 판독된다(제 2 판독 순서).
이상과 같은, 3동작 클록마다 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)로부터 각 2화소의 합계 4화소분의 보정 데이터 nth 및 Δβη를 판독하는 동작을 반복하는 것에 의해, 표시 패널(110)의 1행(수평방향 1라인; L1)분의 화소 PIX에 대응하는 보정 데이터 nth와 Δβη가 판독된다. 그리고, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 최종열로부터 차례대로(역방향으로), 각 1화소분씩의 보정 데이터 nth와 Δβη가 화상 데이터 보정 회로(154)에 순차 공급된다.
이와 같은 보정 데이터의 판독 처리는, 제 2 보정 데이터 기억 회로(153R)에 있어서는 576열째(시리얼 번호에서는 960열째)로부터 1열째(시리얼 번호에서는 385열째)의 화소 PIX에 대응하는 보정 데이터가 판독될 때까지, 한편, 제 1 보정 데이터 기억 회로(153L)에 있어서는 384열째로부터 1열째의 화소 PIX에 대응하는 보정 데이터가 판독될 때까지 순차 실행된다.
그리고, 이와 같은 보정 데이터의 판독 처리를 표시 패널(110)의 전체 행(1∼540행; L1∼L540)에 대해 순차 실행하는 것에 의해, 표시 패널(110)에 표시되는 화상 정보 1화면분의 각 화소 PIX의 보정 데이터가 표시 패널(110)의 분할 발광 영역(110L, 110R)마다 대응하는 1행분을 단위로 해서, 소정의 타이밍으로 화상 데이터 보정 회로(154)에 순차 공급된다.
이와 같이, 본 실시형태에 관한 보정 데이터의 판독 방법에 의하면, 상술한 격납 방법(도 33 참조)을 적용해서 보정 데이터가 보존된 보정 데이터 기억 회로 (153)에 대해, 소정 수(이 경우는 3)를 1단위로 한 1군의 동작 클록에 동기해서 1군의 어드레스를 순차 지정하는 것에 의해, 제 1 및 제 2 보정 데이터 기억 회로 (153L, 153R)로부터, 최대로 상기 소정 수보다 많은 수(이 경우는 4개)의 화소 PIX에 대응하는 복수 종류(이 경우는 2종류)의 보정 데이터를 판독할 수 있다.
따라서, 동작 클록마다 1화소분의 보정 데이터를 판독하는 일반적인 수법에 비해, 복수 종류의 보정 데이터를 고속으로 판독할 수 있으므로, 화상 데이터 보정 회로(154)에 대해, 연속해서 고속으로 보정 데이터를 공급할 수 있다.
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로 (151)를 통해 획득된 1행분의 각 열 위치의 화상 데이터가, 보정 데이터 기억 회로 (153)로부터 분할 발광 영역(110L, 110R)마다 대응해서 공급된 1행분의 각 열의 화소 PIX의 특성에 따른 보정 데이터에 의거해서, 1화소씩 순차 보정 처리된다.
좌우 반전 표시 모드의 경우의 화상 데이터 보정 회로(154)에 있어서의 화상 데이터 보정 처리에 이용되는 화상 데이터와 보정 데이터의 대응 관계에 대해, 도면을 참조해서 구체적으로 설명한다.
도 39는 본 실시형태에 관한 표시 장치에 있어서, 좌우 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 대응 관계를 나타내는 개념도이다.
화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 좌우 반전 표시 모드에 있어서는, 도 37중, 화상 데이터 보정 회로(154)내, 및 도 39에 개념적으로 나타내는 바와 같이, 각 행의 1열째로부터 384열째, 및 385열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 39중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 각 행의 960열째로부터 577열째, 및 576열째로부터 1열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 39중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
화상 데이터 홀딩 회로(151)의 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra) 또는 (151Lb, 151Rb))를 별개의 기억 영역으로서 동작시키고, 시리얼 데이터의 화상 데이터를 FIFO 메모리(151Ra, 151La)의 순서로, 또는 151Rb, 151Lb의 순서로 순방향으로 순차 획득 홀딩하고, 마찬가지로, FIFO 메모리 (151Ra, 151La)의 순서로, 또는 151Rb, 151Lb의 순서로 순방향으로 순차 판독된 1행분의 화상 데이터(FIFO 메모리(151Ra 또는 151Rb)측(도 39중, R측이라고 표기)의 1∼576열째와, FIFO 메모리(151La 또는 151Lb)측(도 39중, L측이라고 표기)의 1∼384열째(시리얼 번호에서는 577∼960열째)의 화상 데이터)의 각각에 대해, 보정 데이터 기억 회로(153)를 구성하는 2조의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)로부터, 상술한 보정 데이터의 판독 방법에 의거해서 소정의 어드레스를 지정한다. 이것에 의해, 각 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 최종열로부터 역방향으로 순차 판독된 1행분의 보정 데이터(제 2 보정 데이터 기억 회로(153R)측(도면중, R측이라고 표기)의 576∼1열째(시리얼 번호에서는 960∼385열째)와, 제 1 보정 데이터 기억 회로(153L)측(도면중, L측이라고 표기)의 384∼1열째의 보정 데이터의 각각을 이용한 보정 처리가 실행된다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼D960)는 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140L, 140R)에 전송된다.
데이터 드라이버(140L, 140R)는 좌우 반전 표시 모드의 경우에는, 컨트롤러 (150)로부터 공급되는 데이터 제어 신호(스캔 전환 신호)에 의거해서, 보정 화상 데이터 D1∼D960의 획득 방향이 역방향이 되도록 설정된다.
이것에 의해, 드라이버 전송 회로(155)를 통해 전송되는 보정 화상 데이터 D1∼D960은 표시 패널(110)의 분할 발광 영역(110L)에 배열되는 1열째로부터 384열째의 화소 PIX에 대응하는 보정 화상 데이터 D1∼D384가 데이터 드라이버(140L)에 전송되고, 분할 발광 영역(110R)에 배열되는 1열째로부터 576열째(시리얼 번호에서는 385열째로부터 960열째)의 화소 PIX에 대응하는 보정 화상 데이터 D385∼D960이 데이터 드라이버(140R)에 전송된다.
이때, 보정 화상 데이터 D384∼D1이, 데이터 드라이버(140L)에 있어서 분할 발광 영역(110L)의 384열째로부터 1열째에 대응하는 방향(역방향; 제 2 획득 순서)으로 1화소분씩 순차 획득되고, 보정 화상 데이터 D960∼D385가, 데이터 드라이버 (140R)에 있어서 분할 발광 영역(110R)의 576열째로부터 1열째(시리얼 번호에서는 960열째로부터 385열째)에 대응하는 방향(역방향; 제 2 획득 순서)으로 1화소분씩 순차 획득된다(도 37중, 데이터 드라이버(140L, 140R)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 1행째로부터 최종행인 540행째의 선택 라인 Ls의 순서(순방향; 제 1 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
그리고, 각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140L, 140R)에 있어서, 상기 획득한 1행분(시리얼 번호에서 384∼1열째와 960∼385열째)의 보정 화상 데이터 D1∼D960에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다.
이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 좌우 반전 표시 모드에 있어서는, 도 37중, 화상 데이터 보정 회로 (154) 및 데이터 드라이버(140L, 140R), 표시 패널(110)내, 및 도 39에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 분할 발광 영역(110L)의 각 행의 1열째로부터 384열째, 및 분할 발광 영역(110R)의 각 행의 1열째로부터 576열째(시리얼 번호에서는 385열째로부터 960열째)의 각 화소 PIX에 대해, 화상 정보의 각 행의 960열째로부터 1열째의 각 열 위치에 대응하는 화상 데이터(도 39중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 각 행의 960열째로부터 1열째의 각 화소 PIX에 대응하는 보정 데이터(도 39중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)를 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작시키는 것에 의해, 표시 패널(110)에 화상 정보가 표시된다.
이때, 표시 패널(110)에는 도 36에 나타내는 바와 같이 화상 정보가 좌우 반전 화상으로서 표시된다.
(3) 상하 반전 표시 모드
도 40은 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 상하 반전 표시하는 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 40에 있어서, IMG3은 상하 반전 표시 모드에 있어서, 상기 통상 표시 모드일 때와 동일한 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이고, 도 31에 있어서의 IMG1을 상하 반전한 상하 반전 화상으로 되어 있다.
상하 반전 표시 모드에서는 도 40에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 A는 표시 패널(110)(분할 발광 영역(110L))의 540행 1열째에 표시된다.
1행 384열째에 대응한 화상 데이터에 의한 표시 B는 표시 패널(110)(분할 발광 영역(110L))의 540행 384열째의 위치에 표시된다.
540행 1열째에 대응한 화상 데이터에 의한 표시 C는 표시 패널(110)(분할 발광 영역(110L))의 1행 1열째의 위치에 표시된다.
540행 384열째에 대응한 화상 데이터에 의한 표시 D는 표시 패널(110)(분할 발광 영역(110L))의 1행 384열째의 위치에 표시된다.
1행 385열째에 대응한 화상 데이터에 의한 표시 E는 표시 패널(110)의 1행 385열째(분할 발광 영역(110R)에서는 540행 1열째)의 위치에 표시된다.
1행 960열째에 대응한 화상 데이터에 의한 표시 F는 표시 패널(110)의 540행 960열째(분할 발광 영역(110R)에서는 540행 576열째)의 위치에 표시된다.
540행 385열째에 대응한 화상 데이터에 의한 표시 G는 표시 패널(110)의 1행 385열째(분할 발광 영역(110R)에서는 1행 1열째)의 위치에 표시된다.
540행 960열째에 대응한 화상 데이터에 의한 표시 H는 표시 패널(110)의 1행 960열째(분할 발광 영역(110R)에서는 1행 576열째)의 위치에 표시된다.
도 41은 본 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다. 도 42는 본 실시형태에 관한 표시 장치에 있어서, 상하 반전 표시 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다. 또한, 상술한 통상 표시 모드 및 좌우 반전 표시 모드에 있어서의 경우와 동등한 구성이나 수법, 개념에 대해서는 설명을 간략화한다.
상하 반전 표시 모드에 있어서는 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 상술한 통상 표시 모드의 경우와 마찬가지로, 표시 장치(100)의 시스템 기동시에, 표시 패널(110)에 배열된 1화면분의 각 화소 PIX에 대응하는 보정 데이터가, 미리 보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 전송되어 일시 보존된다.
여기서는, 상술한 통상 표시 모드에 있어서 나타낸 바와 같은 보정 데이터의 격납 방법(도 33 참조)에 의거해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 소정의 어드레스에, 표시 패널(110)에 표시되는 화상 정보 1화면분의 각 화소 PIX의 보정 데이터가 보존된다.
계속해서, 도 41에 나타내는 바와 같이, 상술한 통상 표시 모드의 경우와 마찬가지로, 화상 데이터 홀딩 회로(151)에 있어서, 표시 신호 생성 회로(160)로부터 공급되는 화상 데이터를 2조의 메모리 회로(151A, 151B)의 한쪽측에, 전환 접점 PSi를 통해 순차 획득하는 동작과, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를 전환 접점 PSo를 통해 순차 판독하고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급하는 동작을 병행해서 실행한다.
화상 데이터 홀딩 회로(151)는 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)를 겉보기 상, 연속하는 일체의 기억 영역으로서 동작시킨다. 즉, FIFO 메모리(151La)의 1열째로부터 최종열인 384열째, 계속해서 FIFO 메모리(151Ra)의 1열째로부터 최종열인 576열째(시리얼 번호에서는 385열째로부터 960열째)에 대응하는 방향(순방향)으로, 연속하는 화상 데이터를 순차 획득해서 홀딩하는 동작을 1행째로부터 최종행인 540행째까지 순방향으로 행마다 반복하고, 메모리 회로(151A, 151B)의 어느 한쪽측에 1화면분의 화상 데이터를 홀딩한다.
화상 데이터 홀딩 회로(151)는 이 화상 데이터의 획득 동작과 병행해서, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를, 상술한 화상 데이터의 획득 방향 및 획득 순서와 동일한 판독 방향 및 판독 순서로 판독한다(도 41중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표, 원 숫자 참조).
한편, 도 41에 나타내는 바와 같이, 보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 홀딩 회로(151)를 통해 화상 데이터 보정 회로(154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 화상 데이터 보정 회로(154)에 공급된다. 여기서, 보정 데이터 기억 회로(153)로부터 판독되는 보정 데이터는 상하 반전 표시 모드의 경우, 개념적으로는, 표시 패널 (110)의 최종행인 540행째로부터 1행째에 대응하는 방향(역방향)으로, 또한 각 행의 1열째로부터 최종열에 대응하는 방향(순방향)으로, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)로부터 순차 판독된다(도 41중, 보정 데이터 기억 회로(153)내에 표기한 화살표 참조).
보정 데이터 기억 회로(153)로부터의 각 행의 화소 PIX에 대응하는 보정 데이터의 판독 방법은, 상술한 통상 표시 모드에 있어서 나타낸 수법(도 34 참조)과 동일한 수법이 적용된다.
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로 (151)를 통해 획득된 1행분의 각 열 위치의 화상 데이터가, 보정 데이터 기억 회로 (153)로부터 공급된 1행분의 각 열의 화소 PIX의 특성에 따른 보정 데이터에 의거해서, 1화소씩 순차 보정 처리된다.
화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 도 41중, 화상 데이터 보정 회로(154)내, 및 도 42에 개념적으로 나타내는 바와 같이, 1행째로부터 540행째의 각 행의 1열째로부터 384열째, 및 385열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 42중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 540행째로부터 1행째의 각 행의 1열째로부터 384열째, 및 385열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 42중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼D960)는 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140L, 140R)에 전송된다.
드라이버 전송 회로(155)를 통해 전송되는 보정 화상 데이터 D1∼D960은 보정 화상 데이터 D1∼D384가, 데이터 드라이버(140L)에 있어서 분할 발광 영역 (110L)의 1열째로부터 384열째에 대응하는 방향(순방향; 제 1 획득 순서)으로 1화소분씩 순차 획득되고, 보정 화상 데이터 D385∼D960이, 데이터 드라이버(140R)에 있어서 분할 발광 영역(110R)의 1열째로부터 576열째(시리얼 번호에서는 385열째로부터 960열째)에 대응하는 방향(순방향; 제 1 획득 순서)으로 1화소분씩 순차 획득된다(도 41중, 데이터 드라이버(140L, 140R)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 최종행인 540행째로부터 1행째의 선택 라인 Ls의 순서(역방향; 제 2 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140L, 140R)에 있어서, 상기 획득한 1행분(시리얼 번호에서 1∼384열째와 385∼960열째)의 보정 화상 데이터 D1∼D960에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다.
이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 상하 반전 표시 모드에 있어서는 도 41중, 화상 데이터 보정 회로 (154) 및 데이터 드라이버(140L, 140R), 표시 패널(110)내, 및 도 42에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 각 분할 발광 영역(110L)의 각 행의 1열째로부터 384열째, 및 분할 발광 영역(110R)의 각 행의 1열째로부터 576열째(시리얼 번호에서는 385열째로부터 960열째)의 각 화소 PIX에 대해, 화상 정보의 1행째로부터 540행째의 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터(도 42중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 540행째로부터 1행째의 각 행의 1열째로부터 960열째의 각 화소 PIX에 대응하는 보정 데이터(도 42중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)를 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작시키는 것에 의해, 표시 패널(110)에 화상 정보가 표시된다.
이때, 표시 패널(110)에는 도 40에 나타내는 바와 같이 화상 정보가 상하 반전 화상으로서 표시된다.
(4) 좌우 상하 반전 표시 모드
도 43은 본 실시형태에 관한 표시 장치에 있어서의 표시 구동 동작에 있어서, 화상 정보를 표시 패널에 좌우 상하 반전 표시하는 좌우 상하 반전 표시 모드에 있어서의 표시 형태를 나타내는 도면이다.
도 43에 있어서, IMG4는 좌우 상하 반전 표시 모드에 있어서, 상기 통상 표시 모드일 때와 동일한 화상 데이터에 의거해서 표시 패널(110)의 표시 영역에 표시되는 화상 정보의 일례이고, 도 31에 있어서의 IMG1을 좌우 상하 반전한 좌우 상하 반전 화상으로 되어 있다.
좌우 상하 반전 표시 모드에서는 도 43에 나타내는 바와 같이, 1행 1열째에 대응한 화상 데이터에 의한 표시 A는 표시 패널(110)의 540행 960열째(분할 발광 영역(110R)에서는 540행 576열째)에 표시된다.
1행 384열째에 대응한 화상 데이터에 의한 표시 B는 표시 패널(110)의 540행 385열째(분할 발광 영역(110R)에서는 540행 1열째)의 위치에 표시된다.
540행 1열째에 대응한 화상 데이터에 의한 표시 C는 표시 패널(110)의 1행 960열째(분할 발광 영역(110R)에서는 1행 576열째)의 위치에 표시된다.
540행 384열째에 대응한 화상 데이터에 의한 표시 D는 표시 패널(110)의 1행 385열째(분할 발광 영역(110R)에서는 1행 1열째)의 위치에 표시된다.
1행 385열째에 대응한 화상 데이터에 의한 표시 E는 표시 패널(110)(분할 발광 영역(110L))의 540행 384열째의 위치에 표시된다.
1행 960열째에 대응한 화상 데이터에 의한 표시 F는 표시 패널(110)(분할 발광 영역(110L))의 540행 1열째의 위치에 표시된다.
540행 385열째에 대응한 화상 데이터에 의한 표시 G는 표시 패널(110)(분할 발광 영역(110L))의 1행 384열째의 위치에 표시된다.
540행 960열째에 대응한 화상 데이터에 의한 표시 H는 표시 패널(110)(분할 발광 영역(110L))의 1행 1열째의 위치에 표시된다.
도 44는 본 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시하는 모드에 있어서의 메모리 관리 방법을 나타내는 개념도이다.
도 45는 본 실시형태에 관한 표시 장치에 있어서, 좌우 상하 반전 표시하는 모드에 있어서의 각 화상 데이터와 보정 처리에 이용되는 보정 데이터의 어드레스의 관계를 나타내는 개념도이다.
한편, 상술한 통상 표시 모드 및 좌우 반전 표시 모드, 상하 반전 표시 모드에 있어서의 경우와 동등한 구성이나 수법, 개념에 대해서는 설명을 간략화한다.
좌우 상하 반전 표시 모드에 있어서는, 컨트롤러(150)에 있어서 이하와 같은 일련의 동작이 실행된다.
우선, 상술한 통상 표시 모드의 경우와 마찬가지로, 표시 장치(100)의 시스템 기동시에, 표시 패널(110)에 배열된 1화면분의 각 화소 PIX에 대응하는 보정 데이터가, 미리 보정 데이터 격납 회로(152)로부터 보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 전송되고, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 일시 보존된다.
상술한 통상 표시 모드에 있어서 나타낸 바와 같은 보정 데이터의 격납 방법 (도 33 참조)에 의거해서, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)의 소정의 어드레스에, 표시 패널(110)에 표시되는 화상 정보 1화면분의 각 화소 PIX의 보정 데이터가 보존된다.
계속해서, 도 44에 나타내는 바와 같이, 상술한 좌우 반전 표시 모드의 경우와 마찬가지로, 화상 데이터 홀딩 회로(151)에 있어서, 표시 신호 생성 회로(160)로부터 공급되는 화상 데이터를 2조의 메모리 회로(151A, 151B)의 한쪽측에 전환 접점 PSi를 통해 순차 획득하는 동작과, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를 전환 접점 PSo를 통해 순차 판독하고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급하는 동작을 병행해서 실행한다.
화상 데이터 홀딩 회로(151)는 각 메모리 회로(151A, 151B)를 구성하는 FIFO 메모리(151La, 151Ra), 또는 FIFO 메모리(151Lb, 151Rb)를 별개의 기억 영역으로서 동작시킨다. 즉, FIFO 메모리(151Ra)의 1열째로부터 최종열인 576열째, 계속해서 FIFO 메모리(151La)의 1열째로부터 최종열인 384열째(시리얼 번호에서는 577열째로부터 960열째)에 대응하는 방향(순방향)으로, 연속하는 화상 데이터를 분할하여 획득해서 홀딩하는 동작을 1행째로부터 최종행인 540행째까지 순방향으로 행마다 반복하고, 메모리 회로(151A, 151B)의 어느 한쪽측에 1화면분의 화상 데이터를 홀딩한다.
화상 데이터 홀딩 회로(151)는 이 화상 데이터의 획득 동작과 병행해서, 메모리 회로(151A, 151B)의 다른쪽측에 홀딩한 화상 데이터를, 상술한 화상 데이터의 획득 방향 및 획득 순서와 동일한 판독 방향 및 판독 순서로 판독한다(도 44중, 화상 데이터 홀딩 회로(151)내에 표기한 화살표, 원 숫자 참조).
한편, 도 44에 나타내는 바와 같이, 보정 데이터 기억 회로(153)의 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)에 홀딩되어 있는 보정 데이터 중, 상기 화상 데이터 홀딩 회로(151)를 통해 화상 데이터 보정 회로(154)에 획득된 1행분의 화상 데이터가 공급되는 화소 PIX에 대응하는 보정 데이터가 순차 판독되고, 1행분을 단위로 해서 화상 데이터 보정 회로(154)에 공급된다.
보정 데이터 기억 회로(153)로부터 판독되는 보정 데이터는 좌우 상하 반전 표시 모드의 경우, 개념적으로는, 상술한 상하 반전 표시 모드의 경우와 마찬가지로, 표시 패널(110)의 최종행인 540행째로부터 1행째에 대응하는 방향(순방향)으로, 또한 상술한 좌우 반전 표시 모드의 경우와 마찬가지로, 각 행의 최종열로부터 1열째에 대응하는 방향(역방향)으로, 제 1 및 제 2 보정 데이터 기억 회로(153L, 153R)로부터 순차 판독된다(도 44중, 보정 데이터 기억 회로(153)내에 표기한 화살표 참조).
보정 데이터 기억 회로(153)로부터의 각 행의 화소 PIX에 대응하는 보정 데이터의 판독 방법은, 상술한 좌우 반전 표시 모드에 있어서 나타낸 수법(도 38 참조)과 동일한 수법이 적용된다.
계속해서, 화상 데이터 보정 회로(154)에 있어서, 화상 데이터 홀딩 회로 (151)를 통해 획득된 1행분의 각 열 위치의 화상 데이터가, 보정 데이터 기억 회로 (153)로부터 분할 발광 영역(110L, 110R)마다 대응해서 공급된 1행분의 각 열의 화소 PIX의 특성에 따른 보정 데이터에 의거해서, 1화소씩 순차 보정 처리된다.
화상 데이터 보정 회로(154)에 있어서 실행되는 보정 처리는 도 44중, 화상 데이터 보정 회로(154)내, 및 도 45에 개념적으로 나타내는 바와 같이, 1행째로부터 540행째의 각 행의 1열째로부터 384열째, 및 385열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터의 각각(도 45중, 화상 데이터의 어드레스 참조)에 대해, 표시 패널(110)의 각 행의 960열째로부터 577열째, 및 576열째로부터 1열째의 각 화소 PIX에 대응하는 보정 데이터의 각각(도 45중, 보정 데이터의 어드레스 참조)을 이용해서, 소정의 보정식에 의거해서 연산하는 것에 의해 실행된다.
계속해서, 보정 처리된 화상 데이터(보정 화상 데이터 D1∼D960)는 1행분을 단위로 해서 드라이버 전송 회로(155)를 통해, 1화소분씩 데이터 드라이버(140L, 140R)에 전송된다.
여기서, 데이터 드라이버(140L, 140R)는 좌우 상하 반전 표시 모드의 경우에는, 컨트롤러(150)로부터 공급되는 데이터 제어 신호(스캔 전환 신호)에 의거해서, 보정 화상 데이터 D1∼D960의 획득 방향이 역방향이 되도록 설정된다.
이것에 의해, 드라이버 전송 회로(155)를 통해 전송되는 보정 화상 데이터 D1∼D960은 표시 패널(110)의 분할 발광 영역(110L)에 배열되는 1열째로부터 384열째의 화소 PIX에 대응하는 보정 화상 데이터 D384∼D1이, 데이터 드라이버(140L)에 있어서 분할 발광 영역(110L)의 384열째로부터 1열째에 대응하는 방향(역방향; 제 2 획득 순서)으로 1화소분씩 순차 획득되고, 분할 발광 영역(110R)에 배열되는 1열째로부터 576열째(시리얼 번호에서는 385열째로부터 960열째)의 화소 PIX에 대응하는 보정 화상 데이터 D960∼D385가, 데이터 드라이버(140R)에 있어서 분할 발광 영역(110R)의 480열째로부터 1열째(시리얼 번호에서는 960열째로부터 481열째)에 대응하는 방향(역방향; 제 2 획득 순서)으로 1화소분씩 순차 획득된다(도 44중, 데이터 드라이버(140L, 140R)내에 표기한 화살표 참조).
계속해서, 선택 드라이버(120)에 있어서, 최종행인 540행째로부터 1행째의 선택 라인 Ls의 순서(역방향; 제 2 주사 방향)로, 선택 레벨의 선택 신호 Ssel을 순차 인가하는 것에 의해, 각 행의 화소 PIX를 순차 선택 상태로 설정한다.
그리고, 각 행의 화소 PIX가 선택 상태로 설정된 타이밍에 동기해서, 데이터 드라이버(140L, 140R)에 있어서, 상기 획득한 1행분(시리얼 번호에서 384∼1열째와 960∼385열째)의 보정 화상 데이터 D1∼D960에 의거하는 계조 신호(계조 전압 Vdata)를 표시 패널(110)의 각 열에 배치된 데이터 라인 Ld에 일제히 인가한다. 이것에 의해, 선택 상태로 설정된 행의 각 화소 PIX에, 각 데이터 라인 Ld를 통해 계조 신호에 따른 전압 성분이 홀딩된다(즉, 계조 신호가 기입된다).
여기서, 좌우 상하 반전 표시 모드에 있어서는 도 44중, 화상 데이터 보정 회로(154) 및 데이터 드라이버(140L, 140R), 표시 패널(110)내, 및 도 45에 개념적으로 나타낸 바와 같이, 표시 패널(110)의 각 분할 발광 영역(110L)의 각 행의 1열째로부터 384열째, 및 분할 발광 영역(110R)의 각 행의 1열째로부터 576열째(시리얼 번호에서는 385열째로부터 960열째)의 각 화소 PIX에 대해, 화상 정보의 1행째로부터 540행째의 각 행의 1열째로부터 960열째의 각 열 위치에 대응하는 화상 데이터(도 45중, 화상 데이터의 어드레스 참조)를, 표시 패널(110)의 540행째로부터 1행째의 각 행의 960열째로부터 1열째의 각 화소 PIX에 대응하는 보정 데이터(도 42중, 보정 데이터의 어드레스 참조)를 이용해서 보정 처리한 보정 화상 데이터 D1∼D960에 의거하는 각 계조 신호가 기입된다.
이와 같은 각 행의 화소 PIX로의 계조 신호의 기입 동작을 표시 패널(110)의 모든 행에 대해 순차 실행한 후, 각 화소 PIX에 설치된 발광 소자(유기 EL 소자 OEL)를 상기 계조 신호에 따른 휘도 계조로 일제히 발광 동작시키는 것에 의해, 표시 패널(110)에 화상 정보가 표시된다.
이때, 표시 패널(110)에는 도 43에 나타내는 바와 같이 화상 정보가 좌우 상하 반전 화상으로서 표시된다.
상술한 바와 같이, 본 실시형태에 관한 표시 장치(100)에 의하면, 표시 패널 (110)의 각 화소 PIX의 특성에 따른 복수 종류의 보정 데이터를 여러 가지의 표시 형태(화상 정보의 통상 표시나 각종의 반전 표시)에 대응시켜, 기억 회로로부터 적절하게 또한 고속으로 판독할 수 있는 메모리 관리 방법을 실현할 수 있다.
이것에 의해, 본 실시형태에 의하면, 예를 들면 표시 장치(100)의 외부로부터 입력되는 표시 전환 신호(예를 들면, 표시 장치(100)의 회전 각도나 방향, 또는 사용자에 의한 화상 표시의 전환 조작 등에 의거하는 신호)에 따라, 컨트롤러(150) 내부에 있어서의 보정 데이터의 판독 방향, 및 데이터 드라이버(140)에 있어서의 보정 화상 데이터의 획득 방향, 및 선택 드라이버(120)에 있어서의 행선택 방향을 적절히 전환하는 간이한 수법(보정 데이터의 메모리 관리 방법을 포함하는 표시 장치의 표시 구동 방법)을 이용해서, 표시 패널(110)에 표시하는 화상 정보를 여러 가지의 표시 형태(표시 패턴)이며, 또한 2배 속도 표시 등의 동화상 재생에 적합한 고속이며 또한 양호한 화질의 표시 구동을 실현할 수 있다.
여기서, 표시 전환 신호는, 예를 들면 표시 패널의 각도나 방향의 검지 신호에 의거하는 것이다. 따라서, 디지털 비디오 카메라나 디지털 카메라 등의 전자 기기에 있어서, 가동식(가변 각도식)이나 회전식의 표시 패널(모니터 패널)을 임의의 각도나 방향으로 변화시킨 경우라도, 해당 표시 패널의 각도 등에 의거해서 미리 규정된 표시 전환 신호에 따라, 화상 정보를 시인성 좋게 통상 표시 또는 각종 반전 표시(좌우 반전 표시나 상하 반전 표시 등) 할 수 있다.
또, 상술한 표시 장치의 일련의 구동 제어 동작 중, 컨트롤러(150)에 있어서의 메모리 관리 기능(메모리 관리 제어)은 표시 신호 생성 회로(160)로부터 컨트롤러(150)에 공급되는 타이밍 신호에 포함되는 직접 동기 신호 및 수평 동기 신호에 의거해서 실행할 수 있으므로, 연산 처리 장치(MPU)에 의존하지 않는, 간이하고 또한 저렴한 장치 구성을 적용할 수 있다.
또, 본 실시형태에 있어서는, 표시 패널(110)을 2개(복수)의 분할 발광 영역 (110L, 110R)으로 분할하고, 각 분할 발광 영역(110L, 110R)에 대응시켜, 동시 구동하는 개별의 데이터 드라이버(140L, 140R)를 구비한 구성을 갖는 것에 의해, 컨트롤러(150)로부터 공급되는 보정 화상 데이터 D1∼D960을 획득할 때의 데이터 전송 속도를 저감할 수 있으므로, 표시 장치의 구동 제어 동작에 있어서의 타이밍 제어의 자유도를 향상시킬 수 있는 동시에, 저렴한 데이터 드라이버를 적용해서, 표시 장치의 제품 비용을 삭감할 수 있다.
또한, 본 실시형태에 있어서, 보정 데이터 기억 회로(153)에 있어서의 보정 데이터의 격납 방법 및 판독 방법에 나타낸, 제 1 및 제 2 보정 데이터 기억 회로 (153L, 153R)의 기억 영역(기억 용량)이나 어드레스의 설정, 보정 데이터의 종류나 그 수, 1단위로 되는 동작 클록의 수 등은 설명의 형편상, 일례를 나타낸 것에 불과한 것은 말할 것도 없다. 요컨대, 본 발명에 관한 표시 장치의 구동 제어 방법은 소정 수의 동작 클록에 동기한 1군의 어드레스 지정에 의해, 해당 소정 수보다 많은 수의 화소 PIX에 대응하는 보정 데이터를 판독할 수 있도록, 보정 데이터를 격납 및 판독하는 것이면, 다른 구성이나 수법을 이용하는 것이라도 좋다.
<표시 장치 및 그 구동 제어 방법의 구체예>
다음에, 상술한 실시형태에 나타낸 표시 장치에 있어서의 화상 데이터 보정 기능에 적용되는 구성 및 수법에 대해, 도면을 참조해서 구체적으로 설명한다. 여기서는, 특히, 상술한 실시형태에 관한 표시 장치에 적용 가능한 보정 데이터의 취득 동작, 및 화상 데이터의 보정 동작에 관한 구성 및 수법을 중심으로 설명한다.
(표시 장치의 구체예)
우선, 본 발명에 관한 표시 장치의 구체적인 구성예(구체예)에 대해 설명한다.
본 구체예에 관한 표시 장치는 상술한 실시형태에 나타낸 표시 장치(100)(도 1 참조)에 있어서, 데이터 드라이버가 다음과 같은 특징을 갖고 있다.
데이터 드라이버(140)는 상술한 실시형태에 나타낸 데이터 드라이버 기능에 더해, 전압 검출 기능을 구비하고, 컨트롤러(150)로부터 공급되는 데이터 제어 신호에 의거해서, 이들의 기능을 전환하도록 구성되어 있다.
전압 검출 기능은 후술하는 보정 데이터(특성 파라미터) 취득 동작시에, 특성 파라미터 취득 동작의 대상으로 되어 있는 화소 PIX에 대해, 각 데이터 라인 Ld를 통해 특정한 전압값의 검출용 전압 Vdac를 인가하고, 소정의 자연 완화 시간 t의 경과 후의 데이터 라인 Ld의 아날로그 신호 전압 Vd를 데이터 라인 검출 전압 Vmeas(t)로서 획득하고, 디지털 데이터로 변환해서 검출 데이터 nmeas(t)로서 컨트롤러(150)에 출력하는 동작을 실행한다.
(데이터 드라이버)
도 46은 본 발명에 관한 표시 장치의 구체예에 적용되는 데이터 드라이버의 일례를 나타내는 개략 블록도이다.
여기서는 상술한 데이터 드라이버(도 2 참조)와 동등한 구성에 대해서는, 동일한 부호를 붙이고 설명을 간략화한다.
도 47은 도 46에 나타내는 데이터 드라이버의 주요부 구성예를 나타내는 개략 회로 구성도이다.
여기서는, 표시 패널(110)에 배열된 화소 PIX의 열 수 (q) 중, 일부만을 나타내어 도시를 간략화한다.
이하의 설명에서는, j열째(j는 1≤j≤q로 되는 플러스의 정수)의 데이터 라인 Ld에 설치되는 데이터 드라이버(140) 내부의 구성에 대해 자세하게 설명한다. 또한, 도 47에 있어서는 도시의 형편상, 시프트 레지스터 회로와 데이터 레지스터 회로를 간략화해서 도시한다.
데이터 드라이버(140)는 예를 들면 도 46에 나타내는 바와 같이, 시프트 레지스터 회로(141)와, 데이터 레지스터 회로(142)와, 데이터 래치 회로(143A)와, DAC/ADC 회로(144A)와, 출력 회로(145A)를 구비하고 있다.
시프트 레지스터 회로(141)와 데이터 레지스터 회로(142)와 데이터 래치 회로(143)를 포함하는 내부 회로(140A)는 로직(logic) 전원(146)으로부터 공급되는 전원 전압 LVSS 및 LVDD에 의거해서, 후술하는 화상 데이터의 획득 동작 및 검출 데이터의 송출 동작을 실행한다.
DAC/ADC 회로(144A)와 출력 회로(145)를 포함하는 내부 회로(140B)는 아날로그 전원(147)으로부터 공급되는 전원 전압 DVSS 및 VEE에 의거해서, 후술하는 계조 신호의 생성 출력 동작 및 데이터 라인 전압의 검출 동작을 실행한다.
본 구체예에 있어서, 시프트 레지스터 회로(141) 및 데이터 레지스터 회로(142)는 상술한 실시형태에 나타낸 구성과 동등하므로 설명을 생략한다.
또한 도면중, 데이터 레지스터 회로(142)에 공급되는 화상 데이터 Din(1)∼Din(q)는 상술한 실시형태에 나타낸 컨트롤러(150)로부터 공급되는 보정 화상 데이터 D1∼Dq에 대응해서, 보정 처리된 화상 데이터의 이외에, 보정 처리를 필요로 하지 않는 화상 데이터도 포함하는 것으로 한다.
데이터 래치 회로(143A)는 표시 동작시(화상 데이터의 획득 동작, 및 계조 신호의 생성 출력 동작)에 있어서는, 데이터 제어 신호(데이터 래치 펄스 신호 LP)에 의거해서, 데이터 레지스터 회로(142)에 획득된 1행분의 화상 데이터 Din(1)∼Din(q)를 각 열에 대응해서 홀딩한 후, 소정의 타이밍으로 해당 화상 데이터 Din(1)∼Din(q)를 후술하는 DAC/ADC 회로(144A)에 송출한다.
데이터 래치 회로(143)는 후술하는 특성 파라미터 취득 동작시(검출 데이터의 송출 동작, 및 데이터 라인 전압의 검출 동작)에 있어서는, DAC/ADC 회로(144A)를 통해 획득되는 각 데이터 라인 전압 Vmeas(t)에 따른 검출 데이터 nmeas(t)를 홀딩한 후, 소정의 타이밍으로 해당 검출 데이터 nmeas(t)를 시리얼 데이터로서 출력하고, 외부 메모리(후술하는 컨트롤러(150)에 설치된 데이터 기억 회로 MEM의 검출 데이터 기억 회로)에 기억한다.
데이터 래치 회로(143A)는 구체적으로는, 도 47에 나타내는 바와 같이, 각 열에 대응해서 설치된 데이터 래치 41(j)와, 접속 전환용의 스위치 SW4(j), SW5(j)와, 데이터 출력용의 스위치 SW3을 구비하고 있다.
데이터 래치 41(j)는 데이터 래치 펄스 신호 LP의 상승 타이밍으로 스위치 SW5(j)를 통해 공급되는 디지털 데이터를 홀딩(래치)한다.
스위치 SW5(j)는 컨트롤러(150)로부터 공급되는 데이터 제어 신호(전환 제어 신호 S5)에 의거해서, 접점 Na측의 데이터 레지스터 회로(142), 또는 접점 Nb측의 DAC/ADC 회로(144A)의 ADC43(j), 또는 접점 Nc측의 인접하는 열(j+1)의 데이터 래치 41(j+1) 중의 어느 하나를, 데이터 래치 41(j)에 선택적으로 접속하도록 전환 제어된다.
이것에 의해, 스위치 SW5(j)가 접점 Na측에 접속 설정되어 있는 경우에는, 데이터 레지스터 회로(142)로부터 공급되는 화상 데이터 Din(j)가 데이터 래치 41(j)에 홀딩된다.
스위치 SW5(j)가 접점 Nb측에 접속 설정되어 있는 경우에는, 데이터 라인 Ld(j)로부터 DAC/ADC 회로(144A)의 ADC43(j)에 획득된 데이터 라인 전압 Vd(데이터 라인 검출 전압 Vmeas(t))에 따른 검출 데이터 nmeas(t)가 데이터 래치 41(j)에 홀딩된다.
스위치 SW5(j)가 접점 Nc측에 접속 설정되어 있는 경우에는, 인접하는 열 (j+1)의 스위치 SW4(j+1)을 통해 데이터 래치 41(j+1)에 홀딩되어 있는 검출 데이터 nmeas(t)가 데이터 래치 41(j)에 홀딩된다.
또한, 최종열(q)에 설치되는 스위치 SW5(q)는 접점 Nc에 로직 전원(146)의 전원 전압 LVSS가 접속되어 있다.
스위치 SW4(j)는 컨트롤러(150)로부터 공급되는 데이터 제어 신호(전환 제어 신호 S4)에 의거해서, 접점 Na측의 DAC/ADC 회로(144A)의 DAC42(j), 또는 접점 Nb측의 스위치 SW3(또는, 인접하는 열(j-1)의 스위치 SW5(j-1)) 중 어느 하나를, 데이터 래치 41(j)에 선택적으로 접속하도록 전환 제어된다.
이것에 의해, 스위치 SW4(j)가 접점 Na측에 접속 설정되어 있는 경우에는, 데이터 래치 41(j)에 홀딩된 화상 데이터 Din(j)가 DAC/ADC 회로(144A)의 DAC42(j)에 공급된다.
스위치 SW4(j)가 접점 Nb측에 접속 설정되어 있는 경우에는, 데이터 래치 41(j)에 홀딩된 데이터 라인 검출 전압 Vmeas(t)에 따른 검출 데이터 nmeas(t)가 스위치 SW3을 통해 외부 메모리에 출력된다.
스위치 SW3은 컨트롤러(150)로부터 공급되는 데이터 제어 신호(전환 제어 신호 S4, S5)에 의거해서, 데이터 래치 회로(143A)의 스위치 SW4(j), SW5(j)가 전환 제어되고, 인접하는 열의 데이터 래치 41(1)∼41(q)가 서로 직렬로 접속된 상태에서, 데이터 제어 신호(전환 제어 신호 S3, 데이터 래치 펄스 신호 LP)에 의거해서, 도통(導通) 상태로 되도록 제어된다.
이것에 의해, 각 열의 데이터 래치 41(1)∼41(q)에 홀딩된 데이터 라인 전압 Vmeas(t)에 따른 검출 데이터 nmeas(t)가, 스위치 SW3을 통해 시리얼 데이터로서 순차 꺼내져서, 외부 메모리에 출력된다.
도 48은 본 구체예에 관한 데이터 드라이버에 적용되는 디지털-아날로그 변환 회로(DAC) 및 아날로그-디지털 변환 회로(ADC)의 입출력 특성을 나타내는 도면이다.
도 48의 (a)는 본 구체예에 적용되는 DAC의 입출력 특성을 나타내는 도면이다.
도 48의 (b)는 본 구체예에 적용되는 ADC의 입출력 특성을 나타내는 도면이다.
여기서는, 디지털 신호의 입출력 비트 수를 10비트로 한 경우의 디지털-아날로그 변환 회로 및 아날로그-디지털 변환 회로의 입출력 특성의 일례를 나타낸다.
DAC/ADC 회로(144A)는 도 47에 나타내는 바와 같이, 각 열에 대응해서 리니어(linear) 전압 디지털-아날로그 변환 회로(DAC; 전압 인가 회로) 42(j)와, 아날로그-디지털 변환 회로(ADC; 검출 데이터 취득 회로) 43(j)를 구비하고 있다.
DAC42(j)는 상기 데이터 래치 회로(143A)에 홀딩된 디지털 데이터의 화상 데이터 Din(j)를 아날로그 신호 전압 Vpix로 변환해서 출력 회로(145A)에 출력한다.
여기서, 각 열에 설치되는 DAC42(j)는 도 48의 (a)에 나타내는 바와 같이, 입력되는 디지털 데이터에 대한, 출력되는 아날로그 신호 전압의 변환 특성(입출력 특성)이 선형성(線形性)을 갖고 있다.
즉, DAC42(j)는, 예를 들면 도 48의 (a)에 나타내는 바와 같이, 10비트(즉, 1024 계조)의 디지털 데이터(0, 1, ···1023)를, 선형성을 갖고 설정된 아날로그 신호 전압(V0, V1, ···V1023)으로 변환한다.
이 아날로그 신호 전압(V0∼V1023)은 후술하는 아날로그 전원(147)으로부터 공급되는 전원 전압 DVSS∼VEE의 범위내에서 설정되고, 예를 들면, 입력되는 디지털 데이터의 값이 “0”(0 계조)일 때에 변환되는 아날로그 신호 전압값 V0이 고(高)전위측의 전원 전압 DVSS로 되도록 설정되고, 디지털 데이터의 값이 “1023”(1023 계조; 최대 계조)일 때에 변환되는 아날로그 신호 전압값 V1023이 저(低)전위측의 전원 전압 VEE보다 높고, 또한 해당 전원 전압 VEE 근방의 전압값이 되도록 설정되어 있다.
ADC43(j)는 데이터 라인 Ld(j)로부터 획득된 아날로그 신호 전압의 데이터 라인 전압 Vmeas(t)를, 디지털 데이터의 검출 데이터 nmeas(t)로 변환해서 데이터 래치 41(j)에 송출한다.
여기서, 각 열에 설치되는 ADC43(j)는 도 48의 (b)에 나타내는 바와 같이, 입력되는 아날로그 신호 전압에 대한, 출력되는 디지털 데이터의 변환 특성(입출력 특성)이 선형성을 갖고 있다.
또한, ADC43(j)는 전압 변환시의 디지털 데이터의 비트폭이 상술한 DAC42(j)와 동일하게 되도록 설정되어 있다. 즉, ADC43(j)는 최소 단위 비트(1LSB; 아날로그 분해능)에 대응하는 전압폭이 DAC42(j)와 동일하게 설정되어 있다.
ADC43(j)는 예를 들면 도 48의 (b)에 나타내는 바와 같이, 전원 전압 DVSS∼VEE의 범위내에서 설정된 아날로그 신호 전압(V0, V1, ···V1023)을, 선형성을 갖고 설정된 10비트(1024 계조)의 디지털 데이터(0, 1, ···1023)로 변환한다.
ADC43(j)는 예를 들면, 입력되는 아날로그 신호 전압의 전압값이 V0(=DVSS)일 때에 디지털 데이터의 값이 “0”(0 계조)으로 변환되도록 설정되고, 아날로그 신호 전압의 전압값이 전원 전압 VEE보다 높고, 또한 해당 전원 전압 VEE 근방의 전압값인 아날로그 신호 전압 V1023일 때에 디지털 신호값 “1023”(1023 계조; 최대 계조)으로 변환되도록 설정되어 있다.
본 구체예에 있어서는, 시프트 레지스터 회로(141), 데이터 레지스터 회로 (142) 및 데이터 래치 회로(143A)를 포함하는 내부 회로(140A)를 저(低)내압 회로로서 구성하고, DAC/ADC 회로(144A) 및 후술하는 출력 회로(145A)를 포함하는 내부 회로(140B)를 고(高)내압 회로로서 구성하고 있다.
그 때문에, 데이터 래치 회로(143A)(스위치 SW4(j))와 DAC/ADC 회로(144A)의 DAC42(j)의 사이에, 저내압의 내부 회로(140A)로부터 고내압의 내부 회로(140B)로의 전압 조정 회로로서 레벨 시프터(shifter) LS1(j)가 설치되어 있다.
DAC/ADC 회로(144A)의 ADC43(j)와 데이터 래치 회로(143A)(스위치 SW5(j))의 사이에, 고내압의 내부 회로(140B)로부터 저내압의 내부 회로(140A)로의 전압 조정 회로로서 레벨 시프터 LS2(j)가 설치되어 있다.
출력 회로(145A)는 도 47에 나타내는 바와 같이, 각 열에 대응하는 데이터 라인 Ld(j)에 계조 신호를 출력하기 위한 버퍼 44(j) 및 스위치 SW1(j)(접속 전환 회로)와, 데이터 라인 전압 Vd(데이터 라인 검출 전압 Vmeas(t))를 획득하기 위한 스위치 SW2(j) 및 버퍼 45(j)를 구비하고 있다.
버퍼 44(j)는 상기 DAC42(j)에 의해 화상 데이터 Din(j)를 아날로그 변환해서 생성된 아날로그 신호 전압 Vpix(j)를, 소정의 신호 레벨로 증폭해서 계조 전압 Vdata(j)를 생성한다.
스위치 SW1(j)는 컨트롤러(150)로부터 공급되는 데이터 제어 신호(전환 제어 신호 S1)에 의거해서, 데이터 라인 Ld(j)로의 상기 계조 전압 Vdata(j)의 인가를 제어한다.
스위치 SW2(j)는 컨트롤러(150)로부터 공급되는 데이터 제어 신호(전환 제어 신호 S2)에 의거해서, 데이터 라인 전압 Vd(데이터 라인 검출 전압 Vmeas(t))의 획득을 제어한다.
버퍼 45(j)는 스위치 SW2(j)를 통해 획득된 데이터 라인 전압 Vmeas(t)를 소정의 신호 레벨로 증폭해서 ADC43(j)에 송출한다.
로직 전원(146)은 데이터 드라이버(140)의 시프트 레지스터 회로(141), 데이터 레지스터 회로(142) 및 데이터 래치 회로(143A)를 포함하는 내부 회로(140A)를 구동하기 위한, 로직 전압을 이루는 저(低)전위측의 전원 전압 LVSS 및 고(高)전위측의 전원 전압 LVDD를 공급한다.
아날로그 전원(147)은 DAC/ADC 회로(144A)의 DAC42(j) 및 ADC43(j), 출력 회로(145A)의 버퍼 44(j), 45(j)를 포함하는 내부 회로(140B)를 구동하기 위한, 아날로그 전압의 고전위측의 전원 전압 DVSS 및 저전위측의 전원 전압 VEE를 공급한다.
도 46, 도 47에 나타낸 데이터 드라이버(140)에 있어서는, 도시의 형편상, 각 부의 동작을 제어하기 위한 제어 신호가, j열째(도면중에서는 1열째에 상당함)의 데이터 라인 Ld(j)에 대응해서 설치된 데이터 래치 41, 및 스위치 SW1∼SW5에 입력된 구성을 나타냈다. 본 구체예에 있어서는, 각 열의 구성에 이들 제어 신호가 공통되어 입력되고 있는 것은 말할 것도 없다.
(컨트롤러)
도 49는 본 구체예에 관한 표시 장치에 적용되는 컨트롤러의 화상 데이터 보정 기능을 나타내는 기능 블록도이다.
도 49에 있어서는 도시의 형편상, 각 기능 블록간의 데이터의 흐름을 모두 실선의 화살표로 나타냈다. 실제로는 후술하는 바와 같이, 컨트롤러의 동작 상태에 따라 이들 중 어느 것의 데이터의 흐름이 유효해진다.
컨트롤러(150)는 상술한 바와 같이, 드라이버 제어 기능과, 화상 데이터 보정 기능과, 메모리 관리 기능을 구비하고 있다.
컨트롤러(150)는 이들 기능을 이용해서, 선택 제어 신호 및 전원 제어 신호, 데이터 제어 신호를 공급하는 것에 의해, (1) 선택 드라이버(120) 및 전원 드라이버(130), 데이터 드라이버(140)의 각각을 소정의 타이밍으로 동작시키고, 표시 패널(110)의 각 화소 PIX의 특성 파라미터를 취득하는 동작(특성 파라미터 취득 동작), (2) 각 화소 PIX의 특성 파라미터에 의거해서 보정된 화상 데이터를 보정하는 동작(화상 데이터 보정 동작), (3) 보정된 화상 데이터(보정 화상 데이터)에 따른 휘도 계조로 각 화소 PIX를 발광 동작시켜 원하는 화상 정보를 표시 패널(110)에 표시하는 동작(표시 동작)을 제어한다.
컨트롤러(150)의 메모리 관리 기능에 대해서는, 상술한 실시형태에 있어서 자세하게 설명했으므로, 이하의 설명에서는 간략화한다.
컨트롤러(150)는 특성 파라미터 취득 동작에 있어서, 상기 데이터 드라이버 (140)를 통해 검출한 각 화소 PIX의 특성 변화에 관련한 검출 데이터(자세한 내용은 후술함), 및 각 화소 PIX에 대해 검출된 휘도 데이터(자세한 내용은 후술함)에 의거해서, 각종의 보정 데이터(특성 파라미터)를 취득한다.
컨트롤러(150)는 화상 데이터 보정 동작 및 표시 동작에 있어서, 외부로부터 공급되는 화상 데이터를, 특성 파라미터 취득 동작에 있어서 취득한 보정 데이터에 의거해서 보정하고, 보정 화상 데이터로서 데이터 드라이버(140)에 공급한다.
여기서, 화상 데이터 보정 동작은 상술한 실시형태에 나타낸 컨트롤러(150)에 설치된 화상 데이터 보정 회로(154)에 있어서 실행된다.
컨트롤러(150)는 상술한 각 동작을 실행하기 위해, 예를 들면 도 49에 나타내는 바와 같이, 개략, 데이터 기억 회로 MEM과, 상술한 실시형태에 나타낸 화상 데이터 보정 회로(154)와, 보정 데이터 취득 기능 회로(157)를 구비하고 있다.
데이터 기억 회로 MEM은 상술한 실시형태에 나타낸 보정 데이터 격납 회로 (152) 및 보정 데이터 기억 회로(153), 또한 데이터 드라이버(140)로부터 출력되는 검출 데이터를 보존하는 검출 데이터 기억 회로를 포함하는 총칭이다.
데이터 기억 회로 MEM에 설치되는 검출 데이터 기억 회로는 데이터 드라이버 (140)로부터 송출된 각 화소 PIX의 검출 데이터를, 각 화소 PIX에 대응해서 기억하고, 상기 가산 기능 회로(154d)에 있어서의 가산 처리시, 및 보정 데이터 취득 기능 회로(157)에 있어서의 보정 데이터 취득 처리시에, 검출 데이터를 판독해서 출력한다.
데이터 기억 회로 MEM에 설치되는 보정 데이터 격납 회로(152)는 보정 데이터 취득 기능 회로(157)에 있어서 취득된 보정 데이터를, 각 화소 PIX에 대응해서 기억한다.
보정 데이터 기억 회로(153)는 상기 승산 기능 회로(154c)에 있어서의 승산 처리시, 및 가산 기능 회로(154d)에 있어서의 가산 처리시에, 보정 데이터 격납 회로(152)에 격납된 보정 데이터를 미리 판독해서 일시 보존하고, 화상 데이터로의 연산 처리(보정 처리)에 대응시켜 수시 보정 데이터를 판독해서 화상 데이터 보정 회로(154)에 출력한다.
화상 데이터 보정 회로(154)는 구체적으로는, 도 49에 나타내는 바와 같이, 참조 테이블(LUT)(154a)을 구비한 전압 진폭 설정 기능 회로(154b)와, 승산 기능 회로(154c)와, 가산 기능 회로(154d)를 갖고 있다.
전압 진폭 설정 기능 회로(154b)는 외부(예를 들면, 상술한 표시 신호 생성 회로(160))로부터 공급되는 디지털 데이터의 화상 데이터에 대해, 참조 테이블 (154a)을 참조하는 것에 의해, 적(R), 녹(G), 청(B)의 각 색에 대응하는 전압 진폭을 변환한다. 전압 진폭 설정 기능 회로(154b)에 의해 변환된 화상 데이터의 전압 진폭의 최대값은 상술한 DAC42에 있어서의 입력 범위의 최대값으로부터, 각 화소의 특성 파라미터에 의거하는 보정량을 감산한 값 이하로 설정된다.
여기서, 전압 진폭 설정 기능 회로(154b)에 의해 참조되는 참조 테이블 (154a)은, 상술한 실시형태에 나타낸 각 화소 PIX(도 4 또는 도 50 참조)에 설치되는 구동 트랜지스터에 부가되는 기생 용량(용량 성분)에 기인하는 발광 전압의 변동을 보정하도록 변환 테이블(감마 테이블)이 미리 설정되어 있다. 전압 진폭 설정 기능 회로(154b)는 입력된 디지털 데이터를 그대로 출력하는 스루 기능 또는 우회 경로를 갖고 있다. 그리고, 후술하는 오토 제로법을 적용한 특성 파라미터 취득 동작시에는, 입력된 디지털 데이터로 대해 참조 테이블(154a)을 이용한 전압 진폭의 변환 처리를 실행하지 않고, 그대로 출력하도록 설정된다.
승산 기능 회로(154c)는 각 화소 PIX의 특성 변화에 관련한 검출 데이터에 의거해서 취득된 전류 증폭률 β의 보정 데이터 Δβ, 또는 각 화소 PIX에 대해 검출된 휘도 데이터 Lv에 의거하는 발광 전류 효율 η의 보정 성분 Δη를 포함하는 상기 전류 증폭률 β의 보정 데이터 Δβη를, 화상 데이터에 곱셈한다.
가산 기능 회로(154d)는 상기 승산 기능 회로(154c)에 있어서, 보정 데이터 Δβ, 또는 Δβη가 곱셈된 화상 데이터에, 각 화소 PIX의 특성 변화에 관련한 검출 데이터 및 임계값 전압 Vth의 보상 전압 성분(오프셋 전압)을 가산해서 보정한다. 그리고, 이 보정한 화상 데이터를 보정 화상 데이터로서, 상술한 실시형태에 나타낸 드라이버 전송 회로(155)를 통해 데이터 드라이버(140)에 공급한다.
보정 데이터 취득 기능 회로(157)는 각 화소 PIX의 특성 변화에 관련한 검출 데이터, 및 각 화소 PIX에 대해 검출된 휘도 데이터에 의거해서, 전류 증폭률 β, 발광 전류 효율 η 및 임계값 전압 Vth의 보정 데이터를 취득한다.
각 화소 PIX의 휘도 데이터는, 예를 들면 표시 패널(110)을 소정의 휘도 계조의 화상 데이터에 의거해서 발광 동작시켰을 때의 각 화소 PIX의 발광 휘도가 휘도계나 CCD 카메라(휘도 측정 회로)(170)를 이용해서 측정된다. 또한, 휘도 데이터의 구체적인 측정 방법에 대해서는 후술한다.
도 49에 나타낸 컨트롤러(150)에 있어서, 보정 데이터 취득 기능 회로(157)는 컨트롤러(150)의 외부에 설치된 연산 장치라도 좋다.
도 49에 나타낸 컨트롤러(150)에 있어서, 데이터 기억 회로 MEM은 각 화소 PIX에 관련지어, 검출 데이터 및 보정 데이터가 기억되어 있는 것이면, 보정 데이터 격납 회로(152)와 보정 데이터 기억 회로(153)와 검출 데이터 기억 회로를 별개로 설치해도 좋다.
이 메모리는 적어도 일부가 컨트롤러(150)의 외부에 설치되어 있는 것이라도 좋다.
컨트롤러(150)에 공급되는 화상 데이터는 상술한 실시형태에 나타낸 바와 같이, 예를 들면 표시 신호 생성 회로(160)에 있어서, 영상 신호로부터 휘도 계조 신호 성분을 추출하고, 표시 패널(110)의 1행분마다, 해당 휘도 계조 신호 성분을 디지털 신호의 시리얼 데이터로 해서 형성된 것이고, 또한 화상 데이터 홀딩 회로 (151)에 있어서, 표시 패널(110)의 분할 설정 및 화상 정보의 표시 형태에 따라 소정의 순서로 판독된 것이다.
(화소)
도 50은 본 구체예에 관한 표시 장치에 적용되는 화소의 일례를 나타내는 회로 구성도이다. 여기서는, 상술한 실시형태에 나타낸 화소 PIX(도 4 참조)와 동일한 회로 구성을 나타내고, 선택 라인 Ls, 전원 라인 La 및 공통 전극 Ec에 인가되는 신호 전압에 대해 설명한다.
본 구체예에 관한 표시 패널(110)에 적용되는 화소는 도 50에 나타내는 바와 같이, 상술한 실시형태에 나타낸 화소 PIX와 마찬가지로, 선택 라인 Ls 및 전원 라인 La와 데이터 라인 Ld의 각 교점 근방에 배치되고, 예를 들면 발광 소자인 유기 EL 소자 OEL과, 트랜지스터 Tr11∼Tr13과 커패시터 Cs를 갖는 발광 구동 회로 DC를 구비하고 있다.
트랜지스터 Tr11 및 Tr12의 게이트 단자가 접속되는 선택 라인 Ls에는 선택 드라이버(120)로부터 선택 레벨(예를 들면 하이 레벨; Vgh) 또는 비선택 레벨(예를 들면 로 레벨; Vgl)의 선택 신호 Ssel이 인가된다.
트랜지스터 Tr11의 드레인 단자 및 트랜지스터 Tr13의 드레인 단자가 접속되는 전원 라인 La에는 전원 드라이버(130)로부터 발광 레벨 ELVDD 또는 비발광 레벨 DVSS의 전원 전압 Vsa가 인가된다.
공통 전극 Ec는 상술한 실시형태와 동등하게 한 전압원에 접속되고, 소정의 기준 전압 ELVSS(예를 들면, 접지 전위 GND; 상술한 기준 전압 Vsc에 대응함)이 인가되어 있다.
도 50에 나타내는 화소 PIX에 있어서는 커패시터 Cs 이외에, 유기 EL 소자 OEL에 화소 용량 Cel이 존재하고, 데이터 라인 Ld에 배선 기생 용량 Cp가 존재하고 있다.
상술한 회로 구성(도 50 참조)을 갖는 화소 PIX에 있어서, 상술한 전원 드라이버(130)로부터 전원 라인 La에 인가되는 전원 전압 Vsa(ELVDD, DVSS)와, 공통 전극 Ec에 인가되는 전압 ELVSS와, 아날로그 전원(147)으로부터 데이터 드라이버 (140)에 공급되는 전원 전압 VEE의 관계는 예를 들면, 다음과 같은 조건을 만족하도록 설정되어 있다.
Figure 112011076375891-pat00001
(구동 제어 방법의 구체예)
다음에, 본 구체예에 관한 표시 장치에 있어서의 구체적인 구동 제어 방법에 대해 설명한다.
본 구체예에 관한 표시 장치의 구동 제어 동작은 특성 파라미터 취득 동작과, 화상 데이터 보정 동작을 포함하는 표시 동작을 갖는다.
특성 파라미터 취득 동작에 있어서는, 표시 패널(110)에 배열된 각 화소 PIX에 있어서의 발광 특성의 변동을 보상하기 위한 파라미터를 취득한다. 특성 파라미터 취득 동작은 더욱 구체적으로는, 각 화소 PIX의 발광 구동 회로 DC에 설치된 트랜지스터(구동 트랜지스터) Tr13의 임계값 전압 Vth의 변동을 보정하기 위한 파라미터와, 각 화소 PIX에 있어서의 전류 증폭률 β의 편차를 보정하기 위한 파라미터와, 각 화소 PIX에 있어서의 유기 EL 소자 OEL의 발광 전류 효율 η의 편차를 보정하기 위한 파라미터를 취득하는 동작을 실행한다.
화상 데이터 보정 동작을 포함하는 표시 동작에 있어서는, 상술한 특성 파라미터 취득 동작에 의해 화소 PIX마다 취득한 특성 파라미터(보정 데이터)에 의거해서, 디지털 데이터의 화상 데이터를 보정한 보정 화상 데이터를 생성하고, 해당 보정 화상 데이터에 대응하는 계조 전압 Vdata를 생성해서 각 화소 PIX에 기입한다.
이것에 의해, 각 화소 PIX에 있어서의 발광 특성(트랜지스터 Tr13의 임계값 전압 Vth, 전류 증폭률 β, 유기 EL 소자 OEL의 발광 전류 효율 η)의 변동이나 편차를 보상한, 화상 데이터에 따른 본래의 휘도 계조로 각 화소 PIX(유기 EL 소자 OEL)가 발광한다.
이하, 각 동작에 대해 구체적으로 설명한다.
(특성 파라미터 취득 동작)
여기서는, 최초에 본 구체예에 관한 특성 파라미터 취득 동작에 있어서 적용되는 특유의 수법에 대해 설명한 후, 해당 수법을 이용해서 각 화소 PIX의 임계값 전압 Vth 및 전류 증폭률 β를 보상하기 위한 특성 파라미터를 취득하는 동작을 설명하고, 계속해서, 발광 전류 효율 η를 보상하기 위한 특성 파라미터를 취득하는 동작에 대해 설명한다.
우선, 도 50에 나타낸 발광 구동 회로 DC를 갖는 화소 PIX에 있어서, 데이터 드라이버(140)로부터 데이터 라인 Ld를 통해 화상 데이터를 기입하는(화상 데이터에 대응한 계조 전압 Vdata를 인가함) 경우의 발광 구동 회로 DC의 전압-전류(V-I) 특성에 대해 설명한다.
도 51은 본 구체예에 관한 발광 구동 회로를 적용한 화소에 있어서의 화상 데이터의 기입시의 동작 상태도이다.
도 52는 본 구체예에 관한 발광 구동 회로를 적용한 화소에 있어서의 기입 동작시의 전압-전류 특성을 나타내는 도면이다.
본 구체예에 관한 화소 PIX로의 화상 데이터의 기입 동작에 있어서는, 도 51에 나타내는 바와 같이, 선택 드라이버(120)로부터 선택 라인 Ls를 통해 선택 레벨 (예를 들면 하이 레벨; Vgh)의 선택 신호 Ssel을 인가하는 것에 의해, 화소 PIX가 선택 상태로 설정된다.
이때, 발광 구동 회로 DC의 트랜지스터 Tr11, Tr12가 온 동작하는 것에 의해, 트랜지스터 Tr13은 게이트/드레인 단자 사이가 단락되어 다이오드 접속 상태로 설정된다.
이 선택 상태에 있어서는, 전원 드라이버(130)로부터 전원 라인 La를 통해 비발광 레벨의 전원 전압 Vsa(=DVSS)를 인가한다.
그리고, 데이터 드라이버(140)로부터 데이터 라인 Ld에 대해 화상 데이터에 따른 전압값의 계조 전압 Vdata를 인가한다. 계조 전압 Vdata는 전원 드라이버 (130)로부터 인가되는 전원 전압 DVSS보다 낮은 전압값으로 설정되어 있다.
따라서, 전원 전압 DVSS가 0V(접지 전위 GND)로 설정되어 있는 경우에는, 계조 전압 Vdata는 마이너스의 전압값으로 설정된다.
이것에 의해, 도 51에 나타내는 바와 같이, 전원 드라이버(130)로부터 전원 라인 La, 화소 PIX(발광 구동 회로 DC)의 트랜지스터 Tr13, Tr12를 통해, 데이터 라인 Ld 방향으로 상기 계조 전압 Vdata에 따른 드레인 전류 Id가 흐른다.
여기서, 유기 EL 소자 OEL의 캐소드(캐소드 전극)에 인가되는 전압 ELVSS와 상기 전원 전압 DVSS는 상술한 (1)의 조건에 나타낸 바와 같이, 동일의 전압값으로 설정되고, 함께 0V(접지 전위 GND)이므로, 유기 EL 소자 OEL에는 역 바이어스가 인가되게 되고, 발광 동작은 실행되지 않는다.
이 경우의 발광 구동 회로 DC에 있어서의 회로 특성에 대해 검증한다. 발광 구동 회로 DC에 있어서, 구동 트랜지스터인 트랜지스터 Tr13의 임계값 전압 Vth의 변동이 생기고 있지 않고, 또한 발광 구동 회로 DC에 있어서의 전류 증폭률 β에 편차가 없는 초기 상태의 트랜지스터 Tr13의 임계값 전압을 Vth0이라고 하고, 전류 증폭률을 β라고 했을 때, 도 51에 나타낸 드레인 전류 Id의 전류값은 다음 식 (2)로 나타낼 수 있다.
Id=β(V0-Vdata-Vth0)2 … (2)
여기서, 발광 구동 회로 DC에 있어서의 설계값 또는 표준값(Typical)의 전류 증폭률 β, 및 트랜지스터 Tr13의 초기 임계값 전압 Vth0은 모두 상수이다.
V0은 전원 드라이버(130)로부터 인가되는 비발광 레벨의 전원 전압 Vsa(=DVSS)로서, 전압(V0-Vdata)은 구동 트랜지스터 Tr13 및 Tr12의 전류로가 직렬 접속된 회로 구성에 인가되는 전위차에 상당한다.
이 때의 발광 구동 회로 DC에 인가되는 전압(V0-Vdata)의 값과, 발광 구동 회로 DC에 흐르는 드레인 전류 Id의 전류값의 관계(V-I 특성)는 도 52중에, 특성선 SP1로서 나타난다.
그리고, 경시 변화에 의해 트랜지스터 Tr13의 소자 특성에 변동(임계값 전압 시프트; 변동량을 ΔVth라고 함)이 생긴 후의 임계값 전압을 Vth(=Vth0+ΔVth)로 했을 때, 발광 구동 회로 DC의 회로 특성은 다음 식 (3)과 같이 변화된다.
여기서, Vth는 상수이다. 이 때의 발광 구동 회로 DC의 전압-전류(V-I) 특성은 도 52중에, 특성선 SP2로서 나타난다.
Id=β(V0-Vdata-Vth)2 … (3)
상기 식 (2)에 나타낸 초기 상태에 있어서, 전류 증폭률 β에 편차가 생긴 경우의 전류 증폭률을 β′로 했을 때, 발광 구동 회로 DC의 회로 특성은 다음 식 (4)로 나타낼 수 있다.
Id=β′(V0-Vdata-Vth0)2 … (4)
여기서, β′는 상수이다. 이 때의 발광 구동 회로 DC의 전압-전류(V-I) 특성은 도 52중에, 특성선 SP3로서 나타난다.
도 52중에 나타낸 특성선 SP3은, 상기 식 (4)에 있어서의 전류 증폭률 β′가 상기 식 (2)에 나타낸 전류 증폭률 β보다 작을 경우의 발광 구동 회로 DC의 전압-전류(V-I) 특성을 나타내고 있다.
상기 식 (2), (4)에 있어서, 설계값 또는 표준값(Typical)의 전류 증폭률을 βtyp로 했을 경우, 전류 증폭률 β′가 그 값이 되도록 보정하기 위한 파라미터(보정 데이터)를 Δβ라고 한다.
이때, 전류 증폭률 β′와 보정 데이터 Δβ의 곱셈값이 설계값의 전류 증폭률 βtyp로 되도록(즉, β′×Δβ→βtyp가 되도록), 각각의 발광 구동 회로 DC에 대해 보정 데이터 Δβ가 부여된다.
그리고, 본 구체예에 있어서는, 상술한 발광 구동 회로 DC의 전압-전류 특성 (식 (2)∼(4) 및 도 52)에 의거해서, 이하와 같은 특유의 수법으로 트랜지스터 Tr13의 임계값 전압 Vth, 및 전류 증폭률 β′를 보정하기 위한 특성 파라미터를 취득한다.
본 명세서에 있어서는 이하에 나타내는 수법을 편의적으로 「오토 제로법」이라고 호칭한다.
본 구체예에 있어서의 특성 파라미터 취득 동작에 적용되는 수법(오토 제로법)은 도 50에 나타낸 발광 구동 회로 DC를 갖는 화소 PIX에 있어서, 우선, 선택 상태에서 상술한 데이터 드라이버(140)의 데이터 드라이버 기능을 이용해서, 데이터 라인 Ld에 소정의 검출용 전압 Vdac를 인가한다.
그 후, 데이터 라인 Ld를 하이 임피던스(HZ) 상태로 하고, 데이터 라인 Ld의 전위를 자연 완화시킨다.
그리고, 이 자연 완화를 일정 시간(완화 시간 t) 실행한 후의 데이터 라인 Ld의 전압 Vd(데이터 라인 검출 전압 Vmeas(t))를, 데이터 드라이버(140)의 전압 검출 기능을 이용해서 획득하고, 디지털 데이터의 검출 데이터 nmeas(t)로 변환한다.
여기서, 본 구체예에 있어서는, 이 완화 시간 t를 다른 시간(타이밍; t0, t1, t2, t3)으로 설정하고, 데이터 라인 검출 전압 Vmeas(t)의 획득 및 검출 데이터 nmeas(t)로의 변환을 복수회 실행한다.
도 53은 본 구체예에 관한 특성 파라미터 취득 동작에 적용되는 수법(오토 제로법)에 있어서의 데이터 라인 전압의 변화를 나타내는 도면(과도 곡선)이다.
오토 제로법을 이용한 특성 파라미터 취득 동작은 구체적으로는, 우선, 화소 PIX를 선택 상태로 설정한 상태에서, 발광 구동 회로 DC의 트랜지스터 Tr13의 게이트/소스 단자 사이(접점 N11과 N12 사이)에, 해당 트랜지스터 Tr13의 임계값 전압을 초과하는 전압이 인가되도록, 데이터 드라이버(140)로부터 데이터 라인 Ld에 대해 검출용 전압 Vdac를 인가한다.
이때, 화소 PIX로의 기입 동작에 있어서는, 전원 드라이버(130)로부터 전원 라인 La에 대해, 비발광 레벨의 전원 전압 DVSS(=V0; 접지 전위 GND)가 인가되므로, 트랜지스터 Tr13의 게이트/소스 단자 사이에는 (V0-Vdac)의 전위차가 인가된다.
따라서, 검출용 전압 Vdac는 V0-Vdac>Vth의 조건을 만족하는 전압으로 설정된다. 덧붙여서, 검출용 전압 Vdac는 전원 전압 DVSS보다 낮은 전압값이며, 또한 유기 EL 소자 OEL의 캐소드에 접속되는 공통 전극 Ec에 인가되는 전원 전압 ELVSS(접지 전위 GND)에 대해 음극성을 갖는 전압값으로 설정된다.
이것에 의해, 전원 드라이버(130)로부터 전원 라인 La, 트랜지스터 Tr13, Tr12를 통해, 데이터 라인 Ld 방향으로 검출용 전압 Vdac에 따른 드레인 전류 Id가 흐른다. 이때, 트랜지스터 Tr13의 게이트/소스 사이(접점 N11과 N12 사이)에 접속된 커패시터 Cs에 상기 검출용 전압 Vdac에 대응한 전압이 충전된다.
계속해서, 데이터 라인 Ld의 데이터 입력측(데이터 드라이버(140)측)을 하이 임피던스(HZ) 상태로 설정한다.
데이터 라인 Ld를 하이 임피던스 상태로 설정한 직후에 있어서는, 커패시터 Cs에 충전된 전압은 검출용 전압 Vdac에 따른 전압으로 홀딩된다. 그 때문에, 트랜지스터 Tr13의 게이트/소스 사이 전압 Vgs는 커패시터 Cs에 충전된 전압으로 홀딩된다.
이것에 의해, 데이터 라인 Ld가 하이 임피던스 상태로 설정된 직후에 있어서는, 트랜지스터 Tr13은 온 상태를 유지하고, 트랜지스터 Tr13의 드레인/소스 사이에 드레인 전류 Id가 흐른다.
트랜지스터 Tr13의 소스 단자(접점 N12)의 전위는 시간의 경과에 따라 드레인 단자측의 전위에 근접하도록 서서히 상승하고, 트랜지스터 Tr13의 드레인/소스 사이에 흐르는 드레인 전류 Id의 전류값이 감소되어 간다.
이것에 수반해서, 커패시터 Cs에 축적된 전하의 일부가 방전되어 가는 것에 의해, 커패시터 Cs의 양단간 전압(트랜지스터 Tr13의 게이트/소스 사이 전압 Vgs)이 서서히 저하된다.
이것에 의해, 데이터 라인 Ld의 전압 Vd는 도 53에 나타내는 바와 같이, 시간의 경과와 함께 검출용 전압 Vdac로부터 서서히 상승하고, 트랜지스터 Tr13의 드레인 단자측의 전압(전원 라인 La의 전원 전압 DVSS(=V0))으로부터 트랜지스터 Tr13의 임계값 전압 Vth분을 뺀 전압(V0-Vth)에 집속하도록 서서히 상승한다(자연 완화).
그리고, 이와 같은 자연 완화에 있어서, 최종적으로 트랜지스터 Tr13의 드레인/소스 사이에 드레인 전류 Id가 흐르지 않게 되면, 커패시터 Cs에 축적된 전하의 방전이 정지한다. 이 때의 트랜지스터 Tr13의 게이트 전압(게이트/소스 사이 전압 Vgs)이 트랜지스터 Tr13의 임계값 전압 Vth가 된다.
여기서, 발광 구동 회로 DC의 트랜지스터 Tr13의 드레인/소스 사이에 드레인 전류 Id가 흐르지 않는 상태에서는, 트랜지스터 Tr12의 드레인/소스 사이 전압은 대략 0V가 되므로, 상기 자연 완화의 종료시에는 데이터 라인 전압 Vd는 트랜지스터 Tr13의 임계값 전압 Vth에 대략 동등하게 된다.
도 53에 나타낸 과도 곡선에 있어서, 데이터 라인 전압 Vd는 시간(완화 시간 t)의 경과와 함께, 트랜지스터 Tr13의 임계값 전압 Vth(=|V0-Vth|; V0=0V)에 집속해 간다. 여기서, 데이터 라인 전압 Vd는 상기 임계값 전압 Vth에 한없이 점점 가까워져 간다. 그렇지만, 이론적으로는 완화 시간 t를 충분히 길게 설정했다고 해도, 임계값 전압 Vth에 완전히 동등하게는 되지 않는다.
이와 같은 과도 곡선(자연 완화에 의한 데이터 라인 전압 Vd의 거동)은 다음의 (11)식으로 나타낼 수 있다.
Figure 112011076375891-pat00002
상기 (11)식에 있어서, C는 도 50에 나타낸 화소 PIX의 회로 구성에 있어서의 데이터 라인 Ld에 부가되는 용량 성분의 총합이고, C=Cel+Cs+Cp(Cel; 화소 용량, Cs; 커패시터 용량, Cp; 배선 기생 용량)로 나타난다.
검출용 전압 Vdac는 다음의 (12)식의 조건을 만족하는 전압값으로 정의한다.
Figure 112011076375891-pat00003
상기 (12)식에 있어서, Vth_max는 트랜지스터 Tr13의 임계값 전압 Vth의 보상 한계값을 나타낸다.
nd는 데이터 드라이버(140)의 DAC/ADC 회로(144)에 있어서, DAC42에 입력되는 초기의 디지털 데이터(검출용 전압 Vdac를 규정하기 위한 디지털 데이터)라고 정의하고, 해당 디지털 데이터 nd가 10비트일 경우, d는 1∼1023 중 상기 (12)식의 조건을 만족하는 임의의 값을 선택한다.
ΔV는 디지털 데이터의 비트폭(1비트에 대응하는 전압폭)이라고 정의하고, 상기 디지털 데이터 nd가 10비트일 경우, 다음의 (13)식과 같이 나타난다.
Figure 112011076375891-pat00004
그리고, 상기 (11)식에 있어서, 데이터 라인 전압 Vd(데이터 라인 검출 전압 Vmeas(t)), 해당 데이터 라인 전압 Vd의 집속값 V0-Vth, 및 전류 증폭률 β와 용량 성분의 총합 C에 의한 파라미터 β/C를, 각각 다음의 (14), (15)식과 같이 정의한다.
완화 시간 t에 있어서의 데이터 라인 전압 Vd(데이터 라인 검출 전압 Vmeas(t))에 대한 ADC43의 디지털 출력(검출 데이터)을 nmeas(t)라고 정의하고, 임계값 전압 Vth의 디지털 데이터를 nth라고 정의한다.
Figure 112011076375891-pat00005
Figure 112011076375891-pat00006
그리고, (14), (15)식에 나타낸 정의에 의거해서, 상기 (11)식을, 데이터 드라이버(140)의 DAC/ADC 회로(144)에 있어서, DAC42에 입력되는 실제의 디지털 데이터(화상 데이터) nd와, ADC43에 의해 아날로그-디지털 변환되어 실제로 출력되는 디지털 데이터(검출 데이터) nmeas(t)의 관계로 치환하면, 다음의 (16)식과 같이 나타낼 수 있다.
Figure 112011076375891-pat00007
상기 (15), (16)식에 있어서, ξ는 아날로그값에 있어서의 파라미터 β/C의 디지털 표현이고, ξㆍt는 무차원이 된다.
여기서, 트랜지스터 Tr13의 임계값 전압 Vth에 변동(Vth 시프트)이 생기고 있지 않은 초기의 임계값 전압 Vth0을 1V 정도로 한다.
이때, ξㆍtㆍ(nd-nth)≫1의 조건을 만족하도록, 다른 2개의 완화 시간 t=t1, t2를 설정하는 것에 의해, 트랜지스터 Tr13의 임계값 전압 변동에 따른 보상 전압 성분(오프셋(offset) 전압) Voffset(t0)은 다음의 (17)식과 같이 나타낼 수 있다.
Figure 112011076375891-pat00008
상기 (17)식에 있어서, n1, n2는, 각각 (16)식에 있어서 완화 시간 t를 t1, t2로 설정한 경우에, ADC43으로부터 출력되는 디지털 데이터(검출 데이터) nmeas(t1), nmeas(t2)이다.
그리고, 상기 (16), (17)식에 의거해서, 트랜지스터의 임계값 전압 Vth의 디지털 데이터 nth는 완화 시간 t=t0에 있어서 ADC43으로부터 출력되는 디지털 데이터 nmeas(t0)을 이용해서, 다음의 (18)식과 같이 나타낼 수 있다.
오프셋 전압 Voffset의 디지털 데이터 digital Voffset은 다음의 (19)식과 같이 나타낼 수 있다.
(18), (19)식에 있어서, <ξ>는 파라미터 β/C의 디지털값인 ξ의 전체 화소 평균값이다. 여기서, <ξ>는 소수점 이하를 고려하지 않는 것으로 한다.
Figure 112011076375891-pat00009
Figure 112011076375891-pat00010
따라서, 상기 (18)식에 의하면, 임계값 전압 Vth를 보정하기 위한 디지털 데이터(보정 데이터)인 nth를 전체 화소분 구할 수 있다.
또, 전류 증폭률 β의 편차는 도 53에 나타낸 과도 곡선에 있어서, 완화 시간 t를 t3으로 설정한 경우에 ADC43으로부터 출력되는 디지털 데이터(검출 데이터) nmeas(t3)에 의거해서, 상기 (16)식을 ξ에 대해 푸는 것에 의해, 다음의 (20)식과 같이 나타낼 수 있다.
t3은 상기 (17), (18)식에 있어서 이용되는 t0, t1, t2에 비해 충분히 짧은 시간으로 설정된다.
Figure 112011076375891-pat00011
상기 (20)식에 있어서, ξ에 대해 주목해서, 각 데이터 라인 Ld의 용량 성분의 총합 C가 동등하게 되도록 표시 패널(발광 패널)을 설계하고, 또한 상기 (13)식에 나타낸 바와 같이, 디지털 데이터의 비트폭 ΔV를 미리 결정해 두는 것에 의해, ξ를 정의하는 (15)식의 ΔV 및 C는 상수로 된다.
그리고, ξ 및 β의 원하는 설정값을 각각 ξtyp 및 βtyp로 하면, 표시 패널(110)내의 각 발광 구동 회로 DC의 ξ의 편차를 보정하기 위한 곱셈 보정값 Δξ, 즉, 전류 증폭률 β의 편차를 보정하기 위한 디지털 데이터(보정 데이터) Δβ는 편차의 2승항(乘項)을 무시하면, 다음의 (21)식과 같이 정의할 수 있다.
Figure 112011076375891-pat00012
따라서, 발광 구동 회로 DC의 임계값 전압 Vth의 변동을 보정하기 위한 보정 데이터 nth(제 1 특성 파라미터), 및 전류 증폭률 β의 편차를 보정하기 위한 보정 데이터 Δβ(제 2 특성 파라미터)는 상기 (18), (21)식에 의거해서, 상술한 일련의 오토 제로법에 있어서의 완화 시간 t를 바꾸어 데이터 라인 전압 Vd(데이터 라인 검출 전압 Vmeas(t))를 복수회 검출하는 것에 의해서 구할 수 있다.
상술한 바와 같은 보정 데이터 nth, Δβ의 취득 처리는 도 49에 나타낸 바와 같은 컨트롤러(150)의 보정 데이터 취득 기능 회로(157)에 있어서 실행된다.
다음에, 도 49에 나타낸 바와 같은 컨트롤러(150)에 있어서, 외부로부터 공급되는 특정의 화상 데이터(여기서는, 편의적으로 「휘도 측정용의 디지털 데이터」라고 기재함) nd에 대해, 상기 (18), (21)식에 의해 산출된 보정 데이터 nth, Δβ에 의거해서, 이하에 나타내는 일련의 연산 처리를 실시해서 휘도 측정용의 화상 데이터 nd _ brt를 생성하고, 데이터 드라이버(140)에 입력해서 표시 패널(110)(화소 PIX)을 전압 구동한다.
휘도 측정용의 화상 데이터 nd _ brt의 생성 방법은 구체적으로는, 휘도 측정용의 디지털 데이터 nd에 대해, 전류 증폭률 β의 편차 보정(Δβ 곱셈 보정), 및 임계값 전압 Vth의 변동 보정(nth 가산 보정)을 실행한다.
우선, 컨트롤러(150)의 승산 기능 회로(154c)에 있어서, 디지털 데이터 nd에 대해, 전류 증폭률 β의 편차를 보정하기 위한 보정 데이터 Δβ를 곱셈한다(nd×Δβ).
계속해서, 가산 기능 회로(154d)에 있어서, 곱셈 처리된 디지털 데이터(nd×Δβ)에 대해, 임계값 전압 Vth의 변동을 보정하기 위한 보정 데이터 nth를 가산한다((nd×Δβ)+nth).
그리고, 이들 보정 처리가 실시된 디지털 데이터((nd×Δβ)+nth)를, 휘도 측정용의 화상 데이터 nd _ brt로 해서, 데이터 드라이버(140)의 데이터 레지스터 회로(142)에 공급한다.
데이터 드라이버(140)는 데이터 레지스터 회로(142)에 획득된 휘도 측정용의 화상 데이터 nd _ brt를, DAC/ADC 회로(144)의 DAC42에 의해, 아날로그 신호 전압으로 변환한다.
여기서, 도 48에 나타낸 바와 같이, DAC42와 ADC43의 입출력 특성(변환 특성)은 동일하게 되도록 설정되어 있으므로, DAC42에 의해 생성되는 휘도 측정용의 계조 전압 Vbrt는 상기 (14)식에 나타낸 정의에 의거해서, 다음의 (22)식과 같이 정의된다. 이 계조 전압 Vbrt는 데이터 라인 Ld를 통해 화소 PIX에 공급된다.
Vbrt=V1-ΔV(nd _ brt-1)) … (22)
이와 같이, 특정의 화상 데이터에 대한 일련의 보정 처리를 실행해서 휘도 측정용의 계조 전압 Vbrt를 생성하고, 표시 패널(110)에 기입하는 것에 의해, 각 화소 PIX의 발광 구동 회로 DC로부터 유기 EL 소자 OEL에 흐르는 발광 구동 전류 Iem의 전류값을, 전류 증폭률 β의 편차나 구동 트랜지스터의 임계값 전압 Vth의 변동의 영향을 받는 일 없이, 일정하게 설정할 수 있다.
그리고, 이와 같은 상태에서, 표시 패널(110)을 발광 동작시켜 각 화소 PIX의 발광 휘도 Lv(㏅/㎡)를 측정한다.
여기서, 각 화소 PIX에 있어서의 휘도 측정 방법에 대해서는, 예를 들면 다음과 같은 수법을 적용할 수 있다.
각 화소 PIX에 있어서의 휘도 측정 방법의 일례는, 우선, 표시 패널(110)에 배열된 각 화소 PIX를, 상기의 휘도 측정용의 계조 전압 Vbrt에 따른 휘도 계조로 일제히 발광 동작시킨다.
계속해서, 도 49에 나타낸 바와 같이, 표시 패널(110)의 시야측에 배치된 휘도계나 CCD 카메라(160)에 의해, 표시 패널(110)을 촬상한다.
여기서, 휘도계나 CCD 카메라(160)는 표시 패널(110)에 배열된 각 화소 PIX의 크기보다 해상도가 높은 것을 사용한다.
그리고, 취득한 화상 신호로부터 각 화소 PIX에 대응하는 영역마다, 휘도계나 CCD 카메라(160)로부터 출력되는 휘도 데이터를 관련짓는다.
각 화소 PIX에 있어서의 복수의 휘도 데이터 중, 고휘도측으로부터 소정 수의 휘도 데이터를 추출하고, 그 휘도값의 평균값을 산출하는 것에 의해, 각 화소 PIX에 있어서의 발광 휘도(휘도값) Lv를 결정한다.
여기서, 유기 EL 소자 OEL의 발광 전류 효율을 η로 한 경우, η=(휘도)÷(전류 밀도)라고 나타낼 수 있으므로, 각 화소 PIX에 흐르는 발광 구동 전류의 전류값이 일정하면, 표시 패널(110)내의 발광 휘도 Lv의 편차는 발광 전류 효율 η의 편차라고 간주할 수 있다.
그리고, 발광 휘도 Lv 및 발광 전류 효율 η의 원하는 설정값을, 각각 Lvtyp 및 ηtyp라고 하면, 표시 패널(110)내의 각 화소 PIX의 발광 휘도 Lv의 편차를 보정하기 위한 곱셈 보정값 ΔLv, 즉, 발광 전류 효율 η의 편차를 보정하기 위한 디지털 데이터(보정 데이터; 제 3 특성 파라미터) Δη는 편차의 2승항을 무시하면, 다음의 (23)식과 같이 정의할 수 있다.
따라서, 상술한 바와 같이 각 화소 PIX에 대해 측정된 발광 휘도 Lv에 의거해서, 발광 전류 효율 η의 보정 데이터 Δη를 구할 수 있다.
여기서, (23)식에 나타내는 발광 휘도 Lv의 편차를 보정하기 위한 보정 데이터 Δη의 연산 처리는 상기 (21)식에 나타낸 전류 증폭률 β의 편차를 보정하기 위한 보정 데이터 Δβ의 연산 처리와 동일한 시퀀스(sequence)에 의해 실행된다.
Figure 112011076375891-pat00013
그리고, 상기 (21), (23)식으로부터 얻어지는 보정 데이터 Δβ와 Δη를 곱셈하는 것에 의해, 다음의 (24)식과 같이, 전류 증폭률 β와 발광 전류 효율 η의 양쪽의 편차를 보정하기 위한 보정 데이터 Δβη를 정의한다.
Figure 112011076375891-pat00014
상기 (18), (24)식에 의해 산출된 보정 데이터 nth 및 Δβη는 데이터 기억 회로 MEM의 보정 데이터 격납 회로(152)내의, 각 화소 PIX에 대응하는 어드레스에 격납(기억)된다.
그리고, 후술하는 화상 데이터 보정 동작을 포함하는 표시 동작에 있어서, 상술한 실시형태에도 나타낸 바와 같이, 보정 데이터 격납 회로(152)로부터 미리 상기 보정 데이터가 판독되어 보정 데이터 기억 회로(153)에 일시 보존된 후, 보정 처리의 대상으로 되는 화상 데이터에 대응시키고, 해당 보정 데이터가 1행분씩 판독된다.
판독된 보정 데이터는 화상 데이터 보정 회로(154)에 있어서, 표시 장치 (100)의 외부로부터 입력되는 화상 데이터 nd에 대해, 전류 증폭률 β의 편차 보정(Δβ 곱셈 보정)과, 발광 전류 효율 η의 편차 보정(Δη 곱셈 보정)과, 임계값 전압 Vth의 변동 보정(nth 가산 보정)을 실시해서 보정 화상 데이터 nd _ comp를 생성할 때에 이용된다.
이것에 의해, 데이터 드라이버(140)로부터 보정 화상 데이터 nd _ comp에 따른 아날로그 전압값의 계조 전압 Vdata가 데이터 라인 Ld를 통해 각 화소 PIX에 공급되므로, 각 화소 PIX의 유기 EL 소자 OEL을, 전류 증폭률 β나 발광 전류 효율 η의 편차나 구동 트랜지스터의 임계값 전압 Vth의 변동의 영향을 받는 일 없이, 원하는 휘도 계조로 발광 동작할 수 있고, 양호하고 또한 균일한 발광 상태를 실현할 수 있다.
다음에, 상술한 오토 제로법을 적용한 특성 파라미터 취득 동작에 대해, 본 구체예에 관한 장치 구성과 관련지어 설명한다. 또한, 이하의 설명에 있어서, 상술한 특성 파라미터 취득 동작과 동등한 동작에 대해서는 그 설명을 간략화한다.
우선, 각 화소 PIX의 구동 트랜지스터에 있어서의 임계값 전압 Vth의 변동을 보정하기 위한 보정 데이터 nth와, 각 화소 PIX에 있어서의 전류 증폭률 β의 편차를 보정하기 위한 보정 데이터 Δβ를 취득한다.
도 54는 본 구체예에 관한 표시 장치에 있어서의 특성 파라미터 취득 동작을 나타내는 타이밍 차트(그 1)이다.
도 55는 본 구체예에 관한 표시 장치에 있어서의 검출용 전압 인가 동작을 나타내는 동작 개념도이다.
도 56은 본 구체예에 관한 표시 장치에 있어서의 자연 완화 동작을 나타내는 동작 개념도이다.
도 57은 본 구체예에 관한 표시 장치에 있어서의 데이터 라인 전압 검출 동작을 나타내는 동작 개념도이다.
도 58은 본 구체예에 관한 표시 장치에 있어서의 검출 데이터 송출 동작을 나타내는 동작 개념도이다.
여기서, 도 55∼도 58에 있어서는 데이터 드라이버(140)의 구성으로서, 도시의 형편상, 시프트 레지스터 회로(141)를 생략해서 나타낸다.
도 59는 본 구체예에 관한 표시 장치에 있어서의 보정 데이터 산출 동작을 나타내는 기능 블록도이다.
본 구체예에 관한 특성 파라미터(보정 데이터 nth, Δβ) 취득 동작에 있어서는, 도 54에 나타내는 바와 같이, 소정의 특성 파라미터 취득 기간 Tcpr내에, 각 행의 화소 PIX마다, 검출용 전압 인가 기간 T101과, 자연 완화 기간 T102와, 데이터 라인 전압 검출 기간 T103과, 검출 데이터 송출 기간 T104를 포함한다.
여기서, 자연 완화 기간 T102는 상술한 완화 시간 t에 대응해서, 도 54에 있어서는 도시의 형편상, 완화 시간 t를 특정의 1개의 시간으로 설정한 경우에 대해 나타냈다.
상술한 바와 같이, 본 구체예에 있어서는, 완화 시간 t를 다르게 해서, 데이터 라인 전압 Vd(데이터 라인 검출 전압 Vmeas(t))를 복수회 검출하는 것이다. 따라서, 실제로는, 자연 완화 기간 T102내의 다른 완화 시간 t(= t0, t1, t2, t3)마다, 데이터 라인 전압 검출 동작(데이터 라인 전압 검출 기간 T103) 및 검출 데이터 송출 동작(검출 데이터 송출 기간 T104)이 반복 실행된다.
우선, 검출용 전압 인가 기간 T101에 있어서는, 도 54, 도 55에 나타내는 바와 같이, 특성 파라미터 취득 동작의 대상으로 되어 있는 화소 PIX(도면에서는 1행째의 화소 PIX)가 선택 상태로 설정된다.
해당 화소 PIX가 접속된 선택 라인 Ls에 대해, 선택 드라이버(120)로부터 선택 레벨(예를 들면 하이 레벨; Vgh)의 선택 신호 Ssel이 인가되는 동시에, 전원 라인 La에 대해, 전원 드라이버(130)로부터 비발광 레벨(로 레벨; DVSS=접지 전위 GND)의 전원 전압 Vsa가 인가된다.
이 선택 상태에 있어서, 컨트롤러(150)로부터 공급되는 전환 제어 신호 S1에 의거해서, 데이터 드라이버(140)의 출력 회로(145)에 설치된 스위치 SW1이 온 동작하는 것에 의해, 데이터 라인 Ld(j)와 DAC/ADC 회로(144)의 DAC42(j)가 접속된다.
컨트롤러(150)로부터 공급되는 전환 제어 신호 S2, S3에 의거해서, 출력 회로(145)에 설치된 스위치 SW2이 오프 동작하는 동시에, 스위치 SW4의 접점 Nb에 접속된 스위치 SW3이 오프 동작한다.
컨트롤러(150)로부터 공급되는 전환 제어 신호 S4에 의거해서, 데이터 래치 회로(143)에 설치된 스위치 SW4는 접점 Na에 접속 설정되고, 전환 제어 신호 S5에 의거해서, 스위치 SW5는 접점 Na에 접속 설정된다.
그리고, 데이터 드라이버(140)의 외부로부터, 소정의 전압값의 검출용 전압 Vdac를 생성하기 위한 디지털 데이터 nd가 데이터 레지스터 회로(142)에 순차 획득되고, 각 열에 대응하는 스위치 SW5를 통해 데이터 래치 41(j)에 홀딩된다.
그 후, 데이터 래치 41(j)에 홀딩된 디지털 데이터 nd는 스위치 SW4를 통해 DAC/ADC 회로(144)의 DAC42(j)에 입력되어 아날로그 변환되고, 검출용 전압 Vdac로서 각 열의 데이터 라인 Ld(j)에 인가된다.
여기서, 검출용 전압 Vdac는 상술한 바와 같이, 상기 (12)식의 조건을 만족하는 전압값으로 설정된다.
본 구체예에 있어서는, 전원 드라이버(130)로부터 인가되는 전원 전압 DVSS가 접지 전위 GND로 설정되어 있는 것으로부터, 검출용 전압 Vdac는 마이너스의 전압값으로 설정된다.
여기서, 검출용 전압 Vdac를 생성하기 위해 디지털 데이터 nd는, 예를 들면 컨트롤러(150) 등에 설치된 메모리에 미리 기억되어 있다.
이것에 의해, 화소 PIX를 구성하는 발광 구동 회로 DC에 설치된 트랜지스터 Tr11 및 Tr12가 온 동작하고, 비발광 레벨의 전원 전압 Vsa(=GND)가 트랜지스터 Tr11을 통해 트랜지스터 Tr13의 게이트 단자 및 커패시터 Cs의 일단측(접점 N11)에 인가된다.
데이터 라인 Ld(j)에 인가된 상기 검출용 전압 Vdac가 트랜지스터 Tr12를 통해 트랜지스터 Tr13의 소스 단자 및 커패시터 Cs의 타단측(접점 N12)에 인가된다.
이와 같이, 트랜지스터 Tr13의 게이트/소스 단자 사이(즉, 커패시터 Cs의 양단)에, 트랜지스터 Tr13의 임계값 전압 Vth보다 큰 전위차가 인가되는 것에 의해, 트랜지스터 Tr13이 온 동작하고, 이 전위차(게이트/소스 사이 전압 Vgs)에 따른 드레인 전류 Id가 흐른다.
이때, 트랜지스터 Tr13의 드레인 단자의 전위(접지 전위 GND)에 대해 소스 단자의 전위(검출용 전압 Vdac)는 낮게 설정되어 있으므로, 드레인 전류 Id는 전원 전압 라인 La로부터 트랜지스터 Tr13, 접점 N12, 트랜지스터 Tr12 및 데이터 라인 Ld(j)를 통해, 데이터 드라이버(140) 방향으로 흐른다.
이것에 의해 트랜지스터의 Tr13의 게이트/소스 사이에 접속된 커패시터 Cs의 양단에는 해당 드레인 전류 Id에 의거하는 전위차에 대응하는 전압이 충전된다.
이때, 유기 EL 소자 OEL의 애노드(접점 N12)에는 캐소드(공통 전극 Ec)에 인가되는 전압 ELVSS(=GND)보다 낮은 전압이 인가되고 있으므로, 유기 EL 소자 OEL에는 전류가 흐르지 않고 발광 동작하지 않는다.
계속해서, 상기 검출용 전압 인가 기간 T101 종료 후의 자연 완화 기간 T102에 있어서는, 도 54, 도 56에 나타내는 바와 같이, 화소 PIX를 선택 상태에 홀딩한 상태에서, 컨트롤러(150)로부터 공급되는 전환 제어 신호 S1에 의거해서, 데이터 드라이버(140)의 스위치 SW1을 오프 동작시키는 것에 의해, 데이터 라인 Ld(j)를 데이터 드라이버(140)로부터 잘라내는 동시에, DAC42(j)로부터의 검출용 전압 Vdac의 출력을 정지한다.
상술한 검출용 전압 인가 기간 T101과 마찬가지로, 스위치 SW2, SW3은 오프 동작하고, 스위치 SW4는 접점 Nb에 접속 설정되고, 스위치 SW5는 접점 Nb에 접속 설정된다.
이것에 의해, 트랜지스터 Tr11, Tr12는 온 상태를 홀딩하기 위해, 화소 PIX(발광 구동 회로 DC)는 데이터 라인 Ld(j)와의 전기적인 접속 상태는 홀딩되지만, 해당 데이터 라인 Ld(j)로의 전압의 인가가 차단되므로, 커패시터 Cs의 타단측 (접점 N12)은 하이 임피던스 상태로 설정된다.
이 자연 완화 기간 T102에 있어서는, 상술한 검출용 전압 인가 기간 T101에 있어서 커패시터 Cs(트랜지스터 Tr13의 게이트/소스 사이)에 충전된 전압에 의해 트랜지스터 Tr13은 온 상태를 홀딩하는 것에 의해 드레인 전류 Id가 계속해서 흐른다.
그리고, 트랜지스터 Tr13의 소스 단자측(접점 N12; 커패시터 Cs의 타단측)의 전위가 트랜지스터 Tr13의 임계값 전압 Vth에 근접하도록 서서히 상승해 간다.
이것에 의해, 도 53에 나타낸 바와 같이, 데이터 라인 Ld(j)의 전위도 트랜지스터 Tr13의 임계값 전압 Vth에 집속하도록 변화한다.
또한, 이 자연 완화 기간 T102에 있어서도, 유기 EL 소자 OEL의 애노드(접점 N12)의 전위는 캐소드(공통 전극 Ec)에 인가되는 전압 ELVSS(=GND)보다 낮은 전압이 인가되므로, 유기 EL 소자 OEL에는 전류가 흐르지 않고 발광 동작하지 않는다.
계속해서, 데이터 라인 전압 검출 기간 T103에 있어서는, 상기 자연 완화 기간 T102에 있어서 소정의 완화 시간 t가 경과한 시점에서, 도 54, 도 57에 나타내는 바와 같이, 화소 PIX를 선택 상태로 홀딩한 상태에서, 컨트롤러(150)로부터 공급되는 전환 제어 신호 S2에 의거해서, 데이터 드라이버(140)의 스위치 SW2를 온 동작시킨다.
이때, 스위치 SW1, SW3은 오프 동작하고, 스위치 SW4는 접점 Nb에 접속 설정되고, 스위치 SW5는 접점 Nb에 접속 설정된다.
이것에 의해, 데이터 라인 Ld(j)와 DAC/ADC 회로(144)의 ADC43(j)가 접속되고, 자연 완화 기간 T102에 있어서 소정의 완화 시간 t가 경과한 시점의 데이터 라인 전압 Vd가, 스위치 SW2 및 버퍼 45(j)를 통해, ADC43(j)에 획득된다.
ADC43(j)에 획득된, 이 때의 데이터 라인 전압 Vd는 상기 (11)식에 나타낸 데이터 라인 검출 전압 Vmeas(t)에 상당한다.
그리고, ADC43(j)에 획득된, 아날로그 신호 전압의 데이터 라인 검출 전압 Vmeas(t)는 상기 (14)식에 의거해서, ADC43(j)에 있어서 디지털 데이터의 검출 데이터 nmeas(t)로 변환되고, 스위치 SW5를 통해 데이터 래치 41(j)에 홀딩된다.
계속해서, 검출 데이터 송출 기간 T104에 있어서는, 도 54, 도 58에 나타내는 바와 같이, 화소 PIX를 비선택 상태로 설정한다.
선택 라인 Ls에 대해, 선택 드라이버(120)로부터 비선택 레벨(예를 들면 로 레벨; Vgl)의 선택 신호 Ssel이 인가된다.
이 비선택 상태에 있어서, 컨트롤러(150)로부터 공급되는 전환 제어 신호 S4, S5에 의거해서, 데이터 드라이버(140)의 데이터 래치 41(j)의 입력 단(段)에 설치된 스위치 SW5는 접점 Nc에 접속 설정되고, 데이터 래치 41(j)의 출력 단에 설치된 스위치 SW4는 접점 Nb에 접속 설정된다.
전환 제어 신호 S3에 의거해서, 스위치 SW3을 온 동작시킨다. 이때, 스위치 SW1, SW2는 전환 제어 신호 S1, S2에 의거해서 오프 동작한다.
이것에 의해, 서로 인접하는 열의 데이터 래치 41(j)가 스위치 SW4, SW5를 통해 직렬로 접속되고, 스위치 SW3을 통해 컨트롤러(150)에 설치된 데이터 기억 회로 MEM에 접속된다.
그리고, 컨트롤러(150)로부터 공급되는 데이터 래치 펄스 신호 LP에 의거해서, 각 열의 데이터 래치 41(j+1)(도 47 참조)에 홀딩된 검출 데이터 nmeas(t)가 순차 인접하는 데이터 래치 41(j)에 전송된다.
이것에 의해, 1행분의 화소 PIX의 검출 데이터 nmeas(t)가 시리얼 데이터로서 출력되고, 도 59에 나타내는 바와 같이, 컨트롤러(150)에 설치된 데이터 기억 회로 MEM의 검출 데이터 기억 회로의 소정의 기억 영역에 각 화소 PIX에 대응해서 기억된다.
여기서, 각 화소 PIX의 발광 구동 회로 DC에 설치된 트랜지스터 Tr13의 임계값 전압 Vth는 각 화소 PIX에 있어서의 구동 이력(발광 이력) 등에 의해 변동량이 다르고, 또 전류 증폭률 β도 각 화소 PIX에 편차가 있기 때문에, 데이터 기억 회로 MEM(검출 데이터 기억 회로)에는 각 화소 PIX에 고유의 검출 데이터 nmeas(t)가 기억되게 된다.
본 구체예에 있어서는 상술한 일련의 동작에 있어서, 데이터 라인 전압 검출 동작 및 검출 데이터 송출 동작을, 다른 완화 시간 t(= t0, t1, t2, t3)으로 설정하고, 각 화소 PIX에 대해 복수회 실행한다.
다른 완화 시간 t에서 데이터 라인 전압을 검출하는 동작은 상술한 바와 같이, 1회만 검출용 전압을 인가해서 자연 완화가 계속하고 있는 기간 동안에, 데이터 라인 전압 검출 동작 및 검출 데이터 송출 동작을, 다른 타이밍(완화 시간 t=t0, t1, t2, t3)으로 복수회 실행하는 것이라도 좋고, 검출용 전압 인가, 자연 완화, 데이터 라인 전압 검출 및 검출 데이터 송출의 일련의 동작을, 완화 시간 t를 다르게 해서 복수회 실행하는 것이라도 좋다.
이상과 같은 각 행의 화소 PIX에 대한 특성 파라미터 취득 동작을 반복하고, 표시 패널(110)에 배열된 전체 화소 PIX에 대해 복수회분의 검출 데이터 nmeas(t)가 컨트롤러(150)의 데이터 기억 회로 MEM(검출 데이터 기억 회로)에 기억된다.
계속해서, 각 화소 PIX의 검출 데이터 nmeas(t)에 의거해서, 각 화소 PIX의 트랜지스터(구동 트랜지스터) Tr13의 임계값 전압 Vth를 보정하기 위한 보정 데이터 nth, 및 전류 증폭률 β를 보정하기 위한 보정 데이터 Δβ의 산출 동작을 실행한다.
구체적으로는, 도 59에 나타내는 바와 같이, 우선 컨트롤러(150)에 설치된 보정 데이터 취득 기능 회로(157)에, 데이터 기억 회로 MEM(검출 데이터 기억 회로)에 기억된 각 화소 PIX에 대응하는 검출 데이터 nmeas(t)가 판독된다.
그리고, 보정 데이터 취득 기능 회로(157)로 있어서, 상술한 오토 제로법을 이용한 특성 파라미터 취득 동작에 따라, 상기 (15)∼(21)식에 의거해서, 보정 데이터 nth(구체적으로는, 보정 데이터 nth를 규정하는 검출 데이터 nmeas(t0) 및 오프셋 전압(-Voffset=-1/ξㆍt0)), 및 보정 데이터 Δβ를 산출한다.
산출된 보정 데이터 nth 및 Δβ는 데이터 기억 회로 MEM의 보정 데이터 격납 회로(152)내의 소정의 기억 영역에 각 화소 PIX에 대응해서 기억된다.
다음에, 상기 보정 데이터 nth, Δβ를 이용해서, 각 화소 PIX에 있어서의 발광 전류 효율 η의 편차를 보정하기 위한 보정 데이터 Δη를 취득한다.
도 60은 본 구체예에 관한 표시 장치에 있어서의 특성 파라미터 취득 동작을 나타내는 타이밍 차트(그 2)이다.
도 61은 본 구체예에 관한 표시 장치에 있어서의 휘도 측정용의 화상 데이터의 생성 동작을 나타내는 기능 블록도이다.
도 62는 본 구체예에 관한 표시 장치에 있어서의 휘도 측정용의 화상 데이터의 기입 동작을 나타내는 동작 개념도이다.
도 63은 본 구체예에 관한 표시 장치에 있어서의 휘도 측정용의 발광 동작을 나타내는 동작 개념도이다.
도 64는 본 구체예에 관한 보정 데이터 산출 동작을 나타내는 기능 블록도(그 2)이다.
여기서, 도 62, 도 63에 있어서는, 데이터 드라이버(140)의 구성으로서 도시의 형편상, 시프트 레지스터 회로(141)를 생략해서 나타낸다.
본 구체예에 관한 특성 파라미터(보정 데이터 Δη) 취득 동작은 도 60에 나타내는 바와 같이, 각 행의 화소 PIX에 대응하는 휘도 측정용의 화상 데이터를 생성해서 기입하는 휘도 측정용 화상 데이터 기입 기간 T201과, 휘도 측정용의 화상 데이터에 따른 휘도 계조로 각 화소 PIX를 발광 동작시키는 휘도 측정용 발광 기간 T202와, 각 화소에 있어서의 발광 휘도를 측정하는 발광 휘도 측정 기간 T203을 포함한다. 여기서, 발광 휘도의 측정 동작은 휘도 측정용 발광 기간 T202중에 실행된다.
휘도 측정용 화상 데이터 기입 기간 T201에 있어서는, 휘도 측정용의 화상 데이터의 생성 동작과, 각 화소 PIX로의 휘도 측정용 화상 데이터의 기입 동작이 실행된다.
휘도 측정용 화상 데이터의 생성 동작은 컨트롤러(150)에 있어서, 소정의 휘도 측정용의 디지털 데이터 nd에 대해, 상술한 특성 파라미터 취득 동작에 의해 취득한 보정 데이터 Δβ 및 nth를 이용해서 보정을 실행하고, 휘도 측정용의 화상 데이터 nd _ brt를 생성한다.
구체적으로는, 도 61에 나타내는 바와 같이, 우선, 컨트롤러(150)의 데이터 기억 회로 MEM의 보정 데이터 격납 회로(152)에 기억된 각 화소 PIX에 대응하는 보정 데이터 Δβ가 보정 데이터 기억 회로(153)를 통해 판독된다.
그리고, 승산 기능 회로(154c)에 있어서, 컨트롤러(150)의 외부로부터 공급되는 디지털 데이터 nd에 대해, 판독한 보정 데이터 Δβ가 곱셈 처리된다.
계속해서, 상기 (18), (19)식에 의거해서, 데이터 기억 회로 MEM의 보정 데이터 격납 회로(152)에 기억된 보정 데이터 nth를 규정하는 검출 데이터 nmeas(t0) 및 오프셋 전압(-Voffset=-1/ξㆍt0)이 보정 데이터 기억 회로(153)를 통해 판독된다.
계속해서, 가산 기능 회로(154d)에 있어서, 상기 곱셈 처리된 디지털 데이터 (nd×Δβ)에 대해, 판독한 검출 데이터 nmeas(t0) 및 오프셋 전압(-Voffset)이 가산 처리된다. 이상의 보정 처리를 실행하는 것에 의해, 휘도 측정용의 화상 데이터 nd _ brt가 생성되어 데이터 드라이버(140)에 공급된다.
각 화소 PIX로의 휘도 측정용 화상 데이터의 기입 동작은 상술한 검출용 전압 인가 동작(검출용 전압 인가 기간 T101)과 마찬가지로, 기입 대상으로 되어 있는 화소 PIX를 선택 상태로 설정한 상태에서, 상기 휘도 측정용의 화상 데이터 nd _ brt에 따른 휘도 측정용의 계조 전압 Vbrt를, 데이터 라인 Ld(j)를 통해 기입한다.
구체적으로는, 도 60, 도 62에 나타내는 바와 같이, 우선 해당 화소 PIX가 접속된 선택 라인 Ls에 대해, 선택 레벨(예를 들면 하이 레벨; Vgh)의 선택 신호 Ssel이 인가되는 동시에, 전원 라인 La에 대해, 비발광 레벨(로 레벨; DVSS=접지 전위 GND)의 전원 전압 Vsa가 인가된다.
이 선택 상태에 있어서, 스위치 SW1을 온 동작시키고, 스위치 SW4 및 SW5를 접점 Nb에 접속 설정하는 것에 의해, 컨트롤러(150)로부터 공급되는 휘도 측정용의 화상 데이터 nd _ brt가 순차 데이터 레지스터 회로(142)에 획득되고, 각 열의 데이터 래치 41(j)에 홀딩된다.
홀딩된 화상 데이터 nd _ brt는 DAC42(j)에 의해 아날로그 변환되고, 휘도 측정용의 계조 전압 Vbrt로서 각 열의 데이터 라인 Ld(j)에 인가된다.
휘도 측정용의 계조 전압 Vbrt는 상술한 바와 같이, 상기 (22)식의 조건을 만족하는 전압값으로 설정된다.
이것에 의해, 화소 PIX를 구성하는 발광 구동 회로 DC에 있어서, 트랜지스터 Tr13의 게이트 단자 및 커패시터 Cs의 일단측(접점 N11)에 비발광 레벨의 전원 전압 Vsa(=GND)가 인가된다. 트랜지스터 Tr13의 소스 단자 및 커패시터 Cs의 타단측 (접점 N12)에 상기 휘도 측정용의 계조 전압 Vbrt가 인가된다.
따라서, 트랜지스터 Tr13의 게이트/소스 단자 사이에 생긴 전위차(게이트/소스 사이 전압 Vgs)에 따른 드레인 전류 Id가 흐르고, 커패시터 Cs의 양단에는 해당 드레인 전류 Id에 의거하는 전위차에 대응하는 전압(≒Vbrt)이 충전된다.
이때, 유기 EL 소자 OEL의 애노드(접점 N12)에는 캐소드(공통 전극 Ec)보다 낮은 전압이 인가되어 있으므로, 유기 EL 소자 OEL에는 전류가 흐르지 않고 발광 동작하지 않는다.
계속해서, 휘도 측정용 발광 기간 T202에 있어서는 도 60에 나타내는 바와 같이, 각 행의 화소 PIX를 비선택 상태로 설정한 상태에서, 각 화소 PIX를 일제히 발광 동작시킨다.
구체적으로는, 도 63에 나타내는 바와 같이, 표시 패널(110)에 배열된 전체 화소 PIX에 접속된 선택 라인 Ls에 대해, 비선택 레벨(예를 들면 로 레벨; Vgl)의 선택 신호 Ssel이 인가되는 동시에, 전원 라인 La에 대해, 발광 레벨(하이 레벨; ELVDD>GND)의 전원 전압 Vsa가 인가된다.
이것에 의해, 각 화소 PIX의 발광 구동 회로 DC에 설치된 트랜지스터 Tr11, Tr12가 오프 동작하고, 트랜지스터 Tr13의 게이트/소스 사이에 접속된 커패시터 Cs에 충전된 전압이 홀딩된다.
따라서, 커패시터 Cs에 충전된 전압(≒Vbrt)에 의해 트랜지스터 Tr13의 게이트/소스 사이 전압 Vgs가 홀딩되고, 트랜지스터 Tr13이 온 동작해서 드레인 전류 Id가 흐르고, 트랜지스터 Tr13의 소스 단자(접점 N12)의 전위가 상승한다.
그리고, 트랜지스터 Tr13의 소스 단자(접점 N12)의 전위가, 유기 EL 소자 OEL의 캐소드(공통 전극 Ec)에 인가되는 전압 ELVSS(=GND)보다 상승해서 유기 EL 소자 OEL에 순(順) 바이어스가 인가되면, 전원 라인 La로부터 트랜지스터 Tr13, 접점 N12, 유기 EL 소자 OEL을 통해, 공통 전극 Ec 방향으로 발광 구동 전류 Iem이 흐른다.
이 발광 구동 전류 Iem은 상기 휘도 측정용 화상 데이터의 기입 동작에 있어서 화소 PIX에 기입되고, 트랜지스터 Tr13의 게이트/소스 사이에 홀딩된 전압(≒Vbrt)의 전압값에 의거해서 규정되므로, 유기 EL 소자 OEL은 휘도 측정용 화상 데이터 nd _ brt에 따른 휘도 계조로 발광 동작한다.
여기서, 휘도 측정용 화상 데이터 nd _ brt는 상술한 특성 파라미터 취득 동작에 있어서, 각 화소에 대응해서 취득된 보정 데이터 Δβ, nth에 의거해서, 전류 증폭률 β의 편차 보정, 및 구동 트랜지스터의 임계값 전압 Vth의 변동 보정이 실시되어 있다.
따라서, 각 화소 PIX에 동일의 휘도 계조값의 휘도 측정용 화상 데이터 nd _ brt를 기입하는 것에 의해, 각 화소 PIX의 발광 구동 회로 DC로부터 유기 EL 소자 OEL에 흐르는 발광 구동 전류 Iem은 전류 증폭률 β의 편차나 구동 트랜지스터의 임계값 전압 Vth의 변동의 영향을 받는 일 없이, 대략 일정하게 설정된다.
계속해서, 휘도 측정용 발광 기간 T202중에 설정되는 발광 휘도 측정 기간 T203에 있어서는, 각 화소 PIX의 발광 휘도의 측정 동작과, 각 화소 PIX의 발광 전류 효율 η를 보정하기 위한 보정 데이터 Δη의 산출 동작을 실행한다.
발광 휘도의 측정 동작은 도 60, 도 64에 나타내는 바와 같이, 표시 패널 (110)의 각 화소 PIX에 있어서, 대략 동일의 발광 구동 전류 Iem이 유기 EL 소자 OEL에 흐르도록 설정해서 발광 동작시킨 상태에서, 표시 패널(110)의 시야측에 설치된 휘도계나 CCD 카메라(160)에 의해, 각 화소 PIX의 발광 휘도 Lv가 디지털 데이터로서 측정된다.
측정된 발광 휘도 Lv는 컨트롤러(150)의 보정 데이터 취득 기능 회로(157)에 송출된다.
보정 데이터 Δη의 산출 동작은 우선, 컨트롤러(150)에 설치된 보정 데이터 취득 기능 회로(157)에 있어서, 상기 (23), (24)식에 의거해서 보정 데이터 Δη를 산출하고, 또한 상술한 보정 데이터 Δβ에 보정 데이터 Δη를 가미한 보정 데이터 Δβη를 산출한다.
상기 (23)식에 나타내는 보정 데이터 Δη의 연산 처리는 상기 (21)식에 나타낸 보정 데이터 Δβ의 연산 처리와 동일의 시퀀스에 의해 실행된다.
산출된 보정 데이터 Δβη는 상술한 검출 데이터 nmeas(t)나 보정 데이터 nth와 마찬가지로, 데이터 기억 회로 MEM의 보정 데이터 격납 회로(152)내의 소정의 기억 영역에 각 화소 PIX에 대응해서 기억된다.
(표시 동작)
다음에, 본 구체예에 관한 표시 장치의 표시 동작(발광 동작)에 있어서는, 상기 보정 데이터 nth, Δβη를 이용해서 화상 데이터를 보정하고, 각 화소 PIX를 원하는 휘도 계조로 발광 동작시킨다.
도 65는 본 구체예에 관한 표시 장치에 있어서의 발광 동작을 나타내는 타이밍 차트이다.
도 66은 본 구체예에 관한 표시 장치에 있어서의 화상 데이터의 보정 동작을 나타내는 기능 블록도이다.
도 67은 본 구체예에 관한 표시 장치에 있어서의 보정 후의 화상 데이터의 기입 동작을 나타내는 동작 개념도이다.
도 68은 본 구체예에 관한 표시 장치에 있어서의 발광 동작을 나타내는 동작 개념도이다.
여기서, 도 67, 도 68에 있어서는, 데이터 드라이버(140)의 구성으로서 도시의 형편상, 시프트 레지스터 회로(141)를 생략해서 나타낸다.
본 구체예에 관한 표시 동작은 도 65에 나타내는 바와 같이, 각 행의 화소 PIX에 대응해서 원하는 화상 데이터를 생성해서 기입하는 화상 데이터 기입 기간 T301과, 해당 화상 데이터에 따른 휘도 계조로 각 화소 PIX를 발광 동작시키는 화소 발광 기간 T302를 포함한다.
화상 데이터 기입 기간 T301에 있어서는 보정 화상 데이터의 생성 동작과, 각 화소 PIX로의 보정 화상 데이터의 기입 동작이 실행된다.
보정 화상 데이터의 생성 동작은 컨트롤러(150)로 있어서, 디지털 데이터의 소정의 화상 데이터 nd에 대해, 상술한 특성 파라미터 취득 동작에 의해 취득한 보정 데이터 Δβ, Δη 및 nth를 이용해서 보정을 실행하고, 보정 처리한 화상 데이터(보정 화상 데이터) nd _ comp를 데이터 드라이버(140)에 공급한다.
구체적으로는, 도 66에 나타내는 바와 같이, 컨트롤러(150)의 외부로부터 공급되는 RGB 각 색의 휘도 계조값을 포함하는 화상 데이터 nd에 대해, 전압 진폭 설정 기능 회로(154b)에 있어서, 참조 테이블(154a)을 참조하는 것에 의해, RGB의 각 색성분에 대응하는 전압 진폭을 설정한다.
계속해서, 데이터 기억 회로 MEM의 보정 데이터 격납 회로(152)에 기억된 각 화소 PIX에 대응하는 보정 데이터 Δβη가 보정 데이터 기억 회로(153)를 통해 판독되고, 승산 기능 회로(154c)에 있어서, 전압 설정된 화상 데이터 nd에 대해, 판독한 보정 데이터 Δβη가 곱셈 처리된다(nd×Δβη).
계속해서, 데이터 기억 회로 MEM의 보정 데이터 격납 회로(152)에 기억된 보정 데이터 nth를 규정하는 검출 데이터 nmeas(t0) 및 오프셋 전압(-Voffset=-1/ξㆍt0)이 보정 데이터 기억 회로(153)를 통해 판독되고, 가산 기능 회로(154d)에 있어서, 상기 곱셈 처리된 디지털 데이터(nd×Δβη)에 대해, 판독한 검출 데이터 nmeas(t0) 및 오프셋 전압(-Voffset)이 가산 처리되는 ((nd×Δβ)+nmeas(t0)-Voffset=(nd×Δβ+nth).
이상의 일련의 보정 처리를 실행하는 것에 의해, 보정 화상 데이터 nd _ comp가 생성되고, 드라이버 전송 회로(155)(상술한 실시형태 참조)를 통해 데이터 드라이버(140)에 공급된다.
각 화소 PIX로의 보정 화상 데이터의 기입 동작은 기입 대상으로 되어 있는 화소 PIX를 선택 상태로 설정한 상태에서, 상기 보정 화상 데이터 nd _ comp에 따른 계조 전압 Vdata를, 데이터 라인 Ld(j)를 통해 기입한다.
구체적으로는, 도 65, 도 67에 나타내는 바와 같이, 우선 화소 PIX가 접속된 선택 라인 Ls에 대해, 선택 레벨(예를 들면 하이 레벨; Vgh)의 선택 신호 Ssel이 인가되는 동시에, 전원 라인 La에 대해, 비발광 레벨(로 레벨; DVSS=접지 전위 GND)의 전원 전압 Vsa가 인가된다.
이 선택 상태에 있어서, 스위치 SW1을 온 동작시키고, 스위치 SW4 및 SW5를 접점 Nb에 접속 설정하는 것에 의해, 컨트롤러(150)로부터 공급되는 보정 화상 데이터 nd _ comp가 순차 데이터 레지스터 회로(142)에 획득되고, 각 열의 데이터 래치 41(j)에 홀딩된다.
홀딩된 화상 데이터 nd _ comp는 DAC42(j)에 의해 아날로그 변환되고, 계조 전압 Vdata로서 각 열의 데이터 라인 Ld(j)에 인가된다.
여기서, 계조 전압 Vdata는 상기 (14)식에 나타낸 정의에 의거해서, 다음의 (25)식과 같이 정의된다.
Vdata=V1-ΔV(nd _ comp-1)) … (25)
이것에 의해, 화소 PIX를 구성하는 발광 구동 회로 DC에 있어서, 트랜지스터 Tr13의 게이트 단자 및 커패시터 Cs의 일단측(접점 N11)에 비발광 레벨의 전원 전압 Vsa(=GND)가 인가된다. 트랜지스터 Tr13의 소스 단자 및 커패시터 Cs의 타단측 (접점 N12)에 상기 보정 화상 데이터 nd _ comp에 대응한 계조 전압 Vdata가 인가된다.
따라서, 트랜지스터 Tr13의 게이트/소스 단자 사이에 생긴 전위차(게이트/소스 사이 전압 Vgs)에 따른 드레인 전류 Id가 흐르고, 커패시터 Cs의 양단에는 해당 드레인 전류 Id에 의거하는 전위차에 대응하는 전압(≒Vdata)이 충전된다.
이때, 유기 EL 소자 OEL의 애노드(접점 N12)에는 캐소드(공통 전극 Ec)보다 낮은 전압이 인가되어 있으므로, 유기 EL 소자 OEL에는 전류가 흐르지 않고 발광 동작하지 않는다.
계속해서, 화소 발광 기간 T302에 있어서는 도 65에 나타내는 바와 같이, 각 행의 화소 PIX를 비선택 상태로 설정한 상태에서, 각 화소 PIX를 일제히 발광 동작시킨다.
구체적으로는, 도 68에 나타내는 바와 같이, 표시 패널(110)에 배열된 전체 화소 PIX에 접속된 선택 라인 Ls에 대해, 비선택 레벨(예를 들면, 로 레벨; Vgl)의 선택 신호 Ssel이 인가되는 동시에, 전원 라인 La에 대해, 발광 레벨(하이 레벨; ELVDD>GND)의 전원 전압 Vsa가 인가된다.
이것에 의해, 각 화소 PIX의 발광 구동 회로 DC에 설치된 트랜지스터 Tr11, Tr12가 오프 동작하고, 트랜지스터 Tr13의 게이트/소스 사이에 접속된 커패시터 Cs에 충전된 전압(≒Vdata; 게이트/소스 사이 전압 Vgs)이 홀딩된다.
따라서, 트랜지스터 Tr13에 드레인 전류 Id가 흐르고, 트랜지스터 Tr13의 소스 단자(접점 N12)의 전위가 유기 EL 소자 OEL의 캐소드(공통 전극 Ec)에 인가되는 전압 ELVSS(=GND)보다 상승하면, 발광 구동 회로 DC로부터 유기 EL 소자 OEL에 발광 구동 전류 Iem이 흐른다.
이 발광 구동 전류 Iem은 상기 보정 화상 데이터의 기입 동작에 있어서 트랜지스터 Tr13의 게이트/소스 사이에 홀딩된 전압(≒Vdata)의 전압값에 의거해서 규정되므로, 유기 EL 소자 OEL은 휘도 측정용 화상 데이터 nd _ comp에 따른 휘도 계조로 발광 동작한다.
또한, 상술한 실시형태에 있어서는, 도 60, 도 65에 나타낸 바와 같이, 보정 데이터 Δη를 취득하기 위한 동작, 및 표시 동작에 있어서, 특정한 행(예를 들면 1행째)의 화소 PIX로의 휘도 측정용 화상 데이터 또는 보정 화상 데이터의 기입 동작의 종료 후, 다른 행(2행째 이후)의 화소 PIX로의 화상 데이터의 기입 동작이 종료할 때까지의 사이, 해당 행의 화소 PIX는 홀딩 상태로 설정된다.
홀딩 상태에 있어서는, 해당 행의 선택 라인 Ls에 비선택 레벨의 선택 신호 Ssel을 인가해서 화소 PIX를 비선택 상태로 하는 동시에, 전원 라인 La에 비발광 레벨의 전원 전압 Vsa를 인가해서 비발광 상태로 설정된다.
이 홀딩 상태는 도 60, 도 65에 나타낸 바와 같이, 행마다 설정 시간이 다르다. 또, 각 행의 화소 PIX로의 휘도 측정용 화상 데이터 또는 보정 화상 데이터의 기입 동작의 종료 후, 즉시 화소 PIX를 발광 동작시키는 구동 제어를 실행할 경우에는, 상기 홀딩 상태를 설정하지 않는 것이라도 좋다.
이와 같이, 본 발명에 관한 표시 장치(표시 구동 장치를 포함함) 및 그 구동 제어 방법에 적용 가능한 보정 데이터의 취득 동작은 데이터 라인 전압을 획득하고, 디지털 데이터의 검출 데이터로 변환하는 일련의 특성 파라미터 취득 동작을 다른 타이밍(완화 시간)으로 복수회 실행하는 수법을 갖고 있다(오토 제로법).
이것에 의하면, 각 화소의 구동 트랜지스터의 임계값 전압의 변동, 및 각 화소간의 전류 증폭률의 편차를 적절히 보정할 수 있는 파라미터를 미리 취득해서 기억할 수 있다.
따라서, 본 구체예에 의하면, 표시 패널의 각 화소에 기입되는 화상 데이터에 대해, 각 화소의 임계값 전압의 변동, 및 전류 증폭률의 편차를 보상하는 보정 처리를 실시할 수 있으므로, 각 화소의 특성 변화나 특성의 편차의 상태에 관계없이, 화상 데이터에 따른 본래의 휘도 계조로 발광 소자(유기 EL 소자)를 발광 동작시킬 수 있고, 양호한 발광 특성 및 균일한 화질을 갖는 액티브 유기 EL 구동 시스템을 실현할 수 있다.
또한, 상술한 구체예에 있어서는, 각 화소에 균일한 발광 구동 전류가 흐르도록 설정한 상태에서, 각 화소의 발광 휘도를 측정하는 수법을 갖고 있다. 이것에 의하면, 각 화소간의 발광 전류 효율의 편차를 보정하는 파라미터를 취득하고, 상기 각 화소간의 전류 증폭률의 편차 보정에 관한 파라미터에, 발광 전류 효율의 편차 보정에 관한 파라미터를 가미한 보정 데이터를 미리 취득해서 기억할 수 있다.
따라서, 본 구체예에 의하면, 각 화소에 기입되는 화상 데이터에 대해, 각 화소의 임계값 전압의 변동, 및 전류 증폭률 및 발광 전류 효율의 편차를 보상하는 보정 처리를 실시할 수 있으므로, 각 화소의 특성 변화나 특성의 편차의 상태에 관계없이, 화상 데이터에 따른 본래의 휘도 계조로 발광 소자(유기 EL 소자)를 발광 동작시킬 수 있다.
이것에 의해, 발광 전류 효율을 포함하는 전류 증폭률의 편차를 보정하는 보정 데이터를 산출하는 처리와, 구동 트랜지스터의 임계값 전압의 변동을 보상하는 보정 데이터를 산출하는 처리를, 단일의 보정 데이터 취득 기능 회로(157)를 구비한 컨트롤러(150)에 있어서의 일련의 시퀀스에 의해 실행할 수 있으므로, 보정 데이터의 산출 처리의 내용에 따라 개별의 구성(기능 회로)을 설치할 필요가 없고, 표시 장치의 장치 구성을 간소화할 수 있다.
또한, 상술한 구체예에 있어서는, 오토 제로법을 이용해서 각 화소 PIX에 있어서의 발광 특성(트랜지스터 Tr13의 임계값 전압 Vth, 전류 증폭률 β, 유기 EL 소자 OEL의 발광 전류 효율 η)의 변동이나 편차를 보정하기 위한 보정 데이터(nth, Δβ)의 취득 방법에 대해 설명했지만, 본 발명은 이것에 한정되는 것이 아니다.
예를 들면, 표시 패널(110)이나 각 화소 PIX의 설계 단계에서, 구동 트랜지스터에 부가되는 기생 용량에 의거해서 산출되는 파라미터 K를 이용해서, 상술한 특성 파라미터 취득 동작이나 화상 데이터 보정 동작을 포함하는 표시 동작을 실행하는 것이라도 좋다. 이 파라미터 K는 상술한 화소 PIX의 특성 변화에 관련한 검출 데이터나, 구동 트랜지스터의 임계값 전압 Vth의 보상 전압 성분(오프셋 전압)에 곱셈하는 것에 의해 보정 처리에 이용된다.
그리고, 상술한 특성 파라미터 취득 동작시에는, 예를 들면 파라미터 K를 1.0으로 설정하고, 한편, 화상 데이터 보정 동작을 포함하는 표시 동작시에는, 파라미터 K를 예를 들면 1.1로 설정한다. 이것에 의해, 각 화소 PIX의 트랜지스터 Tr13(구동 트랜지스터)에 부가되는 기생 용량에 기인하는 발광 전압 Vel의 변동을 보정할 수 있다.
<전자 기기로의 적용예>
다음에, 상술한 실시형태 및 구체예에 나타낸 표시 장치를 적용한 전자 기기에 대해, 도면을 참조해서 설명한다.
상술한 실시형태 및 구체예에 나타낸 구성 및 수법을 갖는 표시 장치(100)는 디지털 비디오 카메라나 PC, 휴대전화기 등, 여러 가지의 전자 기기의 표시 디바이스로서 양호하게 적용할 수 있는 것이다.
도 69는 본 발명에 관한 표시 장치를 적용한 디지털 비디오 카메라의 구성예를 나타내는 사시도이다.
도 70은 본 발명에 관한 표시 장치를 적용한 PC의 구성예를 나타내는 사시도이다.
도 71은 본 발명에 관한 표시 장치를 적용한 휴대전화기의 구성예를 나타내는 사시도이다.
도 69에 있어서, 디지털 비디오 카메라(210)는 본체부(211)와, 렌즈부(212)와, 조작부(213)와, 상술한 실시형태 및 구체예에 나타낸 구성 및 수법을 구비한 표시 장치(100)를 적용한 표시부(214)와, 힌지부(215)와, 녹화 시작/정지 버튼 (216)을 구비하고 있다.
이 디지털 비디오 카메라(210)는 본체부(211)에 대해, 힌지부(215)를 지점(支點)으로 해서 표시부(214)가 임의의 각도로 회전하는 기구를 구비하고 있다.
이것에 의하면, 간이한 구성 및 수법으로, 본체부(211)에 대한 표시부(214)의 회전 각도에 따라, 또는 조작부(213)에 있어서의 화상 전환 조작에 의거해서, 표시부(214)에 있어서 동화상을 포함하는 촬영 화상의 통상 표시나 각종의 반전 표시를 양호하게 실행할 수 있는 동시에, 각 화소의 발광 소자가 화상 데이터에 따른 적절한 휘도 계조로 발광 동작하고, 양호하고 또한 균질한 화질의 화상 표시를 실현할 수 있다.
도 70에 있어서, PC(220)는 본체부(221)와, 키보드(222)와, 상술한 실시형태 및 구체예에 나타낸 구성 및 수법을 구비한 표시 장치(100)를 적용한 표시부(223)와, 힌지부(224)를 구비하고 있다.
이 PC(220)는 본체부(221)에 대해, 힌지부(224)를 지점으로 해서 표시부 (223)가 임의의 각도로 회전하는 기구를 구비하고 있다.
이 경우에 있어서도, 간이한 구성 및 수법으로, 본체부(221)에 대한 표시부 (223)의 회전 각도에 따라, 또는 조작부(222) 등에 있어서의 화상 전환 조작에 의거해서, 표시부(223)에 있어서 동화상을 포함하는 촬영 화상의 통상 표시나 각종의 반전 표시를 양호하게 실행할 수 있는 동시에, 각 화소의 발광 소자가 화상 데이터에 따른 적절한 휘도 계조로 발광 동작하고, 양호하고 또한 균질한 화질의 화상 표시를 실현할 수 있다.
도 71에 있어서, 휴대전화기(230)는 본체부(231)와, 조작부(232)와, 수화구 (233)와, 상술한 실시형태 및 구체예에 나타낸 구성 및 수법을 구비한 표시 장치 (100)를 적용한 표시부(234)와, 힌지부(235)와, 송화구(236)를 구비하고 있다.
이 휴대전화기(230)는 본체부(231)에 대해, 힌지부(235)를 지점으로 해서 표시부(234)가 임의의 각도로 회전하는 기구를 구비하고 있다.
이 경우에 있어서도, 간이한 구성 및 수법으로, 본체부(231)에 대한 표시부 (234)의 회전 각도에 따라, 또는 조작부(232) 등에 있어서의 화상 전환 조작에 의거해서, 표시부(234)에 있어서 동화상을 포함하는 촬영 화상의 통상 표시나 각종의 반전 표시를 양호하게 실행할 수 있는 동시에, 각 화소의 발광 소자가 화상 데이터에 따른 적절한 휘도 계조로 발광 동작하고, 양호하고 또한 균질한 화질의 화상 표시를 실현할 수 있다.
또한, 상술한 본 발명에 관한 표시 장치의 전자 기기로의 적용예에 있어서는, 표시부가 기기 본체에 대해, 이른바 회전 2축 힌지 구조를 갖고 자유롭게 회전하는 구성을 갖는 경우에 대해 설명했지만, 본 발명은 이것에 한정되는 것이 아니다.
예를 들면, 차재(車載)용의 모니터에 차량 후방의 화상을 표시할 경우와 같이, 후방 카메라에 의한 촬영 화상을 운전석 주변에 설치된 차재 모니터의 표시부에, 좌우 반전 화상으로서 표시할 경우 등에도 양호하게 적용할 수 있다.
100; 표시 장치 110; 표시 패널(발광 패널)
110L, 110R; 분할 발광 영역(분할 표시 영역)
120; 선택 드라이버 130; 전원 드라이버
140, 140L, 140R; 데이터 라이버 140A, 140B; 내부 회로
141; 시프트 레지스터 회로 142; 데이터 레지스터 회로
143, 143A; 데이터 래치 회로 144; D/A 컨버터
144A; DAC/ADC 회로 145, 145A; 출력 회로
146; 로직 전원 147; 아날로그 전원
150; 컨트롤러 151; 화상 데이터 홀딩 회로
151A, 151B; 메모리 회로
151a, 151b, 151La, 151Ra, 151Lb, 151Rb; FIFO 메모리
152; 보정 데이터 격납 회로 153; 보정 데이터 기억 회로
153L; 제 1 보정 데이터 기억 회로
153R; 제 2 보정 데이터 기억 회로 154; 화상 데이터 보정 회로
154a; 참조 테이블(LUT)
154b; 전압 진폭 설정 기능 회로 154c; 승산 기능 회로
154d; 가산 기능 회로 155; 드라이버 전송 회로
156; 데이터 판독 제어 회로
157; 보정 데이터 취득 기능 회로 160; 표시 신호 생성 회로
170; CCD 카메라(휘도 측정 회로) 210; 디지털 비디오 카메라
211; 본체부 212; 렌즈부
213; 조작부 214; 표시부
215; 힌지부 216; 녹화 시작/정지 버튼
220; PC 221; 본체부
222; 키보드 223; 표시부
224; 힌지부 230; 휴대전화기
231; 본체부 232; 조작부
233; 수화구 234; 표시부
235; 힌지부 236; 송화구
A, B, C, D, E, F, G, H, P, Q, R, S; 표시
CLK; 시프트 클록 신호 Cs; 커패시터
D1∼Dq(D960); 보정 화상 데이터 DC; 발광 구동 회로
Ec; 공통 전극 GND; 접지 전위
Id; 드레인 전류 La; 전원 라인
Ld; 데이터 라인 LP; 데이터 래치 펄스 신호
Ls; 선택 라인 MEM; 데이터 기억 회로
N11, N12; 접점 OE; 출력 인에이블 신호
OEL; 유기 EL 소자 PIX; 화소
Psi, PSo; 전환 접점 Ssel; 선택 신호
STR; 샘플링 스타트 신호 t; 자연 완화 시간
Tr11∼Tr13; 트랜지스터 V0∼VX; 계조 기준 전압
Vdac; 검출용 전압 Vdata; 계조 전압
Vpix; 아날로그 신호 전압 Vsa; 전원 전압
Vsc; 기준 전압 Vth; 임계값 전압
β; 전류 증폭율 η; 발광 전류 효율
nth; 보정 데이터 Δβη; 보정 데이터

Claims (21)

  1. 복수의 화소가 배열된 표시 패널의 표시 영역에 화상 데이터에 따른 화상 정보를 표시시키는 표시 구동 장치로서,
    상기 복수의 화소의 각각의 특성에 따른 복수의 보정 데이터를, 상기 표시 패널에 있어서의 상기 각 화소의 배열 위치에 대응지어 격납하고 있는, 적어도 하나의 보정 데이터 기억 회로와,
    상기 보정 데이터 기억 회로에 격납되어 있는 상기 복수의 보정 데이터의 판독 순서를, 상기 표시 영역에 대한 상기 화상 정보의 방향이 서로 다른 복수의 표시 형태 중의 어느 하나의, 외부에서 설정되는 상기 표시 형태에 대응한 순서로 설정하고, 상기 설정한 판독 순서로 상기 보정 데이터 기억 회로로부터 상기 보정 데이터를 판독하는 데이터 판독 제어 회로와,
    상기 화상 데이터와, 상기 데이터 판독 제어 회로에 의해 판독된 상기 복수의 보정 데이터의 각각을 대응짓고, 상기 화상 데이터를 대응하는 상기 보정 데이터에서 보정 처리를 실행한 보정 화상 데이터를 생성하는 화상 데이터 보정 회로를 구비하고,
    상기 표시 형태는 상기 표시 영역에 정립 화상을 표시하는 통상 표시 모드, 상기 표시 영역에 상기 정립 화상을 상하 반전한 도립 화상을 표시하는 상하 반전 표시 모드, 상기 표시 영역에 상기 정립 화상을 좌우 반전한 좌우 반전 화상을 표시하는 좌우 반전 표시 모드, 상기 표시 영역에 상기 정립 화상을 상하 좌우 반전한 상하 좌우 반전 화상을 표시하는 상하 좌우 반전 표시 모드 중의 어느 하나로 설정되고,
    상기 데이터 판독 제어 회로는 상기 보정 데이터 기억 회로로부터 판독하는 상기 보정 데이터의 판독 순서를,
    상기 표시 형태가 상기 통상 표시 모드, 또는 상기 상하 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 행방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를 제 1 판독 순서로 설정하고,
    상기 표시 형태가 상기 좌우 반전 표시 모드 또는 상기 상하 좌우 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 행방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를, 상기 제 1 순서에 대해 반대의 순서인 제 2 판독 순서로 설정하고,
    상기 표시 형태가 상기 통상 표시 모드, 또는 상기 좌우 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 열방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를 제 3 판독 순서로 설정하고,
    상기 표시 형태가 상기 상하 반전 표시 모드 또는 상기 상하 좌우 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 열방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를, 상기 제 3 순서에 대해 반대의 순서인 제 4 판독 순서로 설정하는 것을 특징으로 하는 표시 구동 장치.
  2. 제 1 항에 있어서,
    상기 복수의 화소에 대응하는 상기 화상 데이터를 획득하는 적어도 하나의 화상 데이터 홀딩 회로를 구비하고,
    상기 데이터 판독 제어 회로는 상기 화상 데이터 홀딩 회로로의 상기 화상 데이터의 획득 순서, 및 상기 화상 데이터 홀딩 회로에 획득된 상기 화상 데이터의 판독 순서를, 상기 표시 형태에 대응한 순서로 설정하는 것을 특징으로 하는 표시 구동 장치.
  3. 제 2 항에 있어서,
    상기 화상 데이터 홀딩 회로는 병렬로 접속된 2조의 FIFO 메모리를 갖고,
    상기 각 FIFO 메모리는 상기 표시 패널에 배열된 상기 복수의 화소에 대응하는 기억 영역을 갖고,
    상기 데이터 판독 제어 회로는 상기 화상 데이터 홀딩 회로의 한쪽의 상기 FIFO 메모리에 상기 화상 데이터를, 상기 설정한 획득 순서로 획득하는 동작과, 다른쪽의 상기 FIFO 메모리에 획득된 상기 화상 데이터를, 상기 설정한 판독 순서로 판독해서 상기 화상 데이터 보정 회로에 공급하는 동작을 병행해서 실행하도록 제어하는 것을 특징으로 하는 표시 구동 장치.
  4. 제 2 항에 있어서,
    상기 복수의 화소는 상기 표시 패널의 표시 영역에 2차원 배열되어 있고,
    상기 표시 영역은 복수의 분할 표시 영역으로 분할되어 있고,
    상기 화상 데이터 홀딩 회로 및 상기 보정 데이터 기억 회로는 상기 복수의 표시 영역의 각각에 대응해서 복수 설치되고,
    상기 데이터 판독 제어 회로는 상기 표시 형태에 따라, 상기 각 화상 데이터 홀딩 회로의 각각에 있어서의 상기 화상 데이터의 상기 획득 순서 및 상기 판독 순서, 상기 각 보정 데이터 기억 회로의 각각에 있어서의 상기 각 보정 데이터의 상기 판독 순서를 설정하는 것을 특징으로 하는 표시 구동 장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 보정 데이터 기억 회로는 소정 수의 어드레스를 갖고, 상기 각 어드레스에 복수의 상기 화소에 대응하는 복수의 상기 보정 데이터를 격납하고 있고,
    상기 데이터 판독 제어 회로는 상기 설정된 상기 보정 데이터의 판독 순서에 의거하는 순서로 상기 보정 데이터 기억 회로의 어드레스를 지정하고, 상기 보정 데이터 기억 회로로부터 상기 각 보정 데이터를 상기 설정된 판독 순서로 판독하도록 제어하는 것을 특징으로 하는 표시 구동 장치.
  7. 제 6 항에 있어서,
    상기 복수의 화소는 상기 표시 패널의 표시 영역에 2차원 배열되어 있고,
    상기 표시 영역은 복수의 분할 표시 영역으로 분할되어 있고,
    상기 보정 데이터 기억 회로는 상기 복수의 표시 영역의 각각에 대응해서 복수 설치되고,
    상기 각 보정 데이터 기억 회로는 상기 각 분할 표시 영역에 있어서의 상기 각 화소의 배열에 대응지어, 복수의 상기 보정 데이터가 격납되고,
    상기 데이터 판독 제어 회로는 상기 각 보정 데이터 기억 회로에 있어서의 동일한 어드레스를 지정하는 것에 의해, 상기 각 보정 데이터 기억 회로로부터, 상기 각 분할 표시 영역의 동일한 행에 포함되는 복수의 상기 화소에 대응하는 복수의 상기 보정 데이터를 병행해서 판독하는 것을 특징으로 하는 표시 구동 장치.
  8. 제 1 항에 있어서,
    상기 화소는 발광 소자와, 해당 발광 소자에 공급하는 전류를 제어하는 구동 트랜지스터를 갖고,
    상기 보정 데이터는 상기 각 화소의 상기 구동 트랜지스터의 임계값 전압의 변동을 보정하기 위한 데이터값과, 상기 각 화소에 있어서의 전류 증폭률 및 상기 발광 소자의 발광 전류 효율의 편차를 보정하기 위한 데이터값을 갖는 것을 특징으로 하는 표시 구동 장치.
  9. 화상 데이터에 따른 화상 정보를 표시하는 표시 장치로서,
    복수의 화소가 배열된 표시 영역을 갖는 표시 패널과,
    상기 표시 패널의 상기 표시 영역에 상기 화상 정보를 표시시키는 표시 구동 장치를 갖고,
    상기 표시 구동 장치는,
    상기 복수의 화소의 각각의 특성에 따른 복수의 보정 데이터를, 상기 표시 패널에 있어서의 상기 각 화소의 배열 위치에 대응지어 격납하고 있는, 적어도 하나의 보정 데이터 기억 회로와,
    상기 보정 데이터 기억 회로에 격납되어 있는 상기 복수의 보정 데이터의 판독 순서를, 상기 표시 영역에 대한 상기 화상 정보의 방향이 서로 다른 복수의 표시 형태 중의 어느 하나의, 외부에서 설정되는 상기 표시 형태에 대응한 순서로 설정하고, 상기 설정한 판독 순서로 상기 보정 데이터 기억 회로로부터 상기 보정 데이터를 판독하는 데이터 판독 제어 회로와,
    상기 화상 데이터와, 상기 데이터 판독 제어 회로에 의해 판독된 상기 복수의 보정 데이터를 대응짓고, 상기 화상 데이터를 대응하는 상기 보정 데이터에서 보정 처리를 실행한 보정 화상 데이터를 생성하는 화상 데이터 보정 회로를 구비하고,
    상기 표시 형태는 상기 표시 영역에 정립 화상을 표시하는 통상 표시 모드, 상기 표시 영역에 상기 정립 화상을 상하 반전한 도립 화상을 표시하는 상하 반전 표시 모드, 상기 표시 영역에 상기 정립 화상을 좌우 반전한 좌우 반전 화상을 표시하는 좌우 반전 표시 모드, 상기 표시 영역에 상기 정립 화상을 상하 좌우 반전한 상하 좌우 반전 화상을 표시하는 상하 좌우 반전 표시 모드 중의 어느 하나로 설정되고,
    상기 데이터 판독 제어 회로는 상기 보정 데이터 기억 회로로부터 판독하는 상기 보정 데이터의 판독 순서를,
    상기 표시 형태가 상기 통상 표시 모드, 또는 상기 상하 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 행방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를 제 1 판독 순서로 설정하고,
    상기 표시 형태가 상기 좌우 반전 표시 모드 또는 상기 상하 좌우 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 행방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를, 상기 제 1 순서에 대해 반대의 순서인 제 2 판독 순서로 설정하고,
    상기 표시 형태가 상기 통상 표시 모드, 또는 상기 좌우 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 열방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를 제 3 판독 순서로 설정하고,
    상기 표시 형태가 상기 상하 반전 표시 모드 또는 상기 상하 좌우 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 열방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를, 상기 제 3 순서에 대해 반대의 순서인 제 4 판독 순서로 설정하는 것을 특징으로 하는 표시 장치.
  10. 제 9 항에 있어서,
    상기 표시 구동 장치는 상기 복수의 화소에 대응하는 상기 화상 데이터를 획득하는, 적어도 하나의 화상 데이터 홀딩 회로를 구비하고,
    상기 데이터 판독 제어 회로는 상기 화상 데이터 홀딩 회로로의 상기 화상 데이터의 획득 순서, 및 상기 화상 데이터 홀딩 회로에 획득된 상기 화상 데이터의 판독 순서를, 상기 표시 형태에 대응한 순서로 제어하는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 표시 패널은 상기 복수의 화소가 2차원 배열된 표시 영역을 갖고,
    상기 표시 영역은 복수의 분할 표시 영역으로 분할되어 있고,
    상기 화상 데이터 홀딩 회로, 및 상기 보정 데이터 기억 회로는 상기 복수의 표시 영역의 각각에 대응해서 복수 설치되고,
    상기 데이터 판독 제어 회로는 상기 표시 형태에 따라, 상기 각 화상 데이터 홀딩 회로의 각각에 있어서의 상기 화상 데이터의 상기 획득 순서 및 상기 판독 순서, 상기 각 보정 데이터 기억 회로의 각각에 있어서의 상기 각 보정 데이터의 상기 판독 순서를 설정하는 것을 특징으로 하는 표시 장치.
  12. 삭제
  13. 제 9 항에 있어서,
    상기 각 화소는 상기 표시 패널의 복수의 행 및 복수의 열을 따라 배열되어 있고,
    상기 표시 구동 장치는,
    상기 표시 패널의 각 행을 따라 배열된 상기 각 화소를, 순차 선택 상태로 설정하는 선택 드라이버와,
    상기 보정 화상 데이터를 획득하고, 상기 보정 화상 데이터에 따른 계조 신호를 생성하고, 상기 각 열에 대응해서 설치되며 상기 복수의 화소에 접속되는 복수의 데이터선에 공급하는 적어도 하나의 데이터 드라이버를 구비하고,
    상기 선택 드라이버에 있어서의 각 행의 상기 각 화소를 선택하는 선택 순서는, 상기 표시 형태가 상기 통상 표시 모드, 또는 상기 좌우 반전 표시 모드의 경우에는, 제 1 선택 순서로 설정되고, 상기 표시 형태가 상기 상하 반전 표시 모드를 포함할 경우에는, 각 행의 상기 각 화소를, 상기 제 1 선택 순서에 대해 반대의 순서로 되는 제 2 선택 순서로 설정되고,
    상기 데이터 드라이버에 있어서의 상기 보정 화상 데이터의 획득 순서는, 상기 표시 형태가 상기 통상 표시 모드, 또는 상기 상하 반전 표시 모드로 설정되어 있는 경우에는, 제 1 획득 순서로 설정되고, 상기 표시 형태가 상기 좌우 반전 표시 모드, 또는 상기 상하 좌우 반전 표시 모드로 설정되어 있는 경우에는, 상기 제 1 획득 순서에 대해 반대의 순서로 되는 제 2 획득 순서로 설정되는 것을 특징으로 하는 표시 장치.
  14. 제 9 항에 있어서,
    상기 보정 데이터 기억 회로는 소정 수의 어드레스를 갖고, 상기 각 어드레스에 복수의 상기 화소에 대응하는 복수의 상기 보정 데이터를 격납하고 있고,
    상기 데이터 판독 제어 회로는 상기 설정된 상기 보정 데이터의 판독 순서에 의거하는 순서로 상기 보정 데이터 기억 회로의 어드레스를 지정하고, 상기 보정 데이터 기억 회로로부터 상기 각 보정 데이터를 설정된 판독 순서로 판독하도록 제어하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서,
    상기 표시 패널은 상기 복수의 화소가 2차원 배열된 표시 영역을 갖고,
    상기 표시 영역은 복수의 분할 표시 영역으로 분할되어 있고,
    상기 보정 데이터 기억 회로는 상기 복수의 표시 영역의 각각에 대응해서 복수 설치되고,
    상기 각 보정 데이터 기억 회로는 상기 각 분할 표시 영역에 있어서의 상기 각 화소의 배열에 대응지어, 복수의 상기 보정 데이터가 격납되고,
    상기 데이터 판독 제어 회로는 상기 각 보정 데이터 기억 회로의 동일한 어드레스를 지정하는 것에 의해, 상기 각 보정 데이터 기억 회로로부터, 상기 각 분할 표시 영역의 동일한 행에 포함되는 복수의 상기 화소에 대응하는 복수의 상기 보정 데이터를 병행해서 판독하는 것을 특징으로 하는 표시 장치.
  16. 제 9 항에 있어서,
    상기 화소는 발광 소자와, 해당 발광 소자에 공급하는 전류를 제어하는 구동 트랜지스터를 갖고,
    상기 보정 데이터는 상기 각 화소의 상기 구동 트랜지스터의 임계값 전압의 변동을 보정하기 위한 데이터값과, 상기 각 화소에 있어서의 전류 증폭률 및 상기 발광 소자의 발광 전류 효율의 편차를 보정하기 위한 데이터값을 갖는 것을 특징으로 하는 표시 장치.
  17. 화상 정보를 표시하는 표시부에, 제 9 항 내지 제 11항 및 제13항 내지 제 16 항 중의 어느 한 항에 기재된 표시 장치가 실장된 것을 특징으로 하는 전자 기기.
  18. 복수의 화소가 배열된 표시 패널의 표시 영역에 화상 데이터에 따른 화상 정보를 표시시키는 표시 장치의 구동 제어 방법으로서,
    상기 복수의 화소의 각각의 특성에 따른 복수의 보정 데이터가 격납된, 적어도 하나의 보정 데이터 기억 회로로부터 상기 각 보정 데이터를 판독하는 판독 순서를, 상기 표시 영역에 대한 상기 화상 정보의 방향이 서로 다른 복수의 표시 형태 중의 어느 하나의, 외부에서 설정되는 상기 표시 형태에 대응한 순서로 설정하고,
    상기 보정 데이터 기억 회로로부터 상기 각 보정 데이터를, 설정된 상기 판독 순서로 판독하고,
    상기 화상 데이터와, 판독된 상기 각 보정 데이터를 대응짓고, 상기 화상 데이터를 대응하는 상기 보정 데이터에서 보정 처리를 실행한 보정 화상 데이터를 생성하고,
    상기 표시 패널에 상기 보정 화상 데이터에 따른 계조 신호를 공급하고, 상기 표시 패널에 상기 화상 정보를 상기 표시 형태로 표시시키고,
    상기 표시 형태는 상기 표시 영역에 정립 화상을 표시하는 통상 표시 모드, 상기 표시 영역에 상기 정립 화상을 상하 반전한 도립 화상을 표시하는 상하 반전 표시 모드, 상기 표시 영역에 상기 정립 화상을 좌우 반전한 좌우 반전 화상을 표시하는 좌우 반전 표시 모드, 상기 표시 영역에 상기 정립 화상을 상하 좌우 반전한 상하 좌우 반전 화상을 표시하는 상하 좌우 반전 표시 모드 중의 어느 하나로 설정되고,
    상기 보정 데이터 기억 회로로부터 판독하는 상기 보정 데이터의 판독 순서는,
    상기 표시 형태가 상기 통상 표시 모드, 또는 상기 상하 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 행방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를 제 1 판독 순서로 설정되고,
    상기 표시 형태가 상기 좌우 반전 표시 모드 또는 상기 상하 좌우 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 행방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를, 상기 제 1 순서에 대해 반대의 순서인 제 2 판독 순서로 설정되고,
    상기 표시 형태가 상기 통상 표시 모드, 또는 상기 좌우 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 열방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를 제 3 판독 순서로 설정하고,
    상기 표시 형태가 상기 상하 반전 표시 모드 또는 상기 상하 좌우 반전 표시 모드로 설정되어 있는 경우에는, 상기 표시 패널의 열방향으로 배열된 상기 각 화소에 대응하는 상기 보정 데이터의 판독 순서를, 상기 제 3 순서에 대해 반대의 순서인 제 4 판독 순서로 설정하는 것을 특징으로 하는 표시 장치의 구동 제어 방법.
  19. 삭제
  20. 제 18 항에 있어서,
    상기 보정 데이터 기억 회로의 각 어드레스에, 복수의 상기 화소에 대응하는 복수의 상기 보정 데이터를 격납하는 동작을 포함하고,
    상기 각 보정 데이터의 판독 동작은 상기 설정된 상기 보정 데이터의 판독 순서에 의거하는 순서로 상기 보정 데이터 기억 회로의 각 어드레스를 지정하고, 상기 보정 데이터 기억 회로로부터 상기 각 보정 데이터를 설정된 판독 순서로 판독하는 동작을 포함하는 것을 특징으로 하는 표시 장치의 구동 제어 방법.
  21. 제 20 항에 있어서,
    상기 표시 패널은 상기 복수의 화소가 2차원 배열된 표시 영역을 갖고, 상기 표시 영역은 복수의 분할 표시 영역으로 분할되고, 상기 보정 데이터 기억 회로는 상기 복수의 표시 영역의 각각에 대응해서 복수 설치되고, 상기 각 보정 데이터 기억 회로에 상기 각 분할 표시 영역에 있어서의 상기 각 화소의 배열에 대응지어 복수의 상기 보정 데이터가 격납되고,
    상기 각 보정 데이터의 판독 동작은 상기 각 보정 데이터 기억 회로의 동일한 어드레스를 지정하고, 상기 각 보정 데이터 기억 회로로부터, 상기 각 분할 표시 영역의 동일한 행에 포함되는 복수의 상기 화소에 대응하는 복수의 상기 보정 데이터를 병행해서 판독하는 동작을 포함하는 것을 특징으로 하는 표시 장치의 구동 제어 방법.
KR1020110099276A 2010-09-30 2011-09-29 표시 구동 장치, 표시 장치, 및 그 구동 제어 방법과 전자 기기 KR101327019B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2010-220652 2010-09-30
JPJP-P-2010-220371 2010-09-30
JP2010220652A JP2012078386A (ja) 2010-09-30 2010-09-30 表示駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP2010220371A JP2012078372A (ja) 2010-09-30 2010-09-30 表示駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

Publications (2)

Publication Number Publication Date
KR20120068682A KR20120068682A (ko) 2012-06-27
KR101327019B1 true KR101327019B1 (ko) 2013-11-13

Family

ID=45889380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110099276A KR101327019B1 (ko) 2010-09-30 2011-09-29 표시 구동 장치, 표시 장치, 및 그 구동 제어 방법과 전자 기기

Country Status (4)

Country Link
US (1) US8803926B2 (ko)
KR (1) KR101327019B1 (ko)
CN (1) CN102592538B (ko)
TW (1) TWI447690B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012141334A (ja) * 2010-12-28 2012-07-26 Sony Corp 信号処理装置、信号処理方法、表示装置及び電子機器
CN102800282B (zh) * 2012-08-17 2014-10-22 苏州君嬴电子科技有限公司 一种led显示屏的识别方法及识别系统
KR102039024B1 (ko) * 2012-12-12 2019-10-31 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102071056B1 (ko) * 2013-03-11 2020-01-30 삼성디스플레이 주식회사 표시 장치 및 그의 영상 보상 방법
KR102022696B1 (ko) 2013-04-30 2019-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102014853B1 (ko) 2013-08-19 2019-08-28 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
CN104064141B (zh) 2014-06-12 2016-12-14 京东方科技集团股份有限公司 显示面板光学补偿装置、显示面板和光学补偿方法
US20180151128A1 (en) 2016-11-25 2018-05-31 Raydium Semiconductor Corporation Driving circuit and operating method thereof
KR20200098548A (ko) * 2017-12-21 2020-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10762843B2 (en) 2018-03-28 2020-09-01 Sharp Kabushiki Kaisha Pixel circuit using direct charging and that performs light-emitting device compensation
CN109063753B (zh) * 2018-07-18 2021-09-14 北方民族大学 一种基于卷积神经网络的三维点云模型分类方法
CN108877666A (zh) * 2018-07-25 2018-11-23 昆山国显光电有限公司 显示面板和补偿数据传输方法
CN110768879B (zh) * 2018-07-26 2021-11-19 深圳市爱协生科技有限公司 通讯控制链路
CN110782828B (zh) * 2018-07-26 2021-05-11 深圳市爱协生科技有限公司 显示装置
KR102661705B1 (ko) * 2019-02-15 2024-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN110767132B (zh) * 2019-10-25 2021-02-02 深圳市华星光电半导体显示技术有限公司 Tft电性侦测校正方法、装置、系统及显示装置
US20220036807A1 (en) * 2020-07-31 2022-02-03 Alphascale Technologies, Inc. Apparatus and method for refreshing process in displaying images unto led panels
US11495195B2 (en) 2020-07-31 2022-11-08 Alphascale Technologies, Inc. Apparatus and method for data transfer in display images unto LED panels
US11620968B2 (en) 2020-07-31 2023-04-04 Alphascale Technologies, Inc. Apparatus and method for displaying images unto LED panels
US12041395B2 (en) * 2022-10-12 2024-07-16 Microsoft Technology Licensing, Llc Blinkless and markerless bi-phase display calibration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050041989A (ko) * 2003-10-31 2005-05-04 세이코 엡슨 가부시키가이샤 화상신호 처리장치, 화상신호 처리방법, 전기광학장치 및전자기기
JP2007279290A (ja) 2006-04-05 2007-10-25 Eastman Kodak Co 表示装置
JP2009169372A (ja) 2008-01-18 2009-07-30 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその駆動方法
JP2010128399A (ja) * 2008-11-28 2010-06-10 Casio Computer Co Ltd 画素駆動装置及び発光装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04315195A (ja) 1991-04-12 1992-11-06 Toyo Commun Equip Co Ltd 表示装置の表示データの格納・読出し方式
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
US6226016B1 (en) 1996-02-05 2001-05-01 Seiko Epson Corporation Display apparatus and method capable of rotating an image by 180 degrees
JP3472473B2 (ja) * 1998-03-25 2003-12-02 シャープ株式会社 液晶パネルの駆動方法および液晶表示装置
KR100598137B1 (ko) * 1998-09-16 2006-07-07 소니 가부시끼 가이샤 디스플레이 장치
KR20020025984A (ko) * 1999-10-04 2002-04-04 모리시타 요이찌 표시패널의 구동방법, 표시패널의 휘도보정장치 및 구동장치
JP3681961B2 (ja) * 2000-07-03 2005-08-10 三菱電機株式会社 表示ユニット、表示調整装置及び表示装置
JP3504240B2 (ja) * 2000-07-24 2004-03-08 株式会社ソニー・コンピュータエンタテインメント 画像処理システム、デバイス、方法及びコンピュータプログラム
JP5210478B2 (ja) * 2001-08-31 2013-06-12 株式会社半導体エネルギー研究所 表示装置
JP2003296095A (ja) 2002-03-29 2003-10-17 Rohm Co Ltd 表示方法及び装置
JP4115763B2 (ja) * 2002-07-10 2008-07-09 パイオニア株式会社 表示装置及び表示方法
JP2004279482A (ja) * 2003-03-12 2004-10-07 Sharp Corp 表示装置
JP4855648B2 (ja) * 2004-03-30 2012-01-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機ｅｌ表示装置
JP2006018226A (ja) * 2004-05-31 2006-01-19 Canon Inc 画像表示装置及び画像表示装置の設定方法
JP4007342B2 (ja) * 2004-06-08 2007-11-14 セイコーエプソン株式会社 表示コントローラ、電子機器及び画像データ供給方法
JP4306753B2 (ja) * 2007-03-22 2009-08-05 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4816744B2 (ja) 2008-03-31 2011-11-16 カシオ計算機株式会社 発光装置、表示装置、及び発光装置の駆動制御方法
US8139007B2 (en) * 2008-03-31 2012-03-20 Casio Computer Co., Ltd. Light-emitting device, display device, and method for controlling driving of the light-emitting device
JP5386894B2 (ja) * 2008-09-09 2014-01-15 ソニー株式会社 画像位置認識装置、画像位置認識方法、プログラムおよび画像表示装置の補正データ設定装置
US20110007102A1 (en) * 2009-07-10 2011-01-13 Casio Computer Co., Ltd. Pixel drive apparatus, light-emitting apparatus and drive control method for light-emitting apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050041989A (ko) * 2003-10-31 2005-05-04 세이코 엡슨 가부시키가이샤 화상신호 처리장치, 화상신호 처리방법, 전기광학장치 및전자기기
JP2007279290A (ja) 2006-04-05 2007-10-25 Eastman Kodak Co 表示装置
JP2009169372A (ja) 2008-01-18 2009-07-30 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその駆動方法
JP2010128399A (ja) * 2008-11-28 2010-06-10 Casio Computer Co Ltd 画素駆動装置及び発光装置

Also Published As

Publication number Publication date
CN102592538B (zh) 2015-03-11
TW201218161A (en) 2012-05-01
US20120081381A1 (en) 2012-04-05
TWI447690B (zh) 2014-08-01
CN102592538A (zh) 2012-07-18
US8803926B2 (en) 2014-08-12
KR20120068682A (ko) 2012-06-27

Similar Documents

Publication Publication Date Title
KR101327019B1 (ko) 표시 구동 장치, 표시 장치, 및 그 구동 제어 방법과 전자 기기
EP3598426B1 (en) Display device and a method of driving the same
JP5240581B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
KR101248204B1 (ko) 화소구동장치, 발광장치 및 발광장치의 구동제어방법
KR101156826B1 (ko) 화소 구동 장치, 발광 장치 및 그 구동 제어 방법과 전자기기
KR101069622B1 (ko) 표시 구동 장치 및 표시 장치
JP5279305B2 (ja) 有機電界発光表示装置及びその駆動方法
KR101961424B1 (ko) 표시 장치 및 그 구동 방법
KR100746248B1 (ko) Ｄａ 변환기, 데이터선 구동 회로, 전기 광학 장치, 그구동 방법 및 전자 기기
WO2017008329A1 (zh) 一种像素矩阵的外围补偿系统、方法和显示系统
JP2009180765A (ja) 表示駆動装置、表示装置及びその駆動方法
JP6089656B2 (ja) 表示装置、および、表示方法
JP2010281874A (ja) 発光装置及びその駆動制御方法、並びに電子機器
JP7124045B2 (ja) 表示装置および表示装置の駆動方法
JP2010281872A (ja) 発光装置及びその駆動制御方法、並びに電子機器
KR100663826B1 (ko) 표시 장치
JP4935920B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP2015043030A (ja) 表示装置、および、表示方法
JP4877536B2 (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
TWI433086B (zh) 像素驅動裝置、發光裝置及發光裝置之驅動控制方法
JP2012078372A (ja) 表示駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
US11475848B2 (en) Display apparatus and method of compensating image of display panel using the same
JP2010151890A (ja) 表示装置、表示駆動方法
JP2012078386A (ja) 表示駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
KR101525184B1 (ko) 유기전계 발광 디스플레이 장치용 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 7