KR100663826B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR100663826B1
KR100663826B1 KR1020040045805A KR20040045805A KR100663826B1 KR 100663826 B1 KR100663826 B1 KR 100663826B1 KR 1020040045805 A KR1020040045805 A KR 1020040045805A KR 20040045805 A KR20040045805 A KR 20040045805A KR 100663826 B1 KR100663826 B1 KR 100663826B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
current
output transistor
video signal
Prior art date
Application number
KR1020040045805A
Other languages
English (en)
Other versions
KR20040111187A (ko
Inventor
사노게이이찌
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003177262A external-priority patent/JP4502602B2/ja
Priority claimed from JP2003177264A external-priority patent/JP4502603B2/ja
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040111187A publication Critical patent/KR20040111187A/ko
Application granted granted Critical
Publication of KR100663826B1 publication Critical patent/KR100663826B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

입력되는 디지털 비디오 데이터에 의해, 전류 구동형 화소 회로를 구동한다. 디지털 비디오 라인에는, 4비트의 디지털 비디오 신호가 입력되어 온다. 입력되어 오는 디지털 비디오 신호에 따라, 대응하는 컬럼의 전류 발생 회로(52)에 디지털 비디오 신호를 도입한다. 따라서, 디지털 비디오 신호를 전류 발생 회로(52)가 전류 신호로 변환하여 대응하는 화소 회로(50)에 공급한다. 그리고, 각 전류 발생 회로(52)는, 디지털 비디오 신호에 따라 전류를 출력하는 출력 트랜지스터를 가짐과 함께, 그 출력 트랜지스터의 임계값의 변동을 보상하기 위한 보상 회로를 갖고 있다.
전류 발생 회로, 전압 전류 변환 회로, 보상 회로, 출력 트랜지스터, 화소 회로, MOS형 용량 소자

Description

표시 장치{DISPLAY DEVICE}
도 1은 제1 실시 형태에 따른 표시 장치의 전체 구성을 도시하는 블록도.
도 2는 전류 발생 회로의 일 구성예를 도시하는 도면.
도 3은 전류 발생 회로의 동작을 설명하기 위한 타이밍차트.
도 4는 전류 발생 회로의 다른 구성예를 도시하는 도면.
도 5는 다른 구성예의 전류 발생 회로(52) 회로의 동작을 설명하기 위한 타이밍차트.
도 6은 제2 실시 형태에 따른 표시 장치의 전체 구성을 도시하는 블록도.
도 7은 전압 전류 변환 회로의 일 구성예를 도시하는 도면.
도 8은 전압 전류 변환 회로의 동작을 설명하기 위한 타이밍차트.
도 9는 전압 전류 변환 회로의 다른 구성예를 도시하는 도면.
도 10은 다른 구성예의 전압 전류 변환 회로(62)의 동작을 설명하기 위한 타이밍차트.
도 11은 다른 구성예의 전류 발생 회로(52)/전압 전류 변환 회로(62)의 동작을 설명하는 도면.
도 12는 다른 구성예의 전류 발생 회로(52)/전압 전류 변환 회로(62)의 동작을 설명하는 도면.
도 13은 화소 회로의 구성예를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
20, 22, 70, 76, 80, 82 : TFT
28 : MOS형 용량 소자
46 : 비디오 데이터 처리 회로
50 : 화소 회로
52 : 전류 변환 회로
60 : 수평 스캐너
62 : 전압 전류 변환 회로
24, 74, 78 : 컨덴서
본 발명은, 디지털 비디오 신호를 전류 신호로 변환하여 화소 회로에 공급하여 표시를 행하는 표시 장치, 및 전압 비디오 신호를 전류 비디오 신호로 변환하여 화소 회로에 공급하여 표시를 행하는 표시 장치에 관한 것이다.
자발광 소자인 일렉트로 루미네센스(Electroluminescence: 이하 EL) 소자를 각 화소에 발광 소자로서 이용한 EL 표시 장치는, 자발광형임과 함께, 얇고 소비 전력이 작은 등의 유리한 점이 있어, 액정 표시 장치(LCD)나 CRT 등의 표시 장치를 대신하는 표시 장치로서 주목받고 있다.
특히, EL 소자를 개별로 제어하는 박막 트랜지스터(TFT) 등의 스위치 소자를 각 화소에 설치하고, 화소마다 EL 소자를 제어하는 액티브 매트릭스형 EL 표시 장치에서는, 고정밀한 표시가 가능하다.
이 액티브 매트릭스형 EL 표시 장치에서는, 통상 기판 상에 복수개의 게이트 라인이 행 방향으로 연장되며, 복수개의 데이터 라인 및 전원 라인이 열 방향으로 연장되어 있고, 각 화소는 유기 EL 소자와, 선택 TFT, 구동용 TFT 및 저장용 컨덴서을 구비하고 있다. 게이트 라인을 선택함으로써 선택 TFT를 온하여, 데이터 라인 상의 데이터 전압(전압 비디오 신호)을 축적 용량에 충전하고, 이 전압으로 구동 TFT를 온하여 전원 라인으로부터의 전력을 유기 EL 소자에 흘리고 있다.
또한, 하기의 특허 문헌1에는, 각 화소에서, 제어용의 트랜지스터로서 p채널의 2개의 TFT를 추가하고, 데이터 라인에 표시 데이터에 따른 데이터 전류(전류 비디오 신호)를 흘리는 회로가 기재되어 있다.
즉, 이 특허 문헌1의 회로에서는, 전류 비디오 신호를 데이터 라인에 흘리고, 이 전류 비디오 신호를 전류 전압 변환용 TFT에 흘려 구동 TFT의 게이트 전압을 설정한다.
이 특허 문헌1에 기재된 회로에 따르면, 데이터 라인에 흐르는 데이터 전류에 따라, 구동 TFT의 게이트 전압을 설정할 수 있다. 이 때문에, 데이터 라인에 전압 신호를 공급하는 것과 비교하여, 정확한 EL 소자의 구동 전류 제어를 행할 수 있다. 또한, 전류 전압 변환용의 TFT를 공용함으로써, 소자 수를 비교적 적게 할 수 있다.
[특허 문헌1]
일본 특표2001-147659호 공보
특허 문헌1의 표시 장치에서는, 화소 회로에서의 전류량을 비교적 정확하게 제어할 수 있지만, 비디오 신호는, 전압이나 전류로 나타나는 아날로그 신호로서, 전달 경로에서의 열화를 피할 수는 없다. 한편, 디지털 비디오 신호를 이용하면, 전달 경로에서의 데이터의 열화는 대폭 개선할 수 있다.
그러나, 디지털 비디오 신호를 이용한 경우에는, 디지털 비디오 신호를 대응하는 전류 신호로 변환하는 전압 전류 변환 회로가 필요로 되며, 이것에는 종래의 액티브 매트릭스형 EL 표시 장치의 화소에서 사용되고 있는 전압 전류 변환 회로를 이용할 수 있다. 그러나, 이 전압 전류 변환 회로에서는, TFT의 변동에 기인하는 불균일함이 문제로 된다.
따라서, 본 발명의 제1 양태는, 디지털 비디오 신호를 받아들여, 전류 구동형 화소 회로를 효과적으로 구동할 수 있는 표시 장치에 관한 것이다.
또한, 상기 특허 문헌1에서는, 각 화소 회로를 구동하기 위해, 데이터 라인에 데이터 전류를 공급할 필요가 있다. 그런데, 통상의 비디오 신호는 전압 신호이다. 이 때문에, 예를 들면, 전압 신호를 전류 신호로 변환하는 전압 전류 변환 회로 등이 필요로 되어, 전압 전류 변환 회로를 내장하는 IC(반도체 집적 회로)를 별개로 설치하고, 이 IC로부터 전류 신호를 표시 장치에 공급하게 된다.
그러나, 전압 전류 변환 회로를 내장하는 IC를 별개로 설치하면, 그 때문에 별도 IC를 준비할 필요가 있어, 그 개발이나, 제작에 비용이 들어, 표시 장치가 고가로 되게 되는 문제가 있었다.
한편, 전압 전류 변환 회로를 표시 장치에 내장하는 것도 생각되며, 종래의 액티브 매트릭스형 EL 표시 장치의 화소에서 사용되고 있는 전압 전류 변환 회로를 이용할 수 있지만, 그 상태 그대로는 TFT의 변동에 기인하는 열화가 문제로 된다.
따라서, 본 발명의 제2 양태는, 전류 구동형 화소 회로를 효과적으로 구동할 수 있는 전압 전류 변환 회로를 갖는 표시 장치에 관한 것이다.
본 발명의 제1 양태는, 입력되어 오는 복수 비트의 0, 1로 이루어지는 디지털 데이터로 표현된 디지털 비디오 신호를 비트마다 기억하는 기억부와, 이 기억부에 기억된 각 비트의 0, 1을 나타내는 디지털 비디오 신호가 입력되고, 각 비트에 따른 크기의 전류를 각각 발생하는 전류 발생 회로와, 이 전류 발생 회로의 출력 전류의 합계의 전류량의 전류 신호를 받아들여 표시를 행하는 전류 구동형 화소 회로를 갖는 표시 장치로서, 상기 전류 발생 회로는, 기억부로부터의 디지털 비디오 신호에 대응하는 드레인 전류를 출력하는 출력 트랜지스터와, 이 출력 트랜지스터의 임계값 전압의 변동을 보상하기 위한 보상 회로를 포함하는 것을 특징으로 한다.
이와 같이, 디지털 비디오 신호를 받아들여, 이것을 전류 신호로 변환하여 화소 회로를 구동한다. 따라서, 전송 경로에서의 신호의 열화가 적고, 또한 화소 회로에서의 전류량도 정확하게 제어할 수 있다. 또한, 보상 회로를 설치함으로써, 전류 발생 회로에서의 변동도 억제할 수 있다.
또한, 상기 보상 회로는, 상기 출력 트랜지스터의 드레인·게이트간을 단락하는 단락 트랜지스터와, 상기 출력 트랜지스터의 게이트에 일단이 접속되며, 타단에 공급되는 전압 신호에 따라, 출력 트랜지스터의 게이트 전압을 시프트시키는 입력 컨덴서와, 상기 출력 트랜지스터의 게이트에 일단이 접속되고 타단이 소정의 전원에 접속되며, 출력 트랜지스터의 게이트 전압을 유지하는 저장용 컨덴서를 포함하고, 단락 트랜지스터를 온한 상태에서, 출력 트랜지스터에 전류를 흘림으로써, 그 게이트에 임계값 전압을 세트하고, 그 후 상기 입력 컨덴서를 통해 전압 신호를 출력 트랜지스터의 게이트에 인가함으로써, 출력 트랜지스터의 임계값 전압에 전압 신호를 가산한 전압을 출력 트랜지스터의 게이트에 세트하여 이 전압에 의해 출력 트랜지스터를 구동하는 것이 바람직하다.
또한, 상기 보상 회로는, 상기 출력 트랜지스터의 게이트에 입력되어 오는 전압 신호를 일단에 받아 유지하는 저장용 컨덴서와, 이 저장용 컨덴서의 타단에 접속되며, 소정의 전압 또는 펄스 형상 신호가 입력되는 제1 제어 신호선과, 상기 출력 트랜지스터의 게이트에 일단이 접속되며, 타단은 소정의 전압 또는 펄스 형상 신호가 입력되는 제2 제어 신호선에 접속되는 MOS형 용량 소자를 갖고, 제1 또는 제2 제어 신호선의 전압 변동에 의해 상기 MOS형 용량 소자의 온 오프 상태를 변화시켜 MOS형 용량 소자의 용량을 변화시키는 것이 바람직하다.
본 발명의 제2 양태는, 전압 비디오 신호를 전류 비디오 신호로 변환하는 전압 전류 변환 회로와, 이 전압 전류 변환 회로의 출력인 전류 신호를 받아들여 표 시를 행하는 전류 구동형 화소 회로를 갖는 표시 장치로서, 상기 전압 전류 변환 회로는, 전압 비디오 신호를 게이트에 입력받아, 대응하는 드레인 전류를 출력하는 출력 트랜지스터와, 이 출력 트랜지스터의 임계값 전압의 변동을 보상하기 위한 보상 회로를 포함하는 것을 특징으로 한다.
이와 같이, 보상 회로를 설치함으로써, 전류 변환 회로의 임계값 전압이 소정의 것이 아니라도 출력하는 전류 신호가 부정확하게 되는 것을 방지할 수 있다.
또한, 상기 보상 회로는, 상기 출력 트랜지스터의 드레인·게이트간을 단락하는 단락 트랜지스터와, 상기 출력 트랜지스터의 게이트에 일단이 접속되며, 타단에 공급되는 전압 비디오 신호에 따라, 출력 트랜지스터의 게이트 전압을 시프트시키는 입력 컨덴서와, 상기 출력 트랜지스터의 게이트에 일단이 접속되고 타단이 소정 전원에 접속되며, 출력 트랜지스터의 게이트 전압을 유지하는 저장용 컨덴서를 포함하고, 단락 트랜지스터를 온 상태로 한 상태에서, 출력 트랜지스터에 전류를 흘림으로써, 그 게이트에 임계값 전압을 세트하고, 그 후 입력 컨덴서를 통해 전압 비디오 신호를 출력 트랜지스터의 게이트에 인가함으로써, 출력 트랜지스터의 임계값 전압에 전압 비디오 신호를 가산한 전압을 출력 트랜지스터의 게이트에 세트하여 이 전압에 의해 출력 트랜지스터를 구동하는 것이 바람직하다.
이에 의해, 임계값 전압에 상관없이, 소정의 전압 전류 변환을 행할 수 있다.
상기 보상 회로는, 상기 출력 트랜지스터의 게이트에 입력되어 오는 데이터 전압을 일단에 받아 유지하는 저장용 컨덴서와, 이 저장용 컨덴서의 타단에 접속되며, 소정의 전압 또는 펄스 형상 신호가 입력되는 제1 제어 신호선과, 상기 출력 트랜지스터의 게이트에 일단이 접속되며, 타단은 소정의 전압 또는 펄스 형상 신호가 입력되는 제2 제어 신호선에 접속되는 MOS형 용량 소자를 갖고, 제1 또는 제2 제어 신호선의 전압 변동에 의해 상기 MOS형 용량 소자의 온 오프 상태를 변화시켜 MOS형 용량 소자의 용량을 변화시킴으로써 발생하는 보정 전압을 이용하여 출력 트랜지스터를 구동하는 것이 바람직하다.
이 구성에 의해서도, 임계값 전압에 상관없이, 소정의 전압 전류 변환을 행할 수 있다.
또한, 본 발명에서의 상기 화소 회로는, 매트릭스 배치되어 있고, 상기 출력 트랜지스터 및 보상 회로는, 매트릭스 배치된 화소 회로의 각 열에 대응하여 설치되며, 또한 이들 회로는 1개의 기판 상에 집적되어 있는 것이 바람직하다.
이에 의해, 각 열의 전류 신호에서의 변동을 방지할 수 있다. 또한, 표시 장치는, 외부로부터 통상의 전압 신호의 비디오 신호를 받아들이는 것만으로도 되어, 통상의 비디오 신호를 이용하여, 전류 구동형 화소 회로에 의한 표시를 행할 수 있다.
이하, 본 발명의 제1 및 제2 실시 형태에 대하여, 첨부 도면에 기초하여 설명한다. 제1 및 제2 실시 형태에서 상호 대응되는 구성요소에 대해서는 첨부 도면에서 동일 참조 부호로 표시하였다.
<제1 실시 형태>
도 1은 제1 실시 형태의 전체 구성을 도시하는 도면으로서, 전류 구동형의 화소 회로(50)가 매트릭스 형상으로 배치되어, 표시 영역을 구성하고 있다. 이 화소 회로(50)는, 후술하는 바와 같이 유기 EL 소자 및 그 구동을 제어하는 TFT를 포함하고 있으며, 유리 기판 상에 퇴적 형성되어 있다.
그리고, 기판의 주변 부분에는, 전류 구동형의 화소 회로(50)를 구동하기 위한 수평 스캐너 및 수직 스캐너(도시 생략)가 배치되어 있다. 이들 스캐너는, 기본적으로 화소 회로의 TFT 등과 동일한 프로세스에 의해 동일 기판 상에 형성된다.
화소 회로(50)의 열 방향(수직 방향)을 따라 데이터 라인 DL이 배치되어 있고, 각 데이터 라인 DL은, 각각 4개의 전류 발생 회로(52-1, 52-2, 52-3, 52-4)에 접속되어 있다. 이 4개의 전류 발생 회로(52-1∼52-4)는, 각각 1, 2, 4, 8의 크기의 전류를 발생하는 것이며, 4비트의 디지털 비디오 신호를 래치하는 래치(54)로부터의 제어 신호에 의해 그 출력이 제어된다.
또한, 래치(54)는, 4개의 레지스터로 이루어져 있으며, 디지털 비디오 라인에 공급되어 오는 4비트의 데이터를 각각 래치한다. 즉, 4개의 전류 발생 회로(52-1∼52-4)는, 디지털 비디오 라인 상의 4비트의 디지털 비디오 신호의 각 비트의 0, 1에 대응하고, 1, 2, 4, 8의 크기의 전류를 발생할지의 여부가 제어된다. 따라서, 디지털 비디오 데이터의 값에 따른 전류가 전류 발생 회로(52-1∼52-4)로부터 출력되어, 데이터 라인 DL에 공급된다. 또한, 각 열의 래치(54)에는, 수평 스캐너로부터의 제어 신호가 공급되어 있어, 해당하는 디지털 비디오 데이터가 공급되어 오는 타이밍에서 데이터를 래치한다. 이것은, 통상의 아날로그의 비디오 신호의 수평 스캐너와 마찬가지로, 비디오 데이터의 전송에 대응하는 데이터 클럭 에 의해, 수평 스캐너를 구성하는 시프트 레지스터에 H 레벨을 전송함으로써 제어 신호가 발생된다.
또한, 화소 회로(50)의 행 방향(수평 방향)을 따라 게이트 라인 GL이 배치되어 있고, 이 게이트 라인 GL은 수직 스캐너에 접속되어 있다. 수직 스캐너는, 공급되어 오는 디지털 비디오 데이터에 해당하는 게이트 라인 GL을 선택한다.
그리고, 데이터 라인 DL 및 게이트 라인 GL이 각 화소 회로(50)에 접속되어 있다. 또한, 화소 회로(50)는 전류 구동형이고, 후술하는 바와 같이 게이트 라인 GL은, Write, Erase의 2개의 개개의 라인으로 이루어져 있다.
디지털 비디오 라인에는, 화소마다의 휘도 정보가 디지털 데이터로서 시계열로 보내어져 오는 것으로서, 4비트(16계조)의 데이터이다. 또한, 비디오 신호는, 통상 RGB의 3색별의 신호이고, 이것이 RGB별 디지털 비디오 라인을 통해 병렬로 공급되어 온다. 그리고, 이들 RGB별 비디오 데이터는, RGB별에 대응하는 화소 회로(50)에 따로따로 공급된다. 예를 들면, 데이터 라인 DL을 각각 RGB 중 어느 하나에 할당해 놓고, 데이터 라인 DL에 접속되는 화소를 대응하는 데이터 라인 DL에 공급되는 색으로 발광하는 화소 회로로 하면 된다.
이러한 회로에서, 디지털 비디오 라인에 디지털 비디오 신호가 보내어져 오면 그 비디오 신호에 대응하는 수평 라인의 게이트 라인 GL이 선택되어, 대응하는 화소 회로(50)가 데이터 기입 가능하게 된다. 이 상태에서, 수평 스캐너는, 공급되어 오는 비디오 신호에 대응하는 래치(54)에 제어 신호를 보내고, 이 래치(54)에 디지털 비디오 신호를 순차적으로 취득한다.
래치(54)에 취득된 데이터의 0, 1에 의해, 대응하는 전류 발생 회로(52-1∼52-4)의 출력이 제어되어, 디지털 비디오 신호에 대응하는 전류가 데이터 라인 DL에 공급된다.
그리고, 데이터 라인 DL에 접속되어 있는 화소 회로(50)로서, 게이트 라인 GL에 의해 선택되어 있는 화소 회로(50)에 전류 데이터 신호에 의한 데이터의 기입이 행해지고, 이에 따라 그 화소 회로(50)의 유기 EL 소자가 발광한다. 또한, 전류 발생 회로(52)(52-1∼52-4)는, 거의 1수평 기간 전류 데이터를 출력하고, 이에 의해 데이터가 기입된 화소 회로는 거의 1프레임 기간 발광한다.
이와 같이, 각 데이터 라인 DL에 대응하여 전류 발생 회로(52)가 설치되어 있고, 이 전류 발생 회로(52)의 출력이 래치(54)에 의해 제어되기 때문에, 표시 장치에 공급하는 비디오 신호는 디지털 비디오 신호이어도 되며, 이 디지털 비디오 신호가 소정의 전류 데이터 신호로 변환되어, 전류 구동형의 화소 회로(50)를 구동할 수 있다.
디지털 신호는, 전송 경로에서의 신호의 열화가 적고, 또한 전류 구동형의 화소 회로(50)를 이용하기 때문에, 변동이 적은 표시를 행할 수 있다. 그러나, 전류 발생 회로에서의 출력 트랜지스터의 임계값 전압이 다르면, 디지털 데이터에 의한 구동이라고 해도, 그 출력 전류에 변동이 발생한다. 따라서, 본 실시 형태에서는, 전류 발생 회로(52)에서, 임계값 전압의 보상 회로를 내장하고 있다.
도 2에는 전류 발생 회로(52)의 일 구성예가 도시되어 있다. n채널 TFT(70)의 소스는, 접지에 접속되어 있고, 드레인은, n채널 TFT(72)의 소스에 접속되어 있 다. 그리고, 이 TFT(72)의 드레인이 데이터 라인 DL에 접속되어 있다.
또한, TFT(70)의 소스·게이트간은, 컨덴서(74)에 의해 접속되어 있고, 또한 드레인·게이트간은 다른 n채널 TFT(76)에 의해 접속되어 있다.
또한, TFT(70)의 게이트는, 컨덴서(78), n채널 TFT(80)를 통해, 전원(접지)에 접속되어 있다.
또한, 컨덴서(78)와 TFT(80)의 접속점은, n채널 TFT(82)를 통해 기준 전원(예를 들면, 접지)에 접속되어 있다.
그리고, TFT(72)의 게이트에는 AND 게이트(84)의 출력이 접속되어 있고, 이 AND 게이트(84)에는, 신호 φ1 및 래치(54)의 대응 비트의 출력이 입력되어 있다. 또한, TFT(76, 82)의 게이트에는 신호 φ2, TFT(80)의 게이트에는 리세트 신호가 공급되어 있다.
이러한 전류 발생 회로(52)의 동작에 대하여, 도 3에 기초하여 설명한다. 우선, 1수평 기간(1H)의 초기에서, φ2가 H로 되어, TFT(82)가 온한다. 이에 의해, 기준 전압이 컨덴서(78)의 일단에 공급된다.
또한, φ2의 H에 의해, TFT(76)가 온되어, TFT(70)의 드레인 게이트간이 단락된다. 따라서, TFT(70)는 다이오드로서 기능하고, 게이트·소스간 전압이 TFT(70)의 임계값 전압으로 세트된다. 이에 의해, 컨덴서(78)에 기준 전압과, 임계값 전압의 차가 유지된다.
그 후, φ2가 L로 되어, TFT(76, 82)가 오프되며, 그 상태에서 리세트 신호가 H로 되어, 전원 전압이 컨덴서(78)의 일단에 가산되며, 이에 의해 TFT(70)의 게이트 전압이 상승한다. 이에 의해, TFT(70)의 게이트 전압 Vn에 전원 전압이 가산된다. 또한, 이 때 컨덴서(74)의 충전량이 변화되기 때문에, TFT(70)의 게이트 전압 Vn의 변화는 전원 전압 그 자체로는 되지 않지만, 컨덴서(74, 78)의 용량값의 설정에 의해, 그 변화를 작게 할 수 있으며, 또한 게이트 전압의 변화는 TFT(70)에 의해 증폭되기 때문에 문제는 없다.
한편, 수평 스캐너는, 디지털 비디오 라인의 비디오 신호의 타이밍에 동기하여, 각 열의 래치(54)에 순서대로 H의 제어 신호를 공급한다. 이에 의해, 디지털 비디오 데이터가 래치(54)에 취득된다.
그리고, 이 디지털 비디오 신호의 1라인분의 기입이 종료된 경우에는, 래치(54)의 대응 비트의 신호와 φ1의 논리곱에 따라, 래치(54)에서의 데이터가 1인 경우에, TFT(72)의 게이트에의 신호가 소정 기간 H로 되어, TFT(72)가 온으로 되며, 게이트 전압 Vn에 따른 전류가 TFT(70), 데이터 라인 DL에 흐른다. 또한, 래치(54)에 기억되어 있는 데이터가 0인 경우에는, AND 게이트(84)의 출력은 L로 고정되어 있어, 전류 발생 회로(52)로부터 전류가 출력되지 않는다.
이와 같이, 본 실시 형태의 전류 발생 회로(52)에 따르면, 1H의 최초에서, TFT(70)의 게이트에 그 임계값 전압을 세트한다. 그리고, 세트된 임계값 전압에, 전원 전압을 가산하여 TFT(70)를 구동한다. 따라서, 각 단(열)의 TFT(70)의 임계값 전압에 변동이 있어도, 그 변동은 데이터 라인 DL에 공급되는 전류량에 영향을 미치지 않게 된다.
또한, TFT(80)를 통해, 기준 전압이나 전원 전압을 소정 타이밍에서 공급하면, TFT(82)를 생략할 수 있다. 또한, TFT(80)를 통해, 디지털 비디오 신호를 입력하여, AND 게이트(84)를 생략하고, TFT(72)의 게이트에 φ1을 입력해도 된다. 또한, TFT(76)를 온할 때에, 정전류원이나 정전압원 등으로부터 TFT(70)에 대하여 초기 전류를 흘리도록 구성함으로써, TFT(70)의 게이트 전압의 설정을 보다 확실하게 할 수 있다. 또한, 상술한 예에서는, n채널 TFT를 이용하였지만, 신호의 극성을 변경하는 것 등에 의해, 모두 p채널 TFT를 이용하여 구성하는 것도 용이하다.
도 4는 전류 발생 회로(52)의 다른 구성예를 도시하는 도면이다. n채널의 TFT(20)의 드레인에는 리세트 전압이 공급되어 있다. 이 TFT(20)의 게이트에는 리세트 신호가 공급되며, 소스는 n채널의 출력 TFT(22)의 게이트에 접속되어 있다. 또한, TFT(20)의 소스가 접속되어 있는 출력 TFT(22)의 게이트에는, 컨덴서(24)의 일단이 접속되며, 이 컨덴서(24)의 타단은 펄스 구동 전압 φ1에 접속되어 있다.
출력 TFT(22)의 소스는, 접지에 접속되고, 드레인은, n채널 TFT(26)를 통해 데이터 라인 DL에 접속되어 있다.
그리고, 출력 TFT(22)의 게이트에는, 게이트단이 소정의 기준 전압에 접속된 n채널의 MOS형 용량 소자(28)의 일단이 접속되어 있다. 여기서, 이 MOS형 용량 소자(28)는, 통상의 TFT와 마찬가지로, 소스, 채널 및 드레인 영역을 갖고 있지만, 소스 또는 드레인의 한쪽 전극과, 게이트 전극을 소정의 부위에 접속하고, 단순히 게이트 용량으로서 이용하는 것이다.
또한, MOS형 용량 소자(28)는, 채널 영역과 1개의 불순물 영역 전극을 갖고, 그 불순물 영역에 대응한 전극과 게이트 전극을 소정 부위에 접속한 것이어도 된 다. 또한, MOS형 용량 소자(28)로서는, MOS 트랜지스터, MIS 트랜지스터나, TFT 타입 등이 있다.
이러한 전류 발생 회로(52)의 동작에 대하여, 도 5에 기초하여 설명한다. 신호 φ1이 소정의 펄스 폭에서 L로 되며, 그 상태에서, 리세트 신호가 H로 된다. 리세트 신호의 H에 의한 TFT(20)의 온에 의해, TFT(22)의 게이트에 리세트 전압이 세트된다. 이 때, 리세트 전압은, MOS 용량 소자(28)의 게이트에 입력되어 있는 기준 전압보다 MOS 용량 소자(28)의 임계값 전압 Vth분 이상 낮은 전압으로 설정되어 있어, MOS형 용량 소자(28)는 온으로 되어 있다. 그 후 신호 φ1을 H로 하였을 때에, TFT(22)의 게이트 전압은, 후술하는 임계값 전압을 보정한 전압으로 세트되며, 저장용 컨덴서(24)에 의해 유지된다.
이에 의해, 이 컨덴서(24)에 유지된 전압에 따라, 출력 TFT(22)가 동작하여 대응하는 전류가 데이터 라인 DL에 흐르는 것으로 한다.
한편, 디지털 비디오 라인으로부터의 비디오 신호는 순차적으로 래치(54)에 래치된다. 그리고, 1수평 라인분의 데이터가 래치(54)에 래치된 후에, 래치 출력의 타이밍 신호가 H로 되며, 이것이 AND 게이트(30)에 공급된다. 이에 의해, 래치(54)의 출력이 TFT(26)에 공급되며, 데이터가 1인 경우에 TFT(26)가 온되어, 출력 TFT(22)로부터 임계값 전압이 보상된 전류가 데이터 라인 DL로 출력된다.
그리고, 각 열의 전류 발생 회로(52)로부터, 1라인분의 데이터 전류의 출력이 행해져, 이것이 순차적으로 반복된다.
여기서, 출력 TFT(22)는, 전원(접지)과 게이트 전압의 차, 즉 Vgs가 그 TFT 의 특성에 의해 정해지는 임계값 전압 Vth보다 커졌을 때에 전류를 흘리기 시작하고, 전류량은, 게이트 전압과, 임계값 전압의 차에 의해 결정된다.
본 실시 형태에서는, 출력 TFT(22)의 게이트에 MOS형 용량 소자(28)를 접속하고, 또한 컨덴서(24)의 타단을 펄스 구동 전압 φ1에 접속하며, 이에 의해 각 전류 발생 회로(52)에서의 출력 TFT(22)의 임계값 전압의 변동을 보상한다.
여기서, MOS형 용량 소자(28)는, 출력 TFT(22)에 인접하여 형성되어 있으며, 출력 TFT(22)와 동일한 공정으로 작성된다. 따라서, 출력 TFT(22)와, MOS형 용량 소자(28)는, 불순물 농도 등도 거의 동일하여, 임계값 전압도 동일한 것으로 된다. 그리고, 컨덴서(24)의 타단이 접속되는 펄스 구동 전압 φ1은, L로부터 H로 변화되었을 때에, MOS형 용량 소자(28)의 채널 영역이 온 상태로부터 오프 상태로 변화되도록 설정되어 있다. 또한, 이 예에서는 리세트 전압의 기입이 종료된 후에, MOS형 용량 소자(28)의 채널 영역을 온 상태로부터 오프 상태로 변화시키기 위해, 컨덴서(24)의 타단의 펄스 구동 전압 φ1을 변화시켰지만, φ1을 정전압으로 하여 기준 전압을 H로부터 L로 변화시켜도 되고, 또한 펄스 구동 전압 φ1을 L로부터 H, 기준 전압을 H로부터 L로 동시에 변화시켜도 된다. 그 때는 펄스 폭, 소자 사이즈를 조정함으로써 마찬가지의 효과가 얻어진다.
이하에서는, 도 6 내지 10을 참조하여 발명의 제2 실시 형태에 대하여 설명한다.
<제2 실시 형태>
도 6은 제2 실시 형태의 전체 구성을 도시하는 도면으로서, 전류 구동형의 화소 회로(50)가 매트릭스 형상으로 배치되어, 표시 영역을 구성하고 있다. 이 화소 회로(50)는, 후술하는 바와 같이 유기 EL 소자 및 그 구동을 제어하는 TFT를 포함하고 있으며, 유리 기판 상에 퇴적 형성되어 있다.
그리고, 기판의 주변 부분에는, 전류 구동형의 화소 회로(50)를 구동하기 위한 수평 스캐너(60) 및 수직 스캐너(도시 생략)가 배치되어 있다. 이들 스캐너는, 기본적으로 화소 회로의 TFT 등과 동일한 프로세스에 의해 동일 기판 상에 형성된다.
화소 회로(50)의 열 방향(수직 방향)을 따라 데이터 라인 DL이 배치되어 있고, 각 데이터 라인은, 전압 전류 변환 회로(62)를 통해, 비디오 신호 라인 VL에 접속되어 있다. 그리고, 이 전압 전류 변환 회로(62)에는, 수평 스캐너(60)로부터의 제어 신호가 공급되도록 되어 있다. 또한, 화소 회로(50)의 행 방향(수평 방향)을 따라 게이트 라인 GL이 배치되어 있고, 이 게이트 라인 GL은 수직 스캐너에 접속되어 있다. 그리고, 데이터 라인 DL 및 게이트 라인 GL이 각 화소 회로(50)에 접속되어 있다. 또한, 화소 회로(50)는 전류 구동형이고, 후술하는 바와 같이 게이트 라인 GL은, Write, Erase의 2개의 각각의 라인으로 이루어져 있다.
비디오 신호 라인 VL에는, 통상의 비디오 신호, 즉 화소마다의 휘도 정보가 시계열로 보내어져 오는 것으로, 휘도에 따라 전압값이 변화되는 것이 공급되어 온다. 또한, 비디오 신호는, 통상 RGB의 3색별 신호이고, 이것이 RGB별에 대응하는 화소 회로(50)에 따로따로 공급된다. 예를 들면, 데이터 라인 DL의 1개씩을 RGB 중 어느 하나에 할당해 놓고, 데이터 라인 DL에 접속되는 화소를 대응하는 데이터 라인 DL에 공급되는 색으로 발광하는 화소 회로로 하면 된다.
이러한 회로에서, 비디오 신호 라인 VL에 비디오 신호가 보내어져 오면 그 비디오 신호에 대응하는 수평 라인의 게이트 라인 GL이 선택되어, 대응하는 화소 회로(50)가 데이터 기입 가능하게 된다. 이 상태에서, 수평 스캐너(60)는, 공급되어 오는 비디오 신호에 대응하는 데이터 라인 DL에 접속되어 있는 전압 전류 변환 회로(62)에 제어 신호를 보내고, 이 전압 전류 변환 회로(62)에 의해, 전압 신호인 비디오 신호를 전류 신호로 변환하여, 데이터 라인 DL에 순차적으로 공급한다. 즉, 수평 스캐너(60)는, 비디오 신호의 화소마다의 휘도 데이터에 대응하는 도트 클럭에 기초하여 어느 하나의 전압 전류 변환 회로(62)에 제어 신호를 보내고, 그 때 공급되어 오는 전압 비디오 신호를 전류 데이터 신호로 변환하여, 데이터 라인 DL에 공급한다. 따라서, 그 데이터 라인 DL에 접속되어 있는 화소 회로(50)로서, 게이트 라인 GL에 의해 선택되어 있는 화소 회로(50)에 전류 데이터 신호에 의한 데이터의 기입이 행해지고, 이에 따라 그 화소 회로(50)의 유기 EL 소자가 발광한다. 또한, 전압 전류 변환 회로(62)는, 거의 1수평 기간 전류 데이터 신호를 출력하고, 이에 의해 데이터가 기입된 화소 회로는 거의 1프레임 기간 발광한다.
이와 같이, 각 데이터 라인 DL에 대응하여 전압 전류 변환 회로(62)가 설치되어 있기 때문에, 표시 장치에 공급하는 비디오 신호는 통상의 전압 비디오 신호이어도 되고, 이 비디오 신호가 전류 데이터 신호로 변환되어, 전류 구동형의 화소 회로(50)를 구동할 수 있다.
도 7에는, 전압 전류 변환 회로(62)의 일 구성예가 도시되어 있다. n채널 TFT(70)의 소스는, 전원 Vss에 접속되어 있고, 드레인은, n채널 TFT(72)의 소스에 접속되어 있다. 그리고, 이 TFT(72)의 드레인이 데이터 라인 DL에 접속되어 있다.
또한, TFT(70)의 소스·게이트간은, 컨덴서(74)에 의해 접속되어 있고, 또한 드레인·게이트간은 다른 n채널 TFT(76)에 의해 접속되어 있다.
또한, TFT(70)의 게이트는, 컨덴서(78), n채널 TFT(80)를 통해, 전압 비디오 신호를 공급하는 비디오 신호 라인 VL에 접속되어 있다.
또한, 컨덴서(78)의 접속점은, n채널 TFT(82)를 통해 기준 전압의 전원(비디오 신호의 0의 전압 또는 그 이상의 소정의 전압)에 접속되어 있다.
그리고, TFT(72)의 게이트에는 신호 φ1, TFT(76, 82)의 게이트에는 신호 φ2, TFT(80)의 게이트에는, 수평 스캐너(60)로부터의 선택 신호가 공급되어 있다.
이러한 전류 변환 회로(62)의 동작에 대하여, 도 3에 기초하여 설명한다. 우선, 1수평 기간(1H)의 초기에서, φ2가 H로 되어, TFT(82)가 온한다. 이에 의해, 기준 전압이 컨덴서(78)의 일단에 공급된다.
또한, φ2의 H에 의해, TFT(76)가 온되어, TFT(70)의 드레인 게이트간이 단락된다. 따라서, TFT(70)는 다이오드로서 기능하고, 게이트·소스간 전압이 TFT(70)의 임계값 전압으로 세트된다. 이에 의해, 컨덴서(78)에 기준 전압과, 임계값 전압의 차가 유지된다.
다음으로, φ2가 L로 되어, TFT(76, 82)가 오프되며, 그 상태에서, 수평 스캐너(60)는, 비디오 신호 라인의 비디오 신호(표시 신호)의 타이밍에 동기하여, 각 열의 전압 전류 변환 회로(62)에 순서대로 H의 제어 신호를 공급한다. 이에 의해, 컨덴서(78)의 일단에는, 표시 신호 전압이 가산되며, 이에 따라 TFT(70)의 게이트 전압이 상승한다. 이 예에서는, n단째의 화소 회로를 나타내고 있고, 따라서 n단째의 스캐너로부터의 신호에 의해, 그 때의 표시 전압이 각 단의 컨덴서(78)에 순차적으로 공급된다. 이에 의해, TFT(70)의 게이트 전압 Vn에 표시 전압이 가산된다. 또한, 이 때 컨덴서(74)의 충전량이 변화되기 때문에, TFT(70)의 게이트 전압 Vn의 변화는 표시 전압 그 자체로는 되지 않지만, 컨덴서(74, 78)의 용량값의 설정에 의해, 그 변화를 작게 할 수 있고, 또한 게이트 전압의 변화는 TFT(70)에 의해 증폭되기 때문에 문제는 없다.
그리고, 이 표시 전압(데이터 전압)의 1라인분의 기입이 종료된 경우에는, φ1이 소정 기간 H로 되어, TFT(72)가 온으로 되며, 게이트 전압 Vn에 따른 전류가 TFT(70), 데이터 라인 DL에 흐른다.
이와 같이, 본 실시 형태의 전압 전류 변환 회로(62)에 따르면, 1H의 최초에서, TFT(70)의 게이트에 그 임계값 전압을 세트한다. 그리고, 세트된 임계값 전압에, 표시 전압을 가산하여 TFT(70)를 구동한다. 따라서, 각 단(열)의 TFT(70)의 임계값 전압에 변동이 있어도, 그 변동은 데이터 라인 DL에 공급되는 전류량에 영향을 미치지 않게 된다.
또한, 기준 전압을 비디오 신호 라인 VL에 세트해 놓고, TFT(80)를 온함으로써, 컨덴서(78)의 일단에 기준 전압을 세트하면, TFT(82)를 생략할 수 있다. 또한, TFT(76)를 온할 때에, 정전류원이나 정전압원 등으로부터 TFT(70)에 대하여 초기 전류를 흘리도록 구성함으로써, TFT(70)의 게이트 전압의 설정을 보다 확실하게 할 수 있다. 또한, 상술한 예에서는, n채널 TFT를 이용하였지만, 신호의 극성을 변경하는 것 등에 의해, 모두 p채널 TFT를 이용하여 구성하는 것도 용이하다.
도 9는 전압 전류 변환 회로(62)의 다른 구성예를 도시하는 도면이다. 비디오 신호 라인 VL에는, n채널의 TFT(20)의 드레인이 접속되어 있다. 이 TFT(20)의 게이트에는 n단째의 스캐너로부터의 제어 신호가 공급되고, 소스는 n채널의 출력 TFT(22)의 게이트에 접속되어 있다. 또한, TFT(20)의 소스가 접속되어 있는 출력 TFT(22)의 게이트에는, 컨덴서(24)의 일단이 접속되고, 이 컨덴서(24)의 타단은 펄스 구동 라인 φ3에 접속되어 있다.
출력 TFT(22)의 소스는, 수직 방향으로 연장되는 EL 전원 라인에 접속되고, 드레인은 데이터 라인 DL에 접속되어 있다.
그리고, 출력 TFT(22)의 게이트에는, 게이트단이 소정 전위의 기준 전원 라인의 전압으로 설정된 n채널의 MOS형 용량 소자(28)의 일단이 접속되어 있다. 여기서, 이 MOS형 용량 소자(28)는, 통상의 TFT와 마찬가지로, 소스, 채널 및 드레인 영역을 갖고 있지만, 소스 또는 드레인의 한쪽의 전극과, 게이트 전극을 소정의 부위에 접속하고, 단순히 게이트 용량으로서 이용하는 것이다.
또한, MOS형 용량 소자(28)는, 채널 영역과 1개의 불순물 영역 전극을 갖고, 그 불순물 영역에 대응한 전극과 게이트 전극을 소정 부위에 접속한 것이어도 된다. 또한, MOS형 용량 소자(28)로서는, MOS 트랜지스터, MIS 트랜지스터나, TFT 타입 등이 있다.
이러한 전압 전류 변환 회로(62)는, 비디오 신호 라인 VL로 보내어져 오는 1 라인분의 비디오 신호 중으로부터 대응하는 화소의 표시 신호가 보내어져 온 단계에서 스캐너(60)로부터의 선택 신호가 H로 되어, TFT(20)가 온 상태로 된다. 이 때문에, 그 때의 비디오 신호의 표시 전압은 컨덴서(24)에 공급 유지되며, 선택 신호가 L로 되어, TFT(20)가 오프로 되어도 출력 TFT(22)의 게이트 전압이 유지된다.
그리고, 이 컨덴서(24)에 유지된 전압에 따라, 출력 TFT(22)가 동작하여 대응하는 EL 전원이 데이터 라인 DL에 흐른다.
그리고, 각 열의 전압 전류 변환 회로(62)가 순차적으로 비디오 신호를 취득하고, 1라인분의 데이터 전류의 출력이 행해지며, 이것이 순차적으로 반복된다.
여기서, 출력 TFT(22)는, 전원 Vss와 게이트 전압의 차, 즉 Vgs가 그 TFT의 특성에 의해 정해지는 임계값 전압 Vth보다 커졌을 때에 전류를 흘리기 시작하고, 전류량은, 게이트 전압과, 임계값 전압의 차에 의해 결정된다.
본 실시 형태에서는, 출력 TFT(22)의 게이트에 MOS형 용량 소자(28)를 접속하고, 또한 컨덴서(24)의 타단을 펄스 구동 라인 φ3에 접속하며, 이에 의해 각 전압 전류 변환 회로(62)에서의 출력 TFT(22)의 임계값 전압의 변동을 보상한다.
우선, 펄스 구동 라인 φ3은, TFT(20)가 온하여 데이터 전압이 기입되어 있을 때에는 L 레벨에 있고, 기준 전원 라인 φ4는 H 레벨에 있다. 그리고, 데이터 전압의 기입(컨덴서(24)에의 충전)이 종료하여, TFT(20)가 오프 상태로 된 후, 펄스 구동 라인 φ3을 H 레벨로 한다. 이에 의해, 출력 TFT(22)의 게이트 전압으로서, 임계값 전압분이 가산된 신호 전압이 발생한다. 혹은 φ3을 H 레벨로 함과 동시에, 기준 전압 φ4를 L 레벨로 변화시킴으로써, 출력 TFT(22)가 적절한 전류 출력을 내도록 조정할 수 있다.
한편, MOS형 용량 소자(28)는, 출력 TFT(22)에 인접하여 형성되어 있고, 출력 TFT(22)와 동일한 공정으로 작성된다. 따라서, 출력 TFT(22)와, MOS형 용량 소자(28)는, 불순물 농도 등도 거의 동일하여, 임계값 전압도 동일한 것으로 된다. 그리고, MOS형 용량 소자(28)의 게이트가 접속되는 기준 전압 φ4는, 상술한 펄스 구동 라인의 전압이 L로부터 H로 변화되었을 때에, MOS형 용량 소자(28)의 채널 영역이 온 상태로부터 오프 상태로 변화되도록 설정되어 있다. 데이터 전압의 기입이 종료된 후에, MOS형 용량 소자(28)의 채널 영역을 온 상태로부터 오프 상태로 변화시키기 위해, 펄스 구동 전압 φ3을 정전압으로 하여 기준 전압 φ4를 H로부터 L로 동시에 변화시켜서도 되고, 또한 펄스 구동 전압 φ3을 L로부터 H, 기준 전압 φ4를 H로부터 L로 동시에 변화시켜도 된다. 그 때에는 펄스 폭, 소자 사이즈를 조정함으로써 마찬가지의 효과가 얻어진다.
도 10에는, φ3을 펄스 입력, φ4를 정전위로 하여 예를 나타낸다. φ4의 전압을, 비디오 신호로서 입력되는 전압보다 높은 전압으로 하고, φ3이 L 레벨일 때에, 수평 스캐너(60)에 의해, 각 열의 전압 전류 변환 회로(62)에 순차적으로 H로 되는 제어 신호가 보내어지고, 그 때에 비디오 신호 라인 VL의 표시 전압이 출력 TFT(22)의 게이트에 충전된다. 이 때의 출력 TFT(22)의 게이트 전압은, TFT(22)가 온하기까지의 전압에 이르지 않도록 설정한다.
그리고, φ3을 L 레벨로부터 H 레벨로 변화시킴으로써, TFT(22)의 게이트 전압이 상승한다. 이 때, MOS형 용량 소자(28)의 온 오프 상태가 변화되고, 이에 의해 TFT(22)의 임계값 전압의 변동을 보상할 수 있다.
이하에서는, 도 11 및 12를 참조하여, 제1 실시 형태의 전류 발생 회로(52) 및 제2 실시 형태의 전압 전류 변환 회로(62)의 동작에 대하여 설명한다.
도 11에 도시한 바와 같이, 펄스 구동 라인의 펄스 구동 전압은, L 레벨로부터 H 레벨로 변화된다. 이에 의해 출력 TFT(22)의 게이트 전압이 펄스 구동 전압에 따라 상승한다. 이 때, 이 게이트 전압이 MOS형 용량 소자(28)의 임계값 전압까지 상승하였을 때에 MOS형 용량 소자(28)가 온 상태로부터 오프 상태로 변화된다. 이에 의해, MOS형 용량 소자(28)는, 그 용량이 작아진다. 이에 의해, 컨덴서(24)를 통해 입력되는 펄스 구동 전압의 변화의 영향이 커져, 게이트 전압의 상승의 기울기가 커진다. 즉, 펄스 구동 전압의 변화에 따라 게이트 전위가 변화되지만, MOS형 용량 소자(28)의 용량값이 온 상태 시에는 크고, 오프 상태 시에 작아져, 용량이 큰 상태로부터 작은 상태로 전환될 때에 게이트 전위의 변화의 기울기가 커진다.
따라서, MOS형 용량 소자(28)의 온 상태로부터 오프 상태로 전환하는 전환 전압이 도 11에서의 「전환 전압 A」이었던 경우에는, 게이트 전압은 도면에서 실선으로 나타낸 바와 같이 변화되어, 전환 전압 A에 이를 때까지 제1 기울기로 변화되고, 그 후 제2 기울기로 변화되어, 펄스 구동 전압이 H 레벨로 되었을 때에는, 보정 전압 A로 게이트 전압이 설정된다. 여기서, MOS형 용량 소자(28)의 온 오프하는 전환 전압은, 기준 전압과의 차에 의해 결정되기 때문에, 전환 전압 A, B는, 기준 전압에 MOS형 용량 소자(28)의 임계값 전압 Vth의 절대값을 감산한 전압(기준 전압-｜Vth｜)이다.
한편, MOS형 용량 소자(28)의 임계값 전압이 「전환 전압 A」보다 높은 「전환 전압 B」이었던 경우에는, 게이트 전압은 도면에서 파선으로 나타낸 바와 같이 변화되어, 전환 전압 B에 이를 때까지 제1 기울기로 변화되고, 그 후 제2 기울기로 변화되며, 펄스 구동 전압이 H 레벨로 되었을 때에는, 보정 전압 B에 게이트 전압이 설정된다. 즉, 동일한 데이터 전압이 공급되어도, 펄스 구동에 의해 설정되는 게이트 전압은, 임계값 전압의 절대값이 작을 수록 낮게 설정되게 된다.
상술한 바와 같이, 출력 TFT(22)의 임계값 전압은, MOS형 용량 소자(28)의 임계값 전압과 동일하다. 따라서, 출력 TFT(22)의 임계값 전압이 「임계값 전압1」이면, 게이트 전압은 임계값 전압1 보정 전압, 「임계값 전압2」이면, 게이트 전압은 임계값 전압2 보정 전압으로 설정되며, 이 예에서는, 임계값 전압과 게이트 전압의 차는 거의 동일하게 되어 있다. 즉, MOS형 용량 소자(28)의 사이즈, 기준 전압값, 출력 TFT(22)의 사이즈, 컨덴서(24)의 용량값 등의 설정에 의해, 리세트 전압(또는 데이터 전압)이 일정하면, 출력 TFT(22)의 임계값 전압이 달라도, 임계값 전압과 게이트 전압의 차를 일정하게 하는 것이 가능하여, 임계값 전압의 변동의 영향을 배제할 수 있다.
여기서, 이러한 보상을 행하기 위해서는, 제1 기울기에 비해 제2 기울기가 2배로 되도록, 조건을 설정한다. 이에 대하여 도 12에 기초하여 설명한다. 상기한 도면에 도시한 바와 같이, MOS형 용량 소자(28)가 온 상태인 것으로 한 경우에는, 그 용량값이 오프 시에 비해 크기 때문에, 게이트 전압의 변화는 펄스 구동 전압의 변화에 의한 영향이 억제되어, 기울기가 작아진다. 한편, MOS 용량 소자(28)가 오프 상태인 경우에는 용량값이 작아, 펄스 구동 전압의 변화에 의한 영향이 크기 때문에 기울기가 크다. 그 기울기가 2배로 되는 조건으로 설정되어 있기 때문에, 펄스 구동 전압이 H 레벨로 되었을 때의 게이트 전압의 상승분은, MOS형 용량 소자(28)가 오프 상태일 때가 온 상태일 때의 2배로 된다.
그리고, 실제로는, 도 12에 도시한 바와 같이, 출력 TFT의 전환 전압이 A이었던 경우에, 전환 전압 A까지는, 제1 기울기로 게이트 전압이 상승하고, 그 후 2배의 크기의 제2 기울기로 게이트 전압이 상승한다. 전환 전압이 B이었던 경우에는, 전환 전압 B까지 게이트 전압이 제1 기울기로 상승하기 때문에, 이 게이트 전압이 전환 전압 B로 된 경우에서의 게이트 전압의 차인 α가 보정 전압 A와 B의 차로 된다. 그리고, 제1 기울기에 비해 제2 기울기가 2배임으로써, α는, 전환 전압 A, B의 차와 같게 된다. 따라서, 전환 전압의 차와, 보정 전압의 차가 동일하게 되어, 전환 전압(즉, 임계값 전압)의 변동의 영향을 보상할 수 있다.
또한, 도면에 도시한 바와 같이, 리세트 전압의 기입 전압인 샘플링 전압이 변화된 경우에도, 전환 전압 차와, 보정 전압 차가 같아지는 것에는 변함이 없어, 항상 임계값 전압의 변동을 보상할 수 있다. 그 때, 샘플링 전압 자체의 전위차는 보상 동작 후에는 2배로 증폭된다.
이와 같이, 이 실시 형태에 따르면, 펄스 구동 전압의 전압 변동에 의해, 출력 TFT(22)가 오프로부터 온으로 됨과 함께, MOS형 용량 소자의 온 오프 상태가 전환되어, 그 용량값이 변화된다. 그리고, MOS형 용량 소자의 임계값 변화에 따라 구동 트랜지스터의 게이트 전압이 어떤 전압으로 MOS형 용량 소자의 온 오프가 전환될지가 변화된다. 즉, 펄스 구동 전압의 변화에 따른 구동 트랜지스터의 게이트 전압의 변화는, MOS형 용량 소자의 용량값에 의하기 때문에, MOS형 용량 소자의 임계값 변동에 따라, 게이트 전압이 변동되게 된다. 따라서, 구동 트랜지스터의 임계값 변동을 상쇄하도록 구동 트랜지스터의 게이트 전압이 변화되도록, MOS형 용량 소자나 컨덴서 등을 설계함으로써, 구동 트랜지스터의 임계값 변동의 데이터 전류에의 영향을 감소시킬 수 있다.
또한, 이 실시 형태에서는, 각 TFT를 p채널로 할 수도 있다.
여기서, 전류 구동형의 화소 회로(50)의 일 구성예에 대하여, 도 13에 기초하여 설명한다. 이와 같이, 게이트 라인 Write에 게이트가 접속된 p채널 TFT(선택 TFT)(3)의 일단이 전류원 CS(전류 발생 회로(52)/전압 전류 변환 회로(62)에 대응함)로부터의 데이터 전류 Iw를 흘리는 데이터 라인 Data에 접속되고, 타단은 p채널 TFT(1) 및 p채널 TFT(구동 TFT)(4)의 일단에 접속되어 있다. TFT(1)는, 타단이 전원 라인 PVDD에 접속되고, 게이트가 유기 EL 소자 OLED 구동용의 p채널 TFT(2)의 게이트에 접속되어 있다. 또한, TFT(4)는, 타단이 TFT(1) 및 TFT(2)의 게이트에 접속되어 있고, 이 TFT(1) 및 TFT(2)의 게이트는, 보조 용량 C를 통해, 전원 라인 PVDD에 접속되어 있다. 그리고, TFT(4)의 게이트는 게이트 라인 Erase에 접속되어 있다.
이 구성에서는, Write를 L로 하여 TFT(3)를 온함과 함께, Erase를 L로 하여 TFT(4)를 온한다. 그리고, 데이터 라인 Data에 데이터 전류 Iw를 흘린다. 이에 의해, TFT(1)는 그 게이트 소스간이 단락되어, 전류 Iw가 TFT(1), TFT(3)에 흐른다. 따라서, 이 전류 Iw가 전압으로 변환되어, 그 전압이 TFT(1, 2)의 게이트에 설정된다. 그리고, TFT(3, 4)가 오프된 후에는, TFT(2)의 게이트 전압은 보조 용량 C에 의해 유지되기 때문에, 그 후에도 전류 Iw에 대응한 전류가 TFT(2)에 흐르고, 이 전류에 의해 유기 EL(OLED)이 발광한다. 그리고, Erase를 L로 함으로써, TFT(4)가 온하여, TFT(1)의 게이트 전압이 상승하고, 보조 용량 C가 방전되어 데이터가 소거되며, TFT(1), TFT(2)가 오프한다.
이 회로에 따르면, TFT(1)에 전류가 흐름으로써, 이 TFT(1)와 전류 미러를 구성하는 TFT(2)에도 대응하는 전류가 흐른다. 그리고, 이 상태에서 TFT(1, 2)의 게이트 전압이 결정되며, 그 전압이 보조 용량 C에 유지되고, 그 전압에 따라 TFT(2)의 전류량이 결정된다.
또한, 전류 구동형의 화소 회로에 대해서는, 도 13의 것 외에 다양한 형식의 것이 제안되어 있으며, 그 중 어느 것이라도 채용 가능하다.
이상 설명한 바와 같이, 본 발명에 따르면, 보상 회로를 설치함으로써, 전류 발생 회로의 출력 트랜지스터의 임계값 전압이 변화되어도 출력하는 전류 신호가 부정확하게 되는 것을 방지할 수 있다. 그리고, 표시 장치는, 외부로부터 디지털 비디오 신호를 받아들이는 것만으로 되어, 이것을 이용하여, 전류 구동형 화소 회로에 의한 정확한 표시를 행할 수 있다.
또한, 본 발명에 따르면, 보상 회로를 설치함으로써, 전류 변환 회로의 임계 값 전압이 소정의 것이 아니어도 출력하는 전류 신호가 부정확하게 되는 것을 방지할 수 있다. 또한, 표시 장치는, 외부로부터 통상의 전압 신호의 비디오 신호를 받아들이는 것만으로도 되어, 통상의 비디오 신호를 이용하여, 전류 구동형 화소 회로에 의한 표시를 행할 수 있다.

Claims (10)

  1. 전류 비디오 신호를 이용하여 표시를 행하는 표시 장치로서,
    전압 비디오 신호를 전류 비디오 신호로 변환하는 전압 전류 변환 회로와,
    상기 전압 전류 변환 회로로부터 출력된 상기 전류 비디오 신호를 받아들여 표시를 행하는 전류 구동형 화소 회로
    를 포함하고, 상기 전압 전류 변환 회로는,
    상기 전압 비디오 신호를 게이트에 입력받아, 대응하는 드레인 전류를 공급하는 출력 트랜지스터와,
    상기 출력 트랜지스터의 임계 전압의 변동을 보상하기 위한 보상 회로를 포함하는 표시 장치.
  2. 제1항에 있어서, 상기 전압 비디오 신호는 그 전압이 루미넌스 톤(luminance tone)을 나타내는 아날로그 신호인 표시 장치.
  3. 제2항에 있어서,
    상기 보상 회로는,
    상기 출력 트랜지스터의 드레인 및 게이트간을 단락하는 단락 트랜지스터와,
    상기 출력 트랜지스터의 게이트에 일단이 접속되며, 타단에 수신되는 상기 전압 비디오 신호에 따라, 상기 출력 트랜지스터의 게이트 전압을 시프트시키는 입력 컨덴서와,
    상기 출력 트랜지스터의 게이트에 일단이 접속되고 타단이 소정의 전원에 접속되며, 상기 출력 트랜지스터의 게이트 전압을 유지하는 저장용 컨덴서
    를 포함하고,
    상기 단락 트랜지스터를 온한 상태에서, 상기 출력 트랜지스터에 전류를 공급함으로써, 상기 출력 트랜지스터의 게이트에 임계 전압을 세트하고,
    그 후 상기 입력 컨덴서를 통해 상기 전압 비디오 신호를 상기 출력 트랜지스터의 게이트에 인가함으로써, 상기 출력 트랜지스터의 임계 전압에 상기 전압 비디오 신호를 가산한 전압을 상기 출력 트랜지스터의 게이트에 세트하여, 이 전압에 의해 상기 출력 트랜지스터를 구동하는 표시 장치.
  4. 제2항에 있어서,
    상기 보상 회로는,
    상기 출력 트랜지스터의 게이트에 공급되는 데이터 전압을 일단에 받아 유지하는 저장용 컨덴서와,
    상기 저장용 컨덴서의 타단에 접속되며, 소정의 전압 또는 펄스 형상 신호가 수신되는 제1 제어 신호선과,
    상기 출력 트랜지스터의 게이트에 일단이 접속되며, 타단은 소정의 전압 또는 펄스 형상 신호가 수신되는 제2 제어 신호선에 접속되는 MOS형 용량 소자
    를 포함하고,
    상기 제1 또는 제2 제어 신호선의 전압 변동에 의해 상기 MOS형 용량 소자의 온/오프 상태를 변화시켜 상기 MOS형 용량 소자의 용량을 변화시키는 표시 장치.
  5. 제2항에 있어서,
    상기 화소 회로는 매트릭스 배치되어 있고, 상기 출력 트랜지스터 및 보상 회로는 매트릭스 배치된 상기 화소 회로의 각 열에 대응하여 설치되며, 이들 회로는 1개의 기판 상에 집적되어 있는 표시 장치.
  6. 전류 비디오 신호를 이용하여 표시를 행하는 표시 장치로서,
    전압 비디오 신호를 전류 비디오 신호로 변환하는 전압 전류 변환 회로와,
    상기 전압 전류 변환 회로로부터 출력된 상기 전류 비디오 신호를 받아들여 표시를 행하는 전류 구동형 화소 회로
    를 포함하고,
    상기 전압 비디오 신호는 복수의 비트를 포함하는 디지털 데이터이며,
    상기 전압 전류 변환 회로는,
    제각기 상기 복수의 비트 디지털 데이터 중 하나를 게이트에 입력받아, 대응하는 드레인 전류를 공급하는 복수의 출력 트랜지스터와,
    제각기 상기 복수의 출력 트랜지스터의 임계 전압의 변동을 보상하기 위한 복수의 보상 회로를 포함하며,
    상기 전압 전류 변환 회로는 상기 복수의 출력 트랜지스터에서 발생된 출력 전류의 합계량의 상기 전류 비디오 신호를 상기 전류형 구동 화소 회로에 공급하는 표시 장치.
  7. 제6항에 있어서,
    상기 전압 전류 변환 회로는 공급된 상기 디지털 데이터를 저장하고, 0, 1의 복수의 비트를 비트마다 포함하는 저장부를 더 포함하고,
    각 비트의 0, 1을 나타내며 상기 저장부에 저장된 상기 디지털 데이터를 대응하는 출력 트랜지스터의 게이트에 공급하는 표시 장치.
  8. 제7항에 있어서,
    상기 보상 회로는,
    상기 출력 트랜지스터의 드레인 및 게이트간을 단락하는 단락 트랜지스터와,
    상기 출력 트랜지스터의 게이트에 일단이 접속되며, 타단에 수신되는 상기 전압 신호에 따라, 상기 출력 트랜지스터의 게이트 전압을 시프트시키는 입력 컨덴서와,
    상기 출력 트랜지스터의 게이트에 일단이 접속되고 타단이 소정 전원에 접속되며, 상기 출력 트랜지스터의 게이트 전압을 유지하는 저장용 컨덴서
    를 포함하고,
    상기 단락 트랜지스터를 온한 상태에서, 상기 출력 트랜지스터에 전류를 공급함으로써, 상기 출력 트랜지스터의 게이트에 임계 전압을 세트하고,
    그 후 상기 입력 컨덴서를 통해 상기 전압 비디오 신호를 상기 출력 트랜지스터의 게이트에 인가함으로써, 상기 출력 트랜지스터의 임계 전압에 상기 전압 비디오 신호를 가산한 전압을 상기 출력 트랜지스터의 게이트에 세트하여, 이 전압에 의해 상기 출력 트랜지스터를 구동하는 표시 장치.
  9. 제7항에 있어서,
    상기 보상 회로는,
    상기 출력 트랜지스터의 게이트에 공급되는 데이터 전압을 일단에 받아 유지하는 저장용 컨덴서와,
    상기 저장용 컨덴서의 타단에 접속되며, 소정의 전압 또는 펄스 형상 신호를 수신하는 제1 제어 신호선과,
    상기 출력 트랜지스터의 게이트에 일단이 접속되며, 타단은 소정의 전압 또는 펄스 형상 신호가 수신되는 제2 제어 신호선에 접속되는 MOS형 용량 소자
    를 포함하고,
    상기 제1 또는 제2 제어 신호선의 전압 변동에 의해 상기 MOS형 용량 소자의 온 오프 상태를 변화시켜 상기 MOS형 용량 소자의 용량을 변화시키는 표시 장치.
  10. 제7항에 있어서,
    상기 화소 회로는 매트릭스 배치되어 있고, 상기 출력 트랜지스터 및 보상 회로는 매트릭스 배치된 상기 화소 회로의 각 열에 대응하여 설치되며, 이들 회로는 1개의 기판 상에 집적되어 있는 표시 장치.
KR1020040045805A 2003-06-20 2004-06-19 표시 장치 KR100663826B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00177262 2003-06-20
JP2003177262A JP4502602B2 (ja) 2003-06-20 2003-06-20 表示装置
JP2003177264A JP4502603B2 (ja) 2003-06-20 2003-06-20 表示装置
JPJP-P-2003-00177264 2003-06-20

Publications (2)

Publication Number Publication Date
KR20040111187A KR20040111187A (ko) 2004-12-31
KR100663826B1 true KR100663826B1 (ko) 2007-01-03

Family

ID=34106823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040045805A KR100663826B1 (ko) 2003-06-20 2004-06-19 표시 장치

Country Status (4)

Country Link
US (1) US7586468B2 (ko)
KR (1) KR100663826B1 (ko)
CN (1) CN1573877A (ko)
TW (1) TWI253614B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151538B2 (en) * 2003-02-28 2006-12-19 Sony Corporation Display device and projection type display device
JP2004318093A (ja) * 2003-03-31 2004-11-11 Sanyo Electric Co Ltd 発光ディスプレイ及びその駆動方法及びエレクトロルミネッセンス表示回路及びエレクトロルミネッセンスディスプレイ
JP2005128476A (ja) * 2003-04-17 2005-05-19 Sanyo Electric Co Ltd 表示装置
JP3922246B2 (ja) * 2003-11-21 2007-05-30 セイコーエプソン株式会社 電流生成回路、電流生成回路の制御方法、電気光学装置および電子機器
JP2007213027A (ja) * 2006-01-12 2007-08-23 Matsushita Electric Ind Co Ltd 電流駆動回路
US20070268414A1 (en) * 2006-05-21 2007-11-22 Ming-Tso Hsu Method and system for distributing pvr functionalities
US20070290947A1 (en) * 2006-06-16 2007-12-20 Cok Ronald S Method and apparatus for compensating aging of an electroluminescent display
US7696965B2 (en) * 2006-06-16 2010-04-13 Global Oled Technology Llc Method and apparatus for compensating aging of OLED display
US20080042943A1 (en) * 2006-06-16 2008-02-21 Cok Ronald S Method and apparatus for averaged luminance and uniformity correction in an am-el display
JP4882536B2 (ja) * 2006-06-19 2012-02-22 セイコーエプソン株式会社 電子回路及び電子機器
US8176319B2 (en) * 2006-06-27 2012-05-08 Emc Corporation Identifying and enforcing strict file confidentiality in the presence of system and storage administrators in a NAS system
CN106920510B (zh) * 2015-12-25 2019-05-03 昆山工研院新型平板显示技术中心有限公司 有机发光显示器及其驱动方法
CN106067290B (zh) * 2016-06-15 2019-04-12 北京大学深圳研究生院 一种电流检测电路及显示系统
US11557251B2 (en) * 2018-09-28 2023-01-17 Sharp Kabushiki Kaisha Display device and drive method therefor
CN111383590B (zh) * 2020-05-29 2020-10-02 合肥视涯技术有限公司 数据电流产生电路、驱动方法、驱动芯片和显示面板
CN114830216B (zh) * 2020-10-23 2024-01-05 京东方科技集团股份有限公司 像素电路、显示面板及显示装置
CN113823221B (zh) * 2021-09-13 2022-09-02 京东方科技集团股份有限公司 显示面板的驱动电路、显示面板的补偿方法及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999065012A2 (en) 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
KR20020056353A (ko) * 2000-12-29 2002-07-10 김순택 전압구동 유기발광소자의 픽셀회로
KR20030001530A (ko) * 2001-03-21 2003-01-06 미쓰비시덴키 가부시키가이샤 자발광형 표시 장치
KR20030022693A (ko) * 2001-09-10 2003-03-17 세이코 엡슨 가부시키가이샤 단위 회로, 전자 회로, 전자 장치, 전기 광학 장치, 구동방법 및 전자 기기
KR20030038522A (ko) * 2001-11-09 2003-05-16 산요 덴키 가부시키가이샤 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278608B1 (ko) * 1998-01-16 2001-02-01 윤종용 문턱전압 보상회로
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
JP2002350808A (ja) * 2001-05-24 2002-12-04 Sanyo Electric Co Ltd 駆動回路および表示装置
JP4089340B2 (ja) * 2001-08-02 2008-05-28 セイコーエプソン株式会社 電子装置、電気光学装置及び電子機器
JP3951687B2 (ja) * 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
JP3956347B2 (ja) * 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
US7109953B2 (en) * 2002-06-20 2006-09-19 Rohm Co., Ltd. Drive circuit of active matrix type organic EL panel and organic EL display device using the same drive circuit
KR100742063B1 (ko) * 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치
JP5121114B2 (ja) * 2003-05-29 2013-01-16 三洋電機株式会社 画素回路および表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999065012A2 (en) 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
KR20020056353A (ko) * 2000-12-29 2002-07-10 김순택 전압구동 유기발광소자의 픽셀회로
KR20030001530A (ko) * 2001-03-21 2003-01-06 미쓰비시덴키 가부시키가이샤 자발광형 표시 장치
KR20030022693A (ko) * 2001-09-10 2003-03-17 세이코 엡슨 가부시키가이샤 단위 회로, 전자 회로, 전자 장치, 전기 광학 장치, 구동방법 및 전자 기기
KR20030038522A (ko) * 2001-11-09 2003-05-16 산요 덴키 가부시키가이샤 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020020056353
1020030022693

Also Published As

Publication number Publication date
CN1573877A (zh) 2005-02-02
TWI253614B (en) 2006-04-21
KR20040111187A (ko) 2004-12-31
TW200501036A (en) 2005-01-01
US7586468B2 (en) 2009-09-08
US20050024352A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
KR100610549B1 (ko) 능동 매트릭스 발광다이오드 화소구조 및 그 구동방법
US8558767B2 (en) Organic light emitting display and driving method thereof
KR100604066B1 (ko) 화소 및 이를 이용한 발광 표시장치
US7375705B2 (en) Reference voltage generation circuit, data driver, display device, and electronic instrument
KR100649513B1 (ko) 유기 ｅｌ 패널용 화소 회로 및 그 구동 방법
KR100842511B1 (ko) 화상 표시 장치
KR100663826B1 (ko) 표시 장치
US20100289830A1 (en) Display device and display method
US20030179164A1 (en) Display and a driving method thereof
WO2019064487A1 (ja) 表示装置およびその駆動方法
US8305308B2 (en) Display device and method of driving the same
US8416161B2 (en) Emissive display device driven in subfield mode and having precharge circuit
KR100700846B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
JP2005340919A (ja) Ｄａ変換器、データ線駆動回路、電気光学装置、その駆動方法及び電子機器
JP2010054788A (ja) Ｅｌ表示装置
KR100703429B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
JP2010002736A (ja) Ｅｌ表示装置
JP4502603B2 (ja) 表示装置
JP4502602B2 (ja) 表示装置
KR102485956B1 (ko) 표시 장치
TW546628B (en) Data line driver for generating a current signal
JP4609448B2 (ja) データ線駆動回路、電気光学装置、その駆動方法及び電子機器
JP2006006056A (ja) 電流源回路およびそれを備えたデジタルアナログ変換回路ならびに画像表示装置
JP2016021006A (ja) Ｅｌ装置、および、ｅｌ装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 14