JP3918642B2 - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP3918642B2 JP3918642B2 JP2002166912A JP2002166912A JP3918642B2 JP 3918642 B2 JP3918642 B2 JP 3918642B2 JP 2002166912 A JP2002166912 A JP 2002166912A JP 2002166912 A JP2002166912 A JP 2002166912A JP 3918642 B2 JP3918642 B2 JP 3918642B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- level
- signal
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 18
- 239000003990 capacitor Substances 0.000 claims description 37
- 230000009467 reduction Effects 0.000 claims description 13
- 230000007423 decrease Effects 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 51
- 239000011159 matrix material Substances 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000008186 active pharmaceutical agent Substances 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000002894 organic compounds Chemical group 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 238000002408 directed self-assembly Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002641 lithium Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、駆動電流のレベルによって輝度が制御される表示素子、例えば発光素子を画素ごとに備えた表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
一般的に、表示装置には、単純マトリクスのようなパッシブドライブ駆動方式のものと、画素毎にスイッチングトランジスタを設けたアクティブマトリクス駆動方式のものがある。アクティブマトリクス駆動方式の液晶ディスプレイでは、図８に示すように、コンデンサとしても機能する液晶を有する液晶素子５０１と、スイッチング素子として機能するトランジスタ５０２とが、画素ごとに設けられている。アクティブマトリクス駆動方式では、選択期間中に走査ドライバによって走査線５０３にパルス信号が入力されて走査線５０３が選択されているときに、輝度を表すレベルの電圧がデータドライバによって信号線５０４に印加されると、トランジスタ５０２を介して液晶素子５０１に電圧が印加される。選択期間後の非選択期間においても、液晶素子５０１がコンデンサとして機能するため、次の選択期間まで許容範囲内の電圧レベルが保持される。以上のように、選択期間において液晶素子５０１の光透過率が新たにリフレッシュされて、光が液晶素子５０１を透過することで電圧レベルに従った輝度になり、液晶ディスプレイの階調表現が行われる。
【０００３】
一方、自発光素子である有機ＥＬ素子を用いた有機ＥＬディスプレイは、液晶ディスプレイのようにバックライトを必要とせず、薄型化に最適であるとともに、液晶ディスプレイのような視野角の制限もないため、次世代の表示装置として実用化が大きく期待されている。
【０００４】
高輝度、高コントラスト、高精細といった観点から、有機ＥＬディスプレイも、液晶ディスプレイと同様にアクティブマトリクス駆動方式のものが特に望まれている。有機ＥＬディスプレイでは、パッシブ駆動方式では選択期間に流れる電流を増大しなければならないのに対してアクティブマトリクス駆動方式では非選択期間でも発光させるように、輝度を表す電圧レベルを保持しておくための素子を画素ごとに設けているため、単位時間当たりに流れる電流レベル（電流値）は小さくてよい。しかし、有機ＥＬ素子は、電圧が印加されると有機ＥＬ素子自体に電流が流れてしまい、コンデンサとしては極めて小さい容量しかないために、図８のような画素の回路において液晶素子５０１の代わりに有機ＥＬ素子を設けただけでは、非選択期間に有機ＥＬ素子が発光しない。
【０００５】
そこで、例えば図９に示すように、アクティブマトリクス駆動方式の有機ＥＬディスプレイでは、有機ＥＬ素子６０１と、スイッチング素子として機能するトランジスタ６０２と、輝度を表す電圧レベルを保持しておくとともに電圧レベルに従ったレベルの駆動電流を有機ＥＬ素子６０１に流すトランジスタ６０５とが、画素ごとに設けられている。このディスプレイでは、選択期間中に走査ドライバによって走査線６０３にパルス信号が入力されて走査線６０３が選択されているときに、輝度を表すレベルの電圧がデータドライバによって信号線６０４に印加されると、トランジスタ６０５のゲート電極にそのレベルの電圧が印加されて、トランジスタ６０５のゲート電極に輝度データが書き込まれることになる。これにより、トランジスタ６０５がオン状態になり、ゲート電極の電圧レベルに応じたレベルの駆動電流が電源からトランジスタ６０５を介して有機ＥＬ素子６０１に流れて、有機ＥＬ素子６０１が電流レベルに応じた輝度で発光する。選択期間後の非選択期間では、トランジスタ６０２がオフ状態になっても、トランジスタ６０５の容量等によりトランジスタ６０５のゲート電極の電圧レベルが保持され続け、有機ＥＬ素子６０１が電圧レベルに従った輝度で発光する。以上のように、選択期間においてトランジスタ６０５のゲート電圧がリフレッシュされることによって有機ＥＬ素子６０１の輝度がリフレッシュされて、有機ＥＬディスプレイの階調表現が行われる。
【０００６】
ところで、一般的にトランジスタは、周囲の温度にチャネル抵抗が依存したり、長時間の使用によりチャネル抵抗が変化したりするために、ゲート閾値電圧が経時変化したり、ゲート閾値電圧がばらついたりする。従って、トランジスタ６０５のゲート電極に印加する電圧のレベルを変化させることによって有機ＥＬ素子６０１に流れる電流のレベルを変化させること、換言すれば、トランジスタ６０５のゲート電極に印加する電圧のレベルを変化させることによって有機ＥＬ素子６０１の輝度を変化させることを行っても、トランジスタ６０５のゲート電圧レベルで有機ＥＬ素子６０１に流れる電流レベルを一義的に指定するには困難である。
【０００７】
そこで、輝度をトランジスタに印加される電圧のレベルで制御するのではなく、電流のレベルで制御する手法が研究されている。つまり、信号線にゲート電圧のレベルを指定する電圧指定方式ではなく、有機ＥＬ素子に流れる電流のレベルを直接信号線に指定する電流指定方式を有機ＥＬディスプレイのアクティブマトリクス駆動方式に適用するというものである。
【０００８】
電流指定方式のディスプレイでは、単位時間当たりに流れる電流レベル（電流値）を小さくしなければならないため、アクティブマトリクス駆動方式の有機ＥＬディスプレイに適用した場合、例えば、図１０のように、有機ＥＬ素子に流れる電流のレベルをドライバからの出力電流に対して小さくするためのトランジスタを設けた有機ＥＬディスプレイが提案されている。図１０の有機ＥＬディスプレイでは、有機ＥＬ素子７０１と、スイッチング素子として機能するトランジスタ７０２及びトランジスタ７０７と、指定電流レベルをゲートの電圧レベルに変換する機能のトランジスタ７０６と、トランジスタ７０６のゲート電圧レベルを保持する機能のコンデンサ７０８と、変換された電圧レベルに従ったレベルの駆動電流を有機ＥＬ素子７０１に流す機能のトランジスタ７０５とが、画素ごとに設けられている。
【０００９】
このディスプレイでは、第一走査ドライバによってリセットパルス信号が第一走査線７０８に入力されて、トランジスタ７０７がオン状態になり、トランジスタ７０６及びトランジスタ７０５のゲート電圧が一旦リセットされる。そして、リセットパルス信号の終了前に第二走査ドライバによって選択パルス信号が第二走査線７０３に入力されている時に、輝度を表すレベルの指定電流がデータドライバによって信号線７０４に流れると、トランジスタ７０７及びトランジスタ７０６にも指定電流が流れる。ここで、トランジスタ７０６によって指定電流のレベルがゲート電圧のレベルに変換されて、変換されたゲート電圧レベルがコンデンサ７０８によって保持されるとともに、変換されたゲート電圧レベルがトランジスタ７０５によって駆動電流のレベルに変換される。これにより、有機ＥＬ素子７０１に駆動電流が流れる。なお、トランジスタ７０５のゲート電極とトランジスタ７０６のゲート電極とが互いに接続されて、カレントミラー回路を構成し、トランジスタ７０５とトランジスタ７０６によって指定電流のレベルと駆動電流のレベルが比例し、指定電流のレベルより小さいレベルの駆動電流が流れるようになっている。
【００１０】
【発明が解決しようとする課題】
ところが、図１０の有機ＥＬディスプレイでは、トランジスタ７０５とトランジスタ７０６とからなるカレントミラー回路を画素ごとに設けなければならず、高精細な画素を提供するには不利であり、画素において発光しない部分に対する発光する部分の比率が低くなる。所謂開口率の高いディスプレイを提供するには不利である。
【００１１】
そこで、本発明が解決しようとする課題は、適正なレベルの指定電流を流すようにするとともに、高精細な表示装置及び表示装置の駆動方法を提供することである。
【００１２】
【課題を解決するための手段】
以上の課題を解決するために、請求項１記載の発明は、例えば図１、図２、図３、図６に示すように、
表示領域内の複数の走査線（例えば、選択走査線Ｘｉ、電源走査線Ｚｉ）と複数の信号線（例えば、信号線Ｙｊ）との交差部にそれぞれ配置され、流れる駆動電流のレベルに従った輝度で発光する発光素子（例えば、有機ＥＬ素子Ｅｉ，ｊ）と、選択期間に前記信号線を介して流れる指定電流に応じた前記駆動電流を非選択期間に前記発光素子に供給する画素回路（例えば、画素回路Ｄｉ，ｊ）と、を各々有する複数の画素（例えば、画素Ｐｉ，ｊ）と、
前記信号線毎に設けられたカレントミラー回路と、各々の前記カレントミラー回路に階調信号が供給されるように各々の前記カレントミラー回路を選択するシフトレジスタと、前記カレントミラー回路と前記信号線との間に介在し、前記階調信号の電流レベルを所定の電流減少率で減少させた指定電流を、選択期間に所定のタイミングで前記信号線から流すトランジスタと、を備え、前記表示領域以外の領域に配置された電流制御ドライバ（例えば、電流変換部１０７）と、
を備えることを特徴とする。
そして請求項５記載の発明は、
複数の信号線（例えば、信号線Ｙｊ）と、
表示領域に配置され、非選択期間に駆動電流が流れることにより表示する複数の発光素子（例えば、有機ＥＬ素子Ｅｉ，ｊ）と、
前記表示領域に配置されるとともに前記複数の信号線の一端及び前記発光素子にそれぞれ接続され、選択期間に前記複数の信号線を介して流れる指定電流によって、前記指定電流と等価の電流値の前記駆動電流を前記非選択期間に前記発光素子に供給する複数の画素回路と、
前記表示領域以外の領域に配置されるとともに前記複数の信号線の他端にそれぞれ接続され、階調信号の電流レベルを所定の電流減少率で減少させた前記指定電流を前記選択期間に前記複数の信号線に流す複数のカレントミラー回路を有する電流制御ドライバ（例えば、電流変換部７、１０７）と、
を備えることを特徴とする。
【００１３】
請求項１及び請求項５記載の発明では、電流制御ドライバが画素ごとに設けられているのではなく信号線に接続されているため、画素に設ける素子を必要最小限に抑えることができる。そのため、画素において発光しない部分に対する発光する部分の比率が高くなり、所謂開口率の高いディスプレイを提供することができる。
【００１４】
また、請求項２に示すように画素回路がアクティブ素子である場合、単位時間当たりに発光素子に流れる電流のレベル（電流値）は小さくてよい。従来のパッシブ駆動方式レベルの階調信号を出力する手段では、アクティブ駆動方式の発光素子の駆動電流レベルの微小な電流値の電流を出力することは極めて困難だが、電流制御ドライバが所定の電流減少率で減少するので駆動電流を容易に制御することができる。このようなアクティブ駆動方式において、発光素子として例えば、極めて微小な電流で発光する必要がある有機ＥＬ素子を適用すると、有機ＥＬ素子に輝度階調させるためには、電流値を微小にし且つ階調差の電流値変位も微小にしなければならない。本発明によれば、アクティブ駆動方式の場合、画素数が増大するほど、選択期間に対してより非選択期間（発光期間）の割合が高くなるので、単位時間当たりに有機ＥＬ素子に流れる電流の電流値や輝度階調差の電流値変位を微小に制御でき、さらに上述のように表示領域における画素の発光面積割合が高くすることが可能になるため、ますます有機ＥＬ素子の単位面積当たりの電流密度を低く抑えることができ有機ＥＬ層の発光寿命を伸ばすことが可能になり、高精細な画素の表示装置に特に有効である。
請求項６に記載の表示装置の駆動方法は、
複数の信号線と、
表示領域に配置され、駆動電流が流れることにより表示する複数の発光素子と、
前記表示領域に配置されるとともに前記複数の信号線の一端及び前記発光素子にそれぞれ接続され、前記複数の信号線に流れる指定電流と等価の電流値の前記駆動電流を前記発光素子に供給する複数の画素回路と、
前記表示領域以外の領域に配置されるとともに前記複数の信号線の他端にそれぞれ接続され、階調信号の電流レベルを所定の電流減少率で減少させた前記指定電流を流すカレントミラー回路と、
を備え、
選択期間に、前記階調信号をカレントミラー回路に出力して前記指定電流を、前記複数の信号線を介して前記複数の画素回路に流し、
非選択期間に、前記複数の画素回路が前記複数の発光素子に前記駆動電流を前記発光素子に供給することを特徴とする。
【００１５】
請求項６記載の発明では、画像データの階調信号の電流レベルよりも微小な指定電流が信号線に流れるため、階調信号の電流レベルが極端に大きい場合であっても、或いは階調信号のレベルが極端に小さい場合であっても、適正なレベルの指定電流を信号線に流すことができるので階調レベルのノイズ等のズレを抑えて良好に発光素子を階調制御できる。
【００１６】
【発明の実施の形態】
以下に、図面を用いて本発明の具体的な態様について説明する。ただし、発明の範囲を図示例に限定するものではない。
【００１７】
〔第一の実施の形態〕
図１は、本発明の適用された有機ＥＬディスプレイを示した図面である。図１に示すように、有機ＥＬディスプレイ１は、基本構成として、アクティブマトリクス駆動方式によりカラー表示を行う有機ＥＬ表示パネル２と、有機ＥＬ表示パネル２に画像データの階調に応じた電流レベルで表された階調信号をパラ出力するデータドライバ（階調信号出力手段）３とを備える。
【００１８】
有機ＥＬ表示パネル２は、透明基板８と、画像が実質的に表示される表示領域である表示部４と、表示部４の周辺に設けられた選択走査ドライバ５、電源走査ドライバ６及び電流変換部７とを基本構成としており、これらの回路４〜７が透明基板８上に形成されている。なお、電流制御ドライバは、電流変換部７と、データドライバ３とを有する。
【００１９】
表示部４においては、（ｍ×ｎ）個の画素Ｐ1,1〜Ｐm,nがマトリクス状に透明基板８上に設けられており、縦方向にｍ個の画素Ｐi,jが配列され、横方向にｎ個の画素Ｐi,jが配列されている。ここで、ｍ，ｎは１以上の整数であり、ｉは１以上ｍ以下の或る整数であり、ｊは１以上ｎ以下の或る整数であり、縦にｉ番目（つまり、ｉ行目）であって横にｊ番目（つまり、ｊ列目）である画素を画素Ｐi,jと記す。
【００２０】
また、表示部４において、横方向に延在するｍ本の選択走査線Ｘ1〜Ｘmが透明基板８上に設けられている。各選択走査線Ｘ1〜Ｘmに対応するように各電源走査線Ｚ1〜Ｚmが各選択走査線Ｘ1〜Ｘmと交互に配列されるように、透明基板８上に設けられている。また、縦方向に延在するｎ本の信号線Ｙ1〜Ｙnが透明基板８上に設けられており、これら選択走査線Ｘ1〜Ｘm、電源走査線Ｚ1〜Ｚm及び信号線Ｙ1〜Ｙnは層間絶縁膜等によって互いに絶縁されている。選択走査線Ｘi及び電源走査線Ｚiには、横方向に配列されたｎ個の画素Ｐi,1〜Ｐi,nが接続されており、信号線Ｙjには、縦方向に配列されたｍ個の画素Ｐ1,j〜Ｐm,jが接続されており、選択走査線Ｘi及び電源走査線Ｚiと信号線Ｙjとの交差部に画素Ｐi,jが配されている。
【００２１】
次に、図２及び図３を用いて各画素Ｐi,jについて説明する。図２は画素Ｐi,jを示した平面図であり、図３は四つの隣接する画素Ｐi,j、Ｐi+1,j、Ｐi,j+1、Ｐi+1,j+1の等価回路図である。
【００２２】
画素Ｐi,jは、光を発する有機ＥＬ素子Ｅi,jと、有機ＥＬ素子Ｅi,jの周辺に設けられているとともに有機ＥＬ素子Ｅi,jを駆動するアクティブ素子からなる画素回路Ｄi,jと、から構成されている。画素回路Ｄi,jは、データドライバ３、選択走査ドライバ５及び電源走査ドライバ６から出力された信号に基づいて、有機ＥＬ素子Ｅi,jの電流をオン・オフしたり、一定の発光期間中に電流のレベルを保持することで有機ＥＬ素子Ｅi,jの発光輝度を一定に保ったりするものである。
【００２３】
有機ＥＬ素子Ｅi,jは、透明基板８上にアノード電極５１、有機ＥＬ層５２、カソード電極（図示略）が順に積層した積層構造となっている。
【００２４】
アノード電極５１は画素Ｐi,jごとにパターニングされており、信号線Ｙ1〜Ｙnと選択走査線Ｘ1〜Ｘmに囲まれる各囲繞領域に形成されている。
【００２５】
アノード電極５１は、導電性を有しているとともに、可視光に対して透過性を有している。また、アノード電極５１は、比較的仕事関数の高いものであり、有機ＥＬ層５２へ正孔を効率よく注入するものが好ましい。例えば、アノード電極５１としては、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム（ＩＺＯ）、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）又は酸化亜鉛（ＺｎＯ）を主成分としたものがある。
【００２６】
各々のアノード電極５１上に有機ＥＬ層５２が成膜されている。有機ＥＬ層５２も画素Ｐi,jごとにパターニングされている。有機ＥＬ層５２には、有機化合物である発光材料（蛍光体）が含有されているが、発光材料は高分子系材料であっても良いし、低分子系材料であっても良い。有機ＥＬ層５２は、例えば、アノード電極５１から順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であっても良いし、アノード電極５１から順に正孔輸送層、狭義の発光層となる二層構造であっても良いし、狭義の発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子或いは正孔の注入層が介在した積層構造であっても良いし、その他の層構造であっても良い。
【００２７】
有機ＥＬ層５２は、正孔及び電子を注入する機能、正孔及び電子を輸送する機能、正孔と電子の再結合により励起子を生成して、例えば赤色、緑色又は青色の何れかに発光する機能を有する広義の発光層である。つまり、画素Ｐi,jが赤である場合にはその画素Ｐi,jの有機ＥＬ層５２は赤色に発光し、画素Ｐi,jが緑である場合にはその画素Ｐi,jの有機ＥＬ層５２は緑色に発光し、画素Ｐi,jが青である場合にはその画素Ｐi,jの有機ＥＬ層５２は青色に発光する。
【００２８】
また、有機ＥＬ層５２は、電子的に中立な有機化合物であることが望ましく、これにより正孔及び電子が有機ＥＬ層５２でバランス良く注入及び輸送される。また、電子輸送性の物質が狭義の発光層に適宜混合されていても良いし、正孔輸送性の物質が狭義の発光層に適宜混合されても良いし、電子輸送性の物質及び正孔輸送性の物質が狭義の発光層に適宜混合されていても良い。
【００２９】
有機ＥＬ層５２上にカソード電極が形成されている。カソード電極は、全ての画素Ｐ1,1〜Ｐm,nに共通の層となる共通電極であっても良いし、画素Ｐi,jごとにパターニングされていても良い。いずれにしてもカソード電極は、選択走査線Ｘi、信号線Ｙj、電源走査線Ｚiと電気的に絶縁されている。カソード電極は、仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム若しくはバリウム又はこれらの少なくとも一種を含む合金若しくは混合物等で形成されている。また、カソード電極は、以上の各種材料の層が積層された積層構造となっていても良く、具体的には、低仕事関数の高純度のバリウム層、アルミニウム層が有機ＥＬ層５２上に順に形成された積層構造、又はリチウム下層、アルミニウム上層の積層構造等が挙げられる。また、カソード電極は、可視光に対して遮光性を有するとともに可視光に対して高い反射性を有することで、鏡面として作用するのが望ましい。
【００３０】
以上のように積層構造となる有機ＥＬ素子Ｅi,jでは、アノード電極５１とカソード電極との間に順バイアス電圧が印加されると、正孔がアノード電極５１から有機ＥＬ層５２へ注入され、電子がカソード電極から有機ＥＬ層５２に注入される。そして、有機ＥＬ層５２で正孔及び電子が輸送されて、有機ＥＬ層５２にて正孔及び電子が再結合することによって励起子が生成され、励起子が有機ＥＬ層５２内の蛍光体を励起して、有機ＥＬ層５２内にて光が発する。
【００３１】
ここで、有機ＥＬ素子Ｅi,jの発光輝度は、有機ＥＬ素子Ｅi,jに流れる電流のレベル（電流値）に依存する。有機ＥＬ素子Ｅi,jの発光期間中に有機ＥＬ素子Ｅi,jの発光輝度を一定に保ったり、データドライバ３から出力された階調信号の電流レベルに従った発光輝度にしたりするために、有機ＥＬ素子Ｅi,jの電流レベルを制御する画素回路Ｄi.jが画素Ｐi,jごとに有機ＥＬ素子Ｅi,jの周囲に設けられている。
【００３２】
各画素回路Ｄi,jは、三つのトランジスタ２１，２２，２３と、コンデンサ２４とを備える。トランジスタ２１，２２，２３は、薄膜トランジスタ（ＴＦＴ）である。
【００３３】
トランジスタ２１，２２，２３は、ゲート電極、ドレイン電極、ソース電極、半導体層、不純物半導体層、ゲート絶縁膜等から構成されたＭＯＳ型の電界効果トランジスタであり、特にアモルファスシリコンを半導体層としたａ−Ｓｉトランジスタであるが、ポリシリコンを半導体層としたｐ−Ｓｉトランジスタであってもよい。また、トランジスタ２１，２２，２３の構造は逆スタガ型であっても良いし、コプラナ型であっても良い。なお、ゲート電極、ドレイン電極、ソース電極、半導体層、不純物半導体層、ゲート絶縁膜等の組成はトランジスタ２１，２２，２３についてそれぞれ同じであり、トランジスタ２１，２２，２３は同一工程で同時に形成されるが、形状、大きさ、寸法、チャネル幅、チャネル長等はトランジスタ２１，２２，２３の機能に応じてそれぞれ適宜設定されている。なお、以下では、トランジスタ２１，２２，２３の何れもがＮチャネル型の電界効果トランジスタであるとして説明する。
【００３４】
ｉ行目の画素回路Ｄi,1〜Ｄi,nの各トランジスタ２２のゲート電極２２ｇはｉ行目の選択走査線Ｘiに接続されている。ｉ行目の画素回路Ｄi,1〜Ｄi,nの各トランジスタ２２のドレイン電極２２ｄは、ｉ行目の電源走査線Ｚiに接続されている。ｉ行目の画素回路Ｄi,1〜Ｄi,nの各トランジスタ２３のドレイン電極２３ｄは、ｉ行目の電源走査線Ｚiに接続されている。ｉ行目の画素回路Ｄi,1〜Ｄi,nの各トランジスタ２１のゲート電極２１ｇはｉ行目の選択走査線Ｘiに接続されている。ｊ列目の画素回路Ｄ1,j〜Ｄm,jの各トランジスタ２１のソース電極２１ｓはｊ列目の信号線Ｙjに接続されている。
【００３５】
それぞれの画素Ｐ1,1〜Ｐm,nにおいては、トランジスタ２２のソース電極２２ｓは、コンタクトホール２５を介してトランジスタ２３のゲート電極２３ｇに接続されているとともに、コンデンサ２４の一方の電極に接続されている。トランジスタ２３のソース電極２３ｓは、コンデンサ２４の他方の電極に接続されているとともにトランジスタ２１のドレイン電極２１ｄに接続されている。トランジスタ２３のソース電極２３ｓ、コンデンサ２４の他方の電極、トランジスタ２１のドレイン電極２１ｄは、有機ＥＬ素子Ｅi,jのアノード電極５１に接続されている。有機ＥＬ素子Ｅi,jのカソード電極の電位は、基準電位Ｖssであり、本実施形態では、全有機ＥＬ素子Ｅ1,1〜Ｅm,nのカソード電極が接地されて基準電位Ｖssが０〔Ｖ〕となっている。
【００３６】
一方、図１に示すように、信号線Ｙ1〜Ｙnは電流変換部７に接続されている。詳細には、電流変換部７は、カレントミラー回路Ｍ1〜Ｍnで構成されており、信号線Ｙ1〜Ｙnがカレントミラー回路Ｍ1〜Ｍnのそれぞれ一端に接続されており、カレントミラー回路Ｍ1〜Ｍnの他端はデータドライバ３に接続されている。つまり、ｊ列目の信号線Ｙjはカレントミラー回路Ｍjを介してデータドライバ３に接続されている。
【００３７】
カレントミラー回路Ｍjは、コンデンサ３０と、二つのＭＯＳ型のトランジスタ３１，３２とから構成されている。以下では、トランジスタ３１，３２がＮチャネル型の電界効果トランジスタであるとして説明する。
【００３８】
トランジスタ３１のゲート電極及びトランジスタ３２のゲート電極は、互いに接続されており、データドライバ３の出力端子Ｔjに接続されているとともにコンデンサ３０の一方の電極に接続されている。トランジスタ３１のドレイン電極は、データドライバ３の出力端子Ｔjに接続されているとともに、コンデンサ３０の一方の電極に接続されている。
【００３９】
トランジスタ３２のドレイン電極は、信号線Ｙjに接続されている。トランジスタ３１のソース電極及びトランジスタ３２のソース電極は、互いに接続されているとともに、コンデンサ３０の他方の極に接続されている。更に、トランジスタ３１のソース電極及びトランジスタ３２のソース電極は、一定レベルである電位Ｖccの低電源４０に接続されている。低電源４０の電位Ｖccとしては、基準電位Ｖssより低く、更に後述の選択電圧ＶSELECTより低く、例えば、−２０〔Ｖ〕である。
【００４０】
また、トランジスタ３１のチャネル長はトランジスタ３２のチャネル長と同じであり、トランジスタ３１のチャネル幅はトランジスタ３２のチャネル幅より大きい。つまり、トランジスタ３２のチャネル抵抗は、トランジスタ３１のチャネル抵抗より大きく、例えば、トランジスタ３２のチャネル抵抗はトランジスタ３１のチャネル抵抗の１０倍又は２０倍等である。なお、トランジスタ３２のチャネル抵抗がトランジスタ３１のチャネル抵抗より大きければ、トランジスタ３１とトランジスタ３２のチャネル長が同じでなくても良い。
【００４１】
データドライバ３は、外部からのクロック信号によってカレントミラー回路Ｍ1〜Ｍnに画像データの階調に応じた電流レベルで表された階調信号を出力するものである。データドライバ３の出力端子Ｔjから階調信号が出力されることによって、トランジスタ３１のドレイン電極及びゲート電極に電圧が印加されて、トランジスタ３１のドレイン−ソース間に電流が流れる。このとき、トランジスタ３２のドレイン−ソース間にも電流が流れる。ここで、トランジスタ３２のチャネル抵抗がトランジスタ３１のチャネル抵抗より大きい上、トランジスタ３２のゲート電極とトランジスタ３１のゲート電極の電圧レベルが同じであるため、トランジスタ３２のドレイン−ソース間の電流レベルは、トランジスタ３１のドレイン−ソース間の電流レベルより小さい。具体的には、トランジスタ３２のドレイン−ソース間の電流レベルは、実質的に、トランジスタ３１のチャネル抵抗に対するトランジスタ３２のチャネル抵抗の比率にトランジスタ３１のドレイン−ソース間の電流レベルを乗じた値となり、トランジスタ３２のドレイン−ソース間の電流レベルは、トランジスタ３１のドレイン−ソース間の電流レベルに比例し、且つ、トランジスタ３１のドレイン−ソース間の電流レベルより低い。このためトランジスタ３２に流れる微小電流を容易に階調制御することができる。以下、トランジスタ３１のチャネル抵抗に対するトランジスタ３２のチャネル抵抗の比率を、電流減少率と述べる。
【００４２】
一方、選択走査線Ｘ1〜Ｘmは選択走査ドライバ５に接続されており、電源走査線Ｚ1〜Ｚmは電源走査ドライバ６に接続されている。
【００４３】
選択走査ドライバ５はいわゆるシフトレジスタである。つまり、選択走査ドライバ５は、外部からのクロック信号に基づいて選択走査線Ｘ1から選択走査線Ｘmへの順（走査線Ｘmの次は走査線Ｘ1）に走査信号を順次出力することで、走査線Ｘ１〜Ｘｍを走査して順次選択するものである。
【００４４】
詳細には図５に示すように、選択走査ドライバ５は、トランジスタ２１及びトランジスタ２２に対するハイレベルのオン電圧Ｖon（基準電位Ｖssより十分高い。）又はローレベルのオフ電圧Ｖoff（基準電位Ｖss以下である。）の何れかのレベルの電圧を選択走査線Ｘ1〜Ｘmに個別に印加することによって、オン電圧Ｖonを所定周期で各選択走査線Ｘiに印加する。
【００４５】
即ち、選択走査線Ｘ1〜Ｘmのうちの何れかの選択走査線Ｘiが選択される選択期間ＴSEでは、選択走査ドライバ５がオン電圧Ｖonのパルス信号を選択走査線Ｘiに出力することにより、選択走査線Ｘiに接続されたトランジスタ２１，２２（画素回路Ｄi,1〜Ｄi,n全てのトランジスタ２１，２２である。）がオン状態になる。トランジスタ２１がオン状態になることによって信号線Ｙjに流れる電流が画素回路Ｄi,jに流れ得るようになる。一方、選択期間ＴSE以外の非選択期間ＴNSEでは、オフ電圧Ｖoffを走査線Ｘiに印加することにより、トランジスタ２１，２２がオフ状態になる。トランジスタ２１がオフ状態になることで、信号線Ｙjに流れる電流は画素回路Ｄi,jに流れ得ないようになる。ここで、ＴSE＋ＴNSE＝ＴSCで表される期間が一走査期間であり、選択走査線Ｘ1〜Ｘmの各々の選択期間ＴSEは互いに重ならないほうが望ましい。
【００４６】
なお、選択走査線Ｘ1〜Ｘmが選択されている各々の選択期間ＴSEの時に、階調信号をデータドライバ３が全ての出力端子Ｔ1〜Ｔnから出力するが、それぞれの出力端子Ｔ1〜Ｔnから出力される階調信号のレベルは階調輝度に従った電流レベルで表されている。
【００４７】
また、電源走査ドライバ６は、いわゆるシフトレジスタである。つまり、電源走査ドライバ６は、外部からのクロック信号に基づいて電源走査線Ｚ1から電源走査線Ｚmへの順（電源走査線Ｚmの次は電源走査線Ｚ1）に信号を順次出力することで、電源走査線Ｚ1〜Ｚmを走査して順次選択するものである。
【００４８】
詳細には図５に示すように、電源走査ドライバ６は、ローレベルの選択電圧ＶSELECT（基準電位Ｖssと等しい電位、又は基準電位Ｖss未満である。また、低電源４０の電位Ｖccより高い。）を所定周期で各電源走査線Ｚiに印加する。即ち、選択走査線Ｘ1〜Ｘmのうちの何れかの選択走査線Ｘiが選択される選択期間ＴSEでは、電源走査ドライバ６がローレベルの選択電圧ＶSELECTを電源走査線Ｚiに印加する。一方、非選択期間ＴNSEでは、電源走査ドライバ６は、選択電圧ＶSELECTより高いハイレベルの電源電圧Ｖddを電源走査線Ｚiに印加する。電源電圧Ｖddは基準電位Ｖss及び電位Ｖccより高く、トランジスタ２３がオン状態となっており、トランジスタ２１がオフ状態となっていれば、電源走査線Ｚiから有機ＥＬ素子Ｅi,jへと電流が流れる。
【００４９】
電源電圧Ｖddについて説明する。図４は、Ｎチャネル型の電界効果トランジスタ２３の電流−電圧特性を表したグラフである。図４において、横軸はドレイン−ソース間の電圧レベルであり、縦軸はドレイン−ソース間の電流レベルである。図中の線形領域（ソース−ドレイン間電圧レベルＶDS＜ドレイン飽和閾電圧レベルＶTH：ドレイン飽和閾電圧レベルＶTHはゲート−ソース間電圧レベルＶGSに従っている。）では、ゲート−ソース間電圧レベルＶGSが一定であると、ソース−ドレイン間電圧レベルＶDSが大きくなるにつれてソース−ドレイン間電流レベルＩDSが大きくなる。更に、図中の飽和領域（ソース−ドレイン間電圧レベルＶDS≧ドレイン飽和閾電圧レベルＶTH）、ゲート−ソース間電圧レベルＶGSが一定であると、ソース−ドレイン間電圧レベルＶDSが大きくなってもソース−ドレイン間電流レベルＩDSはほぼ一定となる。
【００５０】
また、図４において、ゲート−ソース間電圧レベルＶGS0〜ＶGSMAXは、ＶGS0＝０＜ＶGS1＜ＶGS2＜ＶGS3＜ＶGS4＜ＶGSMAXの関係となっている。つまり、図４から明らかなように、ドレイン−ソース間電圧レベルＶDSが一定の場合、ゲート−ソース間電圧レベルＶGSが大きくなるにつれて、線形領域、飽和領域のいずれであってもドレイン−ソース間電流レベルＩDSが大きくなる。更に、ゲート−ソース間電圧値ＶGSが大きくなるにつれて、ドレイン飽和閾電圧レベルＶTHが大きくなる。
【００５１】
以上のことから、線形領域では、ソース−ドレイン間電圧レベルＶDSがわずかに変わるとソース−ドレイン間電流レベルＩDSが変わってしまうが、飽和領域では、ゲート−ソース間電圧レベルＶGSが定まれば、ドレイン−ソース間電流レベルＩDSが一義的に定まる。
【００５２】
ここで、トランジスタ２３がゲート−ソース間電圧レベルＶGSMAXであるときのドレイン−ソース間電流レベルＩDSは、最大輝度で発光する有機ＥＬ素子Ｅi,jのアノード電極５１とカソード電極との間に流れる電流レベルに設定されている。
また、トランジスタ２３のゲート−ソース間電圧レベルＶGSが最大レベルＶGSMAXであっても、トランジスタ２３が飽和領域を維持するように、下記に示す条件式を満たしている。
Ｖdd−ＶE−Ｖss≧ＶTHMAX
ここで、ＶEは、有機ＥＬ素子Ｅi,jの発光寿命期間中に有機ＥＬ素子Ｅi,jの高抵抗化のために徐々に高くなる、最大輝度時の有機ＥＬ素子Ｅi,jに分圧される予想最大電圧レベルであり、ＶTHMAXは、ＶGSMAX時のトランジスタ２３のソース−ドレイン間の飽和閾電圧レベルである。以上の条件式を満たすように電源電圧Ｖddを定める。
【００５３】
次に、以上のように構成される有機ＥＬディスプレイ１の表示動作とその駆動方法について説明する。
【００５４】
選択走査ドライバ５が、入力したクロック信号に基づいて、１行目の選択走査線Ｘ1からｍ行目の選択走査線Ｘmへと順次ハイレベル（オン電圧Ｖon）のパルス信号を出力する。同時に、電源走査ドライバ６が、入力したクロック信号に基づいて、１行目の電源走査線Ｚ1からｍ行目の電源走査線Ｚmへと順次ローレベル（選択電圧ＶSELECT）のパルス信号を出力する。一方、各行の選択期間ＴSE中にデータドライバ３が、クロック信号に基づいて、全ての出力端子Ｔ1〜Ｔnからそれぞれのカレントミラー回路Ｍ1〜Ｍnに画像データの階調に応じた電流レベル（電流値）の階調信号を出力する。
【００５５】
ここで、図５に示すように、各行では、ハイレベルのオン信号が選択走査線Ｘiに出力されるタイミングは、ローレベルのチャージ信号が電源走査線Ｚiに出力されるタイミングにほぼ揃っており、ハイレベルのオン信号とローレベルのチャージ信号の時間的長さはほぼ同じであり、選択期間ＴSE（第１行目では時刻ｔ1S〜時刻ｔ1Eの間）にこれらパルス信号が出力されている。つまり、選択走査ドライバ５から出力されるパルス信号がシフトしていく周期は、電源走査ドライバ６から出力されるパルス信号がシフトしていく周期に同期している。なお、１行目からｍ行目までのうち、選択走査ドライバ５からハイレベルのオン信号が出力されている行が、所謂選択されている行であり、選択されている際中にその行の各画素がリフレッシュされる。
【００５６】
以上のように選択走査ドライバ５及び電源走査ドライバ６が１行目からｍ行目へと線順次にパルス信号をシフトしていくことによって、１行目の画素Ｐ1,1〜Ｐ1,nからｍ行目の画素Ｐm,1〜Ｐm,nへとデータドライバ３の階調信号に基づいて順次リフレッシュされていく。このような線順次の走査が繰り返されることで、有機ＥＬ表示パネル２の表示部４で画像表示が為される。
【００５７】
ここで、一走査期間ＴSCにおける選択されたｉ行目の画素Ｐi,1〜Ｐi,nのリフレッシュ、選択されたｉ行目の画素Ｐi,1〜Ｐi,nの階調表現について説明する。
【００５８】
ｉ行目の選択期間ＴSEでは、選択走査ドライバ５からｉ行目の選択走査線Ｘiにハイレベルのオン信号が出力されることで、選択走査線Ｘiに接続された全ての画素回路Ｄi,1〜Ｄi,nのトランジスタ２１及びトランジスタ２２が選択期間ＴSEの間オン状態となる。更に、ｉ行目の選択期間ＴSEでは、電源走査ドライバ６からｉ行目の電源走査線Ｚiにローレベルのチャージ信号が出力されることによって、基準電位Ｖssと同じ又はそれより低い選択電圧ＶSELECTが選択期間ＴSEの間電源走査線Ｚiに印加される。そして、トランジスタ２２がオン状態となっているので、トランジスタ２３のゲート電極２３ｇにも電圧が印加され、トランジスタ２３がオン状態となる。
【００５９】
一方、各行の選択期間ＴSE中にデータドライバ３の出力端子Ｔ1〜Ｔnから階調信号が出力されるが、各出力端子Ｔ1〜Ｔnからパラ出力される階調信号の電流レベルは、外部から入力された画像データに基づいて決定される。階調信号によってオン状態となったトランジスタ３１によって、カレントミラー回路Ｍ1〜Ｍnでは出力端子Ｔj→トランジスタ３１→低電源４０へと電流が流れるようになる。
【００６０】
出力端子Ｔj→トランジスタ３１→低電源４０へと流れる電流のレベルは階調信号のレベルに従っている。つまり、出力端子Ｔj→トランジスタ３１→低電源４０の電流のレベルは階調信号のレベルと同じである。そして出力端子Ｔj→トランジスタ３１→低電源４０へと流れる電流にしたがって電荷がコンデンサ３０にチャージされる。この階調信号に応じてチャージされた電圧にしたがってトランジスタ３２がソース−ドレイン間に電流（指定電流）を流そうとする。このときトランジスタ３２が流そうとする電流のレベルは、トランジスタ３１のチャネル抵抗とトランジスタ３２のチャネル抵抗との比によって決定される。つまり、トランジスタ３２が流そうとする電流のレベルは、電流減少率によって決定される。
【００６１】
上記したように、ｉ行目の選択期間ＴSEの間では、ｉ行目の全ての画素回路Ｄi,1〜Ｄi,nのトランジスタ２１，２２，２３がオン状態となっている上、電源走査線Ｚiの電圧レベルが選択電圧ＶSELECTとなっているため、ｉ行目の全ての画素回路Ｄi,1〜Ｄi,nでは電源走査線Ｚi→トランジスタ２３→トランジスタ２１→信号線Ｙ1〜Ｙn→カレントミラー回路Ｍ1〜Ｍnのトランジスタ３２→低電源４０へとシンク指定電流が流れるようになる。このとき、１列目からｎ列目の何れの列においても、カレントミラー回路Ｍjの機能によって、電源走査線Ｚi→トランジスタ２３→トランジスタ２１→信号線Ｙ1〜Ｙn→カレントミラー回路Ｍ1〜Ｍnのトランジスタ３２→低電源４０の向きに流れるシンク指定電流のレベルは、出力端子Ｔj→トランジスタ３１→低電源４０の向きに流れる電流のレベルにカレントミラー回路Ｍjの電流減少率を乗じたものである。例えば、各カレントミラー回路Ｍ1〜Ｍnにおいて、トランジスタ３１のチャネル長及びトランジスタ３２のチャネル長を同じに設定し、且つトランジスタ３１のチャネル幅とトランジスタ３２のチャネル幅との比を２０：１とすると電流減少率は１／２０となり、トランジスタ３２のソース−ドレイン間に流れる電流のレベル、つまり、出力端子Ｔjから出力された階調信号の電流レベルに対してトランジスタ３１のソース−ドレイン間に流れる電流のレベルは１／２０になる。
【００６２】
以上のように、カレントミラー回路Ｍjが信号線Ｙjに接続されていることで、信号線Ｙjのシンク指定電流のレベルは、トランジスタ３１のドレイン−ソース間電流レベルに依存するとともに、トランジスタ３１のドレイン−ソース間電流レベルより小さくすることができる。ここで画像データにしたがった輝度階調で有機ＥＬ素子Ｅi,jを発光するためには有機ＥＬ素子Ｅi,jに、階調による電流レベルの変位が小さく且つ微小の電流レベルの電流を供給しなければならない。本発明では、仮にデータドライバ３が有機ＥＬ素子Ｅi,jに直接そのような階調電流を供給することができなくても、トランジスタ３１及びトランジスタ３２の設計により予め所定の電流減少率に設定された電流変換部７をデータドライバ３と各信号線Ｙ1〜Ｙnとの間に介在させることによってデータドライバ３の出力端子Ｔ1〜Ｔnから出力される電流レベルを微小な値で且つ微小な階調変位の電流レベルに変調することができる。したがってデータドライバ３とトランジスタ３１との配線でリーク電流が生じることで、トランジスタ３１のドレイン−ソース間電流レベルが本来出力すべき電流レベルに対して多少ズレていても、信号線Ｙjのシンク指定電流レベルのズレは、電流減少率に則って小さく抑えられ、ひいては後述するように有機ＥＬ素子Ｅi,jの輝度階調のズレを抑えることができる。
【００６３】
さて、上記したように、ｉ行目の選択期間ＴSEの間では、ｉ行目の全ての画素回路Ｄi,1〜Ｄi,nにおいては電源走査線Ｚi→トランジスタ２３→トランジスタ２１→信号線Ｙ1〜Ｙn→カレントミラー回路Ｍ1〜Ｍnのトランジスタ３２→低電源４０へとシンク指定電流が流れて、これら画素回路Ｄi,1〜Ｄi,nで流れるシンク指定電流のレベルは、出力端子Ｔ1〜Ｔnから出力される電流レベルにカレントミラー回路Ｍ1〜Ｍnの電流減少率を各々乗じたものであり、後述する発光期間ＴEMに有機ＥＬ素子Ｅi,1〜Ｅi,nに流れる電流のレベルである。
【００６４】
このとき、ｉ行目の画素回路Ｄi,1〜Ｄi,nのコンデンサ２４の他端（トランジスタ２３のソース電極２３ｓに接続されている。）は、データドライバ３から出力された階調信号の電流レベルに応じた電位になり、かつ、トランジスタ２３のゲート電位よりも低い電位になる。すなわち、各々の画素回路Ｄi,1〜Ｄi,nでは、トランジスタ２３のゲート電極２３ｇとソース電極２３ｓとの間の電圧レベルに従った大きさの電荷がコンデンサ２４にチャージされ、コンデンサ２４にチャージされた電荷の大きさは、トランジスタ２３に流れる電流のレベルに従っている。つまり、階調信号の電流レベルに従ったレベルのシンク指定電流がトランジスタ２３のソース−ドレイン間及び信号線Ｙ1〜Ｙnに流れ、このシンク指定電流のレベルに従ったレベルの電圧がトランジスタ２３のゲート電極２３ｇとソース電極２３ｓとの間に印加され、トランジスタ２３のゲート電極２３ｇとソース電極２３ｓとの間の電圧のレベルに従った大きさの電荷がコンデンサ２４にチャージされるから、コンデンサ２４にチャージされた電荷の大きさは、階調信号の電流レベルに従っている。換言すれば、選択期間ＴSEにおいて各々の画素回路Ｄi,1〜Ｄi,nでは、トランジスタ２１及びトランジスタ２２が、信号線Ｙ1〜Ｙnに流れるシンク指定電流をトランジスタ２３に流すように機能し、トランジスタ２３が、シンク指定電流レベルをゲート−ソース間電圧のレベルに変換するように機能し、コンデンサ２４が、変換されたゲート−ソース間電圧のレベルを保持するように機能する。
【００６５】
以上のように、選択期間ＴSEの開始時刻ｔiSにおいて、ｉ行目の画素回路Ｄi,1〜Ｄi,nのコンデンサ２４にチャージされる電荷の大きさが前回の一走査期間ＴSCからリフレッシュされるとともに、ｉ行目の画素回路Ｄi,1〜Ｄi,nのトランジスタ２３の電流レベルも前回の一走査期間ＴSCからリフレッシュされる。
【００６６】
ここで、ｉ行目の何れの画素回路Ｄi,1〜Ｄi,nにおいても、トランジスタ２３→トランジスタ２１→信号線Ｙjまでの間の任意の点での電位は、経時変化するトランジスタ２１，２２，２３の内部抵抗等に因って変化してしまう。しかしながら、本実施形態では、トランジスタ２３→トランジスタ２１→信号線Ｙjへと流れるシンク指定電流のレベルは、トランジスタ２１，２２，２３の内部抵抗の変化に関わらず、出力端子Ｔjで出力される階調信号の電流レベルに従っているため、トランジスタ２１，２２，２３の内部抵抗が経時変化しても、トランジスタ２３→トランジスタ２１→信号線Ｙjへと流れるシンク指定電流のレベルは所望通りとなる。
【００６７】
また、ｉ行目の選択期間ＴSEでは、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nのカソード電極は基準電位Ｖssであり、電源走査線Ｚiは基準電位Ｖssと同じ又は基準電位Ｖssより低い選択電圧ＶSELECTであるため、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nには０〔Ｖ〕又は逆バイアス電圧が印加されるから、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nには電流が流れず、有機ＥＬ素子Ｅi,1〜Ｅi,nは発光することはない。
【００６８】
続いて、ｉ行目の選択期間ＴSEの終了時刻ｔiE（非選択期間ＴNSEの開始時刻ｔiE）では、選択走査ドライバ５から選択走査線Ｘiに出力されるハイレベルのオン信号が終了し、電源走査ドライバ６から電源走査線Ｚiに出力されるローレベルのチャージ信号が終了する。つまり、この終了時刻ｔiEから次の選択期間ＴSEの開始時刻ｔisまでの非選択期間ＴNSEでは、ｉ行目の画素回路Ｄi,1〜Ｄi,nのトランジスタ２１のゲート電極２１ｇ及びトランジスタ２２のゲート電極２２ｇに対してオフ電圧Ｖoffレベルのオフ信号が選択走査ドライバ５によって印加されるとともに、電源電圧Ｖddレベルの順バイアス信号が電源走査ドライバ６によって電源走査線Ｚiに印加される。
【００６９】
このため、ｉ行目の非選択期間ＴNSEでは、ｉ行目の画素回路Ｄi,1〜Ｄi,nのトランジスタ２１がオフ状態になり、電源走査線Ｚiから信号線Ｙ1〜Ｙnへ流れるシンク指定電流を遮断する（但し、ｉ行目の非選択期間ＴNSEでは、電源走査線Ｚiを除く選択された電源走査線Ｚ1〜Ｚmのいずれかから信号線Ｙ1〜Ｙnへシンク指定電流が流れる）。更に、ｉ行目の非選択期間ＴNSEでは、ｉ行目の画素回路Ｄi,1〜Ｄi,nに何れにおいても、トランジスタ２２がオフ状態になっても、直前の選択期間ＴSEにおいてコンデンサ２４にチャージされた電荷がトランジスタ２２によって閉じ込められ、トランジスタ２３はコンデンサ２４にチャージされた電荷に応じた駆動状態を維持し続ける。つまり、ｉ行目の画素回路Ｄi,1〜Ｄi,nの何れにおいても、非選択期間ＴNSEと直前の選択期間ＴSEとではトランジスタ２３のゲート−ソース間電圧レベルＶGSが等しい。
【００７０】
そのため、ｉ行目の非選択期間ＴNSEでも、ｉ行目の画素回路Ｄi,1〜Ｄi,nのトランジスタ２３は、直前の選択期間ＴSEにおけるシンク指定電流レベルと同レベルの電流を流し続ける。そして、ｉ行目の非選択期間ＴNSEでは、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nのカソード電極が基準電位Ｖssである上、電源走査線Ｚiが基準電位Ｖssより高い電源電圧Ｖddであるため、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nには順バイアス電圧が印加されるから、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nに駆動電流がトランジスタ２３の作用によって流れて、有機ＥＬ素子Ｅi,1〜Ｅi,nは発光する。このように、ｉ行目の画素Ｐi,1〜Ｐi,nでは、データドライバ３の出力端子Ｔ1〜Ｔnから出力する階調信号並びに所定の電流減少率の電流変換部７に応じて選択期間ＴSE中に信号線Ｙ1〜Ｙnに流れるシンク指定電流と等しいレベルの駆動電流が非選択期間ＴNSE中に有機ＥＬ素子Ｅi,1〜Ｅi,nに流れることで画像データにしたがった階調の発光輝度を制御、維持することができる。
【００７１】
つまり、ｉ行目の非選択期間ＴSEにおいてｉ行目の何れの画素回路Ｄi,1〜Ｄi,nでも、トランジスタ２１が、信号線Ｙjに流れるシンク指定電流をトランジスタ２３に流れないように信号線Ｙjとトランジスタ２３との間を電気的に切断するように機能し、コンデンサ２４が、トランジスタ２２が、コンデンサ２４の電荷を閉じ込めることによって、選択期間ＴSEにおいて変換されたトランジスタ２３のゲート−ソース間電圧のレベルを保持するように機能し、トランジスタ２３が、保持されたゲート−ソース間電圧レベルに応じたレベルの駆動電流を有機ＥＬ素子Ｅi,jに流すように機能する。
【００７２】
ここで、有機ＥＬ素子Ｅi,1〜Ｅi,nに流れる駆動電流のレベルは、画素回路Ｄi,1〜Ｄi,nのトランジスタ２３の各々に流れる電流のレベルと同じであり、従って、直前の選択期間ＴSEにおける画素回路Ｄi,1〜Ｄi,nのトランジスタ２３の各々に流れるシンク指定電流のレベルと同じである。ｉ行目の発光期間ＴEM（非選択期間ＴNSE）の間中、このようなレベルの駆動電流が有機ＥＬ素子Ｅi,1〜有機ＥＬ素子Ｅi,nに流れ、有機ＥＬ素子Ｅi,1〜有機ＥＬ素子Ｅi,nそれぞれの駆動電流レベルに従った輝度階調で発光する。上述したように、ｉ行目の選択期間ＴSEでは、ｉ行目の画素回路Ｄi,1〜Ｄi,mのトランジスタ２３の電流レベルは所望通りとなるから、有機ＥＬ素子Ｅi,1〜有機ＥＬ素子Ｅi,nそれぞれの駆動電流レベルも所望通りになり、有機ＥＬ素子Ｅi,1〜有機ＥＬ素子Ｅi,nそれぞれは所望の階調輝度で発光する。
【００７３】
以上のように、本実施の形態では、カレントミラー回路Ｍ1〜Ｍnがそれぞれの信号線Ｙ1〜Ｙnのデータドライバ３側に設けられているため、本実施の形態では画素毎にカレントミラー回路を設ける必要がない。従って、画素毎に設けるトランジスタの数を必要最小限に抑えることができ、画素の開口率の低下を抑えることができるとともに有機ＥＬ素子Ｅ1,1〜有機ＥＬ素子Ｅm,nの輝度階調に応じた微小電流を供給することができる。
【００７４】
また、カレントミラー回路Ｍ1〜Ｍnによって階調信号の電流レベルに比例したレベルのシンク指定電流が信号線Ｙ1〜Ｙnに流れるため、データドライバ３自体が微小なシンク電流を流させることができなくても、有機ＥＬ素子Ｍ1,1〜Ｍm,nの発光輝度に合った適正なレベルの微小なシンク指定電流を信号線Ｙjに流すことができる。
【００７５】
更に、カレントミラー回路Ｍ1〜Ｍnが設けられることによって、それぞれの信号線Ｙ1〜Ｙnの電流レベルは、それぞれの出力端子Ｔ1〜Ｔnの階調信号のレベル（つまり、トランジスタ３１のドレイン−ソース間電流レベル）に比例するとともに、それぞれのトランジスタ３１のドレイン−ソース間電流レベルより小さい。従って、データドライバ３等にリーク電流が生じることで何れかの出力端子Ｔ1〜Ｔnのレベル（つまり、トランジスタ３１のドレイン−ソース間電流レベル）が不意に低減しても、信号線Ｙ1〜Ｙnの電流レベルが大幅に低くなることはない。つまり、電流リークによってデータドライバ３の出力が低下しても、信号線Ｙ1〜Ｙnの電流レベルに大きく影響することはなく、有機ＥＬ素子Ｅ1,1〜Ｅm,nの発光輝度が大きく低減することがない。
【００７６】
〔第二の実施の形態〕
図６は、第一実施形態の有機ＥＬディスプレイ１とは別の形態の有機ＥＬディスプレイ１０１を示す図面である。図６に示すように、有機ＥＬディスプレイ１０１は、基本構成として、アクティブマトリクス駆動方式によりカラー表示を行う有機ＥＬ表示パネル１０２と、シフトレジスタ１０３とを備える。
【００７７】
有機ＥＬ表示パネル１０２は、透明基板８と、画像が実質的に表示される表示部４と、表示部４の周辺に設けられた選択走査ドライバ５、電源走査ドライバ６及び電流変換部１０７とを基本構成としており、これらの回路４〜６，１０７が透明基板８上に形成されている。表示部４、選択走査ドライバ５、電源走査ドライバ６及び透明基板８は、第一実施形態の有機ＥＬディスプレイ１の場合と同様である。従って、第二実施形態の有機ＥＬ表示ディスプレイ１０１の場合でも、選択走査ドライバ５による電圧印加タイミング、電源走査ドライバ６による電圧印加タイミング、画素Ｐ1,1〜Ｐm,nのリフレッシュ、画素Ｐ1,1〜Ｐm,nノ階調表現は第一実施形態の有機ＥＬディスプレイ１の場合と同様である。
【００７８】
但し、第一実施形態の有機ＥＬディスプレイ１では、データドライバ３及び電流変換部７によって信号線Ｙ1〜Ｙnにシンク指定電流が流れていたが、第二実施形態の有機ＥＬディスプレイ１０１では、シフトレジスタ１０３及び電流変換部０７によって信号線Ｙ1〜Ｙnにシンク指定電流が流れ、シンク指定電流の印加の仕方が第一実施形態と第二実施形態とでは異なる。
【００７９】
電流変換部１０７では、第一実施形態の電流変換部７と同様に列ごとにカレントミラー回路Ｍ1〜Ｍnが設けられており、加えて、第一トランジスタＬ1〜Ｌn、第二トランジスタＳ1〜Ｓn、及び第三トランジスタＷ1〜Ｗnが列ごとに設けられている。
【００８０】
第一トランジスタＬ1〜Ｌn、第二トランジスタＳ1〜Ｓn、及び第三トランジスタＷ1〜Ｗnは、ＭＯＳ型の電界効果薄膜トランジスタであり、特にアモルファスシリコンを半導体層としたａ−Ｓｉトランジスタであるが、ポリシリコンを半導体層としたｐ−Ｓｉトランジスタであってもよい。また、第一トランジスタＬ1〜Ｌn、第二トランジスタＳ1〜Ｓn、及び第三トランジスタＷ1〜Ｗnの構造は、逆スタガ型であっても良いし、コプラナ型であっても良い。なお、以下では、第一トランジスタＬ1〜Ｌn、第二トランジスタＳ1〜Ｓn、及び第三トランジスタＷ1〜ＷnがＮチャネル型の電界効果トランジスタであるとして説明する。
【００８１】
各々の列について説明すると、カレントミラー回路Ｍjは、第一実施形態の場合と同様に、トランジスタ３１，３２と、コンデンサ３０とから構成されている。これらの素子３０〜３１の接続構成は第一実施形態の場合と基本的に同様であるが、異なるところとしては、トランジスタ３１のドレイン電極が第三トランジスタＷjのソース電極に接続されていることと、トランジスタ３１及びトランジスタ３２のゲート電極が第二トランジスタＳjのソース電極に接続されていることと、トランジスタ３２のドレイン電極が第一トランジスタＬjのソース電極に接続されていることである。
【００８２】
第一トランジスタＬjのドレイン電極は、信号線Ｙjに接続されている。第一トランジスタＬjのゲート電極は共通して、同期信号入力端子１６０に接続されている。
【００８３】
第二トランジスタＳjのゲート電極と第三トランジスタＷjのゲート電極は、互いに接続されているとともに、シフトレジスタ１０３の出力端子Ｒjに接続されている。第二トランジスタＳjのドレイン電極と第三トランジスタＷjのドレイン電極は、互いに接続されているとともに、共通の階調信号入力端子１７０に接続されている。
【００８４】
シフトレジスタ１０３は、外部からのクロック信号に基づいて、パルス信号をシフトしていき、出力端子Ｒ1から出力端子Ｒnの順（出力端子Ｒnの次は出力端子Ｒ1）にオンレベルのパルス信号を順次出力し、これにより、カレントミラー回路Ｍ1〜Ｍnを順次選択するものである。シフトレジスタ１０３の一シフト周期は、選択走査ドライバ５や電源走査ドライバ６の一シフト周期よりも短く、選択走査ドライバ５や電源走査ドライバ６がｉ行目から（ｉ＋１）行目にパルス信号をシフトする間に、シフトレジスタ１０３は一行分のパルス信号を出力端子Ｒ1から出力端子Ｒnへ順にシフトしていき、ｎ回のオンレベルのパルス信号を出力する。
【００８５】
階調信号入力端子１７０には、外部から階調に応じた電流レベルの階調信号が入力される。階調信号により選択期間ＴSEに有機ＥＬ素子Ｅ1,1〜Ｅm,nの輝度階調に応じた電流をトランジスタ２３のソース−ドレイン間及び信号線Ｙ1〜Ｙnに流させることにより非選択期間ＴNSE（発光期間ＴEM）にトランジスタ２３のソース−ドレイン間及び有機ＥＬ素子Ｅ1,1〜Ｅm,nに輝度階調に応じた電流を流れる。階調信号は、アナログ信号でもデジタル信号であってもよく、シフトレジスタ１０３の出力端子Ｒ1〜Ｒnからのオンレベルのパルス信号が入力されるタイミングでそれぞれ第二トランジスタＳ1〜Ｓnのドレイン電極並びに第三トランジスタＷ1〜Ｗnのドレイン電極に入力される。階調信号の一行分の周期は、選択走査ドライバ５や電源走査ドライバ６の一シフト周期よりも短く、選択走査ドライバ５や電源走査ドライバ６がｉ行目から（ｉ＋１）行目にパルス信号をシフトする間に、ｎ回の階調信号が入力される。
【００８６】
同期信号入力端子１６０には、外部から同期信号が入力される。同期信号の周期は、選択走査ドライバ５や電源走査ドライバ６の一シフト周期と同じであり、オンレベルの同期信号が入力されるタイミングは、選択走査ドライバ５や電源走査ドライバ６がオンレベルのパルス信号を出力している時である。従って、選択走査ドライバ５や電源走査ドライバ６が１行目からｍ行目までにシフトする間に、同期信号のオンレベル電圧がｍ回入力される。
【００８７】
次に、以上のように構成される有機ＥＬディスプレイ１０１の動作について説明する。
第一実施形態の場合と同様に、図５に示すように、選択走査ドライバ５及び電源走査ドライバ６が１行目からｍ行目へと線順次にパルス信号をシフトしていく。
【００８８】
一方、図７に示すように、（ｉ−１）行目の選択期間ＴSEからｉ行目の選択期間ＴSEの間に、シフトレジスタ１０３は、第二トランジスタＳ1〜Ｓn及び第三トランジスタＷ1〜Ｗnのオンレベルのパルス信号を出力端子Ｒ1から出力端子Ｒnへとパルス信号をシフトする。シフトレジスタ１０３がパルス信号をシフトしている間、同期信号入力端子１６０のレベルはローレベルである。
【００８９】
ここで、シフトレジスタ１０３が出力端子Ｒjにオンレベルのパルス信号を出力しているとき、ｉ行ｊ列目の階調輝度用を示したレベルの階調信号が入力される。この時、ｊ列目の第二トランジスタＳj及び第三トランジスタＷjがオン状態となっているので、ｉ行ｊ列目の階調輝度用を示した電流レベルの階調信号がカレントミラー回路Ｍjに入力され、トランジスタ３１及びトランジスタ３２がオン状態となり、階調信号の電流レベルに従った大きさの電荷がコンデンサ３０にチャージされる。つまり、第二トランジスタＳj及び第三トランジスタＷjは、ｊ列目の選択時に階調信号をカレントミラー回路Ｍjに取り込むように機能する。
【００９０】
トランジスタ３１がオン状態となることによって、カレントミラー回路Ｍjでは階調信号入力端子１７０→トランジスタ３１→低電源４０へと電流が流れるようになる。階調信号入力端子１７０→トランジスタ３１→低電源４０へと流れる電流のレベルは階調信号の電流レベルに従っている。
【００９１】
この時、同期信号入力端子１６０のレベルがローレベルであるから、第一トランジスタＬjがオフ状態であり、カレントミラー回路Ｍjと信号線Ｙjとに流れるシンク指定電流が流れないようになっている。
【００９２】
続いて、シフトレジスタ１０３が出力端子Ｒj+1にパルス信号を出力しているとき、ｉ行（ｊ＋１）列目の階調輝度用を示したレベルの階調信号が入力され、ｊ列目の場合と同様に、階調信号のレベルに従った大きさの電荷が（ｊ＋１）列目のコンデンサ３０にチャージされる。この時、ｊ列目のトランジスタＳj，Ｗjがオフ状態になっても、ｊ列目のコンデンサ３０にチャージされた電荷がトランジスタＳjによって閉じ込められるから、ｊ列目のトランジスタ３１及びトランジスタ３２はオン状態を維持し続ける。つまり、トランジスタＳjは、ｊ列目の選択時に階調信号のレベルに従ったゲート電圧レベルをｊ列目の非選択時でも保持するように機能する。
【００９３】
以上のように、シフトレジスタ１０３がパルス信号をシフトしていくことによって、階調信号のレベルに従った大きさの電荷が１列目のコンデンサ３０からｎ列目とコンデンサ３０へと順次チャージされていく。
【００９４】
そして、ｎ列目のコンデンサ３０へのチャージが終了したら、シフトレジスタ１０３のシフトは一旦終了し、同期信号入力端子１６０のハイレベル（オンレベル）の同期信号が全ての列の第一トランジスタＬ1〜Ｌnに入力されて同時にオン状態になる。この時、全ての列のコンデンサ３０に電荷がチャージされているから、トランジスタ３１，３２はオン状態である。そして、この時はｉ行目の選択期間であるから、ｉ行目の全ての画素回路Ｄi,1〜Ｄi,nでは電源走査線Ｚi→トランジスタ２３→トランジスタ２１→信号線Ｙj→トランジスタ３２→低電源４０へとシンク指定電流が流れるようになる。このとき、１列目からｎ列目の何れの列においても、カレントミラー回路Ｍjの機能によって、電源走査線Ｚi→トランジスタ２３→トランジスタ２１→信号線Ｙj→トランジスタ３２→低電源４０の向きに流れるシンク指定電流のレベルは、階調信号入力端子１７０→トランジスタ３１→低電源４０の向きに流れる先ほどの電流のレベルにカレントミラー回路Ｍjの電流減少率を乗じたものとなる。
【００９５】
続いて、選択走査ドライバ５及び電源走査ドライバ６のパルス信号が（ｉ＋１）行目にシフトし、ｉ行目の非選択期間ＴSEとなって、第一実施形態の場合と同様にｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nの階調輝度がリフレッシュされる。
【００９６】
一方、同期信号入力端子１６０がローレベル（オフレベル）になり、同様にシフトレジスタ１０３が一列目からｎ列目へとパルス信号をシフトしていくことによって、（ｉ＋１）行目の有機ＥＬ素子Ｅi+1,1〜Ｅi+1,nの階調輝度をリフレッシュするために、一列目からｎ列目のコンデンサ３０に電荷が順次チャージされていく。
【００９７】
第二の実施の形態でも、カレントミラー回路Ｍjが表示部４の外に設けられているから、画素毎に設けるトランジスタの数を必要最小限に抑えることができ、画素の開口率の低下を抑えることができる。また、カレントミラー回路Ｍｊが設けられているため、階調信号入力端子１７０等において本来出力すべき電流レベルに対して多少ズレていても、信号線Ｙjのシンク指定電流レベルのズレは、電流減少率に則って小さく抑えられ、ひいては有機ＥＬ素子Ｅの輝度階調のズレを抑えることができる。
【００９８】
なお、本発明は、上記各実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
例えば、上記有機ＥＬディスプレイ１，１０１では、画素Ｐi,jから電流を引き抜くシンク電流のレベル（電流値）によって階調輝度を画素Ｐi,jに指定している。しかしながら、逆に信号線Ｙjから画素Ｐi,jへ流れる電流のレベル（電流値）によって階調輝度を画素Ｐi,jに流れるようなアクティブマトリクス駆動方式の有機ＥＬディスプレイの場合でも、それぞれの信号線にカレントミラー回路を設けて、カレントミラー回路によって、データドライバの階調信号のレベルに比例し且つ階調信号のレベルより低い電流を信号線に流すようにしても良い。この場合、画素Ｐi,jの回路は適宜変更しても良いが、走査線が選択されている時に信号線に流れる指定電流を画素回路に流すことで指定電流のレベルを電圧レベルに変換し、走査線が選択されていない時に信号線に流れる指定電流を遮断し、走査線が選択されていない時に変換された電圧レベルを保持するとともに、保持された電圧レベルに従ったレベルの駆動電流を有機ＥＬ素子に流す画素回路を、有機ＥＬ素子の周囲に設ける。
【００９９】
また、上記各実施形態では、画素回路Ｄi,jは選択期間ＴSEに指定電流を有機ＥＬ素子Ｅi,jに流していないが、選択期間ＴSEでも指定電流を有機ＥＬ素子Ｅi,jに流すような画素回路でも良いが、この場合でも、非選択期間ＴNSEで画素回路が有機ＥＬ素子Ｅi,jに流す駆動電流のレベルはその直前の選択期間ＴSEの画素回路に流れる指定電流のレベルと同じである。また、画素回路が三つのトランジスタから構成されていなくても良く、上記各実施形態の画素回路Ｄi,jと同様に選択期間の指定電流と同レベルの駆動電流を非選択期間で有機ＥＬ素子Ｅi,jに流す機能を有していれば四つ以上のトランジスタから構成されていても良いが、トランジスタは少ない方が望ましい。
【０１００】
なお上記各実施の形態では、カレントミラー回路のトランジスタ３１のチャネル長とトランジスタ３２のチャネル長とを等しくし、トランジスタ３１のチャネル幅をトランジスタ３２のチャネル幅より長くすることで電流減少率を設定したが、これに限らず、トランジスタ３１のチャネル幅とトランジスタ３２のチャネル幅とを等しくし、トランジスタ３１のチャネル長をトランジスタ３２のチャネル長より短くしても同様に電流減少率の設定を行うことができ、さらにトランジスタ３１のチャネル長をトランジスタ３２のチャネル長より短くし、トランジスタ３１のチャネル幅をトランジスタ３２のチャネル幅より長くしてもよい。
【０１０１】
また上記実施の形態では、有機ＥＬ素子Ｅi,jから照射される光を下方のアノード電極５１側から出射したが、これに限らず、有機ＥＬ層５２の下方に光反射性電極を設け、上方に光透過性電極を設けて上方側から光を出射してもよい。このとき光透過性電極は、カソード電極であってもアノード電極であってもよい。また上記第二の実施の形態において、ｊ列目のカレントミラー回路Ｍjの第二トランジスタＳj及び第三トランジスタＷjを、ゲート電極がシフトレジスタ１０３の出力端子Ｒjに接続され、ドレイン電極が階調信号入力端子１７０に接続され、ソース電極がトランジスタ３１のゲート電極、トランジスタ３２のゲート電極及びコンデンサ３０の一方の電極に接続されている単一のトランジスタに置き換えてもよい。
【０１０２】
また、上記実施の形態では発光素子として有機ＥＬ素子を用いていたが、例えば、逆バイアス電圧が印加された場合には電流が流れないとともに順バイアス電圧が印加された場合には電流が流れるような発光素子であって、流れる電流の大きさに従った輝度で発光する発光素子であっても良い。発光素子として、例えばＬＥＤ（Light Emitting Diode）素子等でも良い。
【０１０３】
【発明の効果】
本発明では、電流制御ドライバが画素ごとに設けられているのではなく信号線に接続されているため、画素に設ける素子を必要最小限に抑えることができる。そのため、画素において発光しない部分に対する発光する部分の比率が高くなり、高精細で高開口率のディスプレイを提供することができる。
また、電流制御ドライバによって階調信号のレベルに比例したレベルの指定電流が信号線に流れるため、階調信号出力手段の階調信号のレベルの範囲が発光素子に流す駆動電流のレベルの範囲外であっても、適正なレベルの指定電流を信号線に流すことができる。
また、階調信号のレベルに比例し、且つ、階調信号のレベルより小さいレベルの指定電流が信号線に流れるから、漏れなどによって階調信号に生じるノイズが生じた場合でも、電流制御ドライバによってノイズを抑えることができ、大きな影響を与えない。
【図面の簡単な説明】
【図１】図１は、本発明が適用された有機ＥＬディスプレイの具体的な態様を示したブロック図である。
【図２】図２は、図１の有機ＥＬディスプレイの画素を示した平面図である。
【図３】図３は、図１の有機ＥＬディスプレイの画素の等価回路を示した図面である。
【図４】図４は、Ｎチャネル型の電界効果トランジスタの電流−電圧特性を示した図面である。
【図５】図５は、図１の有機ＥＬディスプレイにおける信号のレベルを示したタイミングチャートである。
【図６】図６は、別の有機ＥＬディスプレイの具体的な態様を示したブロック図である。
【図７】図７は、図６の有機ＥＬディスプレイにおける信号のレベルを示したタイミングチャートである。
【図８】図８は、従来の液晶ディスプレイの画素の等価回路を示した図面である。
【図９】図９は、従来の電圧指定型の有機ＥＬディスプレイの画素の等価回路を示した図面である。
【図１０】図１０は、従来の電流指定型の有機ＥＬディスプレイの画素の等価回路を示した図面である。
【符号の説明】
１，１０１ 有機ＥＬディスプレイ（表示装置）
３ データドライバ（階調信号出力手段、電流制御ドライバ）
５ 選択走査ドライバ
６ 電源走査ドライバ
７ 電流変換部（電流制御ドライバ）
２１，２２，２３ トランジスタ
２４ コンデンサ
３０ コンデンサ
３１ トランジスタ
３２ トランジスタ
１０３ シフトレジスタ
Ｅ1,1〜Ｅm,n 有機ＥＬ素子（発光素子）
Ｍ1〜Ｍn カレントミラー回路
Ｙ1〜Ｙn 信号線
Ｘ1〜Ｘn 選択走査線（走査線）
Ｚ1〜Ｚn 電源走査線（走査線）
Ｐ1,1〜Ｐm,n 画素
Ｄ1,1〜Ｄm,n 画素回路
Ｌ1〜Ｌn 第一トランジスタ
Ｓ1〜Ｓn 第二トランジスタ
Ｗ1〜Ｗn 第三トランジスタ
【発明の属する技術分野】
本発明は、駆動電流のレベルによって輝度が制御される表示素子、例えば発光素子を画素ごとに備えた表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
一般的に、表示装置には、単純マトリクスのようなパッシブドライブ駆動方式のものと、画素毎にスイッチングトランジスタを設けたアクティブマトリクス駆動方式のものがある。アクティブマトリクス駆動方式の液晶ディスプレイでは、図８に示すように、コンデンサとしても機能する液晶を有する液晶素子５０１と、スイッチング素子として機能するトランジスタ５０２とが、画素ごとに設けられている。アクティブマトリクス駆動方式では、選択期間中に走査ドライバによって走査線５０３にパルス信号が入力されて走査線５０３が選択されているときに、輝度を表すレベルの電圧がデータドライバによって信号線５０４に印加されると、トランジスタ５０２を介して液晶素子５０１に電圧が印加される。選択期間後の非選択期間においても、液晶素子５０１がコンデンサとして機能するため、次の選択期間まで許容範囲内の電圧レベルが保持される。以上のように、選択期間において液晶素子５０１の光透過率が新たにリフレッシュされて、光が液晶素子５０１を透過することで電圧レベルに従った輝度になり、液晶ディスプレイの階調表現が行われる。
【０００３】
一方、自発光素子である有機ＥＬ素子を用いた有機ＥＬディスプレイは、液晶ディスプレイのようにバックライトを必要とせず、薄型化に最適であるとともに、液晶ディスプレイのような視野角の制限もないため、次世代の表示装置として実用化が大きく期待されている。
【０００４】
高輝度、高コントラスト、高精細といった観点から、有機ＥＬディスプレイも、液晶ディスプレイと同様にアクティブマトリクス駆動方式のものが特に望まれている。有機ＥＬディスプレイでは、パッシブ駆動方式では選択期間に流れる電流を増大しなければならないのに対してアクティブマトリクス駆動方式では非選択期間でも発光させるように、輝度を表す電圧レベルを保持しておくための素子を画素ごとに設けているため、単位時間当たりに流れる電流レベル（電流値）は小さくてよい。しかし、有機ＥＬ素子は、電圧が印加されると有機ＥＬ素子自体に電流が流れてしまい、コンデンサとしては極めて小さい容量しかないために、図８のような画素の回路において液晶素子５０１の代わりに有機ＥＬ素子を設けただけでは、非選択期間に有機ＥＬ素子が発光しない。
【０００５】
そこで、例えば図９に示すように、アクティブマトリクス駆動方式の有機ＥＬディスプレイでは、有機ＥＬ素子６０１と、スイッチング素子として機能するトランジスタ６０２と、輝度を表す電圧レベルを保持しておくとともに電圧レベルに従ったレベルの駆動電流を有機ＥＬ素子６０１に流すトランジスタ６０５とが、画素ごとに設けられている。このディスプレイでは、選択期間中に走査ドライバによって走査線６０３にパルス信号が入力されて走査線６０３が選択されているときに、輝度を表すレベルの電圧がデータドライバによって信号線６０４に印加されると、トランジスタ６０５のゲート電極にそのレベルの電圧が印加されて、トランジスタ６０５のゲート電極に輝度データが書き込まれることになる。これにより、トランジスタ６０５がオン状態になり、ゲート電極の電圧レベルに応じたレベルの駆動電流が電源からトランジスタ６０５を介して有機ＥＬ素子６０１に流れて、有機ＥＬ素子６０１が電流レベルに応じた輝度で発光する。選択期間後の非選択期間では、トランジスタ６０２がオフ状態になっても、トランジスタ６０５の容量等によりトランジスタ６０５のゲート電極の電圧レベルが保持され続け、有機ＥＬ素子６０１が電圧レベルに従った輝度で発光する。以上のように、選択期間においてトランジスタ６０５のゲート電圧がリフレッシュされることによって有機ＥＬ素子６０１の輝度がリフレッシュされて、有機ＥＬディスプレイの階調表現が行われる。
【０００６】
ところで、一般的にトランジスタは、周囲の温度にチャネル抵抗が依存したり、長時間の使用によりチャネル抵抗が変化したりするために、ゲート閾値電圧が経時変化したり、ゲート閾値電圧がばらついたりする。従って、トランジスタ６０５のゲート電極に印加する電圧のレベルを変化させることによって有機ＥＬ素子６０１に流れる電流のレベルを変化させること、換言すれば、トランジスタ６０５のゲート電極に印加する電圧のレベルを変化させることによって有機ＥＬ素子６０１の輝度を変化させることを行っても、トランジスタ６０５のゲート電圧レベルで有機ＥＬ素子６０１に流れる電流レベルを一義的に指定するには困難である。
【０００７】
そこで、輝度をトランジスタに印加される電圧のレベルで制御するのではなく、電流のレベルで制御する手法が研究されている。つまり、信号線にゲート電圧のレベルを指定する電圧指定方式ではなく、有機ＥＬ素子に流れる電流のレベルを直接信号線に指定する電流指定方式を有機ＥＬディスプレイのアクティブマトリクス駆動方式に適用するというものである。
【０００８】
電流指定方式のディスプレイでは、単位時間当たりに流れる電流レベル（電流値）を小さくしなければならないため、アクティブマトリクス駆動方式の有機ＥＬディスプレイに適用した場合、例えば、図１０のように、有機ＥＬ素子に流れる電流のレベルをドライバからの出力電流に対して小さくするためのトランジスタを設けた有機ＥＬディスプレイが提案されている。図１０の有機ＥＬディスプレイでは、有機ＥＬ素子７０１と、スイッチング素子として機能するトランジスタ７０２及びトランジスタ７０７と、指定電流レベルをゲートの電圧レベルに変換する機能のトランジスタ７０６と、トランジスタ７０６のゲート電圧レベルを保持する機能のコンデンサ７０８と、変換された電圧レベルに従ったレベルの駆動電流を有機ＥＬ素子７０１に流す機能のトランジスタ７０５とが、画素ごとに設けられている。
【０００９】
このディスプレイでは、第一走査ドライバによってリセットパルス信号が第一走査線７０８に入力されて、トランジスタ７０７がオン状態になり、トランジスタ７０６及びトランジスタ７０５のゲート電圧が一旦リセットされる。そして、リセットパルス信号の終了前に第二走査ドライバによって選択パルス信号が第二走査線７０３に入力されている時に、輝度を表すレベルの指定電流がデータドライバによって信号線７０４に流れると、トランジスタ７０７及びトランジスタ７０６にも指定電流が流れる。ここで、トランジスタ７０６によって指定電流のレベルがゲート電圧のレベルに変換されて、変換されたゲート電圧レベルがコンデンサ７０８によって保持されるとともに、変換されたゲート電圧レベルがトランジスタ７０５によって駆動電流のレベルに変換される。これにより、有機ＥＬ素子７０１に駆動電流が流れる。なお、トランジスタ７０５のゲート電極とトランジスタ７０６のゲート電極とが互いに接続されて、カレントミラー回路を構成し、トランジスタ７０５とトランジスタ７０６によって指定電流のレベルと駆動電流のレベルが比例し、指定電流のレベルより小さいレベルの駆動電流が流れるようになっている。
【００１０】
【発明が解決しようとする課題】
ところが、図１０の有機ＥＬディスプレイでは、トランジスタ７０５とトランジスタ７０６とからなるカレントミラー回路を画素ごとに設けなければならず、高精細な画素を提供するには不利であり、画素において発光しない部分に対する発光する部分の比率が低くなる。所謂開口率の高いディスプレイを提供するには不利である。
【００１１】
そこで、本発明が解決しようとする課題は、適正なレベルの指定電流を流すようにするとともに、高精細な表示装置及び表示装置の駆動方法を提供することである。
【００１２】
【課題を解決するための手段】
以上の課題を解決するために、請求項１記載の発明は、例えば図１、図２、図３、図６に示すように、
表示領域内の複数の走査線（例えば、選択走査線Ｘｉ、電源走査線Ｚｉ）と複数の信号線（例えば、信号線Ｙｊ）との交差部にそれぞれ配置され、流れる駆動電流のレベルに従った輝度で発光する発光素子（例えば、有機ＥＬ素子Ｅｉ，ｊ）と、選択期間に前記信号線を介して流れる指定電流に応じた前記駆動電流を非選択期間に前記発光素子に供給する画素回路（例えば、画素回路Ｄｉ，ｊ）と、を各々有する複数の画素（例えば、画素Ｐｉ，ｊ）と、
前記信号線毎に設けられたカレントミラー回路と、各々の前記カレントミラー回路に階調信号が供給されるように各々の前記カレントミラー回路を選択するシフトレジスタと、前記カレントミラー回路と前記信号線との間に介在し、前記階調信号の電流レベルを所定の電流減少率で減少させた指定電流を、選択期間に所定のタイミングで前記信号線から流すトランジスタと、を備え、前記表示領域以外の領域に配置された電流制御ドライバ（例えば、電流変換部１０７）と、
を備えることを特徴とする。
そして請求項５記載の発明は、
複数の信号線（例えば、信号線Ｙｊ）と、
表示領域に配置され、非選択期間に駆動電流が流れることにより表示する複数の発光素子（例えば、有機ＥＬ素子Ｅｉ，ｊ）と、
前記表示領域に配置されるとともに前記複数の信号線の一端及び前記発光素子にそれぞれ接続され、選択期間に前記複数の信号線を介して流れる指定電流によって、前記指定電流と等価の電流値の前記駆動電流を前記非選択期間に前記発光素子に供給する複数の画素回路と、
前記表示領域以外の領域に配置されるとともに前記複数の信号線の他端にそれぞれ接続され、階調信号の電流レベルを所定の電流減少率で減少させた前記指定電流を前記選択期間に前記複数の信号線に流す複数のカレントミラー回路を有する電流制御ドライバ（例えば、電流変換部７、１０７）と、
を備えることを特徴とする。
【００１３】
請求項１及び請求項５記載の発明では、電流制御ドライバが画素ごとに設けられているのではなく信号線に接続されているため、画素に設ける素子を必要最小限に抑えることができる。そのため、画素において発光しない部分に対する発光する部分の比率が高くなり、所謂開口率の高いディスプレイを提供することができる。
【００１４】
また、請求項２に示すように画素回路がアクティブ素子である場合、単位時間当たりに発光素子に流れる電流のレベル（電流値）は小さくてよい。従来のパッシブ駆動方式レベルの階調信号を出力する手段では、アクティブ駆動方式の発光素子の駆動電流レベルの微小な電流値の電流を出力することは極めて困難だが、電流制御ドライバが所定の電流減少率で減少するので駆動電流を容易に制御することができる。このようなアクティブ駆動方式において、発光素子として例えば、極めて微小な電流で発光する必要がある有機ＥＬ素子を適用すると、有機ＥＬ素子に輝度階調させるためには、電流値を微小にし且つ階調差の電流値変位も微小にしなければならない。本発明によれば、アクティブ駆動方式の場合、画素数が増大するほど、選択期間に対してより非選択期間（発光期間）の割合が高くなるので、単位時間当たりに有機ＥＬ素子に流れる電流の電流値や輝度階調差の電流値変位を微小に制御でき、さらに上述のように表示領域における画素の発光面積割合が高くすることが可能になるため、ますます有機ＥＬ素子の単位面積当たりの電流密度を低く抑えることができ有機ＥＬ層の発光寿命を伸ばすことが可能になり、高精細な画素の表示装置に特に有効である。
請求項６に記載の表示装置の駆動方法は、
複数の信号線と、
表示領域に配置され、駆動電流が流れることにより表示する複数の発光素子と、
前記表示領域に配置されるとともに前記複数の信号線の一端及び前記発光素子にそれぞれ接続され、前記複数の信号線に流れる指定電流と等価の電流値の前記駆動電流を前記発光素子に供給する複数の画素回路と、
前記表示領域以外の領域に配置されるとともに前記複数の信号線の他端にそれぞれ接続され、階調信号の電流レベルを所定の電流減少率で減少させた前記指定電流を流すカレントミラー回路と、
を備え、
選択期間に、前記階調信号をカレントミラー回路に出力して前記指定電流を、前記複数の信号線を介して前記複数の画素回路に流し、
非選択期間に、前記複数の画素回路が前記複数の発光素子に前記駆動電流を前記発光素子に供給することを特徴とする。
【００１５】
請求項６記載の発明では、画像データの階調信号の電流レベルよりも微小な指定電流が信号線に流れるため、階調信号の電流レベルが極端に大きい場合であっても、或いは階調信号のレベルが極端に小さい場合であっても、適正なレベルの指定電流を信号線に流すことができるので階調レベルのノイズ等のズレを抑えて良好に発光素子を階調制御できる。
【００１６】
【発明の実施の形態】
以下に、図面を用いて本発明の具体的な態様について説明する。ただし、発明の範囲を図示例に限定するものではない。
【００１７】
〔第一の実施の形態〕
図１は、本発明の適用された有機ＥＬディスプレイを示した図面である。図１に示すように、有機ＥＬディスプレイ１は、基本構成として、アクティブマトリクス駆動方式によりカラー表示を行う有機ＥＬ表示パネル２と、有機ＥＬ表示パネル２に画像データの階調に応じた電流レベルで表された階調信号をパラ出力するデータドライバ（階調信号出力手段）３とを備える。
【００１８】
有機ＥＬ表示パネル２は、透明基板８と、画像が実質的に表示される表示領域である表示部４と、表示部４の周辺に設けられた選択走査ドライバ５、電源走査ドライバ６及び電流変換部７とを基本構成としており、これらの回路４〜７が透明基板８上に形成されている。なお、電流制御ドライバは、電流変換部７と、データドライバ３とを有する。
【００１９】
表示部４においては、（ｍ×ｎ）個の画素Ｐ1,1〜Ｐm,nがマトリクス状に透明基板８上に設けられており、縦方向にｍ個の画素Ｐi,jが配列され、横方向にｎ個の画素Ｐi,jが配列されている。ここで、ｍ，ｎは１以上の整数であり、ｉは１以上ｍ以下の或る整数であり、ｊは１以上ｎ以下の或る整数であり、縦にｉ番目（つまり、ｉ行目）であって横にｊ番目（つまり、ｊ列目）である画素を画素Ｐi,jと記す。
【００２０】
また、表示部４において、横方向に延在するｍ本の選択走査線Ｘ1〜Ｘmが透明基板８上に設けられている。各選択走査線Ｘ1〜Ｘmに対応するように各電源走査線Ｚ1〜Ｚmが各選択走査線Ｘ1〜Ｘmと交互に配列されるように、透明基板８上に設けられている。また、縦方向に延在するｎ本の信号線Ｙ1〜Ｙnが透明基板８上に設けられており、これら選択走査線Ｘ1〜Ｘm、電源走査線Ｚ1〜Ｚm及び信号線Ｙ1〜Ｙnは層間絶縁膜等によって互いに絶縁されている。選択走査線Ｘi及び電源走査線Ｚiには、横方向に配列されたｎ個の画素Ｐi,1〜Ｐi,nが接続されており、信号線Ｙjには、縦方向に配列されたｍ個の画素Ｐ1,j〜Ｐm,jが接続されており、選択走査線Ｘi及び電源走査線Ｚiと信号線Ｙjとの交差部に画素Ｐi,jが配されている。
【００２１】
次に、図２及び図３を用いて各画素Ｐi,jについて説明する。図２は画素Ｐi,jを示した平面図であり、図３は四つの隣接する画素Ｐi,j、Ｐi+1,j、Ｐi,j+1、Ｐi+1,j+1の等価回路図である。
【００２２】
画素Ｐi,jは、光を発する有機ＥＬ素子Ｅi,jと、有機ＥＬ素子Ｅi,jの周辺に設けられているとともに有機ＥＬ素子Ｅi,jを駆動するアクティブ素子からなる画素回路Ｄi,jと、から構成されている。画素回路Ｄi,jは、データドライバ３、選択走査ドライバ５及び電源走査ドライバ６から出力された信号に基づいて、有機ＥＬ素子Ｅi,jの電流をオン・オフしたり、一定の発光期間中に電流のレベルを保持することで有機ＥＬ素子Ｅi,jの発光輝度を一定に保ったりするものである。
【００２３】
有機ＥＬ素子Ｅi,jは、透明基板８上にアノード電極５１、有機ＥＬ層５２、カソード電極（図示略）が順に積層した積層構造となっている。
【００２４】
アノード電極５１は画素Ｐi,jごとにパターニングされており、信号線Ｙ1〜Ｙnと選択走査線Ｘ1〜Ｘmに囲まれる各囲繞領域に形成されている。
【００２５】
アノード電極５１は、導電性を有しているとともに、可視光に対して透過性を有している。また、アノード電極５１は、比較的仕事関数の高いものであり、有機ＥＬ層５２へ正孔を効率よく注入するものが好ましい。例えば、アノード電極５１としては、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム（ＩＺＯ）、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）又は酸化亜鉛（ＺｎＯ）を主成分としたものがある。
【００２６】
各々のアノード電極５１上に有機ＥＬ層５２が成膜されている。有機ＥＬ層５２も画素Ｐi,jごとにパターニングされている。有機ＥＬ層５２には、有機化合物である発光材料（蛍光体）が含有されているが、発光材料は高分子系材料であっても良いし、低分子系材料であっても良い。有機ＥＬ層５２は、例えば、アノード電極５１から順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であっても良いし、アノード電極５１から順に正孔輸送層、狭義の発光層となる二層構造であっても良いし、狭義の発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子或いは正孔の注入層が介在した積層構造であっても良いし、その他の層構造であっても良い。
【００２７】
有機ＥＬ層５２は、正孔及び電子を注入する機能、正孔及び電子を輸送する機能、正孔と電子の再結合により励起子を生成して、例えば赤色、緑色又は青色の何れかに発光する機能を有する広義の発光層である。つまり、画素Ｐi,jが赤である場合にはその画素Ｐi,jの有機ＥＬ層５２は赤色に発光し、画素Ｐi,jが緑である場合にはその画素Ｐi,jの有機ＥＬ層５２は緑色に発光し、画素Ｐi,jが青である場合にはその画素Ｐi,jの有機ＥＬ層５２は青色に発光する。
【００２８】
また、有機ＥＬ層５２は、電子的に中立な有機化合物であることが望ましく、これにより正孔及び電子が有機ＥＬ層５２でバランス良く注入及び輸送される。また、電子輸送性の物質が狭義の発光層に適宜混合されていても良いし、正孔輸送性の物質が狭義の発光層に適宜混合されても良いし、電子輸送性の物質及び正孔輸送性の物質が狭義の発光層に適宜混合されていても良い。
【００２９】
有機ＥＬ層５２上にカソード電極が形成されている。カソード電極は、全ての画素Ｐ1,1〜Ｐm,nに共通の層となる共通電極であっても良いし、画素Ｐi,jごとにパターニングされていても良い。いずれにしてもカソード電極は、選択走査線Ｘi、信号線Ｙj、電源走査線Ｚiと電気的に絶縁されている。カソード電極は、仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム若しくはバリウム又はこれらの少なくとも一種を含む合金若しくは混合物等で形成されている。また、カソード電極は、以上の各種材料の層が積層された積層構造となっていても良く、具体的には、低仕事関数の高純度のバリウム層、アルミニウム層が有機ＥＬ層５２上に順に形成された積層構造、又はリチウム下層、アルミニウム上層の積層構造等が挙げられる。また、カソード電極は、可視光に対して遮光性を有するとともに可視光に対して高い反射性を有することで、鏡面として作用するのが望ましい。
【００３０】
以上のように積層構造となる有機ＥＬ素子Ｅi,jでは、アノード電極５１とカソード電極との間に順バイアス電圧が印加されると、正孔がアノード電極５１から有機ＥＬ層５２へ注入され、電子がカソード電極から有機ＥＬ層５２に注入される。そして、有機ＥＬ層５２で正孔及び電子が輸送されて、有機ＥＬ層５２にて正孔及び電子が再結合することによって励起子が生成され、励起子が有機ＥＬ層５２内の蛍光体を励起して、有機ＥＬ層５２内にて光が発する。
【００３１】
ここで、有機ＥＬ素子Ｅi,jの発光輝度は、有機ＥＬ素子Ｅi,jに流れる電流のレベル（電流値）に依存する。有機ＥＬ素子Ｅi,jの発光期間中に有機ＥＬ素子Ｅi,jの発光輝度を一定に保ったり、データドライバ３から出力された階調信号の電流レベルに従った発光輝度にしたりするために、有機ＥＬ素子Ｅi,jの電流レベルを制御する画素回路Ｄi.jが画素Ｐi,jごとに有機ＥＬ素子Ｅi,jの周囲に設けられている。
【００３２】
各画素回路Ｄi,jは、三つのトランジスタ２１，２２，２３と、コンデンサ２４とを備える。トランジスタ２１，２２，２３は、薄膜トランジスタ（ＴＦＴ）である。
【００３３】
トランジスタ２１，２２，２３は、ゲート電極、ドレイン電極、ソース電極、半導体層、不純物半導体層、ゲート絶縁膜等から構成されたＭＯＳ型の電界効果トランジスタであり、特にアモルファスシリコンを半導体層としたａ−Ｓｉトランジスタであるが、ポリシリコンを半導体層としたｐ−Ｓｉトランジスタであってもよい。また、トランジスタ２１，２２，２３の構造は逆スタガ型であっても良いし、コプラナ型であっても良い。なお、ゲート電極、ドレイン電極、ソース電極、半導体層、不純物半導体層、ゲート絶縁膜等の組成はトランジスタ２１，２２，２３についてそれぞれ同じであり、トランジスタ２１，２２，２３は同一工程で同時に形成されるが、形状、大きさ、寸法、チャネル幅、チャネル長等はトランジスタ２１，２２，２３の機能に応じてそれぞれ適宜設定されている。なお、以下では、トランジスタ２１，２２，２３の何れもがＮチャネル型の電界効果トランジスタであるとして説明する。
【００３４】
ｉ行目の画素回路Ｄi,1〜Ｄi,nの各トランジスタ２２のゲート電極２２ｇはｉ行目の選択走査線Ｘiに接続されている。ｉ行目の画素回路Ｄi,1〜Ｄi,nの各トランジスタ２２のドレイン電極２２ｄは、ｉ行目の電源走査線Ｚiに接続されている。ｉ行目の画素回路Ｄi,1〜Ｄi,nの各トランジスタ２３のドレイン電極２３ｄは、ｉ行目の電源走査線Ｚiに接続されている。ｉ行目の画素回路Ｄi,1〜Ｄi,nの各トランジスタ２１のゲート電極２１ｇはｉ行目の選択走査線Ｘiに接続されている。ｊ列目の画素回路Ｄ1,j〜Ｄm,jの各トランジスタ２１のソース電極２１ｓはｊ列目の信号線Ｙjに接続されている。
【００３５】
それぞれの画素Ｐ1,1〜Ｐm,nにおいては、トランジスタ２２のソース電極２２ｓは、コンタクトホール２５を介してトランジスタ２３のゲート電極２３ｇに接続されているとともに、コンデンサ２４の一方の電極に接続されている。トランジスタ２３のソース電極２３ｓは、コンデンサ２４の他方の電極に接続されているとともにトランジスタ２１のドレイン電極２１ｄに接続されている。トランジスタ２３のソース電極２３ｓ、コンデンサ２４の他方の電極、トランジスタ２１のドレイン電極２１ｄは、有機ＥＬ素子Ｅi,jのアノード電極５１に接続されている。有機ＥＬ素子Ｅi,jのカソード電極の電位は、基準電位Ｖssであり、本実施形態では、全有機ＥＬ素子Ｅ1,1〜Ｅm,nのカソード電極が接地されて基準電位Ｖssが０〔Ｖ〕となっている。
【００３６】
一方、図１に示すように、信号線Ｙ1〜Ｙnは電流変換部７に接続されている。詳細には、電流変換部７は、カレントミラー回路Ｍ1〜Ｍnで構成されており、信号線Ｙ1〜Ｙnがカレントミラー回路Ｍ1〜Ｍnのそれぞれ一端に接続されており、カレントミラー回路Ｍ1〜Ｍnの他端はデータドライバ３に接続されている。つまり、ｊ列目の信号線Ｙjはカレントミラー回路Ｍjを介してデータドライバ３に接続されている。
【００３７】
カレントミラー回路Ｍjは、コンデンサ３０と、二つのＭＯＳ型のトランジスタ３１，３２とから構成されている。以下では、トランジスタ３１，３２がＮチャネル型の電界効果トランジスタであるとして説明する。
【００３８】
トランジスタ３１のゲート電極及びトランジスタ３２のゲート電極は、互いに接続されており、データドライバ３の出力端子Ｔjに接続されているとともにコンデンサ３０の一方の電極に接続されている。トランジスタ３１のドレイン電極は、データドライバ３の出力端子Ｔjに接続されているとともに、コンデンサ３０の一方の電極に接続されている。
【００３９】
トランジスタ３２のドレイン電極は、信号線Ｙjに接続されている。トランジスタ３１のソース電極及びトランジスタ３２のソース電極は、互いに接続されているとともに、コンデンサ３０の他方の極に接続されている。更に、トランジスタ３１のソース電極及びトランジスタ３２のソース電極は、一定レベルである電位Ｖccの低電源４０に接続されている。低電源４０の電位Ｖccとしては、基準電位Ｖssより低く、更に後述の選択電圧ＶSELECTより低く、例えば、−２０〔Ｖ〕である。
【００４０】
また、トランジスタ３１のチャネル長はトランジスタ３２のチャネル長と同じであり、トランジスタ３１のチャネル幅はトランジスタ３２のチャネル幅より大きい。つまり、トランジスタ３２のチャネル抵抗は、トランジスタ３１のチャネル抵抗より大きく、例えば、トランジスタ３２のチャネル抵抗はトランジスタ３１のチャネル抵抗の１０倍又は２０倍等である。なお、トランジスタ３２のチャネル抵抗がトランジスタ３１のチャネル抵抗より大きければ、トランジスタ３１とトランジスタ３２のチャネル長が同じでなくても良い。
【００４１】
データドライバ３は、外部からのクロック信号によってカレントミラー回路Ｍ1〜Ｍnに画像データの階調に応じた電流レベルで表された階調信号を出力するものである。データドライバ３の出力端子Ｔjから階調信号が出力されることによって、トランジスタ３１のドレイン電極及びゲート電極に電圧が印加されて、トランジスタ３１のドレイン−ソース間に電流が流れる。このとき、トランジスタ３２のドレイン−ソース間にも電流が流れる。ここで、トランジスタ３２のチャネル抵抗がトランジスタ３１のチャネル抵抗より大きい上、トランジスタ３２のゲート電極とトランジスタ３１のゲート電極の電圧レベルが同じであるため、トランジスタ３２のドレイン−ソース間の電流レベルは、トランジスタ３１のドレイン−ソース間の電流レベルより小さい。具体的には、トランジスタ３２のドレイン−ソース間の電流レベルは、実質的に、トランジスタ３１のチャネル抵抗に対するトランジスタ３２のチャネル抵抗の比率にトランジスタ３１のドレイン−ソース間の電流レベルを乗じた値となり、トランジスタ３２のドレイン−ソース間の電流レベルは、トランジスタ３１のドレイン−ソース間の電流レベルに比例し、且つ、トランジスタ３１のドレイン−ソース間の電流レベルより低い。このためトランジスタ３２に流れる微小電流を容易に階調制御することができる。以下、トランジスタ３１のチャネル抵抗に対するトランジスタ３２のチャネル抵抗の比率を、電流減少率と述べる。
【００４２】
一方、選択走査線Ｘ1〜Ｘmは選択走査ドライバ５に接続されており、電源走査線Ｚ1〜Ｚmは電源走査ドライバ６に接続されている。
【００４３】
選択走査ドライバ５はいわゆるシフトレジスタである。つまり、選択走査ドライバ５は、外部からのクロック信号に基づいて選択走査線Ｘ1から選択走査線Ｘmへの順（走査線Ｘmの次は走査線Ｘ1）に走査信号を順次出力することで、走査線Ｘ１〜Ｘｍを走査して順次選択するものである。
【００４４】
詳細には図５に示すように、選択走査ドライバ５は、トランジスタ２１及びトランジスタ２２に対するハイレベルのオン電圧Ｖon（基準電位Ｖssより十分高い。）又はローレベルのオフ電圧Ｖoff（基準電位Ｖss以下である。）の何れかのレベルの電圧を選択走査線Ｘ1〜Ｘmに個別に印加することによって、オン電圧Ｖonを所定周期で各選択走査線Ｘiに印加する。
【００４５】
即ち、選択走査線Ｘ1〜Ｘmのうちの何れかの選択走査線Ｘiが選択される選択期間ＴSEでは、選択走査ドライバ５がオン電圧Ｖonのパルス信号を選択走査線Ｘiに出力することにより、選択走査線Ｘiに接続されたトランジスタ２１，２２（画素回路Ｄi,1〜Ｄi,n全てのトランジスタ２１，２２である。）がオン状態になる。トランジスタ２１がオン状態になることによって信号線Ｙjに流れる電流が画素回路Ｄi,jに流れ得るようになる。一方、選択期間ＴSE以外の非選択期間ＴNSEでは、オフ電圧Ｖoffを走査線Ｘiに印加することにより、トランジスタ２１，２２がオフ状態になる。トランジスタ２１がオフ状態になることで、信号線Ｙjに流れる電流は画素回路Ｄi,jに流れ得ないようになる。ここで、ＴSE＋ＴNSE＝ＴSCで表される期間が一走査期間であり、選択走査線Ｘ1〜Ｘmの各々の選択期間ＴSEは互いに重ならないほうが望ましい。
【００４６】
なお、選択走査線Ｘ1〜Ｘmが選択されている各々の選択期間ＴSEの時に、階調信号をデータドライバ３が全ての出力端子Ｔ1〜Ｔnから出力するが、それぞれの出力端子Ｔ1〜Ｔnから出力される階調信号のレベルは階調輝度に従った電流レベルで表されている。
【００４７】
また、電源走査ドライバ６は、いわゆるシフトレジスタである。つまり、電源走査ドライバ６は、外部からのクロック信号に基づいて電源走査線Ｚ1から電源走査線Ｚmへの順（電源走査線Ｚmの次は電源走査線Ｚ1）に信号を順次出力することで、電源走査線Ｚ1〜Ｚmを走査して順次選択するものである。
【００４８】
詳細には図５に示すように、電源走査ドライバ６は、ローレベルの選択電圧ＶSELECT（基準電位Ｖssと等しい電位、又は基準電位Ｖss未満である。また、低電源４０の電位Ｖccより高い。）を所定周期で各電源走査線Ｚiに印加する。即ち、選択走査線Ｘ1〜Ｘmのうちの何れかの選択走査線Ｘiが選択される選択期間ＴSEでは、電源走査ドライバ６がローレベルの選択電圧ＶSELECTを電源走査線Ｚiに印加する。一方、非選択期間ＴNSEでは、電源走査ドライバ６は、選択電圧ＶSELECTより高いハイレベルの電源電圧Ｖddを電源走査線Ｚiに印加する。電源電圧Ｖddは基準電位Ｖss及び電位Ｖccより高く、トランジスタ２３がオン状態となっており、トランジスタ２１がオフ状態となっていれば、電源走査線Ｚiから有機ＥＬ素子Ｅi,jへと電流が流れる。
【００４９】
電源電圧Ｖddについて説明する。図４は、Ｎチャネル型の電界効果トランジスタ２３の電流−電圧特性を表したグラフである。図４において、横軸はドレイン−ソース間の電圧レベルであり、縦軸はドレイン−ソース間の電流レベルである。図中の線形領域（ソース−ドレイン間電圧レベルＶDS＜ドレイン飽和閾電圧レベルＶTH：ドレイン飽和閾電圧レベルＶTHはゲート−ソース間電圧レベルＶGSに従っている。）では、ゲート−ソース間電圧レベルＶGSが一定であると、ソース−ドレイン間電圧レベルＶDSが大きくなるにつれてソース−ドレイン間電流レベルＩDSが大きくなる。更に、図中の飽和領域（ソース−ドレイン間電圧レベルＶDS≧ドレイン飽和閾電圧レベルＶTH）、ゲート−ソース間電圧レベルＶGSが一定であると、ソース−ドレイン間電圧レベルＶDSが大きくなってもソース−ドレイン間電流レベルＩDSはほぼ一定となる。
【００５０】
また、図４において、ゲート−ソース間電圧レベルＶGS0〜ＶGSMAXは、ＶGS0＝０＜ＶGS1＜ＶGS2＜ＶGS3＜ＶGS4＜ＶGSMAXの関係となっている。つまり、図４から明らかなように、ドレイン−ソース間電圧レベルＶDSが一定の場合、ゲート−ソース間電圧レベルＶGSが大きくなるにつれて、線形領域、飽和領域のいずれであってもドレイン−ソース間電流レベルＩDSが大きくなる。更に、ゲート−ソース間電圧値ＶGSが大きくなるにつれて、ドレイン飽和閾電圧レベルＶTHが大きくなる。
【００５１】
以上のことから、線形領域では、ソース−ドレイン間電圧レベルＶDSがわずかに変わるとソース−ドレイン間電流レベルＩDSが変わってしまうが、飽和領域では、ゲート−ソース間電圧レベルＶGSが定まれば、ドレイン−ソース間電流レベルＩDSが一義的に定まる。
【００５２】
ここで、トランジスタ２３がゲート−ソース間電圧レベルＶGSMAXであるときのドレイン−ソース間電流レベルＩDSは、最大輝度で発光する有機ＥＬ素子Ｅi,jのアノード電極５１とカソード電極との間に流れる電流レベルに設定されている。
また、トランジスタ２３のゲート−ソース間電圧レベルＶGSが最大レベルＶGSMAXであっても、トランジスタ２３が飽和領域を維持するように、下記に示す条件式を満たしている。
Ｖdd−ＶE−Ｖss≧ＶTHMAX
ここで、ＶEは、有機ＥＬ素子Ｅi,jの発光寿命期間中に有機ＥＬ素子Ｅi,jの高抵抗化のために徐々に高くなる、最大輝度時の有機ＥＬ素子Ｅi,jに分圧される予想最大電圧レベルであり、ＶTHMAXは、ＶGSMAX時のトランジスタ２３のソース−ドレイン間の飽和閾電圧レベルである。以上の条件式を満たすように電源電圧Ｖddを定める。
【００５３】
次に、以上のように構成される有機ＥＬディスプレイ１の表示動作とその駆動方法について説明する。
【００５４】
選択走査ドライバ５が、入力したクロック信号に基づいて、１行目の選択走査線Ｘ1からｍ行目の選択走査線Ｘmへと順次ハイレベル（オン電圧Ｖon）のパルス信号を出力する。同時に、電源走査ドライバ６が、入力したクロック信号に基づいて、１行目の電源走査線Ｚ1からｍ行目の電源走査線Ｚmへと順次ローレベル（選択電圧ＶSELECT）のパルス信号を出力する。一方、各行の選択期間ＴSE中にデータドライバ３が、クロック信号に基づいて、全ての出力端子Ｔ1〜Ｔnからそれぞれのカレントミラー回路Ｍ1〜Ｍnに画像データの階調に応じた電流レベル（電流値）の階調信号を出力する。
【００５５】
ここで、図５に示すように、各行では、ハイレベルのオン信号が選択走査線Ｘiに出力されるタイミングは、ローレベルのチャージ信号が電源走査線Ｚiに出力されるタイミングにほぼ揃っており、ハイレベルのオン信号とローレベルのチャージ信号の時間的長さはほぼ同じであり、選択期間ＴSE（第１行目では時刻ｔ1S〜時刻ｔ1Eの間）にこれらパルス信号が出力されている。つまり、選択走査ドライバ５から出力されるパルス信号がシフトしていく周期は、電源走査ドライバ６から出力されるパルス信号がシフトしていく周期に同期している。なお、１行目からｍ行目までのうち、選択走査ドライバ５からハイレベルのオン信号が出力されている行が、所謂選択されている行であり、選択されている際中にその行の各画素がリフレッシュされる。
【００５６】
以上のように選択走査ドライバ５及び電源走査ドライバ６が１行目からｍ行目へと線順次にパルス信号をシフトしていくことによって、１行目の画素Ｐ1,1〜Ｐ1,nからｍ行目の画素Ｐm,1〜Ｐm,nへとデータドライバ３の階調信号に基づいて順次リフレッシュされていく。このような線順次の走査が繰り返されることで、有機ＥＬ表示パネル２の表示部４で画像表示が為される。
【００５７】
ここで、一走査期間ＴSCにおける選択されたｉ行目の画素Ｐi,1〜Ｐi,nのリフレッシュ、選択されたｉ行目の画素Ｐi,1〜Ｐi,nの階調表現について説明する。
【００５８】
ｉ行目の選択期間ＴSEでは、選択走査ドライバ５からｉ行目の選択走査線Ｘiにハイレベルのオン信号が出力されることで、選択走査線Ｘiに接続された全ての画素回路Ｄi,1〜Ｄi,nのトランジスタ２１及びトランジスタ２２が選択期間ＴSEの間オン状態となる。更に、ｉ行目の選択期間ＴSEでは、電源走査ドライバ６からｉ行目の電源走査線Ｚiにローレベルのチャージ信号が出力されることによって、基準電位Ｖssと同じ又はそれより低い選択電圧ＶSELECTが選択期間ＴSEの間電源走査線Ｚiに印加される。そして、トランジスタ２２がオン状態となっているので、トランジスタ２３のゲート電極２３ｇにも電圧が印加され、トランジスタ２３がオン状態となる。
【００５９】
一方、各行の選択期間ＴSE中にデータドライバ３の出力端子Ｔ1〜Ｔnから階調信号が出力されるが、各出力端子Ｔ1〜Ｔnからパラ出力される階調信号の電流レベルは、外部から入力された画像データに基づいて決定される。階調信号によってオン状態となったトランジスタ３１によって、カレントミラー回路Ｍ1〜Ｍnでは出力端子Ｔj→トランジスタ３１→低電源４０へと電流が流れるようになる。
【００６０】
出力端子Ｔj→トランジスタ３１→低電源４０へと流れる電流のレベルは階調信号のレベルに従っている。つまり、出力端子Ｔj→トランジスタ３１→低電源４０の電流のレベルは階調信号のレベルと同じである。そして出力端子Ｔj→トランジスタ３１→低電源４０へと流れる電流にしたがって電荷がコンデンサ３０にチャージされる。この階調信号に応じてチャージされた電圧にしたがってトランジスタ３２がソース−ドレイン間に電流（指定電流）を流そうとする。このときトランジスタ３２が流そうとする電流のレベルは、トランジスタ３１のチャネル抵抗とトランジスタ３２のチャネル抵抗との比によって決定される。つまり、トランジスタ３２が流そうとする電流のレベルは、電流減少率によって決定される。
【００６１】
上記したように、ｉ行目の選択期間ＴSEの間では、ｉ行目の全ての画素回路Ｄi,1〜Ｄi,nのトランジスタ２１，２２，２３がオン状態となっている上、電源走査線Ｚiの電圧レベルが選択電圧ＶSELECTとなっているため、ｉ行目の全ての画素回路Ｄi,1〜Ｄi,nでは電源走査線Ｚi→トランジスタ２３→トランジスタ２１→信号線Ｙ1〜Ｙn→カレントミラー回路Ｍ1〜Ｍnのトランジスタ３２→低電源４０へとシンク指定電流が流れるようになる。このとき、１列目からｎ列目の何れの列においても、カレントミラー回路Ｍjの機能によって、電源走査線Ｚi→トランジスタ２３→トランジスタ２１→信号線Ｙ1〜Ｙn→カレントミラー回路Ｍ1〜Ｍnのトランジスタ３２→低電源４０の向きに流れるシンク指定電流のレベルは、出力端子Ｔj→トランジスタ３１→低電源４０の向きに流れる電流のレベルにカレントミラー回路Ｍjの電流減少率を乗じたものである。例えば、各カレントミラー回路Ｍ1〜Ｍnにおいて、トランジスタ３１のチャネル長及びトランジスタ３２のチャネル長を同じに設定し、且つトランジスタ３１のチャネル幅とトランジスタ３２のチャネル幅との比を２０：１とすると電流減少率は１／２０となり、トランジスタ３２のソース−ドレイン間に流れる電流のレベル、つまり、出力端子Ｔjから出力された階調信号の電流レベルに対してトランジスタ３１のソース−ドレイン間に流れる電流のレベルは１／２０になる。
【００６２】
以上のように、カレントミラー回路Ｍjが信号線Ｙjに接続されていることで、信号線Ｙjのシンク指定電流のレベルは、トランジスタ３１のドレイン−ソース間電流レベルに依存するとともに、トランジスタ３１のドレイン−ソース間電流レベルより小さくすることができる。ここで画像データにしたがった輝度階調で有機ＥＬ素子Ｅi,jを発光するためには有機ＥＬ素子Ｅi,jに、階調による電流レベルの変位が小さく且つ微小の電流レベルの電流を供給しなければならない。本発明では、仮にデータドライバ３が有機ＥＬ素子Ｅi,jに直接そのような階調電流を供給することができなくても、トランジスタ３１及びトランジスタ３２の設計により予め所定の電流減少率に設定された電流変換部７をデータドライバ３と各信号線Ｙ1〜Ｙnとの間に介在させることによってデータドライバ３の出力端子Ｔ1〜Ｔnから出力される電流レベルを微小な値で且つ微小な階調変位の電流レベルに変調することができる。したがってデータドライバ３とトランジスタ３１との配線でリーク電流が生じることで、トランジスタ３１のドレイン−ソース間電流レベルが本来出力すべき電流レベルに対して多少ズレていても、信号線Ｙjのシンク指定電流レベルのズレは、電流減少率に則って小さく抑えられ、ひいては後述するように有機ＥＬ素子Ｅi,jの輝度階調のズレを抑えることができる。
【００６３】
さて、上記したように、ｉ行目の選択期間ＴSEの間では、ｉ行目の全ての画素回路Ｄi,1〜Ｄi,nにおいては電源走査線Ｚi→トランジスタ２３→トランジスタ２１→信号線Ｙ1〜Ｙn→カレントミラー回路Ｍ1〜Ｍnのトランジスタ３２→低電源４０へとシンク指定電流が流れて、これら画素回路Ｄi,1〜Ｄi,nで流れるシンク指定電流のレベルは、出力端子Ｔ1〜Ｔnから出力される電流レベルにカレントミラー回路Ｍ1〜Ｍnの電流減少率を各々乗じたものであり、後述する発光期間ＴEMに有機ＥＬ素子Ｅi,1〜Ｅi,nに流れる電流のレベルである。
【００６４】
このとき、ｉ行目の画素回路Ｄi,1〜Ｄi,nのコンデンサ２４の他端（トランジスタ２３のソース電極２３ｓに接続されている。）は、データドライバ３から出力された階調信号の電流レベルに応じた電位になり、かつ、トランジスタ２３のゲート電位よりも低い電位になる。すなわち、各々の画素回路Ｄi,1〜Ｄi,nでは、トランジスタ２３のゲート電極２３ｇとソース電極２３ｓとの間の電圧レベルに従った大きさの電荷がコンデンサ２４にチャージされ、コンデンサ２４にチャージされた電荷の大きさは、トランジスタ２３に流れる電流のレベルに従っている。つまり、階調信号の電流レベルに従ったレベルのシンク指定電流がトランジスタ２３のソース−ドレイン間及び信号線Ｙ1〜Ｙnに流れ、このシンク指定電流のレベルに従ったレベルの電圧がトランジスタ２３のゲート電極２３ｇとソース電極２３ｓとの間に印加され、トランジスタ２３のゲート電極２３ｇとソース電極２３ｓとの間の電圧のレベルに従った大きさの電荷がコンデンサ２４にチャージされるから、コンデンサ２４にチャージされた電荷の大きさは、階調信号の電流レベルに従っている。換言すれば、選択期間ＴSEにおいて各々の画素回路Ｄi,1〜Ｄi,nでは、トランジスタ２１及びトランジスタ２２が、信号線Ｙ1〜Ｙnに流れるシンク指定電流をトランジスタ２３に流すように機能し、トランジスタ２３が、シンク指定電流レベルをゲート−ソース間電圧のレベルに変換するように機能し、コンデンサ２４が、変換されたゲート−ソース間電圧のレベルを保持するように機能する。
【００６５】
以上のように、選択期間ＴSEの開始時刻ｔiSにおいて、ｉ行目の画素回路Ｄi,1〜Ｄi,nのコンデンサ２４にチャージされる電荷の大きさが前回の一走査期間ＴSCからリフレッシュされるとともに、ｉ行目の画素回路Ｄi,1〜Ｄi,nのトランジスタ２３の電流レベルも前回の一走査期間ＴSCからリフレッシュされる。
【００６６】
ここで、ｉ行目の何れの画素回路Ｄi,1〜Ｄi,nにおいても、トランジスタ２３→トランジスタ２１→信号線Ｙjまでの間の任意の点での電位は、経時変化するトランジスタ２１，２２，２３の内部抵抗等に因って変化してしまう。しかしながら、本実施形態では、トランジスタ２３→トランジスタ２１→信号線Ｙjへと流れるシンク指定電流のレベルは、トランジスタ２１，２２，２３の内部抵抗の変化に関わらず、出力端子Ｔjで出力される階調信号の電流レベルに従っているため、トランジスタ２１，２２，２３の内部抵抗が経時変化しても、トランジスタ２３→トランジスタ２１→信号線Ｙjへと流れるシンク指定電流のレベルは所望通りとなる。
【００６７】
また、ｉ行目の選択期間ＴSEでは、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nのカソード電極は基準電位Ｖssであり、電源走査線Ｚiは基準電位Ｖssと同じ又は基準電位Ｖssより低い選択電圧ＶSELECTであるため、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nには０〔Ｖ〕又は逆バイアス電圧が印加されるから、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nには電流が流れず、有機ＥＬ素子Ｅi,1〜Ｅi,nは発光することはない。
【００６８】
続いて、ｉ行目の選択期間ＴSEの終了時刻ｔiE（非選択期間ＴNSEの開始時刻ｔiE）では、選択走査ドライバ５から選択走査線Ｘiに出力されるハイレベルのオン信号が終了し、電源走査ドライバ６から電源走査線Ｚiに出力されるローレベルのチャージ信号が終了する。つまり、この終了時刻ｔiEから次の選択期間ＴSEの開始時刻ｔisまでの非選択期間ＴNSEでは、ｉ行目の画素回路Ｄi,1〜Ｄi,nのトランジスタ２１のゲート電極２１ｇ及びトランジスタ２２のゲート電極２２ｇに対してオフ電圧Ｖoffレベルのオフ信号が選択走査ドライバ５によって印加されるとともに、電源電圧Ｖddレベルの順バイアス信号が電源走査ドライバ６によって電源走査線Ｚiに印加される。
【００６９】
このため、ｉ行目の非選択期間ＴNSEでは、ｉ行目の画素回路Ｄi,1〜Ｄi,nのトランジスタ２１がオフ状態になり、電源走査線Ｚiから信号線Ｙ1〜Ｙnへ流れるシンク指定電流を遮断する（但し、ｉ行目の非選択期間ＴNSEでは、電源走査線Ｚiを除く選択された電源走査線Ｚ1〜Ｚmのいずれかから信号線Ｙ1〜Ｙnへシンク指定電流が流れる）。更に、ｉ行目の非選択期間ＴNSEでは、ｉ行目の画素回路Ｄi,1〜Ｄi,nに何れにおいても、トランジスタ２２がオフ状態になっても、直前の選択期間ＴSEにおいてコンデンサ２４にチャージされた電荷がトランジスタ２２によって閉じ込められ、トランジスタ２３はコンデンサ２４にチャージされた電荷に応じた駆動状態を維持し続ける。つまり、ｉ行目の画素回路Ｄi,1〜Ｄi,nの何れにおいても、非選択期間ＴNSEと直前の選択期間ＴSEとではトランジスタ２３のゲート−ソース間電圧レベルＶGSが等しい。
【００７０】
そのため、ｉ行目の非選択期間ＴNSEでも、ｉ行目の画素回路Ｄi,1〜Ｄi,nのトランジスタ２３は、直前の選択期間ＴSEにおけるシンク指定電流レベルと同レベルの電流を流し続ける。そして、ｉ行目の非選択期間ＴNSEでは、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nのカソード電極が基準電位Ｖssである上、電源走査線Ｚiが基準電位Ｖssより高い電源電圧Ｖddであるため、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nには順バイアス電圧が印加されるから、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nに駆動電流がトランジスタ２３の作用によって流れて、有機ＥＬ素子Ｅi,1〜Ｅi,nは発光する。このように、ｉ行目の画素Ｐi,1〜Ｐi,nでは、データドライバ３の出力端子Ｔ1〜Ｔnから出力する階調信号並びに所定の電流減少率の電流変換部７に応じて選択期間ＴSE中に信号線Ｙ1〜Ｙnに流れるシンク指定電流と等しいレベルの駆動電流が非選択期間ＴNSE中に有機ＥＬ素子Ｅi,1〜Ｅi,nに流れることで画像データにしたがった階調の発光輝度を制御、維持することができる。
【００７１】
つまり、ｉ行目の非選択期間ＴSEにおいてｉ行目の何れの画素回路Ｄi,1〜Ｄi,nでも、トランジスタ２１が、信号線Ｙjに流れるシンク指定電流をトランジスタ２３に流れないように信号線Ｙjとトランジスタ２３との間を電気的に切断するように機能し、コンデンサ２４が、トランジスタ２２が、コンデンサ２４の電荷を閉じ込めることによって、選択期間ＴSEにおいて変換されたトランジスタ２３のゲート−ソース間電圧のレベルを保持するように機能し、トランジスタ２３が、保持されたゲート−ソース間電圧レベルに応じたレベルの駆動電流を有機ＥＬ素子Ｅi,jに流すように機能する。
【００７２】
ここで、有機ＥＬ素子Ｅi,1〜Ｅi,nに流れる駆動電流のレベルは、画素回路Ｄi,1〜Ｄi,nのトランジスタ２３の各々に流れる電流のレベルと同じであり、従って、直前の選択期間ＴSEにおける画素回路Ｄi,1〜Ｄi,nのトランジスタ２３の各々に流れるシンク指定電流のレベルと同じである。ｉ行目の発光期間ＴEM（非選択期間ＴNSE）の間中、このようなレベルの駆動電流が有機ＥＬ素子Ｅi,1〜有機ＥＬ素子Ｅi,nに流れ、有機ＥＬ素子Ｅi,1〜有機ＥＬ素子Ｅi,nそれぞれの駆動電流レベルに従った輝度階調で発光する。上述したように、ｉ行目の選択期間ＴSEでは、ｉ行目の画素回路Ｄi,1〜Ｄi,mのトランジスタ２３の電流レベルは所望通りとなるから、有機ＥＬ素子Ｅi,1〜有機ＥＬ素子Ｅi,nそれぞれの駆動電流レベルも所望通りになり、有機ＥＬ素子Ｅi,1〜有機ＥＬ素子Ｅi,nそれぞれは所望の階調輝度で発光する。
【００７３】
以上のように、本実施の形態では、カレントミラー回路Ｍ1〜Ｍnがそれぞれの信号線Ｙ1〜Ｙnのデータドライバ３側に設けられているため、本実施の形態では画素毎にカレントミラー回路を設ける必要がない。従って、画素毎に設けるトランジスタの数を必要最小限に抑えることができ、画素の開口率の低下を抑えることができるとともに有機ＥＬ素子Ｅ1,1〜有機ＥＬ素子Ｅm,nの輝度階調に応じた微小電流を供給することができる。
【００７４】
また、カレントミラー回路Ｍ1〜Ｍnによって階調信号の電流レベルに比例したレベルのシンク指定電流が信号線Ｙ1〜Ｙnに流れるため、データドライバ３自体が微小なシンク電流を流させることができなくても、有機ＥＬ素子Ｍ1,1〜Ｍm,nの発光輝度に合った適正なレベルの微小なシンク指定電流を信号線Ｙjに流すことができる。
【００７５】
更に、カレントミラー回路Ｍ1〜Ｍnが設けられることによって、それぞれの信号線Ｙ1〜Ｙnの電流レベルは、それぞれの出力端子Ｔ1〜Ｔnの階調信号のレベル（つまり、トランジスタ３１のドレイン−ソース間電流レベル）に比例するとともに、それぞれのトランジスタ３１のドレイン−ソース間電流レベルより小さい。従って、データドライバ３等にリーク電流が生じることで何れかの出力端子Ｔ1〜Ｔnのレベル（つまり、トランジスタ３１のドレイン−ソース間電流レベル）が不意に低減しても、信号線Ｙ1〜Ｙnの電流レベルが大幅に低くなることはない。つまり、電流リークによってデータドライバ３の出力が低下しても、信号線Ｙ1〜Ｙnの電流レベルに大きく影響することはなく、有機ＥＬ素子Ｅ1,1〜Ｅm,nの発光輝度が大きく低減することがない。
【００７６】
〔第二の実施の形態〕
図６は、第一実施形態の有機ＥＬディスプレイ１とは別の形態の有機ＥＬディスプレイ１０１を示す図面である。図６に示すように、有機ＥＬディスプレイ１０１は、基本構成として、アクティブマトリクス駆動方式によりカラー表示を行う有機ＥＬ表示パネル１０２と、シフトレジスタ１０３とを備える。
【００７７】
有機ＥＬ表示パネル１０２は、透明基板８と、画像が実質的に表示される表示部４と、表示部４の周辺に設けられた選択走査ドライバ５、電源走査ドライバ６及び電流変換部１０７とを基本構成としており、これらの回路４〜６，１０７が透明基板８上に形成されている。表示部４、選択走査ドライバ５、電源走査ドライバ６及び透明基板８は、第一実施形態の有機ＥＬディスプレイ１の場合と同様である。従って、第二実施形態の有機ＥＬ表示ディスプレイ１０１の場合でも、選択走査ドライバ５による電圧印加タイミング、電源走査ドライバ６による電圧印加タイミング、画素Ｐ1,1〜Ｐm,nのリフレッシュ、画素Ｐ1,1〜Ｐm,nノ階調表現は第一実施形態の有機ＥＬディスプレイ１の場合と同様である。
【００７８】
但し、第一実施形態の有機ＥＬディスプレイ１では、データドライバ３及び電流変換部７によって信号線Ｙ1〜Ｙnにシンク指定電流が流れていたが、第二実施形態の有機ＥＬディスプレイ１０１では、シフトレジスタ１０３及び電流変換部０７によって信号線Ｙ1〜Ｙnにシンク指定電流が流れ、シンク指定電流の印加の仕方が第一実施形態と第二実施形態とでは異なる。
【００７９】
電流変換部１０７では、第一実施形態の電流変換部７と同様に列ごとにカレントミラー回路Ｍ1〜Ｍnが設けられており、加えて、第一トランジスタＬ1〜Ｌn、第二トランジスタＳ1〜Ｓn、及び第三トランジスタＷ1〜Ｗnが列ごとに設けられている。
【００８０】
第一トランジスタＬ1〜Ｌn、第二トランジスタＳ1〜Ｓn、及び第三トランジスタＷ1〜Ｗnは、ＭＯＳ型の電界効果薄膜トランジスタであり、特にアモルファスシリコンを半導体層としたａ−Ｓｉトランジスタであるが、ポリシリコンを半導体層としたｐ−Ｓｉトランジスタであってもよい。また、第一トランジスタＬ1〜Ｌn、第二トランジスタＳ1〜Ｓn、及び第三トランジスタＷ1〜Ｗnの構造は、逆スタガ型であっても良いし、コプラナ型であっても良い。なお、以下では、第一トランジスタＬ1〜Ｌn、第二トランジスタＳ1〜Ｓn、及び第三トランジスタＷ1〜ＷnがＮチャネル型の電界効果トランジスタであるとして説明する。
【００８１】
各々の列について説明すると、カレントミラー回路Ｍjは、第一実施形態の場合と同様に、トランジスタ３１，３２と、コンデンサ３０とから構成されている。これらの素子３０〜３１の接続構成は第一実施形態の場合と基本的に同様であるが、異なるところとしては、トランジスタ３１のドレイン電極が第三トランジスタＷjのソース電極に接続されていることと、トランジスタ３１及びトランジスタ３２のゲート電極が第二トランジスタＳjのソース電極に接続されていることと、トランジスタ３２のドレイン電極が第一トランジスタＬjのソース電極に接続されていることである。
【００８２】
第一トランジスタＬjのドレイン電極は、信号線Ｙjに接続されている。第一トランジスタＬjのゲート電極は共通して、同期信号入力端子１６０に接続されている。
【００８３】
第二トランジスタＳjのゲート電極と第三トランジスタＷjのゲート電極は、互いに接続されているとともに、シフトレジスタ１０３の出力端子Ｒjに接続されている。第二トランジスタＳjのドレイン電極と第三トランジスタＷjのドレイン電極は、互いに接続されているとともに、共通の階調信号入力端子１７０に接続されている。
【００８４】
シフトレジスタ１０３は、外部からのクロック信号に基づいて、パルス信号をシフトしていき、出力端子Ｒ1から出力端子Ｒnの順（出力端子Ｒnの次は出力端子Ｒ1）にオンレベルのパルス信号を順次出力し、これにより、カレントミラー回路Ｍ1〜Ｍnを順次選択するものである。シフトレジスタ１０３の一シフト周期は、選択走査ドライバ５や電源走査ドライバ６の一シフト周期よりも短く、選択走査ドライバ５や電源走査ドライバ６がｉ行目から（ｉ＋１）行目にパルス信号をシフトする間に、シフトレジスタ１０３は一行分のパルス信号を出力端子Ｒ1から出力端子Ｒnへ順にシフトしていき、ｎ回のオンレベルのパルス信号を出力する。
【００８５】
階調信号入力端子１７０には、外部から階調に応じた電流レベルの階調信号が入力される。階調信号により選択期間ＴSEに有機ＥＬ素子Ｅ1,1〜Ｅm,nの輝度階調に応じた電流をトランジスタ２３のソース−ドレイン間及び信号線Ｙ1〜Ｙnに流させることにより非選択期間ＴNSE（発光期間ＴEM）にトランジスタ２３のソース−ドレイン間及び有機ＥＬ素子Ｅ1,1〜Ｅm,nに輝度階調に応じた電流を流れる。階調信号は、アナログ信号でもデジタル信号であってもよく、シフトレジスタ１０３の出力端子Ｒ1〜Ｒnからのオンレベルのパルス信号が入力されるタイミングでそれぞれ第二トランジスタＳ1〜Ｓnのドレイン電極並びに第三トランジスタＷ1〜Ｗnのドレイン電極に入力される。階調信号の一行分の周期は、選択走査ドライバ５や電源走査ドライバ６の一シフト周期よりも短く、選択走査ドライバ５や電源走査ドライバ６がｉ行目から（ｉ＋１）行目にパルス信号をシフトする間に、ｎ回の階調信号が入力される。
【００８６】
同期信号入力端子１６０には、外部から同期信号が入力される。同期信号の周期は、選択走査ドライバ５や電源走査ドライバ６の一シフト周期と同じであり、オンレベルの同期信号が入力されるタイミングは、選択走査ドライバ５や電源走査ドライバ６がオンレベルのパルス信号を出力している時である。従って、選択走査ドライバ５や電源走査ドライバ６が１行目からｍ行目までにシフトする間に、同期信号のオンレベル電圧がｍ回入力される。
【００８７】
次に、以上のように構成される有機ＥＬディスプレイ１０１の動作について説明する。
第一実施形態の場合と同様に、図５に示すように、選択走査ドライバ５及び電源走査ドライバ６が１行目からｍ行目へと線順次にパルス信号をシフトしていく。
【００８８】
一方、図７に示すように、（ｉ−１）行目の選択期間ＴSEからｉ行目の選択期間ＴSEの間に、シフトレジスタ１０３は、第二トランジスタＳ1〜Ｓn及び第三トランジスタＷ1〜Ｗnのオンレベルのパルス信号を出力端子Ｒ1から出力端子Ｒnへとパルス信号をシフトする。シフトレジスタ１０３がパルス信号をシフトしている間、同期信号入力端子１６０のレベルはローレベルである。
【００８９】
ここで、シフトレジスタ１０３が出力端子Ｒjにオンレベルのパルス信号を出力しているとき、ｉ行ｊ列目の階調輝度用を示したレベルの階調信号が入力される。この時、ｊ列目の第二トランジスタＳj及び第三トランジスタＷjがオン状態となっているので、ｉ行ｊ列目の階調輝度用を示した電流レベルの階調信号がカレントミラー回路Ｍjに入力され、トランジスタ３１及びトランジスタ３２がオン状態となり、階調信号の電流レベルに従った大きさの電荷がコンデンサ３０にチャージされる。つまり、第二トランジスタＳj及び第三トランジスタＷjは、ｊ列目の選択時に階調信号をカレントミラー回路Ｍjに取り込むように機能する。
【００９０】
トランジスタ３１がオン状態となることによって、カレントミラー回路Ｍjでは階調信号入力端子１７０→トランジスタ３１→低電源４０へと電流が流れるようになる。階調信号入力端子１７０→トランジスタ３１→低電源４０へと流れる電流のレベルは階調信号の電流レベルに従っている。
【００９１】
この時、同期信号入力端子１６０のレベルがローレベルであるから、第一トランジスタＬjがオフ状態であり、カレントミラー回路Ｍjと信号線Ｙjとに流れるシンク指定電流が流れないようになっている。
【００９２】
続いて、シフトレジスタ１０３が出力端子Ｒj+1にパルス信号を出力しているとき、ｉ行（ｊ＋１）列目の階調輝度用を示したレベルの階調信号が入力され、ｊ列目の場合と同様に、階調信号のレベルに従った大きさの電荷が（ｊ＋１）列目のコンデンサ３０にチャージされる。この時、ｊ列目のトランジスタＳj，Ｗjがオフ状態になっても、ｊ列目のコンデンサ３０にチャージされた電荷がトランジスタＳjによって閉じ込められるから、ｊ列目のトランジスタ３１及びトランジスタ３２はオン状態を維持し続ける。つまり、トランジスタＳjは、ｊ列目の選択時に階調信号のレベルに従ったゲート電圧レベルをｊ列目の非選択時でも保持するように機能する。
【００９３】
以上のように、シフトレジスタ１０３がパルス信号をシフトしていくことによって、階調信号のレベルに従った大きさの電荷が１列目のコンデンサ３０からｎ列目とコンデンサ３０へと順次チャージされていく。
【００９４】
そして、ｎ列目のコンデンサ３０へのチャージが終了したら、シフトレジスタ１０３のシフトは一旦終了し、同期信号入力端子１６０のハイレベル（オンレベル）の同期信号が全ての列の第一トランジスタＬ1〜Ｌnに入力されて同時にオン状態になる。この時、全ての列のコンデンサ３０に電荷がチャージされているから、トランジスタ３１，３２はオン状態である。そして、この時はｉ行目の選択期間であるから、ｉ行目の全ての画素回路Ｄi,1〜Ｄi,nでは電源走査線Ｚi→トランジスタ２３→トランジスタ２１→信号線Ｙj→トランジスタ３２→低電源４０へとシンク指定電流が流れるようになる。このとき、１列目からｎ列目の何れの列においても、カレントミラー回路Ｍjの機能によって、電源走査線Ｚi→トランジスタ２３→トランジスタ２１→信号線Ｙj→トランジスタ３２→低電源４０の向きに流れるシンク指定電流のレベルは、階調信号入力端子１７０→トランジスタ３１→低電源４０の向きに流れる先ほどの電流のレベルにカレントミラー回路Ｍjの電流減少率を乗じたものとなる。
【００９５】
続いて、選択走査ドライバ５及び電源走査ドライバ６のパルス信号が（ｉ＋１）行目にシフトし、ｉ行目の非選択期間ＴSEとなって、第一実施形態の場合と同様にｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nの階調輝度がリフレッシュされる。
【００９６】
一方、同期信号入力端子１６０がローレベル（オフレベル）になり、同様にシフトレジスタ１０３が一列目からｎ列目へとパルス信号をシフトしていくことによって、（ｉ＋１）行目の有機ＥＬ素子Ｅi+1,1〜Ｅi+1,nの階調輝度をリフレッシュするために、一列目からｎ列目のコンデンサ３０に電荷が順次チャージされていく。
【００９７】
第二の実施の形態でも、カレントミラー回路Ｍjが表示部４の外に設けられているから、画素毎に設けるトランジスタの数を必要最小限に抑えることができ、画素の開口率の低下を抑えることができる。また、カレントミラー回路Ｍｊが設けられているため、階調信号入力端子１７０等において本来出力すべき電流レベルに対して多少ズレていても、信号線Ｙjのシンク指定電流レベルのズレは、電流減少率に則って小さく抑えられ、ひいては有機ＥＬ素子Ｅの輝度階調のズレを抑えることができる。
【００９８】
なお、本発明は、上記各実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
例えば、上記有機ＥＬディスプレイ１，１０１では、画素Ｐi,jから電流を引き抜くシンク電流のレベル（電流値）によって階調輝度を画素Ｐi,jに指定している。しかしながら、逆に信号線Ｙjから画素Ｐi,jへ流れる電流のレベル（電流値）によって階調輝度を画素Ｐi,jに流れるようなアクティブマトリクス駆動方式の有機ＥＬディスプレイの場合でも、それぞれの信号線にカレントミラー回路を設けて、カレントミラー回路によって、データドライバの階調信号のレベルに比例し且つ階調信号のレベルより低い電流を信号線に流すようにしても良い。この場合、画素Ｐi,jの回路は適宜変更しても良いが、走査線が選択されている時に信号線に流れる指定電流を画素回路に流すことで指定電流のレベルを電圧レベルに変換し、走査線が選択されていない時に信号線に流れる指定電流を遮断し、走査線が選択されていない時に変換された電圧レベルを保持するとともに、保持された電圧レベルに従ったレベルの駆動電流を有機ＥＬ素子に流す画素回路を、有機ＥＬ素子の周囲に設ける。
【００９９】
また、上記各実施形態では、画素回路Ｄi,jは選択期間ＴSEに指定電流を有機ＥＬ素子Ｅi,jに流していないが、選択期間ＴSEでも指定電流を有機ＥＬ素子Ｅi,jに流すような画素回路でも良いが、この場合でも、非選択期間ＴNSEで画素回路が有機ＥＬ素子Ｅi,jに流す駆動電流のレベルはその直前の選択期間ＴSEの画素回路に流れる指定電流のレベルと同じである。また、画素回路が三つのトランジスタから構成されていなくても良く、上記各実施形態の画素回路Ｄi,jと同様に選択期間の指定電流と同レベルの駆動電流を非選択期間で有機ＥＬ素子Ｅi,jに流す機能を有していれば四つ以上のトランジスタから構成されていても良いが、トランジスタは少ない方が望ましい。
【０１００】
なお上記各実施の形態では、カレントミラー回路のトランジスタ３１のチャネル長とトランジスタ３２のチャネル長とを等しくし、トランジスタ３１のチャネル幅をトランジスタ３２のチャネル幅より長くすることで電流減少率を設定したが、これに限らず、トランジスタ３１のチャネル幅とトランジスタ３２のチャネル幅とを等しくし、トランジスタ３１のチャネル長をトランジスタ３２のチャネル長より短くしても同様に電流減少率の設定を行うことができ、さらにトランジスタ３１のチャネル長をトランジスタ３２のチャネル長より短くし、トランジスタ３１のチャネル幅をトランジスタ３２のチャネル幅より長くしてもよい。
【０１０１】
また上記実施の形態では、有機ＥＬ素子Ｅi,jから照射される光を下方のアノード電極５１側から出射したが、これに限らず、有機ＥＬ層５２の下方に光反射性電極を設け、上方に光透過性電極を設けて上方側から光を出射してもよい。このとき光透過性電極は、カソード電極であってもアノード電極であってもよい。また上記第二の実施の形態において、ｊ列目のカレントミラー回路Ｍjの第二トランジスタＳj及び第三トランジスタＷjを、ゲート電極がシフトレジスタ１０３の出力端子Ｒjに接続され、ドレイン電極が階調信号入力端子１７０に接続され、ソース電極がトランジスタ３１のゲート電極、トランジスタ３２のゲート電極及びコンデンサ３０の一方の電極に接続されている単一のトランジスタに置き換えてもよい。
【０１０２】
また、上記実施の形態では発光素子として有機ＥＬ素子を用いていたが、例えば、逆バイアス電圧が印加された場合には電流が流れないとともに順バイアス電圧が印加された場合には電流が流れるような発光素子であって、流れる電流の大きさに従った輝度で発光する発光素子であっても良い。発光素子として、例えばＬＥＤ（Light Emitting Diode）素子等でも良い。
【０１０３】
【発明の効果】
本発明では、電流制御ドライバが画素ごとに設けられているのではなく信号線に接続されているため、画素に設ける素子を必要最小限に抑えることができる。そのため、画素において発光しない部分に対する発光する部分の比率が高くなり、高精細で高開口率のディスプレイを提供することができる。
また、電流制御ドライバによって階調信号のレベルに比例したレベルの指定電流が信号線に流れるため、階調信号出力手段の階調信号のレベルの範囲が発光素子に流す駆動電流のレベルの範囲外であっても、適正なレベルの指定電流を信号線に流すことができる。
また、階調信号のレベルに比例し、且つ、階調信号のレベルより小さいレベルの指定電流が信号線に流れるから、漏れなどによって階調信号に生じるノイズが生じた場合でも、電流制御ドライバによってノイズを抑えることができ、大きな影響を与えない。
【図面の簡単な説明】
【図１】図１は、本発明が適用された有機ＥＬディスプレイの具体的な態様を示したブロック図である。
【図２】図２は、図１の有機ＥＬディスプレイの画素を示した平面図である。
【図３】図３は、図１の有機ＥＬディスプレイの画素の等価回路を示した図面である。
【図４】図４は、Ｎチャネル型の電界効果トランジスタの電流−電圧特性を示した図面である。
【図５】図５は、図１の有機ＥＬディスプレイにおける信号のレベルを示したタイミングチャートである。
【図６】図６は、別の有機ＥＬディスプレイの具体的な態様を示したブロック図である。
【図７】図７は、図６の有機ＥＬディスプレイにおける信号のレベルを示したタイミングチャートである。
【図８】図８は、従来の液晶ディスプレイの画素の等価回路を示した図面である。
【図９】図９は、従来の電圧指定型の有機ＥＬディスプレイの画素の等価回路を示した図面である。
【図１０】図１０は、従来の電流指定型の有機ＥＬディスプレイの画素の等価回路を示した図面である。
【符号の説明】
１，１０１ 有機ＥＬディスプレイ（表示装置）
３ データドライバ（階調信号出力手段、電流制御ドライバ）
５ 選択走査ドライバ
６ 電源走査ドライバ
７ 電流変換部（電流制御ドライバ）
２１，２２，２３ トランジスタ
２４ コンデンサ
３０ コンデンサ
３１ トランジスタ
３２ トランジスタ
１０３ シフトレジスタ
Ｅ1,1〜Ｅm,n 有機ＥＬ素子（発光素子）
Ｍ1〜Ｍn カレントミラー回路
Ｙ1〜Ｙn 信号線
Ｘ1〜Ｘn 選択走査線（走査線）
Ｚ1〜Ｚn 電源走査線（走査線）
Ｐ1,1〜Ｐm,n 画素
Ｄ1,1〜Ｄm,n 画素回路
Ｌ1〜Ｌn 第一トランジスタ
Ｓ1〜Ｓn 第二トランジスタ
Ｗ1〜Ｗn 第三トランジスタ
Claims (6)
- 表示領域内の複数の走査線と複数の信号線との交差部にそれぞれ配置され、流れる駆動電流のレベルに従った輝度で発光する発光素子と、選択期間に前記信号線を介して流れる指定電流に応じた前記駆動電流を非選択期間に前記発光素子に供給する画素回路と、を各々有する複数の画素と、
前記信号線毎に設けられたカレントミラー回路と、各々の前記カレントミラー回路に階調信号が供給されるように各々の前記カレントミラー回路を選択するシフトレジスタと、前記カレントミラー回路と前記信号線との間に介在し、前記階調信号の電流レベルを所定の電流減少率で減少させた指定電流を、選択期間に所定のタイミングで前記信号線から流すトランジスタと、を備え、前記表示領域以外の領域に配置された電流制御ドライバと、
を備えることを特徴とする表示装置。 - 前記画素回路は、アクティブ素子であることを特徴とする請求項１記載の表示装置。
- 前記カレントミラー回路はコンデンサを備えることを特徴とする請求項１又は２記載の表示装置。
- 前記発光素子は有機ＥＬ素子であることを特徴とする請求項１〜請求項３のいずれかに記載の表示装置。
- 複数の信号線と、
表示領域に配置され、非選択期間に駆動電流が流れることにより表示する複数の発光素子と、
前記表示領域に配置されるとともに前記複数の信号線の一端及び前記発光素子にそれぞれ接続され、選択期間に前記複数の信号線を介して流れる指定電流によって、前記指定電流と等価の電流値の前記駆動電流を前記非選択期間に前記発光素子に供給する複数の画素回路と、
前記表示領域以外の領域に配置されるとともに前記複数の信号線の他端にそれぞれ接続され、階調信号の電流レベルを所定の電流減少率で減少させた前記指定電流を前記選択期間に前記複数の信号線に流す複数のカレントミラー回路を有する電流制御ドライバと、
を備えることを特徴とする表示装置。 - 複数の信号線と、
表示領域に配置され、駆動電流が流れることにより表示する複数の発光素子と、
前記表示領域に配置されるとともに前記複数の信号線の一端及び前記発光素子にそれぞれ接続され、前記複数の信号線に流れる指定電流と等価の電流値の前記駆動電流を前記発光素子に供給する複数の画素回路と、
前記表示領域以外の領域に配置されるとともに前記複数の信号線の他端にそれぞれ接続され、階調信号の電流レベルを所定の電流減少率で減少させた前記指定電流を流すカレントミラー回路と、
を備え、
選択期間に、前記階調信号をカレントミラー回路に出力して前記指定電流を、前記複数の信号線を介して前記複数の画素回路に流し、
非選択期間に、前記複数の画素回路が前記複数の発光素子に前記駆動電流を前記発光素子に供給することを特徴とする表示装置の駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002166912A JP3918642B2 (ja) | 2002-06-07 | 2002-06-07 | 表示装置及びその駆動方法 |
| US10/457,093 US7205967B2 (en) | 2002-06-07 | 2003-06-05 | Display apparatus and drive method therefor |
| TW092115335A TWI283847B (en) | 2002-06-07 | 2003-06-06 | Display apparatus and drive method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002166912A JP3918642B2 (ja) | 2002-06-07 | 2002-06-07 | 表示装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004012858A JP2004012858A (ja) | 2004-01-15 |
| JP3918642B2 true JP3918642B2 (ja) | 2007-05-23 |
Family
ID=30434314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002166912A Expired - Fee Related JP3918642B2 (ja) | 2002-06-07 | 2002-06-07 | 表示装置及びその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7205967B2 (ja) |
| JP (1) | JP3918642B2 (ja) |
| TW (1) | TWI283847B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003195810A (ja) * | 2001-12-28 | 2003-07-09 | Casio Comput Co Ltd | 駆動回路、駆動装置及び光学要素の駆動方法 |
| JP4610843B2 (ja) * | 2002-06-20 | 2011-01-12 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
| JP4103500B2 (ja) * | 2002-08-26 | 2008-06-18 | カシオ計算機株式会社 | 表示装置及び表示パネルの駆動方法 |
| JP3952965B2 (ja) | 2003-02-25 | 2007-08-01 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
| JP3952979B2 (ja) * | 2003-03-25 | 2007-08-01 | カシオ計算機株式会社 | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| TWI253614B (en) * | 2003-06-20 | 2006-04-21 | Sanyo Electric Co | Display device |
| US8937580B2 (en) * | 2003-08-08 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of light emitting device and light emitting device |
| KR100957580B1 (ko) * | 2003-09-30 | 2010-05-12 | 삼성전자주식회사 | 구동장치, 이를 갖는 표시장치 및 이의 구동방법 |
| KR100536235B1 (ko) * | 2003-11-24 | 2005-12-12 | 삼성에스디아이 주식회사 | 화상 표시 장치 및 그 구동 방법 |
| JP4203656B2 (ja) * | 2004-01-16 | 2009-01-07 | カシオ計算機株式会社 | 表示装置及び表示パネルの駆動方法 |
| CN1934609A (zh) * | 2004-03-24 | 2007-03-21 | 罗姆股份有限公司 | 有机电致发光驱动电路和使用该电路的有机电致发光显示设备 |
| JP4665419B2 (ja) * | 2004-03-30 | 2011-04-06 | カシオ計算機株式会社 | 画素回路基板の検査方法及び検査装置 |
| KR101049001B1 (ko) * | 2004-05-31 | 2011-07-12 | 엘지디스플레이 주식회사 | 횡전계 방식(ｉｐｓ)의 컬러필터 온박막트랜지스터(ｃｏｔ) 구조의 액정표시장치 |
| US7825982B2 (en) * | 2004-06-17 | 2010-11-02 | Aptina Imaging Corporation | Operation stabilized pixel bias circuit |
| GB0428191D0 (en) * | 2004-12-23 | 2005-01-26 | Cambridge Display Tech Ltd | Digital signal processing methods and apparatus |
| GB0421711D0 (en) * | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
| US7323879B2 (en) * | 2004-09-30 | 2008-01-29 | United Microelectronics Corp. | Method and circuit for measuring capacitance and capacitance mismatch |
| GB0421712D0 (en) * | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
| GB0421710D0 (en) * | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
| US7859526B2 (en) * | 2006-05-01 | 2010-12-28 | Konicek Jeffrey C | Active matrix emissive display and optical scanner system, methods and applications |
| US20080148399A1 (en) * | 2006-10-18 | 2008-06-19 | Microsoft Corporation | Protection against stack buffer overrun exploitation |
| JP5146090B2 (ja) * | 2008-05-08 | 2013-02-20 | ソニー株式会社 | Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法 |
| US9741309B2 (en) | 2009-01-22 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device including first to fourth switches |
| WO2012096154A1 (ja) * | 2011-01-13 | 2012-07-19 | シャープ株式会社 | 薄膜トランジスタ基板及び製造方法 |
| EP2698688A4 (en) * | 2011-04-15 | 2015-01-14 | Sharp Kk | DISPLAY DEVICE, METHOD FOR CONTROLLING THE DISPLAY DEVICE AND ELECTRONIC EQUIPMENT THEREWITH |
| CN104201187B (zh) * | 2014-08-18 | 2017-07-04 | 京东方科技集团股份有限公司 | 一种oled显示装置 |
| KR102289934B1 (ko) * | 2014-11-28 | 2021-08-13 | 삼성디스플레이 주식회사 | 터치 감지 센서를 포함하는 표시 장치 |
| JP6755689B2 (ja) * | 2016-03-30 | 2020-09-16 | 株式会社Ｊｏｌｅｄ | 表示装置 |
| CN114927113B (zh) * | 2022-05-31 | 2023-08-04 | 长沙惠科光电有限公司 | 扫描驱动电路和显示面板 |
Family Cites Families (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2506840B2 (ja) | 1987-11-09 | 1996-06-12 | 松下電器産業株式会社 | アクティブマトリックスアレイの検査方法 |
| JP3442449B2 (ja) * | 1993-12-25 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動回路 |
| US5640067A (en) | 1995-03-24 | 1997-06-17 | Tdk Corporation | Thin film transistor, organic electroluminescence display device and manufacturing method of the same |
| KR100267700B1 (ko) * | 1995-12-30 | 2000-10-16 | 가시오 가즈오 | 신호광에 따른 표시조작수행 표시장치 및 구동방법 |
| KR100272723B1 (ko) * | 1996-06-06 | 2000-11-15 | 니시무로 타이죠 | 평면표시장치 |
| JP4147594B2 (ja) * | 1997-01-29 | 2008-09-10 | セイコーエプソン株式会社 | アクティブマトリクス基板、液晶表示装置および電子機器 |
| EP1255240B1 (en) * | 1997-02-17 | 2005-02-16 | Seiko Epson Corporation | Active matrix electroluminescent display with two TFTs and storage capacitor in each pixel |
| US6229506B1 (en) * | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| US6023259A (en) * | 1997-07-11 | 2000-02-08 | Fed Corporation | OLED active matrix using a single transistor current mode pixel design |
| JP3765918B2 (ja) | 1997-11-10 | 2006-04-12 | パイオニア株式会社 | 発光ディスプレイ及びその駆動方法 |
| JP3252897B2 (ja) * | 1998-03-31 | 2002-02-04 | 日本電気株式会社 | 素子駆動装置および方法、画像表示装置 |
| GB9812742D0 (en) | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
| JP2000163014A (ja) * | 1998-11-27 | 2000-06-16 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| JP3686769B2 (ja) | 1999-01-29 | 2005-08-24 | 日本電気株式会社 | 有機ｅｌ素子駆動装置と駆動方法 |
| JP3748738B2 (ja) * | 1999-08-03 | 2006-02-22 | パイオニア株式会社 | ディスプレイ装置及びディスプレイパネルの駆動回路 |
| EP1129446A1 (en) | 1999-09-11 | 2001-09-05 | Koninklijke Philips Electronics N.V. | Active matrix electroluminescent display device |
| KR100433120B1 (ko) | 1999-10-18 | 2004-05-27 | 세이코 엡슨 가부시키가이샤 | 표시 장치 |
| JP2001147659A (ja) | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
| US6750835B2 (en) * | 1999-12-27 | 2004-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
| KR100566813B1 (ko) * | 2000-02-03 | 2006-04-03 | 엘지.필립스 엘시디 주식회사 | 일렉트로 루미네센스 셀 구동회로 |
| GB0008019D0 (en) | 2000-03-31 | 2000-05-17 | Koninkl Philips Electronics Nv | Display device having current-addressed pixels |
| US6611108B2 (en) * | 2000-04-26 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
| TW493153B (en) * | 2000-05-22 | 2002-07-01 | Koninkl Philips Electronics Nv | Display device |
| ATE470923T1 (de) * | 2000-07-07 | 2010-06-15 | Seiko Epson Corp | Stromabtastschaltung für organische elektrolumineszenzanzeige |
| KR100710279B1 (ko) * | 2000-07-15 | 2007-04-23 | 엘지.필립스 엘시디 주식회사 | 엘렉트로 루미네센스 패널 |
| WO2002011115A1 (fr) * | 2000-07-28 | 2002-02-07 | Nichia Corporation | Circuit d'excitation d'un dispositif d'affichage, et dispositif d'affichage |
| JP3950988B2 (ja) * | 2000-12-15 | 2007-08-01 | エルジー フィリップス エルシーディー カンパニー リミテッド | アクティブマトリックス電界発光素子の駆動回路 |
| JP2002215095A (ja) * | 2001-01-22 | 2002-07-31 | Pioneer Electronic Corp | 発光ディスプレイの画素駆動回路 |
| TW569016B (en) * | 2001-01-29 | 2004-01-01 | Semiconductor Energy Lab | Light emitting device |
| WO2003001496A1 (en) * | 2001-06-22 | 2003-01-03 | Ibm Corporation | Oled current drive pixel circuit |
| JP2003043998A (ja) * | 2001-07-30 | 2003-02-14 | Pioneer Electronic Corp | ディスプレイ装置 |
| JP4089340B2 (ja) * | 2001-08-02 | 2008-05-28 | セイコーエプソン株式会社 | 電子装置、電気光学装置及び電子機器 |
| JP2003195810A (ja) | 2001-12-28 | 2003-07-09 | Casio Comput Co Ltd | 駆動回路、駆動装置及び光学要素の駆動方法 |
| JP3647846B2 (ja) * | 2002-02-12 | 2005-05-18 | ローム株式会社 | 有機ｅｌ駆動回路および有機ｅｌ表示装置 |
| GB2386462A (en) * | 2002-03-14 | 2003-09-17 | Cambridge Display Tech Ltd | Display driver circuits |
| JP2004070293A (ja) | 2002-06-12 | 2004-03-04 | Seiko Epson Corp | 電子装置、電子装置の駆動方法及び電子機器 |
| JP4610843B2 (ja) | 2002-06-20 | 2011-01-12 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
| JP4103500B2 (ja) * | 2002-08-26 | 2008-06-18 | カシオ計算機株式会社 | 表示装置及び表示パネルの駆動方法 |
| JP4103957B2 (ja) | 2003-01-31 | 2008-06-18 | 東北パイオニア株式会社 | アクティブ駆動型画素構造およびその検査方法 |
| JP3952965B2 (ja) * | 2003-02-25 | 2007-08-01 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
| JP4203656B2 (ja) * | 2004-01-16 | 2009-01-07 | カシオ計算機株式会社 | 表示装置及び表示パネルの駆動方法 |
| JP4665419B2 (ja) * | 2004-03-30 | 2011-04-06 | カシオ計算機株式会社 | 画素回路基板の検査方法及び検査装置 |
-
2002
- 2002-06-07 JP JP2002166912A patent/JP3918642B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-05 US US10/457,093 patent/US7205967B2/en active Active
- 2003-06-06 TW TW092115335A patent/TWI283847B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200407823A (en) | 2004-05-16 |
| US7205967B2 (en) | 2007-04-17 |
| TWI283847B (en) | 2007-07-11 |
| US20060214890A1 (en) | 2006-09-28 |
| JP2004012858A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3918642B2 (ja) | 表示装置及びその駆動方法 | |
| JP4610843B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| JP4103500B2 (ja) | 表示装置及び表示パネルの駆動方法 | |
| JP4203656B2 (ja) | 表示装置及び表示パネルの駆動方法 | |
| US7071932B2 (en) | Data voltage current drive amoled pixel circuit | |
| JP3952965B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| US20100073267A1 (en) | Image display device | |
| WO2002075710A1 (fr) | Circuit de commande d'un element lumineux a matrice active | |
| KR20020077138A (ko) | 표시장치 | |
| KR20210022807A (ko) | 화소 및 이를 구비한 표시 장치 | |
| JP4486335B2 (ja) | 表示装置及び表示パネルの駆動方法 | |
| JP2009075231A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3918642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |