JP2004012858A - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2004012858A JP2004012858A JP2002166912A JP2002166912A JP2004012858A JP 2004012858 A JP2004012858 A JP 2004012858A JP 2002166912 A JP2002166912 A JP 2002166912A JP 2002166912 A JP2002166912 A JP 2002166912A JP 2004012858 A JP2004012858 A JP 2004012858A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- level
- signal
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 239000003990 capacitor Substances 0.000 claims description 37
- 230000009467 reduction Effects 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 52
- 239000008186 active pharmaceutical agent Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052788 barium Inorganic materials 0.000 description 3
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000002894 organic compounds Chemical group 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002641 lithium Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【解決手段】有機ELディスプレイ1では、画素Pi,jがマトリクス状に配列されており、画素Pi,jが有機EL素子Ei,jと画素回路Di,jとを備える。画素回路Di,jが、選択期間において信号線Yjに流れるシンク指定電流レベルに従ったレベルの電圧をトランジスタ23に保持し、非選択期間においてトランジスタ23の電圧レベルに従ったレベルの駆動電流を有機EL素子Ei,jに流す。また、カレントミラー回路Mjは、データドライバ3から入力した階調信号のレベルに比例したレベルのシンク指定電流を信号線Yjに流す。また、カレントミラー回路Mjによって、シンク指定電流のレベルは階調信号のレベルより小さくなっている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、駆動電流のレベルによって輝度が制御される表示素子、例えば発光素子を画素ごとに備えた表示装置及びその駆動方法に関する。
【0002】
【従来の技術】
一般的に、表示装置には、単純マトリクスのようなパッシブドライブ駆動方式のものと、画素毎にスイッチングトランジスタを設けたアクティブマトリクス駆動方式のものがある。アクティブマトリクス駆動方式の液晶ディスプレイでは、図8に示すように、コンデンサとしても機能する液晶を有する液晶素子501と、スイッチング素子として機能するトランジスタ502とが、画素ごとに設けられている。アクティブマトリクス駆動方式では、選択期間中に走査ドライバによって走査線503にパルス信号が入力されて走査線503が選択されているときに、輝度を表すレベルの電圧がデータドライバによって信号線504に印加されると、トランジスタ502を介して液晶素子501に電圧が印加される。選択期間後の非選択期間においても、液晶素子501がコンデンサとして機能するため、次の選択期間まで許容範囲内の電圧レベルが保持される。以上のように、選択期間において液晶素子501の光透過率が新たにリフレッシュされて、光が液晶素子501を透過することで電圧レベルに従った輝度になり、液晶ディスプレイの階調表現が行われる。
【0003】
一方、自発光素子である有機EL素子を用いた有機ELディスプレイは、液晶ディスプレイのようにバックライトを必要とせず、薄型化に最適であるとともに、液晶ディスプレイのような視野角の制限もないため、次世代の表示装置として実用化が大きく期待されている。
【0004】
高輝度、高コントラスト、高精細といった観点から、有機ELディスプレイも、液晶ディスプレイと同様にアクティブマトリクス駆動方式のものが特に望まれている。有機ELディスプレイでは、パッシブ駆動方式では選択期間に流れる電流を増大しなければならないのに対してアクティブマトリクス駆動方式では非選択期間でも発光させるように、輝度を表す電圧レベルを保持しておくための素子を画素ごとに設けているため、単位時間当たりに流れる電流レベル(電流値)は小さくてよい。しかし、有機EL素子は、電圧が印加されると有機EL素子自体に電流が流れてしまい、コンデンサとしては極めて小さい容量しかないために、図8のような画素の回路において液晶素子501の代わりに有機EL素子を設けただけでは、非選択期間に有機EL素子が発光しない。
【0005】
そこで、例えば図9に示すように、アクティブマトリクス駆動方式の有機ELディスプレイでは、有機EL素子601と、スイッチング素子として機能するトランジスタ602と、輝度を表す電圧レベルを保持しておくとともに電圧レベルに従ったレベルの駆動電流を有機EL素子601に流すトランジスタ605とが、画素ごとに設けられている。このディスプレイでは、選択期間中に走査ドライバによって走査線603にパルス信号が入力されて走査線603が選択されているときに、輝度を表すレベルの電圧がデータドライバによって信号線604に印加されると、トランジスタ605のゲート電極にそのレベルの電圧が印加されて、トランジスタ605のゲート電極に輝度データが書き込まれることになる。これにより、トランジスタ605がオン状態になり、ゲート電極の電圧レベルに応じたレベルの駆動電流が電源からトランジスタ605を介して有機EL素子601に流れて、有機EL素子601が電流レベルに応じた輝度で発光する。選択期間後の非選択期間では、トランジスタ602がオフ状態になっても、トランジスタ605の容量等によりトランジスタ605のゲート電極の電圧レベルが保持され続け、有機EL素子601が電圧レベルに従った輝度で発光する。以上のように、選択期間においてトランジスタ605のゲート電圧がリフレッシュされることによって有機EL素子601の輝度がリフレッシュされて、有機ELディスプレイの階調表現が行われる。
【0006】
ところで、一般的にトランジスタは、周囲の温度にチャネル抵抗が依存したり、長時間の使用によりチャネル抵抗が変化したりするために、ゲート閾値電圧が経時変化したり、ゲート閾値電圧がばらついたりする。従って、トランジスタ605のゲート電極に印加する電圧のレベルを変化させることによって有機EL素子601に流れる電流のレベルを変化させること、換言すれば、トランジスタ605のゲート電極に印加する電圧のレベルを変化させることによって有機EL素子601の輝度を変化させることを行っても、トランジスタ605のゲート電圧レベルで有機EL素子601に流れる電流レベルを一義的に指定するには困難である。
【0007】
そこで、輝度をトランジスタに印加される電圧のレベルで制御するのではなく、電流のレベルで制御する手法が研究されている。つまり、信号線にゲート電圧のレベルを指定する電圧指定方式ではなく、有機EL素子に流れる電流のレベルを直接信号線に指定する電流指定方式を有機ELディスプレイのアクティブマトリクス駆動方式に適用するというものである。
【0008】
電流指定方式のディスプレイでは、単位時間当たりに流れる電流レベル(電流値)を小さくしなければならないため、アクティブマトリクス駆動方式の有機ELディスプレイに適用した場合、例えば、図10のように、有機EL素子に流れる電流のレベルをドライバからの出力電流に対して小さくするためのトランジスタを設けた有機ELディスプレイが提案されている。図10の有機ELディスプレイでは、有機EL素子701と、スイッチング素子として機能するトランジスタ702及びトランジスタ707と、指定電流レベルをゲートの電圧レベルに変換する機能のトランジスタ706と、トランジスタ706のゲート電圧レベルを保持する機能のコンデンサ708と、変換された電圧レベルに従ったレベルの駆動電流を有機EL素子701に流す機能のトランジスタ705とが、画素ごとに設けられている。
【0009】
このディスプレイでは、第一走査ドライバによってリセットパルス信号が第一走査線708に入力されて、トランジスタ707がオン状態になり、トランジスタ706及びトランジスタ705のゲート電圧が一旦リセットされる。そして、リセットパルス信号の終了前に第二走査ドライバによって選択パルス信号が第二走査線703に入力されている時に、輝度を表すレベルの指定電流がデータドライバによって信号線704に流れると、トランジスタ707及びトランジスタ706にも指定電流が流れる。ここで、トランジスタ706によって指定電流のレベルがゲート電圧のレベルに変換されて、変換されたゲート電圧レベルがコンデンサ708によって保持されるとともに、変換されたゲート電圧レベルがトランジスタ705によって駆動電流のレベルに変換される。これにより、有機EL素子701に駆動電流が流れる。なお、トランジスタ705のゲート電極とトランジスタ706のゲート電極とが互いに接続されて、カレントミラー回路を構成し、トランジスタ705とトランジスタ706によって指定電流のレベルと駆動電流のレベルが比例し、指定電流のレベルより小さいレベルの駆動電流が流れるようになっている。
【0010】
【発明が解決しようとする課題】
ところが、図10の有機ELディスプレイでは、トランジスタ705とトランジスタ706とからなるカレントミラー回路を画素ごとに設けなければならず、高精細な画素を提供するには不利であり、画素において発光しない部分に対する発光する部分の比率が低くなる。所謂開口率の高いディスプレイを提供するには不利である。
【0011】
そこで、本発明が解決しようとする課題は、適正なレベルの指定電流を流すようにするとともに、高精細な表示装置及び表示装置の駆動方法を提供することである。
【0012】
【課題を解決するための手段】
以上の課題を解決するために、請求項1記載の発明は、例えば図1、図2、図3、図6に示すように、
表示領域内の複数の走査線(例えば、選択走査線Xi、電源走査線Zi)と複数の信号線(例えば、信号線Yj)との交差部にそれぞれ配置され、流れる駆動電流のレベルに従った輝度で発光する発光素子(例えば、有機EL素子Ei,j)と、前記発光素子に前記駆動電流を供給する画素回路(例えば、画素回路Di,j)と、を各々有する複数の画素(例えば、画素Pi,j)と、
前記表示領域以外の領域に配置され、各々の前記信号線に接続されているとともに、前記発光素子に前記駆動電流を供給させるために、階調信号の電流レベルを所定の電流減少率で減少させる電流制御ドライバ(例えば、電流変換部7、107)と、
を備えることを特徴とする。
そして請求項10記載の発明は、
複数の信号線(例えば、信号線Yj)と、
前記複数の信号線の一端にそれぞれ接続され、駆動電流が流れることにより表示する複数の表示素子(例えば、有機EL素子Ei,j)と、
前記複数の信号線の他端にそれぞれ接続され、階調信号の電流レベルを所定の電流減少率で減少させ、前記駆動電流の電流値と実質的に等価の電流を前記信号線に流す電流制御ドライバ(例えば、電流変換部7、107)と、
を備えることを特徴とする。
【0013】
請求項1及び請求項10記載の発明では、電流制御ドライバが画素ごとに設けられているのではなく信号線に接続されているため、画素に設ける素子を必要最小限に抑えることができる。そのため、画素において発光しない部分に対する発光する部分の比率が高くなり、所謂開口率の高いディスプレイを提供することができる。
【0014】
また、請求項2に示すように画素回路がアクティブ素子である場合、単位時間当たりに発光素子に流れる電流のレベル(電流値)は小さくてよい。従来のパッシブ駆動方式レベルの階調信号を出力する手段では、アクティブ駆動方式の発光素子の駆動電流レベルの微小な電流値の電流を出力することは極めて困難だが、電流制御ドライバが所定の電流減少率で減少するので駆動電流を容易に制御することができる。このようなアクティブ駆動方式において、発光素子として例えば、極めて微小な電流で発光する必要がある有機EL素子を適用すると、有機EL素子に輝度階調させるためには、電流値を微小にし且つ階調差の電流値変位も微小にしなければならない。本発明によれば、アクティブ駆動方式の場合、画素数が増大するほど、選択期間に対してより非選択期間(発光期間)の割合が高くなるので、単位時間当たりに有機EL素子に流れる電流の電流値や輝度階調差の電流値変位を微小に制御でき、さらに上述のように表示領域における画素の発光面積割合が高くすることが可能になるため、ますます有機EL素子の単位面積当たりの電流密度を低く抑えることができ有機EL層の発光寿命を伸ばすことが可能になり、高精細な画素の表示装置に特に有効である。
請求項11に記載の表示装置の駆動方法は、駆動電流が流れることにより発光する複数の発光素子にそれぞれ一端が接続された複数の信号線の他端から、階調信号の電流レベルを所定の電流減少率で減少させ、前記駆動電流の電流値と実質的に等価の電流を流すことを特徴とする。
【0015】
請求項11記載の発明では、画像データの階調信号の電流レベルよりも微小な指定電流が信号線に流れるため、階調信号の電流レベルが極端に大きい場合であっても、或いは階調信号のレベルが極端に小さい場合であっても、適正なレベルの指定電流を信号線に流すことができるので階調レベルのノイズ等のズレを抑えて良好に発光素子を階調制御できる。
【0016】
【発明の実施の形態】
以下に、図面を用いて本発明の具体的な態様について説明する。ただし、発明の範囲を図示例に限定するものではない。
【0017】
〔第一の実施の形態〕
図1は、本発明の適用された有機ELディスプレイを示した図面である。図1に示すように、有機ELディスプレイ1は、基本構成として、アクティブマトリクス駆動方式によりカラー表示を行う有機EL表示パネル2と、有機EL表示パネル2に画像データの階調に応じた電流レベルで表された階調信号をパラ出力するデータドライバ(階調信号出力手段)3とを備える。
【0018】
有機EL表示パネル2は、透明基板8と、画像が実質的に表示される表示領域である表示部4と、表示部4の周辺に設けられた選択走査ドライバ5、電源走査ドライバ6及び電流変換部7とを基本構成としており、これらの回路4〜7が透明基板8上に形成されている。なお、電流制御ドライバは、電流変換部7と、データドライバ3とを有する。
【0019】
表示部4においては、(m×n)個の画素P1,1〜Pm,nがマトリクス状に透明基板8上に設けられており、縦方向にm個の画素Pi,jが配列され、横方向にn個の画素Pi,jが配列されている。ここで、m,nは1以上の整数であり、iは1以上m以下の或る整数であり、jは1以上n以下の或る整数であり、縦にi番目(つまり、i行目)であって横にj番目(つまり、j列目)である画素を画素Pi,jと記す。
【0020】
また、表示部4において、横方向に延在するm本の選択走査線X1〜Xmが透明基板8上に設けられている。各選択走査線X1〜Xmに対応するように各電源走査線Z1〜Zmが各選択走査線X1〜Xmと交互に配列されるように、透明基板8上に設けられている。また、縦方向に延在するn本の信号線Y1〜Ynが透明基板8上に設けられており、これら選択走査線X1〜Xm、電源走査線Z1〜Zm及び信号線Y1〜Ynは層間絶縁膜等によって互いに絶縁されている。選択走査線Xi及び電源走査線Ziには、横方向に配列されたn個の画素Pi,1〜Pi,nが接続されており、信号線Yjには、縦方向に配列されたm個の画素P1,j〜Pm,jが接続されており、選択走査線Xi及び電源走査線Ziと信号線Yjとの交差部に画素Pi,jが配されている。
【0021】
次に、図2及び図3を用いて各画素Pi,jについて説明する。図2は画素Pi,jを示した平面図であり、図3は四つの隣接する画素Pi,j、Pi+1,j、Pi,j+1、Pi+1,j+1の等価回路図である。
【0022】
画素Pi,jは、光を発する有機EL素子Ei,jと、有機EL素子Ei,jの周辺に設けられているとともに有機EL素子Ei,jを駆動するアクティブ素子からなる画素回路Di,jと、から構成されている。画素回路Di,jは、データドライバ3、選択走査ドライバ5及び電源走査ドライバ6から出力された信号に基づいて、有機EL素子Ei,jの電流をオン・オフしたり、一定の発光期間中に電流のレベルを保持することで有機EL素子Ei,jの発光輝度を一定に保ったりするものである。
【0023】
有機EL素子Ei,jは、透明基板8上にアノード電極51、有機EL層52、カソード電極(図示略)が順に積層した積層構造となっている。
【0024】
アノード電極51は画素Pi,jごとにパターニングされており、信号線Y1〜Ynと選択走査線X1〜Xmに囲まれる各囲繞領域に形成されている。
【0025】
アノード電極51は、導電性を有しているとともに、可視光に対して透過性を有している。また、アノード電極51は、比較的仕事関数の高いものであり、有機EL層52へ正孔を効率よく注入するものが好ましい。例えば、アノード電極51としては、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム(IZO)、酸化インジウム(In2O3)、酸化スズ(SnO2)又は酸化亜鉛(ZnO)を主成分としたものがある。
【0026】
各々のアノード電極51上に有機EL層52が成膜されている。有機EL層52も画素Pi,jごとにパターニングされている。有機EL層52には、有機化合物である発光材料(蛍光体)が含有されているが、発光材料は高分子系材料であっても良いし、低分子系材料であっても良い。有機EL層52は、例えば、アノード電極51から順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であっても良いし、アノード電極51から順に正孔輸送層、狭義の発光層となる二層構造であっても良いし、狭義の発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子或いは正孔の注入層が介在した積層構造であっても良いし、その他の層構造であっても良い。
【0027】
有機EL層52は、正孔及び電子を注入する機能、正孔及び電子を輸送する機能、正孔と電子の再結合により励起子を生成して、例えば赤色、緑色又は青色の何れかに発光する機能を有する広義の発光層である。つまり、画素Pi,jが赤である場合にはその画素Pi,jの有機EL層52は赤色に発光し、画素Pi,jが緑である場合にはその画素Pi,jの有機EL層52は緑色に発光し、画素Pi,jが青である場合にはその画素Pi,jの有機EL層52は青色に発光する。
【0028】
また、有機EL層52は、電子的に中立な有機化合物であることが望ましく、これにより正孔及び電子が有機EL層52でバランス良く注入及び輸送される。また、電子輸送性の物質が狭義の発光層に適宜混合されていても良いし、正孔輸送性の物質が狭義の発光層に適宜混合されても良いし、電子輸送性の物質及び正孔輸送性の物質が狭義の発光層に適宜混合されていても良い。
【0029】
有機EL層52上にカソード電極が形成されている。カソード電極は、全ての画素P1,1〜Pm,nに共通の層となる共通電極であっても良いし、画素Pi,jごとにパターニングされていても良い。いずれにしてもカソード電極は、選択走査線Xi、信号線Yj、電源走査線Ziと電気的に絶縁されている。カソード電極は、仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム若しくはバリウム又はこれらの少なくとも一種を含む合金若しくは混合物等で形成されている。また、カソード電極は、以上の各種材料の層が積層された積層構造となっていても良く、具体的には、低仕事関数の高純度のバリウム層、アルミニウム層が有機EL層52上に順に形成された積層構造、又はリチウム下層、アルミニウム上層の積層構造等が挙げられる。また、カソード電極は、可視光に対して遮光性を有するとともに可視光に対して高い反射性を有することで、鏡面として作用するのが望ましい。
【0030】
以上のように積層構造となる有機EL素子Ei,jでは、アノード電極51とカソード電極との間に順バイアス電圧が印加されると、正孔がアノード電極51から有機EL層52へ注入され、電子がカソード電極から有機EL層52に注入される。そして、有機EL層52で正孔及び電子が輸送されて、有機EL層52にて正孔及び電子が再結合することによって励起子が生成され、励起子が有機EL層52内の蛍光体を励起して、有機EL層52内にて光が発する。
【0031】
ここで、有機EL素子Ei,jの発光輝度は、有機EL素子Ei,jに流れる電流のレベル(電流値)に依存する。有機EL素子Ei,jの発光期間中に有機EL素子Ei,jの発光輝度を一定に保ったり、データドライバ3から出力された階調信号の電流レベルに従った発光輝度にしたりするために、有機EL素子Ei,jの電流レベルを制御する画素回路Di.jが画素Pi,jごとに有機EL素子Ei,jの周囲に設けられている。
【0032】
各画素回路Di,jは、三つのトランジスタ21,22,23と、コンデンサ24とを備える。トランジスタ21,22,23は、薄膜トランジスタ(TFT)である。
【0033】
トランジスタ21,22,23は、ゲート電極、ドレイン電極、ソース電極、半導体層、不純物半導体層、ゲート絶縁膜等から構成されたMOS型の電界効果トランジスタであり、特にアモルファスシリコンを半導体層としたa−Siトランジスタであるが、ポリシリコンを半導体層としたp−Siトランジスタであってもよい。また、トランジスタ21,22,23の構造は逆スタガ型であっても良いし、コプラナ型であっても良い。なお、ゲート電極、ドレイン電極、ソース電極、半導体層、不純物半導体層、ゲート絶縁膜等の組成はトランジスタ21,22,23についてそれぞれ同じであり、トランジスタ21,22,23は同一工程で同時に形成されるが、形状、大きさ、寸法、チャネル幅、チャネル長等はトランジスタ21,22,23の機能に応じてそれぞれ適宜設定されている。なお、以下では、トランジスタ21,22,23の何れもがNチャネル型の電界効果トランジスタであるとして説明する。
【0034】
i行目の画素回路Di,1〜Di,nの各トランジスタ22のゲート電極22gはi行目の選択走査線Xiに接続されている。i行目の画素回路Di,1〜Di,nの各トランジスタ22のドレイン電極22dは、i行目の電源走査線Ziに接続されている。i行目の画素回路Di,1〜Di,nの各トランジスタ23のドレイン電極23dは、i行目の電源走査線Ziに接続されている。i行目の画素回路Di,1〜Di,nの各トランジスタ21のゲート電極21gはi行目の選択走査線Xiに接続されている。j列目の画素回路D1,j〜Dm,jの各トランジスタ21のソース電極21sはj列目の信号線Yjに接続されている。
【0035】
それぞれの画素P1,1〜Pm,nにおいては、トランジスタ22のソース電極22sは、コンタクトホール25を介してトランジスタ23のゲート電極23gに接続されているとともに、コンデンサ24の一方の電極に接続されている。トランジスタ23のソース電極23sは、コンデンサ24の他方の電極に接続されているとともにトランジスタ21のドレイン電極21dに接続されている。トランジスタ23のソース電極23s、コンデンサ24の他方の電極、トランジスタ21のドレイン電極21dは、有機EL素子Ei,jのアノード電極51に接続されている。有機EL素子Ei,jのカソード電極の電位は、基準電位Vssであり、本実施形態では、全有機EL素子E1,1〜Em,nのカソード電極が接地されて基準電位Vssが0〔V〕となっている。
【0036】
一方、図1に示すように、信号線Y1〜Ynは電流変換部7に接続されている。詳細には、電流変換部7は、カレントミラー回路M1〜Mnで構成されており、信号線Y1〜Ynがカレントミラー回路M1〜Mnのそれぞれ一端に接続されており、カレントミラー回路M1〜Mnの他端はデータドライバ3に接続されている。つまり、j列目の信号線Yjはカレントミラー回路Mjを介してデータドライバ3に接続されている。
【0037】
カレントミラー回路Mjは、コンデンサ30と、二つのMOS型のトランジスタ31,32とから構成されている。以下では、トランジスタ31,32がNチャネル型の電界効果トランジスタであるとして説明する。
【0038】
トランジスタ31のゲート電極及びトランジスタ32のゲート電極は、互いに接続されており、データドライバ3の出力端子Tjに接続されているとともにコンデンサ30の一方の電極に接続されている。トランジスタ31のドレイン電極は、データドライバ3の出力端子Tjに接続されているとともに、コンデンサ30の一方の電極に接続されている。
【0039】
トランジスタ32のドレイン電極は、信号線Yjに接続されている。トランジスタ31のソース電極及びトランジスタ32のソース電極は、互いに接続されているとともに、コンデンサ30の他方の極に接続されている。更に、トランジスタ31のソース電極及びトランジスタ32のソース電極は、一定レベルである電位Vccの低電源40に接続されている。低電源40の電位Vccとしては、基準電位Vssより低く、更に後述の選択電圧VSELECTより低く、例えば、−20〔V〕である。
【0040】
また、トランジスタ31のチャネル長はトランジスタ32のチャネル長と同じであり、トランジスタ31のチャネル幅はトランジスタ32のチャネル幅より大きい。つまり、トランジスタ32のチャネル抵抗は、トランジスタ31のチャネル抵抗より大きく、例えば、トランジスタ32のチャネル抵抗はトランジスタ31のチャネル抵抗の10倍又は20倍等である。なお、トランジスタ32のチャネル抵抗がトランジスタ31のチャネル抵抗より大きければ、トランジスタ31とトランジスタ32のチャネル長が同じでなくても良い。
【0041】
データドライバ3は、外部からのクロック信号によってカレントミラー回路M1〜Mnに画像データの階調に応じた電流レベルで表された階調信号を出力するものである。データドライバ3の出力端子Tjから階調信号が出力されることによって、トランジスタ31のドレイン電極及びゲート電極に電圧が印加されて、トランジスタ31のドレイン−ソース間に電流が流れる。このとき、トランジスタ32のドレイン−ソース間にも電流が流れる。ここで、トランジスタ32のチャネル抵抗がトランジスタ31のチャネル抵抗より大きい上、トランジスタ32のゲート電極とトランジスタ31のゲート電極の電圧レベルが同じであるため、トランジスタ32のドレイン−ソース間の電流レベルは、トランジスタ31のドレイン−ソース間の電流レベルより小さい。具体的には、トランジスタ32のドレイン−ソース間の電流レベルは、実質的に、トランジスタ31のチャネル抵抗に対するトランジスタ32のチャネル抵抗の比率にトランジスタ31のドレイン−ソース間の電流レベルを乗じた値となり、トランジスタ32のドレイン−ソース間の電流レベルは、トランジスタ31のドレイン−ソース間の電流レベルに比例し、且つ、トランジスタ31のドレイン−ソース間の電流レベルより低い。このためトランジスタ32に流れる微小電流を容易に階調制御することができる。以下、トランジスタ31のチャネル抵抗に対するトランジスタ32のチャネル抵抗の比率を、電流減少率と述べる。
【0042】
一方、選択走査線X1〜Xmは選択走査ドライバ5に接続されており、電源走査線Z1〜Zmは電源走査ドライバ6に接続されている。
【0043】
選択走査ドライバ5はいわゆるシフトレジスタである。つまり、選択走査ドライバ5は、外部からのクロック信号に基づいて選択走査線X1から選択走査線Xmへの順(走査線Xmの次は走査線X1)に走査信号を順次出力することで、走査線X1〜Xmを走査して順次選択するものである。
【0044】
詳細には図5に示すように、選択走査ドライバ5は、トランジスタ21及びトランジスタ22に対するハイレベルのオン電圧Von(基準電位Vssより十分高い。)又はローレベルのオフ電圧Voff(基準電位Vss以下である。)の何れかのレベルの電圧を選択走査線X1〜Xmに個別に印加することによって、オン電圧Vonを所定周期で各選択走査線Xiに印加する。
【0045】
即ち、選択走査線X1〜Xmのうちの何れかの選択走査線Xiが選択される選択期間TSEでは、選択走査ドライバ5がオン電圧Vonのパルス信号を選択走査線Xiに出力することにより、選択走査線Xiに接続されたトランジスタ21,22(画素回路Di,1〜Di,n全てのトランジスタ21,22である。)がオン状態になる。トランジスタ21がオン状態になることによって信号線Yjに流れる電流が画素回路Di,jに流れ得るようになる。一方、選択期間TSE以外の非選択期間TNSEでは、オフ電圧Voffを走査線Xiに印加することにより、トランジスタ21,22がオフ状態になる。トランジスタ21がオフ状態になることで、信号線Yjに流れる電流は画素回路Di,jに流れ得ないようになる。ここで、TSE+TNSE=TSCで表される期間が一走査期間であり、選択走査線X1〜Xmの各々の選択期間TSEは互いに重ならないほうが望ましい。
【0046】
なお、選択走査線X1〜Xmが選択されている各々の選択期間TSEの時に、階調信号をデータドライバ3が全ての出力端子T1〜Tnから出力するが、それぞれの出力端子T1〜Tnから出力される階調信号のレベルは階調輝度に従った電流レベルで表されている。
【0047】
また、電源走査ドライバ6は、いわゆるシフトレジスタである。つまり、電源走査ドライバ6は、外部からのクロック信号に基づいて電源走査線Z1から電源走査線Zmへの順(電源走査線Zmの次は電源走査線Z1)に信号を順次出力することで、電源走査線Z1〜Zmを走査して順次選択するものである。
【0048】
詳細には図5に示すように、電源走査ドライバ6は、ローレベルの選択電圧VSELECT(基準電位Vssと等しい電位、又は基準電位Vss未満である。また、低電源40の電位Vccより高い。)を所定周期で各電源走査線Ziに印加する。即ち、選択走査線X1〜Xmのうちの何れかの選択走査線Xiが選択される選択期間TSEでは、電源走査ドライバ6がローレベルの選択電圧VSELECTを電源走査線Ziに印加する。一方、非選択期間TNSEでは、電源走査ドライバ6は、選択電圧VSELECTより高いハイレベルの電源電圧Vddを電源走査線Ziに印加する。電源電圧Vddは基準電位Vss及び電位Vccより高く、トランジスタ23がオン状態となっており、トランジスタ21がオフ状態となっていれば、電源走査線Ziから有機EL素子Ei,jへと電流が流れる。
【0049】
電源電圧Vddについて説明する。図4は、Nチャネル型の電界効果トランジスタ23の電流−電圧特性を表したグラフである。図4において、横軸はドレイン−ソース間の電圧レベルであり、縦軸はドレイン−ソース間の電流レベルである。図中の線形領域(ソース−ドレイン間電圧レベルVDS<ドレイン飽和閾電圧レベルVTH:ドレイン飽和閾電圧レベルVTHはゲート−ソース間電圧レベルVGSに従っている。)では、ゲート−ソース間電圧レベルVGSが一定であると、ソース−ドレイン間電圧レベルVDSが大きくなるにつれてソース−ドレイン間電流レベルIDSが大きくなる。更に、図中の飽和領域(ソース−ドレイン間電圧レベルVDS≧ドレイン飽和閾電圧レベルVTH)、ゲート−ソース間電圧レベルVGSが一定であると、ソース−ドレイン間電圧レベルVDSが大きくなってもソース−ドレイン間電流レベルIDSはほぼ一定となる。
【0050】
また、図4において、ゲート−ソース間電圧レベルVGS0〜VGSMAXは、VGS0=0<VGS1<VGS2<VGS3<VGS4<VGSMAXの関係となっている。つまり、図4から明らかなように、ドレイン−ソース間電圧レベルVDSが一定の場合、ゲート−ソース間電圧レベルVGSが大きくなるにつれて、線形領域、飽和領域のいずれであってもドレイン−ソース間電流レベルIDSが大きくなる。更に、ゲート−ソース間電圧値VGSが大きくなるにつれて、ドレイン飽和閾電圧レベルVTHが大きくなる。
【0051】
以上のことから、線形領域では、ソース−ドレイン間電圧レベルVDSがわずかに変わるとソース−ドレイン間電流レベルIDSが変わってしまうが、飽和領域では、ゲート−ソース間電圧レベルVGSが定まれば、ドレイン−ソース間電流レベルIDSが一義的に定まる。
【0052】
ここで、トランジスタ23がゲート−ソース間電圧レベルVGSMAXであるときのドレイン−ソース間電流レベルIDSは、最大輝度で発光する有機EL素子Ei,jのアノード電極51とカソード電極との間に流れる電流レベルに設定されている。
また、トランジスタ23のゲート−ソース間電圧レベルVGSが最大レベルVGSMAXであっても、トランジスタ23が飽和領域を維持するように、下記に示す条件式を満たしている。
Vdd−VE−Vss≧VTHMAX
ここで、VEは、有機EL素子Ei,jの発光寿命期間中に有機EL素子Ei,jの高抵抗化のために徐々に高くなる、最大輝度時の有機EL素子Ei,jに分圧される予想最大電圧レベルであり、VTHMAXは、VGSMAX時のトランジスタ23のソース−ドレイン間の飽和閾電圧レベルである。以上の条件式を満たすように電源電圧Vddを定める。
【0053】
次に、以上のように構成される有機ELディスプレイ1の表示動作とその駆動方法について説明する。
【0054】
選択走査ドライバ5が、入力したクロック信号に基づいて、1行目の選択走査線X1からm行目の選択走査線Xmへと順次ハイレベル(オン電圧Von)のパルス信号を出力する。同時に、電源走査ドライバ6が、入力したクロック信号に基づいて、1行目の電源走査線Z1からm行目の電源走査線Zmへと順次ローレベル(選択電圧VSELECT)のパルス信号を出力する。一方、各行の選択期間TSE中にデータドライバ3が、クロック信号に基づいて、全ての出力端子T1〜Tnからそれぞれのカレントミラー回路M1〜Mnに画像データの階調に応じた電流レベル(電流値)の階調信号を出力する。
【0055】
ここで、図5に示すように、各行では、ハイレベルのオン信号が選択走査線Xiに出力されるタイミングは、ローレベルのチャージ信号が電源走査線Ziに出力されるタイミングにほぼ揃っており、ハイレベルのオン信号とローレベルのチャージ信号の時間的長さはほぼ同じであり、選択期間TSE(第1行目では時刻t1S〜時刻t1Eの間)にこれらパルス信号が出力されている。つまり、選択走査ドライバ5から出力されるパルス信号がシフトしていく周期は、電源走査ドライバ6から出力されるパルス信号がシフトしていく周期に同期している。なお、1行目からm行目までのうち、選択走査ドライバ5からハイレベルのオン信号が出力されている行が、所謂選択されている行であり、選択されている際中にその行の各画素がリフレッシュされる。
【0056】
以上のように選択走査ドライバ5及び電源走査ドライバ6が1行目からm行目へと線順次にパルス信号をシフトしていくことによって、1行目の画素P1,1〜P1,nからm行目の画素Pm,1〜Pm,nへとデータドライバ3の階調信号に基づいて順次リフレッシュされていく。このような線順次の走査が繰り返されることで、有機EL表示パネル2の表示部4で画像表示が為される。
【0057】
ここで、一走査期間TSCにおける選択されたi行目の画素Pi,1〜Pi,nのリフレッシュ、選択されたi行目の画素Pi,1〜Pi,nの階調表現について説明する。
【0058】
i行目の選択期間TSEでは、選択走査ドライバ5からi行目の選択走査線Xiにハイレベルのオン信号が出力されることで、選択走査線Xiに接続された全ての画素回路Di,1〜Di,nのトランジスタ21及びトランジスタ22が選択期間TSEの間オン状態となる。更に、i行目の選択期間TSEでは、電源走査ドライバ6からi行目の電源走査線Ziにローレベルのチャージ信号が出力されることによって、基準電位Vssと同じ又はそれより低い選択電圧VSELECTが選択期間TSEの間電源走査線Ziに印加される。そして、トランジスタ22がオン状態となっているので、トランジスタ23のゲート電極23gにも電圧が印加され、トランジスタ23がオン状態となる。
【0059】
一方、各行の選択期間TSE中にデータドライバ3の出力端子T1〜Tnから階調信号が出力されるが、各出力端子T1〜Tnからパラ出力される階調信号の電流レベルは、外部から入力された画像データに基づいて決定される。階調信号によってオン状態となったトランジスタ31によって、カレントミラー回路M1〜Mnでは出力端子Tj→トランジスタ31→低電源40へと電流が流れるようになる。
【0060】
出力端子Tj→トランジスタ31→低電源40へと流れる電流のレベルは階調信号のレベルに従っている。つまり、出力端子Tj→トランジスタ31→低電源40の電流のレベルは階調信号のレベルと同じである。そして出力端子Tj→トランジスタ31→低電源40へと流れる電流にしたがって電荷がコンデンサ30にチャージされる。この階調信号に応じてチャージされた電圧にしたがってトランジスタ32がソース−ドレイン間に電流(指定電流)を流そうとする。このときトランジスタ32が流そうとする電流のレベルは、トランジスタ31のチャネル抵抗とトランジスタ32のチャネル抵抗との比によって決定される。つまり、トランジスタ32が流そうとする電流のレベルは、電流減少率によって決定される。
【0061】
上記したように、i行目の選択期間TSEの間では、i行目の全ての画素回路Di,1〜Di,nのトランジスタ21,22,23がオン状態となっている上、電源走査線Ziの電圧レベルが選択電圧VSELECTとなっているため、i行目の全ての画素回路Di,1〜Di,nでは電源走査線Zi→トランジスタ23→トランジスタ21→信号線Y1〜Yn→カレントミラー回路M1〜Mnのトランジスタ32→低電源40へとシンク指定電流が流れるようになる。このとき、1列目からn列目の何れの列においても、カレントミラー回路Mjの機能によって、電源走査線Zi→トランジスタ23→トランジスタ21→信号線Y1〜Yn→カレントミラー回路M1〜Mnのトランジスタ32→低電源40の向きに流れるシンク指定電流のレベルは、出力端子Tj→トランジスタ31→低電源40の向きに流れる電流のレベルにカレントミラー回路Mjの電流減少率を乗じたものである。例えば、各カレントミラー回路M1〜Mnにおいて、トランジスタ31のチャネル長及びトランジスタ32のチャネル長を同じに設定し、且つトランジスタ31のチャネル幅とトランジスタ32のチャネル幅との比を20:1とすると電流減少率は1/20となり、トランジスタ32のソース−ドレイン間に流れる電流のレベル、つまり、出力端子Tjから出力された階調信号の電流レベルに対してトランジスタ31のソース−ドレイン間に流れる電流のレベルは1/20になる。
【0062】
以上のように、カレントミラー回路Mjが信号線Yjに接続されていることで、信号線Yjのシンク指定電流のレベルは、トランジスタ31のドレイン−ソース間電流レベルに依存するとともに、トランジスタ31のドレイン−ソース間電流レベルより小さくすることができる。ここで画像データにしたがった輝度階調で有機EL素子Ei,jを発光するためには有機EL素子Ei,jに、階調による電流レベルの変位が小さく且つ微小の電流レベルの電流を供給しなければならない。本発明では、仮にデータドライバ3が有機EL素子Ei,jに直接そのような階調電流を供給することができなくても、トランジスタ31及びトランジスタ32の設計により予め所定の電流減少率に設定された電流変換部7をデータドライバ3と各信号線Y1〜Ynとの間に介在させることによってデータドライバ3の出力端子T1〜Tnから出力される電流レベルを微小な値で且つ微小な階調変位の電流レベルに変調することができる。したがってデータドライバ3とトランジスタ31との配線でリーク電流が生じることで、トランジスタ31のドレイン−ソース間電流レベルが本来出力すべき電流レベルに対して多少ズレていても、信号線Yjのシンク指定電流レベルのズレは、電流減少率に則って小さく抑えられ、ひいては後述するように有機EL素子Ei,jの輝度階調のズレを抑えることができる。
【0063】
さて、上記したように、i行目の選択期間TSEの間では、i行目の全ての画素回路Di,1〜Di,nにおいては電源走査線Zi→トランジスタ23→トランジスタ21→信号線Y1〜Yn→カレントミラー回路M1〜Mnのトランジスタ32→低電源40へとシンク指定電流が流れて、これら画素回路Di,1〜Di,nで流れるシンク指定電流のレベルは、出力端子T1〜Tnから出力される電流レベルにカレントミラー回路M1〜Mnの電流減少率を各々乗じたものであり、後述する発光期間TEMに有機EL素子Ei,1〜Ei,nに流れる電流のレベルである。
【0064】
このとき、i行目の画素回路Di,1〜Di,nのコンデンサ24の他端(トランジスタ23のソース電極23sに接続されている。)は、データドライバ3から出力された階調信号の電流レベルに応じた電位になり、かつ、トランジスタ23のゲート電位よりも低い電位になる。すなわち、各々の画素回路Di,1〜Di,nでは、トランジスタ23のゲート電極23gとソース電極23sとの間の電圧レベルに従った大きさの電荷がコンデンサ24にチャージされ、コンデンサ24にチャージされた電荷の大きさは、トランジスタ23に流れる電流のレベルに従っている。つまり、階調信号の電流レベルに従ったレベルのシンク指定電流がトランジスタ23のソース−ドレイン間及び信号線Y1〜Ynに流れ、このシンク指定電流のレベルに従ったレベルの電圧がトランジスタ23のゲート電極23gとソース電極23sとの間に印加され、トランジスタ23のゲート電極23gとソース電極23sとの間の電圧のレベルに従った大きさの電荷がコンデンサ24にチャージされるから、コンデンサ24にチャージされた電荷の大きさは、階調信号の電流レベルに従っている。換言すれば、選択期間TSEにおいて各々の画素回路Di,1〜Di,nでは、トランジスタ21及びトランジスタ22が、信号線Y1〜Ynに流れるシンク指定電流をトランジスタ23に流すように機能し、トランジスタ23が、シンク指定電流レベルをゲート−ソース間電圧のレベルに変換するように機能し、コンデンサ24が、変換されたゲート−ソース間電圧のレベルを保持するように機能する。
【0065】
以上のように、選択期間TSEの開始時刻tiSにおいて、i行目の画素回路Di,1〜Di,nのコンデンサ24にチャージされる電荷の大きさが前回の一走査期間TSCからリフレッシュされるとともに、i行目の画素回路Di,1〜Di,nのトランジスタ23の電流レベルも前回の一走査期間TSCからリフレッシュされる。
【0066】
ここで、i行目の何れの画素回路Di,1〜Di,nにおいても、トランジスタ23→トランジスタ21→信号線Yjまでの間の任意の点での電位は、経時変化するトランジスタ21,22,23の内部抵抗等に因って変化してしまう。しかしながら、本実施形態では、トランジスタ23→トランジスタ21→信号線Yjへと流れるシンク指定電流のレベルは、トランジスタ21,22,23の内部抵抗の変化に関わらず、出力端子Tjで出力される階調信号の電流レベルに従っているため、トランジスタ21,22,23の内部抵抗が経時変化しても、トランジスタ23→トランジスタ21→信号線Yjへと流れるシンク指定電流のレベルは所望通りとなる。
【0067】
また、i行目の選択期間TSEでは、i行目の有機EL素子Ei,1〜Ei,nのカソード電極は基準電位Vssであり、電源走査線Ziは基準電位Vssと同じ又は基準電位Vssより低い選択電圧VSELECTであるため、i行目の有機EL素子Ei,1〜Ei,nには0〔V〕又は逆バイアス電圧が印加されるから、i行目の有機EL素子Ei,1〜Ei,nには電流が流れず、有機EL素子Ei,1〜Ei,nは発光することはない。
【0068】
続いて、i行目の選択期間TSEの終了時刻tiE(非選択期間TNSEの開始時刻tiE)では、選択走査ドライバ5から選択走査線Xiに出力されるハイレベルのオン信号が終了し、電源走査ドライバ6から電源走査線Ziに出力されるローレベルのチャージ信号が終了する。つまり、この終了時刻tiEから次の選択期間TSEの開始時刻tisまでの非選択期間TNSEでは、i行目の画素回路Di,1〜Di,nのトランジスタ21のゲート電極21g及びトランジスタ22のゲート電極22gに対してオフ電圧Voffレベルのオフ信号が選択走査ドライバ5によって印加されるとともに、電源電圧Vddレベルの順バイアス信号が電源走査ドライバ6によって電源走査線Ziに印加される。
【0069】
このため、i行目の非選択期間TNSEでは、i行目の画素回路Di,1〜Di,nのトランジスタ21がオフ状態になり、電源走査線Ziから信号線Y1〜Ynへ流れるシンク指定電流を遮断する(但し、i行目の非選択期間TNSEでは、電源走査線Ziを除く選択された電源走査線Z1〜Zmのいずれかから信号線Y1〜Ynへシンク指定電流が流れる)。更に、i行目の非選択期間TNSEでは、i行目の画素回路Di,1〜Di,nに何れにおいても、トランジスタ22がオフ状態になっても、直前の選択期間TSEにおいてコンデンサ24にチャージされた電荷がトランジスタ22によって閉じ込められ、トランジスタ23はコンデンサ24にチャージされた電荷に応じた駆動状態を維持し続ける。つまり、i行目の画素回路Di,1〜Di,nの何れにおいても、非選択期間TNSEと直前の選択期間TSEとではトランジスタ23のゲート−ソース間電圧レベルVGSが等しい。
【0070】
そのため、i行目の非選択期間TNSEでも、i行目の画素回路Di,1〜Di,nのトランジスタ23は、直前の選択期間TSEにおけるシンク指定電流レベルと同レベルの電流を流し続ける。そして、i行目の非選択期間TNSEでは、i行目の有機EL素子Ei,1〜Ei,nのカソード電極が基準電位Vssである上、電源走査線Ziが基準電位Vssより高い電源電圧Vddであるため、i行目の有機EL素子Ei,1〜Ei,nには順バイアス電圧が印加されるから、i行目の有機EL素子Ei,1〜Ei,nに駆動電流がトランジスタ23の作用によって流れて、有機EL素子Ei,1〜Ei,nは発光する。このように、i行目の画素Pi,1〜Pi,nでは、データドライバ3の出力端子T1〜Tnから出力する階調信号並びに所定の電流減少率の電流変換部7に応じて選択期間TSE中に信号線Y1〜Ynに流れるシンク指定電流と等しいレベルの駆動電流が非選択期間TNSE中に有機EL素子Ei,1〜Ei,nに流れることで画像データにしたがった階調の発光輝度を制御、維持することができる。
【0071】
つまり、i行目の非選択期間TSEにおいてi行目の何れの画素回路Di,1〜Di,nでも、トランジスタ21が、信号線Yjに流れるシンク指定電流をトランジスタ23に流れないように信号線Yjとトランジスタ23との間を電気的に切断するように機能し、コンデンサ24が、トランジスタ22が、コンデンサ24の電荷を閉じ込めることによって、選択期間TSEにおいて変換されたトランジスタ23のゲート−ソース間電圧のレベルを保持するように機能し、トランジスタ23が、保持されたゲート−ソース間電圧レベルに応じたレベルの駆動電流を有機EL素子Ei,jに流すように機能する。
【0072】
ここで、有機EL素子Ei,1〜Ei,nに流れる駆動電流のレベルは、画素回路Di,1〜Di,nのトランジスタ23の各々に流れる電流のレベルと同じであり、従って、直前の選択期間TSEにおける画素回路Di,1〜Di,nのトランジスタ23の各々に流れるシンク指定電流のレベルと同じである。i行目の発光期間TEM(非選択期間TNSE)の間中、このようなレベルの駆動電流が有機EL素子Ei,1〜有機EL素子Ei,nに流れ、有機EL素子Ei,1〜有機EL素子Ei,nそれぞれの駆動電流レベルに従った輝度階調で発光する。上述したように、i行目の選択期間TSEでは、i行目の画素回路Di,1〜Di,mのトランジスタ23の電流レベルは所望通りとなるから、有機EL素子Ei,1〜有機EL素子Ei,nそれぞれの駆動電流レベルも所望通りになり、有機EL素子Ei,1〜有機EL素子Ei,nそれぞれは所望の階調輝度で発光する。
【0073】
以上のように、本実施の形態では、カレントミラー回路M1〜Mnがそれぞれの信号線Y1〜Ynのデータドライバ3側に設けられているため、本実施の形態では画素毎にカレントミラー回路を設ける必要がない。従って、画素毎に設けるトランジスタの数を必要最小限に抑えることができ、画素の開口率の低下を抑えることができるとともに有機EL素子E1,1〜有機EL素子Em,nの輝度階調に応じた微小電流を供給することができる。
【0074】
また、カレントミラー回路M1〜Mnによって階調信号の電流レベルに比例したレベルのシンク指定電流が信号線Y1〜Ynに流れるため、データドライバ3自体が微小なシンク電流を流させることができなくても、有機EL素子M1,1〜Mm,nの発光輝度に合った適正なレベルの微小なシンク指定電流を信号線Yjに流すことができる。
【0075】
更に、カレントミラー回路M1〜Mnが設けられることによって、それぞれの信号線Y1〜Ynの電流レベルは、それぞれの出力端子T1〜Tnの階調信号のレベル(つまり、トランジスタ31のドレイン−ソース間電流レベル)に比例するとともに、それぞれのトランジスタ31のドレイン−ソース間電流レベルより小さい。従って、データドライバ3等にリーク電流が生じることで何れかの出力端子T1〜Tnのレベル(つまり、トランジスタ31のドレイン−ソース間電流レベル)が不意に低減しても、信号線Y1〜Ynの電流レベルが大幅に低くなることはない。つまり、電流リークによってデータドライバ3の出力が低下しても、信号線Y1〜Ynの電流レベルに大きく影響することはなく、有機EL素子E1,1〜Em,nの発光輝度が大きく低減することがない。
【0076】
〔第二の実施の形態〕
図6は、第一実施形態の有機ELディスプレイ1とは別の形態の有機ELディスプレイ101を示す図面である。図6に示すように、有機ELディスプレイ101は、基本構成として、アクティブマトリクス駆動方式によりカラー表示を行う有機EL表示パネル102と、シフトレジスタ103とを備える。
【0077】
有機EL表示パネル102は、透明基板8と、画像が実質的に表示される表示部4と、表示部4の周辺に設けられた選択走査ドライバ5、電源走査ドライバ6及び電流変換部107とを基本構成としており、これらの回路4〜6,107が透明基板8上に形成されている。表示部4、選択走査ドライバ5、電源走査ドライバ6及び透明基板8は、第一実施形態の有機ELディスプレイ1の場合と同様である。従って、第二実施形態の有機EL表示ディスプレイ101の場合でも、選択走査ドライバ5による電圧印加タイミング、電源走査ドライバ6による電圧印加タイミング、画素P1,1〜Pm,nのリフレッシュ、画素P1,1〜Pm,nノ階調表現は第一実施形態の有機ELディスプレイ1の場合と同様である。
【0078】
但し、第一実施形態の有機ELディスプレイ1では、データドライバ3及び電流変換部7によって信号線Y1〜Ynにシンク指定電流が流れていたが、第二実施形態の有機ELディスプレイ101では、シフトレジスタ103及び電流変換部07によって信号線Y1〜Ynにシンク指定電流が流れ、シンク指定電流の印加の仕方が第一実施形態と第二実施形態とでは異なる。
【0079】
電流変換部107では、第一実施形態の電流変換部7と同様に列ごとにカレントミラー回路M1〜Mnが設けられており、加えて、第一トランジスタL1〜Ln、第二トランジスタS1〜Sn、及び第三トランジスタW1〜Wnが列ごとに設けられている。
【0080】
第一トランジスタL1〜Ln、第二トランジスタS1〜Sn、及び第三トランジスタW1〜Wnは、MOS型の電界効果薄膜トランジスタであり、特にアモルファスシリコンを半導体層としたa−Siトランジスタであるが、ポリシリコンを半導体層としたp−Siトランジスタであってもよい。また、第一トランジスタL1〜Ln、第二トランジスタS1〜Sn、及び第三トランジスタW1〜Wnの構造は、逆スタガ型であっても良いし、コプラナ型であっても良い。なお、以下では、第一トランジスタL1〜Ln、第二トランジスタS1〜Sn、及び第三トランジスタW1〜WnがNチャネル型の電界効果トランジスタであるとして説明する。
【0081】
各々の列について説明すると、カレントミラー回路Mjは、第一実施形態の場合と同様に、トランジスタ31,32と、コンデンサ30とから構成されている。これらの素子30〜31の接続構成は第一実施形態の場合と基本的に同様であるが、異なるところとしては、トランジスタ31のドレイン電極が第三トランジスタWjのソース電極に接続されていることと、トランジスタ31及びトランジスタ32のゲート電極が第二トランジスタSjのソース電極に接続されていることと、トランジスタ32のドレイン電極が第一トランジスタLjのソース電極に接続されていることである。
【0082】
第一トランジスタLjのドレイン電極は、信号線Yjに接続されている。第一トランジスタLjのゲート電極は共通して、同期信号入力端子160に接続されている。
【0083】
第二トランジスタSjのゲート電極と第三トランジスタWjのゲート電極は、互いに接続されているとともに、シフトレジスタ103の出力端子Rjに接続されている。第二トランジスタSjのドレイン電極と第三トランジスタWjのドレイン電極は、互いに接続されているとともに、共通の階調信号入力端子170に接続されている。
【0084】
シフトレジスタ103は、外部からのクロック信号に基づいて、パルス信号をシフトしていき、出力端子R1から出力端子Rnの順(出力端子Rnの次は出力端子R1)にオンレベルのパルス信号を順次出力し、これにより、カレントミラー回路M1〜Mnを順次選択するものである。シフトレジスタ103の一シフト周期は、選択走査ドライバ5や電源走査ドライバ6の一シフト周期よりも短く、選択走査ドライバ5や電源走査ドライバ6がi行目から(i+1)行目にパルス信号をシフトする間に、シフトレジスタ103は一行分のパルス信号を出力端子R1から出力端子Rnへ順にシフトしていき、n回のオンレベルのパルス信号を出力する。
【0085】
階調信号入力端子170には、外部から階調に応じた電流レベルの階調信号が入力される。階調信号により選択期間TSEに有機EL素子E1,1〜Em,nの輝度階調に応じた電流をトランジスタ23のソース−ドレイン間及び信号線Y1〜Ynに流させることにより非選択期間TNSE(発光期間TEM)にトランジスタ23のソース−ドレイン間及び有機EL素子E1,1〜Em,nに輝度階調に応じた電流を流れる。階調信号は、アナログ信号でもデジタル信号であってもよく、シフトレジスタ103の出力端子R1〜Rnからのオンレベルのパルス信号が入力されるタイミングでそれぞれ第二トランジスタS1〜Snのドレイン電極並びに第三トランジスタW1〜Wnのドレイン電極に入力される。階調信号の一行分の周期は、選択走査ドライバ5や電源走査ドライバ6の一シフト周期よりも短く、選択走査ドライバ5や電源走査ドライバ6がi行目から(i+1)行目にパルス信号をシフトする間に、n回の階調信号が入力される。
【0086】
同期信号入力端子160には、外部から同期信号が入力される。同期信号の周期は、選択走査ドライバ5や電源走査ドライバ6の一シフト周期と同じであり、オンレベルの同期信号が入力されるタイミングは、選択走査ドライバ5や電源走査ドライバ6がオンレベルのパルス信号を出力している時である。従って、選択走査ドライバ5や電源走査ドライバ6が1行目からm行目までにシフトする間に、同期信号のオンレベル電圧がm回入力される。
【0087】
次に、以上のように構成される有機ELディスプレイ101の動作について説明する。
第一実施形態の場合と同様に、図5に示すように、選択走査ドライバ5及び電源走査ドライバ6が1行目からm行目へと線順次にパルス信号をシフトしていく。
【0088】
一方、図7に示すように、(i−1)行目の選択期間TSEからi行目の選択期間TSEの間に、シフトレジスタ103は、第二トランジスタS1〜Sn及び第三トランジスタW1〜Wnのオンレベルのパルス信号を出力端子R1から出力端子Rnへとパルス信号をシフトする。シフトレジスタ103がパルス信号をシフトしている間、同期信号入力端子160のレベルはローレベルである。
【0089】
ここで、シフトレジスタ103が出力端子Rjにオンレベルのパルス信号を出力しているとき、i行j列目の階調輝度用を示したレベルの階調信号が入力される。この時、j列目の第二トランジスタSj及び第三トランジスタWjがオン状態となっているので、i行j列目の階調輝度用を示した電流レベルの階調信号がカレントミラー回路Mjに入力され、トランジスタ31及びトランジスタ32がオン状態となり、階調信号の電流レベルに従った大きさの電荷がコンデンサ30にチャージされる。つまり、第二トランジスタSj及び第三トランジスタWjは、j列目の選択時に階調信号をカレントミラー回路Mjに取り込むように機能する。
【0090】
トランジスタ31がオン状態となることによって、カレントミラー回路Mjでは階調信号入力端子170→トランジスタ31→低電源40へと電流が流れるようになる。階調信号入力端子170→トランジスタ31→低電源40へと流れる電流のレベルは階調信号の電流レベルに従っている。
【0091】
この時、同期信号入力端子160のレベルがローレベルであるから、第一トランジスタLjがオフ状態であり、カレントミラー回路Mjと信号線Yjとに流れるシンク指定電流が流れないようになっている。
【0092】
続いて、シフトレジスタ103が出力端子Rj+1にパルス信号を出力しているとき、i行(j+1)列目の階調輝度用を示したレベルの階調信号が入力され、j列目の場合と同様に、階調信号のレベルに従った大きさの電荷が(j+1)列目のコンデンサ30にチャージされる。この時、j列目のトランジスタSj,Wjがオフ状態になっても、j列目のコンデンサ30にチャージされた電荷がトランジスタSjによって閉じ込められるから、j列目のトランジスタ31及びトランジスタ32はオン状態を維持し続ける。つまり、トランジスタSjは、j列目の選択時に階調信号のレベルに従ったゲート電圧レベルをj列目の非選択時でも保持するように機能する。
【0093】
以上のように、シフトレジスタ103がパルス信号をシフトしていくことによって、階調信号のレベルに従った大きさの電荷が1列目のコンデンサ30からn列目とコンデンサ30へと順次チャージされていく。
【0094】
そして、n列目のコンデンサ30へのチャージが終了したら、シフトレジスタ103のシフトは一旦終了し、同期信号入力端子160のハイレベル(オンレベル)の同期信号が全ての列の第一トランジスタL1〜Lnに入力されて同時にオン状態になる。この時、全ての列のコンデンサ30に電荷がチャージされているから、トランジスタ31,32はオン状態である。そして、この時はi行目の選択期間であるから、i行目の全ての画素回路Di,1〜Di,nでは電源走査線Zi→トランジスタ23→トランジスタ21→信号線Yj→トランジスタ32→低電源40へとシンク指定電流が流れるようになる。このとき、1列目からn列目の何れの列においても、カレントミラー回路Mjの機能によって、電源走査線Zi→トランジスタ23→トランジスタ21→信号線Yj→トランジスタ32→低電源40の向きに流れるシンク指定電流のレベルは、階調信号入力端子170→トランジスタ31→低電源40の向きに流れる先ほどの電流のレベルにカレントミラー回路Mjの電流減少率を乗じたものとなる。
【0095】
続いて、選択走査ドライバ5及び電源走査ドライバ6のパルス信号が(i+1)行目にシフトし、i行目の非選択期間TSEとなって、第一実施形態の場合と同様にi行目の有機EL素子Ei,1〜Ei,nの階調輝度がリフレッシュされる。
【0096】
一方、同期信号入力端子160がローレベル(オフレベル)になり、同様にシフトレジスタ103が一列目からn列目へとパルス信号をシフトしていくことによって、(i+1)行目の有機EL素子Ei+1,1〜Ei+1,nの階調輝度をリフレッシュするために、一列目からn列目のコンデンサ30に電荷が順次チャージされていく。
【0097】
第二の実施の形態でも、カレントミラー回路Mjが表示部4の外に設けられているから、画素毎に設けるトランジスタの数を必要最小限に抑えることができ、画素の開口率の低下を抑えることができる。また、カレントミラー回路Mjが設けられているため、階調信号入力端子170等において本来出力すべき電流レベルに対して多少ズレていても、信号線Yjのシンク指定電流レベルのズレは、電流減少率に則って小さく抑えられ、ひいては有機EL素子Eの輝度階調のズレを抑えることができる。
【0098】
なお、本発明は、上記各実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
例えば、上記有機ELディスプレイ1,101では、画素Pi,jから電流を引き抜くシンク電流のレベル(電流値)によって階調輝度を画素Pi,jに指定している。しかしながら、逆に信号線Yjから画素Pi,jへ流れる電流のレベル(電流値)によって階調輝度を画素Pi,jに流れるようなアクティブマトリクス駆動方式の有機ELディスプレイの場合でも、それぞれの信号線にカレントミラー回路を設けて、カレントミラー回路によって、データドライバの階調信号のレベルに比例し且つ階調信号のレベルより低い電流を信号線に流すようにしても良い。この場合、画素Pi,jの回路は適宜変更しても良いが、走査線が選択されている時に信号線に流れる指定電流を画素回路に流すことで指定電流のレベルを電圧レベルに変換し、走査線が選択されていない時に信号線に流れる指定電流を遮断し、走査線が選択されていない時に変換された電圧レベルを保持するとともに、保持された電圧レベルに従ったレベルの駆動電流を有機EL素子に流す画素回路を、有機EL素子の周囲に設ける。
【0099】
また、上記各実施形態では、画素回路Di,jは選択期間TSEに指定電流を有機EL素子Ei,jに流していないが、選択期間TSEでも指定電流を有機EL素子Ei,jに流すような画素回路でも良いが、この場合でも、非選択期間TNSEで画素回路が有機EL素子Ei,jに流す駆動電流のレベルはその直前の選択期間TSEの画素回路に流れる指定電流のレベルと同じである。また、画素回路が三つのトランジスタから構成されていなくても良く、上記各実施形態の画素回路Di,jと同様に選択期間の指定電流と同レベルの駆動電流を非選択期間で有機EL素子Ei,jに流す機能を有していれば四つ以上のトランジスタから構成されていても良いが、トランジスタは少ない方が望ましい。
【0100】
なお上記各実施の形態では、カレントミラー回路のトランジスタ31のチャネル長とトランジスタ32のチャネル長とを等しくし、トランジスタ31のチャネル幅をトランジスタ32のチャネル幅より長くすることで電流減少率を設定したが、これに限らず、トランジスタ31のチャネル幅とトランジスタ32のチャネル幅とを等しくし、トランジスタ31のチャネル長をトランジスタ32のチャネル長より短くしても同様に電流減少率の設定を行うことができ、さらにトランジスタ31のチャネル長をトランジスタ32のチャネル長より短くし、トランジスタ31のチャネル幅をトランジスタ32のチャネル幅より長くしてもよい。
【0101】
また上記実施の形態では、有機EL素子Ei,jから照射される光を下方のアノード電極51側から出射したが、これに限らず、有機EL層52の下方に光反射性電極を設け、上方に光透過性電極を設けて上方側から光を出射してもよい。このとき光透過性電極は、カソード電極であってもアノード電極であってもよい。また上記第二の実施の形態において、j列目のカレントミラー回路Mjの第二トランジスタSj及び第三トランジスタWjを、ゲート電極がシフトレジスタ103の出力端子Rjに接続され、ドレイン電極が階調信号入力端子170に接続され、ソース電極がトランジスタ31のゲート電極、トランジスタ32のゲート電極及びコンデンサ30の一方の電極に接続されている単一のトランジスタに置き換えてもよい。
【0102】
また、上記実施の形態では発光素子として有機EL素子を用いていたが、例えば、逆バイアス電圧が印加された場合には電流が流れないとともに順バイアス電圧が印加された場合には電流が流れるような発光素子であって、流れる電流の大きさに従った輝度で発光する発光素子であっても良い。発光素子として、例えばLED(Light Emitting Diode)素子等でも良い。
【0103】
【発明の効果】
本発明では、電流制御ドライバが画素ごとに設けられているのではなく信号線に接続されているため、画素に設ける素子を必要最小限に抑えることができる。そのため、画素において発光しない部分に対する発光する部分の比率が高くなり、高精細で高開口率のディスプレイを提供することができる。
また、電流制御ドライバによって階調信号のレベルに比例したレベルの指定電流が信号線に流れるため、階調信号出力手段の階調信号のレベルの範囲が発光素子に流す駆動電流のレベルの範囲外であっても、適正なレベルの指定電流を信号線に流すことができる。
また、階調信号のレベルに比例し、且つ、階調信号のレベルより小さいレベルの指定電流が信号線に流れるから、漏れなどによって階調信号に生じるノイズが生じた場合でも、電流制御ドライバによってノイズを抑えることができ、大きな影響を与えない。
【図面の簡単な説明】
【図1】図1は、本発明が適用された有機ELディスプレイの具体的な態様を示したブロック図である。
【図2】図2は、図1の有機ELディスプレイの画素を示した平面図である。
【図3】図3は、図1の有機ELディスプレイの画素の等価回路を示した図面である。
【図4】図4は、Nチャネル型の電界効果トランジスタの電流−電圧特性を示した図面である。
【図5】図5は、図1の有機ELディスプレイにおける信号のレベルを示したタイミングチャートである。
【図6】図6は、別の有機ELディスプレイの具体的な態様を示したブロック図である。
【図7】図7は、図6の有機ELディスプレイにおける信号のレベルを示したタイミングチャートである。
【図8】図8は、従来の液晶ディスプレイの画素の等価回路を示した図面である。
【図9】図9は、従来の電圧指定型の有機ELディスプレイの画素の等価回路を示した図面である。
【図10】図10は、従来の電流指定型の有機ELディスプレイの画素の等価回路を示した図面である。
【符号の説明】
1,101 有機ELディスプレイ(表示装置)
3 データドライバ(階調信号出力手段、電流制御ドライバ)
5 選択走査ドライバ
6 電源走査ドライバ
7 電流変換部(電流制御ドライバ)
21,22,23 トランジスタ
24 コンデンサ
30 コンデンサ
31 トランジスタ
32 トランジスタ
103 シフトレジスタ
E1,1〜Em,n有機EL素子(発光素子)
M1〜Mnカレントミラー回路
Y1〜Yn信号線
X1〜Xn選択走査線(走査線)
Z1〜Zn電源走査線(走査線)
P1,1〜Pm,n画素
D1,1〜Dm,n画素回路
L1〜Ln第一トランジスタ
S1〜Sn第二トランジスタ
W1〜Wn第三トランジスタ
Claims (13)
- 表示領域内の複数の走査線と複数の信号線との交差部にそれぞれ配置され、流れる駆動電流のレベルに従った輝度で発光する発光素子と、前記発光素子に前記駆動電流を供給する画素回路と、を各々有する複数の画素と、
前記表示領域以外の領域に配置され、各々の前記信号線に接続されているとともに、前記発光素子に前記駆動電流を供給させるために、階調信号の電流レベルを所定の電流減少率で減少させる電流制御ドライバと、
を備えることを特徴とする表示装置。 - 前記画素回路は、アクティブ素子であることを特徴とする請求項1記載の表示装置。
- 前記電流制御ドライバは、前記信号線毎にカレントミラー回路を備えることを特徴とする請求項1又は2記載の表示装置。
- 前記電流制御ドライバは、前記信号線毎に設けられたカレントミラー回路と、前記階調信号を複数の前記カレントミラー回路にパラ出力する階調信号出力手段と、を備えることを特徴とする請求項1又は2記載の表示装置。
- 前記電流制御ドライバは、前記信号線毎に設けられたカレントミラー回路と、各々の前記カレントミラー回路に前記階調信号が供給されるように各々の前記カレントミラー回路を選択するシフトレジスタと、を備えることを請求項1又は2記載の表示装置。
- 前記電流制御ドライバは、前記シフトレジスタと前記カレントミラー回路との間に介在し、前記シフトレジスタからのパルス信号に応じて前記階調信号を前記カレントミラー回路に供給するトランジスタを備えることを特徴とする請求項5記載の表示装置。
- 前記電流制御ドライバは、前記カレントミラー回路と前記信号線との間に介在し、所定の電流減少率で減少した指定電流を所定のタイミングで前記信号線から流させるトランジスタを備えることを特徴とする請求項5又は6記載の表示装置。
- 前記カレントミラー回路はコンデンサを備えることを特徴とする請求項3〜請求項7のいずれかに記載の表示装置。
- 前記発光素子は有機EL素子であることを特徴とする請求項1〜請求項8のいずれかに記載の表示装置。
- 複数の信号線と、
前記複数の信号線の一端にそれぞれ接続され、駆動電流が流れることにより表示する複数の表示素子と、
前記複数の信号線の他端にそれぞれ接続され、階調信号の電流レベルを所定の電流減少率で減少させ、前記駆動電流の電流値と実質的に等価の電流を前記信号線に流す電流制御ドライバと、
を備えることを特徴とする表示装置。 - 駆動電流が流れることにより発光する複数の発光素子にそれぞれ一端が接続された複数の信号線の他端から、階調信号の電流レベルを所定の電流減少率で減少させ、前記駆動電流の電流値と実質的に等価の電流を流すことを特徴とする表示装置の駆動方法。
- 前記信号線の他端には、階調信号の電流レベルを所定の電流減少率で減少させる電流制御ドライバが配置されていることを特徴とする請求項11記載の表示装置の駆動方法。
- 前記発光素子と前記信号線の一端との間には、前記発光素子に前記駆動電流を供給する画素回路が介在することを特徴とする請求項11又は12記載の表示装置の駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166912A JP3918642B2 (ja) | 2002-06-07 | 2002-06-07 | 表示装置及びその駆動方法 |
US10/457,093 US7205967B2 (en) | 2002-06-07 | 2003-06-05 | Display apparatus and drive method therefor |
TW092115335A TWI283847B (en) | 2002-06-07 | 2003-06-06 | Display apparatus and drive method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166912A JP3918642B2 (ja) | 2002-06-07 | 2002-06-07 | 表示装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004012858A true JP2004012858A (ja) | 2004-01-15 |
JP3918642B2 JP3918642B2 (ja) | 2007-05-23 |
Family
ID=30434314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002166912A Expired - Fee Related JP3918642B2 (ja) | 2002-06-07 | 2002-06-07 | 表示装置及びその駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7205967B2 (ja) |
JP (1) | JP3918642B2 (ja) |
TW (1) | TWI283847B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005202209A (ja) * | 2004-01-16 | 2005-07-28 | Casio Comput Co Ltd | 表示装置、データ側駆動回路及び表示パネルの駆動方法 |
US20080148399A1 (en) * | 2006-10-18 | 2008-06-19 | Microsoft Corporation | Protection against stack buffer overrun exploitation |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003195810A (ja) * | 2001-12-28 | 2003-07-09 | Casio Comput Co Ltd | 駆動回路、駆動装置及び光学要素の駆動方法 |
JP4610843B2 (ja) * | 2002-06-20 | 2011-01-12 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
JP4103500B2 (ja) * | 2002-08-26 | 2008-06-18 | カシオ計算機株式会社 | 表示装置及び表示パネルの駆動方法 |
JP3952965B2 (ja) | 2003-02-25 | 2007-08-01 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
JP3952979B2 (ja) * | 2003-03-25 | 2007-08-01 | カシオ計算機株式会社 | 表示駆動装置及び表示装置並びにその駆動制御方法 |
TWI253614B (en) * | 2003-06-20 | 2006-04-21 | Sanyo Electric Co | Display device |
US8937580B2 (en) * | 2003-08-08 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of light emitting device and light emitting device |
KR100957580B1 (ko) * | 2003-09-30 | 2010-05-12 | 삼성전자주식회사 | 구동장치, 이를 갖는 표시장치 및 이의 구동방법 |
KR100536235B1 (ko) * | 2003-11-24 | 2005-12-12 | 삼성에스디아이 주식회사 | 화상 표시 장치 및 그 구동 방법 |
TWI261800B (en) * | 2004-03-24 | 2006-09-11 | Rohm Co Ltd | Organic EL display driving circuit and organic EL display device using the same |
JP4665419B2 (ja) * | 2004-03-30 | 2011-04-06 | カシオ計算機株式会社 | 画素回路基板の検査方法及び検査装置 |
KR101049001B1 (ko) * | 2004-05-31 | 2011-07-12 | 엘지디스플레이 주식회사 | 횡전계 방식(ips)의 컬러필터 온박막트랜지스터(cot) 구조의 액정표시장치 |
US7825982B2 (en) * | 2004-06-17 | 2010-11-02 | Aptina Imaging Corporation | Operation stabilized pixel bias circuit |
GB0421712D0 (en) * | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
GB0421711D0 (en) * | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
US7323879B2 (en) * | 2004-09-30 | 2008-01-29 | United Microelectronics Corp. | Method and circuit for measuring capacitance and capacitance mismatch |
GB0428191D0 (en) * | 2004-12-23 | 2005-01-26 | Cambridge Display Tech Ltd | Digital signal processing methods and apparatus |
GB0421710D0 (en) * | 2004-09-30 | 2004-11-03 | Cambridge Display Tech Ltd | Multi-line addressing methods and apparatus |
US7859526B2 (en) * | 2006-05-01 | 2010-12-28 | Konicek Jeffrey C | Active matrix emissive display and optical scanner system, methods and applications |
JP5146090B2 (ja) * | 2008-05-08 | 2013-02-20 | ソニー株式会社 | El表示パネル、電子機器及びel表示パネルの駆動方法 |
US9741309B2 (en) | 2009-01-22 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device including first to fourth switches |
CN103314446B (zh) * | 2011-01-13 | 2016-04-20 | 夏普株式会社 | 薄膜晶体管基板及其制造方法 |
WO2012141112A1 (ja) * | 2011-04-15 | 2012-10-18 | シャープ株式会社 | 表示装置、表示装置の駆動方法及び電子機器 |
CN104201187B (zh) * | 2014-08-18 | 2017-07-04 | 京东方科技集团股份有限公司 | 一种oled显示装置 |
KR102289934B1 (ko) * | 2014-11-28 | 2021-08-13 | 삼성디스플레이 주식회사 | 터치 감지 센서를 포함하는 표시 장치 |
JP6755689B2 (ja) * | 2016-03-30 | 2020-09-16 | 株式会社Joled | 表示装置 |
CN114927113B (zh) * | 2022-05-31 | 2023-08-04 | 长沙惠科光电有限公司 | 扫描驱动电路和显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11282419A (ja) * | 1998-03-31 | 1999-10-15 | Nec Corp | 素子駆動装置および方法、画像表示装置 |
JP2001042821A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
JP2003131618A (ja) * | 2001-08-02 | 2003-05-09 | Seiko Epson Corp | 電子装置、電気光学装置及び電子機器 |
JP2003308043A (ja) * | 2002-02-12 | 2003-10-31 | Rohm Co Ltd | 有機el駆動回路および有機el表示装置 |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2506840B2 (ja) | 1987-11-09 | 1996-06-12 | 松下電器産業株式会社 | アクティブマトリックスアレイの検査方法 |
JP3442449B2 (ja) * | 1993-12-25 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動回路 |
US5640067A (en) | 1995-03-24 | 1997-06-17 | Tdk Corporation | Thin film transistor, organic electroluminescence display device and manufacturing method of the same |
KR100267700B1 (ko) * | 1995-12-30 | 2000-10-16 | 가시오 가즈오 | 신호광에 따른 표시조작수행 표시장치 및 구동방법 |
TW375696B (en) * | 1996-06-06 | 1999-12-01 | Toshiba Corp | Display device |
JP4147594B2 (ja) * | 1997-01-29 | 2008-09-10 | セイコーエプソン株式会社 | アクティブマトリクス基板、液晶表示装置および電子機器 |
EP1359789B1 (en) * | 1997-02-17 | 2011-09-14 | Seiko Epson Corporation | Display apparatus |
US6229506B1 (en) * | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
US6023259A (en) * | 1997-07-11 | 2000-02-08 | Fed Corporation | OLED active matrix using a single transistor current mode pixel design |
JP3765918B2 (ja) | 1997-11-10 | 2006-04-12 | パイオニア株式会社 | 発光ディスプレイ及びその駆動方法 |
GB9812742D0 (en) | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
JP2000163014A (ja) * | 1998-11-27 | 2000-06-16 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
JP3686769B2 (ja) | 1999-01-29 | 2005-08-24 | 日本電気株式会社 | 有機el素子駆動装置と駆動方法 |
WO2001020591A1 (en) | 1999-09-11 | 2001-03-22 | Koninklijke Philips Electronics N.V. | Active matrix electroluminescent display device |
EP1146501B1 (en) | 1999-10-18 | 2011-03-30 | Seiko Epson Corporation | Display device with memory integrated on the display substrate |
JP2001147659A (ja) | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
US6750835B2 (en) * | 1999-12-27 | 2004-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
KR100566813B1 (ko) * | 2000-02-03 | 2006-04-03 | 엘지.필립스 엘시디 주식회사 | 일렉트로 루미네센스 셀 구동회로 |
GB0008019D0 (en) | 2000-03-31 | 2000-05-17 | Koninkl Philips Electronics Nv | Display device having current-addressed pixels |
US6611108B2 (en) * | 2000-04-26 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
TW493153B (en) * | 2000-05-22 | 2002-07-01 | Koninkl Philips Electronics Nv | Display device |
CN100511370C (zh) | 2000-07-07 | 2009-07-08 | 精工爱普生株式会社 | 用于有机场致发光显示器的电流抽样电路 |
KR100710279B1 (ko) * | 2000-07-15 | 2007-04-23 | 엘지.필립스 엘시디 주식회사 | 엘렉트로 루미네센스 패널 |
ATE470214T1 (de) * | 2000-07-28 | 2010-06-15 | Nichia Corp | Anzeigesteuerschaltung und anzeigevorrichtung |
JP3950988B2 (ja) * | 2000-12-15 | 2007-08-01 | エルジー フィリップス エルシーディー カンパニー リミテッド | アクティブマトリックス電界発光素子の駆動回路 |
JP2002215095A (ja) * | 2001-01-22 | 2002-07-31 | Pioneer Electronic Corp | 発光ディスプレイの画素駆動回路 |
SG111928A1 (en) * | 2001-01-29 | 2005-06-29 | Semiconductor Energy Lab | Light emitting device |
JP4383852B2 (ja) * | 2001-06-22 | 2009-12-16 | 統寶光電股▲ふん▼有限公司 | Oled画素回路の駆動方法 |
JP2003043998A (ja) * | 2001-07-30 | 2003-02-14 | Pioneer Electronic Corp | ディスプレイ装置 |
JP2003195810A (ja) | 2001-12-28 | 2003-07-09 | Casio Comput Co Ltd | 駆動回路、駆動装置及び光学要素の駆動方法 |
GB2386462A (en) * | 2002-03-14 | 2003-09-17 | Cambridge Display Tech Ltd | Display driver circuits |
JP2004070293A (ja) * | 2002-06-12 | 2004-03-04 | Seiko Epson Corp | 電子装置、電子装置の駆動方法及び電子機器 |
JP4610843B2 (ja) * | 2002-06-20 | 2011-01-12 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
JP4103500B2 (ja) * | 2002-08-26 | 2008-06-18 | カシオ計算機株式会社 | 表示装置及び表示パネルの駆動方法 |
JP4103957B2 (ja) * | 2003-01-31 | 2008-06-18 | 東北パイオニア株式会社 | アクティブ駆動型画素構造およびその検査方法 |
JP3952965B2 (ja) * | 2003-02-25 | 2007-08-01 | カシオ計算機株式会社 | 表示装置及び表示装置の駆動方法 |
JP4203656B2 (ja) * | 2004-01-16 | 2009-01-07 | カシオ計算機株式会社 | 表示装置及び表示パネルの駆動方法 |
JP4665419B2 (ja) * | 2004-03-30 | 2011-04-06 | カシオ計算機株式会社 | 画素回路基板の検査方法及び検査装置 |
-
2002
- 2002-06-07 JP JP2002166912A patent/JP3918642B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-05 US US10/457,093 patent/US7205967B2/en active Active
- 2003-06-06 TW TW092115335A patent/TWI283847B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11282419A (ja) * | 1998-03-31 | 1999-10-15 | Nec Corp | 素子駆動装置および方法、画像表示装置 |
JP2001042821A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
JP2003131618A (ja) * | 2001-08-02 | 2003-05-09 | Seiko Epson Corp | 電子装置、電気光学装置及び電子機器 |
JP2003308043A (ja) * | 2002-02-12 | 2003-10-31 | Rohm Co Ltd | 有機el駆動回路および有機el表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005202209A (ja) * | 2004-01-16 | 2005-07-28 | Casio Comput Co Ltd | 表示装置、データ側駆動回路及び表示パネルの駆動方法 |
US20080148399A1 (en) * | 2006-10-18 | 2008-06-19 | Microsoft Corporation | Protection against stack buffer overrun exploitation |
Also Published As
Publication number | Publication date |
---|---|
US20060214890A1 (en) | 2006-09-28 |
JP3918642B2 (ja) | 2007-05-23 |
TWI283847B (en) | 2007-07-11 |
US7205967B2 (en) | 2007-04-17 |
TW200407823A (en) | 2004-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3918642B2 (ja) | 表示装置及びその駆動方法 | |
JP4610843B2 (ja) | 表示装置及び表示装置の駆動方法 | |
JP4103500B2 (ja) | 表示装置及び表示パネルの駆動方法 | |
JP4203656B2 (ja) | 表示装置及び表示パネルの駆動方法 | |
US7071932B2 (en) | Data voltage current drive amoled pixel circuit | |
JP3952965B2 (ja) | 表示装置及び表示装置の駆動方法 | |
WO2002075710A1 (fr) | Circuit de commande d'un element lumineux a matrice active | |
JP4486335B2 (ja) | 表示装置及び表示パネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3918642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |