WO2012096154A1 - 薄膜トランジスタ基板及び製造方法 - Google Patents

薄膜トランジスタ基板及び製造方法 Download PDF

Info

Publication number
WO2012096154A1
WO2012096154A1 PCT/JP2012/000093 JP2012000093W WO2012096154A1 WO 2012096154 A1 WO2012096154 A1 WO 2012096154A1 JP 2012000093 W JP2012000093 W JP 2012000093W WO 2012096154 A1 WO2012096154 A1 WO 2012096154A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
transistor substrate
film transistor
thin film
oxide semiconductor
Prior art date
Application number
PCT/JP2012/000093
Other languages
English (en)
French (fr)
Inventor
加藤　純男
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2012552671A priority Critical patent/JP5357342B2/ja
Priority to US13/979,253 priority patent/US9171940B2/en
Priority to CN201280005434.XA priority patent/CN103314446B/zh
Priority to KR1020137019645A priority patent/KR101604895B1/ko
Publication of WO2012096154A1 publication Critical patent/WO2012096154A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Definitions

  • the present invention relates to a thin film transistor substrate having a thin film transistor provided with an oxide semiconductor film, a display device, and a method for manufacturing the thin film transistor substrate.
  • an active matrix substrate is a thin film transistor substrate (hereinafter referred to as “TFT substrate”) in which a thin film transistor (hereinafter referred to as “TFT”) is provided as a switching element for each pixel which is the minimum unit of an image. Is widely used.
  • TFT substrate a thin film transistor substrate
  • TFT thin film transistor
  • the TFT substrate is provided with a plurality of TFTs in a matrix on the substrate, and an insulating film is provided so as to cover them, and the surface is flattened. Further, a pixel electrode corresponds to each TFT on the insulating film. And a plurality of structures are formed.
  • the liquid crystal display panel has a configuration in which a counter substrate is disposed so as to face the TFT substrate, and a liquid crystal layer is provided between the TFT substrate and the counter substrate.
  • an oxide semiconductor film is used instead of a semiconductor layer made of amorphous silicon (a-Si). TFTs using the above have been proposed.
  • An oxide semiconductor film is superior to an a-Si semiconductor film in that it has high switching characteristics and a good off-state current value, a high electron mobility, a low-temperature process, and the like. In particular, high switching characteristics and good off-current values enable the TFT to have a compact auxiliary capacitor layout, and low power consumption and high definition are expected due to the high aperture ratio. .
  • the semiconductor layer reacts with the source / drain electrodes, and hillocks (unevenness) are formed on the source / drain electrodes.
  • hillocks unevenness
  • An object of the present invention is to achieve low power consumption and high definition of a TFT substrate including the TFT by obtaining an oxide semiconductor TFT having excellent electrical characteristics.
  • the channel protective layer is provided in an island shape so as to cover the channel portion of the oxide semiconductor film, the channel portion of the oxide semiconductor film is exposed to a high temperature and the electrical characteristics deteriorate. Can be suppressed.
  • the source electrode and the drain electrode are composed of an aluminum alloy film or a laminated film including the aluminum alloy film, the source electrode and the drain electrode have excellent heat resistance. Therefore, even when heat treatment is performed at a high temperature of about 350 ° C. in a step after the step of forming the source electrode and the drain electrode, hillocks (unevenness) are generated on the surface of the source electrode / drain electrode. There is no possibility that the source electrode and the drain electrode react with each other to deteriorate the electrical characteristics of the oxide semiconductor film. Therefore, for example, after the formation of the interlayer insulating film, an annealing process can be performed at a high temperature of about 350 ° C.
  • the TFT has excellent electrical characteristics, it is possible to make the layout of the TFT and the like compact on the TFT substrate, and it is possible to realize low power consumption and high definition as the aperture ratio is improved.
  • the channel protective layer preferably has a light shielding property.
  • the channel protective layer since the channel protective layer has a light shielding property, it is possible to suppress a change in electrical characteristics when the oxide semiconductor film is irradiated with light.
  • the channel protective layer since the channel protective layer is provided in an island shape, a region other than the channel portion in the oxide semiconductor film is not shielded from light. For this reason, it is possible to suppress a decrease in the aperture ratio due to light shielding in a region other than the channel portion.
  • the channel protective layer may be formed of a laminate of a plurality of films including a light-sensitive photosensitive resin film, or may be formed of a stack of a plurality of films including a light-shielding metal film. Good.
  • the channel protective layer is formed of a laminate of a plurality of films including a light-sensitive photosensitive resin film
  • the plurality of films constituting the laminate are an insulating resin film and an oxidation of an upper layer of the insulating resin film.
  • the light-shielding photosensitive resin film may be an upper layer of the oxide semiconductor film and the oxide semiconductor film.
  • the channel protective layer is formed of a laminate of a plurality of films including a light-sensitive photosensitive resin film
  • the plurality of films constituting the laminate are an insulating resin film, an upper layer of the insulating resin film.
  • the light-shielding metal film and the photosensitive insulating film on the upper layer of the light-shielding metal film may be used.
  • the aluminum alloy film constituting the source electrode and the drain electrode preferably has a heat resistance of 350 ° C. or higher.
  • the main component is aluminum, and the subcomponents are silicon (Si), neodymium (Nd), copper (Cu), nickel (Ni), and lanthanum (La).
  • the display device of the present invention includes the thin film transistor substrate of the present invention, a counter substrate disposed opposite to the thin film transistor substrate, and a display medium layer provided between the thin film transistor substrate and the counter substrate.
  • the display device of the present invention is suitable when the display medium layer is a liquid crystal layer.
  • a method of manufacturing a thin film transistor substrate of the present invention includes a substrate, a gate electrode provided on the substrate, a gate insulating film provided on the substrate and covering the gate electrode, provided on the gate insulating film, and opposed to the gate electrode.
  • the channel protective layer is provided in an island shape so as to cover the channel portion of the oxide semiconductor film, so that the channel portion of the oxide semiconductor film is prevented from being exposed to a high temperature to deteriorate the electrical characteristics. can do.
  • the source electrode and the drain electrode are formed of the aluminum alloy film or the laminated film including the aluminum alloy film, the source electrode and the drain electrode have excellent heat resistance. Therefore, even when heat treatment is performed at a high temperature of about 350 ° C. in a step after the step of forming the source electrode and the drain electrode, hillocks (unevenness) are generated on the surface of the source electrode / drain electrode. There is no possibility that the source electrode and the drain electrode react with each other to deteriorate the electrical characteristics of the oxide semiconductor film. Therefore, for example, after the formation of the interlayer insulating film, an annealing process can be performed at a high temperature of about 350 ° C.
  • the TFT has excellent electrical characteristics, it is possible to make the layout of the TFT and the like compact on the TFT substrate, and it is possible to realize low power consumption and high definition as the aperture ratio is improved.
  • the channel protective layer is preferably formed of a material having a light shielding property.
  • the channel protective layer is formed of a light-shielding material, it is possible to suppress a change in electrical characteristics due to light irradiation on the oxide semiconductor film.
  • the channel protective layer is provided in an island shape, a region other than the channel portion in the oxide semiconductor film is not shielded from light. For this reason, it is possible to suppress a decrease in the aperture ratio due to light shielding in a region other than the channel portion.
  • the channel protective layer may be formed by laminating a plurality of films including a light-sensitive photosensitive resin film, or forming a plurality of films including a light-shielding metal film. You may form by laminating.
  • the channel protective layer is formed by stacking a plurality of films including a light-shielding metal film
  • the plurality of films stacked as the channel protective layer are the light shielding properties of the insulating resin film and the upper layer of the insulating resin film. It may be a photosensitive insulating film that is an upper layer of the metal film and the light-shielding metal film.
  • the aluminum alloy film constituting the source electrode and the drain electrode preferably has a heat resistance of 350 ° C. or higher.
  • the main component is aluminum, and the subcomponents are silicon (Si), neodymium (Nd), copper (Cu), nickel (Ni), and lanthanum (La).
  • the channel protective layer is provided in an island shape so as to cover the channel portion of the oxide semiconductor film, the channel portion of the oxide semiconductor film is exposed to a high temperature and the electrical characteristics of the TFT deteriorate. Can be suppressed.
  • the source electrode and the drain electrode are composed of an aluminum alloy film or a laminated film including the aluminum alloy film, the source / drain electrodes have excellent heat resistance. Therefore, even when heat treatment is performed at a high temperature of about 350 ° C. in a step after the step of forming the source electrode and the drain electrode, hillocks (unevenness) are generated on the surface of the source electrode / drain electrode.
  • the source electrode and the drain electrode react with each other to deteriorate the electrical characteristics of the oxide semiconductor film. Therefore, for example, after the formation of the interlayer insulating film, an annealing process can be performed at a high temperature of about 350 ° C. in order to restore the electrical characteristics of the oxide semiconductor film, and a TFT having excellent electrical characteristics can be obtained. Since the TFT has excellent electrical characteristics, it is possible to make the layout of the TFT and the like compact on the TFT substrate, and it is possible to realize low power consumption and high definition as the aperture ratio is improved.
  • FIG. 5 is a sectional view taken along line VV in FIG. 4.
  • (A)-(c) is explanatory drawing which shows the manufacturing method of the TFT substrate of Embodiment 1.
  • FIG. (A) And (b) is explanatory drawing which shows the manufacturing method of the TFT substrate of Embodiment 1.
  • FIG. It is a graph which shows the relationship between a gate voltage and a drain current about TFT concerning Example (A1) and a comparative example (B1).
  • Embodiment 1 (Configuration of liquid crystal display device) -TFT substrate-
  • FIG. 1 is a plan view of a liquid crystal display device 1 having a TFT substrate 10 including a thin film transistor according to the first embodiment
  • FIG. 2 is a cross-sectional view taken along the line II-II in FIG. 3 is an enlarged plan view of the display area D of the TFT substrate 10 including the TFT according to the present embodiment
  • FIG. 4 is an enlarged plan view of the TFT in the display area D of the TFT substrate 10
  • FIG. FIG. 5 is a cross-sectional view of the TFT taken along line VV in FIG. 4.
  • the liquid crystal display device 1 is arranged so that the TFT substrate 10 and the counter substrate 20 face each other, and both are bonded by a sealing material 40 provided on the outer peripheral edge of the substrate.
  • a liquid crystal layer 30 is provided as a display medium layer in a region surrounded by the sealing material 40.
  • a display region D for displaying an image is formed in the inner portion of the sealing material 40, and a terminal region T is formed in a portion protruding from the counter substrate 20 of the TFT substrate 10.
  • the TFT substrate 10 has a plurality of gate signal lines 12GL provided so as to extend in parallel with each other, and extends in parallel with each other in a direction orthogonal to the gate signal lines 12GL.
  • a plurality of source signal lines 16SL are provided, and a plurality of TFTs are provided for each intersection of the gate signal lines 12GL and the source signal lines 16SL, that is, for each pixel.
  • a plurality of storage capacitor lines 12CsL are provided between the gate signal lines 12GL so as to extend in parallel with each other.
  • a gate electrode 12G protruding from the gate signal line 12GL is provided, and the gate electrode 12G is provided above the gate electrode 12G via a gate insulating film 13 provided so as to cover the gate electrode 12G.
  • An oxide semiconductor film 14 is provided. Note that a channel portion is formed in the oxide semiconductor film 14 at a position facing the gate electrode 12G. The channel portion is covered with a channel protective layer 15a provided in an island shape on the upper layer.
  • a source electrode 16S and a drain electrode 16D are provided in the upper layer of the oxide semiconductor film 14 so as to be separated from each other through a channel portion. Then, a passivation film 17 and a planarizing film 18 are stacked as an interlayer insulating film so as to cover them.
  • the gate electrode 12G is made of a known material, such as a Ti film (thickness of about 1 to 10 nm), an Al film (thickness of about 50 to 400 nm), and a Ti film (thickness of about 50 to 300 nm). It is formed of a laminated film.
  • the gate insulating film 13 is made of a known material, and is formed of, for example, a SiO 2 film having a thickness of about 20 to 100 nm.
  • the oxide semiconductor film 14 is made of, for example, an IGZO (In—Ga—Zn—O) -based metal oxide, and has a thickness of about 20 to 200 nm, for example.
  • An IGZO (In—Ga—Zn—O) -based metal oxide has high mobility even if it is amorphous, and thus favorable characteristics for a thin film transistor such as high mobility and low off-state current can be obtained.
  • the oxide semiconductor film 14 is formed using an IGZO (In—Ga—Zn—O) -based metal oxide; for example, a metal oxide containing any one of In, Ga, and Zn is used. What is necessary is just to be formed with the thing. Since these metal oxides have high mobility even when they are amorphous, a thin film transistor having a large on-state current can be formed.
  • the channel protective layer 15a is formed of an insulating material such as a SiO 2 film, for example.
  • the channel protective layer is provided by being patterned into an island shape so as to cover the channel portion so as to correspond to the channel region of the oxide semiconductor film 14. Since the channel protective layer 15 a is provided so as to cover the channel portion of the oxide semiconductor film 14, the channel portion is prevented from being directly heated in the heat treatment step, and the resistance of the channel portion is reduced to reduce the oxide semiconductor film 14. It is suppressed that the electrical characteristics of are deteriorated.
  • the channel protective layer 15a has a thickness of about 50 to 400 nm, for example.
  • the source electrode 16S and the drain electrode 16D are formed of a laminated film including an Al alloy film.
  • the source electrode 16S and the drain electrode 16D are formed of a laminated film of a Ti film, an Al alloy film, and a Ti film.
  • the Al alloy film a material having a low specific resistance and a heat resistance of 350 ° C. or more is suitable, the main component is Al, and the subcomponents are silicon (Si), neodymium (Nd), copper (Cu), An alloy that is at least one selected from the group consisting of nickel (Ni) and lanthanum (La) (that is, Al—Si, Al—Nd, Al—Cu, Al—Ni, Al—La) can be mentioned.
  • the laminated film constituting the source electrode 16S and the drain electrode 16D can be, for example, a laminated film of a Mo film, an Al alloy film, and a Mo film.
  • the source electrode 16S and the drain electrode 16D may be formed of a single layer film of an Al alloy film in addition to a stacked film including an Al alloy film.
  • the passivation film 17 is made of a known material, and is formed of, for example, a SiO 2 film having a thickness of about 50 to 500 nm.
  • the planarizing film 18 is made of a known material such as a photosensitive resin. Although the passivation film 17 and the planarization film 18 are formed as interlayer insulating films, they may be integrated to form an interlayer insulating film.
  • the pixel electrode 19 is made of a known material, and is formed of, for example, an ITO film having a thickness of about 20 to 300 nm.
  • the counter substrate 20 is provided with a color filter layer including a light shielding layer and a colored layer on the substrate, a common electrode is provided so as to cover the color filter layer, and an alignment film so as to cover the common electrode. Is provided.
  • the liquid crystal layer 30 is made of, for example, a nematic liquid crystal material having electro-optical characteristics.
  • liquid crystal display device 1 configured as described above, in each pixel, when a gate signal is sent from the gate driver to the gate electrode 12G via the gate signal line 12GL and the TFT in the display region D is turned on, A source signal is sent from the source driver to the source electrode 16S through the source signal line 16SL, and a predetermined charge is written into the pixel electrode 19 through the oxide semiconductor film 14 and the drain electrode 16D. At this time, a potential difference is generated between each pixel electrode 19 of the TFT substrate 10 and the common electrode of the counter substrate 20, and the liquid crystal layer 30, that is, the liquid crystal capacitance of each pixel, and the storage capacitor connected in parallel to the liquid crystal capacitance. A predetermined voltage is applied to the element. In the liquid crystal display device 1, an image is displayed by adjusting the light transmittance of the liquid crystal layer 30 by changing the alignment state of the liquid crystal layer 30 according to the magnitude of the voltage applied to the liquid crystal layer 30 in each pixel. .
  • TFT substrate manufacturing method a manufacturing method of the TFT substrate 10 according to the present embodiment will be described with reference to FIGS.
  • a Ti film (thickness of about 1 to 10 nm), an Al film (thickness of about 50 to 400 nm), and a Ti film (thickness of about 50 to 300 nm) are successively formed on the substrate 11 in order.
  • the first conductive film is formed, and then patterning is performed so as to form the gate electrode 12G, the gate signal line 12GL, the storage capacitor line 12CsL, the lead line 12c, and the like. Then, as shown in FIG.
  • a thickness of 100 to 100 is formed on the upper layer such as the gate electrode 12G, the gate signal line 12GL, the storage capacitor line 12CsL, and the lead line 12c formed after patterning the first conductive film.
  • a gate insulating film 13 is formed by laminating a SiN film of about 500 nm and a SiO 2 film of about 20 to 100 nm in thickness.
  • an oxide semiconductor film 14 having a thickness of about 20 to 200 nm is formed, and patterning is performed so as to correspond to each region where TFTs are formed, as shown in FIG.
  • the oxide semiconductor film 14 may be patterned so as to be provided also in the region of the storage capacitor element.
  • a channel protective layer 15a and a gate protective layer 15b are formed by patterning after forming a SiO 2 film having a thickness of about 50 to 400 nm, as shown in FIG. 6C. Then, after forming the channel protective layer 15a and the gate protective layer 15b, for example, annealing is performed under the conditions of 200 to 350 ° C. and 0.5 to 10 hours in an air atmosphere.
  • a Ti film (thickness of about 1 to 10 nm), an Al film (thickness of about 50 to 400 nm), and a Ti film (thickness of about 50 to 300 nm) are successively formed in this order to form the second conductive layer.
  • the second conductive film is patterned so as to form the source electrode 16S, the drain electrode 16D, and the source signal line 16SL as shown in FIG.
  • an SiO 2 film having a thickness of, for example, about 50 to 500 nm is formed as a passivation film 17 on the entire surface of the substrate 11, and then, for example, 200 to 350 ° C. in an air atmosphere. Annealing is performed under conditions of 0.5 to 10 hours.
  • a photosensitive resin film is formed as the planarizing film 18. Then, the photosensitive resin film is exposed and developed, further subjected to a decoloring treatment, and then baked under conditions of 200 to 250 ° C. and 0.5 to 5 hours in an air atmosphere, for example.
  • thickness to form a third conductive film is an ITO film of about 20 ⁇ 300 nm, then performing patterning in a region covering the contact hole C c of each pixel electrode 19 and the gate source contact portion. Then, after forming the pixel electrode 19 and the like, for example, baking is performed in an air atmosphere at 200 to 250 ° C. and for 0.5 to 5 hours.
  • an alignment film (not shown) is formed so as to cover the display region D, and the TFT substrate 10 is completed.
  • the TFT substrate 10 is bonded to, for example, a counter substrate 20 that is separately produced by a known method through a sealing material 40, and a liquid crystal layer 30 is provided between both substrates, thereby forming the liquid crystal display device 1. Can do.
  • the channel protective layer 15a is provided in an island shape so as to cover the channel portion of the oxide semiconductor film 14, the channel portion of the oxide semiconductor film 14 is exposed to a high temperature and has electrical characteristics. Can be prevented from deteriorating.
  • the source electrode 16S and the drain electrode 16D are formed of a laminated film including an aluminum alloy film, the source electrode 16S and the drain electrode 16D have excellent heat resistance. Therefore, even if heat treatment is performed at a high temperature of about 350 ° C. in a step after the step of forming the source electrode 16S and the drain electrode 16D, hillocks (unevenness) are generated on the surfaces of the source electrode 16S and the drain electrode 16D. There is no possibility that the oxide semiconductor film 14 reacts with the source electrode 16S / drain electrode 16D to deteriorate the electrical characteristics of the oxide semiconductor film 14. Therefore, for example, after the passivation film 17 is formed, an annealing process can be performed at a high temperature of about 350 ° C.
  • the TFT substrate 10 can be made compact in layout, and lower power consumption and higher definition can be realized as the aperture ratio is improved.
  • the TFT substrate 10 of the present embodiment has excellent electrical characteristics and can be charged at high speed with high switching characteristics, so that a high frame rate can be achieved. Therefore, the TFT substrate 10 of this embodiment is suitable for the case of constituting a liquid crystal panel of a 3D display.
  • the TFT substrate 10 of the present embodiment since the TFT substrate 10 of the present embodiment has excellent electrical characteristics, high switching characteristics and good off-current, it can be driven at rest, so that low power consumption can be achieved. Therefore, the TFT substrate 10 of the present embodiment is also suitable when constituting a liquid crystal panel of an electronic book.
  • the TFT provided corresponding to each pixel in the display area D has been described, but the TFT having the above-described configuration may be provided in the terminal area T. Even when the TFT of this embodiment is provided in the terminal region T, low power consumption and high definition can be realized because the TFT has excellent electrical characteristics. In this case, the area of the frame region can be reduced by increasing the definition of the TFT in the terminal region T. Therefore, this TFT substrate is suitable for constituting a liquid crystal panel of a mobile device.
  • Example Measurements for evaluating the electrical characteristics of the TFT (Example) of the configuration of Embodiment 1 shown in FIGS. 4 and 5 and the TFT of the conventional configuration (Comparative Example) shown in FIGS. 17 and 18 were performed.
  • An S value (Subthreshold swing value) is used as a parameter that quantitatively indicates the electrical characteristics of the TFT.
  • FIG. 8 shows the relationship between the gate voltage and the drain current for the TFTs according to Example (A1) and Comparative Example (B1). From this graph, it can be seen that the TFT according to Example A1 has a smaller S value than the TFT according to Comparative Example B1, and has excellent electrical characteristics.
  • FIG. 9 is a graph showing the relationship between the channel length (7 to 54 ⁇ m) and the S value for the TFTs according to the examples (A2 and A3) and the comparative examples (B2 and B3).
  • Example A2 is a TFT having a channel width of 9 ⁇ m.
  • Example A3 is a TFT having a channel width of 24 ⁇ m.
  • Comparative Example B2 is a TFT having a channel width of 5 ⁇ m.
  • Comparative Example B3 is a TFT having a channel width of 20 ⁇ m. From this graph, it can be seen that the TFTs of Examples A2 and A3 have a smaller S value than the TFTs of Comparative Examples B2 and B3 and have excellent electrical characteristics regardless of the channel length and channel width.
  • Embodiment 2 the liquid crystal display device of Embodiment 2 will be described.
  • the liquid crystal display device 1 is disposed so that the TFT substrate 10 and the counter substrate 20 face each other, and are bonded together by a sealing material 40 provided at the outer peripheral edge of the substrate.
  • a liquid crystal layer 30 is provided as a display medium layer in a region surrounded by the sealing material 40.
  • a display region D for displaying an image is formed in the inner portion of the sealing material 40, and a terminal region T is formed in a portion protruding from the counter substrate 20 of the TFT substrate 10.
  • the TFT substrate 10 is formed on the substrate 11 with a conductive film including a gate electrode 12G, a gate signal line 12GL, and the like, a gate insulating film 13, an oxide semiconductor film 14, a channel protective layer 15a and a gate.
  • the insulating film including the protective layer 15b, the conductive film including the source electrode 16S, the drain electrode 16D, the source signal line 16SL, the interlayer insulating film including the passivation film 17 and the planarizing film 18, the pixel electrode 19, and the alignment film are stacked. It has a configuration.
  • a gate electrode 12G protruding from the gate signal line 12GL is provided, and the gate electrode 12G is provided on an upper layer via a gate insulating film 13 provided so as to cover the gate electrode 12G.
  • An oxide semiconductor film 14 is provided. Note that a channel portion is formed in the oxide semiconductor film 14 at a position facing the gate electrode 12G. The channel portion is covered with a channel protective layer 15a provided in an island shape on the upper layer.
  • a source electrode 16S and a drain electrode 16D are provided in the upper layer of the oxide semiconductor film 14 so as to be separated from each other through a channel portion. Then, a passivation film 17 and a planarizing film 18 are stacked as an interlayer insulating film so as to cover them.
  • the gate electrode 12G is made of a known material, such as a Ti film (thickness of about 1 to 10 nm), an Al film (thickness of about 50 to 400 nm), and a Ti film (thickness of about 50 to 300 nm). It is formed of a laminated film.
  • the gate insulating film 13 is made of a known material, and is formed of, for example, a SiO 2 film having a thickness of about 20 to 100 nm.
  • the oxide semiconductor film 14 is made of, for example, an IGZO (In—Ga—Zn—O) -based metal oxide, and has a thickness of about 20 to 200 nm, for example.
  • An IGZO (In—Ga—Zn—O) -based metal oxide has high mobility even if it is amorphous, and thus favorable characteristics for a thin film transistor such as high mobility and low off-state current can be obtained.
  • the oxide semiconductor film 14 is formed using an IGZO (In—Ga—Zn—O) -based metal oxide; for example, a metal oxide containing any one of In, Ga, and Zn is used. What is necessary is just to be formed with the thing. Since these metal oxides have high mobility even when they are amorphous, a thin film transistor having a large on-state current can be formed.
  • the channel protective layer 15a is formed of a laminate of a plurality of films.
  • the channel protective layer 15a has a configuration in which an insulating resin film 51a, an oxide semiconductor film 52a, and a light-shielding photosensitive resin film 53a are sequentially stacked from the bottom, and has a light-shielding property as a whole.
  • the channel protective layer 15 a is provided by being patterned into an island shape so as to cover the channel portion so as to correspond to the channel region of the oxide semiconductor film 14. Since the channel protective layer 15a is provided so as to cover the channel portion of the oxide semiconductor film 14, the channel portion is prevented from being directly heated in the heat treatment step, and the resistance of the channel portion is reduced, and the oxide semiconductor film 14 is reduced. It is suppressed that the electrical characteristics of are deteriorated.
  • the insulating resin film 51a is formed of, for example, a SiO 2 film having a thickness of about 10 to 500 nm.
  • the oxide semiconductor film 52a is formed of, for example, an IGZO (In—Ga—Zn—O) -based metal oxide film having a thickness of about 10 to 200 nm.
  • the light-shielding photosensitive resin film 53a is, for example, a black matrix-forming content-dispersed negative photoresist having a thickness of about 100 to 3000 nm (for example, “CFPR BK” series manufactured by Tokyo Ohka Kogyo Co., Ltd.) or the like. Is formed.
  • the source electrode 16S and the drain electrode 16D are formed of a laminated film including an Al alloy film.
  • the source electrode 16S and the drain electrode 16D are formed of a laminated film of a Ti film, an Al alloy film, and a Ti film.
  • the Al alloy film a material having a low specific resistance and a heat resistance of 350 ° C. or more is suitable, the main component is Al, and the subcomponents are silicon (Si), neodymium (Nd), copper (Cu), An alloy that is at least one selected from the group consisting of nickel (Ni) and lanthanum (La) (that is, Al—Si, Al—Nd, Al—Cu, Al—Ni, Al—La) can be mentioned.
  • the laminated film constituting the source electrode 16S and the drain electrode 16D can be, for example, a laminated film of a Mo film, an Al alloy film, and a Mo film.
  • the source electrode 16S and the drain electrode 16D may be formed of a single layer film of an Al alloy film in addition to a stacked film including an Al alloy film.
  • the passivation film 17 is made of a known material, and is formed of, for example, a SiO 2 film having a thickness of about 50 to 500 nm.
  • the planarizing film 18 is made of a known material such as a photosensitive resin. Although the passivation film 17 and the planarization film 18 are formed as interlayer insulating films, they may be integrated to form an interlayer insulating film.
  • the pixel electrode 19 is made of a known material, and is formed of, for example, an ITO film having a thickness of about 20 to 300 nm.
  • the counter substrate 20 is provided with a color filter layer including a light shielding layer and a colored layer on the substrate, a common electrode is provided so as to cover the color filter layer, and an alignment film so as to cover the common electrode. Is provided.
  • the liquid crystal layer 30 is made of, for example, a nematic liquid crystal material having electro-optical characteristics.
  • liquid crystal display device 1 configured as described above, in each pixel, when a gate signal is sent from the gate driver to the gate electrode 12G via the gate signal line 12GL and the TFT in the display region D is turned on, A source signal is sent from the source driver to the source electrode 16S through the source signal line 16SL, and a predetermined charge is written into the pixel electrode 19 through the oxide semiconductor film 14 and the drain electrode 16D. At this time, a potential difference is generated between each pixel electrode 19 of the TFT substrate 10 and the common electrode of the counter substrate 20, and the liquid crystal layer 30, that is, the liquid crystal capacitance of each pixel, and the storage capacitor connected in parallel to the liquid crystal capacitance. A predetermined voltage is applied to the element. In the liquid crystal display device 1, an image is displayed by adjusting the light transmittance of the liquid crystal layer 30 by changing the alignment state of the liquid crystal layer 30 according to the magnitude of the voltage applied to the liquid crystal layer 30 in each pixel. .
  • TFT substrate manufacturing method a method for manufacturing the TFT substrate 10 according to the present embodiment will be described with reference to FIGS.
  • a Ti film (thickness of about 1 to 10 nm), an Al film (thickness of about 50 to 400 nm), and a Ti film (thickness of about 50 to 300 nm) are successively formed on the substrate 11 in order.
  • the first conductive film is formed, and then patterning is performed so as to form the gate electrode 12G, the gate signal line 12GL, the storage capacitor line 12CsL, the lead line 12c, and the like. Then, as shown in FIG.
  • a thickness of 100 to 100 is formed on the upper layer such as the gate electrode 12G, the gate signal line 12GL, the storage capacitor line 12CsL, and the lead line 12c formed after patterning the first conductive film.
  • a gate insulating film 13 is formed by laminating a SiN film of about 500 nm and a SiO 2 film of about 20 to 100 nm in thickness.
  • an oxide semiconductor film 14 having a thickness of about 20 to 200 nm is formed, and as shown in FIG. 12B, patterning is performed so as to correspond to each region where a TFT is formed.
  • the oxide semiconductor film 14 may be patterned so as to be provided also in the region of the storage capacitor element.
  • the light-shielding photosensitive resin film is patterned to form a channel protective layer 15a and a gate protective layer 15b.
  • Corresponding light-shielding photosensitive resin films 53a and 53b are formed.
  • wet etching is performed shielding photosensitive resin layer 53a, and 53b as a mask, as shown in FIG. 12 (c)
  • the oxide semiconductor film 52a of the oxide semiconductor film is etched after forming a 53b, SiO 2
  • the film is etched to form insulating resin films 51a and 51b.
  • the light-shielding photosensitive resin film 53a is cured by heat treatment so that the light-shielding photosensitive resin films 53a and 53b cover the oxide semiconductor films 52a and 52b. Reflow.
  • a Ti film (thickness of about 1 to 10 nm), an Al film (thickness of about 50 to 400 nm), and a Ti film (thickness of about 50 to 300 nm) are successively formed in this order to form the second conductive layer.
  • patterning is performed so as to form the source electrode 16S, the drain electrode 16D, and the source signal line 16SL as shown in FIG.
  • an SiO 2 film having a thickness of, for example, about 50 to 500 nm is formed as a passivation film 17 on the entire surface of the substrate 11, and then, for example, 200 to 350 ° C. in an air atmosphere. Annealing is performed under conditions of 0.5 to 10 hours.
  • a photosensitive resin film is formed as the planarizing film 18. Then, the photosensitive resin film is exposed and developed, further subjected to a decoloring treatment, and then baked under conditions of 200 to 250 ° C. and 0.5 to 5 hours in an air atmosphere, for example.
  • thickness to form a third conductive film is an ITO film of about 20 ⁇ 300 nm, then performing patterning in a region covering the contact hole C c of each pixel electrode 19 and the gate source contact portion. Then, after forming the pixel electrode 19 and the like, for example, baking is performed in an air atmosphere at 200 to 250 ° C. and for 0.5 to 5 hours.
  • an alignment film (not shown) is formed so as to cover the display region D, and the TFT substrate 10 is completed.
  • the TFT substrate 10 is bonded to, for example, a counter substrate 20 that is separately produced by a known method through a sealing material 40, and a liquid crystal layer 30 is provided between both substrates, thereby forming the liquid crystal display device 1. Can do.
  • the channel protective layer 15a is provided in an island shape so as to cover the channel portion of the oxide semiconductor film 14, the channel portion of the oxide semiconductor film 14 is exposed to a high temperature and has electrical characteristics. Can be prevented from deteriorating.
  • the source electrode 16S and the drain electrode 16D are formed of a laminated film including an aluminum alloy film, the source electrode 16S and the drain electrode 16D have excellent heat resistance. Therefore, even if heat treatment is performed at a high temperature of about 350 ° C. in a step after the step of forming the source electrode 16S and the drain electrode 16D, hillocks (unevenness) are generated on the surfaces of the source electrode 16S and the drain electrode 16D. There is no possibility that the oxide semiconductor film 14 reacts with the source electrode 16S / drain electrode 16D to deteriorate the electrical characteristics of the oxide semiconductor film 14. Therefore, for example, after the passivation film 17 is formed, an annealing process can be performed at a high temperature of about 350 ° C.
  • the TFT substrate 10 can be made compact in layout, and lower power consumption and higher definition can be realized as the aperture ratio is improved.
  • the TFT substrate 10 of the present embodiment has excellent electrical characteristics and can be charged at high speed with high switching characteristics, so that a high frame rate can be achieved. Therefore, the TFT substrate 10 of this embodiment is suitable for the case of constituting a liquid crystal panel of a 3D display.
  • the gate protective film 15b is described as being provided at the intersection of the gate signal line 12GL and the source signal line 16SL, the gate protective film 15b may not be provided.
  • the TFT provided corresponding to each pixel in the display area D has been described, but the TFT having the above-described configuration may be provided in the terminal area T. Even when the TFT of this embodiment is provided in the terminal region T, low power consumption and high definition can be realized because the TFT has excellent electrical characteristics. In this case, the area of the frame region can be reduced by increasing the definition of the TFT in the terminal region T. Therefore, this TFT substrate is suitable for constituting a liquid crystal panel of a mobile device.
  • the channel protective layer 15a since the channel protective layer 15a has a light shielding property, it is possible to suppress a change in electrical characteristics when the oxide semiconductor film 14 is irradiated with light. Further, since the channel protective layer 15a is provided in an island shape, a region other than the channel portion in the oxide semiconductor film 14 is not shielded from light. For this reason, it is possible to suppress a decrease in the aperture ratio due to light shielding in a region other than the channel portion.
  • the channel protective layer 15a is formed of a laminate of a plurality of films.
  • the channel protective layer 15a has a configuration in which an insulating resin film 61a, a light-shielding metal film 62a, and a photosensitive insulating film 63a are sequentially stacked from the bottom, and has a light-shielding property as a whole.
  • the channel protective layer 15 a is provided by being patterned into an island shape so as to cover the channel portion so as to correspond to the channel region of the oxide semiconductor film 14.
  • the channel protective layer 15a is provided so as to cover the channel portion of the oxide semiconductor film 14, the channel portion is prevented from being directly heated in the heat treatment step, and the resistance of the channel portion is reduced, and the oxide semiconductor film 14 is reduced. It is suppressed that the electrical characteristics of are deteriorated.
  • the insulating resin film 61a is formed of, for example, a SiO 2 film having a thickness of about 10 to 500 nm.
  • the light-shielding metal film 62a is formed of, for example, a metal film such as an Al film, a Mo film, a W film, a Ta film, or a Ti film, or an alloy film containing these metals as a main component, and has a thickness of 40, for example. About 200 nm.
  • the photosensitive insulating film 63a is formed of, for example, a heat-resistant transparent sightseeing type protective film having a thickness of about 100 to 3000 nm (for example, “Optomer PC” series manufactured by JSR Corporation).
  • the channel protective layer 15a is manufactured by continuously forming a SiO 2 film, a light-shielding metal film, and a photosensitive insulating film, and then patterning the photosensitive insulating film to form the channel protective layer 15a and the gate.
  • Photosensitive insulating films 63a and 63b corresponding to the protective layer 15b are formed.
  • wet etching is performed using the photosensitive insulating films 63a and 63b as a mask, and as shown in FIG. 16A, the oxide semiconductor film is etched to form the light-shielding metal films 62a and 63b, and then the SiO 2 film is formed.
  • Insulating resin films 61a and 61b are formed by etching.
  • the channel protective layer 15a thus obtained has a light shielding property as in the TFT of Embodiment 2, it is possible to suppress a change in electrical characteristics due to irradiation of the oxide semiconductor film 14 with light. Can do.
  • the present invention is useful for a TFT substrate having a TFT provided with an oxide semiconductor film, a display device, and a method for manufacturing the TFT substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Thin Film Transistor (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、チャネル保護層を設けた薄膜トランジスタを高温でアニール処理した際の、ソース電極及びドレイン電極におけるヒロック発生を防止するものである。酸化物半導体膜（１４）のチャネル部を覆うように島状に設けられたチャネル保護層（１５ａ）を有する薄膜トランジスタ基板の、ソース電極（１６Ｓ）及びドレイン電極（１６Ｄ）を、アルミニウム合金膜、又は、アルミニウム合金膜を含む積層膜で構成する。

Description

[規則37.2に基づきISAが決定した発明の名称]　薄膜トランジスタ基板及び製造方法
　本発明は、酸化物半導体膜を備えた薄膜トランジスタを有する薄膜トランジスタ基板、表示装置、及び薄膜トランジスタ基板の製造方法に関する。
　一般に、アクティブマトリクス基板としては、画像の最小単位である各画素毎に、スイッチング素子として薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられた薄膜トランジスタ基板（以下、「ＴＦＴ基板」とも称する）が広く用いられている。
　一般的な構成のＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。
　ＴＦＴ基板は、基板上にＴＦＴがマトリクス状に複数設けられ、そして、それらを覆うように絶縁膜が設けられて表面が平坦化され、さらに、その絶縁膜上に画素電極が各ＴＦＴに対応して複数形成された構成を有する。また、液晶表示パネルは、ＴＦＴ基板に対向するように対向基板が配置され、ＴＦＴ基板及び対向基板の間に液晶層が設けられた構成を有する。
　近年、ＴＦＴ基板では、画像の最小単位である各画素のＴＦＴとして、アモルファスシリコン（ａ－Ｓｉ）からなる半導体層に代わって、酸化物半導体からなる半導体膜（以下、「酸化物半導体膜」とも称する）を用いたＴＦＴが提案されている。酸化物半導体膜は、ａ－Ｓｉ半導体膜と比較して、スイッチング特性が高く良好なオフ電流値を示す、電子移動度が大きい、低温プロセスが可能、等の点で優れている。特に、スイッチング特性が高く良好なオフ電流値を示すことにより、ＴＦＴを補助容量のレイアウトのコンパクト化が可能となり、開口率が高くなることによる低消費電力化や、高精細化が期待されている。
　ところで、酸化物半導体は、電気的特性が酸素濃度に大きく依存することが知られている。そのため、例えば熱処理によって酸化物半導体膜の周囲の酸素濃度が変化することにより、酸化物半導体膜の電気的特性が劣化する問題がある。
　特許文献１には、ゲート電極の上において、ソース電極とドレイン電極から露出した半導体層の側面の少なくとも一部を覆うチャネル保護層を備えた構成の酸化物半導体ＴＦＴが開示されている。ここで、ソース電極及びドレイン電極は、例えばＭｏ膜、Ａｌ膜、及びＭｏ膜の積層体として形成されている。そして、このようにチャネル保護層が設けられていることにより、パッシベーション膜等の形成のための熱処理を行っても、半導体層に含まれる酸素濃度が変化することが抑制され、電気的特性の劣化が抑制されると記載されている。さらに、半導体層の劣化した電気的特性を回復させるために３５０℃以上の高温で熱処理を行うと、半導体層とソース電極・ドレイン電極とが反応してソース電極・ドレイン電極にヒロック（凹凸）が生じる問題があるが、パッシベーション膜等の形成のための熱処理を行っても半導体層の電気的特性の劣化が抑制されることにより、ソース電極・ドレイン電極を形成した後には３５０℃での熱処理が行われないことが記載されている。
特開２０１０－１２３７４８号公報
　しかしながら、特許文献１のようにチャネル保護層を設けた構成であっても、パッシベーション膜の形成等の熱処理によって半導体層の電気的特性が劣化することは完全には避けられず、３５０℃程度の高温でアニール処理を行うことにより、劣化した半導体層の電気的特性を回復させることが望ましい。
　本発明は、電気的特性に優れた酸化物半導体ＴＦＴを得ることにより、そのＴＦＴを備えたＴＦＴ基板について、低消費電力化、高精細化を実現することを目的とする。
　本発明の液晶表示装置は、基板と、
　基板上に設けられたゲート電極と、
　基板上に設けられ、ゲート電極を覆うゲート絶縁膜と、
　ゲート絶縁膜上に設けられ、ゲート電極に対向する位置にチャネル部が形成された酸化物半導体膜と、
　酸化物半導体膜上に設けられ、チャネル部を島状に覆うチャネル保護層と、
　酸化物半導体膜上に設けられ、チャネル部及びチャネル保護層を介して互いに離間して設けられたソース電極及びドレイン電極と、
　ソース電極及びドレイン電極の上層に設けられた層間絶縁膜と、
を備えたものであって、
　ソース電極及びドレイン電極は、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で構成されていることを特徴とする。
　上記の構成によれば、酸化物半導体膜のチャネル部を覆うように島状にチャネル保護層が設けられているので、酸化物半導体膜のチャネル部が高温に曝されて電気的特性が劣化するのを抑制することができる。
　また、上記の構成によれば、ソース電極及びドレイン電極がアルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で構成されているので、ソース電極・ドレイン電極が優れた耐熱性を有する。そのため、ソース電極及びドレイン電極を形成する工程よりも後の工程において、３５０℃程度の高温で熱処理を行っても、ソース電極・ドレイン電極の表面にヒロック（凹凸）が生じたり、酸化物半導体膜とソース電極・ドレイン電極とが反応して酸化物半導体膜の電気的特性が劣化したりする虞がない。従って、例えば層間絶縁膜形成後、酸化物半導体膜の電気的特性を回復させるために３５０℃程度の高温でアニール処理を行うことが可能となり、電気的特性に優れたＴＦＴを得ることができる。そして、ＴＦＴが優れた電気的特性を有することにより、ＴＦＴ基板においてＴＦＴ等のレイアウトのコンパクト化が可能となり、開口率向上に伴って低消費電力化や高精細化が実現できる。
　本発明の薄膜トランジスタ基板は、チャネル保護層が遮光性を有することが好ましい。
　上記の構成によれば、チャネル保護層が遮光性を有するので、酸化物半導体膜に光が照射されることにより電気的特性が変化するのを抑制することができる。また、チャネル保護層が島状に設けられているので、酸化物半導体膜において、チャネル部以外の領域は遮光されない構成となっている。そのため、チャネル部以外の領域が遮光されることによる開口率の低下を抑制することができる。
　上記チャネル保護層は、遮光性を有する感光性樹脂膜を含む複数の膜の積層体で形成されていてもよく、遮光性を有する金属膜を含む複数の膜の積層体で形成されていてもよい。
　チャネル保護層が遮光性を有する感光性樹脂膜を含む複数の膜の積層体で形成されている場合、積層体を構成する複数の膜は、絶縁性樹脂膜、絶縁性樹脂膜の上層の酸化物半導体膜、及び酸化物半導体膜の上層の遮光性感光性樹脂膜であってもよい。
　また、チャネル保護層が遮光性を有する感光性樹脂膜を含む複数の膜の積層体で形成されている場合、積層体を構成する複数の膜は、絶縁性樹脂膜、絶縁性樹脂膜の上層の遮光性金属膜、及び遮光性金属膜の上層の感光性絶縁膜であってもよい。
　本発明の薄膜トランジスタは、ソース電極及びドレイン電極を構成するアルミニウム合金膜は、３５０℃以上の耐熱性を有することが好ましい。３５０℃以上の耐熱性を有するアルミニウム合金膜としては、主成分がアルミニウムであって、副成分がケイ素（Ｓｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、ニッケル（Ｎｉ）及びランタン（Ｌａ）からなる群より選ばれる少なくとも１種である合金からなる合金膜が挙げられる。
　本発明の表示装置は、本発明の薄膜トランジスタ基板と、薄膜トランジスタ基板に対向して配置された対向基板と、薄膜トランジスタ基板と該対向基板との間に設けられた表示媒体層と、を備えたことを特徴とする。
　本発明の表示装置は、表示媒体層が液晶層である場合に好適である。
　本発明の薄膜トランジスタ基板の製造方法は、基板と、基板上に設けられたゲート電極と、基板上に設けられ、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられ、ゲート電極に対向する位置にチャネル部が形成された酸化物半導体膜と、酸化物半導体膜上に設けられ、チャネル部を島状に覆うチャネル保護層と、酸化物半導体膜上に設けられ、チャネル部及びチャネル保護層を介して互いに離間して設けられたソース電極及びドレイン電極と、ソース電極及びドレイン電極の上層に設けられた層間絶縁膜と、を備えたものであって、
　基板の上にゲート電極を形成し、
　ゲート電極の上にゲート絶縁膜を形成し、
　ゲート絶縁膜の上に酸化物半導体膜を形成し、
　酸化物半導体膜のチャネル部を覆うように島状にチャネル保護層を形成し、
　酸化物半導体膜及びチャネル保護層の上に、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜でソース電極及びドレイン電極を形成し、
　ソース電極及びドレイン電極の上に層間絶縁膜を形成し、
　その後、上記層間絶縁膜を２００～３５０℃でアニールすることを特徴とする。
　上記の方法によれば、酸化物半導体膜のチャネル部を覆うように島状にチャネル保護層を設けるので、酸化物半導体膜のチャネル部が高温に曝されて電気的特性が劣化するのを抑制することができる。
　また、上記の方法によれば、ソース電極及びドレイン電極をアルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で形成するので、ソース電極・ドレイン電極が優れた耐熱性を有することとなる。そのため、ソース電極及びドレイン電極を形成する工程よりも後の工程において、３５０℃程度の高温で熱処理を行っても、ソース電極・ドレイン電極の表面にヒロック（凹凸）が生じたり、酸化物半導体膜とソース電極・ドレイン電極とが反応して酸化物半導体膜の電気的特性が劣化したりする虞がない。従って、例えば層間絶縁膜形成後、酸化物半導体膜の電気的特性を回復させるために３５０℃程度の高温でアニール処理を行うことが可能となり、電気的特性に優れたＴＦＴを得ることができる。そして、ＴＦＴが優れた電気的特性を有することにより、ＴＦＴ基板においてＴＦＴ等のレイアウトのコンパクト化が可能となり、開口率向上に伴って低消費電力化や高精細化が実現できる。
　本発明の薄膜トランジスタ基板の製造方法は、チャネル保護層を、遮光性を有する材料で形成することが好ましい。
　上記の方法によれば、チャネル保護層を遮光性を有する材料で形成するので、酸化物半導体膜に光が照射されることにより電気的特性が変化するのを抑制することができる。また、チャネル保護層が島状に設けられているので、酸化物半導体膜において、チャネル部以外の領域は遮光されない構成となっている。そのため、チャネル部以外の領域が遮光されることによる開口率の低下を抑制することができる。
　本発明の薄膜トランジスタ基板の製造方法は、チャネル保護層を、遮光性を有する感光性樹脂膜を含む複数の膜を積層して形成してもよく、遮光性を有する金属膜を含む複数の膜を積層して形成してもよい。
　チャネル保護層を遮光性を有する感光性樹脂膜を含む複数の膜を積層して形成する場合、チャネル保護層として積層する複数の膜は、絶縁性樹脂膜、絶縁性樹脂膜の上層の酸化物半導体膜、及び酸化物半導体膜の上層の遮光性感光性樹脂膜であってもよい。
　また、チャネル保護層を遮光性を有する金属膜を含む複数の膜を積層して形成する場合、チャネル保護層として積層する複数の膜は、絶縁性樹脂膜、絶縁性樹脂膜の上層の遮光性金属膜、及び遮光性金属膜の上層の感光性絶縁膜であってもよい。
　本発明の薄膜トランジスタ基板の製造方法は、ソース電極及びドレイン電極を構成するアルミニウム合金膜は、３５０℃以上の耐熱性を有することが好ましい。３５０℃以上の耐熱性を有するアルミニウム合金膜としては、主成分がアルミニウムであって、副成分がケイ素（Ｓｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、ニッケル（Ｎｉ）及びランタン（Ｌａ）からなる群より選ばれる少なくとも１種である合金からなる合金膜が挙げられる。
　本発明によれば、酸化物半導体膜のチャネル部を覆うように島状にチャネル保護層が設けられているので、酸化物半導体膜のチャネル部が高温に曝されてＴＦＴの電気的特性が劣化するのを抑制することができる。また、本発明によれば、ソース電極及びドレイン電極がアルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で構成されているので、ソース電極・ドレイン電極が優れた耐熱性を有する。そのため、ソース電極及びドレイン電極を形成する工程よりも後の工程において、３５０℃程度の高温で熱処理を行っても、ソース電極・ドレイン電極の表面にヒロック（凹凸）が生じたり、酸化物半導体膜とソース電極・ドレイン電極とが反応して酸化物半導体膜の電気的特性が劣化したりする虞がない。従って、例えば層間絶縁膜形成後、酸化物半導体膜の電気的特性を回復させるために３５０℃程度の高温でアニール処理を行うことが可能となり、電気的特性に優れたＴＦＴを得ることができる。そして、ＴＦＴが優れた電気的特性を有することにより、ＴＦＴ基板においてＴＦＴ等のレイアウトのコンパクト化が可能となり、開口率向上に伴って低消費電力化や高精細化が実現できる。
液晶表示装置の概略平面図である。 図１のII-II線における断面図である。 ＴＦＴ基板の要部を拡大して示す平面図である。 実施形態１のＴＦＴの拡大平面図である。 図４のＶ－Ｖ線における断面図である。 （ａ）～（ｃ）は、実施形態１のＴＦＴ基板の製造方法を示す説明図である。 （ａ）及び（ｂ）は、実施形態１のＴＦＴ基板の製造方法を示す説明図である。 実施例（Ａ１）及び比較例（Ｂ１）にかかるＴＦＴについて、ゲート電圧とドレイン電流との関係を示すグラフである。 実施例（Ａ２及びＡ３）及び比較例（Ｂ２及びＢ３）にかかるＴＦＴについて、チャネル長とＳ値との関係を示すグラフである。 実施形態２にかかるＴＦＴの拡大平面図である。 図１０のXI-XI線における断面図である。 （ａ）～（ｃ）は、実施形態２のＴＦＴ基板の製造方法を示す説明図である。 （ａ）～（ｂ）は、実施形態２のＴＦＴ基板の製造方法を示す説明図である。 実施形態２の変形例にかかるＴＦＴの拡大平面図である。 図１４のXV-XV線における断面図である。 （ａ）～（ｃ）は、実施形態２の変形例のＴＦＴ基板の製造方法を示す説明図である。 従来の構成にかかるＴＦＴの拡大平面図である。 図１７のXVIII-XVIII線における断面図である。
　以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、本発明は以下の実施形態に限定されるものではない。
　　《実施形態１》
　　（液晶表示装置の構成）
　　－ＴＦＴ基板－
　図１は、本実施形態１にかかる薄膜トランジスタを備えるＴＦＴ基板１０を有する液晶表示装置１の平面図であり、図２は、図１のII－II線における断面図である。また、図３は、本実施形態にかかるＴＦＴを備えるＴＦＴ基板１０の表示領域Ｄを拡大した平面図であり、図４はＴＦＴ基板１０の表示領域ＤのＴＦＴの拡大平面図、及び図５は図４のＶ－Ｖ線におけるＴＦＴの断面図である。
　液晶表示装置１は、ＴＦＴ基板１０と対向基板２０とが互いに対向するように配置され、基板外周縁部に設けられたシール材４０により両者が接着されている。そして、シール材４０に囲まれた領域に、表示媒体層として液晶層３０が設けられている。
　また、液晶表示装置１では、シール材４０の内側の部分に画像表示を行う表示領域Ｄが形成され、ＴＦＴ基板１０の対向基板２０から突出する部分に端子領域Ｔが形成されている。
　ＴＦＴ基板１０は、図３に示すように、表示領域Ｄにおいて、互いに並行に延びるように設けられた複数のゲート信号線１２ＧＬと、各ゲート信号線１２ＧＬと直交する方向に互いに並行に延びるように設けられた複数のソース信号線１６ＳＬと、各ゲート信号線１２ＧＬ及び各ソース信号線１６ＳＬの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴと、を備えている。なお、各ゲート信号線１２ＧＬの間には、互いに並行に延びるように複数の保持容量配線１２ＣｓＬが設けられている。
　また、積層構造の点からは、ＴＦＴ基板１０は、基板１１上に、ゲート電極１２Ｇ，ゲート信号線１２ＧＬ等を含む導電膜、ゲート絶縁膜１３、酸化物半導体膜１４、チャネル保護層１５ａやゲート保護層１５ｂを含む絶縁膜、ソース電極１６Ｓ、ドレイン電極１６Ｄ、ソース信号線１６ＳＬ等を含む導電膜、パッシベーション膜１７及び平坦化膜１８からなる層間絶縁膜、画素電極、及び配向膜が積層された構成を有している。
　ＴＦＴにおいては、図４及び５に示すように、ゲート信号線１２ＧＬから突出したゲート電極１２Ｇが設けられ、ゲート電極１２Ｇを覆うように設けられたゲート絶縁膜１３を介してゲート電極１２Ｇの上層に酸化物半導体膜１４が設けられている。なお、酸化物半導体膜１４のうちゲート電極１２Ｇに対向する位置にはチャネル部が形成されている。チャネル部は、その上層に島状に設けられたチャネル保護層１５ａにより被覆されている。また、酸化物半導体膜１４の上層には、チャネル部を介して互いに離間して、ソース電極１６Ｓとドレイン電極１６Ｄとが設けられている。そして、これらを覆うように、層間絶縁膜として、パッシベーション膜１７及び平坦化膜１８が積層されている。
　ゲート電極１２Ｇは、公知の材料で構成され、例えば、Ｔｉ膜（厚さが１～１０ｎｍ程度）、Ａｌ膜（厚さが５０～４００ｎｍ程度）及びＴｉ膜（厚さが５０～３００ｎｍ程度）の積層膜で形成されている。
　ゲート絶縁膜１３は、公知の材料で構成され、例えば、厚さが２０～１００ｎｍ程度のＳｉＯ２膜で形成されている。
　酸化物半導体膜１４は、例えば、ＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）系の金属酸化物により形成されており、例えば厚さが２０～２００ｎｍ程度である。ＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）系の金属酸化物はアモルファスであっても移動度が高いので、高移動度、低オフ電流といった薄膜トランジスタにとって良好な特性が得られる。なお、ここでは酸化物半導体膜１４がＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）系の金属酸化物で形成されているとしたが、例えばＩｎ、Ｇａ、及びＺｎのいずれか１種を含む金属酸化物で形成されていればよい。これらの金属酸化物はアモルファスであっても移動度が高いため、オン電流の大きい薄膜トランジスタを形成することができる。
　チャネル保護層１５ａは、例えば、ＳｉＯ２膜等の絶縁性材料で形成されている。チャネル保護層は、酸化物半導体膜１４のチャネル領域に対応するようにチャネル部を覆って島状にパターンニングされて設けられている。チャネル保護層１５ａが酸化物半導体膜１４のチャネル部を覆うように設けられているので、チャネル部が熱処理工程において直接加熱されるのが抑制され、チャネル部が低抵抗化して酸化物半導体膜１４の電気的特性が劣化するのが抑制される。チャネル保護層１５ａは、例えば厚さが５０～４００ｎｍ程度である。
　ソース電極１６Ｓ及びドレイン電極１６Ｄは、Ａｌ合金膜を含む積層膜で形成されている。具体的には、ソース電極１６Ｓ及びドレイン電極１６Ｄは、Ｔｉ膜、Ａｌ合金膜及びＴｉ膜の積層膜で形成されている。Ａｌ合金膜としては、比抵抗が低く、且つ３５０℃以上の耐熱性を有する材料が好適であり、主成分がＡｌで、副成分がケイ素（Ｓｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、ニッケル（Ｎｉ）及びランタン（Ｌａ）からなる群より選ばれる少なくとも１種である合金（つまり、Ａｌ－Ｓｉ、Ａｌ－Ｎｄ、Ａｌ－Ｃｕ、Ａｌ－Ｎｉ、Ａｌ－Ｌａ）が挙げられる。なお、ソース電極１６Ｓ及びドレイン電極１６Ｄを構成する積層膜としては、上記の他、例えば、Ｍｏ膜、Ａｌ合金膜、及びＭｏ膜の積層膜とすることもできる。また、ソース電極１６Ｓ及びドレイン電極１６ＤをＡｌ合金膜を含む積層膜とする他、Ａｌ合金膜の単層膜で形成することも可能である。
　パッシベーション膜１７は、公知の材料で構成され、例えば、厚さが５０～５００ｎｍ程度のＳｉＯ２膜で形成されている。また、平坦化膜１８は、感光性樹脂等の公知の材料で構成されている。パッシベーション膜１７及び平坦化膜１８は、層間絶縁膜として形成されるが、両者が一体となって層間絶縁膜を構成していてもよい。
　画素電極１９は、公知の材料で構成され、例えば、厚さが２０～３００ｎｍ程度のＩＴＯ膜で形成されている。
　　－対向基板－
　対向基板２０は、図示しないが、基板上に遮光層及び着色層を備えたカラーフィルタ層が設けられ、カラーフィルタ層を覆うように共通電極が設けられ、さらに、共通電極を覆うように配向膜が設けられている。
　　－液晶層－
　液晶層３０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
　　－液晶表示装置の動作－
　上記構成の液晶表示装置１では、各画素において、ゲートドライバからゲート信号がゲート信号線１２ＧＬを介してゲート電極１２Ｇに送られて、表示領域ＤのＴＦＴがオン状態になったときに、ＴＦＴにおいて、ソースドライバからソース信号がソース信号線１６ＳＬを介してソース電極１６Ｓに送られて、酸化物半導体膜１４及びドレイン電極１６Ｄを介して、画素電極１９に所定の電荷が書き込まれる。この際、ＴＦＴ基板１０の各画素電極１９と対向基板２０の共通電極との間において電位差が生じ、液晶層３０、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された保持容量素子に所定の電圧が印加される。そして、液晶表示装置１では、各画素において、液晶層３０に印加する電圧の大きさによって液晶層３０の配向状態を変えることにより、液晶層３０の光透過率を調整して画像が表示される。
　　（ＴＦＴ基板の製造方法）
　以下、本実施形態にかかるＴＦＴ基板１０の製造方法について図６及び７を用いて説明する。
　　－第１導電膜～ゲート絶縁膜形成－
　まず、基板１１上に、例えば、Ｔｉ膜（厚さが１～１０ｎｍ程度）、Ａｌ膜（厚さが５０～４００ｎｍ程度）、及びＴｉ膜（厚さが５０～３００ｎｍ程度）を順に連続成膜して第１導電膜を形成し、その後、ゲート電極１２Ｇ、ゲート信号線１２ＧＬ、保持容量線１２ＣｓＬ、引き出し線１２ｃ等を形成するように、パターンニングを行う。そして、図６（ａ）に示すように、第１導電膜をパターンニングした後形成されたゲート電極１２Ｇ、ゲート信号線１２ＧＬ、保持容量線１２ＣｓＬ、引き出し線１２ｃ等の上層に、厚さ１００～５００ｎｍ程度のＳｉＮ膜及び厚さ２０～１００ｎｍ程度のＳｉＯ２膜を積層してゲート絶縁膜１３を成膜する。
　　－酸化物半導体膜形成－
　続いて、例えば厚さ２０～２００ｎｍ程度の酸化物半導体膜１４を成膜し、図６（ｂ）に示すように、ＴＦＴを形成する領域のそれぞれに対応するようにパターンニングを行う。
　なお、このとき、酸化物半導体膜１４は、保持容量素子の領域にも設けられるようにパターンニングされていてもよい。
　　－チャネル保護層形成－
　次に、例えば厚さが５０～４００ｎｍ程度のＳｉＯ２膜を成膜した後パターンニングすることにより、図６（ｃ）に示すように、チャネル保護層１５ａ及びゲート保護層１５ｂを形成する。そして、チャネル保護層１５ａ及びゲート保護層１５ｂを形成後、例えば、大気雰囲気下で２００～３５０℃及び０．５～１０時間の条件でアニール処理を行う。
　　－第２導電膜形成－
　次いで、例えば、Ｔｉ膜（厚さが１～１０ｎｍ程度）、Ａｌ膜（厚さが５０～４００ｎｍ程度）、及びＴｉ膜（厚さが５０～３００ｎｍ程度）を順に連続成膜して第２導電膜を形成し、その後、図７（ａ）に示すように、ソース電極１６Ｓ、ドレイン電極１６Ｄ、ソース信号線１６ＳＬを形成するように、第２導電膜のパターンニングを行う。
　　－層間絶縁膜形成－
　続いて、図７（ｂ）に示すように、基板１１全面に、パッシベーション膜１７として例えば厚さが５０～５００ｎｍ程度のＳｉＯ２膜を成膜した後、例えば、大気雰囲気下で２００～３５０℃及び０．５～１０時間の条件でアニール処理を行う。
　次いで、平坦化膜１８として例えば感光性樹脂膜を成膜する。そして、感光性樹脂膜に対して露光及び現像を行い、さらに消色処理を施した後、例えば、大気雰囲気下で２００～２５０℃及び０．５～５時間の条件でベークする。
　　－第３導電膜形成－
　次に、保持容量素子の領域に、平坦化膜１８の表面からドレイン電極１６Ｄに達するコンタクトホールＣＣｓを形成すると共に、ゲートソースコンタクト部において、ソース信号線１６ＳＬ及び引き出し線１２ｃが表面に露出するコンタクトホールＣｃを形成する。
　次いで、例えば、厚さが２０～３００ｎｍ程度のＩＴＯ膜で第３導電膜を形成し、その後、各画素電極１９及びゲートソースコンタクト部のコンタクトホールＣｃを覆う領域にパターンニングを行う。そして、画素電極１９等を形成後、例えば、大気雰囲気下で２００～２５０℃及び０．５～５時間の条件でベークする。
　最後に、表示領域Ｄを覆うように配向膜（不図示）を成膜し、ＴＦＴ基板１０が完成する。
　このＴＦＴ基板１０は、例えば、シール材４０を介して別途公知の方法を用いて作製した対向基板２０と貼り合わせると共に両基板間に液晶層３０を設けることにより、液晶表示装置１を形成することができる。
　　（実施形態１の効果）
　上記の構成によれば、酸化物半導体膜１４のチャネル部を覆うように島状にチャネル保護層１５ａが設けられているので、酸化物半導体膜１４のチャネル部が高温に曝されて電気的特性が劣化するのを抑制することができる。
　また、上記の構成によれば、ソース電極１６Ｓ及びドレイン電極１６Ｄがアルミニウム合金膜を含む積層膜で構成されているので、ソース電極１６Ｓ・ドレイン電極１６Ｄが優れた耐熱性を有する。そのため、ソース電極１６Ｓ及びドレイン電極１６Ｄを形成する工程よりも後の工程において、３５０℃程度の高温で熱処理を行っても、ソース電極１６Ｓ・ドレイン電極１６Ｄの表面にヒロック（凹凸）が生じたり、酸化物半導体膜１４とソース電極１６Ｓ・ドレイン電極１６Ｄとが反応して酸化物半導体膜１４の電気的特性が劣化したりする虞がない。従って、例えばパッシベーション膜１７を形成後、酸化物半導体膜１４の電気的特性を回復させるために３５０℃程度の高温でアニール処理を行うことが可能となり、電気的特性に優れたＴＦＴを得ることができる。そして、ＴＦＴが優れた電気的特性を有することにより、ＴＦＴ基板１０においてＴＦＴ等のレイアウトのコンパクト化が可能となり、開口率向上に伴って低消費電力化や高精細化が実現できる。
　本実施形態のＴＦＴ基板１０は、上記説明したように、優れた電気的特性を有し、高スイッチング特性により高速充電することができるので、高フレームレート化が可能となる。従って、本実施形態のＴＦＴ基板１０は３Ｄディスプレイの液晶パネルを構成する場合に好適である。
　また、本実施形態のＴＦＴ基板１０は、優れた電気的特性を有し、高スイッチング特性且つオフ電流が良好であることから、休止駆動することができるので、低消費電力化が可能となる。従って、本実施形態のＴＦＴ基板１０は、電子ブックの液晶パネルを構成する場合にも好適である。
　なお、ゲート信号線１２ＧＬとソース信号線１６ＳＬの交差部分にゲート保護膜１５ｂが設けられているとして説明したが、ゲート保護膜１５ｂが設けられていなくてもよい。
　また、ここでは、表示領域Ｄ内の各画素に対応して設けられたＴＦＴについて説明したが、上記説明した構成のＴＦＴを、端子領域Ｔに設けてもよい。本実施形態のＴＦＴを端子領域Ｔに設けた場合でも、ＴＦＴが優れた電気的特性を有することにより、低消費電力化や高精細化を実現することができる。この場合には、端子領域ＴのＴＦＴの高精細化により額縁領域の面積を縮小することが可能となる。従って、このＴＦＴ基板は、モバイル機器の液晶パネルを構成する場合に好適である。
　　（実施例）
　図４及び５に示す実施形態１の構成のＴＦＴ（実施例）と、図１７及び１８に示す従来の構成のＴＦＴ（比較例）について、各々の電気的特性を評価するための測定を行った。ＴＦＴの電気的特性を定量的に示すパラメーターとしては、Ｓ値（サブスレッショルドスイング（Subthreshold swing）値）が用いられる。Ｓ値は、しきい値電圧以下の領域での、ゲート電圧に対するドレイン電流の変化率のことであり、ＴＦＴのＩｄ－Ｖｇ特性の傾き（Ｓ＝ΔＩｄ／ΔＶｇ）を計測して求めることができる。
　図８は、実施例（Ａ１）及び比較例（Ｂ１）にかかるＴＦＴについて、ゲート電圧とドレイン電流との関係を示す。このグラフより、実施例Ａ１にかかるＴＦＴは、比較例Ｂ１にかかるＴＦＴよりもＳ値が小さく、優れた電気的特性を有することが分かる。
　図９は、実施例（Ａ２及びＡ３）及び比較例（Ｂ２及びＢ３）にかかるＴＦＴについて、チャネル長（７～５４μｍ）とＳ値との関係を示すグラフである。ここで、実施例Ａ２は、チャネル幅が９μｍのＴＦＴである。実施例Ａ３は、チャネル幅が２４μｍのＴＦＴである。比較例Ｂ２は、チャネル幅が５μｍのＴＦＴである。比較例Ｂ３は、チャネル幅が２０μｍのＴＦＴである。このグラフより、チャネル長やチャネル幅の大きさにかかわらず、実施例Ａ２、Ａ３のＴＦＴは、比較例Ｂ２、Ｂ３のＴＦＴよりもＳ値が小さく、優れた電気的特性を有することが分かる。
　　《実施形態２》
　次に、実施形態２の液晶表示装置について説明する。
　　－ＴＦＴ基板－
　液晶表示装置１は、実施形態１と同様、ＴＦＴ基板１０と対向基板２０とが互いに対向するように配置され、基板外周縁部に設けられたシール材４０により両者が接着されている。そして、シール材４０に囲まれた領域に、表示媒体層として液晶層３０が設けられている。
　また、液晶表示装置１では、シール材４０の内側の部分に画像表示を行う表示領域Ｄが形成され、ＴＦＴ基板１０の対向基板２０から突出する部分に端子領域Ｔが形成されている。
　ＴＦＴ基板１０は、図１０に示すように、表示領域Ｄにおいて、互いに並行に延びるように設けられた複数のゲート信号線１２ＧＬと、各ゲート信号線１２ＧＬと直交する方向に互いに並行に延びるように設けられた複数のソース信号線１６ＳＬと、各ゲート信号線１２ＧＬ及び各ソース信号線１６ＳＬの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴと、を備えている。なお、各ゲート信号線１２ＧＬの間には、互いに並行に延びるように複数の保持容量配線１２ＣｓＬが設けられている。
　また、積層構造の点からは、ＴＦＴ基板１０は、基板１１上に、ゲート電極１２Ｇ，ゲート信号線１２ＧＬ等を含む導電膜、ゲート絶縁膜１３、酸化物半導体膜１４、チャネル保護層１５ａやゲート保護層１５ｂを含む絶縁膜、ソース電極１６Ｓ、ドレイン電極１６Ｄ、ソース信号線１６ＳＬ等を含む導電膜、パッシベーション膜１７及び平坦化膜１８からなる層間絶縁膜、画素電極１９、及び配向膜が積層された構成を有している。
　ＴＦＴにおいては、図１０及び１１に示すように、ゲート信号線１２ＧＬから突出したゲート電極１２Ｇが設けられ、ゲート電極１２Ｇを覆うように設けられたゲート絶縁膜１３を介してゲート電極１２Ｇの上層に酸化物半導体膜１４が設けられている。なお、酸化物半導体膜１４のうちゲート電極１２Ｇに対向する位置にはチャネル部が形成されている。チャネル部は、その上層に島状に設けられたチャネル保護層１５ａにより被覆されている。また、酸化物半導体膜１４の上層には、チャネル部を介して互いに離間して、ソース電極１６Ｓとドレイン電極１６Ｄとが設けられている。そして、これらを覆うように、層間絶縁膜として、パッシベーション膜１７及び平坦化膜１８が積層されている。
　ゲート電極１２Ｇは、公知の材料で構成され、例えば、Ｔｉ膜（厚さが１～１０ｎｍ程度）、Ａｌ膜（厚さが５０～４００ｎｍ程度）及びＴｉ膜（厚さが５０～３００ｎｍ程度）の積層膜で形成されている。
　ゲート絶縁膜１３は、公知の材料で構成され、例えば、厚さが２０～１００ｎｍ程度のＳｉＯ２膜で形成されている。
　酸化物半導体膜１４は、例えば、ＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）系の金属酸化物により形成されており、例えば厚さが２０～２００ｎｍ程度である。ＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）系の金属酸化物はアモルファスであっても移動度が高いので、高移動度、低オフ電流といった薄膜トランジスタにとって良好な特性が得られる。なお、ここでは酸化物半導体膜１４がＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）系の金属酸化物で形成されているとしたが、例えばＩｎ、Ｇａ、及びＺｎのいずれか１種を含む金属酸化物で形成されていればよい。これらの金属酸化物はアモルファスであっても移動度が高いため、オン電流の大きい薄膜トランジスタを形成することができる。
　チャネル保護層１５ａは、複数の膜の積層体で形成されている。チャネル保護層１５ａは、絶縁性樹脂膜５１ａ、酸化物半導体膜５２ａ、及び遮光性感光性樹脂膜５３ａが下から順に積層された構成を有し、全体として遮光性を有する。チャネル保護層１５ａは、酸化物半導体膜１４のチャネル領域に対応するようにチャネル部を覆って島状にパターンニングされて設けられている。チャネル保護層１５ａが酸化物半導体膜１４のチャネル部を覆うように設けられているので、チャネル部が熱処理工程において直接加熱されるのが抑制され、チャネル部が低抵抗化して酸化物半導体膜１４の電気的特性が劣化するのが抑制される。
　チャネル保護層１５ａを構成する複数の膜のそれぞれについては、絶縁性樹脂膜５１ａは、例えば、厚さが１０～５００ｎｍ程度のＳｉＯ２膜で形成されている。酸化物半導体膜５２ａは、例えば、厚さが１０～２００ｎｍ程度のＩＧＺＯ（Ｉｎ－Ｇａ－Ｚｎ－Ｏ）系の金属酸化物膜で形成されている。遮光性感光性樹脂膜５３ａは、例えば、厚さが１００～３０００ｎｍ程度のブラックマトリクス形成用含量分散型ネガ型フォトレジスト（例えば、東京応化工業（株）製の「ＣＦＰＲ　ＢＫ」シリーズ等）等で形成されている。
　ソース電極１６Ｓ及びドレイン電極１６Ｄは、Ａｌ合金膜を含む積層膜で形成されている。具体的には、ソース電極１６Ｓ及びドレイン電極１６Ｄは、Ｔｉ膜、Ａｌ合金膜及びＴｉ膜の積層膜で形成されている。Ａｌ合金膜としては、比抵抗が低く、且つ３５０℃以上の耐熱性を有する材料が好適であり、主成分がＡｌで、副成分がケイ素（Ｓｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、ニッケル（Ｎｉ）及びランタン（Ｌａ）からなる群より選ばれる少なくとも１種である合金（つまり、Ａｌ－Ｓｉ、Ａｌ－Ｎｄ、Ａｌ－Ｃｕ、Ａｌ－Ｎｉ、Ａｌ－Ｌａ）が挙げられる。なお、ソース電極１６Ｓ及びドレイン電極１６Ｄを構成する積層膜としては、上記の他、例えば、Ｍｏ膜、Ａｌ合金膜、及びＭｏ膜の積層膜とすることもできる。また、ソース電極１６Ｓ及びドレイン電極１６ＤをＡｌ合金膜を含む積層膜とする他、Ａｌ合金膜の単層膜で形成することも可能である。
　パッシベーション膜１７は、公知の材料で構成され、例えば、厚さが５０～５００ｎｍ程度のＳｉＯ２膜で形成されている。また、平坦化膜１８は、感光性樹脂等の公知の材料で構成されている。パッシベーション膜１７及び平坦化膜１８は、層間絶縁膜として形成されるが、両者が一体となって層間絶縁膜を構成していてもよい。
　画素電極１９は、公知の材料で構成され、例えば、厚さが２０～３００ｎｍ程度のＩＴＯ膜で形成されている。
　　－対向基板－
　対向基板２０は、図示しないが、基板上に遮光層及び着色層を備えたカラーフィルタ層が設けられ、カラーフィルタ層を覆うように共通電極が設けられ、さらに、共通電極を覆うように配向膜が設けられている。
　　－液晶層－
　液晶層３０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
　　－液晶表示装置の動作－
　上記構成の液晶表示装置１では、各画素において、ゲートドライバからゲート信号がゲート信号線１２ＧＬを介してゲート電極１２Ｇに送られて、表示領域ＤのＴＦＴがオン状態になったときに、ＴＦＴにおいて、ソースドライバからソース信号がソース信号線１６ＳＬを介してソース電極１６Ｓに送られて、酸化物半導体膜１４及びドレイン電極１６Ｄを介して、画素電極１９に所定の電荷が書き込まれる。この際、ＴＦＴ基板１０の各画素電極１９と対向基板２０の共通電極との間において電位差が生じ、液晶層３０、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された保持容量素子に所定の電圧が印加される。そして、液晶表示装置１では、各画素において、液晶層３０に印加する電圧の大きさによって液晶層３０の配向状態を変えることにより、液晶層３０の光透過率を調整して画像が表示される。
　　（ＴＦＴ基板の製造方法）
　以下、本実施形態にかかるＴＦＴ基板１０の製造方法について図１２～１３を用いて説明する。
　　－第１導電膜～ゲート絶縁膜形成－
　まず、基板１１上に、例えば、Ｔｉ膜（厚さが１～１０ｎｍ程度）、Ａｌ膜（厚さが５０～４００ｎｍ程度）、及びＴｉ膜（厚さが５０～３００ｎｍ程度）を順に連続成膜して第１導電膜を形成し、その後、ゲート電極１２Ｇ、ゲート信号線１２ＧＬ、保持容量線１２ＣｓＬ、引き出し線１２ｃ等を形成するように、パターンニングを行う。そして、図６（ａ）に示すように、第１導電膜をパターンニングした後形成されたゲート電極１２Ｇ、ゲート信号線１２ＧＬ、保持容量線１２ＣｓＬ、引き出し線１２ｃ等の上層に、厚さ１００～５００ｎｍ程度のＳｉＮ膜及び厚さ２０～１００ｎｍ程度のＳｉＯ２膜を積層してゲート絶縁膜１３を成膜する。
　　－酸化物半導体膜形成－
　続いて、例えば厚さ２０～２００ｎｍ程度の酸化物半導体膜１４を成膜し、図１２（ｂ）に示すように、ＴＦＴを形成する領域のそれぞれに対応するようにパターンニングを行う。
　なお、このとき、酸化物半導体膜１４は、保持容量素子の領域にも設けられるようにパターンニングされていてもよい。
　　－チャネル保護層形成－
　次に、ＳｉＯ２膜、酸化物半導体膜、及び遮光性感光性樹脂膜を連続して成膜したのち、遮光性感光性樹脂膜をパターンニングして、チャネル保護層１５ａ及びゲート保護層１５ｂに対応する遮光性感光性樹脂膜５３ａ、５３ｂを形成する。そして、遮光性感光性樹脂膜５３ａ，５３ｂをマスクとしてウェットエッチングを行い、図１２（ｃ）に示すように、酸化物半導体膜をエッチングして酸化物半導体膜５２ａ，５３ｂを形成後、ＳｉＯ２膜をエッチングして絶縁性樹脂膜５１ａ，５１ｂを形成する。そして、図１３（ａ）に示すように、熱処理を行って遮光性感光性樹脂膜５３ａを硬化させることにより、遮光性感光性樹脂膜５３ａ、５３ｂが酸化物半導体膜５２ａ、５２ｂを覆うようにリフローさせる。
　　－第２導電膜形成－
　次いで、例えば、Ｔｉ膜（厚さが１～１０ｎｍ程度）、Ａｌ膜（厚さが５０～４００ｎｍ程度）、及びＴｉ膜（厚さが５０～３００ｎｍ程度）を順に連続成膜して第２導電膜を形成し、その後、図１３（ｂ）に示すように、ソース電極１６Ｓ、ドレイン電極１６Ｄ、ソース信号線１６ＳＬを形成するようにパターンニングを行う。
　　－層間絶縁膜形成－
　続いて、図１３（ｂ）に示すように、基板１１全面に、パッシベーション膜１７として例えば厚さが５０～５００ｎｍ程度のＳｉＯ２膜を成膜した後、例えば、大気雰囲気下で２００～３５０℃及び０．５～１０時間の条件でアニール処理を行う。
　次いで、平坦化膜１８として例えば感光性樹脂膜を成膜する。そして、感光性樹脂膜に対して露光及び現像を行い、さらに消色処理を施した後、例えば、大気雰囲気下で２００～２５０℃及び０．５～５時間の条件でベークする。
　　－第３導電膜形成－
　次に、保持容量素子の領域に、平坦化膜１８の表面からドレイン電極１６Ｄに達するコンタクトホールＣＣｓを形成すると共に、ゲートソースコンタクト部において、ソース信号線１６ＳＬ及び引き出し線１２ｃが表面に露出するコンタクトホールＣｃを形成する。
　次いで、例えば、厚さが２０～３００ｎｍ程度のＩＴＯ膜で第３導電膜を形成し、その後、各画素電極１９及びゲートソースコンタクト部のコンタクトホールＣｃを覆う領域にパターンニングを行う。そして、画素電極１９等を形成後、例えば、大気雰囲気下で２００～２５０℃及び０．５～５時間の条件でベークする。
　最後に、表示領域Ｄを覆うように配向膜（不図示）を成膜し、ＴＦＴ基板１０が完成する。
　このＴＦＴ基板１０は、例えば、シール材４０を介して別途公知の方法を用いて作製した対向基板２０と貼り合わせると共に両基板間に液晶層３０を設けることにより、液晶表示装置１を形成することができる。
　　（実施形態２の効果）
　上記の構成によれば、酸化物半導体膜１４のチャネル部を覆うように島状にチャネル保護層１５ａが設けられているので、酸化物半導体膜１４のチャネル部が高温に曝されて電気的特性が劣化するのを抑制することができる。
　また、上記の構成によれば、ソース電極１６Ｓ及びドレイン電極１６Ｄがアルミニウム合金膜を含む積層膜で構成されているので、ソース電極１６Ｓ・ドレイン電極１６Ｄが優れた耐熱性を有する。そのため、ソース電極１６Ｓ及びドレイン電極１６Ｄを形成する工程よりも後の工程において、３５０℃程度の高温で熱処理を行っても、ソース電極１６Ｓ・ドレイン電極１６Ｄの表面にヒロック（凹凸）が生じたり、酸化物半導体膜１４とソース電極１６Ｓ・ドレイン電極１６Ｄとが反応して酸化物半導体膜１４の電気的特性が劣化したりする虞がない。従って、例えばパッシベーション膜１７を形成後、酸化物半導体膜１４の電気的特性を回復させるために３５０℃程度の高温でアニール処理を行うことが可能となり、電気的特性に優れたＴＦＴを得ることができる。そして、ＴＦＴが優れた電気的特性を有することにより、ＴＦＴ基板１０においてＴＦＴ等のレイアウトのコンパクト化が可能となり、開口率向上に伴って低消費電力化や高精細化が実現できる。
　本実施形態のＴＦＴ基板１０は、上記説明したように、優れた電気的特性を有し、高スイッチング特性により高速充電することができるので、高フレームレート化が可能となる。従って、本実施形態のＴＦＴ基板１０は３Ｄディスプレイの液晶パネルを構成する場合に好適である。
　また、本実施形態のＴＦＴ基板１０は、優れた電気的特性を有し、高スイッチング特性且つオフ電流が良好であることから、休止駆動することができるので、低消費電力化が可能となる。従って、本実施形態のＴＦＴ基板１０は、電子ブックの液晶パネルを構成する場合にも好適である。
　なお、ゲート信号線１２ＧＬとソース信号線１６ＳＬの交差部分にゲート保護膜１５ｂが設けられているとして説明したが、ゲート保護膜１５ｂが設けられていなくてもよい。
　また、ここでは、表示領域Ｄ内の各画素に対応して設けられたＴＦＴについて説明したが、上記説明した構成のＴＦＴを、端子領域Ｔに設けてもよい。本実施形態のＴＦＴを端子領域Ｔに設けた場合でも、ＴＦＴが優れた電気的特性を有することにより、低消費電力化や高精細化を実現することができる。この場合には、端子領域ＴのＴＦＴの高精細化により額縁領域の面積を縮小することが可能となる。従って、このＴＦＴ基板は、モバイル機器の液晶パネルを構成する場合に好適である。
　また、上記の構成によれば、チャネル保護層１５ａが遮光性を有するので、酸化物半導体膜１４に光が照射されることにより電気的特性が変化するのを抑制することができる。さらに、チャネル保護層１５ａが島状に設けられているので、酸化物半導体膜１４において、チャネル部以外の領域は遮光されない構成となっている。そのため、チャネル部以外の領域が遮光されることによる開口率の低下を抑制することができる。
　なお、ここでは、表示領域Ｄ内の各画素に対応して設けられたＴＦＴについて説明したが、上記説明した構成のＴＦＴを、端子領域Ｔに設けてもよい。本実施形態のＴＦＴを端子領域Ｔに設けた場合でも、ＴＦＴが優れた電気的特性を有することにより、低消費電力化や高精細化を実現することができる。
　　《実施形態２の変形例》
　上記説明した実施形態２のＴＦＴ基板では、チャネル保護層１５ａが絶縁性樹脂膜５１ａ、酸化物半導体膜５２ａ、及び遮光性感光性樹脂膜５３ａからなる積層体で形成されてチャネル保護層が遮光性を有するとして説明したが、チャネル保護層１５ａがその他の構成を有することにより遮光性を有するものであってもよい。以下、チャネル保護層１５ａの構成が実施形態２と異なる場合の変形実施例について説明する。
　図１４及び１５は、実施形態２の変形例のＴＦＴを示す。このＴＦＴは、チャネル保護層１５ａの構成以外については実施形態２と同一の構成を有する。
チャネル保護層１５ａは、複数の膜の積層体で形成されている。チャネル保護層１５ａは、絶縁性樹脂膜６１ａ、遮光性金属膜６２ａ、及び感光性絶縁膜６３ａが下から順に積層された構成を有し、全体として遮光性を有する。チャネル保護層１５ａは、酸化物半導体膜１４のチャネル領域に対応するようにチャネル部を覆って島状にパターンニングされて設けられている。チャネル保護層１５ａが酸化物半導体膜１４のチャネル部を覆うように設けられているので、チャネル部が熱処理工程において直接加熱されるのが抑制され、チャネル部が低抵抗化して酸化物半導体膜１４の電気的特性が劣化するのが抑制される。
　チャネル保護層１５ａを構成する複数の膜のそれぞれについては、絶縁性樹脂膜６１ａは、例えば、厚さが１０～５００ｎｍ程度のＳｉＯ２膜で形成されている。遮光性金属膜６２ａは、例えば、Ａｌ膜、Ｍｏ膜、Ｗ膜、Ｔａ膜、Ｔｉ膜等の金属膜や、これらの金属を主成分とする合金膜等で形成され、例えば、厚さが４０～２００ｎｍ程度である。感光性絶縁膜６３ａは、例えば、厚さが１００～３０００ｎｍ程度の耐熱透明観光型保護膜（例えば、ＪＳＲ（株）製の「オプトマーＰＣ」シリーズ等）等で形成されている。
　このチャネル保護層１５ａの作製方法については、ＳｉＯ２膜、遮光性金属膜、及び感光性絶縁膜を連続して成膜した後、感光性絶縁膜をパターンニングして、チャネル保護層１５ａ及びゲート保護層１５ｂに対応する感光性絶縁膜６３ａ、６３ｂを形成する。そして、感光性絶縁膜６３ａ，６３ｂをマスクとしてウェットエッチングを行い、図１６（ａ）に示すように、酸化物半導体膜をエッチングして遮光性金属膜６２ａ，６３ｂを形成後、ＳｉＯ２膜をエッチングして絶縁性樹脂膜６１ａ，６１ｂを形成する。そして、図１６（ｂ）に示すように、熱処理を行って遮光性感光性樹脂膜６３ａを硬化させることにより、感光性絶縁膜６３ａ、６３ｂが遮光性金属膜６２ａ、６２ｂを覆うようにリフローさせる。
　このようにして得られるチャネル保護層１５ａは、実施形態２のＴＦＴと同様に遮光性を有するので、酸化物半導体膜１４に光が照射されることにより電気的特性が変化するのを抑制することができる。
　本発明は、酸化物半導体膜を備えたＴＦＴを有するＴＦＴ基板、表示装置、及びＴＦＴ基板の製造方法について有用である。
　　　１　　　　　液晶表示装置
　　　１０　　　　ＴＦＴ基板
　　　１１　　　　基板
　　　１２Ｇ　　　ゲート電極
　　　１３　　　　ゲート絶縁膜
　　　１４　　　　酸化物半導体膜
　　　１５ａ　　　チャネル保護層
　　　１６Ｓ　　　ソース電極
　　　１６Ｄ　　　ドレイン電極
　　　１７　　　　パッシベーション膜（層間絶縁膜）
　　　１８　　　　平坦化膜（層間絶縁膜）
　　　５１ａ　　　絶縁性樹脂膜
　　　５２ａ　　　酸化物半導体膜
　　　５３ａ　　　遮光性感光性樹脂膜
　　　６１ａ　　　絶縁性樹脂膜
　　　６２ａ　　　遮光性金属膜
　　　６３ａ　　　感光性絶縁膜

Claims (18)

  1. 　基板と、
    　上記基板上に設けられたゲート電極と、
    　上記基板上に設けられ、上記ゲート電極を覆うゲート絶縁膜と、
    　上記ゲート絶縁膜上に設けられ、上記ゲート電極に対向する位置にチャネル部が形成された酸化物半導体膜と、
    　上記酸化物半導体膜上に設けられ、上記チャネル部を島状に覆うチャネル保護層と、
    　上記酸化物半導体膜上に設けられ、上記チャネル部及びチャネル保護層を介して互いに離間して設けられたソース電極及びドレイン電極と、
    　上記ソース電極及びドレイン電極の上層に設けられた層間絶縁膜と、
    を備えた薄膜トランジスタ基板であって、
    　上記ソース電極及びドレイン電極は、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で構成されていることを特徴とする薄膜トランジスタ基板。
  2. 　請求項１に記載された薄膜トランジスタ基板において、
    　上記チャネル保護層は、遮光性を有することを特徴とする薄膜トランジスタ基板。
  3. 　請求項２に記載された薄膜トランジスタ基板において、
    　上記チャネル保護層は、遮光性を有する感光性樹脂膜を含む複数の膜の積層体で形成されていることを特徴とする薄膜トランジスタ基板。
  4. 　請求項３に記載された薄膜トランジスタ基板において、
    　上記積層体を構成する複数の膜は、絶縁性樹脂膜、該絶縁性樹脂膜の上層の酸化物半導体膜、及び該酸化物半導体膜の上層の上記遮光性感光性樹脂膜であることを特徴とする薄膜トランジスタ基板。
  5. 　請求項２に記載された薄膜トランジスタ基板において、
    　上記チャネル保護層は、遮光性を有する金属膜を含む複数の膜の積層体で形成されていることを特徴とする薄膜トランジスタ基板。
  6. 　請求項５に記載された薄膜トランジスタ基板において、
    　上記積層体を構成する複数の膜は、絶縁性樹脂膜、該絶縁性樹脂膜の上層の上記遮光性金属膜、及び該遮光性金属膜の上層の感光性絶縁膜であることを特徴とする薄膜トランジスタ基板。
  7. 　請求項１～６のいずれか１項に記載された薄膜トランジスタ基板において、
    　上記ソース電極及びドレイン電極を構成するアルミニウム合金膜は、３５０℃以上の耐熱性を有することを特徴とする薄膜トランジスタ基板。
  8. 　請求項７に記載された薄膜トランジスタ基板において、
    　上記アルミニウム合金膜は、主成分がアルミニウムであって、副成分がケイ素（Ｓｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、ニッケル（Ｎｉ）及びランタン（Ｌａ）からなる群より選ばれる少なくとも１種である合金からなることを特徴とする薄膜トランジスタ基板。
  9. 　請求項１～８のいずれか１項に記載された薄膜トランジスタ基板と、該薄膜トランジスタ基板に対向して配置された対向基板と、該薄膜トランジスタ基板と該対向基板との間に設けられた表示媒体層と、を備えたことを特徴とする表示装置。
  10. 　請求項９に記載された表示装置において、
    　上記表示媒体層が液晶層であることを特徴とする表示装置。
  11. 　基板と、該基板上に設けられたゲート電極と、該基板上に設けられ、該ゲート電極を覆うゲート絶縁膜と、該ゲート絶縁膜上に設けられ、該ゲート電極に対向する位置にチャネル部が形成された酸化物半導体膜と、該酸化物半導体膜上に設けられ、該チャネル部を島状に覆うチャネル保護層と、該酸化物半導体膜上に設けられ、該チャネル部及びチャネル保護層を介して互いに離間して設けられたソース電極及びドレイン電極と、該ソース電極及びドレイン電極の上層に設けられた層間絶縁膜と、を備えた薄膜トランジスタ基板の製造方法であって、
    　基板の上にゲート電極を形成し、
    　上記ゲート電極の上にゲート絶縁膜を形成し、
    　上記ゲート絶縁膜の上に酸化物半導体膜を形成し、
    　上記酸化物半導体膜のチャネル部を覆うように島状にチャネル保護層を形成し、
    　上記酸化物半導体膜及び上記チャネル保護層の上に、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜でソース電極及びドレイン電極を形成し、
    　上記ソース電極及びドレイン電極の上に層間絶縁膜を形成し、
    　その後、上記層間絶縁膜を２００～３５０℃でアニールすることを特徴とする薄膜トランジスタ基板の製造方法。
  12. 　請求項１１に記載された薄膜トランジスタ基板の製造方法において、
    　上記チャネル保護層を、遮光性を有する材料で形成することを特徴とする薄膜トランジスタ基板の製造方法。
  13. 　請求項１２に記載された薄膜トランジスタ基板の製造方法において、
    　上記チャネル保護層を、遮光性を有する感光性樹脂膜を含む複数の膜を積層して形成することを特徴とする薄膜トランジスタ基板の製造方法。
  14. 　請求項１３に記載された薄膜トランジスタ基板の製造方法において、
    　上記チャネル保護層として積層する複数の膜は、絶縁性樹脂膜、該絶縁性樹脂膜の上層の酸化物半導体膜、及び該酸化物半導体膜の上層の上記遮光性感光性樹脂膜であることを特徴とする薄膜トランジスタ基板の製造方法。
  15. 　請求項１２に記載された薄膜トランジスタ基板の製造方法において、
    　上記チャネル保護層を、遮光性を有する金属膜を含む複数の膜を積層して形成することを特徴とする薄膜トランジスタ基板の製造方法。
  16. 　請求項１５に記載された薄膜トランジスタ基板の製造方法において、
    　上記チャネル保護層として積層する複数の膜は、絶縁性樹脂膜、該絶縁性樹脂膜の上層の上記遮光性金属膜、及び該遮光性金属膜の上層の感光性絶縁膜であることを特徴とする薄膜トランジスタ基板の製造方法。
  17. 　請求項１１～１６のいずれか１項に記載された薄膜トランジスタ基板の製造方法において、
    　上記ソース電極及びドレイン電極を構成するアルミニウム合金膜は、３５０℃以上の耐熱性を有することを特徴とする薄膜トランジスタ基板の製造方法。
  18. 　請求項１７に記載された薄膜トランジスタ基板の製造方法において、
    　上記アルミニウム合金膜は、主成分がアルミニウムであって、副成分がケイ素（Ｓｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、ニッケル（Ｎｉ）及びランタン（Ｌａ）からなる群より選ばれる少なくとも１種である合金からなることを特徴とする薄膜トランジスタ基板の製造方法。
PCT/JP2012/000093 2011-01-13 2012-01-10 薄膜トランジスタ基板及び製造方法 WO2012096154A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012552671A JP5357342B2 (ja) 2011-01-13 2012-01-10 薄膜トランジスタ基板及び製造方法
US13/979,253 US9171940B2 (en) 2011-01-13 2012-01-10 Thin film transistor substrate, display device, and method for manufacturing thin film transistor substrate
CN201280005434.XA CN103314446B (zh) 2011-01-13 2012-01-10 薄膜晶体管基板及其制造方法
KR1020137019645A KR101604895B1 (ko) 2011-01-13 2012-01-10 박막 트랜지스터 기판 및 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-004723 2011-01-13
JP2011004723 2011-01-13

Publications (1)

Publication Number Publication Date
WO2012096154A1 true WO2012096154A1 (ja) 2012-07-19

Family

ID=46507063

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000093 WO2012096154A1 (ja) 2011-01-13 2012-01-10 薄膜トランジスタ基板及び製造方法

Country Status (5)

Country Link
US (1) US9171940B2 (ja)
JP (1) JP5357342B2 (ja)
KR (1) KR101604895B1 (ja)
CN (1) CN103314446B (ja)
WO (1) WO2012096154A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337497A (zh) * 2013-06-28 2013-10-02 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
KR20150065220A (ko) * 2013-12-04 2015-06-15 엘지디스플레이 주식회사 어레이기판
JP2015153902A (ja) * 2014-02-14 2015-08-24 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法
JP2020532117A (ja) * 2017-09-14 2020-11-05 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 Ｔｆｔデバイス及び液晶表示パネルの静電気保護回路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150179801A1 (en) * 2013-12-25 2015-06-25 Shenzhen China Star Optoelectronics Technology Co. Ltd. Thin film transistor and method for manufacturing the same
CN104377247B (zh) * 2014-11-24 2017-12-08 深圳市华星光电技术有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法
CN108701719A (zh) * 2016-02-22 2018-10-23 夏普株式会社 半导体装置和半导体装置的制造方法
KR101897345B1 (ko) * 2016-09-21 2018-09-10 고려대학교 산학협력단 박막 트랜지스터
KR20200024382A (ko) 2018-08-27 2020-03-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147811A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2009081425A (ja) * 2007-09-07 2009-04-16 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010166038A (ja) * 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010251735A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109769A (ja) * 1991-10-18 1993-04-30 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
KR101446251B1 (ko) * 2007-08-07 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 이 표시 장치를 구비한 전자기기 및 그 제조 방법
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
CN102822884A (zh) * 2010-03-26 2012-12-12 夏普株式会社 显示装置和显示装置用阵列基板的制造方法
JP5523896B2 (ja) * 2010-03-31 2014-06-18 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147811A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2009081425A (ja) * 2007-09-07 2009-04-16 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010166038A (ja) * 2008-12-19 2010-07-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010251735A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337497A (zh) * 2013-06-28 2013-10-02 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
US9664973B2 (en) 2013-06-28 2017-05-30 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, and display device
KR20150065220A (ko) * 2013-12-04 2015-06-15 엘지디스플레이 주식회사 어레이기판
KR102207941B1 (ko) 2013-12-04 2021-01-26 엘지디스플레이 주식회사 어레이기판
JP2015153902A (ja) * 2014-02-14 2015-08-24 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法
JP2020532117A (ja) * 2017-09-14 2020-11-05 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 Ｔｆｔデバイス及び液晶表示パネルの静電気保護回路
JP7012826B2 (ja) 2017-09-14 2022-01-28 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 Ｔｆｔデバイス及び液晶表示パネルの静電気保護回路

Also Published As

Publication number Publication date
US9171940B2 (en) 2015-10-27
JPWO2012096154A1 (ja) 2014-06-09
CN103314446B (zh) 2016-04-20
KR20140003506A (ko) 2014-01-09
KR101604895B1 (ko) 2016-03-18
JP5357342B2 (ja) 2013-12-04
US20130292682A1 (en) 2013-11-07
CN103314446A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5357342B2 (ja) 薄膜トランジスタ基板及び製造方法
TWI493723B (zh) 薄膜電晶體、薄膜電晶體的製造方法及顯示器
WO2017065199A1 (ja) 半導体装置およびその製造方法
WO2015194417A1 (ja) 半導体装置
WO2012032749A1 (ja) 薄膜トランジスタ基板及びその製造方法、表示装置
US9209282B2 (en) Method of manufacturing thin film transistor substrate and thin film transistor substrate manufactured by the method
US20120199891A1 (en) Semiconductor device and method for manufacturing same
KR100831881B1 (ko) 박막 반도체 장치
TWI543371B (zh) 半導體裝置及其製造方法
US9023685B2 (en) Semiconductor device, fabrication method for the same, and display apparatus
CN104508808A (zh) 半导体装置及其制造方法
WO2011151955A1 (ja) 半導体素子、薄膜トランジスタ基板及び表示装置
WO2011125940A1 (ja) 薄膜トランジスタおよびその製造方法
JP6785563B2 (ja) 非線形素子、アレイ基板、およびアレイ基板の製造方法
US8842229B2 (en) Thin film transistor substrate, method for producing same, and display device
WO2013080516A1 (ja) 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法
WO2018061954A1 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置
US11721704B2 (en) Active matrix substrate
US8912027B2 (en) Display device and method of manufacturing the same
WO2016104253A1 (ja) 半導体装置
CN111863836B (zh) 有源矩阵基板及其制造方法
JP4780830B2 (ja) 電気光学装置およびその作製方法
JP2009021276A (ja) 薄膜トランジスタ、表示装置、及び薄膜トランジスタの製造方法
JP2022191755A (ja) 半導体装置
WO2013018126A1 (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280005434.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12733891

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012552671

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13979253

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137019645

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12733891

Country of ref document: EP

Kind code of ref document: A1