JP5357342B2 - 薄膜トランジスタ基板及び製造方法 - Google Patents
薄膜トランジスタ基板及び製造方法 Download PDFInfo
- Publication number
- JP5357342B2 JP5357342B2 JP2012552671A JP2012552671A JP5357342B2 JP 5357342 B2 JP5357342 B2 JP 5357342B2 JP 2012552671 A JP2012552671 A JP 2012552671A JP 2012552671 A JP2012552671 A JP 2012552671A JP 5357342 B2 JP5357342 B2 JP 5357342B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transistor substrate
- oxide semiconductor
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 160
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000010408 film Substances 0.000 claims abstract description 473
- 239000004065 semiconductor Substances 0.000 claims abstract description 128
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 46
- 239000011241 protective layer Substances 0.000 claims description 78
- 239000010410 layer Substances 0.000 claims description 60
- 239000011347 resin Substances 0.000 claims description 53
- 229920005989 resin Polymers 0.000 claims description 53
- 239000004973 liquid crystal related substance Substances 0.000 claims description 47
- 239000011229 interlayer Substances 0.000 claims description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 15
- 150000004706 metal oxides Chemical class 0.000 claims description 15
- 229910007541 Zn O Inorganic materials 0.000 claims description 11
- 229910052779 Neodymium Inorganic materials 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052746 lanthanum Inorganic materials 0.000 claims description 8
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 8
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 238000002161 passivation Methods 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 13
- 238000000137 annealing Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 9
- 238000000059 patterning Methods 0.000 description 9
- 239000003566 sealing material Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 2
- 229910018507 Al—Ni Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- IUVCFHHAEHNCFT-INIZCTEOSA-N 2-[(1s)-1-[4-amino-3-(3-fluoro-4-propan-2-yloxyphenyl)pyrazolo[3,4-d]pyrimidin-1-yl]ethyl]-6-fluoro-3-(3-fluorophenyl)chromen-4-one Chemical compound C1=C(F)C(OC(C)C)=CC=C1C(C1=C(N)N=CN=C11)=NN1[C@@H](C)C1=C(C=2C=C(F)C=CC=2)C(=O)C2=CC(F)=CC=C2O1 IUVCFHHAEHNCFT-INIZCTEOSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Thin Film Transistor (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Description
本発明は、酸化物半導体膜を備えた薄膜トランジスタを有する薄膜トランジスタ基板、表示装置、及び薄膜トランジスタ基板の製造方法に関する。
一般に、アクティブマトリクス基板としては、画像の最小単位である各画素毎に、スイッチング素子として薄膜トランジスタ(Thin Film Transistor、以下、「TFT」とも称する)が設けられた薄膜トランジスタ基板(以下、「TFT基板」とも称する)が広く用いられている。
一般的な構成のTFTは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。
TFT基板は、基板上にTFTがマトリクス状に複数設けられ、そして、それらを覆うように絶縁膜が設けられて表面が平坦化され、さらに、その絶縁膜上に画素電極が各TFTに対応して複数形成された構成を有する。また、液晶表示パネルは、TFT基板に対向するように対向基板が配置され、TFT基板及び対向基板の間に液晶層が設けられた構成を有する。
近年、TFT基板では、画像の最小単位である各画素のTFTとして、アモルファスシリコン(a−Si)からなる半導体層に代わって、酸化物半導体からなる半導体膜(以下、「酸化物半導体膜」とも称する)を用いたTFTが提案されている。酸化物半導体膜は、a−Si半導体膜と比較して、スイッチング特性が高く良好なオフ電流値を示す、電子移動度が大きい、低温プロセスが可能、等の点で優れている。特に、スイッチング特性が高く良好なオフ電流値を示すことにより、TFTを補助容量のレイアウトのコンパクト化が可能となり、開口率が高くなることによる低消費電力化や、高精細化が期待されている。
ところで、酸化物半導体は、電気的特性が酸素濃度に大きく依存することが知られている。そのため、例えば熱処理によって酸化物半導体膜の周囲の酸素濃度が変化することにより、酸化物半導体膜の電気的特性が劣化する問題がある。
特許文献1には、ゲート電極の上において、ソース電極とドレイン電極から露出した半導体層の側面の少なくとも一部を覆うチャネル保護層を備えた構成の酸化物半導体TFTが開示されている。ここで、ソース電極及びドレイン電極は、例えばMo膜、Al膜、及びMo膜の積層体として形成されている。そして、このようにチャネル保護層が設けられていることにより、パッシベーション膜等の形成のための熱処理を行っても、半導体層に含まれる酸素濃度が変化することが抑制され、電気的特性の劣化が抑制されると記載されている。さらに、半導体層の劣化した電気的特性を回復させるために350℃以上の高温で熱処理を行うと、半導体層とソース電極・ドレイン電極とが反応してソース電極・ドレイン電極にヒロック(凹凸)が生じる問題があるが、パッシベーション膜等の形成のための熱処理を行っても半導体層の電気的特性の劣化が抑制されることにより、ソース電極・ドレイン電極を形成した後には350℃での熱処理が行われないことが記載されている。
しかしながら、特許文献1のようにチャネル保護層を設けた構成であっても、パッシベーション膜の形成等の熱処理によって半導体層の電気的特性が劣化することは完全には避けられず、350℃程度の高温でアニール処理を行うことにより、劣化した半導体層の電気的特性を回復させることが望ましい。
本発明は、電気的特性に優れた酸化物半導体TFTを得ることにより、そのTFTを備えたTFT基板について、低消費電力化、高精細化を実現することを目的とする。
本発明の薄膜トランジスタ基板は、基板と、
基板上に設けられたゲート電極と、
基板上に設けられ、ゲート電極を覆うゲート絶縁膜と、
ゲート絶縁膜上に設けられ、ゲート電極に対向する位置にチャネル部が形成された酸化物半導体膜と、
酸化物半導体膜上に設けられ、チャネル部を島状に覆うと共に遮光性を有するチャネル保護層と、
酸化物半導体膜上に設けられ、チャネル部及びチャネル保護層を介して互いに離間して設けられたソース電極及びドレイン電極と、
ソース電極及びドレイン電極の上層に設けられた層間絶縁膜と、
を備えたものであって、
ソース電極及びドレイン電極は、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で構成され、
チャネル保護層は、遮光性を有する感光性樹脂膜を含む複数の膜の積層体、又は、遮光性を有する金属膜を含む複数の膜の積層体で形成されていることを特徴とする。
基板上に設けられたゲート電極と、
基板上に設けられ、ゲート電極を覆うゲート絶縁膜と、
ゲート絶縁膜上に設けられ、ゲート電極に対向する位置にチャネル部が形成された酸化物半導体膜と、
酸化物半導体膜上に設けられ、チャネル部を島状に覆うと共に遮光性を有するチャネル保護層と、
酸化物半導体膜上に設けられ、チャネル部及びチャネル保護層を介して互いに離間して設けられたソース電極及びドレイン電極と、
ソース電極及びドレイン電極の上層に設けられた層間絶縁膜と、
を備えたものであって、
ソース電極及びドレイン電極は、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で構成され、
チャネル保護層は、遮光性を有する感光性樹脂膜を含む複数の膜の積層体、又は、遮光性を有する金属膜を含む複数の膜の積層体で形成されていることを特徴とする。
上記の構成によれば、酸化物半導体膜のチャネル部を覆うように島状にチャネル保護層が設けられているので、酸化物半導体膜のチャネル部が高温に曝されて電気的特性が劣化するのを抑制することができる。
また、上記の構成によれば、ソース電極及びドレイン電極がアルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で構成されているので、ソース電極・ドレイン電極が優れた耐熱性を有する。そのため、ソース電極及びドレイン電極を形成する工程よりも後の工程において、350℃程度の高温で熱処理を行っても、ソース電極・ドレイン電極の表面にヒロック(凹凸)が生じたり、酸化物半導体膜とソース電極・ドレイン電極とが反応して酸化物半導体膜の電気的特性が劣化したりする虞がない。従って、例えば層間絶縁膜形成後、酸化物半導体膜の電気的特性を回復させるために350℃程度の高温でアニール処理を行うことが可能となり、電気的特性に優れたTFTを得ることができる。そして、TFTが優れた電気的特性を有することにより、TFT基板においてTFT等のレイアウトのコンパクト化が可能となり、開口率向上に伴って低消費電力化や高精細化が実現できる。
また、上記の構成によれば、チャネル保護層が遮光性を有するので、酸化物半導体膜に光が照射されることにより電気的特性が変化するのを抑制することができる。また、チャネル保護層が島状に設けられているので、酸化物半導体膜において、チャネル部以外の領域は遮光されない構成となっている。そのため、チャネル部以外の領域が遮光されることによる開口率の低下を抑制することができる。
チャネル保護層が遮光性を有する感光性樹脂膜を含む複数の膜の積層体で形成されている場合、積層体を構成する複数の膜は、絶縁性樹脂膜、絶縁性樹脂膜の上層の酸化物半導体膜、及び酸化物半導体膜の上層の遮光性感光性樹脂膜であってもよい。
また、チャネル保護層が遮光性を有する感光性樹脂膜を含む複数の膜の積層体で形成されている場合、積層体を構成する複数の膜は、絶縁性樹脂膜、絶縁性樹脂膜の上層の遮光性金属膜、及び遮光性金属膜の上層の感光性絶縁膜であってもよい。
本発明の薄膜トランジスタ基板は、ソース電極及びドレイン電極を構成するアルミニウム合金膜は、350℃以上の耐熱性を有することが好ましい。350℃以上の耐熱性を有するアルミニウム合金膜としては、主成分がアルミニウムであって、副成分がケイ素(Si)、ネオジム(Nd)、銅(Cu)、ニッケル(Ni)及びランタン(La)からなる群より選ばれる少なくとも1種である合金からなる合金膜が挙げられる。
本発明の表示装置は、本発明の薄膜トランジスタ基板と、薄膜トランジスタ基板に対向して配置された対向基板と、薄膜トランジスタ基板と該対向基板との間に設けられた表示媒体層と、を備えたことを特徴とする。
本発明の表示装置は、表示媒体層が液晶層である場合に好適である。
本発明の薄膜トランジスタ基板の製造方法は、基板と、基板上に設けられたゲート電極と、基板上に設けられ、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられ、ゲート電極に対向する位置にチャネル部が形成された酸化物半導体膜と、酸化物半導体膜上に設けられ、チャネル部を島状に覆うと共に遮光性を有するチャネル保護層と、酸化物半導体膜上に設けられ、チャネル部及びチャネル保護層を介して互いに離間して設けられたソース電極及びドレイン電極と、ソース電極及びドレイン電極の上層に設けられた層間絶縁膜と、を備えたものであって、
基板の上にゲート電極を形成し、
ゲート電極の上にゲート絶縁膜を形成し、
ゲート絶縁膜の上に酸化物半導体膜を形成し、
酸化物半導体膜のチャネル部を覆うように島状に、遮光性を有する感光性樹脂膜を含む複数の膜,又は、遮光性を有する金属膜を含む複数の膜を積層して形成してチャネル保護層を形成し、
酸化物半導体膜及びチャネル保護層の上に、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜でソース電極及びドレイン電極を形成し、
ソース電極及びドレイン電極の上に層間絶縁膜を形成し、
その後、上記層間絶縁膜を200〜350℃でアニールすることを特徴とする。
基板の上にゲート電極を形成し、
ゲート電極の上にゲート絶縁膜を形成し、
ゲート絶縁膜の上に酸化物半導体膜を形成し、
酸化物半導体膜のチャネル部を覆うように島状に、遮光性を有する感光性樹脂膜を含む複数の膜,又は、遮光性を有する金属膜を含む複数の膜を積層して形成してチャネル保護層を形成し、
酸化物半導体膜及びチャネル保護層の上に、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜でソース電極及びドレイン電極を形成し、
ソース電極及びドレイン電極の上に層間絶縁膜を形成し、
その後、上記層間絶縁膜を200〜350℃でアニールすることを特徴とする。
上記の方法によれば、酸化物半導体膜のチャネル部を覆うように島状にチャネル保護層を設けるので、酸化物半導体膜のチャネル部が高温に曝されて電気的特性が劣化するのを抑制することができる。
また、上記の方法によれば、ソース電極及びドレイン電極をアルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で形成するので、ソース電極・ドレイン電極が優れた耐熱性を有することとなる。そのため、ソース電極及びドレイン電極を形成する工程よりも後の工程において、350℃程度の高温で熱処理を行っても、ソース電極・ドレイン電極の表面にヒロック(凹凸)が生じたり、酸化物半導体膜とソース電極・ドレイン電極とが反応して酸化物半導体膜の電気的特性が劣化したりする虞がない。従って、例えば層間絶縁膜形成後、酸化物半導体膜の電気的特性を回復させるために350℃程度の高温でアニール処理を行うことが可能となり、電気的特性に優れたTFTを得ることができる。そして、TFTが優れた電気的特性を有することにより、TFT基板においてTFT等のレイアウトのコンパクト化が可能となり、開口率向上に伴って低消費電力化や高精細化が実現できる。
また、上記の方法によれば、チャネル保護層を遮光性を有する材料で形成するので、酸化物半導体膜に光が照射されることにより電気的特性が変化するのを抑制することができる。また、チャネル保護層が島状に設けられているので、酸化物半導体膜において、チャネル部以外の領域は遮光されない構成となっている。そのため、チャネル部以外の領域が遮光されることによる開口率の低下を抑制することができる。
チャネル保護層を遮光性を有する感光性樹脂膜を含む複数の膜を積層して形成する場合、チャネル保護層として積層する複数の膜は、絶縁性樹脂膜、絶縁性樹脂膜の上層の酸化物半導体膜、及び酸化物半導体膜の上層の遮光性感光性樹脂膜であってもよい。
また、チャネル保護層を遮光性を有する金属膜を含む複数の膜を積層して形成する場合、チャネル保護層として積層する複数の膜は、絶縁性樹脂膜、絶縁性樹脂膜の上層の遮光性金属膜、及び遮光性金属膜の上層の感光性絶縁膜であってもよい。
本発明の薄膜トランジスタ基板の製造方法は、ソース電極及びドレイン電極を構成するアルミニウム合金膜は、350℃以上の耐熱性を有することが好ましい。350℃以上の耐熱性を有するアルミニウム合金膜としては、主成分がアルミニウムであって、副成分がケイ素(Si)、ネオジム(Nd)、銅(Cu)、ニッケル(Ni)及びランタン(La)からなる群より選ばれる少なくとも1種である合金からなる合金膜が挙げられる。
本発明によれば、酸化物半導体膜のチャネル部を覆うように島状にチャネル保護層が設けられているので、酸化物半導体膜のチャネル部が高温に曝されてTFTの電気的特性が劣化するのを抑制することができる。また、本発明によれば、ソース電極及びドレイン電極がアルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で構成されているので、ソース電極・ドレイン電極が優れた耐熱性を有する。そのため、ソース電極及びドレイン電極を形成する工程よりも後の工程において、350℃程度の高温で熱処理を行っても、ソース電極・ドレイン電極の表面にヒロック(凹凸)が生じたり、酸化物半導体膜とソース電極・ドレイン電極とが反応して酸化物半導体膜の電気的特性が劣化したりする虞がない。従って、例えば層間絶縁膜形成後、酸化物半導体膜の電気的特性を回復させるために350℃程度の高温でアニール処理を行うことが可能となり、電気的特性に優れたTFTを得ることができる。そして、TFTが優れた電気的特性を有することにより、TFT基板においてTFT等のレイアウトのコンパクト化が可能となり、開口率向上に伴って低消費電力化や高精細化が実現できる。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、本発明は以下の実施形態に限定されるものではない。
《参考実施形態》
(液晶表示装置の構成)
−TFT基板−
図1は、参考実施形態にかかる薄膜トランジスタを備えるTFT基板10を有する液晶表示装置1の平面図であり、図2は、図1のII−II線における断面図である。また、図3は、本実施形態にかかるTFTを備えるTFT基板10の表示領域Dを拡大した平面図であり、図4はTFT基板10の表示領域DのTFTの拡大平面図、及び図5は図4のV−V線におけるTFTの断面図である。
(液晶表示装置の構成)
−TFT基板−
図1は、参考実施形態にかかる薄膜トランジスタを備えるTFT基板10を有する液晶表示装置1の平面図であり、図2は、図1のII−II線における断面図である。また、図3は、本実施形態にかかるTFTを備えるTFT基板10の表示領域Dを拡大した平面図であり、図4はTFT基板10の表示領域DのTFTの拡大平面図、及び図5は図4のV−V線におけるTFTの断面図である。
液晶表示装置1は、TFT基板10と対向基板20とが互いに対向するように配置され、基板外周縁部に設けられたシール材40により両者が接着されている。そして、シール材40に囲まれた領域に、表示媒体層として液晶層30が設けられている。
また、液晶表示装置1では、シール材40の内側の部分に画像表示を行う表示領域Dが形成され、TFT基板10の対向基板20から突出する部分に端子領域Tが形成されている。
TFT基板10は、図3に示すように、表示領域Dにおいて、互いに並行に延びるように設けられた複数のゲート信号線12GLと、各ゲート信号線12GLと直交する方向に互いに並行に延びるように設けられた複数のソース信号線16SLと、各ゲート信号線12GL及び各ソース信号線16SLの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のTFTと、を備えている。なお、各ゲート信号線12GLの間には、互いに並行に延びるように複数の保持容量配線12CsLが設けられている。
また、積層構造の点からは、TFT基板10は、基板11上に、ゲート電極12G,ゲート信号線12GL等を含む導電膜、ゲート絶縁膜13、酸化物半導体膜14、チャネル保護層15aやゲート保護層15bを含む絶縁膜、ソース電極16S、ドレイン電極16D、ソース信号線16SL等を含む導電膜、パッシベーション膜17及び平坦化膜18からなる層間絶縁膜、画素電極、及び配向膜が積層された構成を有している。
TFTにおいては、図4及び5に示すように、ゲート信号線12GLから突出したゲート電極12Gが設けられ、ゲート電極12Gを覆うように設けられたゲート絶縁膜13を介してゲート電極12Gの上層に酸化物半導体膜14が設けられている。なお、酸化物半導体膜14のうちゲート電極12Gに対向する位置にはチャネル部が形成されている。チャネル部は、その上層に島状に設けられたチャネル保護層15aにより被覆されている。また、酸化物半導体膜14の上層には、チャネル部を介して互いに離間して、ソース電極16Sとドレイン電極16Dとが設けられている。そして、これらを覆うように、層間絶縁膜として、パッシベーション膜17及び平坦化膜18が積層されている。
ゲート電極12Gは、公知の材料で構成され、例えば、Ti膜(厚さが1〜10nm程度)、Al膜(厚さが50〜400nm程度)及びTi膜(厚さが50〜300nm程度)の積層膜で形成されている。
ゲート絶縁膜13は、公知の材料で構成され、例えば、厚さが20〜100nm程度のSiO2膜で形成されている。
酸化物半導体膜14は、例えば、IGZO(In−Ga−Zn−O)系の金属酸化物により形成されており、例えば厚さが20〜200nm程度である。IGZO(In−Ga−Zn−O)系の金属酸化物はアモルファスであっても移動度が高いので、高移動度、低オフ電流といった薄膜トランジスタにとって良好な特性が得られる。なお、ここでは酸化物半導体膜14がIGZO(In−Ga−Zn−O)系の金属酸化物で形成されているとしたが、例えばIn、Ga、及びZnのいずれか1種を含む金属酸化物で形成されていればよい。これらの金属酸化物はアモルファスであっても移動度が高いため、オン電流の大きい薄膜トランジスタを形成することができる。
チャネル保護層15aは、例えば、SiO2膜等の絶縁性材料で形成されている。チャネル保護層は、酸化物半導体膜14のチャネル領域に対応するようにチャネル部を覆って島状にパターンニングされて設けられている。チャネル保護層15aが酸化物半導体膜14のチャネル部を覆うように設けられているので、チャネル部が熱処理工程において直接加熱されるのが抑制され、チャネル部が低抵抗化して酸化物半導体膜14の電気的特性が劣化するのが抑制される。チャネル保護層15aは、例えば厚さが50〜400nm程度である。
ソース電極16S及びドレイン電極16Dは、Al合金膜を含む積層膜で形成されている。具体的には、ソース電極16S及びドレイン電極16Dは、Ti膜、Al合金膜及びTi膜の積層膜で形成されている。Al合金膜としては、比抵抗が低く、且つ350℃以上の耐熱性を有する材料が好適であり、主成分がAlで、副成分がケイ素(Si)、ネオジム(Nd)、銅(Cu)、ニッケル(Ni)及びランタン(La)からなる群より選ばれる少なくとも1種である合金(つまり、Al−Si、Al−Nd、Al−Cu、Al−Ni、Al−La)が挙げられる。なお、ソース電極16S及びドレイン電極16Dを構成する積層膜としては、上記の他、例えば、Mo膜、Al合金膜、及びMo膜の積層膜とすることもできる。また、ソース電極16S及びドレイン電極16DをAl合金膜を含む積層膜とする他、Al合金膜の単層膜で形成することも可能である。
パッシベーション膜17は、公知の材料で構成され、例えば、厚さが50〜500nm程度のSiO2膜で形成されている。また、平坦化膜18は、感光性樹脂等の公知の材料で構成されている。パッシベーション膜17及び平坦化膜18は、層間絶縁膜として形成されるが、両者が一体となって層間絶縁膜を構成していてもよい。
画素電極19は、公知の材料で構成され、例えば、厚さが20〜300nm程度のITO膜で形成されている。
−対向基板−
対向基板20は、図示しないが、基板上に遮光層及び着色層を備えたカラーフィルタ層が設けられ、カラーフィルタ層を覆うように共通電極が設けられ、さらに、共通電極を覆うように配向膜が設けられている。
対向基板20は、図示しないが、基板上に遮光層及び着色層を備えたカラーフィルタ層が設けられ、カラーフィルタ層を覆うように共通電極が設けられ、さらに、共通電極を覆うように配向膜が設けられている。
−液晶層−
液晶層30は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
液晶層30は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
−液晶表示装置の動作−
上記構成の液晶表示装置1では、各画素において、ゲートドライバからゲート信号がゲート信号線12GLを介してゲート電極12Gに送られて、表示領域DのTFTがオン状態になったときに、TFTにおいて、ソースドライバからソース信号がソース信号線16SLを介してソース電極16Sに送られて、酸化物半導体膜14及びドレイン電極16Dを介して、画素電極19に所定の電荷が書き込まれる。この際、TFT基板10の各画素電極19と対向基板20の共通電極との間において電位差が生じ、液晶層30、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された保持容量素子に所定の電圧が印加される。そして、液晶表示装置1では、各画素において、液晶層30に印加する電圧の大きさによって液晶層30の配向状態を変えることにより、液晶層30の光透過率を調整して画像が表示される。
上記構成の液晶表示装置1では、各画素において、ゲートドライバからゲート信号がゲート信号線12GLを介してゲート電極12Gに送られて、表示領域DのTFTがオン状態になったときに、TFTにおいて、ソースドライバからソース信号がソース信号線16SLを介してソース電極16Sに送られて、酸化物半導体膜14及びドレイン電極16Dを介して、画素電極19に所定の電荷が書き込まれる。この際、TFT基板10の各画素電極19と対向基板20の共通電極との間において電位差が生じ、液晶層30、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された保持容量素子に所定の電圧が印加される。そして、液晶表示装置1では、各画素において、液晶層30に印加する電圧の大きさによって液晶層30の配向状態を変えることにより、液晶層30の光透過率を調整して画像が表示される。
(TFT基板の製造方法)
以下、本実施形態にかかるTFT基板10の製造方法について図6及び7を用いて説明する。
以下、本実施形態にかかるTFT基板10の製造方法について図6及び7を用いて説明する。
−第1導電膜〜ゲート絶縁膜形成−
まず、基板11上に、例えば、Ti膜(厚さが1〜10nm程度)、Al膜(厚さが50〜400nm程度)、及びTi膜(厚さが50〜300nm程度)を順に連続成膜して第1導電膜を形成し、その後、ゲート電極12G、ゲート信号線12GL、保持容量線12CsL、引き出し線12c等を形成するように、パターンニングを行う。そして、図6(a)に示すように、第1導電膜をパターンニングした後形成されたゲート電極12G、ゲート信号線12GL、保持容量線12CsL、引き出し線12c等の上層に、厚さ100〜500nm程度のSiN膜及び厚さ20〜100nm程度のSiO2膜を積層してゲート絶縁膜13を成膜する。
まず、基板11上に、例えば、Ti膜(厚さが1〜10nm程度)、Al膜(厚さが50〜400nm程度)、及びTi膜(厚さが50〜300nm程度)を順に連続成膜して第1導電膜を形成し、その後、ゲート電極12G、ゲート信号線12GL、保持容量線12CsL、引き出し線12c等を形成するように、パターンニングを行う。そして、図6(a)に示すように、第1導電膜をパターンニングした後形成されたゲート電極12G、ゲート信号線12GL、保持容量線12CsL、引き出し線12c等の上層に、厚さ100〜500nm程度のSiN膜及び厚さ20〜100nm程度のSiO2膜を積層してゲート絶縁膜13を成膜する。
−酸化物半導体膜形成−
続いて、例えば厚さ20〜200nm程度の酸化物半導体膜14を成膜し、図6(b)に示すように、TFTを形成する領域のそれぞれに対応するようにパターンニングを行う。
続いて、例えば厚さ20〜200nm程度の酸化物半導体膜14を成膜し、図6(b)に示すように、TFTを形成する領域のそれぞれに対応するようにパターンニングを行う。
なお、このとき、酸化物半導体膜14は、保持容量素子の領域にも設けられるようにパターンニングされていてもよい。
−チャネル保護層形成−
次に、例えば厚さが50〜400nm程度のSiO2膜を成膜した後パターンニングすることにより、図6(c)に示すように、チャネル保護層15a及びゲート保護層15bを形成する。そして、チャネル保護層15a及びゲート保護層15bを形成後、例えば、大気雰囲気下で200〜350℃及び0.5〜10時間の条件でアニール処理を行う。
次に、例えば厚さが50〜400nm程度のSiO2膜を成膜した後パターンニングすることにより、図6(c)に示すように、チャネル保護層15a及びゲート保護層15bを形成する。そして、チャネル保護層15a及びゲート保護層15bを形成後、例えば、大気雰囲気下で200〜350℃及び0.5〜10時間の条件でアニール処理を行う。
−第2導電膜形成−
次いで、例えば、Ti膜(厚さが1〜10nm程度)、Al膜(厚さが50〜400nm程度)、及びTi膜(厚さが50〜300nm程度)を順に連続成膜して第2導電膜を形成し、その後、図7(a)に示すように、ソース電極16S、ドレイン電極16D、ソース信号線16SLを形成するように、第2導電膜のパターンニングを行う。
次いで、例えば、Ti膜(厚さが1〜10nm程度)、Al膜(厚さが50〜400nm程度)、及びTi膜(厚さが50〜300nm程度)を順に連続成膜して第2導電膜を形成し、その後、図7(a)に示すように、ソース電極16S、ドレイン電極16D、ソース信号線16SLを形成するように、第2導電膜のパターンニングを行う。
−層間絶縁膜形成−
続いて、図7(b)に示すように、基板11全面に、パッシベーション膜17として例えば厚さが50〜500nm程度のSiO2膜を成膜した後、例えば、大気雰囲気下で200〜350℃及び0.5〜10時間の条件でアニール処理を行う。
続いて、図7(b)に示すように、基板11全面に、パッシベーション膜17として例えば厚さが50〜500nm程度のSiO2膜を成膜した後、例えば、大気雰囲気下で200〜350℃及び0.5〜10時間の条件でアニール処理を行う。
次いで、平坦化膜18として例えば感光性樹脂膜を成膜する。そして、感光性樹脂膜に対して露光及び現像を行い、さらに消色処理を施した後、例えば、大気雰囲気下で200〜250℃及び0.5〜5時間の条件でベークする。
−第3導電膜形成−
次に、保持容量素子の領域に、平坦化膜18の表面からドレイン電極16Dに達するコンタクトホールCCsを形成すると共に、ゲートソースコンタクト部において、ソース信号線16SL及び引き出し線12cが表面に露出するコンタクトホールCcを形成する。
次に、保持容量素子の領域に、平坦化膜18の表面からドレイン電極16Dに達するコンタクトホールCCsを形成すると共に、ゲートソースコンタクト部において、ソース信号線16SL及び引き出し線12cが表面に露出するコンタクトホールCcを形成する。
次いで、例えば、厚さが20〜300nm程度のITO膜で第3導電膜を形成し、その後、各画素電極19及びゲートソースコンタクト部のコンタクトホールCcを覆う領域にパターンニングを行う。そして、画素電極19等を形成後、例えば、大気雰囲気下で200〜250℃及び0.5〜5時間の条件でベークする。
最後に、表示領域Dを覆うように配向膜(不図示)を成膜し、TFT基板10が完成する。
このTFT基板10は、例えば、シール材40を介して別途公知の方法を用いて作製した対向基板20と貼り合わせると共に両基板間に液晶層30を設けることにより、液晶表示装置1を形成することができる。
(参考実施形態の効果)
上記の構成によれば、酸化物半導体膜14のチャネル部を覆うように島状にチャネル保護層15aが設けられているので、酸化物半導体膜14のチャネル部が高温に曝されて電気的特性が劣化するのを抑制することができる。
上記の構成によれば、酸化物半導体膜14のチャネル部を覆うように島状にチャネル保護層15aが設けられているので、酸化物半導体膜14のチャネル部が高温に曝されて電気的特性が劣化するのを抑制することができる。
また、上記の構成によれば、ソース電極16S及びドレイン電極16Dがアルミニウム合金膜を含む積層膜で構成されているので、ソース電極16S・ドレイン電極16Dが優れた耐熱性を有する。そのため、ソース電極16S及びドレイン電極16Dを形成する工程よりも後の工程において、350℃程度の高温で熱処理を行っても、ソース電極16S・ドレイン電極16Dの表面にヒロック(凹凸)が生じたり、酸化物半導体膜14とソース電極16S・ドレイン電極16Dとが反応して酸化物半導体膜14の電気的特性が劣化したりする虞がない。従って、例えばパッシベーション膜17を形成後、酸化物半導体膜14の電気的特性を回復させるために350℃程度の高温でアニール処理を行うことが可能となり、電気的特性に優れたTFTを得ることができる。そして、TFTが優れた電気的特性を有することにより、TFT基板10においてTFT等のレイアウトのコンパクト化が可能となり、開口率向上に伴って低消費電力化や高精細化が実現できる。
本実施形態のTFT基板10は、上記説明したように、優れた電気的特性を有し、高スイッチング特性により高速充電することができるので、高フレームレート化が可能となる。従って、本実施形態のTFT基板10は3Dディスプレイの液晶パネルを構成する場合に好適である。
また、本実施形態のTFT基板10は、優れた電気的特性を有し、高スイッチング特性且つオフ電流が良好であることから、休止駆動することができるので、低消費電力化が可能となる。従って、本実施形態のTFT基板10は、電子ブックの液晶パネルを構成する場合にも好適である。
なお、ゲート信号線12GLとソース信号線16SLの交差部分にゲート保護膜15bが設けられているとして説明したが、ゲート保護膜15bが設けられていなくてもよい。
また、ここでは、表示領域D内の各画素に対応して設けられたTFTについて説明したが、上記説明した構成のTFTを、端子領域Tに設けてもよい。本実施形態のTFTを端子領域Tに設けた場合でも、TFTが優れた電気的特性を有することにより、低消費電力化や高精細化を実現することができる。この場合には、端子領域TのTFTの高精細化により額縁領域の面積を縮小することが可能となる。従って、このTFT基板は、モバイル機器の液晶パネルを構成する場合に好適である。
(実施例)
図4及び5に示す参考実施形態の構成のTFT(実施例)と、図17及び18に示す従来の構成のTFT(比較例)について、各々の電気的特性を評価するための測定を行った。TFTの電気的特性を定量的に示すパラメーターとしては、S値(サブスレッショルドスイング(Subthreshold swing)値)が用いられる。S値は、しきい値電圧以下の領域での、ゲート電圧に対するドレイン電流の変化率のことであり、TFTのId−Vg特性の傾き(S=ΔId/ΔVg)を計測して求めることができる。
図4及び5に示す参考実施形態の構成のTFT(実施例)と、図17及び18に示す従来の構成のTFT(比較例)について、各々の電気的特性を評価するための測定を行った。TFTの電気的特性を定量的に示すパラメーターとしては、S値(サブスレッショルドスイング(Subthreshold swing)値)が用いられる。S値は、しきい値電圧以下の領域での、ゲート電圧に対するドレイン電流の変化率のことであり、TFTのId−Vg特性の傾き(S=ΔId/ΔVg)を計測して求めることができる。
図8は、実施例(A1)及び比較例(B1)にかかるTFTについて、ゲート電圧とドレイン電流との関係を示す。このグラフより、実施例A1にかかるTFTは、比較例B1にかかるTFTよりもS値が小さく、優れた電気的特性を有することが分かる。
図9は、実施例(A2及びA3)及び比較例(B2及びB3)にかかるTFTについて、チャネル長(7〜54μm)とS値との関係を示すグラフである。ここで、実施例A2は、チャネル幅が9μmのTFTである。実施例A3は、チャネル幅が24μmのTFTである。比較例B2は、チャネル幅が5μmのTFTである。比較例B3は、チャネル幅が20μmのTFTである。このグラフより、チャネル長やチャネル幅の大きさにかかわらず、実施例A2、A3のTFTは、比較例B2、B3のTFTよりもS値が小さく、優れた電気的特性を有することが分かる。
《実施形態1》
次に、実施形態1の液晶表示装置について説明する。
次に、実施形態1の液晶表示装置について説明する。
−TFT基板−
液晶表示装置1は、参考実施形態と同様、TFT基板10と対向基板20とが互いに対向するように配置され、基板外周縁部に設けられたシール材40により両者が接着されている。そして、シール材40に囲まれた領域に、表示媒体層として液晶層30が設けられている。
液晶表示装置1は、参考実施形態と同様、TFT基板10と対向基板20とが互いに対向するように配置され、基板外周縁部に設けられたシール材40により両者が接着されている。そして、シール材40に囲まれた領域に、表示媒体層として液晶層30が設けられている。
また、液晶表示装置1では、シール材40の内側の部分に画像表示を行う表示領域Dが形成され、TFT基板10の対向基板20から突出する部分に端子領域Tが形成されている。
TFT基板10は、図10に示すように、表示領域Dにおいて、互いに並行に延びるように設けられた複数のゲート信号線12GLと、各ゲート信号線12GLと直交する方向に互いに並行に延びるように設けられた複数のソース信号線16SLと、各ゲート信号線12GL及び各ソース信号線16SLの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のTFTと、を備えている。なお、各ゲート信号線12GLの間には、互いに並行に延びるように複数の保持容量配線12CsLが設けられている。
また、積層構造の点からは、TFT基板10は、基板11上に、ゲート電極12G,ゲート信号線12GL等を含む導電膜、ゲート絶縁膜13、酸化物半導体膜14、チャネル保護層15aやゲート保護層15bを含む絶縁膜、ソース電極16S、ドレイン電極16D、ソース信号線16SL等を含む導電膜、パッシベーション膜17及び平坦化膜18からなる層間絶縁膜、画素電極19、及び配向膜が積層された構成を有している。
TFTにおいては、図10及び11に示すように、ゲート信号線12GLから突出したゲート電極12Gが設けられ、ゲート電極12Gを覆うように設けられたゲート絶縁膜13を介してゲート電極12Gの上層に酸化物半導体膜14が設けられている。なお、酸化物半導体膜14のうちゲート電極12Gに対向する位置にはチャネル部が形成されている。チャネル部は、その上層に島状に設けられたチャネル保護層15aにより被覆されている。また、酸化物半導体膜14の上層には、チャネル部を介して互いに離間して、ソース電極16Sとドレイン電極16Dとが設けられている。そして、これらを覆うように、層間絶縁膜として、パッシベーション膜17及び平坦化膜18が積層されている。
ゲート電極12Gは、公知の材料で構成され、例えば、Ti膜(厚さが1〜10nm程度)、Al膜(厚さが50〜400nm程度)及びTi膜(厚さが50〜300nm程度)の積層膜で形成されている。
ゲート絶縁膜13は、公知の材料で構成され、例えば、厚さが20〜100nm程度のSiO2膜で形成されている。
酸化物半導体膜14は、例えば、IGZO(In−Ga−Zn−O)系の金属酸化物により形成されており、例えば厚さが20〜200nm程度である。IGZO(In−Ga−Zn−O)系の金属酸化物はアモルファスであっても移動度が高いので、高移動度、低オフ電流といった薄膜トランジスタにとって良好な特性が得られる。なお、ここでは酸化物半導体膜14がIGZO(In−Ga−Zn−O)系の金属酸化物で形成されているとしたが、例えばIn、Ga、及びZnのいずれか1種を含む金属酸化物で形成されていればよい。これらの金属酸化物はアモルファスであっても移動度が高いため、オン電流の大きい薄膜トランジスタを形成することができる。
チャネル保護層15aは、複数の膜の積層体で形成されている。チャネル保護層15aは、絶縁性樹脂膜51a、酸化物半導体膜52a、及び遮光性感光性樹脂膜53aが下から順に積層された構成を有し、全体として遮光性を有する。チャネル保護層15aは、酸化物半導体膜14のチャネル領域に対応するようにチャネル部を覆って島状にパターンニングされて設けられている。チャネル保護層15aが酸化物半導体膜14のチャネル部を覆うように設けられているので、チャネル部が熱処理工程において直接加熱されるのが抑制され、チャネル部が低抵抗化して酸化物半導体膜14の電気的特性が劣化するのが抑制される。
チャネル保護層15aを構成する複数の膜のそれぞれについては、絶縁性樹脂膜51aは、例えば、厚さが10〜500nm程度のSiO2膜で形成されている。酸化物半導体膜52aは、例えば、厚さが10〜200nm程度のIGZO(In−Ga−Zn−O)系の金属酸化物膜で形成されている。遮光性感光性樹脂膜53aは、例えば、厚さが100〜3000nm程度のブラックマトリクス形成用含量分散型ネガ型フォトレジスト(例えば、東京応化工業(株)製の「CFPR BK」シリーズ等)等で形成されている。
ソース電極16S及びドレイン電極16Dは、Al合金膜を含む積層膜で形成されている。具体的には、ソース電極16S及びドレイン電極16Dは、Ti膜、Al合金膜及びTi膜の積層膜で形成されている。Al合金膜としては、比抵抗が低く、且つ350℃以上の耐熱性を有する材料が好適であり、主成分がAlで、副成分がケイ素(Si)、ネオジム(Nd)、銅(Cu)、ニッケル(Ni)及びランタン(La)からなる群より選ばれる少なくとも1種である合金(つまり、Al−Si、Al−Nd、Al−Cu、Al−Ni、Al−La)が挙げられる。なお、ソース電極16S及びドレイン電極16Dを構成する積層膜としては、上記の他、例えば、Mo膜、Al合金膜、及びMo膜の積層膜とすることもできる。また、ソース電極16S及びドレイン電極16DをAl合金膜を含む積層膜とする他、Al合金膜の単層膜で形成することも可能である。
パッシベーション膜17は、公知の材料で構成され、例えば、厚さが50〜500nm程度のSiO2膜で形成されている。また、平坦化膜18は、感光性樹脂等の公知の材料で構成されている。パッシベーション膜17及び平坦化膜18は、層間絶縁膜として形成されるが、両者が一体となって層間絶縁膜を構成していてもよい。
画素電極19は、公知の材料で構成され、例えば、厚さが20〜300nm程度のITO膜で形成されている。
−対向基板−
対向基板20は、図示しないが、基板上に遮光層及び着色層を備えたカラーフィルタ層が設けられ、カラーフィルタ層を覆うように共通電極が設けられ、さらに、共通電極を覆うように配向膜が設けられている。
対向基板20は、図示しないが、基板上に遮光層及び着色層を備えたカラーフィルタ層が設けられ、カラーフィルタ層を覆うように共通電極が設けられ、さらに、共通電極を覆うように配向膜が設けられている。
−液晶層−
液晶層30は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
液晶層30は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
−液晶表示装置の動作−
上記構成の液晶表示装置1では、各画素において、ゲートドライバからゲート信号がゲート信号線12GLを介してゲート電極12Gに送られて、表示領域DのTFTがオン状態になったときに、TFTにおいて、ソースドライバからソース信号がソース信号線16SLを介してソース電極16Sに送られて、酸化物半導体膜14及びドレイン電極16Dを介して、画素電極19に所定の電荷が書き込まれる。この際、TFT基板10の各画素電極19と対向基板20の共通電極との間において電位差が生じ、液晶層30、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された保持容量素子に所定の電圧が印加される。そして、液晶表示装置1では、各画素において、液晶層30に印加する電圧の大きさによって液晶層30の配向状態を変えることにより、液晶層30の光透過率を調整して画像が表示される。
上記構成の液晶表示装置1では、各画素において、ゲートドライバからゲート信号がゲート信号線12GLを介してゲート電極12Gに送られて、表示領域DのTFTがオン状態になったときに、TFTにおいて、ソースドライバからソース信号がソース信号線16SLを介してソース電極16Sに送られて、酸化物半導体膜14及びドレイン電極16Dを介して、画素電極19に所定の電荷が書き込まれる。この際、TFT基板10の各画素電極19と対向基板20の共通電極との間において電位差が生じ、液晶層30、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された保持容量素子に所定の電圧が印加される。そして、液晶表示装置1では、各画素において、液晶層30に印加する電圧の大きさによって液晶層30の配向状態を変えることにより、液晶層30の光透過率を調整して画像が表示される。
(TFT基板の製造方法)
以下、本実施形態にかかるTFT基板10の製造方法について図12〜13を用いて説明する。
以下、本実施形態にかかるTFT基板10の製造方法について図12〜13を用いて説明する。
−第1導電膜〜ゲート絶縁膜形成−
まず、基板11上に、例えば、Ti膜(厚さが1〜10nm程度)、Al膜(厚さが50〜400nm程度)、及びTi膜(厚さが50〜300nm程度)を順に連続成膜して第1導電膜を形成し、その後、ゲート電極12G、ゲート信号線12GL、保持容量線12CsL、引き出し線12c等を形成するように、パターンニングを行う。そして、図6(a)に示すように、第1導電膜をパターンニングした後形成されたゲート電極12G、ゲート信号線12GL、保持容量線12CsL、引き出し線12c等の上層に、厚さ100〜500nm程度のSiN膜及び厚さ20〜100nm程度のSiO2膜を積層してゲート絶縁膜13を成膜する。
まず、基板11上に、例えば、Ti膜(厚さが1〜10nm程度)、Al膜(厚さが50〜400nm程度)、及びTi膜(厚さが50〜300nm程度)を順に連続成膜して第1導電膜を形成し、その後、ゲート電極12G、ゲート信号線12GL、保持容量線12CsL、引き出し線12c等を形成するように、パターンニングを行う。そして、図6(a)に示すように、第1導電膜をパターンニングした後形成されたゲート電極12G、ゲート信号線12GL、保持容量線12CsL、引き出し線12c等の上層に、厚さ100〜500nm程度のSiN膜及び厚さ20〜100nm程度のSiO2膜を積層してゲート絶縁膜13を成膜する。
−酸化物半導体膜形成−
続いて、例えば厚さ20〜200nm程度の酸化物半導体膜14を成膜し、図12(b)に示すように、TFTを形成する領域のそれぞれに対応するようにパターンニングを行う。
続いて、例えば厚さ20〜200nm程度の酸化物半導体膜14を成膜し、図12(b)に示すように、TFTを形成する領域のそれぞれに対応するようにパターンニングを行う。
なお、このとき、酸化物半導体膜14は、保持容量素子の領域にも設けられるようにパターンニングされていてもよい。
−チャネル保護層形成−
次に、SiO2膜、酸化物半導体膜、及び遮光性感光性樹脂膜を連続して成膜したのち、遮光性感光性樹脂膜をパターンニングして、チャネル保護層15a及びゲート保護層15bに対応する遮光性感光性樹脂膜53a、53bを形成する。そして、遮光性感光性樹脂膜53a,53bをマスクとしてウェットエッチングを行い、図12(c)に示すように、酸化物半導体膜をエッチングして酸化物半導体膜52a,53bを形成後、SiO2膜をエッチングして絶縁性樹脂膜51a,51bを形成する。そして、図13(a)に示すように、熱処理を行って遮光性感光性樹脂膜53aを硬化させることにより、遮光性感光性樹脂膜53a、53bが酸化物半導体膜52a、52bを覆うようにリフローさせる。
次に、SiO2膜、酸化物半導体膜、及び遮光性感光性樹脂膜を連続して成膜したのち、遮光性感光性樹脂膜をパターンニングして、チャネル保護層15a及びゲート保護層15bに対応する遮光性感光性樹脂膜53a、53bを形成する。そして、遮光性感光性樹脂膜53a,53bをマスクとしてウェットエッチングを行い、図12(c)に示すように、酸化物半導体膜をエッチングして酸化物半導体膜52a,53bを形成後、SiO2膜をエッチングして絶縁性樹脂膜51a,51bを形成する。そして、図13(a)に示すように、熱処理を行って遮光性感光性樹脂膜53aを硬化させることにより、遮光性感光性樹脂膜53a、53bが酸化物半導体膜52a、52bを覆うようにリフローさせる。
−第2導電膜形成−
次いで、例えば、Ti膜(厚さが1〜10nm程度)、Al膜(厚さが50〜400nm程度)、及びTi膜(厚さが50〜300nm程度)を順に連続成膜して第2導電膜を形成し、その後、図13(b)に示すように、ソース電極16S、ドレイン電極16D、ソース信号線16SLを形成するようにパターンニングを行う。
次いで、例えば、Ti膜(厚さが1〜10nm程度)、Al膜(厚さが50〜400nm程度)、及びTi膜(厚さが50〜300nm程度)を順に連続成膜して第2導電膜を形成し、その後、図13(b)に示すように、ソース電極16S、ドレイン電極16D、ソース信号線16SLを形成するようにパターンニングを行う。
−層間絶縁膜形成−
続いて、図13(b)に示すように、基板11全面に、パッシベーション膜17として例えば厚さが50〜500nm程度のSiO2膜を成膜した後、例えば、大気雰囲気下で200〜350℃及び0.5〜10時間の条件でアニール処理を行う。
続いて、図13(b)に示すように、基板11全面に、パッシベーション膜17として例えば厚さが50〜500nm程度のSiO2膜を成膜した後、例えば、大気雰囲気下で200〜350℃及び0.5〜10時間の条件でアニール処理を行う。
次いで、平坦化膜18として例えば感光性樹脂膜を成膜する。そして、感光性樹脂膜に対して露光及び現像を行い、さらに消色処理を施した後、例えば、大気雰囲気下で200〜250℃及び0.5〜5時間の条件でベークする。
−第3導電膜形成−
次に、保持容量素子の領域に、平坦化膜18の表面からドレイン電極16Dに達するコンタクトホールCCsを形成すると共に、ゲートソースコンタクト部において、ソース信号線16SL及び引き出し線12cが表面に露出するコンタクトホールCcを形成する。
次に、保持容量素子の領域に、平坦化膜18の表面からドレイン電極16Dに達するコンタクトホールCCsを形成すると共に、ゲートソースコンタクト部において、ソース信号線16SL及び引き出し線12cが表面に露出するコンタクトホールCcを形成する。
次いで、例えば、厚さが20〜300nm程度のITO膜で第3導電膜を形成し、その後、各画素電極19及びゲートソースコンタクト部のコンタクトホールCcを覆う領域にパターンニングを行う。そして、画素電極19等を形成後、例えば、大気雰囲気下で200〜250℃及び0.5〜5時間の条件でベークする。
最後に、表示領域Dを覆うように配向膜(不図示)を成膜し、TFT基板10が完成する。
このTFT基板10は、例えば、シール材40を介して別途公知の方法を用いて作製した対向基板20と貼り合わせると共に両基板間に液晶層30を設けることにより、液晶表示装置1を形成することができる。
(実施形態1の効果)
上記の構成によれば、酸化物半導体膜14のチャネル部を覆うように島状にチャネル保護層15aが設けられているので、酸化物半導体膜14のチャネル部が高温に曝されて電気的特性が劣化するのを抑制することができる。
上記の構成によれば、酸化物半導体膜14のチャネル部を覆うように島状にチャネル保護層15aが設けられているので、酸化物半導体膜14のチャネル部が高温に曝されて電気的特性が劣化するのを抑制することができる。
また、上記の構成によれば、ソース電極16S及びドレイン電極16Dがアルミニウム合金膜を含む積層膜で構成されているので、ソース電極16S・ドレイン電極16Dが優れた耐熱性を有する。そのため、ソース電極16S及びドレイン電極16Dを形成する工程よりも後の工程において、350℃程度の高温で熱処理を行っても、ソース電極16S・ドレイン電極16Dの表面にヒロック(凹凸)が生じたり、酸化物半導体膜14とソース電極16S・ドレイン電極16Dとが反応して酸化物半導体膜14の電気的特性が劣化したりする虞がない。従って、例えばパッシベーション膜17を形成後、酸化物半導体膜14の電気的特性を回復させるために350℃程度の高温でアニール処理を行うことが可能となり、電気的特性に優れたTFTを得ることができる。そして、TFTが優れた電気的特性を有することにより、TFT基板10においてTFT等のレイアウトのコンパクト化が可能となり、開口率向上に伴って低消費電力化や高精細化が実現できる。
本実施形態のTFT基板10は、上記説明したように、優れた電気的特性を有し、高スイッチング特性により高速充電することができるので、高フレームレート化が可能となる。従って、本実施形態のTFT基板10は3Dディスプレイの液晶パネルを構成する場合に好適である。
また、本実施形態のTFT基板10は、優れた電気的特性を有し、高スイッチング特性且つオフ電流が良好であることから、休止駆動することができるので、低消費電力化が可能となる。従って、本実施形態のTFT基板10は、電子ブックの液晶パネルを構成する場合にも好適である。
なお、ゲート信号線12GLとソース信号線16SLの交差部分にゲート保護膜15bが設けられているとして説明したが、ゲート保護膜15bが設けられていなくてもよい。
また、ここでは、表示領域D内の各画素に対応して設けられたTFTについて説明したが、上記説明した構成のTFTを、端子領域Tに設けてもよい。本実施形態のTFTを端子領域Tに設けた場合でも、TFTが優れた電気的特性を有することにより、低消費電力化や高精細化を実現することができる。この場合には、端子領域TのTFTの高精細化により額縁領域の面積を縮小することが可能となる。従って、このTFT基板は、モバイル機器の液晶パネルを構成する場合に好適である。
また、上記の構成によれば、チャネル保護層15aが遮光性を有するので、酸化物半導体膜14に光が照射されることにより電気的特性が変化するのを抑制することができる。さらに、チャネル保護層15aが島状に設けられているので、酸化物半導体膜14において、チャネル部以外の領域は遮光されない構成となっている。そのため、チャネル部以外の領域が遮光されることによる開口率の低下を抑制することができる。
なお、ここでは、表示領域D内の各画素に対応して設けられたTFTについて説明したが、上記説明した構成のTFTを、端子領域Tに設けてもよい。本実施形態のTFTを端子領域Tに設けた場合でも、TFTが優れた電気的特性を有することにより、低消費電力化や高精細化を実現することができる。
《実施形態1の変形例》
上記説明した実施形態1のTFT基板では、チャネル保護層15aが絶縁性樹脂膜51a、酸化物半導体膜52a、及び遮光性感光性樹脂膜53aからなる積層体で形成されてチャネル保護層が遮光性を有するとして説明したが、チャネル保護層15aがその他の構成を有することにより遮光性を有するものであってもよい。以下、チャネル保護層15aの構成が実施形態1と異なる場合の変形実施例について説明する。
上記説明した実施形態1のTFT基板では、チャネル保護層15aが絶縁性樹脂膜51a、酸化物半導体膜52a、及び遮光性感光性樹脂膜53aからなる積層体で形成されてチャネル保護層が遮光性を有するとして説明したが、チャネル保護層15aがその他の構成を有することにより遮光性を有するものであってもよい。以下、チャネル保護層15aの構成が実施形態1と異なる場合の変形実施例について説明する。
図14及び15は、実施形態1の変形例のTFTを示す。このTFTは、チャネル保護層15aの構成以外については実施形態1と同一の構成を有する。
チャネル保護層15aは、複数の膜の積層体で形成されている。チャネル保護層15aは、絶縁性樹脂膜61a、遮光性金属膜62a、及び感光性絶縁膜63aが下から順に積層された構成を有し、全体として遮光性を有する。チャネル保護層15aは、酸化物半導体膜14のチャネル領域に対応するようにチャネル部を覆って島状にパターンニングされて設けられている。チャネル保護層15aが酸化物半導体膜14のチャネル部を覆うように設けられているので、チャネル部が熱処理工程において直接加熱されるのが抑制され、チャネル部が低抵抗化して酸化物半導体膜14の電気的特性が劣化するのが抑制される。
チャネル保護層15aは、複数の膜の積層体で形成されている。チャネル保護層15aは、絶縁性樹脂膜61a、遮光性金属膜62a、及び感光性絶縁膜63aが下から順に積層された構成を有し、全体として遮光性を有する。チャネル保護層15aは、酸化物半導体膜14のチャネル領域に対応するようにチャネル部を覆って島状にパターンニングされて設けられている。チャネル保護層15aが酸化物半導体膜14のチャネル部を覆うように設けられているので、チャネル部が熱処理工程において直接加熱されるのが抑制され、チャネル部が低抵抗化して酸化物半導体膜14の電気的特性が劣化するのが抑制される。
チャネル保護層15aを構成する複数の膜のそれぞれについては、絶縁性樹脂膜61aは、例えば、厚さが10〜500nm程度のSiO2膜で形成されている。遮光性金属膜62aは、例えば、Al膜、Mo膜、W膜、Ta膜、Ti膜等の金属膜や、これらの金属を主成分とする合金膜等で形成され、例えば、厚さが40〜200nm程度である。感光性絶縁膜63aは、例えば、厚さが100〜3000nm程度の耐熱透明観光型保護膜(例えば、JSR(株)製の「オプトマーPC」シリーズ等)等で形成されている。
このチャネル保護層15aの作製方法については、SiO2膜、遮光性金属膜、及び感光性絶縁膜を連続して成膜した後、感光性絶縁膜をパターンニングして、チャネル保護層15a及びゲート保護層15bに対応する感光性絶縁膜63a、63bを形成する。そして、感光性絶縁膜63a,63bをマスクとしてウェットエッチングを行い、図16(a)に示すように、酸化物半導体膜をエッチングして遮光性金属膜62a,63bを形成後、SiO2膜をエッチングして絶縁性樹脂膜61a,61bを形成する。そして、図16(b)に示すように、熱処理を行って遮光性感光性樹脂膜63aを硬化させることにより、感光性絶縁膜63a、63bが遮光性金属膜62a、62bを覆うようにリフローさせる。
このようにして得られるチャネル保護層15aは、実施形態1のTFTと同様に遮光性を有するので、酸化物半導体膜14に光が照射されることにより電気的特性が変化するのを抑制することができる。
本発明は、酸化物半導体膜を備えたTFTを有するTFT基板、表示装置、及びTFT基板の製造方法について有用である。
1 液晶表示装置
10 TFT基板
11 基板
12G ゲート電極
13 ゲート絶縁膜
14 酸化物半導体膜
15a チャネル保護層
16S ソース電極
16D ドレイン電極
17 パッシベーション膜(層間絶縁膜)
18 平坦化膜(層間絶縁膜)
51a 絶縁性樹脂膜
52a 酸化物半導体膜
53a 遮光性感光性樹脂膜
61a 絶縁性樹脂膜
62a 遮光性金属膜
63a 感光性絶縁膜
10 TFT基板
11 基板
12G ゲート電極
13 ゲート絶縁膜
14 酸化物半導体膜
15a チャネル保護層
16S ソース電極
16D ドレイン電極
17 パッシベーション膜(層間絶縁膜)
18 平坦化膜(層間絶縁膜)
51a 絶縁性樹脂膜
52a 酸化物半導体膜
53a 遮光性感光性樹脂膜
61a 絶縁性樹脂膜
62a 遮光性金属膜
63a 感光性絶縁膜
Claims (22)
- 基板と、
上記基板上に設けられたゲート電極と、
上記基板上に設けられ、上記ゲート電極を覆うゲート絶縁膜と、
上記ゲート絶縁膜上に設けられ、上記ゲート電極に対向する位置にチャネル部が形成された酸化物半導体膜と、
上記酸化物半導体膜上に設けられ、上記チャネル部を島状に覆うと共に遮光性を有するチャネル保護層と、
上記酸化物半導体膜上に設けられ、上記チャネル部及びチャネル保護層を介して互いに離間して設けられたソース電極及びドレイン電極と、
上記ソース電極及びドレイン電極の上層に設けられた層間絶縁膜と、
を備えた薄膜トランジスタ基板であって、
上記ソース電極及びドレイン電極は、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で構成され、
上記チャネル保護層は、遮光性を有する感光性樹脂膜を含む複数の膜の積層体で形成されていることを特徴とする薄膜トランジスタ基板。 - 請求項1に記載された薄膜トランジスタ基板において、
上記積層体を構成する複数の膜は、絶縁性樹脂膜、該絶縁性樹脂膜の上層の酸化物半導体膜、及び該酸化物半導体膜の上層の上記遮光性感光性樹脂膜であることを特徴とする薄膜トランジスタ基板。 - 請求項1又は2に記載された薄膜トランジスタ基板において、
上記ソース電極及びドレイン電極を構成するアルミニウム合金膜は、350℃以上の耐熱性を有することを特徴とする薄膜トランジスタ基板。 - 請求項3に記載された薄膜トランジスタ基板において、
上記アルミニウム合金膜は、主成分がアルミニウムであって、副成分がケイ素(Si)、ネオジム(Nd)、銅(Cu)、ニッケル(Ni)及びランタン(La)からなる群より選ばれる少なくとも1種である合金からなることを特徴とする薄膜トランジスタ基板。 - 請求項1〜4のいずれか1項に記載された薄膜トランジスタ基板において、
上記酸化物半導体膜は、In−Ga−Zn−O系の金属酸化物膜で形成されていることを特徴とする薄膜トランジスタ基板。 - 基板と、
上記基板上に設けられたゲート電極と、
上記基板上に設けられ、上記ゲート電極を覆うゲート絶縁膜と、
上記ゲート絶縁膜上に設けられ、上記ゲート電極に対向する位置にチャネル部が形成された酸化物半導体膜と、
上記酸化物半導体膜上に設けられ、上記チャネル部を島状に覆うと共に遮光性を有するチャネル保護層と、
上記酸化物半導体膜上に設けられ、上記チャネル部及びチャネル保護層を介して互いに離間して設けられたソース電極及びドレイン電極と、
上記ソース電極及びドレイン電極の上層に設けられた層間絶縁膜と、
を備えた薄膜トランジスタ基板であって、
上記ソース電極及びドレイン電極は、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜で構成され、
上記チャネル保護層は、遮光性を有する金属膜を含む複数の膜の積層体で形成されていることを特徴とする薄膜トランジスタ基板。 - 請求項6に記載された薄膜トランジスタ基板において、
上記積層体を構成する複数の膜は、絶縁性樹脂膜、該絶縁性樹脂膜の上層の上記遮光性金属膜、及び該遮光性金属膜の上層の感光性絶縁膜であることを特徴とする薄膜トランジスタ基板。 - 請求項6又は7に記載された薄膜トランジスタ基板において、
上記ソース電極及びドレイン電極を構成するアルミニウム合金膜は、350℃以上の耐熱性を有することを特徴とする薄膜トランジスタ基板。 - 請求項8に記載された薄膜トランジスタ基板において、
上記アルミニウム合金膜は、主成分がアルミニウムであって、副成分がケイ素(Si)、ネオジム(Nd)、銅(Cu)、ニッケル(Ni)及びランタン(La)からなる群より選ばれる少なくとも1種である合金からなることを特徴とする薄膜トランジスタ基板。 - 請求項6〜9のいずれか1項に記載された薄膜トランジスタ基板において、
上記酸化物半導体膜は、In−Ga−Zn−O系の金属酸化物膜で形成されていることを特徴とする薄膜トランジスタ基板。 - 請求項1〜10のいずれか1項に記載された薄膜トランジスタ基板と、該薄膜トランジスタ基板に対向して配置された対向基板と、該薄膜トランジスタ基板と該対向基板との間に設けられた表示媒体層と、を備えたことを特徴とする表示装置。
- 請求項11に記載された表示装置において、
上記表示媒体層が液晶層であることを特徴とする表示装置。 - 基板と、該基板上に設けられたゲート電極と、該基板上に設けられ、該ゲート電極を覆うゲート絶縁膜と、該ゲート絶縁膜上に設けられ、該ゲート電極に対向する位置にチャネル部が形成された酸化物半導体膜と、該酸化物半導体膜上に設けられ、該チャネル部を島状に覆うと共に遮光性を有するチャネル保護層と、該酸化物半導体膜上に設けられ、該チャネル部及びチャネル保護層を介して互いに離間して設けられたソース電極及びドレイン電極と、該ソース電極及びドレイン電極の上層に設けられた層間絶縁膜と、を備えた薄膜トランジスタ基板の製造方法であって、
基板の上にゲート電極を形成し、
上記ゲート電極の上にゲート絶縁膜を形成し、
上記ゲート絶縁膜の上に酸化物半導体膜を形成し、
上記酸化物半導体膜のチャネル部を覆うように島状に、遮光性を有する感光性樹脂膜を含む複数の膜を積層して形成してチャネル保護層を形成し、
上記酸化物半導体膜及び上記チャネル保護層の上に、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜でソース電極及びドレイン電極を形成し、
上記ソース電極及びドレイン電極の上に層間絶縁膜を形成し、
その後、上記層間絶縁膜を200〜350℃でアニールすることを特徴とする薄膜トランジスタ基板の製造方法。 - 請求項13に記載された薄膜トランジスタ基板の製造方法において、
上記チャネル保護層として積層する複数の膜は、絶縁性樹脂膜、該絶縁性樹脂膜の上層の酸化物半導体膜、及び該酸化物半導体膜の上層の上記遮光性感光性樹脂膜であることを特徴とする薄膜トランジスタ基板の製造方法。 - 請求項13又は14に記載された薄膜トランジスタ基板の製造方法において、
上記ソース電極及びドレイン電極を構成するアルミニウム合金膜は、350℃以上の耐熱性を有することを特徴とする薄膜トランジスタ基板の製造方法。 - 請求項15に記載された薄膜トランジスタ基板の製造方法において、
上記アルミニウム合金膜は、主成分がアルミニウムであって、副成分がケイ素(Si)、ネオジム(Nd)、銅(Cu)、ニッケル(Ni)及びランタン(La)からなる群より選ばれる少なくとも1種である合金からなることを特徴とする薄膜トランジスタ基板の製造方法。 - 請求項13〜16のいずれか1項に記載された薄膜トランジスタ基板の製造方法において、
上記酸化物半導体膜は、In−Ga−Zn−O系の金属酸化物膜で形成されていることを特徴とする薄膜トランジスタ基板の製造方法。 - 基板と、該基板上に設けられたゲート電極と、該基板上に設けられ、該ゲート電極を覆うゲート絶縁膜と、該ゲート絶縁膜上に設けられ、該ゲート電極に対向する位置にチャネル部が形成された酸化物半導体膜と、該酸化物半導体膜上に設けられ、該チャネル部を島状に覆うと共に遮光性を有するチャネル保護層と、該酸化物半導体膜上に設けられ、該チャネル部及びチャネル保護層を介して互いに離間して設けられたソース電極及びドレイン電極と、該ソース電極及びドレイン電極の上層に設けられた層間絶縁膜と、を備えた薄膜トランジスタ基板の製造方法であって、
基板の上にゲート電極を形成し、
上記ゲート電極の上にゲート絶縁膜を形成し、
上記ゲート絶縁膜の上に酸化物半導体膜を形成し、
上記酸化物半導体膜のチャネル部を覆うように島状に、遮光性を有する金属膜を含む複数の膜を積層して形成してチャネル保護層を形成し、
上記酸化物半導体膜及び上記チャネル保護層の上に、アルミニウム合金膜、または、アルミニウム合金膜を含む積層膜でソース電極及びドレイン電極を形成し、
上記ソース電極及びドレイン電極の上に層間絶縁膜を形成し、
その後、上記層間絶縁膜を200〜350℃でアニールすることを特徴とする薄膜トランジスタ基板の製造方法。 - 請求項18に記載された薄膜トランジスタ基板の製造方法において、
上記チャネル保護層として積層する複数の膜は、絶縁性樹脂膜、該絶縁性樹脂膜の上層の上記遮光性金属膜、及び該遮光性金属膜の上層の感光性絶縁膜であることを特徴とする薄膜トランジスタ基板の製造方法。 - 請求項18又は19に記載された薄膜トランジスタ基板の製造方法において、
上記ソース電極及びドレイン電極を構成するアルミニウム合金膜は、350℃以上の耐熱性を有することを特徴とする薄膜トランジスタ基板の製造方法。 - 請求項20に記載された薄膜トランジスタ基板の製造方法において、
上記アルミニウム合金膜は、主成分がアルミニウムであって、副成分がケイ素(Si)、ネオジム(Nd)、銅(Cu)、ニッケル(Ni)及びランタン(La)からなる群より選ばれる少なくとも1種である合金からなることを特徴とする薄膜トランジスタ基板の製造方法。 - 請求項18〜21のいずれか1項に記載された薄膜トランジスタ基板の製造方法において、
上記酸化物半導体膜は、In−Ga−Zn−O系の金属酸化物膜で形成されていることを特徴とする薄膜トランジスタ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012552671A JP5357342B2 (ja) | 2011-01-13 | 2012-01-10 | 薄膜トランジスタ基板及び製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011004723 | 2011-01-13 | ||
JP2011004723 | 2011-01-13 | ||
PCT/JP2012/000093 WO2012096154A1 (ja) | 2011-01-13 | 2012-01-10 | 薄膜トランジスタ基板及び製造方法 |
JP2012552671A JP5357342B2 (ja) | 2011-01-13 | 2012-01-10 | 薄膜トランジスタ基板及び製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5357342B2 true JP5357342B2 (ja) | 2013-12-04 |
JPWO2012096154A1 JPWO2012096154A1 (ja) | 2014-06-09 |
Family
ID=46507063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012552671A Expired - Fee Related JP5357342B2 (ja) | 2011-01-13 | 2012-01-10 | 薄膜トランジスタ基板及び製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9171940B2 (ja) |
JP (1) | JP5357342B2 (ja) |
KR (1) | KR101604895B1 (ja) |
CN (1) | CN103314446B (ja) |
WO (1) | WO2012096154A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103337497A (zh) * | 2013-06-28 | 2013-10-02 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法、显示装置 |
KR102207941B1 (ko) * | 2013-12-04 | 2021-01-26 | 엘지디스플레이 주식회사 | 어레이기판 |
US20150179801A1 (en) * | 2013-12-25 | 2015-06-25 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Thin film transistor and method for manufacturing the same |
JP6260326B2 (ja) * | 2014-02-14 | 2018-01-17 | 凸版印刷株式会社 | 薄膜トランジスタ装置及びその製造方法 |
CN104377247B (zh) | 2014-11-24 | 2017-12-08 | 深圳市华星光电技术有限公司 | 薄膜晶体管、显示装置及薄膜晶体管的制造方法 |
CN108701719A (zh) * | 2016-02-22 | 2018-10-23 | 夏普株式会社 | 半导体装置和半导体装置的制造方法 |
KR101897345B1 (ko) * | 2016-09-21 | 2018-09-10 | 고려대학교 산학협력단 | 박막 트랜지스터 |
CN107664889B (zh) * | 2017-09-14 | 2020-05-22 | 深圳市华星光电半导体显示技术有限公司 | 一种tft器件及液晶显示面板的静电保护电路 |
KR20200024382A (ko) | 2018-08-27 | 2020-03-09 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
CN114784114A (zh) * | 2022-04-29 | 2022-07-22 | 汕头超声显示器技术有限公司 | 一种氧化物薄膜晶体管 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05109769A (ja) * | 1991-10-18 | 1993-04-30 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
JP3918642B2 (ja) * | 2002-06-07 | 2007-05-23 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
JP4892830B2 (ja) * | 2004-11-19 | 2012-03-07 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
KR101446251B1 (ko) * | 2007-08-07 | 2014-10-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 이 표시 장치를 구비한 전자기기 및 그 제조 방법 |
JP5395384B2 (ja) * | 2007-09-07 | 2014-01-22 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
TWI495108B (zh) * | 2008-07-31 | 2015-08-01 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
JP5123141B2 (ja) * | 2008-11-19 | 2013-01-16 | 株式会社東芝 | 表示装置 |
WO2010071183A1 (en) * | 2008-12-19 | 2010-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
TWI511288B (zh) * | 2009-03-27 | 2015-12-01 | Semiconductor Energy Lab | 半導體裝置 |
CN102822884A (zh) * | 2010-03-26 | 2012-12-12 | 夏普株式会社 | 显示装置和显示装置用阵列基板的制造方法 |
JP5523896B2 (ja) * | 2010-03-31 | 2014-06-18 | 富士フイルム株式会社 | 薄膜トランジスタおよびその製造方法 |
JP6175740B2 (ja) * | 2012-03-30 | 2017-08-09 | 株式会社Joled | 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器 |
-
2012
- 2012-01-10 JP JP2012552671A patent/JP5357342B2/ja not_active Expired - Fee Related
- 2012-01-10 US US13/979,253 patent/US9171940B2/en active Active
- 2012-01-10 KR KR1020137019645A patent/KR101604895B1/ko active IP Right Grant
- 2012-01-10 WO PCT/JP2012/000093 patent/WO2012096154A1/ja active Application Filing
- 2012-01-10 CN CN201280005434.XA patent/CN103314446B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR101604895B1 (ko) | 2016-03-18 |
WO2012096154A1 (ja) | 2012-07-19 |
KR20140003506A (ko) | 2014-01-09 |
US20130292682A1 (en) | 2013-11-07 |
CN103314446B (zh) | 2016-04-20 |
CN103314446A (zh) | 2013-09-18 |
US9171940B2 (en) | 2015-10-27 |
JPWO2012096154A1 (ja) | 2014-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5357342B2 (ja) | 薄膜トランジスタ基板及び製造方法 | |
US10297694B2 (en) | Semiconductor device and method for manufacturing same | |
TWI493723B (zh) | 薄膜電晶體、薄膜電晶體的製造方法及顯示器 | |
US20120199891A1 (en) | Semiconductor device and method for manufacturing same | |
KR100831881B1 (ko) | 박막 반도체 장치 | |
US9023685B2 (en) | Semiconductor device, fabrication method for the same, and display apparatus | |
WO2018176829A1 (en) | Thin film transistor and display substrate, fabrication method thereof, and display device | |
US9209282B2 (en) | Method of manufacturing thin film transistor substrate and thin film transistor substrate manufactured by the method | |
JPWO2012032749A1 (ja) | 薄膜トランジスタ基板及びその製造方法、表示装置 | |
US11302718B2 (en) | Active matrix substrate and production method therefor | |
WO2011151955A1 (ja) | 半導体素子、薄膜トランジスタ基板及び表示装置 | |
JP6785563B2 (ja) | 非線形素子、アレイ基板、およびアレイ基板の製造方法 | |
US8842229B2 (en) | Thin film transistor substrate, method for producing same, and display device | |
WO2018061954A1 (ja) | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置 | |
TW201330277A (zh) | 薄膜電晶體基板及具備其之顯示裝置以及薄膜電晶體基板之製造方法 | |
US10283645B2 (en) | Semiconductor device and method for manufacturing same | |
US11721704B2 (en) | Active matrix substrate | |
US8912027B2 (en) | Display device and method of manufacturing the same | |
WO2016104253A1 (ja) | 半導体装置 | |
JP2022191755A (ja) | 半導体装置 | |
CN111863836B (zh) | 有源矩阵基板及其制造方法 | |
JP4780830B2 (ja) | 電気光学装置およびその作製方法 | |
JP3802092B2 (ja) | 液晶表示装置 | |
JP2023153641A (ja) | アクティブマトリクス基板およびその製造方法 | |
JPWO2012172617A1 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5357342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |