TW201330277A - 薄膜電晶體基板及具備其之顯示裝置以及薄膜電晶體基板之製造方法 - Google Patents

薄膜電晶體基板及具備其之顯示裝置以及薄膜電晶體基板之製造方法 Download PDF

Info

Publication number
TW201330277A
TW201330277A TW101144549A TW101144549A TW201330277A TW 201330277 A TW201330277 A TW 201330277A TW 101144549 A TW101144549 A TW 101144549A TW 101144549 A TW101144549 A TW 101144549A TW 201330277 A TW201330277 A TW 201330277A
Authority
TW
Taiwan
Prior art keywords
thin film
semiconductor layer
film transistor
electrode
tft
Prior art date
Application number
TW101144549A
Other languages
English (en)
Inventor
Masahiro Tomida
Hidehito Kitakado
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201330277A publication Critical patent/TW201330277A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

圖元用TFT(20A)係其氧化物半導體層(23a)被源極電極(25a)及汲極電極(26a)沿整個通道寬度方向(Dcw)覆蓋，具有臨限電壓相對較低之特性；驅動電路用TFT(20B)係其氧化物半導體層(23b)自源極電極(25b)及汲極電極(26b)向通道寬度方向(Dcw)外側探出，具有臨限電壓相對較高之特性。

Description

薄膜電晶體基板及具備其之顯示裝置以及薄膜電晶體基板之製造方法
本發明關係薄膜電晶體(TFT：Thin Film Transistor)基板、具備其之顯示裝置以及TFT基板之製造方法。尤其關係在同一基板上形成用由氧化物半導體形成的半導體層(以下稱其為氧化物半導體層)形成、電氣特性卻不同的複數種TFT時如何減少工時之技術措施。
近年來，人們一直建議：構成液晶顯示裝置之TFT基板作為係畫像最小單位元之各圖元的開關元件，用使用氧化物半導體層形成且具有高遷移率、高可靠性及低切斷電流(off-current)等之良好特性的TFT取代習知使用由非晶矽(a-Si)形成之半導體層的TFT。
該用氧化物半導體層形成的TFT能夠利用濺鍍法等於較低溫度下形成，製作較使用由多晶矽(poly-Si)形成的半導體層之TFT容易。當將該用氧化物半導體層形成的TFT應用於顯示裝置時，其不僅可以用作圖元的圖元用TFT，還可以用作構成驅動電路的驅動電路用TFT，從而能夠將驅動電路一體地製作在TFT基板上。
上述驅動電路的工作可靠性，進一步而言顯示裝置的性能被驅動電路用TFT的電氣特性所左右，其中的臨限電壓尤為重要。由於為適應對顯示裝置狹邊緣化的要求而對驅動電路進行省空間設計，因此驅動電路中常常會出現不能對驅動電路用TFT施加負閘極電壓之情形。是以，若驅動 電路用TFT的臨限電壓為負電壓值，則難以對驅動電路加以控制。即使閘極電壓為0V，電流也會在源極電極與汲極電極之間流動，即會成為所謂的常閉工作(normally on)狀態，消耗功率增大。由此則需要驅動電路用TFT具有臨限電壓為正電壓值的特性。
另一方面，能夠對圖元用TFT施加負閘極電壓，稍微有點常閉工作狀態也是能夠容許的，因此臨限電壓為負電壓值的TFT也適合作圖元用TFT。與臨限電壓為正電壓值的TFT相比，臨限電壓為負電壓值的TFT具有S值(次臨限工作電壓擺幅：subthreshold voltage swing)小、接通電流(on-current)值充分大的特性。因此較佳者係圖元用TFT具有臨限電壓為負電壓值的特性。
因為如此般對圖元用TFT與驅動電路用TFT所要求之電氣特性不同，所以理想情形係針對所要求之不同的電氣特性分別製作圖元用TFT與驅動電路用TFT。於是，至今提出的技術措施為：TFT基板具有能夠將電氣特性不同的複數種TFT製造在同一基板上之結構。
例如，專利文獻1中公開的TFT基板結構如下：驅動電路用TFT的半導體層係由第一氧化物半導體層與第二氧化物半導體層之疊層體構成；圖元用TFT的半導體層係由第三氧化物半導體層構成，且該第三氧化物半導體層之材料與第二氧化物半導體層之材料相同。該專利文獻1中還公開了該TFT基板的製造方法，具體如下：在絕緣表面上形成金屬薄膜，再於其上形成所述第二氧化物半導體層並形 成上述第三氧化物半導體層，然後執行加熱處理等氧化處理而將金屬薄膜的一部分或者全部氧化，並以該金屬薄膜作為第一氧化物半導體層。
專利文獻1：日本公開特許公報特開2010-171404號公報
然而，為製造專利文獻1所公開的TFT基板，需要追加用以形成金屬薄膜的光罩，該光罩與用以形成第二及第三氧化物半導體層的光罩不是同一個光罩。除了金屬薄膜的成膜處理以外，還需要追加該金屬薄膜的氧化處理等複數處理製程。是以，不僅製造製程複雜，製程數量也會增加導致成本上升。
本發明正是鑑於上述各點而完成著。其目的在於：抑制製程數量且低成本地實現在同一基板上具備電氣特性不同的複數種TFT的TFT基板。
本申請發明人對TFT的構成與其電氣特性之間的關係重複地研究鑽研發現：TFT的臨限電壓視氧化物半導體層之兩端側是否被源極電極及汲極電極沿整個通道寬度方向覆蓋而會有很大的變化。
於是，為達成上述目的，該發明中，藉由在氧化物半導體層與源極電極及汲極電極的佈置(layout)上下功夫來調節TFT的臨限電壓。
具體而言，本發明係以在同一基板上具備電氣特性不同 的複數種TFT的TFT基板、具備該TFT基板之顯示裝置以及TFT基板之製造方法為對象，採取以下技術手段。
也就是說，第一樣態之發明是一種TFT基板。其具備：底基板與設置於所述述底基板上的第一TFT及第二TFT，該第一TFT及第二TFT分別係為其源極電極及汲極電極相互間保持有距離地與由氧化物半導體形成的半導體層相連接，於該半導體層的與所述源極電極及汲極電極相連接的連接部分之間形成有通道區域。所述第一TFT之所述半導體層被所述源極電極及汲極電極沿整個通道寬度方向覆蓋著，所述第一TFT具有臨限電壓相對較低的特性；所述第二TFT之所述半導體層自所述源極電極及汲極電極中至少一方電極朝著通道寬度方向外側探出，所述第二TFT具有臨限電壓相對較高的特性。
於該第一樣態之發明中，第一TFT的氧化物半導體層被源極電極及汲極電極沿整個通道寬度方向部分覆蓋。根據該第一TFT之佈置，在形成源極電極及汲極電極後的成膜處理、退火處理等製程中，氧化物半導體層難以發生氧化反應及還原反應，所以抑制了氧化物半導體層的載子濃度(電子密度)下降，從而臨限電壓被維持為較低之狀態。
另一方面，第二TFT的氧化物半導體層自源極電極及汲極電極中至少一方電極向通道寬度方向外側探出。根據該第二TFT的佈置，因為於形成源極電極及汲極電極後的成膜處理、退火處理等製程中，自源極電極及汲極電極探出的氧化物半導體層部分易於發生氧化反應、還原反應，所 以會成為由於該氧化反應、還原反應的影響，第二TFT的氧化物半導體層的載子濃度(電子密度)較第一TFT低，而成為臨限電壓較高的狀態。
因為能夠如此根據半導體層與源極電極及汲極電極之佈置的不同在同一基板上製作電氣特性不同的第一TFT及第二TFT，所以無需追加新光罩，也無需為使第一TFT與第二TFT的電氣特性不同而執行特別的處理製程。因此，根據第一樣態之發明的構成，能夠抑制製程數量且低成本地實現在同一基板上具備電氣特性不同的第一TFT及第二TFT的TFT基板。
第二樣態之發明係如此，在第一樣態之發明的TFT基板中，上述第二TFT的氧化物半導體層自上述源極電極及汲極電極雙方朝著通道寬度方向外側探出。
根據該第二樣態之發明，與第二TFT的氧化物半導體層自源極電極及汲極電極中之一方探出的情形相比，換言之，與氧化物半導體層的一部分被另一方電極沿整個通道寬度方向覆蓋的情形相比，自源極電極及汲極電極露出的氧化物半導體層部分成為大面積，第二TFT的臨限電壓由於該露出面積的增大而更高。因此，能夠使第二TFT的臨限電壓可靠地成為正電壓值。
第三樣態之發明係如此，在第一或第二樣態之發明的TFT基板中，在所述第一TFT及第二TFT的半導體層表面且較所述源極電極及汲極電極更在下之下層形成有覆蓋所述通道區域的蝕刻停止膜。
該第三樣態之發明中，第一TFT及第二TFT構成為具備覆蓋氧化物半導體層的通道區域之蝕刻停止膜即所謂的蝕刻停止型TFT。此處，因為源極電極及汲極電極易於溶解在氧化物半導體層由於濕蝕刻該兩電極而圖案化時一般所用酸系蝕刻液中，所以該源極電極及汲極電極係藉由乾蝕刻圖案化。此時，蝕刻停止型TFT中，氧化物半導體層的通道區域由覆蓋其之蝕刻停止膜保護，所以能夠防止該通道區域暴露於電漿等中。藉此，通道區域不會受到損傷，而得以防止第一TFT及第二TFT的特性下降，所以能夠使該兩TFT以簡單的構成發揮優良的特性。
第四樣態之發明係如此，在第三樣態之發明的TFT基板中，設置於所述第一TFT的蝕刻停止膜覆蓋該第一TFT的半導體層，在該蝕刻停止膜的與該半導體層的兩端部相對應之對應位置處分別形成有連接所述源極電極及汲極電極與所述半導體層的接觸孔。設置於所述第二TFT的蝕刻停止膜覆蓋該第二TFT的半導體層，在該蝕刻停止膜的與該半導體層的兩端部相對應之對應位置處分別形成有連接所述源極電極及汲極電極與所述半導體層的接觸孔。
該第四樣態之發明中，第一TFT及第二TFT中，蝕刻停止膜覆蓋著接觸孔對應位置以外的氧化物半導體層部分。根據該第一TFT及第二TFT的佈置，不僅通道區域由蝕刻停止膜保護，氧化物半導體層整體也由蝕刻停止膜保護，而不會由於為將源極電極及汲極電極圖案化的乾蝕刻等而損傷。藉此，能夠及時防止第一TFT及第二TFT的特性下 降。
第五樣態之發明係如此，在第四樣態之發明的TFT基板中，設置於所述第一TFT之蝕刻停止膜上的接觸孔，自所述半導體層外緣朝向該半導體層內側與該半導體層外緣留有間隔地形成在與該半導體層相對應之對應位置以內。所述第一TFT之源極電極及汲極電極中至少一方電極，在通道寬度方向上所述接觸孔外側與所述半導體層相對應之對應部分且另一方電極一側具有朝向該另一方電極一側突出的突出部。
該第五樣態之發明中，源極電極及汲極電極與氧化物半導體層之重合部分的面積隨著突出部之設置而相應地增大，自該兩電極露出的氧化物半導體層部分的面積成為小面積，第一TFT的臨限電壓隨著該露出面積的減小而降低。藉此，能夠使第一TFT的臨限電壓可靠地成為負電壓值。
第六樣態之發明係如此，在第五樣態之發明的TFT基板中，所述突出部在通道寬度方向上所述接觸孔兩外側之與所述半導體層相對應的對應部分形成有一對。當設所述一對突出部間的間隔為Dp，設連接具有該各突出部的電極與所述半導體層之接觸孔在通道寬度方向上的開口寬度為W1時，該一對突出部間的間隔Dp及接觸孔的開口寬度W1被設定為滿足Dp>W1之關係。
該第六樣態之發明中，一對突出部朝著以具有該突出部的電極與氧化物半導體層相連接之連接部分為基準另一方 電極一側突出，夾著蝕刻停止膜設置在氧化物半導體層上。因此，當將規定電壓施加於具有該一對突出部的電極上時，該一對突出部實質上作為頂閘極起作用。
此時，假定設置成一對突出部間的間隔Dp及接觸孔的開口寬度W1滿足DpW1的關係，則多餘的電流會流向通道區域上部，亦即蝕刻停止膜一側。是以，當以各接觸孔對應位置處之源極電極及汲極電極間的距離為基準設計第一TFT的佈置時，第一TFT的特性有可能偏離所希望的TFT特性。
相對於此，如本發明般，若設定成一對突出部間的間隔Dp及接觸孔的開口寬度W滿足Dp>W1的關係，則能夠抑制多餘的電流流向通道區域上部。藉此，當以各接觸孔對應位置處的源極電極及汲極電極間的距離為基準設計第一TFT的佈置時，也是既能夠可靠地使該第一TFT的臨限電壓為負電壓值，又能夠使第一TFT具有所希望的TFT特性。
第七樣態之發明係如此，在第五或第六樣態之發明的TFT基板中，上述突出部形成在上述第一TFT的源極電極及汲極電極雙方。
根據該第七樣態之發明，自源極電極及汲極電極露出的氧化物半導體層部分的面積儘可能地成為小面積，從而能夠使第一TFT的臨限電壓更加可靠地成為負電壓值。
第八樣態之發明係如此，在第四到第七樣態任一樣態之發明的TFT基板中，設置於所述第二TFT之蝕刻停止膜上 的接觸孔，自所述半導體層外緣朝向該半導體層內側與該半導體層外緣留有間隔地形成在與該半導體層相對應之對應位置以內。所述第二TFT之源極電極及汲極電極中至少一方電極，在通道寬度方向上所述接觸孔外側與所述半導體層相對應之對應部分且該另一方電極一側形成有該另一方電極之一部分被切掉後而形成的缺口部。
該第八樣態之發明中，源極電極及汲極電極與氧化物半導體層之重合部分的面積隨著缺口部的設定相應減小，自該兩電極露出之氧化物半導體層部分的面積成為大面積，第二TFT的臨限電壓隨著該露出面積的增大而進一步提高。是以，能夠可靠地使第二TFT的臨限電壓為正電壓值。
第九樣態之發明係如此，在第八樣態之發明的TFT基板中，所述缺口部，在通道寬度方向上所述接觸孔兩外側與各所述半導體層相對應之對應部分形成有一對。當設所述一對缺口部間的間隔為Dn，設連接已形成有該各缺口部的電極與所述半導體層的接觸孔在通道寬度方向上的開口寬度為W2時，該一對缺口部間的間隔Dn及接觸孔的開口寬度W2被設定為滿足Dn>W2之關係。
該第九樣態之發明中，一對缺口部形成在較具有該缺口部之電極與氧化物半導體層相連接的連接部分更靠近另一方電極一側，在該一對缺口部之間，朝向另一方電極一側突出的突出部夾著蝕刻停止膜設置於氧化物半導體層上。當規定電壓施加於具有其之電極上時，該缺口部間的突出 部實質上作為頂閘極起作用。
此時，若缺口部間的間隔Dn及接觸孔的開口寬度W2被設定為滿足DnW2的關係，流入通道區域上部，亦即流入蝕刻停止膜一側的電流會減少。是以，當以各接觸孔對應位置處之源極電極及汲極電極間的距離為基準設計第二TFT的佈置時，則有可能偏離所希望的TFT特性。
相對於此，若如本發明般，設定成一對缺口部間的間隔Dn及接觸孔的開口寬度W2滿足Dp>W2之關係，則能夠抑制流入通道區域上部的電流減少。是以，當以各接觸孔對應位置處之源極電極及汲極電極間的距離為基準設計第二TFT的佈置時，既能夠可靠地使該第二TFT的臨限電壓為正電壓值，又能夠使第二TFT具有所希望的TFT特性。
第十樣態之發明係如此，在第八或第九樣態之發明的TFT基板中，所述缺口部形成在所述第二TFT的源極電極及汲極電極雙方。
根據該第十樣態之發明，自源極電極及汲極電極露出的氧化物半導體層部分的面積成為儘可能大的大面積，則能夠進一步可靠地使第二TFT的臨限電壓為正電壓值。
第十一樣態之發明係如此，在第一或第二樣態之發明的TFT基板中，所述第一TFT及第二TFT之源極電極及汲極電極係與所述半導體層部分直接重疊著連接。
在該第十一樣態之發明中，第一TFT及第二TFT構成為不具備蝕刻停止膜即所謂的通道停止型TFT。該通道停止型TFT由於沒有了蝕刻停止膜，光罩枚數也隨之相應減 少，與蝕刻停止型TFT相比，製造成本方面有利。
第十二樣態之發明係如此，在第一到第十一樣態中任一樣態之發明的TFT基板中，上述各氧化物半導體層由銦鎵錫氧化物(Indium Gallium Zinc Oxide：以下稱其為In-Ga-Zn-O)系氧化物半導體形成。
根據該第十二樣態之發明，因為各氧化物半導體層由In-Ga-Zn-O系氧化物半導體形成，所以於第一TFT及第二TFT，可具體地獲得高遷移率、高可靠性及低切斷電流這一良好特性。
第十三樣態之發明係如此，在第一到第十二樣態中任一樣態之發明的TFT基板中，進一步具備：被設置成在所述底基板上相互平行延伸的複數閘極配線、被設置成在與所述各閘極配線交叉之方向上相互平行延伸的複數源極配線、設置在所述閘極配線與所述源極配線之交叉部位、連接在構成所對應之交差部的閘極配線及源極配線上的圖元用薄膜電晶體、以及與所述閘極配線或源極配線電氣連接、具有用來驅動所述圖元用薄膜電晶體的驅動電路用薄膜電晶體的驅動電路。所述圖元用薄膜電晶體由所述第一TFT構成，所述驅動電路用薄膜電晶體由所述第二TFT構成。
該第十三樣態之發明中，圖元用TFT由臨限電壓相對較低的第一TFT構成。若將臨限電壓調節為負電壓值，第一TFT則會具有S值小、通態電流值充分大的特性，因此該第一TFT非常適合作圖元用TFT。另一方面，驅動電路用 TFT由臨限電壓相對較高之第二TFT構成。若將臨限電壓調節為正電壓值，則能夠確保驅動電路的工作可靠性，並且能夠避免成為常閉工作狀態而謀求低消費電力化。因此，第二TFT非常適合作驅動電路用TFT。
第十四樣態之發明是一種顯示裝置，具備第一到第十三樣態中任一樣態之發明的TFT基板。
根據該第十四樣態之發明，第一到第十三樣態任一樣態之發明的TFT基板具備以下優良特性，即能夠抑制製程數量且低成本地實現一種在同一基板上具備電氣特性不同的第一TFT及第二TFT的TFT基板。因此，作為具備該TFT基板的顯示裝置整體也就能夠抑制製程數量且低成本地得以實現。
第十五樣態之發明係製造第一樣態之發明的TFT基板的方法，具備：在所述底基板上形成第一導電膜，用第一光罩將該第一導電膜圖案化，形成複數閘極電極的閘極電極形成製程，形成覆蓋著所述閘極電極的閘極絕緣膜的閘極絕緣膜形成製程，在所述閘極絕緣膜上形成由氧化物半導體形成的半導體膜，用第二光罩將該半導體膜圖案化，夾著所述閘極絕緣膜形成橫跨所對應之所述閘極電極的所述半導體層的半導體層形成製程，形成覆蓋著所述半導體層的蝕刻停止膜，用第三光罩將該蝕刻停止膜圖案化，在該蝕刻停止膜上形成使所述半導體層中通道區域形成位置的兩外側部分中至少一部分露出之接觸孔的蝕刻停止膜形成製程，以及形成覆蓋所述蝕刻停止膜的第二導電膜，用第 四光罩將該第二導電膜圖案化，形成所述源極電極及汲極電極的源極汲極電極形成製程；於所述源極汲極電極形成製程中，使構成所述第一薄膜電晶體的源極電極及汲極電極形成為沿整個通道寬度方向覆蓋構成該第一薄膜電晶體的半導體層的兩端部，且使構成所述第二薄膜電晶體的源極電極及汲極電極中至少一方成為：其形成為與構成該第二薄膜電晶體的半導體層端部之通道寬度方向之部分相重，所述半導體層自該電極沿通道寬度方向探出的狀態。
在該第十五樣態之發明中，用第一光罩形成閘極電極，用第二光罩形成氧化物半導體層，用第三光罩形成蝕刻停止膜，用第四光罩形成源極電極及汲極電極，合計共用四枚光罩將第一TFT及第二TFT製作成蝕刻停止型TFT。
因為使構成第一TFT的源極電極及汲極電極沿整個通道寬度方向覆蓋構成第一TFT的氧化物半導體層的兩端部，所以在之後的成膜處理、退火處理等製程中，氧化物半導體層難以發生氧化反應及還原反應。因此，抑制了氧化物半導體層的載子濃度(電子密度)下降，從而維持著臨限電壓較低的狀態。
因為使成為構成第二TFT的源極電極及汲極電極中至少一方形成為沿通道寬度方向的一部分與構成該第二TFT的氧化物半導體層端部相重，氧化物半導體層自該電極沿通道寬度方向探出的狀態，所以於之後的成膜處理、退火處理等製程中，氧化物半導體層自源極電極及汲極電極探出之部分容易發生氧化反應、還原反應。因此，氧化物半導 體層的載子濃度(電子密度)比第一TFT低，而成為臨限電壓較低的狀態。
如此，根據第十五樣態之發明，能夠低成本地製造出於同一基板上具備電氣特性不同之蝕刻停止型第一TFT及第二TFT的第一樣態之發明的TFT基板。
第十六樣態之發明係一種製造第一樣態之發明的TFT基板的方法，具備：於所述底基板上形成第一導電膜，用第一光罩將該第一導電膜圖案化，形成複數閘極電極的閘極電極形成製程，形成覆蓋著所述閘極電極的閘極絕緣膜的閘極絕緣膜形成製程，在所述閘極絕緣膜上形成由氧化物半導體形成的半導體膜，用第二光罩將該半導體膜圖案化，夾著所述閘極絕緣膜形成橫跨所對應之所述閘極電極的所述半導體層的半導體層形成製程，以及形成覆蓋所述半導體層的第二導電膜，用第三光罩將該第二導電膜圖案化，形成所述源極電極及汲極電極的源極汲極電極形成製程；於所述源極汲極電極形成製程中，使構成所述第一薄膜電晶體的源極電極及汲極電極形成為沿整個通道寬度方向覆蓋著構成該第一薄膜電晶體的半導體層的兩端側，且使構成所述第二薄膜電晶體的源極電極及汲極電極中至少一方電極成為：其形成為與構成該第二薄膜電晶體的半導體層之通道寬度方向之部分相重，所述半導體層自該電極沿通道寬度方向探出的狀態。
該第十六樣態之發明中，用第一光罩形成閘極電極，用第二光罩形成氧化物半導體層，用第三光罩形成源極電極 及汲極電極，合計共用3枚光罩將第一TFT及第二TFT製作成通道停止型TFT。
因為使構成第一TFT的源極電極及汲極電極沿整個通道寬度方向覆蓋構成第一TFT的氧化物半導體層的兩端部，所以在之後的成膜處理、退火處理等製程中，氧化物半導體層難以發生氧化反應及還原反應。因此，抑制了氧化物半導體層的載子濃度(電子密度)下降，維持了臨限電壓較低的狀態。
因為使成為構成第二TFT的源極電極及汲極電極中至少一方電極形成為沿通道寬度方向的一部分與構成該第二TFT的氧化物半導體層端部相重，氧化物半導體層自該電極沿通道寬度方向探出的狀態，所以於之後的成膜處理、退火處理等製程中，氧化物半導體層自源極電極及汲極電極探出之部分容易發生氧化反應、還原反應。因此，氧化物半導體層的載子濃度(電子密度)比第一TFT低，成為臨限電壓較低的狀態。
如此，根據第十六樣態之發明，能夠低成本地製造出於同一基板上具備電氣特性不同之蝕刻停止型第一TFT及第二TFT的第一樣態之發明的TFT基板。
第十七樣態之發明係於第十五或第十六樣態之發明的TFT基板之製造方法中，在含氧的環境中對已形成有上述源極電極及汲極電極的基板執行退火處理。
TFT基板的製造製程中，包括自源極電極及汲極電極露出之通道區域的氧化物半導體層部分在形成該兩電極時， 以及在形成該兩電極後所進行的處理製程中暴露於電漿中時，氧會由於該電漿之熱而從氧化物半導體層脫離出來等而容易產生氧缺陷。若如此，則會導致切斷電流上升、電子遷移率下降、臨限電壓上昇等，好不容易使用了氧化半導體層卻又導致TFT的特性下降。相對於此，該第十七樣態之發明中，係在含氧之環境下對已形成有源極電極及汲極電極的基板進行退火處理，因此，氧化物半導體層的氧缺陷得以修復，從而能夠使得用了該氧化物半導體層的第一TFT及第二TFT的特性穩定。
根據本發明，第一TFT之氧化物半導體層的兩端側被源極電極及汲極電極沿整個通道寬度方向覆蓋，第一TFT具有臨限電壓相對較高的特性，另一方面，第二TFT之氧化物半導體層自源極電極及汲極電極中至少一方電極朝向通道寬度方向外側探出，第二TFT具有臨限電壓相對較低的特性，因此能夠抑制製程數量地且低成本地實現在於同一基板上具備電氣特性不同的複數種TFT的TFT基板、具備該TFT基板之顯示裝置以及TFT基板之製造方法。
以下，參照附圖詳細說明本發明的實施方式。此外，本發明並不限於以下各實施方式。
《發明的實施方式1》
該實施方式1中，作為具備本發明所關係之TFT基板的顯示裝置之一例，對主動矩陣驅動方式的液晶顯示裝置S 做說明。
-液晶顯示裝置S的結構-
液晶顯示裝置S的結構示於圖1及圖2。圖1是液晶顯示裝置S的概略俯視圖。圖2係顯示圖1中II-II線處之剖面結構的剖視圖。
如圖1及圖2所示，液晶顯示裝置S具備：相對著設置的TFT基板1及反基板2、將該兩基板1,2的外周緣部相互加以連接的框狀密封材3、以及由密封材3包圍且封入在TFT基板1與反基板2之間的液晶層4。
該液晶顯示裝置S具有顯示區域D，該顯示區域D在TFT基板1與反基板2相重的區域且密封材3內側，亦即設置有液晶層4的區域顯示圖像。而且，液晶顯示裝置S在該顯示區域D周圍具有非顯示區域即矩形框狀邊緣區域F。
在該邊緣區域F的一邊側(圖1中下邊側)設置有外部電路連接用端子區域1a，該外部電路連接用端子區域1a係TFT基板1自反基板2突出，其表面露出到外部而形成。在該端子區域1a安裝有撓性印刷電路板(FPC：Flexible Printed Circuit)等印刷電路板(未圖示)，包括與應該顯示的圖像相對應之圖像資料的顯示用信號自外部電路經該印刷電路板輸入。
TFT基板1及反基板2形成為例如矩形。如圖2所示，在該兩基板1,2相對之內側表面上分別設置有配向膜5,6，且在其外側表面上分別設置有偏光板7,8。TFT基板1上之偏光板7與反基板2上之偏光板8的透過軸相差90°。液晶層4 由具有電光特性的向列型液晶材料等形成。
液晶顯示裝置S之電路結構的方塊圖示於圖3。
如圖3所示，液晶顯示裝置S具備：構成上述顯示區域D的圖元陣列11、沿該圖元陣列11的行方向(圖3中橫向)相互平行延伸而設的複數閘極配線12、沿該各閘極配線12相互平行延伸而設的複數輔助電容配線13、沿與該各閘極配線12及各輔助電容配線13正交的列方向(圖3中縱向)相互平行延伸而設的複數源極配線14、連接有上述各閘極配線12及各輔助電容配線13之一端側的閘極驅動器/CS驅動器15、以及連接有上述各源極配線14之一端側的源極驅動器16。
上述圖元陣列11係由複數圖元P排列為矩陣狀而成。紅色(R)、綠色(G)及藍色(B)副圖元p1為一組構成各圖元P。該各副圖元p1由閘極配線12、輔助電容配線13及源極配線14劃分開。後述閘極絕緣膜22介於各閘極配線12及各輔助電容配線13與各源極配線14之間，而使得各閘極配線12及各輔助電容配線13與各源極配線14成為相互絕緣之狀態。
此外，圖3中示出三種顏色的副圖元p1(R)、p1(G)、p1(B)並排著排列成條狀之狀態。但即使該三種顏色的副圖元p1(R)、p1(G)、p1(B)呈三角形排列、鑲嵌排列(mosaic)(對角線排列)等其他排列方式，對本專利的主旨也無影響。
一個副圖元p1的等效電路示於圖4。
如圖4所示，各副圖元p1具備：圖元用TFT20A、與該圖元用TFT20A連接的圖元電極17、與該圖元電極17及輔助 電容配線13連接的輔助電容Cs、形成在圖元電極17與後述共用電極40之間的液晶電容Clc。
圖元用TFT20A設置在各閘極配線12與各源極配線14的各交叉部，與構成相對應之交叉部的閘極配線12及源極配線14相連接。圖元電極17由ITO(Indium Tin Oxide)或IZO(Indium Zinc Oxide)等透明導電氧化物形成。
上述閘極驅動器/CS驅動器15是一種經由各閘極配線12及各輔助電容配線13控制各副圖元p1工作的電路。上述源極驅動器16是經由各源極配線14控制輸入各副圖元p1的源極信號的電路。該閘極驅動器/CS驅動器15及源極驅動器16分別具備用以使上述各圖元用TFT20A工作的驅動電路用TFT20B，並構成本發明的驅動電路。
<TFT基板1的結構>
TFT基板1具備是底基板之玻璃基板等絕緣性基板10,在該絕緣性基板10上設置有上述圖元用TFT20A、圖元電極17、輔助電容Cs、閘極配線12、輔助電容配線13、源極配線14、閘極驅動器/CS驅動器15以及源極驅動器16，即該TFT基板1是一個在同一基板10上具備電氣特性不同的圖元用TFT20A及驅動電路用TFT20B的結構。
<圖元用TFT20A的結構>
上述圖元用TFT20A的結構示於圖5~圖7。圖5係圖元用TFT20A的概略俯視圖。圖6係顯示圖5中VI-VI線處之剖面結構的剖視圖。圖7係顯示圖5中VII-VII線處之剖面結構的剖視圖。
如圖5及圖6所示，圖元用TFT20A具有底閘極構造，具備：設置在絕緣性基板10上的閘極電極21a、覆蓋著該閘極電極21a而設的閘極絕緣膜22、夾著該閘極絕緣膜22跨越閘極電極21a而設的氧化物半導體層23a、以及相互間保持有距離地與該氧化物半導體層23a連接的源極電極25a及汲極電極26a。
該圖元用TFT20A被保護絕緣膜27覆蓋。雖未圖示，在該保護絕緣膜27上形成有上述圖元電極17，該圖元電極17經形成於該保護絕緣膜27的接觸孔與圖元用TFT20A的汲極電極26a相連接。圖元用TFT20A由本發明的第一TFT構成。
上述閘極電極21a與相對應之閘極配線12相連接，或者由相對應之閘極配線12的一部分構成。上述閘極絕緣膜22由氧化矽(SiO2)或氮化矽(SiN)形成，形成在基板的大致整個面上，與後述驅動電路用TFT20B的閘極絕緣膜22由同一膜構成。上述氧化物半導體層23a由In-Ga-Zn-O系氧化物半導體形成。因此，圖元用TFT20A具有高遷移率、高可靠性及低切斷電流等良好特性。
本實施方式之圖元用TFT20A構成為蝕刻停止型TFT，如圖6所示，在氧化物半導體層23a的位於與源極電極25a及汲極電極26a相連接之連接部分間的表面上設置有蝕刻停止膜24。該蝕刻停止膜24覆蓋著氧化物半導體層23a中與源極電極25a及汲極電極26a相連接之連接部分以外的部分形成。
在蝕刻停止膜24上與氧化物半導體層23a的兩端部相對應之位置，分別形成有到達該氧化物半導體層23a的接觸孔24a。如圖5所示，該各接觸孔24a自氧化物半導體層23a外緣朝向該層內側與該外緣之間留有間隔，形成在該氧化物半導體層23a的相對應之位置以內。
上述源極電極25a及汲極電極26a形成在蝕刻停止膜24上，分別經接觸孔24a與氧化物半導體層23a相連接。在該氧化物半導體層23a的位於與源極電極25a及汲極電極26a相連接之連接部分間的部分形成有通道區域23c。本實施方式中圖元用TFT20A的源極電極25a及汲極電極26a的相對面分別形成為平面。
如圖5及圖7所示，圖元用TFT20A的源極電極25a及汲極電極26a沿整個通道寬度方向Dcw覆蓋著氧化物半導體層23a的兩端部。在該圖元用TFT20A的佈置下，因為氧化物半導體層23a的兩端部被源極電極25a及汲極電極26a沿整個通道寬度方向Dcw覆蓋，所以如後詳述，在形成源極電極25a及汲極電極26a後進行的成膜處理、退火處理等製程中，氧化物半導體層23a難以發生氧化反應、還原反應。因此，抑制了氧化物半導體層23a的載子濃度(電子密度)下降，該TFT20A的臨限電壓被調節為負電壓值。
<驅動電路用TFT20B的結構>
上述驅動電路用TFT20B的結構如圖8~圖10所示。圖8係驅動電路用TFT20B的概略俯視圖。圖9係顯示圖8中IX-IX線處之剖面結構的剖視圖。圖10係顯示圖8中X-X線處之剖 面結構的剖視圖。
驅動電路用TFT20B也具有與上述圖元用TFT20A一樣的底閘極構造。如圖8及圖9所示，該驅動電路用TFT20B具備：設置在絕緣性基板10上的閘極電極21b、覆蓋著該閘極電極21b而設的閘極絕緣膜22、夾著該閘極絕緣膜22跨越閘極電極21b而設的氧化物半導體層23b、以及相互間保持有距離地與該氧化物半導體層23b連接的源極電極25b及汲極電極26b，驅動電路用TFT20B被保護絕緣膜27覆蓋著。上述氧化物半導體層23b由In-Ga-Zn-O系氧化物半導體形成。因此，驅動電路用TFT20B也具有高遷移率、高可靠性及低切斷電流等良好特性。
驅動電路用TFT20B也構成為與上述圖元用TFT20A一樣的蝕刻停止型TFT，設置有蝕刻停止膜24，該蝕刻停止膜24覆蓋氧化物半導體層23b的與源極電極25b及汲極電極26b相連接之連接部分以外的部分、具有接觸孔24b。上述源極電極25b及汲極電極26b形成在蝕刻停止膜24上，分別經接觸孔24b與氧化物半導體層23b相連接。在該氧化物半導體層23b的與源極電極25b及汲極電極26b相連接之連接部分間形成有通道區域23c。本實施方式中驅動電路用TFT20B的源極電極25b及汲極電極26b的相對面也分別形成為平面。
如圖8及圖10所示，驅動電路用TFT20B的源極電極25b及汲極電極26b，形成為自通道寬度方向Dcw的外緣朝著該方向內側與該外緣保持間隔地與該氧化物半導體層23b 的兩端部相重，驅動電路用TFT20B的氧化物半導體層23b之位於通道寬度方向Dcw兩外側部分自源極電極25b及汲極電極26b探出。於該驅動電路用TFT20B的佈置下，因為氧化物半導體層23b自源極電極25b及汲極電極26b朝著通道寬度方向Dcw兩外側探出，所以如後詳述，與上述圖元用TFT20A相比，在形成源極電極25b及汲極電極26b後進行的成膜處理、退火處理等製程中，氧化物半導體層23b容易發生氧化反應、還原反應。藉此使氧化物半導體層23b的載子濃度(電子密度)下降，該TFT20B的臨限電壓被調節為正電壓值。
是以，TFT基板1上，藉由使氧化物半導體層23a、源極電極25a及汲極電極26a之佈置狀況與氧化物半導體層23b、源極電極25b及汲極電極26b之佈置狀況不同，而使得圖元用TFT20A及驅動電路用TFT20B電氣特性不同地形成於同一基板10上。
<反基板2的結構>
雖未圖示，反基板2具備是底基板的玻璃基板等絕緣性基板、於該絕緣性基板上對應於上述閘極配線12及源極配線14而形成為方格狀的黑矩陣、對應於各種顏色的副圖元p1設置為週期排列的複數濾色層例如紅色層、綠色層以及藍色層等、覆蓋著這些黑矩陣及各濾色層而設的共用電極40、以及在該共用電極40上設置為柱狀的光間隔物(photo spacer)。
<液晶顯示裝置S之工作狀況>
結構如上所述的液晶顯示裝置S，在各副圖元p1，當閘極信號自閘極驅動器/CS驅動器15經閘極配線12送給閘極電極21a，圖元用TFT20A成為接通狀態時，源極信號自源極驅動器16經源極配線14送給源極電極25a，規定電荷經氧化物半導體層23a及汲極電極26a寫入圖元電極17，並對輔助電容Cs充電。此時，在TFT基板1的各圖元電極17與反基板2的共用電極40之間會產生電位差，規定電壓施加於液晶層4。當各圖元用TFT20A成為截止狀態時，利用對輔助電容Cs充電的電荷抑制了寫入與此相對應的圖元電極17之電位下降。液晶顯示裝置S在各副圖元p1，藉由根據施加於液晶層4的電壓大小改變液晶分子的配向狀態，調節液晶層4的光透過率，顯示圖像。
-液晶顯示裝置S之製造方法-
接著，舉例說明製造上述液晶顯示裝置S的方法。
製造液晶顯示裝置S時，分別製作TFT基板1及反基板2，利用印刷法等在該兩基板1,2的表面形成配向膜5,6後，夾著密封材3將該兩基板1,2貼合在一起，並在該兩基板1,2之間封入液晶層4，而製作出貼合面板。然後，在該貼合面板的外側兩面貼上偏光板7,8，將FPC等印刷電路板安裝在端子區域1a，即完成液晶顯示裝置S之製造。
本發明所關係之液晶顯示裝置S的特徵在於TFT基板1的結構及其製造方法，因此，下面參照圖11~圖15對該TFT基板1之製造方法做詳細的說明。
圖11係顯示閘極電極形成製程的剖視圖。圖12係顯示閘 極絕緣膜形成製程的剖視圖。圖13係顯示半導體層形成製程的剖視圖。圖14係顯示蝕刻停止膜形成製程的剖視圖。圖15係顯示源極汲極電極形成製程的剖視圖。此外，圖11~圖15中，按圖中自左側開始之順序，顯示圖6、圖9、圖7、圖10之對應部位。在顯示圖6及圖9對應部位的圖中左側部分，因為圖元用TFT20A與驅動電路用TFT20B的構造相同，所以對驅動電路用TFT20B的參考符號加括號表示。
TFT基板1之製造方法包括：閘極電極形成製程、閘極絕緣膜形成製程、半導體層形成製程、蝕刻停止膜形成製程、源極汲極電極形成製程、保護絕緣膜形成製程、圖元電極形成製程以及熱處理製程。
<閘極電極形成製程>
首先，如圖11(a)所示，利用濺鍍法在事先準備好的玻璃基板等絕緣性基板10上形成例如由鉬(Mo)、鈦(Ti)、鋁(Al)、鉭(Ta)或鎘(Cr)等形成的金屬膜50(例如厚度100 nm~300 nm左右)作為第一導電膜。作為該金屬膜50，並不限於單層金屬膜，還可以形成為例如鈦膜、鋁膜及鈦膜依次疊層而成的疊層體(Ti/Al/Ti)等疊層構造。
接著，藉由使用第一光罩的光刻將該金屬膜50圖案化。具體而言，首先，用第一光罩在金屬膜50的將形成閘極配線12、閘極電極21a,21b及輔助電容配線13之表面部分形成光阻圖案，再以該光阻圖案為掩膜進行乾蝕刻中之一即使用氮系氣體的反應性離子蝕刻(Reactive Ion Etching：以 下稱其為RIE)，然後，利用光阻剝離液進行上述光阻圖案的剝離及清洗。是以，如圖11(b)所示，形成閘極電極21a,21b，與此同時，形成閘極配線12及輔助電容配線13。
<閘極絕緣膜形成製程>
在已形成有閘極配線12、閘極電極21a,21b及輔助電容配線13的基板上，利用電漿化學氣相沉積(CVD：Chemical Vapor Deposition)法在200℃~400℃左右的溫度下形成氧化矽膜或氮化矽膜(例如厚度300 nm~400 nm左右)，並如圖12所示以其作閘極絕緣膜22。該閘極絕緣膜22還可以形成為氧化矽膜及氮化矽膜的疊層構造。
<半導體層形成製程>
如圖13(a)所示，在已形成有閘極絕緣膜22的基板上，利用濺鍍法形成由In-Ga-Zn-O系氧化物半導體形成的半導體膜51。具體而言，以含銦(In)、鎵(Ga)及鋅(Zn)的氧化物(In2O3：Ga2O3：ZnO=1：1：1)為靶(target)，以100 sccm~300 sccm引入惰性氬氣(Ar)，以5 sccm~20 sccm引入氧氣(O2)，於此些混合氣體環境下200℃~400℃的溫度下形成半導體膜51(例如厚度40 nm~50 nm左右)。此處，「sccm」為「Standard Cubic Centimeters per Minute」之意，是表示每分鐘流量(cc)之單位。此外，上述氣體流量之值為一例，根據腔室、基板的尺寸等決定。
接著，藉由使用第二光罩的光刻將該半導體膜51圖案化。具體而言，首先，用第二光罩在半導體膜51的將形成各氧化物半導體層23a,23b之表面部分形成光阻圖案，再 以該光阻圖案為掩膜用草酸進行濕蝕刻，之後用光阻剝離液進行上述光阻圖案的剝離及清洗。是以，如圖13(b)所示，形成各氧化物半導體層23a,23b。
<蝕刻停止膜形成製程>
如圖14(a)所示，利用濺鍍法或電漿CVD法，在已形成有氧化物半導體層23a,23b的基板上形成氧化矽膜或氮化矽膜(例如50 nm~200 nm左右)，並以該已形成的氧化矽膜或氮化矽膜作蝕刻停止膜24。
接著，藉由使用第三光罩的光刻將該蝕刻停止膜24圖案化。具體而言，首先，用第三光罩在蝕刻停止膜24的接觸孔24a,24b形成位置以外的區域之表面部分形成光阻圖案，以該光阻圖案為掩膜進行RIE，之後，利用光阻剝離液進行上述光阻圖案的剝離及清洗。是以，如圖14(b)所示，在蝕刻停止膜24上形成各接觸孔24a,24b。
<源極汲極電極形成製程>
如圖15(a)所示，利用濺鍍法在已形成有蝕刻停止膜24的基板上形成例如由鉬(Mo)、鈦(Ti)、鋁(Al)、鉭(Ta)或鎘(Cr)等形成的金屬膜52(例如厚度100 nm~300 nm左右)作為第二導電膜。該金屬膜52可以形成為例如由鈦膜、鋁膜及鈦膜依次疊層而成的疊層體(Ti/Al/Ti)等疊層構造。
接著，藉由使用第四光罩的光刻將該金屬膜52圖案化。具體而言，首先，用第四光罩在金屬膜52的將形成源極配線14、源極電極25a,25b及汲極電極26a,26b之表面部分形成光阻圖案，並以該光阻圖案為掩膜進行RIE，之後，用 光阻剝離液進行上述光阻圖案的剝離及清洗。是以，如圖15(b)所示，形成源極電極25a,25b及汲極電極26a,26b，與此同時，形成源極配線14。
此時，使構成圖元用TFT20A的源極電極25a及汲極電極26a形成為沿通道寬度方向Dcw將構成該圖元用TFT20A的氧化物半導體層23a的兩端部覆蓋起來。而且，使構成驅動電路用TFT20B的源極電極25b及汲極電極26b形成為自通道寬度方向Dcw的外緣朝向該方向內側與該外緣之間留有間隔地與構成該驅動電路用TFT20B的氧化物半導體層23b的端部部分重疊，使成為氧化物半導體層23b自該兩電極25b,26b朝著通道寬度方向Dcw兩外側探出的狀態。
<保護絕緣膜形成製程>
利用電漿CVD法在200℃~300℃的溫度下，在已形成有源極配線14、源極電極25a,25b及汲極電極26a,26b的基板上，形成氧化矽膜或氮化矽膜(例如厚度200 nm~300 nm左右)，並以此作保護絕緣膜27。該保護絕緣膜27可以形成為氧化矽膜及氮化矽膜的疊層構造。
接著，藉由使用第五光罩的光刻將該保護絕緣膜27圖案化。具體而言，首先，用第五光罩在該保護絕緣膜27的用來與汲極電極26a,26b連接的各接觸孔形成位置以外之區域的表面部分形成光阻圖案，以該光阻圖案為掩膜進行RIE，之後，用光阻剝離液進行上述光阻圖案的剝離及清洗。是以，在保護絕緣膜27上形成接觸孔。
<圖元電極形成製程>
利用濺鍍法在已形成有保護絕緣膜27的基板上形成由ITO或IZO形成的透明導電膜(例如厚度50 nm~150 nm左右)。接著，藉由使用第六光罩的光刻將該透明導電膜圖案化。具體而言，用第六光罩在透明導電膜的將形成各圖元電極17之位置的表面上形成光阻圖案，以該光阻圖案為掩膜使用草酸對上述透明導電膜進行濕蝕刻，之後，用光阻剝離液進行上述光阻圖案的剝離及清洗。是以，形成各圖元電極17。
<熱處理製程>
用退火腔室，對已形成有圖元電極17的基板進行例如1小時~2小時左右的退火處理。該退火處理的條件是，載子氣體為氧氣(O2)，環境為含氧氣(O2)之環境，溫度為200℃~400℃。是以，即使氧由於從到此為止的製程中處理過程之熱等而從氧化物半導體層23a,23b的通道區域23c脫離出來等，在該通道區域23c發生氧氣缺陷，通道區域23c也會起氧化反應，該通道區域23c的氧缺陷得以修復。
如上所述，共用六枚光罩即能夠製造出TFT基板1。
-實施方式1的效果-
根據該實施方式1，圖元用TFT20A係其氧化物半導體層23a的兩端部被源極電極25a及汲極電極26a沿整個通道寬度方向Dcw覆蓋著，臨限電壓被調節為負電壓值。另一方面，驅動電路用TFT20B係其氧化物半導體層23b自源極電極25b及汲極電極26b朝著通道寬度方向Dcw外側探出，臨限電壓被調節為正電壓值。因此，能夠抑制製程數量且低 成本地實現在同一基板10上具備電氣特性適宜且不同的圖元用TFT20A及驅動電路用TFT20B的TFT基板1，進而能夠將液晶顯示裝置S低成本化。
《發明的實施方式2》
圖16~圖21係顯示該實施方式2。此外，以下實施方式中，除了圖元用TFT20A及驅動電路用TFT20B的結構與上述實施方式1不同以外，TFT基板1及液晶顯示裝置S的其他結構皆與上述實施方式1相同，因此僅對結構不同的圖元用TFT20A及驅動電路用TFTB做說明。對同一結構的說明請參照根據圖1~圖15於上述實施方式1所做的說明，詳情敘述省略。
上述實施方式1中，圖元用TFT20A及驅動電路用TFT20B構成為蝕刻停止型TFT，而在本實施方式中，該兩TFT20A,20B構成為蝕刻通道型TFT。
<圖元用TFT20A的結構>
圖元用TFT20A的結構示於圖16~圖18。圖16係圖元用TFT20A的概略俯視圖。圖17係顯示圖16中XVII-XVII線處之剖面結構的剖視圖。圖18係顯示圖16中XVIII-XVIII線處之剖面結構的剖視圖。
如圖16及圖17所示，本實施方式之圖元用TFT20A具有與上述實施方式1一樣的底閘極構造，源極電極25a及汲極電極26a與氧化物半導體層23a部分直接重疊著連接。
如圖16及圖18所示，該源極電極25a及汲極電極26a沿整個通道寬度方向Dcw直接覆蓋氧化物半導體層23a的兩端 部。與上述實施方式1一樣，藉由該圖元用TFT20A的佈置，抑制了製造過程中氧化物半導體層23a的載子濃度(電子密度)下降，該TFT20A的臨限電壓被調節為負電壓值。
<驅動電路用TFT20B的結構>
驅動電路用TFT20B的結構示於圖19~圖21。圖19係驅動電路用TFT20B的概略俯視圖。圖20係顯示圖19中XX-XX線處之剖面結構的剖視圖。圖21係顯示圖19中XXI-XXI線處之剖面結構的剖視圖。
如圖19及圖20所示，本實施方式之驅動電路用TFT20B也具有與上述實施方式1一樣的底閘極構造，源極電極25b及汲極電極26b與氧化物半導體層23b部分直接重疊著連接。
如圖19及圖21所示，該源極電極25b及汲極電極26b形成為自通道寬度方向Dcw的外緣朝著該方向內側與該外緣之間留有間隔地與氧化物半導體層23b的兩端部部分直接重疊，驅動電路用TFT20B之氧化物半導體層23b的位於通道寬度方向Dcw兩外側部分自源極電極25b及汲極電極26b探出。與上述實施方式1一樣，藉由該驅動電路用TFT20B之佈置，使氧化物半導體層23b的載子濃度(電子密度)下降了，該TFT20B的臨限電壓被調節為正電壓值。
-TFT基板1之製造方法-
本實施方式中TFT基板1之製造方法包括：閘極電極形成製程、閘極絕緣膜形成製程、半導體層形成製程、源極汲極電極形成製程、保護絕緣膜形成製程、圖元電極形成 製程以及熱處理製程。此外，閘極電極形成製程、閘極絕緣膜形成製程及半導體層形成製程與上述實施方式1一樣，因此其詳細說明省略。
<源極汲極電極形成製程>
利用濺鍍法在已於半導體層形成製程形成了氧化物半導體層23a,23b的基板上，形成例如由鉬(Mo)、鈦(Ti)、鋁(Al)、鉭(Ta)或鎘(Cr)等形成的金屬膜52(例如厚度100 nm~300 nm左右)作為第二導電膜，如圖22(a)所示。該金屬膜52可以形成為例如由鈦膜、鋁膜及鈦膜依次疊層而成的疊層體(Ti/Al/Ti)等疊層構造。
接著，用第三光罩的光刻將該金屬膜52圖案化。具體而言，首先，用第三光罩在金屬膜52的將形成源極配線14、源極電極25a,25b及汲極電極26a,26b之表面部分形成光阻圖案，並以該光阻圖案為掩膜進行RIE，之後，用光阻剝離液進行上述光阻圖案的剝離及清洗。是以，如圖22(b)所示，形成源極電極25a,25b及汲極電極26a,26b，與此同時，形成源極配線14。
此時，使構成圖元用TFT20A的源極電極25a及汲極電極26a形成為沿通道寬度方向Dcw將構成該圖元用TFT20A的氧化物半導體層23a的兩端部覆蓋起來。而且，使構成驅動電路用TFT20B的源極電極25b及汲極電極26b形成為自通道寬度方向Dcw的外緣朝向該方向內側與該外緣之間留有間隔地與構成該驅動電路用TFT20B的氧化物半導體層23b的端部部分重疊，使成為氧化物半導體層23b自該兩電 極25b,26b朝著通道寬度方向Dcw兩外側探出的狀態。
<保護絕緣膜形成製程>
利用電漿CVD法在200℃~300℃的溫度下，在已形成有源極配線14、源極電極25a,25b及汲極電極26a,26b的基板上，形成氧化矽膜或氮化矽膜(例如厚度200 nm~300 nm左右)，並以此作保護絕緣膜27。該保護絕緣膜27可以形成為氧化矽膜及氮化矽膜的疊層構造。
接著，藉由使用第四光罩的光刻將該保護絕緣膜27圖案化。具體而言，首先，用第四光罩在該保護絕緣膜27的用來與汲極電極26a,26b連接的各接觸孔形成位置以外之區域的表面部分形成光阻圖案，以該光阻圖案為掩膜進行RIE，之後，用光阻剝離液進行上述光阻圖案的剝離及清洗。是以，在保護絕緣膜27上形成接觸孔。
<圖元電極形成製程>
利用濺鍍法在已形成有保護絕緣膜27的基板上形成由ITO或IZO形成的透明導電膜(例如厚度50 nm~150 nm左右)。接著，藉由使用第五光罩的光刻將該透明導電膜圖案化。具體而言，用第五光罩在透明導電膜的將形成各圖元電極17之位置的表面上形成光阻圖案，以該光阻圖案為掩膜使用草酸對上述透明導電膜進行濕蝕刻，之後，用光阻剝離液進行上述光阻圖案的剝離及清洗。是以，形成各圖元電極17。
<熱處理製程>
用退火腔室，對已形成有圖元電極17的基板進行例如1 小時~2小時左右的退火處理。該退火處理的條件是，載子氣體為氧氣(O2)，環境為含氧氣(O2)之環境，溫度為200℃~400℃。是以，即使氧由於從到此為止的製程中處理過程之熱等而從氧化物半導體層23a,23b的通道區域23c脫離出來等，在該通道區域23c發生氧氣缺陷，通道區域23c也會起氧化反應，該通道區域23c的氧缺陷得以修復。
如上所述，共用五枚光罩即能夠製造出TFT基板1。
-實施方式2的效果-
根據該實施方式2，由於圖元用TFT20A及驅動電路用TFT20B構成為不具備蝕刻停止膜的通道停止型TFT，因此沒有了蝕刻停止膜後，光罩的枚數也隨之相應減少。與該兩TFT20A,20B構成為蝕刻停止型TFT之情形相比，能夠以更低的成本製造出TFT基板1及具備該TFT基板1的液晶顯示裝置S。
除上述效果外，還能夠收到與上述實施方式1相同之效果。
《發明的實施方式3》
圖23及圖24係顯示該實施方式3。圖23係顯示圖元用TFT20A之結構的概略俯視圖。圖24係顯示驅動電路用TFT20B之結構的概略俯視圖。
上述實施方式1中，圖元用TFT20A及驅動電路用TFT20B的源極電極25a,25b及汲極電極26a,26b的相對面分別形成為平面，但本實施方式中，該兩TFT20A,20B的源極電極25a,25b及汲極電極26a,26b的相對面分別形成為 凹凸形狀。
<圖元用TFT20A的結構>
如圖23所示，本實施方式之圖元用TFT20A也與上述實施方式1一樣具有底閘極構造，構成為設置有蝕刻停止膜24的蝕刻停止型TFT。本實施方式中，形成於蝕刻停止膜24、連接圖元用TFT20A的源極電極25a及汲極電極26a與氧化物半導體層23a的各接觸孔24a形成為形狀相同且尺寸相等。
圖元用TFT20A的源極電極25a及汲極電極26a沿整個通道寬度方向Dcw覆蓋氧化物半導體層23a的兩端部。與上述實施方式1一樣，藉由該圖元用TFT20A的佈置，抑制了製造過程中氧化物半導體層23a的載子濃度(電子密度)下降，該TFT20A的臨限電壓被調節為負電壓值。
圖元用TFT20A的源極電極25a在通道寬度方向Dcw兩端側具有朝著汲極電極26a一側突出的一對突出部25p。該各突出部25p設置在通道寬度方向Dcw上連接源極電極25a與氧化物半導體層23a的接觸孔24a的外側，該各突出部25p在寬度方向之一部分佈置在與氧化物半導體層23a相對應的對應位置處。是以，源極電極25a與氧化物半導體層23a之重合部分的面積隨著突出部25p之設置而相應增大。
另一方面，汲極電極26a亦係在通道寬度方向Dcw兩端側具有朝著源極電極25a一側突出的一對突出部26p。該各突出部26p設置在通道寬度方向Dcw上連接汲極電極26a與氧化物半導體層23a的接觸孔24a的外側，該各突出部26p 在寬度方向之一部分佈置在與氧化物半導體層23a相對應的對應位置處。是以，汲極電極26a與氧化物半導體層23a之重合部分的面積隨著突出部26p之設置而相應增大。
此處，因為一對突出部25p,26p夾著蝕刻停止膜24設置在通道區域23c上，所以當電壓施加於源極電極25a及汲極電極26a之間時，一對突出部25p,26p實質上作為頂閘極起作用。因此，若不適當地設定該一對突出部25p,26p之間的間隔，多餘的電流便會流向通道區域23c的上部即蝕刻停止膜24一側，所以於以與各接觸孔24a相對應之對應位置處的源極電極25a及汲極電極26a間的距離Lsd為基準設計圖元用TFT20A的佈置之情形，有可能偏離所希望的TFT特性。
於是，當設源極電極25a之一對突出部25p間的間隔為Dp，設連接源極電極25a與氧化物半導體層23a之接觸孔24a在通道寬度方向Dcw上的開口寬度為W1時，該一對突出部25p間的間隔Dp及接觸孔24a的開口寬度W1被設定為滿足Dp>W1‧‧‧‧‧‧(式1)之關係。
汲極電極26a之一對突出部26p間的間隔Dp及接觸孔24a在通道寬度方向Dcw上的開口寬度W1也與源極電極25a一樣，被設定為滿足上述(式1)之關係。
根據該圖元用TFT20A的結構，於以與各接觸孔24a相對應之對應位置處的源極電極25a及汲極電極26a間的距離 Lsd為基準設計該圖元用TFT20A的佈置之情形，也是既能夠可靠地使圖元用TFT20A的臨限電壓成為負電壓值，又能夠使圖元用TFT20A具有所希望的TFT特性。
<驅動電路用TFT20B的結構>
如圖24所示，本實施方式之驅動電路用TFT20B也與上述實施方式1一樣具有底閘極構造，構成為設置有蝕刻停止膜24的蝕刻停止型TFT。本實施方式中，形成於蝕刻停止膜24上、連接驅動電路用TFT20B的源極電極25b及汲極電極26b與氧化物半導體層23b的各接觸孔24b形成為形狀相同且尺寸相等。
驅動電路用TFT20B的源極電極25b及汲極電極26b，自通道寬度方向Dcw的外緣朝向該通道寬度方向內側與該外緣之間留有間隔地與氧化物半導體層23b的兩端部部分重疊，驅動電路用TFT20B之氧化物半導體層23b在通道寬度方向Dcw上的兩外側部分自源極電極25b及汲極電極26b探出。與上述實施方式1一樣，藉由該驅動電路用TFT20B之佈置，使製造過程中氧化物半導體層23b的載子濃度(電子密度)下降，該TFT20B的臨限電壓被調節為正電壓值。
驅動電路用TFT20B的源極電極25b，在通道寬度方向Dcw兩端側形成有汲極電極26b一側被切掉一部分後而形成的一對缺口部25n。該缺口部25n形成在通道寬度方向Dcw上連接源極電極25a與氧化物半導體層23a的接觸孔24b的外側。是以，源極電極25b與氧化物半導體層23b重合之重合部分的面積隨著缺口部25n之形成而相應減小。
另一方面，汲極電極26b也在通道寬度方向Dcw兩端側形成有源極電極25b側被切掉一部分後而形成的一對缺口部26n。該各缺口部26n形成在通道寬度方向Dcw上連接汲極電極26b與氧化物半導體層23b之接觸孔24b的外側。是以，汲極電極26b與氧化物半導體層23b之重合部分的面積隨著缺口部26n之形成而相應減小。
此處，因為在一對缺口部25n,26n之間夾著蝕刻停止膜24形成有於通道區域23c上延伸的突出部分，所以當電壓施加於源極電極25b及汲極電極26b之間時，該突出部分實質上作為頂閘極起作用。因此，若不適當地設定該一對缺口部25n,26n之間的間隔，電流就會流向通道區域23c的上部，所以於以與各接觸孔24b相對應的對應位置處的源極電極25b及汲極電極26b間的距離Lsd為基準設計驅動電路用TFT20B的佈置之情形，有可能偏離所希望的TFT特性。
於是，當設源極電極25b之一對缺口部25n間的間隔為Dn，設連接源極電極25b與氧化物半導體層23b的接觸孔24b於通道寬度方向Dcw上之開口寬度為W2時，該缺口部25n間的間隔Dn及接觸孔24b的開口寬度W2被設定為滿足Dn>W2‧‧‧‧‧‧(式2)之關係。
汲極電極26b之一對缺口部26n間的間隔Dn及接觸孔24a於通道寬度方向Dcw上的開口寬度W2也與源極電極25b一樣，被設定為滿足上述(式2)之關係。
根據該驅動電路用TFT20B的結構，於以各接觸孔24b相 對應之對應位置處的源極電極25b及汲極電極26b間的距離Lsd為基準設計該驅動電路用TFT20B的佈置之情形，也是既能夠可靠地使驅動電路用TFT20B的臨限電壓為正電壓值，又能夠使驅動電路用TFT20B具有所希望的TFT特性。
本實施方式之TFT基板1，能夠利用與上述實施方式1相同之製造方法製造出來。
-實施方式3之效果-
根據該實施方式3，圖元用TFT20A中，源極電極25a及汲極電極26a與氧化物半導體層23a之重合部分的面積隨著突出部25p,26p之設置而相應增大，氧化物半導體層23a自該兩電極25a,26a露出之部分的面積成為小面積，臨限電壓隨著該露出面積之減少而進一步降低。而且，因為一對突出部25p,26p間的間隔分別被設定為適當的值，所以既能夠可靠地使圖元用TFT20A的臨限電壓為負電壓值，又能夠使圖元用TFT20A具有所希望的TFT特性。
驅動電路用TFT20B中，源極電極25b及汲極電極26b與氧化物半導體層23b之重合部分的面積隨著缺口部25n,26n之設置而相應減小。氧化物半導體層23b自該兩電極25b,26b露出之部分的面積成為大面積，臨限電壓隨著該露出面積之增大而進一步升高。而且，因為一對缺口部25n,26n間的間隔分別被設定為適當的值，所以既能夠可靠地使驅動電路用TFT20B的臨限電壓為正電壓值，又能夠使驅動電路用TFT20B具有所希望的TFT特性。
除上述效果外，還能夠收到與上述實施方式1一樣的效 果。
《其他實施方式》
上述各實施方式中，驅動電路用TFT20B的結構，係為氧化物半導體層23b的於通道寬度方向Dcw之兩外側部分自源極電極25b及汲極電極26b探出，但本發明並不限於此。亦可成為以下結構，即驅動電路用TFT20B的氧化物半導體層23b僅有通道寬度方向Dcw上之一側部分自源極電極25b及汲極電極26b探出，或者，通道寬度方向Dcw的外側部分僅從源極電極25b及汲極電極26b中之一方探出。
於以上結構下，在形成源極電極25b及汲極電極26b後所進行的成膜處理、退火處理等製程中，自源極電極25b及汲極電極26b露出的氧化物半導體層23b部分也容易發生氧化反應、還原反應。是以，能夠使氧化物半導體層23b的載子濃度(電子密度)下降，將臨限電壓調節為正電壓值。
上述各實施方式中，圖元用TFT20A的臨限電壓被調節為負電壓值，驅動電路用TFT20B的臨限電壓被調節為正電壓值。但本發明並不限於此。可以將圖元用TFT20A及驅動電路用TFT20B的臨限電壓雙方皆調節為正電壓值，還可以將圖元用TFT20A及驅動電路用TFT20B的臨限電壓調節成與要求各自所具有的電氣特性相對應。
上述實施方式1中，氧化物半導體層23a,23b係由In-Ga-Zn-O系氧化物半導體形成，但並不限於此，該氧化物半導體層23a,23b亦可由其他系氧化物半導體形成。例如，銦矽鋅氧化物(In-Si-Zn-O)系、銦鋁鋅氧化物(In-Al-Zn-O) 系、錫矽鋅氧化物(Sn-Si-Zn-O)系、錫鋁鋅氧化物(Sn-Al-Zn-O)系、錫鎵鋅氧化物(Sn-Ga-Zn-O)系、鎵矽鋅氧化物(Ga-Si-Zn-O)系、鎵鋁鋅氧化物(Ga-Al-Zn-O)系、銦銅鋅氧化物(In-Cu-Zn-O)系、錫銅鋅氧化物(Sn-Cu-Zn-O)系、錫氧化物(Sn-O)系、銦氧化物(In-O)系等。
以上對本發明較佳實施方式做了說明，但本發明之技術範圍並不限於上述各實施方式中所記載之範圍。上述各實施方式為示例，可以針對其中之各構成要素、各處理工藝進行組合而做出多種變形例，而且如此之變形例也在本發明之範圍內，是本領域技術人員可以理解的。
例如，上述各實施方式中，以液晶顯示裝置S為例做了說明，但本發明並不限於此。本發明當然可以應用於有機EL(Electro Luminescence)顯示裝置、電漿顯示裝置等其他顯示裝置。
[產業可利用性]
綜上所述，本發明對於TFT基板、具備該TFT基板之顯示裝置以及TFT基板之製造方法有用。尤其適合希望能夠抑制製程數量地且低成本地實現在於同一基板上具備電氣特性不同的複數種TFT的TFT基板、具備該TFT基板之顯示裝置以及TFT基板之製造方法。
1‧‧‧TFT基板
10‧‧‧絕緣性基板(底基板)
12‧‧‧閘極配線
14‧‧‧源極配線
15‧‧‧閘極驅動器/CS驅動器(驅動電路)
16‧‧‧源極驅動器(驅動電路)
20A‧‧‧圖元用TFT(第一TFT)
20B‧‧‧驅動電路用TFT(第二TFT)
21a,21b‧‧‧閘極電極
22‧‧‧閘極絕緣膜
23‧‧‧氧化物半導體層
23a,23b‧‧‧氧化物半導體層
23c‧‧‧通道區域
24‧‧‧蝕刻停止膜
24a,24b‧‧‧接觸孔
25a,25b‧‧‧源極電極
26a,26b‧‧‧汲極電極
25p,26p‧‧‧突出部
25n,26n‧‧‧缺口部
51‧‧‧金屬膜(第一導電膜)
52‧‧‧金屬膜(第二導電膜)
Dsw‧‧‧通道寬度方向
S‧‧‧液晶顯示裝置
圖1係顯示實施方式1中液晶顯示裝置之概略結構的俯視圖。
圖2係顯示圖1中II-II線處之剖面結構的剖視圖。
圖3係顯示實施方式1中液晶顯示裝置的電路結構的示意俯視圖。
圖4係一個副圖元的等效電路圖。
圖5係顯示實施方式1中圖元用TFT之結構的俯視圖。
圖6係顯示圖5中VI-VI線處之剖面結構的剖視圖。
圖7係顯示圖5中VII-VII線處之剖面結構的剖視圖。
圖8係顯示實施方式1中驅動電路用TFT之結構的俯視圖。
圖9係顯示圖8中IX-IX線處之剖面結構的剖視圖。
圖10係顯示圖8中X-X線處之剖面結構的剖視圖。
圖11(a)、(b)係顯示實施方式1中TFT基板之製造方法中第一閘極電極形成製程的剖視圖。
圖12係顯示實施方式1中TFT基板之製造方法中閘極絕緣膜形成製程的剖視圖。
圖13(a)、(b)係顯示實施方式1中TFT基板之製造方法中半導體層形成製程的剖視圖。
圖14(a)、(b)係顯示實施方式1中TFT基板之製造方法中蝕刻停止膜形成製程的剖視圖。
圖15(a)、(b)係顯示實施方式1中TFT基板之製造方法中源極汲極電極形成製程的剖視圖。
圖16係顯示實施方式2中圖元用TFT之結構的俯視圖。
圖17係顯示圖16中XVII-XVII線處之剖面結構的剖視圖。
圖18係顯示圖16中XVIII-XVIII線處之剖面結構的剖視 圖。
圖19係顯示實施方式2中驅動電路用TFT之結構的俯視圖。
圖20係顯示圖19中XX-XX線處之剖面結構的剖視圖。
圖21係顯示圖19中XXI-XXI線處之剖面結構的剖視圖。
圖22(a)、(b)係顯示實施方式2中TFT基板之製造方法中源極汲極電極形成製程的剖視圖。
圖23係顯示實施方式3中圖元用TFT之結構的剖視圖。
圖24係顯示實施方式3中驅動電路用TFT之結構的剖視圖。
10‧‧‧絕緣性基板(底基板)
20A‧‧‧圖元用TFT(第一TFT)
20B‧‧‧驅動電路用TFT(第二TFT)
21a,21b‧‧‧閘極電極
22‧‧‧閘極絕緣膜
23a,23b‧‧‧氧化物半導體層
23c‧‧‧通道區域
24‧‧‧蝕刻停止膜
24a,24b‧‧‧接觸孔
25a,25b‧‧‧源極電極
26a,26b‧‧‧汲極電極
25p,26p‧‧‧突出部
25n,26n‧‧‧缺口部
52‧‧‧金屬膜
Dcw‧‧‧通道寬度方向

Claims (17)

  1. 一種薄膜電晶體基板，其具備：底基板、設置於所述述底基板上的第一薄膜電晶體及第二薄膜電晶體，該第一薄膜電晶體及第二薄膜電晶體分別係為其源極電極及汲極電極相互間保持有距離地與由氧化物半導體形成的半導體層相連接，於該半導體層的與所述源極電極及汲極電極相連接的連接部分之間形成有通道區域，其特徵在於：所述第一薄膜電晶體之所述半導體層被所述源極電極及汲極電極沿整個通道寬度方向覆蓋著，所述第一薄膜電晶體具有臨限電壓相對較低的特性，所述第二薄膜電晶體之所述半導體層自所述源極電極及汲極電極中至少一方電極朝著通道寬度方向外側探出，所述第二薄膜電晶體具有臨限電壓相對較高的特性。
  2. 如請求項1之薄膜電晶體基板，其中：所述第二薄膜電晶體的半導體層自所述源極電極及汲極電極雙方朝著通道寬度方向外側探出。
  3. 如請求項1或2之薄膜電晶體基板，其中：在所述第一薄膜電晶體及第二薄膜電晶體的半導體層表面且較所述源極電極及汲極電極更在下之下層形成有覆蓋所述通道區域的蝕刻停止膜。
  4. 如請求項3之薄膜電晶體基板，其中：設置於所述第一薄膜電晶體的蝕刻停止膜覆蓋該第一 薄膜電晶體的半導體層，在該蝕刻停止膜的與該半導體層的兩端部相對應之對應位置處分別形成有連接所述源極電極及汲極電極與所述半導體層的接觸孔，設置於所述第二薄膜電晶體的蝕刻停止膜覆蓋該第二薄膜電晶體的半導體層，在該蝕刻停止膜的與該半導體層的兩端部相對應之對應位置處分別形成有連接所述源極電極及汲極電極與所述半導體層的接觸孔。
  5. 如請求項4之薄膜電晶體基板，其中：設置於所述第一薄膜電晶體之蝕刻停止膜上的接觸孔，自所述半導體層外緣朝向該半導體層內側與該半導體層外緣留有間隔地形成在與該半導體層相對應之對應位置以內，所述第一薄膜電晶體之源極電極及汲極電極中至少一方電極，在通道寬度方向上所述接觸孔外側與所述半導體層相對應之對應部分且另一方電極一側具有朝向該另一方電極一側突出的突出部。
  6. 如請求項5之薄膜電晶體基板，其中：所述突出部在通道寬度方向上所述接觸孔兩外側之與所述半導體層相對應的對應部分形成有一對，當設所述一對突出部間的間隔為Dp，設連接具有該各突出部的電極與所述半導體層之接觸孔在通道寬度方向上的開口寬度為W1時，該一對突出部間的間隔Dp及接觸孔的開口寬度W1被設定為滿足Dp>W1 之關係。
  7. 如請求項5或6之薄膜電晶體基板，其中：所述突出部形成在所述第一薄膜電晶體的源極電極及汲極電極雙方。
  8. 如請求項4至7中任一項之薄膜電晶體基板，其中：設置於所述第二薄膜電晶體之蝕刻停止膜上的接觸孔，自所述半導體層外緣朝向該半導體層內側與該半導體層外緣留有間隔地形成在與該半導體層相對應之對應位置以內，所述第二薄膜電晶體之源極電極及汲極電極中至少一方電極，在通道寬度方向上所述接觸孔外側與所述半導體層相對應之對應部分且另一方電極一側形成有該另一方電極之一部分被切掉後而形成的缺口部。
  9. 如請求項8之薄膜電晶體基板，其中：所述缺口部，在通道寬度方向上所述接觸孔兩外側與各所述半導體層相對應之對應部分形成有一對，當設所述一對缺口部間的間隔為Dn，設連接已形成有該各缺口部的電極與所述半導體層的接觸孔在通道寬度方向上的開口寬度為W2時，該一對缺口部間的間隔Dn及接觸孔的開口寬度W2被設定為滿足Dn>W2之關係。
  10. 如請求項8或9之薄膜電晶體基板，其中：所述缺口部形成在所述第二薄膜電晶體的源極電極及 汲極電極雙方。
  11. 如請求項1或2之薄膜電晶體基板，其中：所述第一薄膜電晶體及第二薄膜電晶體之源極電極及汲極電極係與所述半導體層部分直接重疊著連接。
  12. 如請求項1至11中任一項之薄膜電晶體基板，其中：各所述半導體層由銦鎵錫氧化物系氧化物半導體形成。
  13. 如請求項1至12中任一項之薄膜電晶體基板，其中：進一步具備：被設置成在所述底基板上相互平行延伸的複數閘極配線、被設置成在與所述各閘極配線交叉之方向上相互平行延伸的複數源極配線、設置在所述閘極配線與所述源極配線之交叉部位、連接在構成所對應之交差部的閘極配線及源極配線上的圖元用薄膜電晶體、以及與所述閘極配線或源極配線電氣連接、具有用來驅動所述圖元用薄膜電晶體的驅動電路用薄膜電晶體的驅動電路，所述圖元用薄膜電晶體由所述第一薄膜電晶體構成，所述驅動電路用薄膜電晶體由所述第二薄膜電晶體構成。
  14. 一種顯示裝置，其特徵在於：具備請求項1至13中任一項之薄膜電晶體基板。
  15. 一種薄膜電晶體基板之製造方法，該薄膜電晶體基板是請求項1之薄膜電晶體基板，其特徵在於具備：在所述底基板上形成第一導電膜，用第一光罩將該第一導電膜圖案化，形成複數閘極電極的閘極電極形成製程，形成覆蓋著所述閘極電極的閘極絕緣膜的閘極絕緣膜形成製程，在所述閘極絕緣膜上形成由氧化物半導體形成的半導體膜，用第二光罩將該半導體膜圖案化，夾著所述閘極絕緣膜形成橫跨所對應之所述閘極電極的所述半導體層的半導體層形成製程，形成覆蓋著所述半導體層的蝕刻停止膜，用第三光罩將該蝕刻停止膜圖案化，在該蝕刻停止膜上形成使所述半導體層中通道區域形成位置的兩外側部分中至少一部分露出之接觸孔的蝕刻停止膜形成製程，以及形成覆蓋所述蝕刻停止膜的第二導電膜，用第四光罩將該第二導電膜圖案化，形成所述源極電極及汲極電極的源極汲極電極形成製程；於所述源極汲極電極形成製程中，使構成所述第一薄膜電晶體的源極電極及汲極電極形成為沿整個通道寬度方向覆蓋構成該第一薄膜電晶體的半導體層的兩端部，且使構成所述第二薄膜電晶體的源極電極及汲極電極中至少一方電極成為：其形成為與構成該第二薄膜電晶體的半導體層端部之通道寬度方向之部分相重，所述半導 體層自該電極沿通道寬度方向探出的狀態。
  16. 一種薄膜電晶體基板之製造方法，該薄膜電晶體基板是請求項1之薄膜電晶體基板，其特徵在於具備：於所述底基板上形成第一導電膜，用第一光罩將該第一導電膜圖案化，形成複數閘極電極的閘極電極形成製程，形成覆蓋著所述閘極電極的閘極絕緣膜的閘極絕緣膜形成製程，在所述閘極絕緣膜上形成由氧化物半導體形成的半導體膜，用第二光罩將該半導體膜圖案化，夾著所述閘極絕緣膜形成橫跨所對應之所述閘極電極的所述半導體層的半導體層形成製程，以及形成覆蓋所述半導體層的第二導電膜，用第三光罩將該第二導電膜圖案化，形成所述源極電極及汲極電極的源極汲極電極形成製程；於所述源極汲極電極形成製程中，使構成所述第一薄膜電晶體的源極電極及汲極電極形成為沿整個通道寬度方向覆蓋著構成該第一薄膜電晶體的半導體層的兩端側，且使構成所述第二薄膜電晶體的源極電極及汲極電極中至少一方電極成為：其形成為與構成該第二薄膜電晶體的半導體層之通道寬度方向之部分相重，所述半導體層自該電極沿通道寬度方向探出的狀態。
  17. 如請求項15或16之薄膜電晶體基板之製造方法，其中：在含氧的環境中對已形成有所述源極電極及汲極電極的基板進行退火處理。
TW101144549A 2011-12-02 2012-11-28 薄膜電晶體基板及具備其之顯示裝置以及薄膜電晶體基板之製造方法 TW201330277A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011264656 2011-12-02

Publications (1)

Publication Number Publication Date
TW201330277A true TW201330277A (zh) 2013-07-16

Family

ID=48535011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144549A TW201330277A (zh) 2011-12-02 2012-11-28 薄膜電晶體基板及具備其之顯示裝置以及薄膜電晶體基板之製造方法

Country Status (2)

Country Link
TW (1) TW201330277A (zh)
WO (1) WO2013080516A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9291866B2 (en) 2014-03-28 2016-03-22 Himax Display, Inc. Liquid crystal display panel
TWI556047B (zh) * 2014-04-23 2016-11-01 立景光電股份有限公司 液晶顯示面板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102378211B1 (ko) * 2015-06-23 2022-03-25 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시장치의 제조방법
US10976627B2 (en) * 2015-12-01 2021-04-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel comprising same
US20180356660A1 (en) * 2015-12-09 2018-12-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel provided with same
US10263016B2 (en) * 2016-01-28 2019-04-16 Sharp Kabushiki Kaisha Active matrix substrate and method for producing the same
KR20180050478A (ko) * 2016-11-04 2018-05-15 삼성디스플레이 주식회사 박막 트랜지스터, 그의 제조 방법, 및 이를 포함하는 표시 장치
US10866475B2 (en) * 2017-03-17 2020-12-15 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP2020043252A (ja) 2018-09-12 2020-03-19 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法並びに表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI540647B (zh) * 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101711870B1 (ko) * 2009-12-23 2017-03-06 삼성디스플레이 주식회사 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판
JP5479188B2 (ja) * 2010-03-31 2014-04-23 富士フイルム株式会社 電子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9291866B2 (en) 2014-03-28 2016-03-22 Himax Display, Inc. Liquid crystal display panel
TWI556047B (zh) * 2014-04-23 2016-11-01 立景光電股份有限公司 液晶顯示面板

Also Published As

Publication number Publication date
WO2013080516A1 (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
US10317763B2 (en) Display device
CN107636841B (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
TW201330277A (zh) 薄膜電晶體基板及具備其之顯示裝置以及薄膜電晶體基板之製造方法
JP2023011584A (ja) 液晶表示装置、電子機器
JP5133469B2 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
TWI463214B (zh) Liquid crystal display device
US9612487B2 (en) Array substrate, manufacturing method thereof and display device
JP5671948B2 (ja) 薄膜トランジスタアレイ基板、及び液晶表示装置
US10439010B2 (en) Display device
US10121801B2 (en) TFT array substrate and manufacturing method thereof, and display device
TWI567994B (zh) 半導體裝置、顯示裝置、及半導體裝置之製造方法
JP6124668B2 (ja) 薄膜トランジスタ基板およびその製造方法
WO2012008080A1 (ja) 薄膜トランジスタ基板
WO2015098183A1 (ja) アクティブマトリクス基板の製造方法および表示装置の製造方法ならびに表示装置
JP5717546B2 (ja) 薄膜トランジスタ基板およびその製造方法
WO2014034617A1 (ja) 回路基板及び表示装置
CN107104153B (zh) 非线性元件、阵列基板以及阵列基板的制造方法
KR20140003506A (ko) 박막 트랜지스터 기판 및 제조방법
US9224824B2 (en) Display device substrate and display device equipped with same
CN111199982B (zh) 薄膜晶体管基板及其制造方法、具备其的液晶显示装置
WO2011161875A1 (ja) 表示装置用基板及びその製造方法、表示装置
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
JP6120794B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP6180200B2 (ja) アクティブマトリクス基板およびその製造方法
US10481453B2 (en) Method of producing display panel board