JP5479188B2

JP5479188B2 - 電子装置

Info

Publication number: JP5479188B2
Application number: JP2010084374A
Authority: JP
Inventors: 康由三島; 昌哉中山
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2010-03-31
Filing date: 2010-03-31
Publication date: 2014-04-23
Anticipated expiration: 2030-03-31
Also published as: JP2011216721A

Description

本発明は、電子装置に関し、特に、マトリックス状に複数のスイッチング素子が配置された電子装置に関する。

マトリックス状に複数のスイッチング素子が配置された電子装置、特に、絶縁基板上に複数のスイッチング素子が配置された電子装置は、静電気の影響を受けやすいので、マトリックス状に配置された複数のスイッチング素子の外側に静電対策素子を設けることが提案されている（特許文献１参照）

特許第４２６０６２２号

静電対策素子をアモルファスシリコンを活性層として作成した場合には、流せる電流容量が小さく電流駆動能力が小さいという問題があった。

本発明の主な目的は、電流駆動能力を大きくできる静電対策素子を備える電子装置を提供することにある。

本発明によれば、複数のスイッチング素子が配置されたスイッチング素子配置領域と、前記スイッチング素子配置領域の外側に設けられ、複数の非線形素子が配置された保護素子配置領域とを備え、前記非線形素子は、前記スイッチング素子を静電気から保護する保護素子であり、
前記非線形素子が、活性層が酸化物半導体で構成され、ソース電極とドレイン電極の一方とゲート電極とが接続され、前記ソース電極とドレイン電極を結ぶ方向と直交する方向において、前記活性層の幅が前記ソース電極とドレイン電極の幅よりも大きい電界効果型トランジスタであり、
前記スイッチング素子が、活性層が前記酸化物半導体で構成され、ソース電極とドレイン電極を結ぶ方向と直交する方向において、前記活性層の幅が前記ソース電極とドレイン電極の幅と同じか前記ソース電極とドレイン電極の幅よりも小さい電界効果型トランジスタである電子装置が提供される。

好ましくは、前記スイッチング素子よりも前記非線形素子の方が、閾値を超える電圧を印加したときの電流容量が大きい。

好ましくは、前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物である。

好ましくは、上記電子装置は、
複数の走査線と、前記複数の走査線と交差する複数の信号線とをさらに備え、
複数のスイッチング素子が前記複数の走査線と前記複数の信号線の交差点に対応してそれぞれ設けられ、
前記非線形素子が前記複数の走査線および前記複数の信号線にそれぞれ接続されている。

好ましくは、前記複数のスイッチング素子および前記複数の非線形素子が絶縁基板上に設けられている。

好ましくは、前記複数のスイッチング素子および前記複数の非線形素子が絶縁基板上に設けられた薄膜トランジスタで構成されている。

本発明によれば、電流駆動能力を大きくできる静電対策素子を備える電子装置が提供される。

本発明の好ましい実施の形態の電子装置を説明するための概略図である。本発明の好ましい実施の形態の電子装置の保護素子を説明するための図である。本発明の好ましい実施の形態の電子装置に使用するトランジスタを説明するための平面図である。本発明の好ましい実施の形態の電子装置に使用するトランジスタを説明するための平面図である。本発明の好ましい実施の形態の電子装置に使用するトランジスタを説明するための平面図である。本発明の好ましい実施の形態の電子装置に使用するトランジスタの特性を説明するための図である。本発明の好ましい実施の形態の電子装置に使用するトランジスタの特性を説明するためのグラフである。本発明の好ましい実施の形態の電子装置に使用するトランジスタの特性を説明するための図である。本発明の好ましい実施の形態の電子装置に使用するトランジスタの特性を説明するためのグラフである。

以下、本発明の好ましい実施の形態について図面を参照しながら説明する。

図１を参照すれば、本発明の好ましい実施の形態の電子装置１は、スイッチング素子としての薄膜トランジスタ２０が複数配置されたスイッチング素子配置領域１０と、スイッチング素子配置領域１０の外側に設けられ、複数の保護素子５２が配置された保護素子配置領域５０とを備えている。薄膜トランジスタ２０、保護素子５２は石英、無アルカリガラス、ポリエチレンナフタレート等の有機膜等の絶縁基板（図示せず）上に設けられている。基板と素子の間の水分の透過を防ぐようなバリア層（例えば、無機膜と有機膜とからなる層）や、Ｎａ、Ｋ等の不純物を防ぐための無機膜からなる層、たとえばＳｉＮ、ＳｉＯＮ層の上に薄膜トランジスタ、保護素子が形成される場合もある。

複数の走査線１４が行方向（紙面横方向）に互いに平行に配置され、複数の信号線１２が列方向（紙面縦方向）に互いに平行に配置されている。複数の走査線１４と複数の信号線１２は複数の交差点１３で互い交差し、各交差点１３に対応して各薄膜トランジスタ２０と各画素電極３０が配置されている。

各行に配置された複数の薄膜トランジスタ２０のゲート電極が各行の走査線１４に接続されている。各列に配置された複数の薄膜トランジスタ２０のドレイン電極が各列の信号線１２に接続されている。薄膜トランジスタ２０のソース電極２６は、画素電極３０に接続されている。画素電極３０も上記絶縁基板（図示せず）上に設けられている。

スイッチング素子配置領域１０に対向して対向電極（図示せず）が全面に設けられている。画素電極３０と対向電極との間に液晶等の光の透過や反射等を制御可能な材料を配置すれば、電子装置１は液晶表示装置等の表示装置として機能する。その場合には、例えば、各画素電極３０に与える電圧を薄膜トランジスタ２０で個々に制御して各画素電極３０と対向電極との間の電界を画素毎に制御して表示の制御を行う。

画素電極３０と対向電極との間に光を電荷に変換する光電変換層を配置すれば、電子装置１は画像検出装置等として機能する。その場合には、例えば、複数の画素電極３０と対向電極との間に所定の電位差を与えておき、発生した電荷を画素毎に薄膜トランジスタ２０を介して読み出すことで、検出された画像情報を得る。さらにＸ線等の放射線を可視光等に変換可能なシンチレータを設ければ、間接変換型放射線撮像装置として使用することもできる。

複数の保護素子５２の一方のノード５４は、複数の走査線１４および複数の信号線１２にそれぞれ接続され、複数の保護素子５２の他方のノード５６は共通配線８０に接続されている。

図２に示すように、保護素子５２は、薄膜トランジスタ６０と薄膜トランジスタ７０とにより構成されている。薄膜トランジスタ６０のゲート電極６２とドレイン電極６４は共通に接続され、薄膜トランジスタ７０のソース電極７６と共にノード５４に接続されている。薄膜トランジスタ７０のゲート電極７２とドレイン電極７４は共通に接続され、薄膜トランジスタ６０のソース電極６６と共にノード５６に接続されている。薄膜トランジスタ６０のゲート電極６２とドレイン電極６４とを共通に接続することにより、薄膜トランジスタ６０は非線形素子であるダイオードとして機能し、薄膜トランジスタ７０のゲート電極７２とドレイン電極７４とを共通に接続することにより、薄膜トランジスタ７０は非線形素子であるダイオードとして機能するので、保護素子５２は、等価的に、図１に示すように、２個のダイオードをリング接続（２個のダイオードのカソードとアノードとを相互に接続）した構成となっている。従って、正、負の極性が異なる電荷等に対していずれかのダイオードがオンとなり、薄膜トランジスタ２０を保護できる。

図３に示すように、薄膜トランジスタ２０は、上記絶縁基板（図示せず）上にゲート電極２２が形成され、ゲート電極２２上に活性層２８が形成され、活性層２８上にソース電極２６およびドレイン電極２４が形成されている。ソース電極２６とドレイン電極２４を結ぶ方向１０１と直交する方向１０２において、活性層２８の幅Ｗ２がソース電極２６とドレイン電極２４の幅Ｗ１よりも小さい。

図４に示すように、薄膜トランジスタ６０（７０）は、上記絶縁基板（図示せず）上にゲート電極６２（７２）が形成され、ゲート電極６２（７２）上に活性層６８（７８）が形成され、活性層６８（７８）上にソース電極６６（７６）およびドレイン電極６４（７４）が形成されている。ソース電極６６（７６）とドレイン電極２４を結ぶ方向１０１と直交する方向１０２において、活性層６８（７８）の幅Ｗ２がソース電極６６（７６）とドレイン電極６４（７４）の幅Ｗ１よりも大きい。

図５に示す薄膜トランジスタ１００は、上記絶縁基板（図示せず）上にゲート電極１０２が形成され、ゲート電極１０２上に活性層１０８が形成され、活性層１０８上にソース電極１０６およびドレイン電極１０４が形成されている。ソース電極１０６とドレイン電極１０４を結ぶ方向１０１と直交する方向１０２において、活性層１０８の幅Ｗ２がソース電極１０６とドレイン電極１０４の幅Ｗ１と同じである。この薄膜トランジスタ１００もスイッチング素子配置領域１０内の薄膜トランジスタとして使用できる。

薄膜トランジスタ２０、６０（７０）、１００の活性層２２、６２（７２）、１０２には、酸化物半導体の一種であるＩＧＺＯ（In-Ga-Zn-Oxide）を用いた。なお、同じく酸化物半導体の一種であるＩＺＯ（In-Zn-Oxide）を用いても同様の結果が得られた。

図６に示すように、薄膜トランジスタ２０、６０（７０）、１００のソース電極２６、６６（７６）、１０６とドレイン電極２４、６４（７４）、１０４とを接続し、ソース電極２６、６６（７６）、１０６（ドレイン電極２４、６４（７４）、１０４）とゲート電極２２、６２（７２）、１０２との間で容量を測定すると、図７に示すように、薄膜トランジスタ２０よりも、薄膜トランジスタ１００の方が容量値Ｃｇは大きく、薄膜トランジスタ１００よりも、薄膜トランジスタ６０（７０）の方が容量値Ｃｇはより大きい。

また、図８に示すように、薄膜トランジスタ２０、６０（７０）、１００のゲート電極２２、６２（７２）、１０２とドレイン電極２４、６４（７４）、１０４とを接続して等価的にダイオードとして、ソース電極２６、６６（７６）、１０６を接地して、ドレイン電極２４、６４（７４）、１０４に印加する電圧Ｖｄとソース電極２６、６６（７６）、１０６とドレイン電極２４、６４（７４）、１０４間に流れる電流Ｉｄとの関係を測定すると、図９に示すように、薄膜トランジスタ２０、薄膜トランジスタ６０（７０）、薄膜トランジスタ１００の閾値電圧（Ｖｔｈ）はほぼ同じであったが、閾値電圧（Ｖｔｈ）以上の電圧Ｖｄに対して、薄膜トランジスタ２０よりも、薄膜トランジスタ１００の方が電流容量は大きく、薄膜トランジスタ１００よりも、薄膜トランジスタ６０（７０）の方がさらに電流容量は大きい。これは、薄膜トランジスタ２０よりも、薄膜トランジスタ１００の方が電流は流れやすく、薄膜トランジスタ１００よりも、薄膜トランジスタ６０（７０）の方がさらに電流が流れやすいことを意味している。

活性層にアモルファスシリコンを用いた薄膜トランジスタでは、薄膜トランジスタの活性層の幅Ｗ２がソース電極、ドレイン電極の幅Ｗ１よりも狭い場合（薄膜トランジスタ２０に相当する構造）から、薄膜トランジスタの活性層の幅Ｗ２がソース電極、ドレイン電極の幅Ｗ１と同じ場合（薄膜トランジスタ１００に相当する構造）にまで、活性層の幅Ｗ２を増加させると、図７に示す容量値Ｃｇや図９に示す電流Ｉｄは増加するが、活性層の幅Ｗ２をそれ以上増加させて、薄膜トランジスタ６０（７０）に相当する構造にしても、図７に示す容量値Ｃｇや図９に示す電流Ｉｄは、薄膜トランジスタの活性層の幅Ｗ２がソース電極、ドレイン電極の幅Ｗ１と同じ場合（薄膜トランジスタ１００に相当する構造）以上には増加しない。

それに対して、活性層にＩＧＺＯやＩＺＯを用いた薄膜トランジスタでは、薄膜トランジスタの活性層の幅Ｗ２がソース電極、ドレイン電極の幅Ｗ１よりも狭い場合（薄膜トランジスタ２０に相当する構造）から、薄膜トランジスタの活性層の幅Ｗ２がソース電極、ドレイン電極の幅Ｗ１と同じ場合（薄膜トランジスタ１００に相当する構造）にまで、活性層の幅Ｗ２を増加させると、図７に示す容量値Ｃｇや図９に示す電流Ｉｄは増加し、活性層の幅Ｗ２をさらに増加させて、薄膜トランジスタ６０（７０）に相当する構造にすると、図７に示す容量値Ｃｇや図９に示す電流Ｉｄは、薄膜トランジスタの活性層の幅Ｗ２がソース電極、ドレイン電極の幅Ｗ１と同じ場合（薄膜トランジスタ１００に相当する構造）よりもさらに増加する。なお、活性層にアモルファスシリコンを用いた場合に、ソース電極、ドレイン電極の幅Ｗ１を増加させれば、電流Ｉｄを増加させることもできるが、オフ電流も大きくなってしまう。それに対して、ＩＧＺＯやＩＺＯでは、ソース電極、ドレイン電極の幅Ｗ１を増加させずに、活性層の幅を増加させることによって電流Ｉｄを増加させられるので、オフ電流も大きくすることなく、電流Ｉｄを増加させることができる。

酸化物半導体の中でも特にIn（I）,Ga（G）, Zn（Z）を少なくとも１種以上含む酸化物，たとえばＩＧＺＯ（In-Ga-Zn-Oxide）、ＩＺＯ（In-Zn-Oxide）（In（I）,Ga（G）, Zn（Z）のおのおのの組成比はかならずしも整数比である必要はなく、組成比は成膜条件で変えることは可能）は、ｎ型にした場合に、コンダクションバンド側にあまり欠陥がなくて、電圧を印加した場合には、簡単にメタリックになる。従って、電圧を印加しない場合には、容量はソース電極、ドレイン電極の幅Ｗ１と同じ幅で決まるが、電圧をかけると、ソース電極、ドレイン電極の幅Ｗ１よりも大きい幅Ｗ２まで活性層が利用できるようになり、大きな容量値Ｃｇや電流Ｉｄが得られるようになる。

以上説明したように、活性層６８（７８）として、ＩＧＺＯやＩＺＯ等の酸化物半導体を使用し、活性層６８（７８）の幅Ｗ２がソース電極６６（７６）とドレイン電極６４（７４）の幅Ｗ１よりも大きい薄膜トランジスタ６０（７０）は、電流容量が大きく、容量が大きいので耐性も高く、薄膜トランジスタ２０を静電気から保護する保護素子として好適に用いられる。特に、上述のように、電圧を印加しない場合には、容量はソース電極、ドレイン電極の幅Ｗ１と同じ幅で決まるが、電圧をかけると、ソース電極、ドレイン電極の幅Ｗ１よりも大きい幅Ｗ２まで活性層が利用できるようになり、大きな容量値Ｃｇや電流Ｉｄが得られるようになるので、静電気がきたときには、容量が大きく耐圧も大きくなり、大きい電流を逃がすことができ、静電気が来ないときには、容量は大きくならないので、静電気保護用の素子として好適に使用できる。

一方、活性層２８の幅Ｗ２がソース電極２６とドレイン電極２４の幅Ｗ１よりも小さい薄膜トランジスタ２０は、容量が小さいので、駆動トランジスタとして好適に使用できる。活性層１０８の幅Ｗ２がソース電極１０６とドレイン電極１０４の幅Ｗ１と同じ薄膜トランジスタ１００も、駆動トランジスタとして好適に使用できる。

以上、本発明の種々の典型的な実施の形態を説明してきたが、本発明はそれらの実施の形態に限定されない。従って、本発明の範囲は、次の特許請求の範囲によってのみ限定されるものである。

１電子装置
１０スイッチング素子配置領域
１２信号線
１４走査線
２０、６０、７０、１００薄膜トランジスタ
２２、６２、７２、１０２ゲート電極
２４、６４、７４、１０４ドレイン電極
２６、６６、７６、１０６ソース電極
２８、６８、７８、１０６活性層
３０画素電極
５０保護素子配置領域
５２保護素子
５４、５６ノード
８０共通配線

Claims

複数のスイッチング素子が配置されたスイッチング素子配置領域と、前記スイッチング素子配置領域の外側に設けられ、複数の非線形素子が配置された保護素子配置領域とを備え、
前記非線形素子は、前記スイッチング素子を静電気から保護する保護素子であり、
前記非線形素子が、活性層が酸化物半導体で構成され、ソース電極とドレイン電極の一方とゲート電極とが接続され、前記ソース電極とドレイン電極を結ぶ方向と直交する方向において、前記活性層の幅が前記ソース電極とドレイン電極の幅よりも大きい電界効果型トランジスタであり、
前記スイッチング素子が、活性層が前記酸化物半導体で構成され、ソース電極とドレイン電極を結ぶ方向と直交する方向において、前記活性層の幅が前記ソース電極とドレイン電極の幅と同じか前記ソース電極とドレイン電極の幅よりも小さい電界効果型トランジスタである電子装置。
前記スイッチング素子よりも前記非線形素子の方が、閾値を超える電圧を印加したときの電流容量が大きい請求項１記載の電子装置。
前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも一つの元素の酸化物である請求項１または２記載の電子装置。
複数の走査線と、前記複数の走査線と交差する複数の信号線とをさらに備え、
複数のスイッチング素子が前記複数の走査線と前記複数の信号線の交差点に対応してそれぞれ設けられ、
前記非線形素子が前記複数の走査線および前記複数の信号線にそれぞれ接続されている請求項１〜３のいずれか一項に記載の電子装置。
前記複数のスイッチング素子および前記複数の非線形素子が絶縁基板上に設けられている請求項１〜４のいずれか一項に記載の電子装置。
前記複数のスイッチング素子および前記複数の非線形素子が絶縁基板上に設けられた薄膜トランジスタで構成されている請求項１〜５のいずれか一項に記載の電子装置。