JP5080172B2 - 画像検出装置 - Google Patents
画像検出装置 Download PDFInfo
- Publication number
- JP5080172B2 JP5080172B2 JP2007216980A JP2007216980A JP5080172B2 JP 5080172 B2 JP5080172 B2 JP 5080172B2 JP 2007216980 A JP2007216980 A JP 2007216980A JP 2007216980 A JP2007216980 A JP 2007216980A JP 5080172 B2 JP5080172 B2 JP 5080172B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- data
- scan
- protection
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims description 49
- 239000000758 substrate Substances 0.000 claims description 84
- 238000003860 storage Methods 0.000 claims description 57
- 230000002457 bidirectional effect Effects 0.000 claims description 48
- 239000011159 matrix material Substances 0.000 claims description 41
- 230000001681 protective effect Effects 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 30
- 230000005669 field effect Effects 0.000 claims description 24
- 238000009825 accumulation Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 52
- 239000003990 capacitor Substances 0.000 description 46
- 239000010410 layer Substances 0.000 description 42
- 238000004519 manufacturing process Methods 0.000 description 22
- 230000005611 electricity Effects 0.000 description 19
- 230000003068 static effect Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 12
- 239000011521 glass Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
- H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/32—Transforming X-rays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Thin Film Transistor (AREA)
- Light Receiving Elements (AREA)
- Liquid Crystal (AREA)
- Control Of El Displays (AREA)
Description
本発明は、画像検出装置に係り、特に、製造される時に発生する静電気を放電するための保護配線が設けられ基板を用いて画像を検出する画像検出装置に関する。
近年、ＴＦＴ（Thin film transistor）アクティブマトリックス基板上にＸ線感応層を配置し、Ｘ線情報を直接デジタルデータに変換できるＦＰＤ（ｆｌａｔ ｐａｎｅｌ ｄｅｔｅｃｔｏｒ）等の放射線画像検出装置が実用化されている。このＦＰＤは、従来のイメージングプレートに比べて、即時に画像を確認でき、動画も確認できるといったメリットがあり、急速に普及が進んでいる。
ところで、この種の放射線画像検出装置では、人体を投影するサイズでＸ線画像を検出することが重要であるため、３０×３０ｃｍを超えるような大きなサイズの基板が必要となる。しかし、このような大きなサイズの基板をシリコン基板で製造することは難しい。このため、現在は、主に薄板ガラス上に形成したＴＦＴアクティブマトリクス基板が用いられている。
ＴＦＴアクティブマトリクス基板は、ＬＣＤ（液晶ディスプレイ）の駆動基板として採用されおり、技術的、価格的にも安定している。このため、画像検出装置用のＴＦＴアレイ基板も主にコスト面の理由から、ＬＣＤ用のＴＦＴ製造ラインにて製造が行なわれる。
図１１には、従来の画像検出装置用のＴＦＴアクティブマトリクス基板１０’の回路図が示されている。
同図に示すように、ＴＦＴアクティブマトリクス基板１０’は、図示しない画像センサ部で発生した電荷を収集する電荷収集電極１１’と、検出された電荷信号を蓄積する電荷蓄積容量５’と、電荷蓄積容量５’に蓄積された電荷を読み出すための薄膜トランジスタ（以下、「ＴＦＴスイッチ」という。）４’と、を含んで構成される画素が２次元状に多数配列されて構成されたものである。そして、ＴＦＴアクティブマトリクス基板１０’には、上記ＴＦＴスイッチ４’をＯＮ／ＯＦＦするための複数のスキャン配線（ゲート配線）１０１’と、上記電荷蓄積容量５’に蓄積された電荷が取り出すための複数のデータ配線３’とが設けられている。また、電荷蓄積容量５’の一方の電極には、図示しない配線を介して接地されてグランドレベルとされている。なお、図１１では、電荷蓄積容量５’の一方の電極がグランドに接続されているものとして示している。
また、ＴＦＴアクティブマトリクス基板１０’の各データ配線３’と各スキャン配線１０１’は、製造時の静電破壊を防止するべくそれぞれ回路保護用の双方向ダイオード３０’を介して共通配線１１０’に接続されている。
図１２には、この従来の双方向ダイオード３０’を構成する１つのダイオード３１’の構成の一例が示されている。
アモルファスシリコンＴＦＴを用いたＴＦＴアクティブマトリクス基板では、同図に示すように、ＴＦＴスイッチのゲート電極とドレイン電極を接続することで、容易にダイオード３１’を構成することができる。
図１３は、図１１に示されるＴＦＴアクティブマトリクス基板１０’の１つのＴＦＴ素子に注目して等価回路で示したものである。
ＴＦＴアクティブマトリクス基板１０’の各ＴＦＴ素子は、図１３に示すように、ＴＦＴスイッチ４’のゲート電極とデータ電極間が、２個のダイオード３１’が並列に互いのアノードとカソードが各々接続されて構成された双方向ダイオード３０’によって接続されていることと等価であるため、片方の電極電位が高くなった場合、電荷を他方に流し、電位が高くなることを防ぐことができる。
次に、図１４を参照して、ＬＣＤ用のＴＦＴ製造ラインを用いてこのようなＴＦＴアクティブマトリクス基板を製造する場合における静電気の問題について説明する。
ＬＣＤ用のＴＦＴ製造ラインで製造可能な基板のサイズは、当該製造ラインの装置サイズに依存し、そのライン特有のサイズであり、現在では、主に１ｍ角前後の大型の基板が製造可能とされている。
このような大型の基板が製造可能なＬＣＤ用のＴＦＴ製造ラインを用いた場合、ＦＰＤ用のＴＦＴアレイセル１０Ａ’を１枚、もしくは複数枚形成したＴＦＴアレイ基板１０Ｂ’（図１４（Ａ）参照。）が製造される。
この製造されたＴＦＴアレイ基板１０Ｂ’は、１次分断工程にて分断されてＴＦＴアレイセル１０Ａ’が切り出される（図１４（Ｂ）参照。）。後に行なわれるセンサー層の形成工程では、主に真空蒸着やＣＶＤ（Chemical Vapor Deposition）法で層の形成を行なうため、基板サイズに比例して装置価格が上昇する。したがって、１次分断工程では、ＴＦＴアレイ基板１０Ｂ’からＴＦＴアレイセル１０Ａ’として必要な最小限のサイズに切り出し、製造設備のチャンバサイズを小さくすることが望まれる。
次に、切り出したＴＦＴアレイセル１０Ａ’に対してセンサー層の形成や上部電極の形成を行ない、形成完了後に、センサー層と上部電極をガラス基板もしくは樹脂等で覆う封止工程を行う（図１４（Ｃ）参照。）。
次に、封止工程後のＴＦＴアレイセル１０Ａ’に対して２次分断を行う。ＴＦＴアレイセル１０Ａ’には、２次分断工程の前まで、ＴＦＴスイッチ４’のゲート絶縁膜保護のため、ショートリング１２０’が設けられている。２次分断では、次の工程でＴＣＰ実装を行うためＴＦＴアレイセル１０Ａ’からショートリング１２０’を分離して各端子を電気的、物理的に分離する（図１４（Ｄ）参照。）。
次に、ショートリング１２０’を分離したＴＦＴアレイセル１０Ａ’に対してゲートドライバ、アンプＩＣの実装（ＴＣＰ実装：Tape carrier packageに実装されたＩＣの実装）を行い、最後に回路基板（ゲートドライブ基板、信号検出回路基板等）を実装し、ＴＦＴアクティブマトリクス基板１０’が完成する（図１４（Ｅ）参照。）。
ここで、ショートリング１２０’とは、絶縁膜への電圧印加を防ぐために絶縁膜の両端の電極を接続する配線のことである。
すなわち、上述したＴＦＴアレイセル１０Ａ’のケースでは、データ配線とスキャン配線の終端部をアレイ周縁に配置されたメタル配線で接続している。これにより、静電気等により、ある信号配線に電荷が付与され、電位が高くなった場合にも、すぐさまショートリング１２０’に電荷が流れだし、これにより絶縁膜に電圧が印加されることを防いでいる。
逆にＴＦＴアレイセル１０Ａ’にショートリング１２０’がない場合は、静電気により絶縁膜に強電界が印加され、これによりＴＦＴの特性シフトや、絶縁破壊（リーク不良）が多発する。
このように、ＴＦＴアレイ基板１０Ｂ’にショートリング１２０’を設けることで、ＴＦＴアレイセル１０Ａ’の製造歩留まりを高く維持できるため、製造コストを低く抑えることができる。
一方、図１４（Ｅ）示されるように、２次分断後〜ＴＣＰ実装、回路実装まではＴＦＴアレイセル１０Ａ’の入出力端子が電気的に完全に分離された状態にある。このため、ショートリング１２０’がない場合と同じとなるので、特性シフトや、絶縁破壊不良の発生が懸念される。
これを防ぐために、図１１に示すように、各信号配線とアクティブマトリクスアレイ周縁に配置した共通配線１１０’との間に保護用の双方向ダイオード３０’を配置することが一般的である。これにより、ショートリング１２０’ほどではないものの、電荷を隣接ラインに流すことが可能となり、特性シフトや、絶縁破壊不良等の静電気による電圧が絶縁膜へ印加されることによる静電気不良の発生を抑制することができる。
なお、関連技術として、特許文献１には、ＴＦＴアクティブマトリックス基板をＬＣＤの駆動基板として用いた場合において、表示部を囲むように共通配線を形成すると共に、この共通配線と各信号配線との間に保護用の双方向ダイオードを形成して、各信号配線に静電気が飛び込んだ場合においても、各双方向ダイオードを介して共通配線に静電気を分散させることにより、ＴＦＴを保護する構成が開示されている。
特開平１０−１７７１８６号公報
ところで、特許文献１に示されるＬＣＤのような電圧制御型デバイスでは、上記のように共通配線１１０’を形成すると共に、この共通配線１１０’と各データ配線３’及び各スキャン配線１０１’との間に双方向ダイオード３０’を挿入しても応用製品として全く問題がない。これは、例えば、ＬＣＤでは、ＴＦＴアクティブマトリクス基板の各データ配線３’と各スキャン配線１０１’に各々印加する電圧を表示させる画像に応じて制御する電圧制御型のデバイスであるためである。
すなわち、実駆動時に各信号配線間に電位差が生じた場合、双方向ダイオード３０’を介して電流が流れるが、各ダイオード３１’の抵抗値は信号配線に対して十分に高いため各信号配線の電位は維持される。このため、電圧により駆動条件が決定するＬＣＤにおいて何ら支障はなかった。
一方、ＦＰＤでも、各スキャン配線１０１’の駆動はＬＣＤと同様で問題は発生しない。ところが、データ配線３’側は、電荷量を検出する信号検出回路（アンプ回路）である。このため、実駆動時に各信号配線間に電位差が生じてデータ配線間でリーク電流が流れると、信号検出回路において検出されるデータ配線の信号値が変動する、という問題点があった。これにより、偽データ情報がデータラインに入り、アーティファクト（偽画像）が現れる問題があった。
本発明は上記問題点を解消するためになされたものであり、基板製造時の静電気不良の発生を防ぐ一方で、駆動時のリーク電流による信号値の変動を抑制することができる画像検出装置を提供することを目的とする。
上記目的を達成するために、請求項１に記載の発明の画像検出装置は、照射された、検出対象とする画像を示す電磁波によって発生する電荷が蓄積される複数の蓄積部、当該複数の蓄積部に各々個別に接続された複数のデータ配線、過大電圧から回路を保護するための第１保護配線、及び前記複数のデータ配線と前記第１保護配線とを各々個別に接続し、当該データ配線と第１保護配線との間の電位差が所定の第１許容レベル以上となると電流が流れる複数の第１保護回路を有する基板と、前記複数のデータ配線に接続され、前記複数の蓄積部に各々蓄積された電荷を取り出して前記画像を構成する各画素の情報として電荷量を検出する検出回路であって、過大電圧から回路を保護するための第２保護配線、及び前記複数のデータ配線と前記第２保護配線とを各々個別に接続し、当該データ配線と第２保護配線との間の電位差が所定の第２許容レベル以上となると電流が流れる複数の第２保護回路を有する検出回路と、を備え、前記複数の第１保護回路は、前記第１許容レベルが前記第２保護回路の第２許容レベルよりも高くなるように構成されたことを特徴としている。
請求項１に記載の発明の基板は、照射された、検出対象とする画像を示す電磁波によって発生する電荷が蓄積される複数の蓄積部、当該複数の蓄積部に各々個別に接続された複数のデータ配線、過大電圧から回路を保護するための第１保護配線、及び複数のデータ配線と第１保護配線とを各々個別に接続し、当該データ配線と第１保護配線との間の電位差が所定の第１許容レベル以上となると電流が流れる複数の第１保護回路を有している。
よって、請求項１に記載の発明の基板では、製造される時にデータ配線に発生する静電気を、第１保護回路を介して第１保護配線に放電することができるため、基板製造時の静電気不良の発生を防ぐことができる。
また、請求項１に記載の発明の検出回路は、前記複数のデータ配線に接続され、前記複数の蓄積部に各々蓄積された電荷を取り出して前記画像を構成する各画素の情報として電荷量を検出する検出回路であって、過大電圧から回路を保護するための第２保護配線、及び複数のデータ配線と第２保護配線とを各々個別に接続し、当該データ配線と第２保護配線との間の電位差が所定の第２許容レベル以上となると電流が流れる複数の第２保護回路を有している。
そして、本発明では、複数の第１保護回路は、第１許容レベルが第２保護回路の第２許容レベルよりも高くなるように構成されている。
よって、請求項１に記載の発明によれば、駆動時のデータ配線に発生するリーク電流を、第２保護回路を介して第２保護配線に放電することができるため、駆動時のリーク電流による信号値の変動を抑制することができる。
なお、本発明は、請求項２に記載の発明のように、前記第１保護回路を、２個のダイオードが並列に互いのアノードとカソードが各々接続されて構成された双方向ダイオードとしてもよい。
また、請求項２に記載の発明は、請求項３に記載の発明のように、前記ダイオードを、バックゲート型の電界効果トランジスタのゲートとドレインが電気的に接続されて構成されたものとし、前記蓄積部に蓄積された電荷を取り出す際に、前記複数の第１保護回路を構成する各電界効果トランジスタのゲートに対して当該電界効果トランジスタをオフ状態とする電圧を印加する電圧印加回路をさらに備えてもよい。
また、請求項３に記載の発明は、請求項４に記載の発明のように、前記基板に、前記複数のデータ配線が平行に設け、当該複数のデータ配線と交差して複数のスキャン配線が平行にさらに設けると共に、前記データ配線と前記スキャン配線との各交差部にそれぞれ前記蓄積部及び当該前記蓄積部からの蓄積された電荷の取り出しを制御する前記電界効果トランジスタが２次元状に多数設けて、前記複数のスキャン配線に各々印加される電圧によって当該電界効果トランジスタのオン・オフ状態が制御されるものとし、前記複数の第１保護回路を構成する各電界効果トランジスタのゲートを何れか１本のスキャン配線に接続してもよい。
また、請求項４に記載の発明は、請求項５に記載の発明のように、前記複数の第１保護回路を構成する各電界効果トランジスタのゲートを、平行に設けられた前記複数のスキャン配線のうちの最も端に位置するスキャン配線に接続することが好ましい。
また、請求項４又は請求項５に記載の発明は、請求項６に記載の発明のように、前記複数のスキャン配線を、各々前記第１保護配線と、ダイオード又は所定値以上の抵抗値を有する部材によって接続してもよい。
また、請求項３〜請求項６の何れか１項記載の発明は、請求項７に記載の発明のように、前記基板を、複数の層が積層されて形成されたＴＦＴアクティブマトリクス基板とし、前記基板の前記電界効果トランジスタのバックゲート電極を、絶縁膜を介して半導体層上層に、ゲート電極と対向配置してもよい。
また、請求項７記載の発明は、請求項８に記載の発明のように、前記基板の前記電界効果トランジスタのバックゲート電極を、前記データ配線と同一の部材によって形成してもよい。
また、請求項７記載の発明は、請求項９に記載の発明のように、前記バックゲート電極は、前記蓄積部の発生した電荷を収集する電荷収集電極となる層と同じ層に形成してもよい。
さらに、請求項４〜請求項９の何れか１項記載の発明は、請求項１０に記載の発明のように、前記基板が、前記スキャン配線と接続されたスキャン配線用の前記第１保護配線、前記データ配線と接続されたデータ配線用の前記第１保護配線、及び前記スキャン配線用の前記第１保護配線と前記データ配線用の前記第１保護配線とを接続する第３保護回路をさらに有してもよい。
このように、本発明によれば、基板製造時の静電気不良の発生を防ぐ一方で、駆動時のリーク電流による信号値の変動を抑制することができる、という優れた効果を有する。
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下では、本発明を、ＴＦＴアクティブマトリックス基板上にＸ線感応層を形成し、Ｘ線情報を直接デジタルデータに変換する放射線画像検出装置１００に適用した場合について説明する
図１には、本発明の実施の形態に係る放射線画像検出装置１００の全体構成が示されている。
図１には、本発明の実施の形態に係る放射線画像検出装置１００の全体構成が示されている。
同図に示すように、本実施の形態に係る放射線画像検出装置１００は、ＴＦＴアクティブマトリクス基板１０を備えている。
ＴＦＴアクティブマトリクス基板１０は、後述するバイアス電極と半導体膜と電荷収集電極とから構成される画像センサ部１０３と、画像センサ部１０３で検出された電荷信号を蓄積する電荷蓄積容量５と、電荷蓄積容量５に蓄積された電荷を読み出すためのＴＦＴスイッチ４と、から構成される画素が２次元状に多数設けられている。
また、ＴＦＴアクティブマトリクス基板１０には、上記ＴＦＴスイッチ４をＯＮ／ＯＦＦするための複数のスキャン配線１０１と、上記電荷蓄積容量５に蓄積された電荷が読み出される複数のデータ配線３と、が設けられており、電荷蓄積容量５の一方の電極は図示しない配線を介して接地されてグランドレベルとされている。なお、図１及び後述する図４では、電荷蓄積容量５の一方の電極がグランドに接続されているものとして示している。
また、ＴＦＴアクティブマトリクス基板１０には、２次元状に設けられた画素全体を囲むように基板周縁に共通配線１１０が設けられており、共通配線１１０と各スキャン配線１０１及び各データ配線３は、各配線の交差部分において、各々保護用の双方向ダイオード３０により接続されている。
なお、本実施形態では、スキャン配線１０１とデータ配線３を１本の共通配線１１０にそれぞれ接続しているが、例えば、次のような構造としてもよい。すなわち、共通配線１１０を２本設けて、スキャン配線１０１をデータ配線３をそれぞれ別な共通配線１１０に接続し、スキャン配線１０１と接続される共通配線１１０（スキャン側共通配線）と、データ配線３と接続される共通配線１１０（データ側共通配線）の間に双方向ダイオード等の高抵抗素子（保護回路）を挿入してスキャン側共通配線とデータ側共通配線を接続する構成としてもよい。この場合、高抵抗素子を挿入することで、データ配線側共通配線に、スキャン配線側共通配線に流れる電流が流入することを抑制できる。また、スキャン側共通配線とデータ側共通配線をそれぞれ独立して共通電源（ＧＮＤ）に接続する構成としてもよい。スキャン配線１０１に印加される電圧は高く、保護回路を経由して共通配線に流れる電流も大きい。この場合、スキャン側共通配線と、データ側共通配線を分離することで、データ配線側共通配線に、スキャン配線側共通配線に流れる電流が流入することを抑制できる。
各データ配線３には、各データ配線３に流れ出した電荷を電気信号として検出する信号検出回路１０５が接続され、各スキャン配線１０１には、各スキャン配線にＴＦＴスイッチ４をＯＮ／ＯＦＦするための制御信号を出力するスキャン信号制御装置１０４が接続されている。
信号検出回路１０５は、各データ配線３毎に、入力される電気信号の電圧レベルを増幅する増幅回路１０７（図４参照）を内蔵しており、各データ配線３より入力される電気信号を増幅して当該電気信号の電圧レベルを検出することにより、画像を構成する各画素の情報として、各電荷蓄積容量５に蓄積された電荷量を検出する。
この信号検出回路１０５およびスキャン信号制御装置１０４には、信号検出回路１０５において検出された電気信号に所定の処理を施すとともに、信号検出回路１０５に対して信号検出のタイミングを示す制御信号を出力すると共に、スキャン信号制御装置１０４に対してスキャン信号の出力のタイミングを示す制御信号を出力する信号処理装置１０６が接続されている。
次に、図２及び図３を参照して、本実施形態に係るＴＦＴアクティブマトリクス基板１０についてより詳細に説明する。なお、図２には、本実施形態に係るＴＦＴアクティブマトリクス基板１０の１画素単位の構造を示す平面図が示されており、図３には、図２の２−２線断面図が示されている。
図３に示すように、本実施形態に係るＴＦＴアクティブマトリクス基板１０上には、電磁波導電性を有する半導体膜６、及び、図示しない高圧電源に接続されたバイアス電極７が順次形成されている。半導体膜６は、Ｘ線などの電磁波が照射されることにより、内部に電荷（電子−正孔）を発生するものである。つまり、半導体膜６は電磁波導電性を有し、Ｘ線による画像情報を電荷情報に変換するためのものである。また、半導体膜６は、例えば、セレンを主成分とする非晶質のａ−Ｓｅ（アモルファスセレン）からなる。ここで、主成分とは、５０％以上の含有率を有するということである。
以下に、本実施形態に係るＴＦＴアクティブマトリクス基板１０の層構成についてより詳しく説明する。
ＴＦＴアクティブマトリクス基板１０は、ガラス基板１、ゲート電極２、蓄積容量下部電極１４、ゲート絶縁膜１５、半導体層８、ソース電極９、ドレイン電極１３、蓄積容量上部電極１８、絶縁保護膜１７、データ配線３、層間絶縁膜１２、および電荷収集電極１１を有している。なお、図２に示すように、ゲート電極２には、スキャン配線１０１が接続されており、ゲート電極２とスキャン配線１０１とは同じ金属層により形成されている。また、蓄積容量下部電極１４には、蓄積容量配線１０２が接続されており、蓄積容量下部電極１４と蓄積容量配線１０２とは同じ金属層により形成されている。
また、ゲート電極２やゲート絶縁膜１５、ソース電極９、ドレイン電極１３、半導体層８によりＴＦＴスイッチ４が構成されており、蓄積容量下部電極１４やゲート絶縁膜１５、蓄積容量上部電極１８により電荷蓄積容量５が構成されている。
ガラス基板１は支持基板であり、ガラス基板１としては、例えば、無アルカリガラス基板（例えば、コーニング社製＃１７３７等）を用いることができる。スキャン配線１０１及びデータ配線３は、図１に示すように、格子状に配列された電極配線であり、その交点には、図２に示すように、ＴＦＴスイッチ４が形成されている。ＴＦＴスイッチ４はスイッチング素子であり、そのソース電極９は、コンタクトホールを介して各々データ配線３に接続され、ドレイン電極１３は蓄積容量上部電極１８に接続されている。
ゲート絶縁膜１５は、ＳｉＮＸ や、ＳｉＯＸ 等からなっている。ゲート絶縁膜１５は、ゲート電極２、スキャン配線１０１、蓄積容量下部電極１４および蓄積容量配線１０２を覆うように設けられており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用し、蓄積容量下部電極１４上に位置する部位は電荷蓄積容量５における誘電体層として作用する。つまり、電荷蓄積容量５は、ゲート電極２と同一層に形成された蓄積容量下部電極１４と蓄積容量上部電極１８との重畳領域によって形成されている。
また、半導体層８はＴＦＴスイッチ４のチャネル部であり、データ配線３に接続されたソース電極９と蓄積容量上部電極１８に接続されたドレイン電極１３とを結ぶ電流の通路である。
絶縁保護膜１７は、ガラス基板１上の画素が設けられた領域のほぼ全面（ほぼ全領域）にわたって形成されている。これにより、ドレイン電極１３とソース電極９とを保護すると共に、電気的な絶縁分離を図っている。また、絶縁保護膜１７は、蓄積容量下部電極１４と対向している部分上に位置する部位に、コンタクトホール１６を有している。
電荷収集電極１１は、非晶質透明導電酸化膜からなっている。電荷収集電極１１は、コンタクトホール１６を埋めるようにして形成されており、ソース電極９およびドレイン電極１３上、蓄積容量上部電極１８上に積層されている。電荷収集電極１１と半導体膜６とは電気的に導通しており、半導体膜６で発生した電荷を電荷収集電極１１で収集できるようになっている。
層間絶縁膜１２は、感光性を有するアクリル樹脂からなり、ＴＦＴスイッチ４の電気的な絶縁分離を図っている。層間絶縁膜１２には、コンタクトホール１６が貫通しており、電荷収集電極１１はコンタクトホール１６を介して蓄積容量上部電極１８に接続されている。
ガラス基板１上には、ゲート電極２、スキャン配線１０１、蓄積容量下部電極１４および蓄積容量配線１０２が設けられている。ゲート電極２の上方には、ゲート絶縁膜１５を介して、半導体層８が形成されている。半導体層８上には、ソース電極９とドレイン電極１３とが形成されている。蓄積容量上部電極１８は、電荷蓄積容量５を構成する層の上方に積層されている。また、蓄積容量上部電極１８とソース電極９およびドレイン電極１３の上方には絶縁保護膜１７が配されている。
絶縁保護膜１７の上方には、データ配線３が配されている。そして、絶縁保護膜１７およびデータ配線３の上方には、層間絶縁膜１２が設けられている。層間絶縁膜１２の上層、すなわちＴＦＴアクティブマトリクス基板１０の最上層には電荷収集電極１１が設けられている。電荷収集電極１１とＴＦＴスイッチ４とは蓄積容量上部電極１８およびドレイン電極１３を介して接続されている。
バイアス電極７と蓄積容量下部電極１４との間には、図示しない高圧電源が接続されている。
次に、上記構造の放射線画像検出装置１００の動作原理について簡単に説明する。
バイアス電極７と蓄積容量下部電極１４との間に電圧を印加した状態で、半導体膜６にＸ線が照射されると、半導体膜６内に電荷（電子−正孔対）が発生する。そして、半導体膜６と電荷蓄積容量５とは電気的に直列に接続された構造となっているので、半導体膜６内に発生した電子は＋（プラス）電極側に、正孔は−（マイナス）電極側に移動し、その結果、電荷蓄積容量５に電荷が蓄積される。
電荷蓄積容量５に蓄積された電荷は、スキャン配線１０１への入力信号によってＴＦＴスイッチ４をＯＮ状態にすることによりデータ配線３を介して外部に取り出すことが可能となる。
そして、スキャン配線１０１とデータ配線３、ＴＦＴスイッチ４及び電荷蓄積容量５は、すべてＸＹマトリクス状に設けられているため、スキャン配線１０１に入力する信号を順次走査し、データ配線３からの信号をデータ配線３毎に検知することにより、二次元的にＸ線の画像情報を得ることが可能となる。
ところで、本実施の形態に係るＴＦＴアクティブマトリクス基板１０では、ＦＰＤ製造時の静電破壊を防止するべく、各スキャン配線１０１、及び各データ配線３をそれぞれ双方向ダイオード３０を介して共通配線１１０に接続している。これにより、静電気等によってスキャン配線１０１、及び各データ配線３に高い電圧が印加された場合、この双方向ダイオード３０を介し共通配線１１０に電荷を逃がすことで、高電圧が絶縁膜に印加されることを防いでいる。
しかし、データ配線３では、実駆動時に、静電気や電荷蓄積容量５に予め想定された以上の電荷が蓄積されることにより、各信号配線間に電位差が生じて各データ配線３の間でリーク電流が流れ、信号検出回路１０５において検出されるデータ配線３の信号値が変動する場合がある。
そこで、本実施の形態に係るＴＦＴアクティブマトリクス基板１０では、図４に破線で囲んで示したデータ配線３側に設けた各双方向ダイオード３０の構成を変更することにより、各データ配線３の間でリーク電流を流れにくくしている。
また、信号検出回路１０５内において、電流を放電して回路を保護するための配線として２本の共通配線１１１Ａ、１１１Ｂを設けて、共通配線１１１Ａに電圧＋ＶＤＤを印加すると共に、共通配線１１１Ｂに電圧−ＶＤＤを印加しており、静電破壊を防止するべく、各データ配線３をそれぞれ保護回路１１２（本実施の形態では２個のダイオード）により共通配線１１１Ａ、１１１Ｂに接続している。
以下、データ配線３側に設けた各双方向ダイオード３０とスキャン配線１０１側に設けた各双方向ダイオード３０を区別する場合、データ配線３側の双方向ダイオード３０を双方向ダイオード３０Ａと示し、データ配線３側の双方向ダイオード３０を双方向ダイオード３０Ｂと示す。
以下、双方向ダイオード３０Ａと双方向ダイオード３０Ｂの構造を対比して説明する。
図５には、双方向ダイオード３０Ｂの構造が示されている。なお、図５（Ａ）は、双方向ダイオード３０Ｂの構造を示す平面図であり、図５（Ｂ）は、図５（Ａ）に示す双方向ダイオード３０Ｂを構成する１つのダイオード３１ＢのＢ−Ｂ線での断面を示す断面図である。
図５（Ｂ）に示されるように、ダイオード３１Ｂは、ガラス基板１上にゲート電極２、ゲート絶縁膜１５、半導体層８が順次積層されて形成されている。また、この半導体層８上には、ソース電極９とドレイン電極１３とが形成されており、ドレイン電極１３は、ゲート電極２と接続されている。
すなわち、双方向ダイオード３０Ｂは、背景技術において説明した図１２に示されるように、単純にＴＦＴのゲート電極とドレイン電極を接続した構成のものである。
図８には、本実施の形態に係るダイオード３１Ｂのダイオード特性が一点鎖線で示されている。
同図に示されるように、このようなダイオード３１Ｂでは、０Ｖ近辺でも（少しでもデータ配線の電位が高くなった場合）、数〜数十ｎＡオーダーのリーク電流がながれる。このため、例えば、ダイオード３１Ｂを用いた双方向ダイオードによってデータ配線３と共通配線１１０とを接続した場合、データ配線３から共通配線１１０に信号電荷が漏れる。ダイオード３１Ｂは双方向で配置されているため、１つのデータ配線３から共通配線１１０に信号電荷が漏れた場合、漏れた電荷は他の電位が高くないデータ配線３へと流入する。なお、リーク電流のレベルはＴＦＴの各層の材質、製造プロセス、およびチャネル長など設計パターンにより依存して変化する。
一方、図６には、双方向ダイオード３０Ａの構造が示されている。なお、図６（Ａ）は、双方向ダイオード３０Ａの構造を示す平面図であり、図６（Ｂ）は、図６（Ａ）に示す双方向ダイオード３０Ａを構成する１つのダイオード３１ＡのＡ−Ａ線での断面を示す断面図である。
図６（Ｂ）に示されるように、ダイオード３１Ａは、ガラス基板１上にゲート電極２、ゲート絶縁膜１５、半導体層８が順次積層されて形成されている。また、この半導体層８上には、ソース電極９とドレイン電極１３とが形成されている。半導体層のソース電極とドレイン電極の間の領域はＴＦＴチャネル部として機能し、チャネル部、ソース電極９とドレイン電極１３を覆うように保護絶縁膜１７が形成されている。半導体層としてアモルファスシリコンを適用したアモルファスシリコンＴＦＴでは、一般的に保護絶縁膜としてＣＶＤ成膜したＳｉＮｘが用いられ、ＴＦＴのスイッチング特性、信頼性を確保するため必要な層である。さらに、この絶縁保護膜１７には、コンタクトホール１９が形成されている。そして、保護絶縁膜１７上にコンタクトホール１９を埋めると共に、ゲート電極２、半導体層８、ソース電極９、ドレイン電極１３に対応する領域を覆うようにバックゲート電極２０が積層されて形成されており、バックゲート電極２０は、コンタクトホール１９を介してドレイン電極１３と接続されている。
また、ゲート電極２は、接続配線２１によって隣接するスキャン配線１０１に接続されている。
図７（Ａ）（Ｂ）には、本実施の形態に係るダイオード３１Ａの等価回路図が示されている。
ダイオード３１Ａは、バックゲート電極２０とドレイン電極１３とが接続された、バックゲート型のダイオードとして構成されている。このバックゲートとは、正規のゲート電極２に対し、半導体層８を挟み対向する位置に配置されたゲート電極（バックゲート電極２０）である。このバックゲート電極２０もゲート電極として作用するため、半導体層８とバックゲート電極２０の間にも絶縁膜として絶縁保護膜１７を形成している。本実施の形態では、ダイオード３１としてボトムゲート型ＴＦＴを採用しているため、”バックゲート＝トップゲート電極（上部電極）”となっている。なお、上記のバックゲートの定義から、トップゲート型のＴＦＴの場合は、バックゲートは下部のゲート電極であり、本実施の形態の構成と同様の効果を得ることができる。
また、ダイオード３１Ａはゲート電極２を隣接するスキャン配線１０１に接続したため、ゲート電極２には隣接するスキャン配線１０１からゲート信号が印加される。
図８には、本実施の形態に係るダイオード３１Ａがオン状態である場合のダイオード特性が実線で示されており、ダイオード３１Ａがオフ状態である場合のダイオード特性が破線で示されている。
画像検出時、スキャン信号制御装置１０４は、スキャン配線１０１に入力する信号を順次走査させる。このため、ダイオード３１Ａは、当該ダイオード３１Ａが接続された、隣接するスキャン配線１０１がＯＮになる期間以外、スキャン配線１０１を介してゲート電極２にオフ電位（Ｖｇ）が印加され、オフ状態が維持される。
このように、ダイオード３１Ａは、バックゲート電極２０がオフ電位に維持された場合、データ配線３に高い電圧が印加されても２０Ｖ以下の電圧では数十ｆＡオーダーの電流しか流れない（図８の実線参照。）。
そこで、例えば、信号検出回路１０５の２本の共通配線１１１Ａ、１１１Ｂに印加する電圧を調整して、データ配線３から保護回路１１２を介して共通配線１１１Ａ、１１１Ｂへ電流が流れる電位差の許容レベル（第２許容レベル）を、データ配線３から双方向ダイオード３０Ａを介して共通配線１１０へ電流が流れる電位差の許容レベル（第１許容レベル）よりも大きくなるように設定する。
このように、第１許容レベルが第２許容レベルよりも高くした場合、例えば、静電気等によりスキャン配線１０１に、例えば、６０Ｖ前後の電圧が印加されたとしても、データ配線３から保護回路１１２を介して共通配線１１１Ａ、１１１Ｂへ電流が流れて放電されるため、リーク電流による信号値変動が発生しない。
一方、ＴＦＴアレイ製造時、双方向ダイオード３０Ｂでは、ダイオード３１Ａのゲート電極２が隣接するスキャン配線１０１に接続されて電圧レベルが０Ｖ（free状態）とされる。
すなわち、ゲート電極２にはオフ電圧が印加されておらず、電位差が１０Ｖ以下の状態でもｎＡオーダーの電流が流れる。これにより、静電気等によりスキャン配線１０１に、例えば、６０Ｖ前後の電圧が印加された場合には、μＡオーダーの電流が流れ、これにより、静電気による絶縁膜破壊の影響を低減できる。
以上詳細に説明したように、本実施の形態によれば、ＴＦＴアクティブマトリクス基板１０の製造時に各データ配線３に発生する静電気は、双方向ダイオード３０Ａを介して共通配線１１０に放電されるため、基板製造時の静電気不良の発生を防ぐことができる。また、駆動時の各データ配線３に発生するリーク電流は、保護回路１１２を介して共通配線１１１Ａ、１１１Ｂに放電されるため、駆動時のリーク電流による信号値の変動を抑制することができる。
また、本実施の形態によれば、電荷蓄積容量５に蓄積された電荷を取り出す際に、ダイオード３１Ａを構成する各電界効果トランジスタのゲートに対して当該電界効果トランジスタをオフ状態とする電圧を印加しているので、データ配線３から双方向ダイオード３０Ａを介して共通配線１１０へ電流が流れるための第１許容レベルが高くなるため、駆動時のリーク電流による信号値の変動をより抑えることができる。
また、本実施の形態によれば、ダイオード３１Ａを構成する各電界効果トランジスタのゲートを何れか１本のスキャン配線１０１に接続しているので、当該電界効果トランジスタを制御するための配線を別に設ける必要がない。なお、スキャン配線１０１にＴＦＴスイッチ４をＯＮ状態にする信号が入力されると、当該スキャン配線１０１に接続されたダイオード３１Ａもオン状態となり、当該ダイオード３１Ａを介してリーク電流が流れる場合がある。このため、双方向ダイオード３０Ａの各ダイオード３１Ａは、複数のスキャン配線１０１のうちの最も端に位置するスキャン配線１０１に接続することが好ましい。
この各ダイオード３１Ａが接続されたスキャン配線１０１に対応するラインの画像情報には、アーティファクトが発生している場合がある。このため、信号検出回路１０５等において当該ラインの画像情報を除去することが好ましいが、最も端に位置するラインとすることにより画像情報を除去することによる画像全体への影響を抑えることができる。
また、本実施の形態によれば、各スキャン配線１０１を、各々共通配線１１０と、双方向ダイオード３０Ｂによって接続しているので、各スキャン配線１０１を介して双方向ダイオード３０Ａの各ダイオード３１Ａのゲート電圧を０Ｖ前後に維持でき、これにより、電流が流れやすい状態を維持できる。なお、双方向ダイオード３０Ｂに代えて、各スキャン配線１０１を各々共通配線１１０と所定値以上の抵抗値を有する、例えば、アモルファスシリコン半導体層等の部材によって接続してもよい。
また、本実施の形態によれば、各ダイオード３１Ａの電界効果トランジスタのバックゲートを、データ配線３と同一の部材によって形成しているので、バックゲート電極のために新規に層を増やす必要がない。
さらに、本実施の形態によれば、各ダイオード３１Ａの電界効果トランジスタのバックゲート電極２０を、電荷収集電極１１となる層と同じ層に形成しているので、プロセス数を増やすことなくバックゲート電極２０を形成することができる。
なお、本実施の形態では、図６に示すように、双方向ダイオード３０Ａのダイオード３１Ａ部分の構造に、層間絶縁膜１２を形成しない構成とした場合について説明したが、本発明はこれに限定されるものではなく、例えば、図９に示すように、保護絶縁膜１７に代えて層間絶縁膜１２を形成すると共に、層間絶縁膜１２にコンタクトホール１９を形成し、層間絶縁膜１２上にコンタクトホール１９を埋めると共に、ゲート電極２、半導体層８、ソース電極９、ドレイン電極１３に対応する領域を覆うようにバックゲート電極２０を形成してもよい。
図１０には、このように形成されたダイオード３１Ａがオン状態である場合のダイオード特性が実線で示されており、ダイオード３１Ａがオフ状態である場合のダイオード特性が破線で示されており、また、ダイオード３１Ｂのダイオード特性が一点鎖線で示されている。図８では、Ｖｇ＝ｆｒｅｅ時の６０Ｖで１μＡ程度の電流が流れているのに対し、図１０では０．１μＡ程度の電流しか流れない。このため、双方向ダイオード３０Ａのダイオード３１Ａ部分の構造を図９に示すレイヤ構成とした場合、ＴＦＴアクティブマトリクス基板１０の静電気不良に対する耐性が低くなるが、一般的なＴＦＴのレイヤ構成で本発明の保護回路を形成することができるため、ＴＦＴアクティブマトリクス基板１０の製造コストを抑制することができる。
また、本実施の形態では、双方向ダイオード３０Ａにバックゲート型のダイオードを用いることにより、第１許容レベルを第２許容レベルよりも高くする場合について説明したが、本発明はこれに限定されるものではなく、例えば、局所的に半導体層の不純物濃度を変化させ、しきち値電圧を変更することにより第１許容レベルを第２許容レベルよりも高するようにしてもよい。
また、本実施の形態では、検出対象とする電磁波としてＸ線を検出することにより画像を検出する放射線画像検出装置１００に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、検出対象とする電磁波は可視光や紫外線、赤外線等いずれであってもよい
その他、本実施の形態で説明した放射線画像検出装置１００の構成（図１参照。）及びＴＦＴアクティブマトリクス基板１０の構成（図２〜図７、及び図９）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
その他、本実施の形態で説明した放射線画像検出装置１００の構成（図１参照。）及びＴＦＴアクティブマトリクス基板１０の構成（図２〜図７、及び図９）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
３ データ配線
５ 電荷蓄積容量（蓄積部）
１０ アクティブマトリクス基板（基板）
１１ 電荷収集電極
２０ バックゲート電極
３０ 各双方向ダイオード（第１保護回路）
１００ 放射線画像検出装置
１０１ スキャン配線
１０３ 画像センサ部
１０４ スキャン信号制御装置（電圧印加回路）
１０５ 信号検出回路（検出回路）
１１０ 共通配線（第１保護配線）
１１１Ａ 共通配線（第２保護配線）
１１１Ｂ 共通配線（第２保護配線）
１１２ 保護回路（第２保護回路）
５ 電荷蓄積容量（蓄積部）
１０ アクティブマトリクス基板（基板）
１１ 電荷収集電極
２０ バックゲート電極
３０ 各双方向ダイオード（第１保護回路）
１００ 放射線画像検出装置
１０１ スキャン配線
１０３ 画像センサ部
１０４ スキャン信号制御装置（電圧印加回路）
１０５ 信号検出回路（検出回路）
１１０ 共通配線（第１保護配線）
１１１Ａ 共通配線（第２保護配線）
１１１Ｂ 共通配線（第２保護配線）
１１２ 保護回路（第２保護回路）
Claims (10)
- 照射された、検出対象とする画像を示す電磁波によって発生する電荷が蓄積される複数の蓄積部、当該複数の蓄積部に各々個別に接続された複数のデータ配線、過大電圧から回路を保護するための第１保護配線、及び前記複数のデータ配線と前記第１保護配線とを各々個別に接続し、当該データ配線と第１保護配線との間の電位差が所定の第１許容レベル以上となると電流が流れる複数の第１保護回路を有する基板と、
前記複数のデータ配線に接続され、前記複数の蓄積部に各々蓄積された電荷を取り出して前記画像を構成する各画素の情報として電荷量を検出する検出回路であって、過大電圧から回路を保護するための第２保護配線、及び前記複数のデータ配線と前記第２保護配線とを各々個別に接続し、当該データ配線と第２保護配線との間の電位差が所定の第２許容レベル以上となると電流が流れる複数の第２保護回路を有する検出回路と、を備え、
前記複数の第１保護回路は、前記第１許容レベルが前記第２保護回路の第２許容レベルよりも高くなるように構成されたことを特徴とする画像検出装置。 - 前記第１保護回路は、２個のダイオードが並列に互いのアノードとカソードが各々接続されて構成された双方向ダイオードである
請求項１記載の画像検出装置。 - 前記ダイオードは、バックゲート型の電界効果トランジスタのゲートとドレインが電気的に接続されて構成されたものであり、
前記蓄積部に蓄積された電荷を取り出す際に、前記複数の第１保護回路を構成する各電界効果トランジスタのゲートに対して当該電界効果トランジスタをオフ状態とする電圧を印加する電圧印加回路をさらに備えた
請求項２記載の画像検出装置。 - 前記基板は、前記複数のデータ配線が平行に設けられ、当該複数のデータ配線と交差して複数のスキャン配線が平行にさらに設けられると共に、前記データ配線と前記スキャン配線との各交差部にそれぞれ前記蓄積部及び当該前記蓄積部からの蓄積された電荷の取り出しを制御する前記電界効果トランジスタが２次元状に多数設けられ、前記複数のスキャン配線に各々印加される電圧によって当該電界効果トランジスタのオン・オフ状態が制御され、
前記複数の第１保護回路を構成する各電界効果トランジスタのゲートは何れか１本のスキャン配線に接続された
請求項３記載の画像検出装置。 - 前記複数の第１保護回路を構成する各電界効果トランジスタのゲートは平行に設けられた前記複数のスキャン配線のうちの最も端に位置するスキャン配線に接続された
請求項４記載の画像検出装置。 - 前記複数のスキャン配線は、各々前記第１保護配線と、ダイオード又は所定値以上の抵抗値を有する部材によって接続された
請求項４又は請求項５記載の画像検出装置。 - 前記基板は、複数の層が積層されて形成されたＴＦＴアクティブマトリクス基板であり、
前記基板の前記電界効果トランジスタのバックゲート電極は、絶縁膜を介して半導体層上層に、ゲート電極と対向配置された請求項３〜請求項６の何れか１項記載の画像検出装置。 - 前記基板の前記電界効果トランジスタのバックゲート電極は、前記データ配線と同一の部材によって形成された
請求項７記載の画像検出装置。 - 前記バックゲート電極は、前記蓄積部の発生した電荷を収集する電荷収集電極となる層と同じ層に形成された
請求項７記載の画像検出装置。 - 前記基板は、前記スキャン配線と接続されたスキャン配線用の前記第１保護配線、前記データ配線と接続されたデータ配線用の前記第１保護配線、及び前記スキャン配線用の前記第１保護配線と前記データ配線用の前記第１保護配線とを接続する第３保護回路をさらに有する
請求項４〜請求項９の何れか１項記載の画像検出装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007216980A JP5080172B2 (ja) | 2007-08-23 | 2007-08-23 | 画像検出装置 |
| US12/674,438 US8530813B2 (en) | 2007-08-23 | 2008-06-18 | Image detecting device |
| PCT/JP2008/061129 WO2009025120A1 (ja) | 2007-08-23 | 2008-06-18 | 画像検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007216980A JP5080172B2 (ja) | 2007-08-23 | 2007-08-23 | 画像検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009054614A JP2009054614A (ja) | 2009-03-12 |
| JP5080172B2 true JP5080172B2 (ja) | 2012-11-21 |
Family
ID=40378027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007216980A Active JP5080172B2 (ja) | 2007-08-23 | 2007-08-23 | 画像検出装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8530813B2 (ja) |
| JP (1) | JP5080172B2 (ja) |
| WO (1) | WO2009025120A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10353256B2 (en) | 2016-02-19 | 2019-07-16 | Mitsubishi Electric Corporation | Array substrate and liquid crystal display |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5174988B2 (ja) * | 2010-04-07 | 2013-04-03 | シャープ株式会社 | 回路基板および表示装置 |
| WO2011135920A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 回路基板、表示装置および回路基板の製造方法 |
| JP5754171B2 (ja) * | 2011-02-28 | 2015-07-29 | コニカミノルタ株式会社 | 放射線画像撮影システムおよび放射線画像撮影装置 |
| KR101804316B1 (ko) | 2011-04-13 | 2017-12-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US8698137B2 (en) * | 2011-09-14 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9619689B2 (en) * | 2012-02-06 | 2017-04-11 | Qualcomm Incorporated | System and method of using an electric field device |
| US10325937B2 (en) | 2014-02-24 | 2019-06-18 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
| US10985196B2 (en) | 2014-02-24 | 2021-04-20 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
| US9214508B2 (en) | 2014-02-24 | 2015-12-15 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
| US9881986B2 (en) * | 2014-02-24 | 2018-01-30 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US9691799B2 (en) | 2014-02-24 | 2017-06-27 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US9721973B2 (en) | 2014-02-24 | 2017-08-01 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US10186528B2 (en) | 2014-02-24 | 2019-01-22 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
| US10903246B2 (en) | 2014-02-24 | 2021-01-26 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
| CN104218042B (zh) * | 2014-09-02 | 2017-06-09 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
| JP7326518B2 (ja) * | 2018-03-20 | 2023-08-15 | 株式会社ジャパンディスプレイ | 光センサー装置 |
| KR20210070780A (ko) * | 2019-12-05 | 2021-06-15 | 엘지디스플레이 주식회사 | 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법 |
| KR20210079566A (ko) * | 2019-12-20 | 2021-06-30 | 엘지디스플레이 주식회사 | 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 디지털 엑스레이 검출기 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9226890D0 (en) * | 1992-12-23 | 1993-02-17 | Philips Electronics Uk Ltd | An imaging device |
| JPH10177186A (ja) | 1996-12-19 | 1998-06-30 | Hitachi Ltd | 液晶表示装置 |
| GB0119299D0 (en) * | 2001-08-08 | 2001-10-03 | Koninkl Philips Electronics Nv | Electrostatic discharge protection for pixellated electronic device |
| JP2004311593A (ja) * | 2003-04-03 | 2004-11-04 | Sharp Corp | 電磁波検出器およびアクティブマトリクス基板 |
| JP2005260263A (ja) * | 2005-04-18 | 2005-09-22 | Toshiba Corp | Ｘ線撮像装置 |
| JP4142066B2 (ja) * | 2006-06-01 | 2008-08-27 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
| JP4211805B2 (ja) * | 2006-06-01 | 2009-01-21 | エプソンイメージングデバイス株式会社 | 電気光学装置および電子機器 |
-
2007
- 2007-08-23 JP JP2007216980A patent/JP5080172B2/ja active Active
-
2008
- 2008-06-18 US US12/674,438 patent/US8530813B2/en active Active
- 2008-06-18 WO PCT/JP2008/061129 patent/WO2009025120A1/ja active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10353256B2 (en) | 2016-02-19 | 2019-07-16 | Mitsubishi Electric Corporation | Array substrate and liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009054614A (ja) | 2009-03-12 |
| WO2009025120A1 (ja) | 2009-02-26 |
| US20100276604A1 (en) | 2010-11-04 |
| US8530813B2 (en) | 2013-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5080172B2 (ja) | 画像検出装置 | |
| US8039809B2 (en) | Sensor panel and image detecting device | |
| EP1593160B1 (en) | Semiconductor radiation image pickup apparatus | |
| US7812313B2 (en) | Conversion apparatus, radiation detecting apparatus, and radiation detecting system | |
| EP2869338B1 (en) | Esd protecting system and x ray flat plate detector | |
| US7804071B2 (en) | Image detection device | |
| WO2011102030A1 (ja) | アクティブマトリクス基板、ガラス基板、液晶パネル、および液晶表示装置 | |
| US9357143B2 (en) | Image pickup unit and image pickup display system | |
| CN109427837B (zh) | 用于数字x射线检测器的阵列基板及其制造方法 | |
| CN103066083A (zh) | 检测设备和检测系统 | |
| JP5398564B2 (ja) | 放射線検出素子 | |
| JP2008148090A (ja) | 画像信号読出方法および装置並びに画像信号読出システム | |
| JP5479188B2 (ja) | 電子装置 | |
| CN104396017B (zh) | 制造x射线平板检测器的方法和x射线平板检测器tft阵列基板 | |
| US7705282B2 (en) | EDS protection for an image detecting device | |
| KR102583562B1 (ko) | 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기 | |
| EP3041049A1 (en) | Array substrate, radiation detector, and wiring substrate | |
| KR100514108B1 (ko) | 2차원 화상검출기 | |
| JP2010003766A (ja) | 電磁波検出素子 | |
| JP2004311593A (ja) | 電磁波検出器およびアクティブマトリクス基板 | |
| JP2011075327A (ja) | 放射線撮影装置 | |
| CN111381272A (zh) | 数字x射线检测器 | |
| JP2009272452A (ja) | 固体撮像装置 | |
| JP2009290171A (ja) | 固体撮像装置 | |
| US11335706B2 (en) | Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5080172 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |