JP7326518B2 - 光センサー装置 - Google Patents

Description

本発明は光センサー回路に関し、特に、酸化物半導体トランジスタを用いた光センサー回路、光センサー装置および表示装置に適用可能である。

酸化物半導体トランジスタを用いた光センシング回路や光センサー素子として、特開２０１１－２４３９５０号公報（特許文献１）や、特開２００９－１８２１９４号（特許文献２）が提案されている。

特開２０１１－２４３９５０号公報 特開２００９－１８２１９４号公報

酸化物半導体トランジスタは、光照射をしながら負バイアスが印加されると閾値電圧が大きく変動する光負バイアス劣化という劣化モードがある。また、酸化物半導体トランジスタに光照射した場合、光の照射を止めても、ドレイン電流の減少が極めて遅いという特性を有する。そのため、酸化物半導体トランジスタを光センサー素子に用いることは難しいという課題がある。

本発明の目的は、安定した動作を行うことが可能な、酸化物半導体トランジスタを用いた光センサー回路を提供することにある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、光センサー回路は、受光トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、容量素子と、を含む。前記受光トランジスタは、第１配線に接続されたゲートと、第２配線に接続されたソースと、ドレインと、を含む。前記第１スイッチングトランジスタは、第３配線に接続されたゲートと、第４配線に接続されたソースと、前記受光トランジスタの前記ドレインに接続されたドレインと、を含む。前記容量素子は、前記受光トランジスタの前記ドレインに接続された第１端子と、前記第１スイッチングトランジスタの前記ソースに接続された第２端子と、を含む。前記第２スイッチングトランジスタは、ゲート線に接続されたゲートと、信号線に接続されたソースと、前記容量素子の前記第１端子に接続されたドレインと、を含む。前記受光トランジスタ、第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタのおのおのは、チャンネル層として酸化物半導体層を含む。

また、光センサー装置は、複数のゲート線と、複数の信号線と、１つの光センサー回路が１つのゲート線と１つの信号線とに接続されるように、前記複数のゲート線と前記複数の信号線とに接続された複数の光センサー回路と、を含む。前記複数の光センサー回路のおのおのは、受光トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、容量素子と、を含む。前記受光トランジスタは、第１配線に接続されたゲートと、第２配線に接続されたソースと、ドレインと、を含む。前記第１スイッチングトランジスタは、第３配線に接続されたゲートと、第４配線に接続されたソースと、前記受光トランジスタの前記ドレインに接続されたドレインと、を含む。前記容量素子は、前記受光トランジスタの前記ドレインに接続された第１端子と、前記第１スイッチングトランジスタの前記ソースに接続された第２端子と、を有する。前記第２スイッチングトランジスタは、対応するゲート線に接続されたゲートと、対応する信号線に接続されたソースと、前記容量素子の前記第１端子に接続されたドレインと、を含む。前記受光トランジスタ、第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタのおのおのは、チャンネル層として酸化物半導体層を含む。

また、表示装置は、表示領域を有する表示パネルを有する。前記表示領域は、表示画素と、光センサー回路と、を含む。前記光センサー回路は、受光トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、容量素子と、を含む。前記受光トランジスタは、第１配線に接続されたゲートと、第２配線に接続されたソースと、ドレインと、を含む。前記第１スイッチングトランジスタは、第３配線に接続されたゲートと、第４配線に接続されたソースと、前記受光トランジスタの前記ドレインに接続されたドレインと、を含む。前記容量素子は、前記受光トランジスタの前記ドレインに接続された第１端子と、前記第１スイッチングトランジスタの前記ソースに接続された第２端子と、を含む。前記第２スイッチングトランジスタは、ゲート線に接続されたゲートと、信号線に接続されたソースと、前記容量素子の前記第１端子に接続されたドレインと、を含む。前記受光トランジスタ、第１スイッチングトランジスタ、および、前記第２スイッチングトランジスタのおのおのは、チャンネル層として酸化物半導体層を含む。

実施例に係る光センサー装置に用いられる酸化物半導体トランジスタの例示的な構造を概略的に説明する断面図である。 図１の受光トランジスタの例示的な構造を概略的に説明する断面図である。 図１のスイッチングトランジスタの例示的な構造を概略的に説明する断面図である。 光照射の無い場合の受光トランジスタのドレイン電流の特性を示す図である。 光照射の有る場合の受光トランジスタのドレイン電流の特性を示す図である。 実施例に係る光センサー回路の例示的な構成例を説明する回路図である。 実施例に係る光センサー装置の例示的な全体構成を示すブロック図である。 実施例に係る光センサー装置の動作例を説明するタイミング図である。 比較例に係る酸化物半導体トランジスタの光電流の特性を説明するための特性図である。 比較例に係る酸化物半導体トランジスタの光電流の説明するための図である。 実施例に係る酸化物半導体トランジスタの光電流の説明するための図である。 図１１のリセットパルス印加時における、酸化物半導体トランジスタのゲート電極のゲートバイアス電位（Ｖｇ）を例示的に示す図である。 図１１のリセットパルス印加時における、酸化物半導体トランジスタのドレイン電極のドレインバイアス電位（Ｖｄ）を例示的に示す図である。 応用例１に係る表示装置を概念的に示す平面図である。 応用例２に係る表示装置を概念的に示す平面図である。 変形例に係る表示装置を概念的に示す平面図である。 変形例に係る表示装置に採用可能な表示画素と光センサー回路との構成例を示す回路図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（光センサー素子の素子構造）
図１は、実施例に係る光センサー装置に用いられる酸化物半導体トランジスタの例示的な構造を概略的に説明する断面図である。図２は、図１の受光トランジスタ１０１の例示的な構造を概略的に説明する断面図である。図３は、図１のスイッチングトランジスタ１０２の例示的な構造を概略的に説明する断面図である。

実施例に係る光センサー装置１は、複数の光センサー回路ＳＣを含む。図１には、各光センサー回路ＳＣに利用される１つの受光トランジスタ１０１と、１つのスイッチングトランジスタ１０２と、容量素子１０３と、が例示的に描かれる。受光トランジスタ１０１およびスイッチングトランジスタ１０２は、共に、酸化物半導体トランジスタを利用して構成される。

受光トランジスタ１０１は、図１および図２に示されるように、ゲート電極１２ｂと、酸化物半導体層１４ｂと、ドレイン電極１５ｂと、ソース電極１５ｃと、を含む。すなわち、受光トランジスタ１０１は、酸化物半導体層１４ｂの下部にゲート電極１２ｂが設けられた下部ゲート構造、すなわち、ボトムゲート型の３端子（ゲート、ソース、および、ドレイン）の素子とされており、ボトムゲート・トップコンタクト構造（逆スタガ構造という）を有する。

スイッチングトランジスタ１０２は、図１および図３に示されるように、ゲート電極１２ａと、酸化物半導体１４ａと、ソース電極１５ａおよびドレイン電極１５ｂ、および、バックゲート電極１７と、を含む。すなわち、スイッチングトランジスタ１０２は、ボトムゲート型の４端子（ゲート、ソース、ドレイン、および、バックゲート）の素子とされており、逆スタガ構造にバックゲート電極１７を設けた構成を有する。例えば、スイッチングトランジスタ１０２は、ゲート電極１２ａとバックゲート電極１７とを駆動するデュアルゲート駆動としても良い。また、スイッチングトランジスタ１０２は、バックゲート電極１７をソース電極１５ａに接続した構成でも良い。スイッチングトランジスタ１０２は、ボトムゲート型の構成に限定されるものではなく、上部ゲート型構造の構成でもよい。なお、上部ゲート型構造とは、酸化物半導体１４ａの上方に、ゲート電極１２ａを設けた構成である。

容量素子１０３は、ゲート電極１２ｃと、ソースまたはドレイン電極１５ｄと、ゲート絶縁膜１３とにより構成される。容量素子１０３は、この構成に限らず、ゲート電極１２ｃと、酸化物半導体層１４ａ、１４ｂと同時に設けられた酸化物半導体層と、ゲート絶縁膜１３とで構成することができる。また、容量素子１０３は、ソースまたはドレイン電極１５ｄと、バックゲート電極１７と同時に設けられた金属層と、絶縁層１６で構成することができる。

酸化物半導体層１４ａ、１４ｂは、酸化物半導体トランジスタ（１０１、１０２）のチャンネル層（活性層）を構成しており、その材料は、ＺｎＯ系の材料などの酸化物半導体材料を含むことができる。ＺｎＯ系の材料は、例えば、ＺｎＯを含むことができ、または、Ｈｆ、Ｙ、Ｔａ、Ｚｒ、Ｔｉ、Ｃｕ、Ｎｉ、Ｃｒ、Ｉｎ、Ｇａ、Ａｌ、Ｓｎ及びＭｇから選択された少なくとも一つの材料がＺｎＯに含まれている混合物または化合物を含むこともできる。例えば、かかるＺｎＯ系の材料は、ＺｎＯ、ＴａＺｎＯ、ＩｎＺｎＯ（ＩＺＯ）やＧａＩｎＺｎＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＧＩＺＯ）を含むことができる。

このような酸化物半導体トランジスタは、入射光ＬＩＧの光量によってしきい電圧及びドレイン電流が変わる特性があるため、受光トランジスタ１０１として利用することが可能である。なお、スイッチングトランジスタ１０２においては、入射光ＬＩＧの光量によってしきい電圧及びドレイン電流が変わる特性は不要であるため、図１および図３に示されるように、酸化物半導体層１４ａの下方にはゲート電極１２ａが設けられ、また、酸化物半導体層１４ａの上方にはがバックゲート電極１７が設けられる。これにより、スイッチングトランジスタ１０２の酸化物半導体層１４ａには、入射光ＬＩＧが照射されない様な構成にされている。つまり、バックゲート電極１７は、酸化物半導体層１４ａへの入射光ＬＩＧを遮光ないし阻止する機能を有する。

図１を参照すれば、光センサー装置１は、基板１０と、基板１０上に全体的に設けられた絶縁層１１と、絶縁層１１上に部分的に設けられたゲート電極１２ａ、１２ｂ、１２ｃと、ゲート電極１２ａ、１２ｂ、１２ｃの側面および上面を覆うように、絶縁層１１及びゲート電極１２ａ、１２ｂ、１２ｃ上に設けられたゲート絶縁膜１３と、を有する。光センサー装置１は、さらに、ゲート絶縁膜１３上に部分的に設けられた酸化物半導体層１４ａ、１４ｂと、酸化物半導体層１４ａ、１４ｂの両側を覆うように設けられたソース電極およびドレイン電極１５ａ、１５ｂ、１５ｃ、１５ｄと、ソース電極およびドレイン電極１５ａ、１５ｂ、１５ｃ、１５ｄ及び酸化物半導体層１４ａ、１４ｂを全体的に覆うように設けられた透明絶縁層１６と、を有する。光センサー装置１は、さらに、透明絶縁層１６上に、酸化物半導体層１４ａを覆う様に部分的に設けられたバックゲート電極１７と、バックゲート電極１７上と透明絶縁層１６上とを全体的に覆うように設けられた平坦化膜としての透明絶縁層１８と、透明絶縁層１８上に部分的に設けられた配線層１９ａ、１９ｂと、配線層１９ａ、１９ｂ上と透明絶縁層１８上とを全体的に覆うように設けられた保護膜としての透明絶縁層２０と、を有する。なお、配線層１９ａはバックゲート電極１７にビア電極を介し接続され、配線層１９ｂはソース電極１５ｃにビア電極を介し接続されている。

基板１０は、ガラス、シリコン、樹脂基板などの一般的な基板材料を使用できる。絶縁層１１、ゲート絶縁膜１３、透明絶縁層１６、透明絶縁層１８、透明絶縁層２０は、シリコン酸化膜の材料を使用できる。絶縁層１１、ゲート絶縁膜１３、透明絶縁層１６、透明絶縁層１８、透明絶縁層２０は、ＣＶＤ法により成膜することが出来る。ゲート電極１２ａ、１２ｂ、１２ｃ、ソース電極およびドレイン電極１５ａ、１５ｂ、１５ｃ、１５ｄ、バックゲート電極１７、配線層１９ａ、１９ｂは、導電性金属または導電性金属酸化物を使用できる。酸化物半導体層１４ａ、１４ｂは、スパッタリング法により、成膜することが可能である。

たとえば、光センサー装置１がディスプレイパネル上に付着される光タッチパネルまたは指紋センサーに使われる場合、ゲート電極１２ａ、１２ｂ、１２ｃ、ソース電極およびドレイン電極１５ａ、１５ｂ、１５ｃ、１５ｄは、ＩＴＯ等の透明導電性材料で構成できる。ただし、図１に示される様に、光センサー装置１の上面から入射光ＬＩＧが照射されるような上面照射方式の場合、バックゲート電極１７は酸化物半導体層１４ａへの入射光ＬＩＧの照射を遮光または阻止する役割を有するため、バックゲート電極１７は不透明な導電性材料で構成するのが良い。一方、光センサー装置１の裏面、すなわち、基板１０側から、入射光ＬＩＧが照射されるような裏面照射方式の場合、ゲート電極１２ｃは酸化物半導体層１４ａへの入射光ＬＩＧの照射を遮光または阻止する役割を有するため、ゲート電極１２ｃは不透明な導電性材料で構成するのが良い。

図４は、光照射の無い場合の受光トランジスタ１０１のドレイン電流の特性を示す図である。図５は、光照射の有る場合の受光トランジスタ１０１のドレイン電流の特性を示す図である。図４および図５において、縦軸は受光トランジスタ１０１のドレイン電流の値を示し、横軸は受光トランジスタ１０１のゲート電圧を示している。また、点線で示される特性は、ドレイン電圧が１Ｖの場合を示し、実線で示される特性は、ドレイン電圧が１０Ｖの場合を示している。

図４から理解されるように、光照射の無い場合において、受光トランジスタ１０１のゲート電位が閾値以下の領域、すなわち、受光トランジスタ１０１がオフ状態（非導通)とされるオフ領域では、ドレイン電流は測定下限以下の様な極めて小さい値となっている。これに対し、図５から理解されるように、光照射の有る場合において、受光トランジスタ１０１のゲート電位が閾値以下の領域、すなわち、受光トランジスタ１０１がオフ状態（非導通)とされるオフ領域では、ドレイン電流は、図４と比較して、大幅に上昇する。

本発明の受光トランジスタ１０１は、前述の様に３端子構造であるので、図４および図５に示されるように、受光トランジスタ１０１のオフ状態のドレイン電流（ここではオフ電流ともいう）の値を光照射の有無の判定に利用することが出来る。これは、光照射の有無における受光トランジスタ１０１のオフ電流の信号比が大きいことを利用することで、光照射の有無の検出を安定した動作で行うことが可能である。

前述の様に、酸化物半導体トランジスタは、光照射をしながら負バイアスが印加されると閾値電圧が大きく変動する光負バイアス劣化という劣化モードがある。特に、光感度を上げると、光劣化が加速してしまうというトレードオフは問題となっている。一方、酸化物半導体トランジスタはオフ電流が非常に低いため、受光トランジスタ１０１を３端子構造とし、受光トランジスタ１０１をオフ領域で動作させることで、光照射の有無におけるオフ電流の信号比を十分にとることができる。

また、受光トランジスタ１０１とスイッチングトランジスタ１０２とのゲート位置およびバックゲート電極を変えることにより、二つの素子１０１、１０２の間の光照射量が制御可能である。これにより、光照射の有無の検出を安定した動作で行うことが可能である。

また、酸化物半導体トランジスタの光劣化は、閾値を負方向に動かすため、酸化物半導体トランジスタのオフ時にゲート電極へ印加される負電位を大きくとることで、閾値のマイナス変動に対しても影響を受けにくくすることが可能である。

次に、図１－図３で説明された受光トランジスタ１０１、スイッチングトランジスタ１０２および容量素子１０３を利用した光センサー回路の例示的な回路構成例を説明する。

（光センサー回路の回路構成）
図６は、実施例に係る光センサー回路の例示的な構成例を説明する回路図である。

光センサー回路ＳＣは、受光素子である受光トランジスタ１０１と、スイッチングトランジスタ１０２、スイッチングトランジスタ１０４と、容量素子１０３と、を含む。また、図６には、光センサー回路ＳＣに接続されたリセット回路ＲＳが描かれる。リセット回路ＲＳは、スイッチングトランジスタ１０５を含む。

ここで、スイッチングトランジスタ１０４、１０５のおのおのは、図１や図３で説明されたスイッチングトランジスタ１０２と同様に、バックゲート電極１７を有する酸化物半導体トランジスタで構成される。図６において、スイッチングトランジスタ１０２、１０４、１０５のおのおは、そのバックゲート電極１７がそのソース電極に接続された構成を有する。スイッチングトランジスタ１０２は第１スイッチングトランジスタと、スイッチングトランジスタ１０４は第２スイッチングトランジスタと、スイッチングトランジスタ１０５は第３スイッチングトランジスタと、言う事がある。

受光トランジスタ１０１は、第１ゲート制御信号ＳＶＧが供給される配線（第１配線）Ｌ１に接続されたゲートと、第１ソース制御信号ＳＶＳが供給される配線に接続（第２配線）Ｌ２されたソースと、ドレインと、を有する。スイッチングトランジスタ１０２は、第２ゲート制御信号ＤＣＨが供給される配線（第３配線）Ｌ３に接続されたゲートと、第２ソース制御信号ＶＲ１が供給される配線（第４配線）Ｌ４に接続されたソースと、受光トランジスタ１０１のドレインに接続されたドレインと、を有する。容量素子１０３は、受光トランジスタ１０１のドレインに接続された第１端子と、スイッチングトランジスタ１０２のソースに接続された第２端子と、を有する。スイッチングトランジスタ１０４は、ゲート線Ｇ１に接続されたゲートと、信号線Ｓｉｇ１に接続されたソースと、容量素子１０３の第１端子に接続されたドレインと、を有する。

容量素子１０３は、入射光ＬＩＧが受光トランジスタ１０１へ照射された時、照射された光量に応じた電荷を蓄える機能を有する。容量素子１０３に蓄えられた電荷は、ゲート線Ｇ１が選択レベルとされることで、オン状態とされたスイッチングトランジスタ１０４のソース・ドレイン経路を介して、信号線Ｓｉｇ１へ読み出される。

リセット回路ＲＳは、スイッチングトランジスタ１０５を有する。スイッチングトランジスタ１０５は、リセット信号ＲＳＴが供給される配線（第５配線）Ｌ５に接続されたゲートと、第２ソース制御信号ＶＲ１が供給される配線Ｌ４に接続されたソースと、信号線Ｓｉｇ１に接続されたドレインと、を有する。なお、第２ソース制御信号ＶＲ１が供給される配線Ｌ４は、複数の光センサー回路ＳＣが設けられた場合、各光センサー回路ＳＣの容量素子１０３の第２端子に接続される。

次に、図６で説明された光センサー回路ＳＣおよびリセット回路ＲＳを複数含む光センサー装置１の例示的な全体構成を説明する。
（光センサー装置の全体構成）
図７は、実施例に係る光センサー装置の例示的な全体構成を示すブロック図である。なお、図面の複雑さを避けるため、図７には、図６に示される受光トランジスタ１０１、スイッチングトランジスタ１０２、１０４、容量素子１０３、および、ゲート線Ｇ、信号線Ｓ、以外の複数の配線（Ｌ１－Ｌ４）は、記載されていない。

光センサー装置１は、例えば、矩形形状の光センサーパネルＬＰＮＬの上に設けられる。光センサーパネルＬＰＮＬ上には、アレイ部ＡＲＲが設けられており、アレイ部ＡＲＲには、例えば、ｍ行ｎ列の様な行列状に配置された複数の光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣｎｍ）が設けられる。

ｍ行に対応して、ｍ本のゲート線（Ｇ１、Ｇ２、Ｇ３、．．．、Ｇｍ）が設けられ、ｎ列に対応してｎ本の信号線（Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、．．．、Ｓｉｇｎ）が設けられる。

１行目に配置された光センサー回路ＳＣ１１、ＳＣ１２、ＳＣ１３、．．．、ＳＣ１ｎには、ゲート線Ｇ１が接続され、２行目に配置された光センサー回路ＳＣ２１、ＳＣ２２、ＳＣ２３、．．．、ＳＣ２ｎには、ゲート線Ｇ２が接続され、３行目に配置された光センサー回路Ｓ３１、ＳＣ３２、ＳＣ３３、．．．、ＳＣ３ｎには、ゲート線Ｇ３が接続される。同様にして、他のゲート線には、対応する行に配置された複数の光センサー回路が接続される。

一方、１列目に配置された光センサー回路ＳＣ１１、ＳＣ２１、ＳＣ３１、．．．、ＳＣｍ１には、信号線Ｓｉｇ１が接続され、２列目に配置された光センサー回路ＳＣ１２、ＳＣ２２、ＳＣ３２、．．．、ＳＣｍ２には、信号線Ｓｉｇ２が接続され、３列目に配置された光センサー回路Ｓ１３、ＳＣ２３、ＳＣ３３、．．．、ＳＣｍ３には、信号線Ｓｉｇ３が接続される。同様にして、他の信号線には、対応する列に配置された複数の光センサー回路が接続される。

以上の様にして、複数の光センサー回路は、１つの光センサー回路が１本のゲート線と１本の信号線とに接続される様に、複数のゲート線と複数の信号線とに接続される。

光センサーパネルＬＰＮＬ上において、アレイ部ＡＲＲの設けられた領域の周辺の領域には、複数のリセット回路ＲＳ１、ＲＳ２、ＲＳ３、．．．、ＲＳｎ）と、リセット制御回路ＲＳＴＬと、ゲート線駆動回路ＧＤと、読み出し回路ＲＡと、が設けられる。

複数のリセット回路（ＲＳ１、ＲＳ２、ＲＳ３、．．．、ＲＳｎ）は、各列に対応して設けられる。リセット回路ＲＳ１は信号線Ｓｉｇ１に接続され、リセット回路ＲＳ２は信号線Ｓｉｇ２に接続され、リセット回路ＲＳ３は信号線Ｓｉｇ３に接続される。同様にして、他のリセット回路は、対応する信号線に接続される。複数のリセット回路（ＲＳ１、ＲＳ２、ＲＳ３、．．．、ＲＳｎ）には、また、リセット制御回路ＲＳＴＬから出力されるリセット信号ＲＳＴが配線を介して入力される。

ゲート線駆動回路ＧＤは、ｍ本のゲート線（Ｇ１、Ｇ２、Ｇ３、．．．、Ｇｍ）に接続され、例えば、ｍ本のゲート線（Ｇ１、Ｇ２、Ｇ３、．．．、Ｇｍ）の内の所望の１本のゲート線を選択レベルとする機能を有する。

読み出し回路ＲＡは、ｎ本の信号線（Ｓｉｇ１、Ｓｉｇ２、Ｓｉｇ３、．．．、Ｓｉｇｎ）に接続される。例えば、読み出し動作において、ゲート線駆動回路ＧＤが１本のゲート線を選択レベルとした場合、選択レベルとされたゲート線に接続される複数の光センサー回路が選択される。そして、選択された複数の光センサー回路内の容量素子に蓄えられた電荷が、読み出しデータとして、ｎ本の信号線を介して、読み出し回路ＲＡへ入力されることになる。読み出し回路ＲＡは、例えば、アナログ信号をデジタル信号へ変換するアナログデジタル変換回路機能を有することが出来る。これにより、光センサー回路の容量素子から読み出された電荷の量の様なアナログ信号を、デジタル信号へ変換して、例えば、ホスト装置へ送信することが出来る。

光センサーパネルＬＰＮＬ上において、アレイ部ＡＲＲの設けられた領域の周辺の領域には、また、第１ゲート制御信号ＳＶＧを生成する制御回路ＳＶＧＬと、第１ソース制御信号ＳＶＳを生成する制御回路ＳＶＳＬと、第２ゲート制御信号ＤＣＨを生成する制御回路ＤＣＨＬと、第２ソース制御信号ＶＲ１を生成する制御回路ＶＲ１Ｌと、が設けられる。

次に、図７で説明された光センサー装置１の動作を説明する。

（光センサー装置の駆動方法）
図８は、実施例に係る光センサー装置１の動作例を説明するタイミング図である。図８のタイミング図は、１回のセンサーシーケンスを示している。１回のセンサーシーケンスは、センサーリセット期間ＳＲＰと、容量リセット期間ＣＲＰと、露光期間ＥＸＰと、読み出し期間ＲＡＰと、を含む。このようなセンサーシーケンスが、例えば、連続的に、または、所望の期間に所定回数行われて、タッチ検出または指紋検出が行われる。

センサーリセット期間ＳＲＰは、スイッチングトランジスタ１０５により、受光トランジスタ１０１にリセット電流を流すことで、受光トランジスタ１０１の光応答をキャンセルさせ、初期状態に戻す期間である。センサーリセット期間ＳＲＰにおいて、受光トランジスタ１０１のゲート電極のバイアスをプラスにすることで、瞬間的に光電流をリセットさせる。

容量リセット期間ＣＲＰは、露光期間ＥＸＰの前において、容量素子１０３に蓄えられた電荷を、スイッチングトランジスタ１０２により、一定の電位に変化させる期間である。

露光期間ＥＸＰは、受光トランジスタ１０１を受光素子として機能させ、入射光ＬＩＧにより照射された光量に応じて、容量素子１０３に電荷を蓄える期間である。露光期間ＥＸＰには、受光トランジスタ１０１のゲート電極のバイアスをマイナスにすることで十分な信号強度を確保する。

読み出し期間ＲＡＰは、露光期間ＥＸＰの後に、スイッチングトランジスタ１０４をオン状態とすることにより、容量素子１０３に新たに蓄えられた電荷から、入射光ＬＩＧにより照射された光量に比例する信号を読み出す期間である。

以上により、受光トランジスタ１０１に対する入射光ＬＩＧの光照射の光強度を、定量的に検出することが可能になる。

図８を参照して、１回のセンサーシーケンスを説明する。

期間ｔ１は、センサーリセット期間ＳＲＰの前に行われる準備期間を示している。期間ｔ１において、第１ゲート制御信号ＳＶＧは１０Ｖの様なハイレベルとされ、リセット信号ＲＳＴは１０Ｖの様なハイレベルとされる。また、第２ゲート制御信号ＤＣＨは－５Ｖの様なロウレベルとされ、第１ソース制御信号ＳＶＳは－１Ｖの様なロウレベルにされ、第２ソース制御信号ＶＲ１は０Ｖの様なハイレベルにされ、すべてのゲート電極Ｇ１－Ｇｍは－５Ｖの様なロウレベル（非選択レベル）にされる。この状態では、受光トランジスタ１０１とスイッチングトランジスタ１０５が、オン状態となっている。

期間ｔ１の後、センサーリセット期間ＳＲＰが開始される。センサーリセット期間ＳＲＰは、複数の期間ｔ２を有している。期間ｔ２は、ゲート電極（Ｇ１－Ｇｍ）のおのおのが、順次、－５Ｖの様な非選択レベルから１０Ｖの様な選択レベルへ遷移され、その後、非選択レベルへ遷移される期間を示している。ゲート電極Ｇ１が選択レベルとされると、ゲート電極Ｇ１に接続された１行目の各光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣ１ｎ）内の受光トランジスタ１０１の光応答がキャンセルされて、初期状態に戻される。ゲート電極Ｇ２が選択レベルとされると、ゲート電極Ｇ２に接続された２行目の各光センサー回路（ＳＣ２１、ＳＣ２２、．．．、ＳＣ２ｎ）内の受光トランジスタ１０１の光応答がキャンセルされて、初期状態に戻される。同様な動作が、他のゲート電極（Ｇ３－Ｇｍ）を順次選択レベルとすることで、センサーアレイＡＲＲの全ての光センサー回路内の受光トランジスタ１０１が初期状態に戻される。具体的には、スイッチングトランジスタ１０５、スイッチングトランジスタ１０４、および受光トランジスタ１０１がオン状態されている。したがって、リセット電流は、第２ソース制御信号ＶＲ１の供給される配線から、スイッチングトランジスタ１０５のソース・ドレイン経路、信号線（Ｓｉｇ１－Ｓｉｇｎ）、スイッチングトランジスタ１０４のソース・ドレイン経路、および、受光トランジスタ１０１のソース・ドレイン経路を介して、第１ソース制御信号ＳＶＳの供給される配線へ流れる。

期間ｔ３は、すべてのゲート電極（Ｇ３－Ｇｍ）の選択動作が終了した期間を示している。

期間ｔ４は、期間ｔ３の後に設けられており、容量リセット期間ＣＲＰの前に行われる準備期間を示している。期間ｔ４において、第１ゲート制御信号ＳＶＧは、１０Ｖの様なハイレベルから－５Ｖの様なロウレベルとされる。

期間ｔ５は、期間ｔ４の後に設けられた容量リセット期間ＣＲＰを示している。期間ｔ５において、第２ゲート制御信号ＤＣＨは－５Ｖの様なロウレベルから１０Ｖの様なハイレベルにされ、第２ソース制御信号ＶＲ１は０Ｖの様なハイレベルから－１Ｖの様なロウレベルにされる。また、第１ソース制御信号ＳＶＳは－１Ｖの様なロウレベルから５Ｖの様なハイレベルにされる。これにより、各光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣｎｍ）において、スイッチングトランジスタ１０２がオン状態にされ、容量素子１０３に蓄えられた電荷が、放電または充電されて、一定の電位に変化する。

露光期間ＥＸＰは、期間ｔ５の後に設けられる。露光期間ＥＸＰは、第２ゲート制御信号ＤＣＨを１０Ｖの様なハイレベルから－５Ｖの様なロウレベルへ遷移させ、また、第２ソース制御信号ＶＲ１を－１Ｖの様なロウレベルから０Ｖの様なハイレベルへ遷移させることにより開始される。この時、すべての光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣｎｍ）内の受光トランジスタ１０１、スイッチングトランジスタ１０２、スイッチングトランジスタ１０４は、オフ状態とされている。この状態で、アレイ部ＡＲＲに入射光ＬＩＧが照射されると、光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣｎｍ）内の各受光トランジスタ１０１は受光素子として機能し、入射光ＬＩＧにより照射された光量に応じて、各容量素子１０３に電荷が蓄えられることになる。露光期間ＥＸＰの終了は、リセット信号ＲＳＴを１０Ｖの様なハイレベルから－５Ｖの様なロウレベルへ遷移させることによって決定される。すなわち、露光期間ＥＸＰは、第２ゲート制御信号ＤＣＨのロウレベルへの遷移とリセット信号ＲＳＴのロウレベルへの遷移の間の時間で決めることが出来る。したがって、露光期間ＥＸＰは、この時間を制御することで、露光期間ＥＸＰの期間を可変に出来る。

期間ｔ６は、読み出し期間ＲＡＰの前の準備期間である。期間ｔ６において、リセット信号ＲＳＴがロウレベルにされる。

期間ｔ６の後、読み出し期間ＲＡＰが開始される。読み出し期間ＲＡＰは、複数の期間ｔ７を有している。期間ｔ７は、ゲート電極（Ｇ１－Ｇｍ）のおのおのが、順次、－５Ｖの様な非選択レベルから１０Ｖの様な選択レベルへ遷移され、その後、非選択レベルへ遷移される期間を示している。ゲート電極Ｇ１が選択レベルとされると、ゲート電極Ｇ１に接続された１行目の各光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣ１ｎ）内の各容量素子１０３に新たに蓄えられた電荷がスイッチングトランジスタ１０４をオン状態とすることにより、信号線Ｓｉｇ１－Ｓｉｇｎに読み出されて、読み出し回路ＲＡへ入力される。すべてのゲート電極（Ｇ２－Ｇｍ）が順次選択レベルとされることで、アレイ部ＡＲＲ内の全光センサー回路（ＳＣ１１、ＳＣ１２、．．．、ＳＣｍｎ）の全容量素子１０３の電荷が読み出し回路ＲＡへ入力される。

期間ｔ８は、読み出し期間ＲＡＰの終了後、に設けられる。期間８の後、リセット信号ＲＳＴがロウレベルからハイレベルへ遷移することで、期間ｔ１の開始前の状態に、各信号の状態が設定される。

図９は、比較例に係る酸化物半導体トランジスタの光電流の特性を説明するための特性図である。図９において、縦軸はドレイン電流を示し、横軸は時間（秒：Ｓ）示している。図９は、単純な２端子、もしくはリセットバイアスを印加しない酸化物半導体トランジスタに、横軸において１０秒から３０秒の間において光を照射した場合のドレイン電流（光電流）の変化を示している。図９から理解されるように、光を照射すると（光照射ＯＮ）、酸化物半導体トランジスタのドレイン電流は増加し、光の照射を止めると（非光照射ＯＦＦ）、酸化物半導体トランジスタのドレイン電流は減少していくが、光の照射を止めても（非光照射ＯＦＦ）、ドレイン電流の減少が極めて遅いという特性を有する。なお、光照射によって上昇したドレイン電流（光電流）は、光照射を辞めた後でもなかなか下がらず、１時間以上、光照射前の元の電流値よりも高い状態が続く、という特徴を有する。

図１０は、比較例に係る酸化物半導体トランジスタの光電流の説明するための図である。図１０において、縦軸はドレイン電流を示し、横軸は時間（秒：Ｓ）示している。また、図１０の上側には、発光素子として採用したＬＥＤ素子への印加電圧が示される。すなわち、図１０は、単純な２端子、もしくはリセットバイアスを印加しない酸化物半導体トランジスタに、ＬＥＤ素子の発光量を変化させながら光を照射した場合の酸化物半導体トランジスタのドレイン電流（光電流）の変化が示されている。図１０から理解されるように、単純な２端子、もしくはリセットバイアスを印加しない酸化物半導体トランジスタは、光緩和が非常に遅いため、安定した信号強度を得ることができず、定量的な光センサー素子を酸化物半導体トランジスタで形成することが、難しいことがわかる。

図１１は、実施例に係る酸化物半導体トランジスタの光電流の説明するための図である。図１１において、縦軸はドレイン電流を示し、横軸は時間（秒：Ｓ）示している。また、図１１の上側には、図１０と同様に、ＬＥＤ素子への印加電圧が示される。図１１は、酸化物半導体トランジスタとして、３端子の酸化物半導体トランジスタ１０１を採用し、センシング開始時またはセンシング終了時に、酸化物半導体トランジスタ１０１のゲート端子Ｇ１に正の電圧をリセットパルスとして印加した場合の酸化物半導体トランジスタ１０１のドレイン電流（光電流）の変化が示されている。図１１から理解されるように、センシング開始時またはセンシング終了時にゲート端子に正の電圧を印加すると、一瞬でその光電流をキャンセルすることができる。こうすることで、リフレッシュ期間を、たとえば、１００ｍｓｅｃ以下まで、大幅に低減させることができる。したがって、安定した信号強度を得ることができ、定量的な光センサー素子を酸化物半導体トランジスタで形成することか可能になる。

図１２は、図１１のリセットパルス印加時における、酸化物半導体トランジスタ１０１のゲート電極のゲートバイアス電位（Ｖｇ）を例示的に示す図である。酸化物半導体トランジスタ１０１のゲート電極には、たとえば、１００ｍｓｅｃの様な期間、ハイレベル（１０Ｖ）とされる正の電位が、リセットパルスとして印加すること出来る。リセットパルスの間隔は、図１２では、例示的に、９００ｍｓｅｃとされている。なお、図１２のリセットパルスのハイレベルの期間は、図８に示されるセンサーリセット期間ＳＲＰにおける１つの期間ｔ２と見做すことが出来る。

図１３は、図１１のリセットパルス印加時における、酸化物半導体トランジスタ１０１のドレイン電極のドレインバイアス電位（Ｖｄ）を例示的に示す図である。酸化物半導体トランジスタ１０１のドレイン電極には、たとえば、５００ｍｓｅｃの様な期間、ハイレベル（０Ｖ）とされ、その後、５００ｍｓｅｃの様な期間、ロウレベル（－１Ｖ）とされる。なお、図１３のバイアス電位（Ｖｄ）がロウレベル（－１Ｖ）とされる期間は、図８に示される容量リセット期間ＣＲＰ(期間ｔ５)と見做すことが出来る。

実施例によれば、以下の１または複数の効果を得ることが可能である。

１）受光トランジスタ１０１は、酸化物半導体層１４ｂをチャンネル層（活性層）として用いた３端子（ゲート、ソース、および、ドレイン）を有する酸化物半導体素子とする。受光トランジスタ１０１は、３端子構造であるので、図４および図５に示されるように、受光トランジスタ１０１のオフ状態のドレイン電流（オフ電流）の値を光照射の有無の判定に利用することが出来る。光照射の有無における受光トランジスタ１０１のオフ電流の信号比が大きいことを利用することで、光照射の有無の検出を安定した動作で行うことが可能である。

２）スイッチングトランジスタ１０２（１０４、１０５）は、酸化物半導体層１４ａをチャンネル層（活性層）として用いた４端子（ゲート、ソース、ドレイン、および、バックゲート）を有する酸化物半導体素子とする。これにより、スイッチングトランジスタ１０２の酸化物半導体層１４ａには、入射光ＬＩＧが照射されない様な構成にされている。バックゲート電極１７は、酸化物半導体層１４ａへの入射光ＬＩＧを遮光ないし阻止する機能を有する。

３）上記２）において、スイッチングトランジスタ１０２（１０４、１０５）は、ゲート電極１２ａとバックゲート電極１７とを駆動するデュアルゲート駆動としても良い。また、スイッチングトランジスタ１０２（１０４、１０５）は、バックゲート電極１７をソース電極１５ａに接続した構成でも良い。スイッチングトランジスタ１０２（１０４、１０５）は、ボトムゲート型の構成に限定されるものではなく、上部ゲート型構造の構成でもよい。

４）光センサー回路は、受光トランジスタ１０１と、スイッチングトランジスタ１０２、１０４と、容量素子１０３と、を含む。受光トランジスタ１０１は、第１ゲート制御信号ＳＶＧが供給される配線に接続されたゲートと、第１ソース制御信号ＳＶＳが供給される配線に接続されたソースと、ドレインと、を有する。スイッチングトランジスタ１０２は、第２ゲート制御信号ＤＣＨが供給される配線に接続されたゲートと、第２ソース制御信号ＶＲ１が供給される配線に接続されたソースと、受光トランジスタ１０１のドレインに接続されたドレインと、を有する。容量素子１０３は、受光トランジスタ１０１のドレインに接続された第１端子と、スイッチングトランジスタ１０２のソースに接続された第２端子と、を有する。スイッチングトランジスタ１０４は、ゲート線Ｇ１に接続されたゲートと、信号線Ｓｉｇ１に接続されたソースと、容量素子１０３の第１端子に接続されたドレインと、を有する。容量素子１０３に蓄えられた電荷は、ゲート線Ｇ１が選択レベルとされることで、オン状態とされたスイッチングトランジスタ１０４のソース・ドレイン経路を介して、信号線Ｓｉｇ１へ読み出される。

５）上記４）において、光センサー回路には、リセット回路ＲＳが接続される。リセット回路ＲＳは、スイッチングトランジスタ１０５を有する。スイッチングトランジスタ１０５は、リセット信号ＲＳＴが供給される配線に接続されたゲートと、第２ソース制御信号ＶＲ１が供給される配線に接続されたソースと、信号線Ｓｉｇ１に接続されたドレインと、を有する。

６）光センサー回路およびリセット回路ＲＳＴを含む光センサー装置１の動作において、１回のセンサーシーケンスは、センサーリセット期間ＳＲＰと、容量リセット期間ＣＲＰと、露光期間ＥＸＰと、読み出し期間ＲＡＰと、を含む。センサーリセット期間ＳＲＰは、スイッチングトランジスタ１０５により、受光トランジスタ１０１にリセット電流を流すことで、受光トランジスタ１０１の光応答をキャンセルさせ、初期状態に戻す期間である。容量リセット期間ＣＲＰは、露光期間ＥＸＰの前において、容量素子１０３に蓄えられた電荷を、スイッチングトランジスタ１０２により、一定の電位に変化（初期化）させる期間である。露光期間ＥＸＰは、受光トランジスタ１０１を受光素子として機能させ、入射光ＬＩＧにより照射された光量に応じて、容量素子１０３に電荷を蓄える期間である。読み出し期間ＲＡＰは、露光期間ＥＸＰの後に、スイッチングトランジスタ１０４をオン状態とすることにより、容量素子１０３に新たに蓄えられた電荷から、入射光ＬＩＧにより照射された光量に比例する信号を読み出す期間である。

センサーリセット期間ＳＲＰを設けたことにより、受光トランジスタ１０１の光応答による光電流を、短時間で、キャンセルすることができる。また、容量リセット期間ＣＲＰを設けたことにより、露光期間ＥＸＰの前において、容量素子１０３に蓄えられた電荷を、一定の電位に変化（初期化）させることができる。これにより、安定した信号強度を得ることができるので、安定した動作を行うことが可能な光センサー装置１を提供することができる。

（応用例）
次に、図面を用いて、応用例を説明する。

（応用例１）
図１４は、応用例１に係る表示装置を概念的に示す平面図である。応用例１に係る表示装置ＤＳＰは、実施例の光センサー装置１を、指紋センサーとして利用する場合の構成例を示している。この例では、光センサー装置１は、表示装置ＤＳＰの表示パネルＰＮＬの上の所望の領域に張り合わられる。この領域は、例えば、指紋検出領域に割り当てられた表示パネルＰＮＬの領域である。表示パネルＰＮＬは、表示領域ＤＡを有し、表示領域ＤＡは、行列状に配置された複数の表示画素ＰＸを有する。表示パネルＰＮＬは、例えば、液晶表示パネルとすることができる。この場合、複数の表示画素ＰＸのおのおのは、液晶表示画素を利用することができる。

(応用例２)
図１５は、応用例２に係る表示装置を概念的に示す平面図である。応用例２に係る表示装置ＤＳＰ１は、実施例の光センサー装置１を、タッチセンサーとして利用する場合の構成例を示している。この例では、光センサー装置１は、表示装置ＤＳＰの表示パネルＰＮＬの表示領域ＤＡの上に、張り合わられる。応用例１と同様に、表示パネルＰＮＬは、表示領域ＤＡを有し、表示領域ＤＡは、行列状に配置された複数の表示画素ＰＸを有する。応用例２の光センサー装置１は、タッチセンサーに限定されるものではなく、指紋センサーとして利用することも可能である。

（変形例）
図１６は、変形例に係る表示装置を概念的に示す平面図である。図１４および図１５では、実施例の光センサー装置１が表示パネルＰＮＬの表示領域ＤＡの上に張り合わせられた構成例を示した。変形例に係る表示装置ＤＳＰ２では、表示パネルＰＮＬの表示領域ＤＡに、表示画素ＰＸと光センサー回路ＳＣとの両方が設けられる例である。

図１７は、変形例に係る表示装置に採用可能な表示画素ＰＸと光センサー回路ＳＣとの構成例を示す回路図である。図１７は、図６の光センサー回路ＳＣと、表示画素ＰＸとが組み合わせられた構成を例示的に示している。光センサー回路ＳＣの構成は図６と同様なので説明は省略する。

表示画素ＰＸは、スイッチング素子としての１つの薄膜トランジスタ（Thin Film Transistor）ＴＦＴを含む。薄膜トランジスタＴＦＴは、ゲートが走査線である画素ゲート線ＰＸＧ１に接続され、ソース／ドレインの一方が信号線である画素ソース線Ｓ１に接続され、ソース／ドレインの他方が画素電極ＰＥに接続されている。また、表示画素ＰＸには、全ての表示画素ＰＸに共通電位Ｖcomを与える共通電極Ｖｃｏｍが設けられており、画素電極ＰＥと共通電極Ｖｃｏｍとの間に液晶層ＬＣが設けられる。画素ゲート線ＰＸＧ１を介して供給される駆動信号に基づいて薄膜トランジスタＴＦＴがオン・オフ動作し、オン状態のときに画素ソース線Ｓ１から供給される表示信号に基づいて画素電極ＰＥに画素電圧が印加され、画素電極ＰＥと共通電極Ｖｃｏｍとの間の電界によって液晶層ＬＣが駆動される構成となっている。

図１７では、１つの表示画素ＰＸに１つの光センサー回路ＳＣを設けた構成が示されるが、これに限定されるわけではない。複数の表示画素ＰＸに対して１つ光センサー回路ＳＣを設けてもよい。例えば、５つの表示画素ＰＸに対して１つの光センサー回路ＳＣを設けても良い。

応用例および変形例においては、表示装置の一例として、液晶表示装置を開示した。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器、デジタルカメラ、ビデオカメラ等の種々の装置に用いることができる。なお、応用例および変形例にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置（ＯＬＥＤ）、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。

酸化物半導体層を用いた受光トランジスタ１０１は、図４に示される様に、非常にオフ電流が低いため、光照射がなければ非常に低いオフ電流を保つことができる。そのため、目的や照射光に合わせて、露光時間（露光期間ＥＸＰ）や読み出し時間（読み出し期間ＲＡＰ）を自由に変化させることも可能である（グローバルシャッタ）。例えば、ＯＬＥＤや液晶の表示装置を組み合わせた場合、ＯＬＥＤや液晶の表示装置の表示動作の合間に、光センサー装置１の駆動させることや、光センサー装置１を独立に稼働させることも可能である。また、読み出し時間（読み出し期間ＲＡＰ）を短くとる場合は、読み出しトランジスタ１０４やリセットトランジスタ１０５に多結晶の低温ポリシリコン（ＬＴＰＳ）の薄膜トランジスタ（ＴＦＴ）を用いることも可能である。

本発明の実施の形態として上述した光センサー装置および表示装置を基にして、当業者が適宜設計変更して実施し得る全ての光センサー装置および表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

１：光センサー装置、ＳＣ：光センサー回路、ＬＩＧ：入射光、１０１：受光トランジスタ、１０２、１０４、１０５：スイッチングトランジスタ、１０３：容量素子、１４ａ，１４ｂ：酸化物半導体層（チャンネル層）、１２ａ、１２ｂ：ゲート電極、１５ｃ、１５ｂ、１５ｃ：ドレイン電極・ソース電極、１７：バックゲート電極、ＲＳ：リセット回路、ＤＳＰ：表示装置

Claims (9)

1. 光センサー回路とリセット回路を含み、
   前記光センサー回路は、受光トランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、容量素子と、を含み、
   前記受光トランジスタは、第１配線に接続されたゲートと、第２配線に接続されたソースと、ドレインと、を含み、
   前記第１スイッチングトランジスタは、第３配線に接続されたゲートと、第４配線に接続されたソースと、前記受光トランジスタの前記ドレインに接続されたドレインと、を含み、
   前記容量素子は、前記受光トランジスタの前記ドレインに接続された第１端子と、前記第１スイッチングトランジスタの前記ソースに接続された第２端子と、を含み、
   前記第２スイッチングトランジスタは、ゲート線に接続されたゲートと、信号線に接続されたソースと、前記容量素子の前記第１端子に接続されたドレインと、を含み、
   前記受光トランジスタと前記第１スイッチングトランジスタの各々は、チャンネル層として酸化物半導体層を含み、
   前記リセット回路は第３スイッチングトランジスタを含み、
   前記第３スイッチングトランジスタは、第５配線に接続されたゲートと、前記第４配線に接続されたソースと、前記信号線に接続されたドレインと、を含む、光センサー装置。
2. 請求項１において、
   前記第２スイッチングトランジスタは、チャンネル層として酸化物半導体層を含む、光センサー装置。
3. 請求項１において、
   前記第３スイッチングトランジスタは、チャンネル層として酸化物半導体層を含む、光センサー装置。
4. 請求項１において、
   前記第１スイッチングトランジスタの前記ゲートは前記第１スイッチングトランジスタの前記酸化物半導体層の下部または上部の一方に設けられ、
   前記第１スイッチングトランジスタはバックゲートを有し、
   前記バックゲートは、前記第１スイッチングトランジスタの前記酸化物半導体層の下部または上部の他方に設けられる、光センサー装置。
5. 請求項２において、
   前記第２スイッチングトランジスタの前記ゲートは前記第２スイッチングトランジスタの前記酸化物半導体層の下部または上部の一方に設けられ、
   前記第２スイッチングトランジスタはバックゲートを有し、
   前記バックゲートは、前記第２スイッチングトランジスタの前記酸化物半導体層の下部または上部の他方に設けられる、光センサー装置。
6. 請求項３において、
   前記第３スイッチングトランジスタの前記ゲートは、前記第３スイッチングトランジスタの前記酸化物半導体層の下部または上部の一方に設けられ、
   前記第３スイッチングトランジスタは、バックゲートを有し、
   前記第３スイッチングトランジスタの前記バックゲートは、前記第３スイッチングトランジスタの前記酸化物半導体層の下部または上部の他方に設けられる、光センサー装置。
7. 請求項４において、
   前記第１スイッチングトランジスタの前記バックゲートは、前記第１スイッチングトランジスタの前記ソースに接続される、光センサー装置。
8. 請求項５において、
   前記第２スイッチングトランジスタの前記バックゲートは、前記第２スイッチングトランジスタの前記ソースに接続される、光センサー装置。
9. 請求項６において、
   前記第３スイッチングトランジスタの前記バックゲートは、前記第３スイッチングトランジスタの前記ソースに接続される、光センサー装置。

Images