JP2009272452A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2009272452A
JP2009272452A JP2008121912A JP2008121912A JP2009272452A JP 2009272452 A JP2009272452 A JP 2009272452A JP 2008121912 A JP2008121912 A JP 2008121912A JP 2008121912 A JP2008121912 A JP 2008121912A JP 2009272452 A JP2009272452 A JP 2009272452A
Authority
JP
Japan
Prior art keywords
electrode
pixel
line
imaging device
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008121912A
Other languages
English (en)
Inventor
Takashi Sato
尚 佐藤
Yukimasa Ishida
幸政 石田
Osamu Kobayashi
修 小林
Takayuki Kato
隆幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2008121912A priority Critical patent/JP2009272452A/ja
Publication of JP2009272452A publication Critical patent/JP2009272452A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】ソース線を介しての画素間のクロストークの発生を防止することにより、解像度を向上させることのできる固体撮像装置を提供すること。
【解決手段】固体撮像装置100の各画素100aには、第1電極81a、ドレイン電極6c、および電界効果型トランジスタ30のドレインに対して、当該画素に対してX方向で隣接する画素のソース線6aが位置する側に、定電位に保持されたシールド線7が形成されている。従って、データ線6a2の電位変化が画素100a1の第1電極81a1の電位に及ばないので、画素100a間のクロストークを防止することができ、解像度が高い固体撮像装置100を実現することができる。
【選択図】図3

Description

本発明は、入射光を電気信号に変換する固体撮像装置に関するものである。
医療画像診断や非破壊検査等においてはX線などの放射線を用いて撮像しているが、放射線の撮影では縮小光学系の実現が難しいことから等倍での撮像が必要とされる。従って、医療画像診断や非破壊検査等には、大面積の撮像面が求められるので、ガラスなどの基板に対して各種薄膜を堆積させて複数の画素をマトリクス状に構成した固体撮像装置が用いられる。また、固体撮像装置によって2次元イメージセンサを構成する場合も、大面積の撮像面が求められるので、ガラスなどの基板に対して各種薄膜を堆積させて複数の画素がマトリクス状に構成される(特許文献1、2参照)。
このような固体撮像装置を構成するにあたって、本願発明者が案出した固体撮像装置は、例えば、図8(a)、(b)に構成を有している。なお、図8(a)、(b)に示す固体撮像装置は、本発明の特徴との対比が分りやすいように、本願発明者が案出したもので、従来技術ではない。図8(a)、(b)に示す固体撮像装置100では、絶縁基板10上で交差する方向をX方向およびY方向としたとき、絶縁基板10上には、X方向に延在する複数本のゲート線3aと、Y方向に延在する複数本のソース線6aとが形成され、かかるゲート線3aとソース線6aとの各交差に対応する位置に画素100aが構成される。画素100aは、入射光量に応じた電荷を発生させるPINフォトダイオードからなる光電変換素子80と、光電変換素子80の第1電極81aにドレインが電気的接続された電界効果型トランジスタ30とを備えており、光電変換素子80の第2電極85aには、光電変換素子80に逆バイアスが印加されるように定電位が印加される。第2電極85aに定電位を印加するにあたって、第2電極85aの上層には上層側絶縁膜23が形成され、上層側絶縁膜23に形成されたコンタクトホール23aを介してバイアス線5aが第2電極85aに電気的接続している。また、光電変換素子80の第1電極81aを電界効果型トランジスタ30のドレインに電気的接続するにあたって、ソース線6aの上層には下層側絶縁膜22が形成され、下層側絶縁膜22に形成されたコンタクトホール22aを介して第1電極81aがドレイン電極6cに電気的接続している。このように構成した固体撮像装置100では、光電変換素子80が受光した際に発生した電荷は、光電変換素子80に寄生する容量に蓄積される。また、各画素100aには光電変換素子80に並列に電気的接続された蓄積容量が形成される場合があり、この場合、光電変換素子80で発生した電荷は光電変換素子80に寄生する容量および蓄積容量に蓄積される。従って、ゲート線3aを介して供給されるゲートパルスによって電界効果型トランジスタ30をオンオフさせれば、各画素100aに蓄積された電荷に対応する信号を、ソース線6aを介して検出することができる。
特許第3144091号公報 特許第3050402号公報
しかしながら、図8(a)、(b)に示す固体撮像装置100では、図9を参照して説明する理由から、X方向で隣接する画素100a間でのクロストークに起因して解像度の低下が発生しやすいという問題点があり、かかる解像度の低下は、例えば固体撮像装置100を用いてX線画像装置を構成した際、マンモグラフィのように小さな病巣を発見する際の妨げになる。
すなわち、図8(a)、(b)に示す固体撮像装置100aでは、図9に示すように、画素100aに種々の寄生容量C1、C2、C3が存在し、これらの寄生容量C1、C2、C3のうち、光電変換素子80の第1電極81aと、この画素100aにX方向で隣接する画素に対応するソース線6aとの間の寄生容量C2は、第1電極81aの面積が広い分、大きいため、クロストークを発生させる。より具体的には、X方向で隣接する2つの画素100aを各々、画素100a1、100a2とし、各画素100a1、100a2に対応する要素に添え字12を付して説明すると、画素100a1、100a2に蓄積された電荷(信号)を読み出す読出し期間において、画素100a1、100a2の信号は、データ線6a1、6a2に対して電界効果型トランジスタ301、302を介して出力されるので、ソース線6a1、6a2の電位が変化する。その際、寄生容量C2を介してソース線6a2の電位変化が光電変換素子801と電界効果型トランジスタ301との交点Pや第1電極81aに伝わると、データ線6a1の電位は、自身が対応する画素100a1の信号だけでなく、隣接する画素100a2の信号の影響を受けることになり、隣接する画素100a1、100a2においてクロストークが発生する。また、他行の画素に発生した電界(信号)を読み出す保持期間においては、他行の画素の信号によってデータ線6a2の電位が変化する。かかる電位変化は、寄生容量C2を介して、隣接する画素100a1の第1電極81a1の電位(電界効果型トランジスタ301のドレイン電圧)を変化させる結果、当該画素素100a1における電界効果型トランジスタ301のソース−ドレイン電圧を変化させる。その結果、電界効果型トランジスタ301のリーク電流が変化し、かかるリーク電流は、第1電極81a1の電位を変化させることになるため、ソース線6a2に接続されている他の行の画素の信号の影響が画素100a1の信号に影響を及ぼすことになる。
以上の問題点に鑑みて、本発明の課題は、ソース線を介しての画素間のクロストークの発生を防止することにより、解像度を向上させることのできる固体撮像装置を提供することにある。
上記課題を解決するために、本発明では、絶縁基板上所定方向に延在する複数本のゲート線と、該ゲート線と交差した方向に延在する複数本のソース線と、前記ゲート線と前記ソース線との各交差に対応する位置において、入射光量に応じた電荷を発生させる光電変換素子、および前記ソース線にソースが電気的接続された電界効果型トランジスタを備えた複数の画素と、を有し、前記光電変換素子の第1電極が前記電界効果型トランジスタのドレインに電気的接続され、前記光電変換素子の第2電極に定電位が印加される固体撮像装置において、前記絶縁基板を平面視したとき、前記画素の前記第1電極および前記ドレインと、当該画素に対して前記ゲート線が延在する方向で隣接する画素に対応する前記ソース線とによって挟まれた領域には、所定の電位が印加されたシールド線が形成されていることを特徴とする。
本発明では、X方向で隣接する2つの画素において、一方の画素に形成された第1電極と、他方の画素に対応するソース線との間に、定電位に保持されたシールド線が形成されているため、一方の画素に形成された第1電極と、他方の画素に対応するソース線との間に寄生する容量が小さい。従って、画素に蓄積された電荷(信号)を読み出す読出し期間において、画素の信号がデータ線に対して電界効果型トランジスタを介して出力される際、ソース線の電位が変化しても、かかる電位の変化は、寄生容量を介して、隣接する画素の第1電極に伝わりにくい。それ故、隣接する画素において、読出し期間にクロストークが発生することを防止することができる。また、他行の画素に発生した電界(信号)を読み出す保持期間においては、他行の画素の信号によってデータ線の電位が変化しても、かかる電位変化は、寄生容量を介して、隣接する画素の第1電極の電位(電界効果型トランジスタのドレイン電圧)を変化させない。このため、当該画素における電界効果型トランジスタのソース−ドレイン電圧を変化しないので、電界効果型トランジスタのリーク電流も変化しない。それ故、電界効果型トランジスタのリーク電流の変化に起因して、第1電極の電位が変化することがないため、ソース線に接続されている他の行の画素の信号の影響が画素の信号に影響を及ぼすことがない。よって、本発明によれば、画素間のクロストークを防止することができるので、解像度が高い固体撮像装置を実現することができる。
本発明において、前期シールド線には固定電位が印加されていることが好ましい。
本発明において、前記シールド線は、前記ソース線に並列して延在していることが好ましい。このように構成すると、Y方向に配列された複数の画素に対して共通のシールド線を通すことができるので、画素構成を簡素化することができる。
本発明において、前記シールド線は、前記ソース線、前記第1電極、または前記第2電極と同層に形成されてなることが好ましい。
本発明において、前記シールド線は、平面視において前記第1電極に対して絶縁膜を介して一部が重なっていることが好ましい。このように構成すると、シールド線によって光電変換素子に並列に電気的接続する蓄積容量を構成することができる。
本発明において、前記シールド線は、前記ソース線または前記第1電極と同層に形成されてなることが好ましい。このように構成すると、第1電極とソース線とによって挟まれた領域において、隣接する画素において、一方の画素の第1電極、または他方の画素のソース線と同一層上で隣接する位置にシールド線が配置されるので、一方の画素の第1電極と他方の画素のソース線との間に寄生する容量を効果的に小さくすることができる。それ故、クロストークの発生を効果的に防止することができる。
本発明は、前記絶縁基板上において、下層側から上層側に向かって、前記電界効果型トランジスタおよび前記光電変換素子が順に形成されている構成、あるいは前記絶縁基板上において、下層側から上層側に向かって、前記光電変換素子および前記電界効果型トランジスタが順に形成されている構成の固体撮像装置に適用することができる。
以下、本発明の実施の形態を説明する。以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明では、図8および図9を参照して説明した構成との対比が分りやすいように、共通する機能を有する部分には同一の符号を付して説明する。なお、電界効果型トランジスタの場合、その導電型や電流が流れる方向によって、ソースとドレインとが入れ替わるが、本発明では、便宜上、光電変換素子が接続されている側をドレインとし、信号線(データ線)が接続されている側をソースとしてある。
[実施の形態1]
(全体構成)
図1および図2は各々、本発明を適用した固体撮像装置の電気的構成を示すブロック図、および外観を模式的に示す説明図である。
図1に示す固体撮像装置100は、X方向に延在する複数本のゲート線3aと、Y方向に延在する複数本のソース線6aとを有しており、ゲート線3aとソース線6aとの交差に対応する各位置に画素100aが配置されている。このようにして複数の画素100aがマトリクス状に配置された領域によって撮像領域100cが構成されている。複数の画素100aの各々には、入射光量に応じた電荷を発生させる光電変換素子80、およびこの光電変換素子80に電気的に接続された電界効果型トランジスタ30が形成されており、光電変換素子80はPINフォトダイオードからなる。ゲート線3aは電界効果型トランジスタ30のゲートに電気的接続し、ソース線6aは電界効果型トランジスタ30のソースに電気的接続している。電界効果型トランジスタ30のドレインは、光電変換素子80の第1電極81a(アノード)に電気的接続している。本形態では、ソース線6aと並列するように、バイアス線5aが延在しており、バイアス線5aは、光電変換素子80の第2電極85a(カソード)に電気的接続している。従って、光電変換素子80に逆バイアスを印加することができる。なお、バイアス線5aは、ゲート線3aと並列するように延在している構成を採用することもできる。
複数の画素100aの各々には、複数の画素100aの各々に保持容量90が存在している。かかる保持容量90の一方の電極は、光電変換素子80の第1電極81aと同様、電界効果型トランジスタ30のドレインに電気的接続され、保持容量90の他方の電極は、光電変換素子80の第2電極85aと同様、バイアス線5aに電気的接続されているものとして表され、保持容量90と光電変換素子80とは並列に電気的接続されている。ここで、保持容量90は、光電変換素子80に逆バイアスを印加した際、光電変換素子80に生成される空乏層により形成される構成や、かかる空乏層により形成される容量成分に加えて、別途、画素100aに対して光電変換素子80とは並列に電気的接続された蓄積容量90aを形成することによっても構成される。いずれの場合も、保持容量90は、光電変換素子80で発生した電界を蓄積し、かかる保持容量90に蓄積された電荷は、画素100aで受光した光量に対応する。
複数のゲート線3aはゲート線駆動回路110に接続されており、各画素100aの電界効果型トランジスタ30は、ゲート線駆動回路110から出力されたゲートパルスによって順次、オンオフする。複数のソース線6aは、読出回路120に接続されており、電界効果型トランジスタ30のオンオフ動作に連動して、各画素100aでの入射光量に応じた電気信号が順次、ソース線6aを介して読出回路120に出力される。読出回路120は、オペアンプとキャパシタとにより構成されるいわゆるチャージセンシングアンプを備えている。また、バイアス線5aには定電位が印加される。かかる定電位をバイアス線5aに印加するにあたって、複数本のバイアス線5aを1本の本線に集約させて端子に接続し、かかる端子から定電位を印加する構成などを採用することができる。
かかる固体撮像装置100において、図1を参照して説明したゲート線3a、ソース線6a、バイアス線5a、容量線3c、画素100a(光電変換素子80、電界効果型トランジスタ30、保持容量90)は、図2に示す絶縁基板10上に形成される。ここで、絶縁基板10の略中央領域は、上記の画素100aが複数マトリクス状に配列された撮像領域100cとして利用される。また、図2に示す例では、ゲート線駆動回路110および読出回路120は、絶縁基板10上とは別の駆動用IC(図示せず)などに形成されており、これらの駆動用ICが実装されたフレキシブル基板150が絶縁基板10に実装されている。
このように構成した固体撮像装置100において、本形態では、ソース線6aを介して画素100a間でクロストークが発生することを防止することを目的にシールド線7が形成されており、シールド線7には所定の電位が印加される。かかる電位としては、データ線6aやドレインに印加される電位の他、それらの間の電位を用いることができ、固定電位であることが好ましい。シールド線7に定電位に印加するにあたって、本形態では、バイアス線5aと同様、複数本のシールド線7を1本の本線に集約させて端子に接続し、かかる端子から定電位を印加する構成が採用されている。なお、本形態では、最もX方向に位置する画素100aに対してもシールド線7が形成されている。
(画素等の構成)
図3(a)、(b)は各々、本発明の実施の形態1に係る固体撮像装置100の画素100a2つ分の平面図、および断面図であり、図3(b)は、図3(a)のA2−A2′線に相当する位置で固体撮像装置100を切断したときの断面図に相当する。なお、図3(a)では、ゲート線3aおよびそれと同時形成された薄膜は細い実線で示し、ソース線6aおよびそれと同時形成された薄膜は一点鎖線で示し、半導体膜(能動層)は細くて短い点線で示し、光電変換素子80の第1電極81aは細くて長い点線で示し、光電変換素子80の半導体層は太い実線で示し、光電変換素子80の第2電極85aは太くて長い点線で示してある。
図3(a)に示すように、絶縁基板10上には、ゲート線3aとソース線6aとが互いに交差する方向に延在しており、ゲート線3aとソース線6aとの交差に対応する各位置に画素100aが形成されている。また、ソース線6aと並列するようにバイアス線5aが延在している。本形態において、ゲート線3aおよびソース線6aは、隣接する画素100aで挟まれた領域で延在し、バイアス線5aは画素100aの中央を通るように形成されている。
画素100aには、PINフォトダイオードからなる光電変換素子80、およびこの光電変換素子80に電気的に接続された電界効果型トランジスタ30が形成されており、ゲート線3aの一部によって電界効果型トランジスタ30のゲート電極3bが形成され、ソース線6aの一部によって電界効果型トランジスタ30のソース電極6bが形成されている。電界効果型トランジスタ30のドレイン電極6cは、光電変換素子80の第1電極81aに電気的接続し、バイアス線5aは、光電変換素子80の第2電極85aに電気的接続している。
かかる画素100aの断面構成等を、図3(a)(b)を参照して説明する。図3(a)、(b)に示す固体撮像装置100において、絶縁基板10の基体は、石英基板や耐熱性のガラス基板などの絶縁基板からなり、その表面には、ボトムゲート構造の電界効果型トランジスタ30が形成されている。電界効果型トランジスタ30では、ゲート線3aの一部からなるゲート電極3b、ゲート絶縁膜21、電界効果型トランジスタ30の能動層を構成するアモルファスシリコン膜からなる半導体層1a、高濃度N型不純物がドープされたアモルファスシリコン膜からなるコンタクト層4a、4bがこの順に積層されている。半導体層1aのうち、ソース側の端部には、コンタクト層4aを介してソース線6aがソース電極6bとして重なっており、ドレイン側の端部には、コンタクト層4bを介してドレイン電極6cが重なっている。ソース線6aおよびドレイン電極6cは同時形成された導電膜からなる。ゲート線3aは、厚さが50nm程度のモリブデン膜と、厚さが250nm程度のアルミニム膜の積層膜であり、半導体膜1aは厚さが120nm程度のアモルファスシリコン膜であり、ゲート絶縁膜21は厚さが500nm程度のシリコン窒化膜であり、コンタクト層4a、4bは厚さが50nm程度の高濃度N型のアモルファスシリコン膜であり、ソース線6aは、厚さが50nm程度のモリブデン膜と、厚さが250nm程度のアルミニム膜と、厚さが50nm程度のモリブデン膜の積層膜からなる。
ソース線6aおよびドレイン電極6cの表面側には、厚さが500nm程度のシリコン窒化膜からなる下層側絶縁膜22が形成されている。下層側絶縁膜22の上層には、光電変換素子80の第1電極81aが形成されており、かかる第1電極81aは下層側絶縁膜22に形成されたコンタクトホール22aの内部でドレイン電極6cの上面に接して電気的接続している。このようにして、第1電極81aは、第1電極81aより下層側で電界効果型トランジスタ30のドレインに電気的接続している。第1電極81aは、厚さが50nm程度のモリブデン膜と、厚さが250nm程度のアルミニム膜と、厚さが50nm程度のモリブデン膜の積層膜からなる。
第1電極81aの上層には、高濃度P型の不純物がドープされたアモルファスシリコン膜からなる高濃度P型半導体膜82a、真性のアモルファスシリコン膜からなるI型半導体膜83a(真性半導体膜)、高濃度N型の不純物がドープされたアモルファスシリコン膜からなる高濃度N型半導体膜84aが積層され、高濃度N型半導体膜84aの上層には第2電極85aが積層されている。かかる第1電極81a、高濃度P型半導体膜82a、I型半導体膜83a、高濃度N型半導体膜84a、および第2電極85aによって、光電変換素子80はPINフォトダイオードとして構成されている。第2電極85aは、厚さが50nm程度のITO(Indium Tin Oxide)膜からなる。なお、高濃度N半導体膜84a、I型半導体膜83a、高濃度P半導体膜82aの順に形成されることもある。いずれの場合も、本形態では、第2電極85aの側から入射した光を検出する。
光電変換素子80の上層側には、撮像領域100cの全面に、厚さが500nm程度のシリコン窒化膜などの無機絶縁膜からなる上層側絶縁膜23が形成されており、かかる上層側絶縁膜23の上層にはバイアス線5aが形成されている。ここで、上層側絶縁膜23には、第2電極85aと重なる位置にコンタクトホール23aが形成されている。このため、バイアス線5aは、コンタクトホール23aの内部で第2電極85aに重なって第2電極85aに電気的接続されている。また、バイアス線5aの上層側には、厚さが500nm程度のシリコン窒化膜からなる表面保護層24が形成されている。なお、固体撮像装置10をX線などの放射線を用いた医療画像診断や非破壊検査等に用いる場合、表面保護層24自身によって、あるいは表面保護層24の上層にリン光体などによって放射線ビームを可視光に変換する変換層が構成される。バイアス線5aは、厚さが50nm程度のモリブデン膜と、厚さが250nm程度のアルミニム膜と、厚さが50nm程度のモリブデン膜の積層膜からなる。
(シールド線の構成)
図4は、本発明の実施の形態1に係る固体撮像装置100の画素100aに寄生する容量を示す等価回路図である。
図3(a)、(b)を参照して説明したように、本形態の固体撮像装置100において、1つの画素100aでは、X方向に沿って、ソース線6a、電界効果型トランジスタ30、および光電変換素子80が配置され、かかる構成がX方向で繰り返されて行方向に複数の画素100aが配列され、上記の構成がY方向で繰り返されて列方向に複数の画素100aが配列されている。このように構成した固体撮像装置100において、画素100aに形成した光電変換素子80の第1電極81aと、この画素100aにX方向で隣接する画素100aに対応するソース線6aとの間に大きな容量が寄生していると、図9を参照して説明したように、画素100aでクロストークが発生する。
そこで、本形態では、絶縁基板10を平面視したとき、画素100aに形成された第1電極81aと、この画素100aに対してX方向で隣接する画素100aに対応するソース線6aとによって挟まれた領域には、定電位に保持されたシールド線7が形成されており、かかるシールド線7は、画素100aの第1電極81a、ドレイン電極6c、および電界効果型トランジスタ30のドレインに対して、当該画素に対してX方向で隣接する画素に対応するソース線6aが位置する側に形成されている。
かかるシールド線7の構成をより具体的に説明するために、X方向で隣接する2つの画素100aを各々、画素100a1、100a2とし、各画素100a1、100a2に対応する要素に添え字12を付して説明すると、まず、画素100a1では、X方向に沿って、ソース線6a1、電界効果型トランジスタ301、および光電変換素子801が配置され、画素100a2でも、画素100a1と同様に、X方向に沿って、ソース線6a2、電界効果型トランジスタ302、および光電変換素子802が配置されており、第1電極81a1は、隣接する画素100a2に対応するソース線6a2との間に所定の隙間を隔てるように形成されている。
また、絶縁基板10上において、ゲート絶縁膜21と下層側絶縁膜22との層間には、ソース線6aと同時形成された導電膜6eによってシールド線7が形成され、かかるシールド線7は、ソース線6a2に沿ってY方向に延在している。ここで、シールド線7は定電位に保持されている。
従って、本形態では、図4に示すように、画素100a1、100a2には種々の寄生容量C1、C3、4、C5、C6が存在しているが、一方の画素100a1における光電変換素子801と電界効果型トランジスタ301との交点Pや第1電極81aと、他方の画素100a2に対応するソース線6a2との間の電気力線がシールド線によって効果的に遮断されるので、第1電極81aの面積が広いわりには、一方の画素100a1における光電変換素子801と電界効果型トランジスタ301との交点Pや第1電極81aと、他方の画素100a2に対応するソース線6a2との間の寄生容量C6が小さい。
本形態では、シールド線7(導電膜6e)のX方向と反対側のエッジは第1電極81aの真下位置にある。このため、シールド線7と第1電極81aとは、下層側絶縁膜22を介して対向しており、シールド線7(導電膜6e)を下電極とし、第1電極81aを上電極とし、下層側絶縁膜22を誘電体膜とする蓄積容量90aが形成されている。
(本形態の主な効果)
以上説明したように、本形態では、X方向で隣接する2つの画素100a1、100a2において、一方の画素100a1に形成された第1電極81aと、他方の画素100a2に対応するソース線6a2との間に、定電位に保持されたシールド線7が形成されているため、一方の画素100a1に形成された第1電極81aと、他方の画素100a2に対応するソース線6a2との間の寄生容量C6が小さい。従って、画素100a1、100a2に蓄積された電荷(信号)を読み出す読出し期間において、画素100a2の信号がデータ線6a2に対して電界効果型トランジスタ302を介して出力される際、ソース線6a2の電位が変化しても、かかる電位の変化は、寄生容量C6を介して、隣接する画素の第1電極81a1に伝わりにくい。それ故、隣接する画素100a1、100a2において、読出し期間にクロストークが発生することを防止することができる。また、他行の画素に発生した電界(信号)を読み出す保持期間においては、他行の画素の信号によってデータ線6a2の電位が変化しても、かかる電位変化は、寄生容量C6を介して、隣接する画素100a1の第1電極81a1の電位(電界効果型トランジスタ301のドレイン電圧)を変化させない。このため、画素100a1における電界効果型トランジスタ301のソース−ドレイン電圧が変化しないので、電界効果型トランジスタ301のリーク電流も変化しない。それ故、電界効果型トランジスタ301のリーク電流の変化に起因して、第1電極81a1の電位が変化することがないため、ソース線6a2に接続されている他の行の画素の信号の影響が画素の信号に影響を及ぼすことがない。よって、本形態によれば、画素100a間のクロストークを防止することができるので、解像度が高い固体撮像装置100を実現することができる。
また、本形態において、シールド線7は、ソース線6aに対して並列してY方向に延在しているため、Y方向に配列された複数の画素100aに対して共通のシールド線7を通すことができるので、画素構成を簡素化することができる。
さらに、本形態において、シールド線7は、データ線6aと同層に形成された導電膜6eからなるため、新たな膜を追加する必要がないので、製造工程数が増えない。
さらにまた、シールド線7(導電膜6e)を幅広に形成して第1電極81aと下層側絶縁膜22を介して対向させることにより、シールド線7(導電膜6e)を下電極とし、第1電極81aを上電極とし、下層側絶縁膜22を誘電体膜とする蓄積容量90aが形成されている。このため、容量線を追加しなくても、十分な容量を備えた蓄積容量90a(保持容量90)を形成することができ、かつ、誘電体膜が下層側絶縁膜22のみからなるため、蓄積容量90aの容量が大きいという利点がある。
[実施の形態2]
図5(a)、(b)は各々、本発明の実施の形態2に係る固体撮像装置100の画素100a2つ分の平面図、および断面図であり、図5(b)は、図5(a)のA3−A3′線に相当する位置で固体撮像装置100を切断したときの断面図に相当する。なお、本形態の基本的な構成は、実施の形態1と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
図5(a)、(b)に示す固体撮像装置100でも、実施の形態1と同様、絶縁基板10上では、X方向に延在するゲート線3aと、Y方向に延在するソース線6aとの交差に対応する各位置に画素100aが形成されており、ソース線6aと並列するようにバイアス線5aが延在している。
このように構成した固体撮像装置100において、画素100aでのクロストークの発生を防止することを目的に実施の形態1では、データ線6aと同時形成された導電膜6eによってシールド線7を形成したが、本形態では、下層側絶縁膜22と上層側絶縁膜23の層間に、第1電極81aと同時形成された導電膜81eによって、シールド線7が形成され、かかるシールド線7は、定電位に保持されている。本形態でも、実施の形態1と同様、シールド線7(導電膜81e)は、画素100aに形成された第1電極81aと、この画素100aに対してX方向で隣接する画素100aに対応するソース線6aとによって挟まれた領域に形成され、画素100aの第1電極81a、ドレイン電極6c、および電界効果型トランジスタ30のドレインに対して、当該画素に対してX方向で隣接する画素に対応するソース線6aが位置する側に形成されている。このため、一方の画素100a1に形成された第1電極81aと、他方の画素100a2に対応するソース線6aとの間に寄生する容量が小さい。
このように本形態でも、実施の形態1と同様、X方向で隣接する2つの画素100a1、100a2において、一方の画素100a1に形成された第1電極81aと、他方の画素100a2に対応するソース線6a2との間に、定電位に保持されたシールド線7が形成されているため、一方の画素100a1に形成された第1電極81aと、他方の画素100a2に対応するソース線6a2との間に寄生する容量が小さい。従って、データ線6a2の電位変化が画素100a1の第1電極81a1の電位に及ばないので、画素100a間のクロストークを防止することができ、解像度が高い固体撮像装置100を実現することができる。
また、本形態において、シールド線は、第1電極81aと同層に形成された導電膜81eからなるため、新たな膜を追加する必要がないので、製造工程数が増えない。
[実施の形態3]
図6(a)、(b)は各々、本発明の実施の形態3に係る固体撮像装置100の画素100a2つ分の平面図、および断面図であり、図6(b)は、図6(a)のA4−A4′線に相当する位置で固体撮像装置100を切断したときの断面図に相当する。なお、本形態の基本的な構成は、実施の形態1と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
図6(a)、(b)に示す固体撮像装置100でも、実施の形態1と同様、絶縁基板10上では、X方向に延在するゲート線3aと、Y方向に延在するソース線6aとの交差に対応する各位置に画素100aが形成されており、ソース線6aと並列するようにバイアス線5aが延在している。
このように構成した固体撮像装置100において、画素100aでのクロストークの発生を防止することを目的に実施の形態1では、データ線6aと同時形成された導電膜6eによってシールド線7を形成したが、本形態では、下層側絶縁膜22と上層側絶縁膜23の層間に、第2電極85aと同時形成された導電膜85eによって、シールド線7が形成され、かかるシールド線7は、定電位に保持されている。本形態でも、実施の形態1と同様、シールド線7(導電膜85e)は、画素100aに形成された第1電極81aと、この画素100aに対してX方向で隣接する画素100aに対応するソース線6aとによって挟まれた領域に形成され、画素100aの第1電極81a、ドレイン電極6c、および電界効果型トランジスタ30のドレインに対して、当該画素に対してX方向で隣接する画素に対応するソース線6aが位置する側に形成されている。このため、一方の画素100a1に形成された第1電極81aと、他方の画素100a2に対応するソース線6aとの間に寄生する容量を低減することができる。
このように本形態でも、実施の形態1と同様、X方向で隣接する2つの画素100a1、100a2において、一方の画素100a1に形成された第1電極81aと、他方の画素100a2に対応するソース線6a2との間に、定電位に保持されたシールド線7が形成されているため、一方の画素100a1に形成された第1電極81aと、他方の画素100a2に対応するソース線6a2との間に寄生する容量が小さい。従って、データ線6a2の電位変化が画素100a1の第1電極81a1の電位に及ばないので、画素100a間のクロストークを防止することができ、解像度が高い固体撮像装置100を実現することができる。
また、本形態において、シールド線は、第2電極85aと同層に形成された導電膜85eからなるため、新たな膜を追加する必要がないので、製造工程数が増えない。
[実施の形態4]
図7(a)、(b)は各々、本発明の実施の形態4に係る固体撮像装置100の画素100a2つ分の平面図、および断面図であり、図7(b)は、図7(a)のA5−A5′線に相当する位置で固体撮像装置100を切断したときの断面図に相当する。なお、本形態の基本的な構成は、実施の形態1と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
実施の形態1〜3に係る固体撮像装置100では、絶縁基板10上において、下層側から上層側に向かって、電界効果型トランジスタ30および光電変換素子80が順に形成されていたが、図7(a)、(b)に示すように、本形態では、絶縁基板10上において、下層側から上層側に向かって、光電変換素子80および電界効果型トランジスタ30が順に形成されている。
より具体的には、絶縁基板10上には、まず、第2電極85aが形成され、かかる第2電極85aの上に、高濃度N型半導体膜84a、I型半導体膜83a、高濃度P型半導体膜82a、およびITO膜からなる第1電極81aが積層されてPINフォトダイオードからなる光電変換素子80が構成されている。なお、高濃度P半導体膜82a、I型半導体膜83a、高濃度N半導体膜84aの順に形成されることもある。いずれの場合も、本形態では、第1電極81aの側から入射した光を検出する。
また、光電変換素子80の上層には絶縁膜27が形成され、絶縁膜27の上層にゲート線3aの一部からなるゲート電極3bが形成されている。また、ゲート電極3bの上層にはゲート絶縁膜21が形成され、かかるゲート絶縁膜21の上層には、電界効果型トランジスタ30の能動層を構成するアモルファスシリコン膜からなる半導体層1a、高濃度N型不純物がドープされたアモルファスシリコン膜からなるコンタクト層4a、4bがこの順に積層されている。半導体層1aのうち、ソース側の端部には、コンタクト層4aを介してソース線6aがソース電極6bとして重なっており、ドレイン側の端部には、コンタクト層4bを介してドレイン電極6cが重なっている。ソース線6aおよびドレイン電極6cは同時形成された導電膜からなる。ゲート絶縁膜21および絶縁膜27にはコンタクトホール21aが形成されており、かかるコンタクトホール21aを介してドレイン電極6cが第1電極81aに電気的接続されている。電界効果型トランジスタ30の上層側には、撮像領域100cの全面に表面保護層24が形成されている。なお、固体撮像装置10をX線などの放射線を用いた医療画像診断や非破壊検査等に用いる場合、表面保護層24自身によって、あるいは表面保護層24の上層にリン光体などによって放射線ビームを可視光に変換する変換層が構成される。
このように構成した固体撮像装置100では、第2電極85aをY方向に延在させてバイアス線として利用して光電変換素子80に逆バイアスを印加する。なお、第2電極85aについてはX方向に延在させてよく、撮像領域100bの略全面に形成してもよい。
このように構成した固体撮像装置100でも、実施の形態1〜3と同様、第2電極85a、第1電極81a、ソース線6aなどと同層の導電膜を用いてシールド線7が形成されている。本形態では、ソース線6aと同時形成された導電膜6fを用いてシールド線7が形成されており、かかるシールド線7(導電膜6f)は、画素100aの第1電極81a、ドレイン電極6c、および電界効果型トランジスタ30のドレインに対して、当該画素に対してX方向で隣接する画素に対応するソース線6aが位置する側に形成されている。より具体的には、シールド線7は、X方向で隣接する2つの画素100a1、100a2において、一方の画素100a1に形成された第1電極81aと、他方の画素100a2に対応するソース線6a2との間でY方向に延在している。このように構成したシールド線7も定電位に保持される。このため、一方の画素100a1に形成された第1電極81aと、他方の画素100a2に対応するソース線6a2との間に寄生する容量が小さい。従って、データ線6a2の電位変化が画素100a1の第1電極81a1の電位に及ばないので、画素100a間のクロストークを防止することができ、解像度が高い固体撮像装置100を実現することができる。
また、本形態において、シールド線7は、データ線6aと同層に形成された導電膜6fからなるため、新たな膜を追加する必要がないので、製造工程数が増えない。
[その他の実施の形態]
上記実施の形態では、光電変換素子80としてPINフォトダイオードを用いたが、PNフォトダイオードを用いてもよい。また、電界効果型トランジスタ30として、アモルファスシリコン膜を用いたTFTを例に説明したが、ポリシリコン膜や単結晶シリコン層を用いたTFTを、電界効果型トランジスタ30として用いてもよい。上記実施の形態1〜4では、ドレイン電極6cと第1電極81aを別々に形成したが、第1電極81aをドレイン電極と兼用してもよい。上記実施の形態では、光電変換素子80のアノードが電界効果型トランジスタ30のドレインに電気的接続し、光電変換素子80のカソードがバイアス線5aに電気的接続している例を説明したが、光電変換素子80に逆バイアスが印加される構成であれば、光電変換素子80のカソードが電界効果型トランジスタ30のドレインに電気的接続し、光電変換素子80のアノードがバイアス線5aに電気的接続している構成であってもよい。
本発明を適用した固体撮像装置の電気的構成を示すブロック図である。 本発明を適用した固体撮像装置の外観を模式的に示す説明図である。 (a)、(b)は各々、本発明の実施の形態1に係る固体撮像装置の画素2つ分の平面図、および断面図である。 本発明の実施の形態1に係る固体撮像装置の画素に寄生する容量を示す等価回路図である。 (a)、(b)は各々、本発明の実施の形態2に係る固体撮像装置の画素2つ分の平面図、および断面図である。 (a)、(b)は各々、本発明の実施の形態3に係る固体撮像装置の画素2つ分の平面図、および断面図である。 (a)、(b)は各々、本発明の実施の形態4に係る固体撮像装置の画素2つ分の平面図、および断面図である。 (a)、(b)は各々、本発明の参考例に係る固体撮像装置の画素2つ分の平面図、および断面図である。 本発明の参考例に係る固体撮像装置の画素に寄生する容量を示す等価回路図である。
符号の説明
3a・・ゲート線、5a・・バイアス線、6a・・ソース線、6c・・ドレイン電極、7・・シールド線、10・・基板、30・・電界効果型トランジスタ、80・・光電変換素子、81a・・光電変換素子の第1電極、85a・・光電変換素子の第2電極、90・・保持容量、90a・・蓄積容量、100・・固体撮像装置、100a・・画素、100c・・撮像領域

Claims (8)

  1. 絶縁基板上所定方向に延在する複数本のゲート線と、該ゲート線と交差した方向に延在する複数本のソース線と、前記ゲート線と前記ソース線との各交差に対応する位置において、入射光量に応じた電荷を発生させる光電変換素子、および前記ソース線にソースが電気的接続された電界効果型トランジスタを備えた複数の画素と、を有し、前記光電変換素子の第1電極が前記電界効果型トランジスタのドレインに電気的接続され、前記光電変換素子の第2電極に定電位が印加される固体撮像装置において、
    前記絶縁基板を平面視したとき、前記画素の前記第1電極および前記ドレインと、当該画素に対して前記ゲート線が延在する方向で隣接する画素に対応する前記ソース線とによって挟まれた領域には、所定の電位が印加されたシールド線が形成されていることを特徴とする固体撮像装置。
  2. 前記シールド線には固定電位が印加されていることを特徴とする請求項1に記載の固体撮像装置。
  3. 前記シールド線は、前記ソース線に並列して延在していることを特徴とする請求項1または2に記載の固体撮像装置。
  4. 前記シールド線は、前記ソース線、前記第1電極、または前記第2電極と同層に形成されてなることを特徴とする請求項1乃至3の何れか一項に記載の固体撮像装置。
  5. 前記シールド線は、平面視において前記第1電極に対して絶縁膜を介して一部が重なっていることを特徴とする請求項1乃至3の何れか一項に記載の固体撮像装置。
  6. 前記シールド線は、前記ソース線または前記第1電極と同層に形成されてなることを特徴とする請求項1乃至3の何れか一項に記載の固体撮像装置。
  7. 前記絶縁基板上では、下層側から上層側に向かって、前記電界効果型トランジスタおよび前記光電変換素子が順に形成されていることを特徴とする請求項1乃至6の何れか一項に記載の固体撮像装置。
  8. 前記絶縁基板上では、下層側から上層側に向かって、前記光電変換素子および前記電界効果型トランジスタが順に形成されていることを特徴とする請求項1乃至6の何れか一項に記載の固体撮像装置。
JP2008121912A 2008-05-08 2008-05-08 固体撮像装置 Withdrawn JP2009272452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008121912A JP2009272452A (ja) 2008-05-08 2008-05-08 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008121912A JP2009272452A (ja) 2008-05-08 2008-05-08 固体撮像装置

Publications (1)

Publication Number Publication Date
JP2009272452A true JP2009272452A (ja) 2009-11-19

Family

ID=41438750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008121912A Withdrawn JP2009272452A (ja) 2008-05-08 2008-05-08 固体撮像装置

Country Status (1)

Country Link
JP (1) JP2009272452A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110066806A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 엑스레이 검출기용 박막트랜지스터 어레이기판의 제조방법
JP2012079293A (ja) * 2010-09-06 2012-04-19 Semiconductor Energy Lab Co Ltd 電子機器
KR20120057422A (ko) * 2010-11-26 2012-06-05 엘지디스플레이 주식회사 엑스레이 검출기의 어레이 기판 및 그 제조방법
KR101923002B1 (ko) 2010-11-26 2018-11-29 엘지디스플레이 주식회사 엑스레이 검출기의 어레이 기판 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266395A (ja) * 2006-03-29 2007-10-11 Konica Minolta Medical & Graphic Inc 光電変換装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266395A (ja) * 2006-03-29 2007-10-11 Konica Minolta Medical & Graphic Inc 光電変換装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101939371B1 (ko) * 2009-12-11 2019-01-17 엘지디스플레이 주식회사 엑스레이 검출기용 박막트랜지스터 어레이기판 및 이의 제조방법
KR20110066806A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 엑스레이 검출기용 박막트랜지스터 어레이기판의 제조방법
US11239268B2 (en) 2010-09-06 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US9252171B2 (en) 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US10109661B2 (en) 2010-09-06 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US10685992B2 (en) 2010-09-06 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP2012079293A (ja) * 2010-09-06 2012-04-19 Semiconductor Energy Lab Co Ltd 電子機器
US11264415B2 (en) 2010-09-06 2022-03-01 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US11430820B2 (en) 2010-09-06 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US11728354B2 (en) 2010-09-06 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR101686676B1 (ko) 2010-11-26 2016-12-15 엘지디스플레이 주식회사 엑스레이 검출기의 어레이 기판 및 그 제조방법
KR101923002B1 (ko) 2010-11-26 2018-11-29 엘지디스플레이 주식회사 엑스레이 검출기의 어레이 기판 제조방법
KR20120057422A (ko) * 2010-11-26 2012-06-05 엘지디스플레이 주식회사 엑스레이 검출기의 어레이 기판 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP5366400B2 (ja) 連続した膜を使用する集積されたmis光電性デバイス
JP4743269B2 (ja) 固体撮像装置
JP5441721B2 (ja) 連続した膜を使用する集積されたmis光電性デバイス
US7902512B1 (en) Coplanar high fill factor pixel architecture
EP2869338B1 (en) Esd protecting system and x ray flat plate detector
JP5080172B2 (ja) 画像検出装置
JP5439984B2 (ja) 光電変換装置および放射線撮像装置
US7956313B2 (en) Solid-state image pickup device
CN109427837B (zh) 用于数字x射线检测器的阵列基板及其制造方法
JP2004265934A (ja) 固体撮像装置及び放射線撮像装置
US10749063B2 (en) X-ray detector
US9142954B2 (en) ESD protection system and X-ray flat panel detector
US7804071B2 (en) Image detection device
JP2009087960A (ja) センサパネル及び画像検出装置
US9589855B2 (en) Method for manufacturing X-ray flat panel detector and X-ray flat panel detector TFT array substrate
JPH09247533A (ja) パターン形成した共通電極を有するフラット・パネル放射線撮像装置
US20130207169A1 (en) Active matrix image sensing panel and apparatus
US20050258425A1 (en) Photoelectric conversion device, image scanning apparatus, and manufacturing method of the photoelectric conversion device
KR101628604B1 (ko) 디지털 엑스레이 디텍터
JP4376522B2 (ja) 電磁波検出器
JP2009272452A (ja) 固体撮像装置
JP2010245078A (ja) 光電変換装置、エックス線撮像装置
JP2004311593A (ja) 電磁波検出器およびアクティブマトリクス基板
JP2016072271A (ja) 撮像装置
JP2009290171A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121126