JP6555867B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6555867B2
JP6555867B2 JP2014196672A JP2014196672A JP6555867B2 JP 6555867 B2 JP6555867 B2 JP 6555867B2 JP 2014196672 A JP2014196672 A JP 2014196672A JP 2014196672 A JP2014196672 A JP 2014196672A JP 6555867 B2 JP6555867 B2 JP 6555867B2
Authority
JP
Japan
Prior art keywords
electrode
pixel electrode
pixel
photoelectric conversion
conversion film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014196672A
Other languages
English (en)
Other versions
JP2016072271A (ja
Inventor
翔 鈴木
翔 鈴木
達也 領木
達也 領木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014196672A priority Critical patent/JP6555867B2/ja
Priority to US14/863,254 priority patent/US9647018B2/en
Publication of JP2016072271A publication Critical patent/JP2016072271A/ja
Priority to US15/480,251 priority patent/US10269849B2/en
Application granted granted Critical
Publication of JP6555867B2 publication Critical patent/JP6555867B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607Geometry of the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光電変換膜を備える撮像装置に関する。
回路を設けた半導体基板の上に、画素毎に設けられた電極(画素電極)と、画素電極を覆う光電変換膜と、光電変換膜の上に設けられ、画素電極に対向する対向電極と、を有する撮像装置が知られている。
特許文献1には、画素電極と光電変換膜が絶縁膜を介して配置される固体撮像装置において、画素電極に対向する透明電極に所定の電圧を印加することで光電変換膜中の電荷を透明電極に排出することが記載されている。
WO2012/004923号公報
特許文献1の技術には、信号を高速に読み出した場合に、残像が発生する可能性があるという課題がある。
上記課題を解決するための手段は、第1画素電極と、前記第1画素電極に隣り合う第2画素電極と、前記第1画素電極および前記第2画素電極を連続的に覆う光電変換膜と、を備える撮像装置であって、前記第1画素電極と前記光電変換膜との間および前記第2画素電極と前記光電変換膜との間には絶縁膜が設けられており、前記第1画素電極と前記第2画素電極の間に対応する位置に、前記光電変換膜の前記第1画素電極および前記第2画素電極が配された側の面に接する中間電極が設けられていることを特徴とする。
本発明によれば、残像を抑制することができる。
撮像装置の一例を示す平面模式図。 撮像装置の一例を示す断面模式図。 撮像装置の一例を示す平面模式図。 撮像装置の製造方法の一例を示す断面模式図。 撮像装置の製造方法の一例を示す断面模式図。 撮像装置の製造方法の一例を示す断面模式図。
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
撮像装置1000の全体構成について、図1(a)を用いて説明する。図1(a)に示すように、撮像装置1000では、2点鎖線で囲んだ画素領域1に、複数の画素100が、二次元配置、例えばマトリクス状(行列状)に配列されている。画素領域1の外側であって1点鎖線で囲んだ周辺領域2には、垂直走査回路3と水平走査回路4とパルス発生回路5などを含む周辺回路が設けられている。垂直走査回路3及び水平走査回路4は、それぞれシフトレジスタで構成されている。垂直走査回路3は、パルス発生回路5からのタイミングパルスの印加に呼応して、画素100の各々に対して、順次、駆動パルスを出力する。水平走査回路4は、パルス発生回路5からのタイミングパルスの印加に呼応して、順次、画素100からの信号に基づく信号を出力する。制御回路6は後述する対向電極や中間電極の電位を制御する。
図1(b)は、図1(a)に示した撮像装置1000の画素領域1の画素の6画素分を示した平面図である。画素100同士は画素境界部200で区画されうる。各画素100には、光電変換部と、光電変換部で生じた信号電荷を読み出して、信号電荷に基づく信号を生成するための画素回路110が設けられている。詳細は後述するが、各画素の光電変換部は、複数の画素に渡って連続的に設けられた光電変換膜50の一部に相当する。詳しくは後述するが、画素境界部200には中間電極43が配置される。
撮像装置1000が有する画素100として、図1(b)には第1画素101、第2画素102、第3画素103を含む6つの画素を示している。第1画素101、第2画素102、第3画素103は、それぞれが画素回路111、112、113を有する。
画素回路110には、n型の不純物領域15をソース、n型の不純物領域16をドレインとし、ゲート18を有するスイッチトランジスタ12が設けられている。また、n型の不純物領域16をソース、n型の不純物領域17をドレインとし、ゲート14を有するリセットトランジスタ13が設けられている。また、n型の不純物領域16に接続されたゲート19を有する増幅トランジスタ11が設けられている。増幅トランジスタ11は例えばソースフォロワ回路を構成している。また、各不純物領域やゲートには、配線と接続する接続部31〜35が設けられている。
撮像装置1000は上述した画素領域1を有するチップの他に、チップを収容するためのパッケージを備えることができる。撮像装置1000を用いて、撮像システムを構築することができる。撮像システムは、カメラや撮影機能を有する情報端末である。撮像システムは撮像装置から得られた信号を処理する信号処理装置および/または撮像装置で撮影された画像を表示する表示装置、を備えることができる。
<第1実施形態>
図2を用いて第1実施形態に係る撮像装置1000を説明する。図2は、図1(b)のA―A’線における画素領域1の断面および、周辺領域2の断面を示している。図2に示すように、p型ウェルが形成された半導体基板10内には、STI(Shallow Trench Isoration)などによる素子分離部9が形成されている。また、半導体基板10には、例えば画素回路110の各トランジスタのソースまたはドレインとして機能する不純物領域7や、制御回路6の接続部として機能する不純物領域81、82が設けられている。半導体基板10の上には、ゲート絶縁膜(不図示)を介して、ゲート18および他の不図示のゲート14、19を成すゲート電極層が設けられている。これらの構造は第1画素101、第2画素102、第3画素103のそれぞれの画素回路111、112、113に共通である。
半導体基板10の上には、図1(b)の接続部31〜35を成すコンタクトプラグ350が設けられており、さらにコンタクトプラグ350に接続する第1配線層36が設けられている。第1配線層36の上にはビアプラグ360を介して第2配線層37が設けられており、第2配線層37の上にはビアプラグ370を介して第3配線層38が設けられている。配線層38の上には、ビアプラグ380が設けられている。各配線層、コンタクトプラグおよびビアプラグが導電部材30を構成する。導電部材30はその周囲の絶縁部材20により支持されている。詳細には、絶縁部材20は、各々が配線層間、あるいは各配線層と同じ高さに位置する複数の絶縁層によって構成されている。このようにして半導体基板10の上には、導電部材30と絶縁部材20により配線構造体120が形成されている。
配線構造体120の上には、マトリックス状に複数の画素電極40が設けられる。図2では、複数の画素電極40のうち、第1画素電極401、第1画素電極401に隣り合う第2画素電極402、第2画素電極402に隣り合う第3画素電極403を示している。画素電極40は、アルミニウム、銅、タングステン、チタン、タンタルなどの金属および窒化チタンや窒化タンタルなどの金属化合物の少なくともいずれかで構成されている。例えば、アルミニウム、銅およびタングステンの何れか金属を主成分とする導電層と、チタン、タンタル、窒化チタンおよび窒化タンタルの何れかを主成分とするバリアメタル層と、を有する複層膜で有り得る。画素電極401、402、403は単層膜であってもよい。画素電極40の厚さは例えば0.01μm以上であり、1μm以下である。画素電極40の厚さは導電部材30を構成する配線層36、37、38の厚さよりも小さくてもよい。また、画素電極40は同一層に配線41、接続電極42を含みうる。接続電極42はチップを外部回路と電気的に接続するために、ボンディングワイヤやバンプなどの接続部材が接続される電極であり、パッドと称されることもある。
画素境界部200に中間電極43が配置される。中間電極43は、光電変換膜50に接し、画素電極40間に対応する位置に設けられている。画素電極40間に対応する位置とは、画素電極間または、画素電極間の上方または下方である。本例では、第1画素電極401と第2画素電極402の間と、第3画素電極403と第2画素電極402の間とに中間電極43が延在している。中間電極43は画素電極40とは異なる電位が供給可能となるように、画素電極40からは電気的に絶縁されている。中間電極43は導電部材30を介して制御回路6に接続されており、中間電極43へは制御回路6から所定の電位が供給される。図2では、中間電極43が接続部材30を介して制御回路6の一部を成す不純物領域81に接続された例を示している。中間電極43は、光電変換膜50に存在する残像の原因となる電荷を排出することで、画像に生じる残像を抑制する。残像の原因となる電荷は、画素境界部200に存在する。
中間電極43は画素電極40と同様に金属あるいは金属化合物を主成分とする導電部材である。中間電極43は、画素電極40と同一材料で構成されてもよいし、配線41や接続電極42と同一材料で構成されていてもよいが、これらと異なる材料で構成することもできる。中間電極43の厚さをT0、第1画素電極401の厚さをT1、第2画素電極402の厚さをT2としている。厚さT1と厚さT2は異なっていてもよい。中間電極43は画素電極40より厚くても、薄くても、同じ厚さであってもよい。しかし、中間電極43は画素電極40よりも厚い(T1<T0、T2<T0)ことが好ましい。中間電極43を画素電極40よりも厚くする場合、画素電極間に斜め方向に入射する光が中間電極43により遮光されるため、画素間のクロストークを抑えることができる。
画素電極40の上には絶縁膜44が設けられている。絶縁膜44は例えば1nm以上であり、100nm以下でありうる。絶縁膜44の材料は酸化シリコン、窒化シリコン、酸窒化シリコンなどのシリコン化合物、あるいは、酸化ハフニウムなどの金属酸化物で構成されたHigh−k材料でありうる。
画素電極40および中間電極43の上には、光電変換膜50が設けられ、画素電極40を金属(Metal)、絶縁膜44を絶縁体(Insutator)、光電変換膜50を半導体(Semiconductor)とした、いわゆるMIS構造が形成されている。なお、画素電極401、402、403は金属的な振る舞いをする材料であれば必ずしも金属のみで構成されていなくてもよく、光電変換膜50は半導体的な振る舞いをする材料であれば必ずしも半導体のみで構成されていなくてもよい。光電変換膜50は、複数の画素電極40および中間電極43を連続的に覆っている。絶縁膜44は画素内に開口を有し、中間電極43はその上面の少なくとも一部が光電変換膜との間に絶縁膜を介することなく接している。中間電極43は、光電変換膜50に対して画素電極40側(下側)の面(下面)に接している。本例では中間電極43が絶縁膜44から離れて設けられている。しかし、絶縁膜44が中間電極43に接していてもよく、光電変換膜50と中間電極43の間に絶縁膜44が延在していてもよい。その場合でも、光電変換膜50と中間電極43が接する様に絶縁膜44が配置される。
光電変換膜50は単層膜であってもよいし多層膜であってもよい。光電変換膜50の材料は、無機材料であっても有機材料であってもよい。無機材料としては例えば単結晶、多結晶または非晶質の半導体材料であり、SiやGeなどの元素半導体やGaAsやZnOなどの化合物半導体が用いられる。他の化合物半導体としては、BN、GaP、AlSb、GaAlAsPなどのIII−V化合物半導体、CdSe、ZnS、HdTeなどのII−VI化合物半導体、PbS、PbTe、CuOなどのIV−VI化合物半導体である。他の無機材料として、銅、インジウムおよびガリウムと、セレンまたは硫黄との化合物(CIGS)や、結晶Se(セレン)であってもよい。例えば有機半導体材料は、例えばフラーレン、クマリン6(C6)、ローダミン6G(R6G)、亜鉛フタロシアニン(ZnPc)、キナクリドン、フタロシアニン系、ナフタロシアニン系などである。多層膜としての光電変換膜50は、例えばp型の半導体層とi型の半導体層とn型の半導体層からなるpin構造を有し得る。光電変換膜50は無機材料と有機材料の両方を用いた複合材料であってもよい。光電変換膜50は、1〜10nm程度の粒径のSiなどの半導体結晶が並べられた量子ドット構造を有する、量子ドット膜であってもよい。光電変換膜50の厚さは光電変換膜50の材料に基づく光の吸収特性によって適宜設定される。シリコンからなる光電変換膜50を用いる場合には、光電変換膜50の厚さは例えば1μm以上であり5μm以下である。また、上述した量子ドット構造を有する光電変換膜50を用いる場合には、光電変換膜50の厚さは例えば0.1μm以上であり1μm以下であり、0.5μm未満でありうる。特に、1μm未満の薄膜として形成が容易なアモルファスシリコン膜、有機半導体膜、量子ドット膜は好適である。さらに界面欠陥の十分補償された量子ドット膜は、完全空乏化が容易なので更に好適である。
光電変換膜50の上には、対向電極60が設けられている。対向電極60は光電変換膜50を介して画素電極40および中間電極43に対向する導電体膜である。本実施形態では、対向電極60と光電変換膜50は接している。対向電極60は、光電変換膜50に対して画素電極40側(下側)とは反対側(上側)の面(上面)に接している。また、対向電極60は上面501に沿って連続的に設けられている。対向電極60となる導電膜が各画素に共通に設けられているため、対向電極60を共通電極と称することもできる。対向電極60は光電変換膜50で光電変換される光の波長領域、例えば可視光領域において光透過性を有する。対向電極60の材料としては、酸化インジウムスズ(ITO)や酸化亜鉛(ZnO)が好適である。対向電極60は導電部材30を介して制御回路6に接続されており、対向電極60は制御回路6から所定の電位が供給される。図2では、対向電極60が配線41に接触し、さらに、接続部材30を介して制御回路6の一部を成す不純物領域82に接続された例を示している。
対向電極60と中間電極43との距離をD0、対向電極60と第1画素電極401との距離をD1、対向電極60と第2画素電極402との距離をD2とする。距離D1と距離D2は異なっていてもよい。距離D0が距離D1および距離D2の少なくとも一方よりも小さいこと(D0<D1、D0<D2)が好ましい。対向電極60と中間電極43との距離を小さくすることで、画素境界部200に存在する電荷の排出の効率を高めることができる。
対向電極60の上には、誘電体膜70が設けられている。誘電体膜70は、光電変換膜50を介して画素電極40に対向し、上面501に沿って連続的に設けられている。誘電体膜70は配線41を覆う一方で、接続電極42の上に開口を有し、接続電極42を露出している。誘電体膜70は反射防止膜やパッシベーション膜および平坦化膜の少なくとも何れかとして機能しうる。誘電体膜70は、対向電極60および/または配線41を覆わなくてもよい。
対向電極60の屈折率が光電変換膜50の屈折率よりも低いことが好ましい。誘電体膜70の屈折率が光電変換膜50の屈折率および/または対向電極60の屈折率よりも低いことが好ましい。屈折率膜の関係を、誘電体膜70<対向電極60<光電変換膜50とすることで、誘電体膜70から光電変換膜50へ入射する光の反射を抑制する反射防止構造を実現することもできる。
例えば対向電極60の材料としては屈折率が1.9〜2.2である、ITO等の透明導電材料を用いることができる。光電変換膜50の材料としては、屈折率が3〜4程度であるシリコンや、屈折率が1.5〜2.5である量子ドット膜等の複合材料を用いることができる。例えば、屈折率が2.0未満の樹脂に、屈折率が2.5以上の粒子を分散させた複合材料を用いることで、実効的な屈折率を2.2よりも大きくすることができる。誘電体膜70の材料としては、例えば、屈折率が1.4〜1.6である酸化シリコン、屈折率が1.6〜1.8である酸窒化シリコン、あるいは、屈折率が1.8〜2.3である窒化シリコンを用いることができる。これらの材料からなる複数の誘電体層を積層して、誘電体膜70を複層膜としてもよい。誘電体膜70、対向電極60および光電変換膜50の材料は、上述した屈折率の関係を満たすように選択すればよい。
誘電体膜70の上には、カラーフィルタアレイ80が設けられ、カラーフィルタアレイ80の上にはマイクロレンズアレイ90が設けられている。
マイクロレンズアレイ90、カラーフィルタアレイ80、誘電体膜70および対向電極60を介して光が光電変換膜50に入射すると、光が光電変換されることによって信号電荷が生じる。信号電荷は正孔であってもよいし電子であってもよい。信号電荷の極性に応じて画素電極40の電位と対向電極60の電位の高低が設定される。信号電荷の量とMIS構造の容量に応じた電位が画素電極40の各々に現れ、導電部材30を介して図1(b)に示す接続部31を経由して不純物領域15の電位が変化する。スイッチトランジスタ12をONにすると、不純物領域15の電位に応じて不純物領域16の電位が変化する。不純物領域16に接続されたゲート19を有する増幅トランジスタ11は、不純物領域16の電位に応じた信号、つまり、対応する光電変換膜50の電荷に応じた信号を出力することができる。スイッチトランジスタ12をOFFにし、リセットトランジスタ13をONにすると、不純物領域16の電位をリセットできる。光電変換膜50のリフレッシュ、すなわち信号電荷の排出は対向電極60および中間電極43の電位をリフレッシュ電位にすることにより、行うことができる。対向電極60のみでなく光電変換膜50の下部にも電荷の排出先である中間電極43が存在することで効果的に電荷の排出を行うことができる。このとき対向電極60と中間電極43それぞれのリフレッシュ電位は同一の電位であってもよく、異なる電位であってもよい。これらリフレッシュ電位の付与は図1に示した制御回路6によって行われる。制御回路6を対向電極60と中間電極43に対して共通に設けることもできるが、対向電極60に接続された部分と中間電極43に接続された部分に分けることもできる。
第1画素電極401を有する第1画素101のリフレッシュ時には、中間電極43と第1画素電極401の間の電位差は、第1画素電極401と第2画素電極402の間の電位差よりも大きいことが好ましい。また、第2画素電極402を有する第2画素102のリフレッシュ時には、中間電極43と第2画素電極402の間の電位差は、第1画素電極401と第2画素電極402の間の電位差よりも大きいことが好ましい。第1画素101のリフレッシュと第2画素102のリフレッシュのタイミングは同じであってもよいし、別であってもよい。なお、互いに隣り合う第1画素電極401と第2画素電極402には、光電変換期間中(1垂直走査期間および/または1水平走査期間)にほぼ同じ電位が供給されうる。そのため、第1画素電極401と第2画素電極402の電位差は、第1画素電極401と対向電極60との間の電位差および/または第2画素電極402と対向電極60との間の電位差よりも小さい。
第1画素電極401を有する第1画素101のリフレッシュ時には、中間電極43と第1画素電極401の間の電位差は、中間電極43と対向電極60の間の電位差よりも大きいことが好ましい。また、第2画素電極402を有する第2画素102のリフレッシュ時には、中間電極43と第1画素電極401の間の電位差および/または中間電極43と第2画素電極402の間の電位差は、中間電極43と対向電極60の間の電位差よりも大きいことが好ましい。このようにすることで、より効率的に中間電極43で電荷を排出し、残像を抑制できる。図3(a)、(b)は画素内における画素電極40と中間電極43の平面図である。中間電極43は格子状の形状を有する様に配することができる。格子状としては、図3(a)に示すようなグリッド状、または図3(b)に示すようにストライプ状を有するように中間電極43を配置することが好ましい。
図2に示した撮像装置1000の製造方法を、図4(a)〜(e)を用いて説明する。図2に示した、画素回路110の各種トランジスタや周辺回路の各種トランジスタが設けられた半導体基板10を、適当な半導体製造プロセスを用いて作製する。半導体基板10の上に適当な多層配線プロセスを用いて導電部材30および絶縁部材20を有する配線構造体120を形成する。
図4(a)に示すように絶縁部材20および導電部材30からなる配線構造体120の上に導電膜を形成して、導電膜をパターニングすることで、画素電極40を形成する。次に図4(b)に示すように、画素電極40を覆うように形成された絶縁膜をエッチングなどによりパターニングし、各々が各画素電極40を覆う複数の絶縁膜44を形成する。画素電極40は絶縁部材20と絶縁膜44の間に位置する。さらに、画素電極40および絶縁膜44を覆う様に導電膜を形成した後、この導電膜をエッチングなどによりパターニングすることで、図4(c)に示すように隣接する画素電極40の間に中間電極43を形成する。図4(c)に示すように、画素電極40よりも厚い導電膜を形成することで中間電極43を画素電極40よりも厚くすることができる。また、中間電極43を画素電極40とは別の材料を用いて形成することで、中間電極43が光電変換膜50に接しても光電変換膜50の変質や汚染が生じないようにするための材料を選択しやすくできる。例えば、中間電極43には画素電極40よりも光電変換膜50へ拡散しにくい材料、つまり光電変換膜50に対する拡散係数が小さい材料を用いることが好ましい。なお、ここでは、画素領域1内で絶縁膜44となる絶縁膜をパターニングする例を示したが、このパターニングは行わなくてもよい。その場合は、画素境界部に延在する絶縁膜44の上に中間電極43を形成することができ、絶縁部材20と中間電極43との間に絶縁膜44が延在する形態となる。
さらに、図4(d)に示すように、光電変換膜50を形成する。光電変換膜50は有機あるいは無機の半導体材料を、CVD法などの気相成膜、塗布法などの液相成膜、固相成膜の何れかの方法により形成する。
その後、光電変換膜50の上に対向電極60を形成する。対向電極60はITOやZnOなどの透明導電材料をスパッタ法、CVD法、スピンコート法などによって形成される。さらに対向電極60の上に誘電体膜70を形成する。誘電体膜70はパッシベーションを目的とした酸化シリコンや窒化シリコンなどの無機材料層および平坦化を目的とした有機材料層(樹脂層)の少なくとも一方を含む、単層膜もしくは多層膜でありうる。さらに誘電体膜70の上に、カラーフィルタアレイ80、マイクロレンズアレイ90を形成して図2(a)に示した撮像装置1000を得ることができる。
本実施例によれば、対向電極60のみでなく光電変換膜50の下部にも電荷を排出することができる中間電極43が存在するため、リフレッシュ時に効率的に電荷の排出を行うことができる。このため、電荷の残存による残像の発生を抑制することができる。
<第2実施形態>
次に、図5(a)〜(c)を用いて第2実施形態に係る撮像装置の製造方法を説明する。第3実施形態は、中間電極43および絶縁膜44の形成方法が第1実施形態と異なる。図5(a)に示すように配線構造体120の上に導電膜を形成して、導電膜をパターニングすることで、画素電極40および中間電極43を同時に形成する。図5(b)に示すように画素電極40および中間電極43を覆うように絶縁膜を堆積させる。
図5(c)に示すように絶縁膜を、中間電極43の少なくとも一部が露出するようパターニングし、絶縁膜44を形成する。この工程以降は、第1実施形態と同様であるから、説明を省略する。第2実施形態においては画素電極と中間電極を同時に形成することで第1実施形態に比べ、工程を削減することができ、中間電極の画素電極に対する位置精度が向上する。
<第3実施形態>
次に、図6(a)〜(e)を用いて第3実施形態に係る撮像装置の製造方法を説明する。第3実施形態は、画素電極40の形成方法が第1実施形態と主に異なる。図6(a)に示すように、ダマシン法を用いて画素電極40を絶縁部材20に埋め込んで形成する。そのため、画素電極40の上面と絶縁部材20の上面とが連続した平坦面が形成される。次に、図6(b)に示すように、画素電極40および絶縁部材20を覆う様に絶縁膜44を形成する。ここで、絶縁膜44を第1実施形態と同様にパターニングすることもできるが、本例では画素境界部に絶縁膜44を残している。次に、絶縁膜44の上に導電膜を形成し、この導電膜をパターニングすることにより、中間電極43を形成する。画素電極40は絶縁部材20と絶縁膜44との間に配されており、絶縁膜44は、絶縁部材20と中間電極43との間に延在している。この中間電極43は第1実施形態や第2実施形態とは異なり、画素電極40間ではなく、画素電極40間の上方に形成される。このような形態によれば、距離D1、D2を大きくしつつ、距離D0を小さくできるため、感度の向上と残像の防止を両立することができる。
第3実施形態では、画素電極40をダマシン法で埋め込んだが、中間電極43をダマシン法で絶縁部材20に埋め込んだ後に、画素電極40を絶縁部材20の上に配置してもよい。その場合、中間電極43は画素電極40間の下方に位置することになる。
以上説明した実施形態は、第1画素電極401と、第1画素電極401に隣り合う第2画素電極402と、第1画素電極401および第2画素電極402を連続的に覆う光電変換膜50と、を備える撮像装置1000を説明した。撮像装置1000では、第1画素電極401と光電変換膜50との間および第2画素電極402と光電変換膜50との間には絶縁膜44が設けられている。また、第1画素電極401と第2画素電極402の間に対応する位置に、光電変換膜50の第1画素電極401および第2画素電極402が配された側の面に接する中間電極43が設けられている。本発明は少なくともこの形態を逸脱しない範囲において適宜変更が可能である。例えば、第2実施形態と第3実施形態を組み合わせて、画素電極40および中間電極43を絶縁部材20に埋め込んだ形態にすることもできる。その場合、中間電極43は画素電極40間に位置することになる。また、中間電極43をダマシン法で絶縁部材20に埋め込んだ後に、画素電極40を絶縁部材20の上に配置してもよい。その場合、中間電極43は画素電極40間の下方に位置することになる。
401 第1画素電極
402 第2画素電極
50 光電変換膜
43 中間電極
44 絶縁膜

Claims (20)

  1. 第1画素電極と、前記第1画素電極に隣り合う第2画素電極と、前記第1画素電極および前記第2画素電極を連続的に覆う光電変換膜と、を備える撮像装置であって、
    前記第1画素電極と前記光電変換膜との間および前記第2画素電極と前記光電変換膜との間には絶縁膜が設けられており、
    前記光電変換膜を介して前記第1画素電極および前記第2画素電極に対向する対向電極が設けられており、
    前記第1画素電極と前記第2画素電極の間に対応する位置において、前記光電変換膜の前記第1画素電極および前記第2画素電極が配された側に中間電極が設けられており、
    前記中間電極と前記第1画素電極の間の電位差を、前記中間電極と前記対向電極の間の電位差よりも大きくする制御回路を備え、
    前記光電変換膜と前記中間電極との距離は、前記光電変換膜と前記第1画素電極との距離および前記光電変換膜と前記第2画素電極との距離よりも小さく、
    前記光電変換膜に存在する電荷は前記中間電極を介して排出されることを特徴とする撮像装置。
  2. 第1画素電極と、前記第1画素電極に隣り合う第2画素電極と、前記第1画素電極および前記第2画素電極を連続的に覆う光電変換膜と、を備える撮像装置であって、
    前記第1画素電極と前記光電変換膜との間および前記第2画素電極と前記光電変換膜との間には絶縁膜が設けられており、
    前記第1画素電極と前記第2画素電極の間に対応する位置において、前記光電変換膜の前記第1画素電極および前記第2画素電極が配された側に中間電極が設けられており、
    前記第1画素電極は絶縁部材と前記絶縁膜との間に配されており、前記絶縁膜は、前記絶縁部材と前記中間電極との間に延在しており、
    前記光電変換膜と前記中間電極との距離は、前記光電変換膜と前記第1画素電極との距離および前記光電変換膜と前記第2画素電極との距離よりも小さく、
    前記光電変換膜に存在する電荷は前記中間電極を介して排出されることを特徴とする撮像装置。
  3. 前記中間電極と前記第1画素電極の間の電位差を、前記第1画素電極と前記第2画素電極の間の電位差よりも大きくする制御回路を備える、請求項1または2に記載の撮像装置。
  4. 前記光電変換膜を介して前記第1画素電極および前記第2画素電極に対向する対向電極が設けられている、請求項2に記載の撮像装置。
  5. 前記対向電極と前記中間電極との距離が、前記対向電極と前記第1画素電極との距離および前記対向電極と前記第2画素電極との距離よりも小さい、請求項または4に記載の撮像装置。
  6. 外部回路と電気的に接続するための接続電極を備え、前記中間電極は前記接続電極と同じ材料で構成されている、請求項1乃至5のいずれか1項に記載の撮像装置。
  7. 前記中間電極は前記第1画素電極の材料および前記第2画素電極の材料とは異なる材料で構成されている、請求項1乃至6のいずれか1項に記載の撮像装置。
  8. 前記中間電極が前記絶縁膜から離れて設けられている、請求項1乃至7のいずれか1項に記載の撮像装置。
  9. 前記第1画素電極は絶縁部材と前記絶縁膜との間に配されており、前記絶縁膜は、前記絶縁部材と前記中間電極との間に延在している、請求項1に記載の撮像装置。
  10. 前記中間電極は、グリッド状あるいはストライプ状の形状を有する、請求項1乃至9のいずれか1項に記載の撮像装置。
  11. 基板と、前記第1画素電極と前記基板との間に設けられた絶縁部材と、を備え、前記対向電極と前記第1画素電極との距離が、前記対向電極と前記絶縁部材との距離よりも小さい、請求項1、4または5に記載の撮像装置。
  12. 前記絶縁膜と前記対向電極との距離は、前記中間電極と前記対向電極との距離よりも小さい、請求項1、4、5、または、請求項11に記載の撮像装置。
  13. 前記中間電極の幅が、前記第1画素電極の幅よりも小さい、請求項1乃至12のいずれか1項に記載の撮像装置。
  14. トランジスタを有する半導体基板を備え、前記トランジスタのソースまたはドレインとなる不純物領域が前記半導体基板に設けられており、前記第1画素電極は前記不純物領域に接続されている、請求項1乃至13のいずれか1項に記載の撮像装置。
  15. 第1画素回路および第2画素回路を有する半導体基板を備え、前記第1画素電極は前記第1画素回路に接続されており、前記第2画素電極は前記第2画素回路に接続されており、
    前記第1画素回路および前記第2画素回路の各々は、第1トランジスタおよび第2トランジスタを含み、前記第1トランジスタのゲートは前記半導体基板に設けられた不純物領域に接続されており、前記第2トランジスタは前記不純物領域の電位をリセットする、請求項1乃至14のいずれか1項に記載の撮像装置。
  16. 前記第1画素回路および前記第2画素回路の各々は第3トランジスタを含み、前記不純物領域は前記第3トランジスタのドレインであって、前記第1画素電極は前記第1画素回路に含まれる第3トランジスタのソースに接続されており、前記第2画素電極は前記第2画素回路に含まれる第3トランジスタのソースに接続されている、請求項15に記載の撮像装置。
  17. 第1画素回路および第2画素回路を有する半導体基板を備え、前記第1画素電極は前記第1画素回路に接続されており、前記第2画素電極は前記第2画素回路に接続されており、
    前記第1画素回路および前記第2画素回路の各々には、ソースフォロワ回路を構成する増幅トランジスタが設けられている、請求項1乃至16のいずれか1項に記載の撮像装置。
  18. 前記中間電極は前記光電変換膜に接する、請求項1乃至16のいずれか1項に記載の撮像装置。
  19. 前記光電変換膜の上にマイクロレンズアレイが設けられている、請求項1乃至17のいずれか1項に記載の撮像装置。
  20. 請求項1乃至19のいずれか1項に記載の撮像装置と、
    前記撮像装置から得られた信号を処理する信号処理装置および/または前記撮像装置で撮影された画像を表示する表示装置と、を備えるシステム。
JP2014196672A 2014-09-26 2014-09-26 撮像装置 Active JP6555867B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014196672A JP6555867B2 (ja) 2014-09-26 2014-09-26 撮像装置
US14/863,254 US9647018B2 (en) 2014-09-26 2015-09-23 Imaging device including an intermediate electrode between first and second pixel electrodes and in contact with a photoelectric conversion film
US15/480,251 US10269849B2 (en) 2014-09-26 2017-04-05 Imaging device including photoelectric conversion film for continuously covering electrodes having a distance between a counter electrode and a pixel electrode or an intermediate electrode is smaller than a distance between the counter electrode and an insulating member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014196672A JP6555867B2 (ja) 2014-09-26 2014-09-26 撮像装置

Publications (2)

Publication Number Publication Date
JP2016072271A JP2016072271A (ja) 2016-05-09
JP6555867B2 true JP6555867B2 (ja) 2019-08-07

Family

ID=55585318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014196672A Active JP6555867B2 (ja) 2014-09-26 2014-09-26 撮像装置

Country Status (2)

Country Link
US (2) US9647018B2 (ja)
JP (1) JP6555867B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7005331B2 (ja) * 2017-12-21 2022-01-21 キヤノン株式会社 撮像装置及び撮像システム
CN110071126A (zh) * 2018-01-23 2019-07-30 松下知识产权经营株式会社 摄像装置
FR3093233B1 (fr) * 2019-02-25 2021-03-05 Isorg Dispositif matriciel pour capteur d'image, à transistors en couches minces et photodiodes organiques
WO2021240998A1 (ja) * 2020-05-26 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57173969A (en) * 1981-04-20 1982-10-26 Fuji Photo Film Co Ltd Solid state image pickup device
JPS6218755A (ja) * 1985-07-18 1987-01-27 Toshiba Corp 固体撮像装置
JP3066944B2 (ja) * 1993-12-27 2000-07-17 キヤノン株式会社 光電変換装置、その駆動方法及びそれを有するシステム
JPH09275201A (ja) * 1996-04-04 1997-10-21 Fuji Xerox Co Ltd 固体撮像素子
US6229191B1 (en) * 1999-11-19 2001-05-08 Agilent Technologies, Inc. Conductive guard rings for elevated active pixel sensors
JP2006156555A (ja) * 2004-11-26 2006-06-15 Toshiba Corp X線平面検出器
JP2007192611A (ja) 2006-01-18 2007-08-02 Fujifilm Corp 放射線画像検出器の残像消去方法および装置
JP2008198910A (ja) * 2007-02-15 2008-08-28 Fujifilm Corp 放射線画像検出装置およびその製造方法
JP5107747B2 (ja) * 2007-03-09 2012-12-26 富士フイルム株式会社 放射線画像検出器
JP4961590B2 (ja) * 2007-04-13 2012-06-27 力晶科技股▲ふん▼有限公司 イメージセンサー及びその製作方法
JP2008306080A (ja) * 2007-06-11 2008-12-18 Hitachi Ltd 光センサ素子、およびこれを用いた光センサ装置、画像表示装置
US7675101B2 (en) 2007-09-07 2010-03-09 Dongbu Hitek Co., Ltd. Image sensor and manufacturing method thereof
JP2011151271A (ja) 2010-01-22 2011-08-04 Rohm Co Ltd 光電変換装置およびその製造方法、および固体撮像装置
JP2011238781A (ja) * 2010-05-11 2011-11-24 Panasonic Corp 固体撮像素子及びその製造方法
JP2011249623A (ja) 2010-05-28 2011-12-08 Panasonic Corp 光電変換素子とその製造方法、および固体撮像素子とその製造方法
WO2012004923A1 (ja) * 2010-07-09 2012-01-12 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法
WO2013001809A1 (ja) * 2011-06-30 2013-01-03 パナソニック株式会社 固体撮像装置
KR101774491B1 (ko) 2011-10-14 2017-09-13 삼성전자주식회사 유기 포토다이오드를 포함하는 유기 픽셀, 이의 제조 방법, 및 상기 유기 픽셀을 포함하는 장치들
WO2013111637A1 (ja) * 2012-01-23 2013-08-01 ソニー株式会社 固体撮像装置、及び、固体撮像装置の製造方法、電子機器
JP5895650B2 (ja) 2012-03-28 2016-03-30 ソニー株式会社 撮像装置および撮像表示システム
JP2013219067A (ja) 2012-04-04 2013-10-24 Canon Inc 放射線検出装置の製造方法、放射線検出装置、及び放射線撮像システム
JP5946132B2 (ja) * 2012-09-25 2016-07-05 富士フイルム株式会社 固体撮像素子の製造方法
JP2016033972A (ja) * 2014-07-31 2016-03-10 キヤノン株式会社 撮像装置及び撮像システム
JP6521586B2 (ja) * 2014-07-31 2019-05-29 キヤノン株式会社 固体撮像素子および撮像システム

Also Published As

Publication number Publication date
US20160093650A1 (en) 2016-03-31
US10269849B2 (en) 2019-04-23
JP2016072271A (ja) 2016-05-09
US20170207260A1 (en) 2017-07-20
US9647018B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
JP6429525B2 (ja) 撮像装置、撮像システムおよび撮像装置の製造方法
US10903279B2 (en) Solid state image sensor pixel electrode below a photoelectric conversion film
US10002909B2 (en) Solid-state image sensor, method of producing the same, and electronic apparatus
US9991305B2 (en) Stacked type solid state imaging apparatus and imaging system
JP5366400B2 (ja) 連続した膜を使用する集積されたmis光電性デバイス
US20190088704A1 (en) Image sensors
CN106847838B (zh) 包括垂直传输门的图像传感器
US11233087B2 (en) Image sensor
JP5942275B2 (ja) 固体撮像装置
JP7340787B2 (ja) 撮像装置
US10269849B2 (en) Imaging device including photoelectric conversion film for continuously covering electrodes having a distance between a counter electrode and a pixel electrode or an intermediate electrode is smaller than a distance between the counter electrode and an insulating member
US9780140B2 (en) X-ray image sensor substrate
US20200235148A1 (en) Image sensor
JP2019165211A (ja) 撮像装置
JP2005353626A (ja) 光電変換膜積層型固体撮像素子及びその製造方法
JP2009272452A (ja) 固体撮像装置
WO2019097971A1 (ja) 固体撮像素子及びその形成方法
JP2010045083A (ja) 固体撮像素子
US11843020B2 (en) Image sensor
US20240023353A1 (en) Imaging device and imaging apparatus
WO2021084995A1 (ja) 撮像素子
WO2020218047A1 (ja) 撮像素子
US20230393249A1 (en) Sensor device and sensing module
WO2021084994A1 (ja) 撮像素子
JP2011249688A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190323

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190709

R151 Written notification of patent or utility model registration

Ref document number: 6555867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151