JP7027596B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7027596B2
JP7027596B2 JP2021074262A JP2021074262A JP7027596B2 JP 7027596 B2 JP7027596 B2 JP 7027596B2 JP 2021074262 A JP2021074262 A JP 2021074262A JP 2021074262 A JP2021074262 A JP 2021074262A JP 7027596 B2 JP7027596 B2 JP 7027596B2
Authority
JP
Japan
Prior art keywords
gate electrode
region
electrode
thin film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021074262A
Other languages
English (en)
Other versions
JP2021106297A (ja
Inventor
正浩 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2021074262A priority Critical patent/JP7027596B2/ja
Publication of JP2021106297A publication Critical patent/JP2021106297A/ja
Application granted granted Critical
Publication of JP7027596B2 publication Critical patent/JP7027596B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

本発明の実施形態は、半導体装置に関する。
半導体装置として、例えば画像を表示する表示装置が知られている。アクティブマトリクス方式の表示装置において、画素のスイッチング素子に薄膜トランジスタ（Thin-film Transistor：ＴＦＴ）が用いられている。また、薄膜トランジスタは、表示領域（アクティブエリア）の外側の非表示領域（周辺領域）にも設けられている。非表示領域の複数の薄膜トランジスタには、ダイオード接続された薄膜トランジスタが含まれている。
例えば、ダイオード接続された薄膜トランジスタは、表示領域を延在する配線に接続され、静電気から画素のスイッチング素子を保護する保護ダイオードとして機能している。このため、保護ダイオードは、表示領域の配線に一定以上の電圧が印加された場合、電流を流すように構成されている。
特開２０１５－９７２７７号公報
本実施形態は、占有面積の小さい薄膜トランジスタを備えた半導体装置を提供する。
一実施形態に係る半導体装置は、
第１ゲート電極と、
前記第１ゲート電極の上方に配置され、第１領域と、第２領域と、前記第１領域と前記第２領域との間に位置するチャネル領域と、を含んだ酸化物半導体で形成される半導体層と、
前記第１ゲート電極と前記半導体層との間に配置された第１絶縁層と、
前記半導体層の上方に位置した第２ゲート電極と、
前記半導体層と前記第２ゲート電極との間に配置された第２絶縁層と、
前記第１絶縁層、前記半導体層、前記第２絶縁層、及び前記第２ゲート電極の上方に配置された第３絶縁層と、
前記第１ゲート電極の一部、前記第１領域の一部、及び、前記第２ゲート電極の一部を露出した第１コンタクトホールと、
前記第１コンタクトホールに形成され、前記第１ゲート電極と前記第１領域と前記第２ゲート電極とを電気的に接続した第１電極と、を備える。
図１は、第１の実施形態に係る表示装置の構成及び等価回路を示す平面図である。 図２は、図１に示した表示装置の一部の等価回路を示す図であり、保護回路を示す図である。 図３は、上記保護回路の一部を示す平面図である。 図４は、図３の線ＩＶ－ＩＶに沿ったアレイ基板を示す断面図である。 図５は、上記第１の実施形態の変形例に係る表示装置のアレイ基板を示す断面図である。 図６は、第２の実施形態に係る表示装置の保護回路の一部を示す平面図である。 図７は、図６の線ＶＩＩ－ＶＩＩに沿ったアレイ基板を示す断面図である。 図８は、上記第２の実施形態の変形例に係る表示装置のアレイ基板を示す断面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（第１の実施形態）
まず、第１の実施形態について詳細に説明する。本実施形態では、半導体装置として、薄膜トランジスタを有する表示装置を例に説明する。図１は、第１の実施形態に係る表示装置ＤＳＰの構成及び等価回路を示す平面図である。ここでは、表示装置ＤＳＰとして、液晶表示装置を例に説明する。
図１に示すように、表示装置ＤＳＰは、液晶表示パネルＰＮＬを備えている。液晶表示パネルＰＮＬは、画像を表示する表示領域（アクティブエリア）ＤＡと、表示領域ＤＡの外側の非表示領域（周辺領域）ＮＤＡと、を備えている。液晶表示パネルＰＮＬは、後述するアレイ基板ＡＲ及び液晶層ＬＣを備え、さらに対向基板を備えている。なお、液晶層ＬＣは、アレイ基板ＡＲと対向基板との間に保持されている。
表示領域ＤＡにおいて、アレイ基板ＡＲは、複数本の走査線Ｇ、複数本の補助容量線Ｃ、複数本の信号線Ｓ、及び複数個のマトリクス状の副画素ＰＸを備えている。各副画素ＰＸは、隣合う２本の走査線Ｇと隣合う２本の信号線Ｓとによって区画されている。走査線Ｇ及び補助容量線Ｃは、第１方向Ｘに略平行に延出している。なお、走査線Ｇ及び補助容量線Ｃは、必ずしも直線的に延出していなくてもよい。これらの走査線Ｇ及び補助容量線Ｃは、第２方向Ｙに交互に並べられている。
信号線Ｓは、第２方向Ｙに略平行に延出している。信号線Ｓは、走査線Ｇ及び補助容量線Ｃと略直交している。なお、信号線Ｓは、必ずしも直線的に延出していなくてもよい。なお、走査線Ｇ、補助容量線Ｃ、及び信号線Ｓは、それらの一部が屈曲していてもよい。走査線Ｇ、信号線Ｓ、及び補助容量線Ｃ、並びに後述するゲート電極ＧＥ、電極Ｅ、及び導電層ＣＬは、例えば、モリブデン、クロム、タングステン、アルミニウム、銅、チタン、ニッケル、タンタル、銀あるいはこれらの合金によって形成されているが、特に限定されるものではなく、その他の金属や合金、またはこれらの積層膜で形成されていてもよい。
各走査線Ｇは、表示領域ＤＡの外部まで延出し、走査線ドライバＧＤに接続されている。各信号線Ｓは、表示領域ＤＡの外部まで延出し、信号線ドライバＳＤに接続されている。各補助容量線Ｃは、表示領域ＤＡの外部まで延出し、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
各副画素ＰＸは、薄膜トランジスタＴＲ１、画素電極ＰＥ、共通電極ＣＥ、保持容量ＣＳ、液晶層ＬＣを備えている。画素電極ＰＥは、薄膜トランジスタＴＲ１を介して信号線Ｓと電気的に接続されている。共通電極ＣＥは、画素電極ＰＥとの間に形成される電界を液晶層ＬＣに作用させるように構成されている。共通電極ＣＥは、複数の副画素ＰＸで共用されている。共通電極ＣＥには、表示領域ＤＡの外側に位置した給電部から、定電圧であるコモン電圧Ｖｃｏｍが与えられる。コモン電圧Ｖｃｏｍは、例えば０Ｖの電圧である。上記のことから、共通電極ＣＥは、コモン電位に設定される。保持容量ＣＳは、画素電極ＰＥに電気的に接続されている。
薄膜トランジスタＴＲ１は、走査線ドライバＧＤから走査線Ｇを経由して与えられる制御信号により、導通状態（オン）又は非導通状態（オフ）に切替えられる。信号線ドライバＳＤから出力される画像信号（映像信号）は、信号線Ｓ及び導通状態の薄膜トランジスタＴＲ１を経由して対応する画素電極ＰＥに与えられる。コモン電位に設定される共通電極ＣＥと画素電極ＰＥとの間の電位差により、液晶層に印加される電圧が制御される。
保持容量ＣＳは、液晶層ＬＣに印加される電圧を一定期間保持するものであり、絶縁層を介して対向する一対の電極で構成されている。例えば、保持容量ＣＳにおいて、一方の電極は補助容量線Ｃの一部あるいは補助容量線Ｃと電気的に接続された補助電極であり、他方の電極は画素電極ＰＥあるいは画素電極ＰＥに電気的に接続された補助対向電極である。
走査線ドライバＧＤ及び信号線ドライバＳＤは、非表示領域ＮＤＡに配置されている。走査線ドライバＧＤ及び信号線ドライバＳＤは、複数の薄膜トランジスタを備えている。例えば、走査線ドライバＧＤは、ダイオード接続された複数の薄膜トランジスタＴＲ２を備えている。走査線ドライバＧＤには、定電圧である第１電源電圧Ｖｄｄ、定電圧である第２電源電圧Ｖｓｓなどが与えられる。本実施形態において、第１電源電圧Ｖｄｄはコモン電圧Ｖｃｏｍより高電位の電圧であり、第２電源電圧Ｖｓｓはコモン電圧Ｖｃｏｍより低電位の電圧である。例えば、第１電源電圧Ｖｄｄは＋５Ｖの電圧であり、第２電源電圧Ｖｓｓは－５Ｖの電圧である。
保護回路群ＰＣＧ１，ＰＣＧ２は、非表示領域ＮＤＡに配置されている。
保護回路群ＰＣＧ１は複数の保護回路ＰＣ１を有し、保護回路ＰＣ１は非表示領域ＮＤＡにて走査線Ｇと一対一で接続されている。保護回路群ＰＣＧ１は、非表示領域ＮＤＡのうち、表示領域ＤＡより左側に配置され、表示領域ＤＡと走査線ドライバＧＤとの間に位置している。但し、保護回路群ＰＣＧ１は、非表示領域ＮＤＡのうち、表示領域ＤＡより右側に配置されていてもよく、左右両側に配置されていてもよい。一方で、複数の保護回路ＰＣ１は、配線Ｌ１に接続されている。配線Ｌ１には定電圧である第１調整電圧Ｖａ１が与えられる。
保護回路群ＰＣＧ２は複数の保護回路ＰＣ２を有し、保護回路ＰＣ２は非表示領域ＮＤＡにて信号線Ｓと一対一で接続されている。保護回路群ＰＣＧ２は、非表示領域ＮＤＡのうち、表示領域ＤＡより下側に配置され、表示領域ＤＡと信号線ドライバＳＤとの間に位置している。但し、保護回路群ＰＣＧ２は、非表示領域ＮＤＡのうち、表示領域ＤＡより上側に配置されていてもよく、上下両側に配置されていてもよい。一方で、複数の保護回路ＰＣ２は、配線Ｌ２に接続されている。配線Ｌ２には定電圧である第２調整電圧Ｖａ２が与えられる。
第１調整電圧Ｖａ１及び第２調整電圧Ｖａ２は、それぞれ定電圧であればよい。第１調整電圧Ｖａ１及び第２調整電圧Ｖａ２としては、コモン電圧Ｖｃｏｍ、第１電源電圧Ｖｄｄ、及び第２電源電圧Ｖｓｓなどを利用することが可能である。
走査線Ｇに一定以上の電圧が印加された場合、保護回路群ＰＣＧ１は、走査線Ｇから配線Ｌ１に、又は配線Ｌ１から走査線Ｇに、電流を流すように構成されている。また、信号線Ｓに一定以上の電圧が印加された場合、保護回路群ＰＣＧ２は、信号線Ｓから配線Ｌ２に、又は配線Ｌ２から信号線Ｓに、電流を流すように構成されている。そのため、保護回路群ＰＣＧ１は走査線Ｇに接続された薄膜トランジスタＴＲ１を静電気から保護することができ、保護回路群ＰＣＧ２は信号線Ｓに接続された薄膜トランジスタＴＲ１を静電気から保護することができる。
図２は、図１に示した表示装置ＤＳＰの一部の等価回路を示す図であり、保護回路を示す図である。
図２に示すように、保護回路ＰＣ１，ＰＣ２は、直並列に接続された複数のダイオードＤを備えている。この例では、保護回路ＰＣ１，ＰＣ２は、３個の第１ダイオードＤ１及び３個の第２ダイオードＤ２を備えている。３個の第１ダイオードＤ１は直列に接続され、３個の第２ダイオードＤ２は直列に接続されている。以下、単個の第１ダイオードＤ１と単個の第２ダイオードＤ２とを含む２個のダイオードＤをダイオード群ＤＧとして説明する。
図３は、上記保護回路ＰＣの一部を示す平面図である。ここでは、保護回路ＰＣの単個のダイオード群ＤＧを例に説明する。
図３に示すように、ダイオード群ＤＧは、ダイオード接続された薄膜トランジスタＴＲ３と、ダイオード接続された薄膜トランジスタＴＲ４と、を備えている。薄膜トランジスタＴＲ３は上記第１ダイオードＤ１に相当し、薄膜トランジスタＴＲ４は上記第２ダイオードＤ２に相当している。ダイオード群ＤＧは、半導体層ＳＬ１、半導体層ＳＬ２、第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２、第３ゲート電極ＧＥ３、第４ゲート電極ＧＥ４、第１電極Ｅ１、第２電極Ｅ２、第３電極Ｅ３、及び第４電極Ｅ４を備えている。
第２ゲート電極ＧＥ２は、第１ゲート電極ＧＥ１に重なっている。第３ゲート電極ＧＥ３は、第１ゲート電極ＧＥ１に距離を置いて位置している。この例では、第３ゲート電極ＧＥ３は、第２ゲート電極ＧＥ２にも距離を置いて位置している。第４ゲート電極ＧＥ４は、第３ゲート電極ＧＥ３に重なっている。
半導体層ＳＬ１は、第１ゲート電極ＧＥ１及び第２ゲート電極ＧＥ２が互いに重なる部分に重なっている。半導体層ＳＬ２は、半導体層ＳＬ１に距離を置いて位置している。半導体層ＳＬ２は、第３ゲート電極ＧＥ３及び第４ゲート電極ＧＥ４が互いに重なる部分に重なっている。そのため、ダイオード群ＤＧには、第１ゲート電極ＧＥ１、半導体層ＳＬ１、及び第２ゲート電極ＧＥ２が互いに重なる領域と、第３ゲート電極ＧＥ３、半導体層ＳＬ２、及び第４ゲート電極ＧＥ４が互いに重なる領域と、が存在している。
第１コンタクトホールＣＨ１、第２コンタクトホールＣＨ２、第３コンタクトホールＣＨ３、及び第４コンタクトホールＣＨ４は、互いに距離を置いて位置している。
第１コンタクトホールＣＨ１は、第１ゲート電極ＧＥ１の一部、半導体層ＳＬ１の一部、及び第２ゲート電極ＧＥ２の一部に重ねられ、各々の上記一部を露出させている。第２コンタクトホールＣＨ２は、半導体層ＳＬ１の一部に重ねられ、上記一部を露出させている。
第３コンタクトホールＣＨ３は、第３ゲート電極ＧＥ３の一部、半導体層ＳＬ２の一部、及び第４ゲート電極ＧＥ４の一部に重ねられ、各々の上記一部を露出させている。第４コンタクトホールＣＨ４は、半導体層ＳＬ２の一部に重ねられ、上記一部を露出させている。
第１電極Ｅ１は、第１コンタクトホールＣＨ１に重なる領域に設けられ、第１ゲート電極ＧＥ１の一部、半導体層ＳＬ１の一部、及び第２ゲート電極ＧＥ２の一部に重ねられている。第２電極Ｅ２は、第１電極Ｅ１に距離を置いて位置している。第２電極Ｅ２は、第２コンタクトホールＣＨ２に重なる領域に設けられ、半導体層ＳＬ１の一部に重ねられている。
第３電極Ｅ３は、第３コンタクトホールＣＨ３に重なる領域に設けられ、第３ゲート電極ＧＥ３の一部、半導体層ＳＬ２の一部、及び第４ゲート電極ＧＥ４の一部に重ねられている。第４電極Ｅ４は、第３電極Ｅ３に距離を置いて位置している。第４電極Ｅ４は、第４コンタクトホールＣＨ４に重なる領域に設けられ、半導体層ＳＬ２の一部に重ねられている。
本実施形態において、第１電極Ｅ１及び第４電極Ｅ４は、同一材料で一体に形成されている。また、第２電極Ｅ２及び第３電極Ｅ３は、同一材料で一体に形成されている。
半導体層ＳＬ１、第１ゲート電極ＧＥ１、第２ゲート電極ＧＥ２、第１電極Ｅ１、及び第２電極Ｅ２は、薄膜トランジスタＴＲ３を構成している。半導体層ＳＬ２、第３ゲート電極ＧＥ３、第４ゲート電極ＧＥ４、第３電極Ｅ３、及び第４電極Ｅ４は、薄膜トランジスタＴＲ４を構成している。ダイオード群ＤＧの構成に注目した場合、例えば、ダイオード群ＤＧの中心ＣＥＮに関し、薄膜トランジスタＴＲ３及び薄膜トランジスタＴＲ４は互いに点対称である。
次に、薄膜トランジスタＴＲ３及び薄膜トランジスタＴＲ４の断面構造について説明する。本実施形態において、薄膜トランジスタＴＲ３及び薄膜トランジスタＴＲ４の構造は同一である。このため、以下、薄膜トランジスタＴＲ３を代表して説明する。図４は、図３の線ＩＶ－ＩＶに沿ったアレイ基板ＡＲを示す断面図である。なお、図４は、第１ゲート電極ＧＥ１、第１領域Ｒ１、及び第２ゲート電極ＧＥ２を通り絶縁基板ＳＵＢの上面に垂直である仮想の垂直面Ｐａ上の断面である。また、図４は、薄膜トランジスタＴＲ３の断面構造を示す図である。
図４に示すように、アレイ基板ＡＲは、絶縁基板ＳＵＢを備えている。絶縁基板ＳＵＢとしては、ガラス基板を利用することができる。但し、絶縁基板ＳＵＢを液晶表示パネルＰＮＬ以外の用途で使用する場合など、絶縁基板ＳＵＢにガラス基板以外の基板を利用してもよい。例えば、絶縁基板ＳＵＢは樹脂基板であってもよい。また、絶縁基板ＳＵＢは、必要に応じて光透過性を有していればよい。
第１ゲート電極ＧＥ１は、絶縁基板ＳＵＢの上に配置され、絶縁基板ＳＵＢに接している。但し、本実施形態と異なり、第１ゲート電極ＧＥ１は、絶縁基板ＳＵＢに接していなくともよく、絶縁基板ＳＵＢと第１ゲート電極ＧＥ１との間に絶縁層が介在していてもよい。
半導体層ＳＬ１は、第１ゲート電極ＧＥ１の上方に配置されている。半導体層ＳＬ１は、非晶質シリコン、多結晶シリコン、有機物半導体、酸化物半導体などの半導体で形成されている。酸化物半導体の体表的な例としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛スズ酸化物（ＺｎＳｎＯ）、亜鉛酸化物（ＺｎＯ）、及び透明アモルファス酸化物半導体（ＴＡＯＳ）などが挙げられる。本実施形態において、半導体層ＳＬ１は、ＴＡＯＳで形成されている。
半導体層ＳＬ１は、第１領域Ｒ１と、第２領域Ｒ２と、チャネル領域Ｒ３と、を含んでいる。本実施形態において、第１領域Ｒ１がソース領域として機能し、第２領域Ｒ２がドレイン領域として機能している。チャネル領域Ｒ３は、第１領域Ｒ１と第２領域Ｒ２との間に位置し、第１ゲート電極ＧＥ１と対向している。第１領域Ｒ１及び第２領域Ｒ２は、それぞれｎ＋領域である。第１領域Ｒ１及び第２領域Ｒ２は、それぞれチャネル領域Ｒ３に比べて低抵抗化されている。
第１絶縁層１１は、絶縁基板ＳＵＢ及び第１ゲート電極ＧＥ１の上に配置されている。例えば、第１絶縁層１１は、第１ゲート電極ＧＥ１と半導体層ＳＬ１との間に配置されている。第２ゲート電極ＧＥ２は、半導体層ＳＬ１の上方に位置し、チャネル領域Ｒ３と対向している。例えば、第２ゲート電極ＧＥ２は、同一材料を使用し走査線Ｇと同一の層に形成されている。
第２絶縁層１２は、半導体層ＳＬ１と第２ゲート電極ＧＥ２との間に配置されている。ここでは、第２絶縁層１２は、チャネル領域Ｒ３の上のみに配置されているが、これに限定されるものではない。第２絶縁層１２は、少なくともチャネル領域Ｒ３の上に配置されていればよい。
第１絶縁層１１及び第２絶縁層１２は、それぞれゲート絶縁層として機能するため、薄い層でも短絡などの欠陥が生じにくい無機材料で形成されることが望ましい。このような無機材料は、例えば、シリコン酸化物やシリコン窒化物などが挙げられるが、特に限定されるものではない。
第１領域Ｒ１及び第２領域Ｒ２を低抵抗化する際、第２絶縁層１２をマスクとして半導体層ＳＬ１の低抵抗化処理を行ってもよい。例えば、第２絶縁層１２で覆われずに露出した半導体層ＳＬ１に、水素プラズマ処理などの還元性ガスプラズマ処理を施す。これにより、露出した半導体層ＳＬ１は、還元性の水素プラズマによって還元され、低抵抗化される。第２絶縁層１２によってマスクされた領域の半導体層ＳＬ１は、還元されないため、比較的高抵抗な状態が維持される。この結果、半導体層ＳＬ１に、第１領域Ｒ１、第２領域Ｒ２、及びチャネル領域Ｒ３が形成される。低抵抗化処理の方法は、特に限定されるものではなく、ＵＶ光照射による還元等、適宜選択することができる。
第３絶縁層１３は、第１絶縁層１１、半導体層ＳＬ１、第２絶縁層１２、及び第２ゲート電極ＧＥ２の上方に配置されている。ここでは、第３絶縁層１３は、第１絶縁層１１、半導体層ＳＬ１、及び第２ゲート電極ＧＥ２の上に配置されている。第３絶縁層１３は、例えば、無機材料で形成されている。
第１コンタクトホールＣＨ１は、第１絶縁層１１及び第３絶縁層１３を貫通し、第１ゲート電極ＧＥ１、第１領域Ｒ１、及び第２ゲート電極ＧＥ２と対向する領域に位置している。第２コンタクトホールＣＨ２は、第３絶縁層１３を貫通し、第２領域Ｒ２と対向する領域に位置している。
第１電極Ｅ１は、第１コンタクトホールＣＨ１を通って第１ゲート電極ＧＥ１と第１領域Ｒ１と第２ゲート電極ＧＥ２とを電気的に接続している。第２電極Ｅ２は、第２コンタクトホールＣＨ２を通って第２領域Ｒ２に電気的に接続されている。例えば、第１電極Ｅ１及び第２電極Ｅ２は、同一材料を使用し信号線Ｓと同一の層に形成されている。
垂直面Ｐａ上において、第１領域Ｒ１及び第２ゲート電極ＧＥ２は、階段状に配置され、第１コンタクトホールＣＨ１の内周面Ｉに段差を形成している。第１電極Ｅ１は、第１ゲート電極ＧＥ１の上面Ｔ１、第１領域Ｒ１の上面Ｔ２、第２ゲート電極ＧＥ２の上面Ｔ３などに接している。第２電極Ｅ２は、第２領域Ｒ２の上面Ｔ４などに接している。
上記のように構成された第１の実施形態に係る表示装置ＤＳＰによれば、表示装置ＤＳＰは、ダイオード接続された複数の薄膜トランジスタＴＲ２，ＴＲ３，ＴＲ４を備えている。例えば、薄膜トランジスタＴＲ３において、第１電極Ｅ１は、単個の第１コンタクトホールＣＨ１を通って第１ゲート電極ＧＥ１と第１領域Ｒ１と第２ゲート電極ＧＥ２とを電気的に接続している。なお、薄膜トランジスタＴＲ４に関しても同様である。このため、複数のコンタクトホールを利用してダイオード接続する場合と比較して、薄膜トランジスタＴＲ３の小型化を図ることができる。これにより、非表示領域ＮＤＡの縮小に寄与することができ、言い換えると狭額縁化に寄与することができる。
また、副画素ＰＸの薄膜トランジスタＴＲ１の半導体層を、薄膜トランジスタＴＲ３，ＴＲ４と同様に酸化物半導体で形成した場合、上記半導体層にリーク電流が流れ難いため、薄膜トランジスタＴＲ１に静電破壊が生じ易くなる。しかしながら、走査線Ｇ及び信号線Ｓには、それぞれ保護回路ＰＣが接続されている。そのため、薄膜トランジスタＴＲ１を静電気から保護することができる。
上記のことから、占有面積の小さい薄膜トランジスタＴＲ３，ＴＲ４を備えた表示装置ＤＳＰを得ることができる。
（第１の実施形態の変形例）
次に、第１の実施形態の変形例に係る表示装置ＤＳＰについて詳細に説明する。本変形例に係る表示装置ＤＳＰは、薄膜トランジスタＴＲ３，ＴＲ４が、導電層ＣＬをさらに備えている点で上記第１の実施形態と相違している。本変形例においても、薄膜トランジスタＴＲ３及び薄膜トランジスタＴＲ４の構造は同一である。このため、ここでも、薄膜トランジスタＴＲ３を代表して説明する。
図５は、本変形例に係る表示装置ＤＳＰのアレイ基板ＡＲを示す断面図である。なお、図５は、第１ゲート電極ＧＥ１、第１領域Ｒ１、第１導電層ＣＬ１、及び第２ゲート電極ＧＥ２を通り絶縁基板ＳＵＢの上面に垂直である仮想の垂直面Ｐａ上の断面である。また、図５は、薄膜トランジスタＴＲ３の断面構造を示す図である。
図５に示すように、薄膜トランジスタＴＲ３は、第１導電層ＣＬ１及び第２導電層ＣＬ２をさらに備えている。第１導電層ＣＬ１は、第１領域Ｒ１の上に配置され、第１領域Ｒ１に接している。第２導電層ＣＬ２は、第２領域Ｒ２の上に配置され、第２領域Ｒ２に接している。第１コンタクトホールＣＨ１は、第１導電層ＣＬ１とさらに対向している。第１電極Ｅ１は、第１導電層ＣＬ１に電気的に接続されている。第２コンタクトホールＣＨ２は、第２導電層ＣＬ２と対向している。第２電極Ｅ２は、第２導電層ＣＬ２に電気的に接続されている。
垂直面Ｐａ上において、第１導電層ＣＬ１及び第２ゲート電極ＧＥ２は、階段状に設けられ、第１コンタクトホールＣＨ１の内周面Ｉに段差を形成している。第１電極Ｅ１は、第１ゲート電極ＧＥ１の上面Ｔ１、第１導電層ＣＬ１の上面Ｔ５、及び第２ゲート電極ＧＥ２の上面Ｔ３などに接している。第２電極Ｅ２は、第２導電層ＣＬ２の上面Ｔ６などに接している。
上記のように構成された第１の実施形態の変形例に係る表示装置ＤＳＰにおいて、薄膜トランジスタＴＲ３は、第１導電層ＣＬ１を備えていてもよい。第１電極Ｅ１は、第１導電層ＣＬ１に接続されている。このため、本変形例においても、占有面積の小さい薄膜トランジスタＴＲ３，ＴＲ４を得ることができる。
（第２の実施形態）
次に、第２の実施形態に係る表示装置ＤＳＰについて詳細に説明する。本実施形態に係る表示装置ＤＳＰは、薄膜トランジスタＴＲ３，ＴＲ４が、単個の半導体層ＳＬを共用している点で上記第１の実施形態と相違している。第２の実施形態において、ダイオード群ＤＧは、上記第１の実施形態と異なり、第３ゲート電極ＧＥ３、第４ゲート電極ＧＥ４、半導体層ＳＬ２、第３電極Ｅ３、及び第４電極Ｅ４を備えていない。
図６は、第２の実施形態に係る表示装置ＤＳＰの保護回路ＰＣの一部を示す平面図である。ここでは、保護回路ＰＣの単個のダイオード群ＤＧを例に説明する。
図６に示すように、ダイオード群ＤＧは、ダイオード接続された薄膜トランジスタＴＲ３と、ダイオード接続された薄膜トランジスタＴＲ４と、を備えている。半導体層ＳＬ１、第１ゲート電極ＧＥ１、第１電極Ｅ１、及び第２電極Ｅ２は、薄膜トランジスタＴＲ３を構成している。半導体層ＳＬ１、第２ゲート電極ＧＥ２、第１電極Ｅ１、及び第２電極Ｅ２は、薄膜トランジスタＴＲ４を構成している。
第１コンタクトホールＣＨ１は、半導体層ＳＬ１の一部、及び第２ゲート電極ＧＥ２の一部に重ねられ、各々の上記一部を露出させている。第２コンタクトホールＣＨ２は、第１ゲート電極ＧＥ１の一部及び半導体層ＳＬ１の一部に重ねられ、各々の上記一部を露出させている。
第１電極Ｅ１は、第１コンタクトホールＣＨ１に重なる領域に設けられ、半導体層ＳＬ１の一部、及び第２ゲート電極ＧＥ２の一部に重ねられている。第２電極Ｅ２は、第２コンタクトホールＣＨ２に重なる領域に設けられ、第１ゲート電極ＧＥ１の一部、及び半導体層ＳＬ１の一部に重ねられている。
次に、薄膜トランジスタＴＲ３及び薄膜トランジスタＴＲ４の断面構造について説明する。図７は、図６の線ＶＩＩ－ＶＩＩに沿ったアレイ基板を示す断面図である。また、図７は、薄膜トランジスタＴＲ３，ＴＲ４の断面構造を示す図である。
図７に示すように、第１コンタクトホールＣＨ１は、第３絶縁層１３を貫通し、第１領域Ｒ１、及び第２ゲート電極ＧＥ２と対向する領域に位置している。第２コンタクトホールＣＨ２は、第１絶縁層１１及び第３絶縁層１３を貫通し、第１ゲート電極ＧＥ１及び第２領域Ｒ２と対向する領域に位置している。
第１電極Ｅ１は、第１コンタクトホールＣＨ１を通って第１領域Ｒ１と第２ゲート電極ＧＥ２とを電気的に接続している。第２電極Ｅ２は、第２コンタクトホールＣＨ２を通って第１ゲート電極ＧＥ１と第２領域Ｒ２とに電気的に接続されている。第１電極Ｅ１は、第１領域Ｒ１の上面Ｔ２、及び第２ゲート電極ＧＥ２の上面Ｔ３などに接している。第２電極Ｅ２は、第１ゲート電極ＧＥ１の上面Ｔ１、及び第２領域Ｒ２の上面Ｔ４などに接している。
上記のように構成された第２の実施形態に係る表示装置ＤＳＰによれば、表示装置ＤＳＰは、ダイオード接続された複数の薄膜トランジスタＴＲ２，ＴＲ３，ＴＲ４を備えている。例えば、薄膜トランジスタＴＲ３において、第２電極Ｅ２は、単個の第２コンタクトホールＣＨ２を通って第１ゲート電極ＧＥ１と第２領域Ｒ２とを電気的に接続している。薄膜トランジスタＴＲ４において、第１電極Ｅ１は、単個の第１コンタクトホールＣＨ１を通って第１領域Ｒ１と第２ゲート電極ＧＥ２とを電気的に接続している。
このため、複数のコンタクトホールを利用してダイオード接続する場合と比較して、薄膜トランジスタＴＲ３，ＴＲ４の小型化を図ることができる。第２実施形態では、薄膜トランジスタＴＲ３，ＴＲ４は、単個の半導体層ＳＬ１を共用している。これにより、非表示領域ＮＤＡの縮小に寄与することができ、言い換えると狭額縁化に寄与することができる。
上記のことから、占有面積の小さい薄膜トランジスタＴＲ３，ＴＲ４を備えた表示装置ＤＳＰを得ることができる。
（第２の実施形態の変形例）
次に、第２の実施形態の変形例に係る表示装置ＤＳＰについて詳細に説明する。本変形例に係る表示装置ＤＳＰは、薄膜トランジスタＴＲ３，ＴＲ４が、導電層ＣＬをさらに備えている点で上記第２の実施形態と相違している。図８は、本変形例に係る表示装置ＤＳＰのアレイ基板ＡＲを示す断面図である。また、図８は、薄膜トランジスタＴＲ３，ＴＲ４の断面構造を示す図である。
図８に示すように、薄膜トランジスタＴＲ３，ＴＲ４は、第１導電層ＣＬ１及び第２導電層ＣＬ２をさらに備えている。第１導電層ＣＬ１は、第１領域Ｒ１の上に配置され、第１領域Ｒ１に接している。第２導電層ＣＬ２は、第２領域Ｒ２の上に配置され、第２領域Ｒ２に接している。第１コンタクトホールＣＨ１は、第１導電層ＣＬ１とさらに対向している。第１電極Ｅ１は、第１導電層ＣＬ１に電気的に接続されている。第２コンタクトホールＣＨ２は、第２導電層ＣＬ２と対向している。第２電極Ｅ２は、第２導電層ＣＬ２に電気的に接続されている。
第１電極Ｅ１は、第１導電層ＣＬ１の上面Ｔ５、及び第２ゲート電極ＧＥ２の上面Ｔ３などに接している。第２電極Ｅ２は、第１ゲート電極ＧＥ１の上面Ｔ１、及び第２導電層ＣＬ２の上面Ｔ６などに接している。
上記のように構成された第２の実施形態の変形例に係る表示装置ＤＳＰにおいて、薄膜トランジスタＴＲ３，ＴＲ４は、第１導電層ＣＬ１及び第２導電層ＣＬ２を備えていてもよい。本変形例においても、占有面積の小さい薄膜トランジスタＴＲ３，ＴＲ４を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。必要に応じて、複数の実施形態を組合せることも可能である。
例えば、上述した薄膜トランジスタＴＲ３，ＴＲ４に関する技術を薄膜トランジスタＴＲ２に適用してもよい。言い換えると、単個のコンタクトホールを利用した接続により、ダイオード接続された薄膜トランジスタＴＲ２を形成してもよい。
保護回路ＰＣは、第１ダイオードＤ１又は第２ダイオードＤ２の１種類のダイオードＤで構成されていてもよい。
上述した実施形態では、表示装置として、液晶表示装置を例に開示した。しかし、上述した実施形態は、有機ＥＬ（electroluminescent）表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパ型表示装置等、あらゆるフラットパネル型又はフレキシブル型の表示装置に適用可能である。また、上述した実施形態は、中小型の表示装置から大型の表示装置まで、特に限定することなく適用が可能であることは言うまでもない。
上述した薄膜トランジスタＴＲは、表示装置以外の半導体装置に適用可能であり、例えば、各種メモリ、又は各種センサに適用可能である。
以下に、本願出願の原出願に記載された発明を付記する。
［１］第１ゲート電極と、
前記第１ゲート電極の上方に配置され、第１領域と、第２領域と、前記第１領域と前記第２領域との間に位置し前記第１ゲート電極と対向したチャネル領域と、を含んだ半導体層と、
前記第１ゲート電極と前記半導体層との間に配置された第１絶縁層と、
前記半導体層の上方に位置し、前記チャネル領域と対向した第２ゲート電極と、
前記半導体層と前記第２ゲート電極との間に配置された第２絶縁層と、
前記第１絶縁層、前記半導体層、前記第２絶縁層、及び前記第２ゲート電極の上方に配置された第３絶縁層と、
前記第１絶縁層及び前記第３絶縁層を貫通し、前記第１ゲート電極、前記第１領域、及び前記第２ゲート電極と対向する領域に位置した第１コンタクトホールと、
前記第１コンタクトホールを通って前記第１ゲート電極と前記第１領域と前記第２ゲート電極とを電気的に接続した第１電極と、を備える、
半導体装置。
［２］前記第１ゲート電極、前記第１領域、及び前記第２ゲート電極を通る仮想の垂直面上において、前記第１領域及び前記第２ゲート電極は、階段状に配置され、前記第１コンタクトホールの内周面に段差を形成し、
前記第１電極は、前記第１ゲート電極の上面、前記第１領域の上面、及び前記第２ゲート電極の上面に接している、
［１］に記載の半導体装置。
［３］前記第１領域の上に配置され前記第１領域に接した第１導電層をさらに備え、
前記第１コンタクトホールは、前記第１導電層と対向し、
前記第１電極は、前記第１導電層に電気的に接続されている、
［１］に記載の半導体装置。
［４］前記第１ゲート電極、前記第１導電層、及び前記第２ゲート電極を通る仮想の垂直面上において、前記第１導電層及び前記第２ゲート電極は、階段状に設けられ、前記第１コンタクトホールの内周面に段差を形成し、
前記第１電極は、前記第１ゲート電極の上面、前記第１導電層の上面、及び前記第２ゲート電極の上面に接している、
［３］に記載の半導体装置。
［５］第１ゲート電極と、
前記第１ゲート電極の上方に配置され、第１領域と、第２領域と、前記第１領域と前記第２領域との間に位置し前記第１ゲート電極と対向したチャネル領域と、を含んだ半導体層と、
前記第１ゲート電極と前記半導体層との間に配置された第１絶縁層と、
前記半導体層の上方に位置し、前記チャネル領域と対向した第２ゲート電極と、
前記半導体層と前記第２ゲート電極との間に配置された第２絶縁層と、
前記第１絶縁層、前記半導体層、前記第２絶縁層、及び前記第２ゲート電極の上方に配置された第３絶縁層と、
前記第３絶縁層を貫通し、前記第１領域及び前記第２ゲート電極と対向する領域に位置した第１コンタクトホールと、
前記第１コンタクトホールを通って前記第１領域と前記第２ゲート電極とを電気的に接続した第１電極と、
前記第１絶縁層及び前記第３絶縁層を貫通し、前記第１ゲート電極及び前記第２領域と対向する領域に位置した第２コンタクトホールと、
前記第２コンタクトホールを通って前記第１ゲート電極と前記第２領域とを電気的に接続した第２電極と、を備える、
半導体装置。
［６］前記第１電極は、前記第１領域の上面、及び前記第２ゲート電極の上面に接し、
前記第２電極は、前記第１ゲート電極の上面、及び前記第２領域の上面に接している、
請求項５に記載の半導体装置。
［７］前記第１領域の上に配置され前記第１領域に接した第１導電層と、
前記第２領域の上に配置され前記第２領域に接した第２導電層と、をさらに備え、
前記第１コンタクトホールは、前記第１導電層と対向し、
前記第１電極は、前記第１導電層に電気的に接続され、
前記第２コンタクトホールは、前記第２導電層と対向し、
前記第２電極は、前記第２導電層に電気的に接続されている、
［５］に記載の半導体装置。
［８］前記第１電極は、前記第１導電層の上面、及び前記第２ゲート電極の上面に接し、
前記第２電極は、前記第１ゲート電極の上面、及び前記第２導電層の上面に接している、
［７］に記載の半導体装置。
［９］前記半導体層は、酸化物半導体で形成されている、
［１］乃至［８］の何れか１に記載の半導体装置。
ＤＳＰ…表示装置、ＰＮＬ…液晶表示パネル、ＰＣ…保護回路、ＳＵＢ…絶縁基板、Ｄ，Ｄ１，Ｄ２…ダイオード、ＴＲ，ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４…薄膜トランジスタ、ＧＥ，ＧＥ１，ＧＥ２，ＧＥ３，ＧＥ４…ゲート電極、ＳＬ，ＳＬ１，ＳＬ２…半導体層、Ｒ１…第１領域、Ｒ２…第２領域、Ｒ３…チャネル領域、ＣＬ，ＣＬ１，ＣＬ２…導電層、Ｅ，Ｅ１，Ｅ２，Ｅ３，Ｅ４…電極、１１…第１絶縁層、１２…第２絶縁層、１３…第３絶縁層、ＣＨ，ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４…コンタクトホール、Ｔ，Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６…上面、Ｉ…内周面、Ｐａ…垂直面。

Claims (4)

  1. 第１ゲート電極と、
    前記第１ゲート電極の上方に配置され、第１領域と、第２領域と、前記第１領域と前記第２領域との間に位置するチャネル領域と、を含んだ酸化物半導体で形成される半導体層と、
    前記第１ゲート電極と前記半導体層との間に配置された第１絶縁層と、
    前記半導体層の上方に位置した第２ゲート電極と、
    前記半導体層と前記第２ゲート電極との間に配置された第２絶縁層と、
    前記第１絶縁層、前記半導体層、前記第２絶縁層、及び前記第２ゲート電極の上方に配置された第３絶縁層と、
    前記第１ゲート電極の一部、前記第１領域の一部、及び、前記第２ゲート電極の一部を露出した第１コンタクトホールと、
    前記第１コンタクトホールに形成され、前記第１ゲート電極と前記第１領域と前記第２ゲート電極とを電気的に接続した第１電極と、を備える、
    半導体装置。
  2. 前記第１コンタクトホールにおいて、前記第１領域及び前記第２ゲート電極は、階段状に配置され、
    前記第１電極は、前記第１ゲート電極の上面、前記第１領域の上面、及び前記第２ゲート電極の上面に接している、
    請求項１に記載の半導体装置。
  3. 前記第１領域の上に配置され、前記第１領域に接した第１導電層をさらに備え、
    前記第１コンタクトホールにおいて、前記第１導電層は露出しており、
    前記第１電極は、前記第１導電層に電気的に接続されている、
    請求項１に記載の半導体装置。
  4. 前記第１コンタクトホールにおいて、前記第１導電層及び前記第２ゲート電極は、階段状に設けられ、
    前記第１電極は、前記第１ゲート電極の上面、前記第１導電層の上面、及び前記第２ゲート電極の上面に接している、
    請求項３に記載の半導体装置。
JP2021074262A 2017-06-26 2021-04-26 半導体装置 Active JP7027596B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021074262A JP7027596B2 (ja) 2017-06-26 2021-04-26 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017124521A JP6878173B2 (ja) 2017-06-26 2017-06-26 半導体装置
JP2021074262A JP7027596B2 (ja) 2017-06-26 2021-04-26 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017124521A Division JP6878173B2 (ja) 2017-06-26 2017-06-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2021106297A JP2021106297A (ja) 2021-07-26
JP7027596B2 true JP7027596B2 (ja) 2022-03-01

Family

ID=64693584

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017124521A Active JP6878173B2 (ja) 2017-06-26 2017-06-26 半導体装置
JP2021074262A Active JP7027596B2 (ja) 2017-06-26 2021-04-26 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017124521A Active JP6878173B2 (ja) 2017-06-26 2017-06-26 半導体装置

Country Status (2)

Country Link
US (1) US10651206B2 (ja)
JP (2) JP6878173B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7064309B2 (ja) * 2017-10-20 2022-05-10 株式会社ジャパンディスプレイ ダイオード、トランジスタ、およびこれらを有する表示装置
WO2023084921A1 (ja) * 2021-11-15 2023-05-19 株式会社ジャパンディスプレイ 半導体装置、表示装置、及び半導体集積回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135777A (ja) 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、表示装置、およびそれらの作製方法
JP2011172217A (ja) 2010-01-22 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置
WO2015194417A1 (ja) 2014-06-17 2015-12-23 シャープ株式会社 半導体装置
JP2016134388A (ja) 2015-01-15 2016-07-25 株式会社ジャパンディスプレイ 表示装置
JP2017130655A5 (ja) 2017-01-12 2020-02-06 半導体装置及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011065209A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
JP5636304B2 (ja) * 2011-02-08 2014-12-03 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
US9911756B2 (en) * 2015-08-31 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and electronic device surrounded by layer having assigned band gap to prevent electrostatic discharge damage
JP6827328B2 (ja) 2016-01-15 2021-02-10 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP6970511B2 (ja) * 2016-02-12 2021-11-24 株式会社半導体エネルギー研究所 トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135777A (ja) 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、表示装置、およびそれらの作製方法
JP2011172217A (ja) 2010-01-22 2011-09-01 Semiconductor Energy Lab Co Ltd 半導体装置
WO2015194417A1 (ja) 2014-06-17 2015-12-23 シャープ株式会社 半導体装置
JP2016134388A (ja) 2015-01-15 2016-07-25 株式会社ジャパンディスプレイ 表示装置
JP2017130655A5 (ja) 2017-01-12 2020-02-06 半導体装置及び電子機器

Also Published As

Publication number Publication date
US10651206B2 (en) 2020-05-12
JP2019009315A (ja) 2019-01-17
JP6878173B2 (ja) 2021-05-26
US20180374875A1 (en) 2018-12-27
JP2021106297A (ja) 2021-07-26

Similar Documents

Publication Publication Date Title
KR102515442B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
US9627462B2 (en) Organic light emitting display device
TWI552333B (zh) 具有矽及半導電性氧化物薄膜電晶體之顯示器
KR101026807B1 (ko) 표시 장치용 구동 장치 및 표시판
US11251246B2 (en) Organic light emitting diode display comprising interlayer insulating layers
KR20170115135A (ko) 액정 표시 장치
JP7027596B2 (ja) 半導体装置
KR20160018048A (ko) 박막트랜지스터 어레이 기판
KR20170079854A (ko) 표시 장치
KR20070101033A (ko) 신호 구동 소자 및 이를 포함하는 표시 장치
JP6718988B2 (ja) アクティブマトリクス基板およびそれを用いた表示装置
US20240090279A1 (en) Display panel and display device including the same
JP2017224676A (ja) 半導体装置及び表示装置
KR20160001584A (ko) 플렉서블 유기발광 표시패널 및 그 제조방법
KR20210055132A (ko) 유기 발광 표시 장치
US11175548B2 (en) Display panel, display apparatus and driving method for the same
US10777587B2 (en) Active matrix substrate and display device provided with active matrix substrate
KR20160123234A (ko) 디스플레이 패널
US8183568B2 (en) Substrate for semiconductor device, semiconductor device, and electronic apparatus
CN112567447A (zh) 显示装置
US11963404B2 (en) Display device including lower pattern
KR100956345B1 (ko) 박막 트랜지스터 표시판
KR20070100443A (ko) 스위칭 소자 및 이를 포함하는 액정 표시판
KR20170078246A (ko) 유기발광다이오드표시장치
KR20220093422A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220216

R150 Certificate of patent or registration of utility model

Ref document number: 7027596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150