JP5671948B2 - 薄膜トランジスタアレイ基板、及び液晶表示装置 - Google Patents

薄膜トランジスタアレイ基板、及び液晶表示装置 Download PDF

Info

Publication number
JP5671948B2
JP5671948B2 JP2010247542A JP2010247542A JP5671948B2 JP 5671948 B2 JP5671948 B2 JP 5671948B2 JP 2010247542 A JP2010247542 A JP 2010247542A JP 2010247542 A JP2010247542 A JP 2010247542A JP 5671948 B2 JP5671948 B2 JP 5671948B2
Authority
JP
Japan
Prior art keywords
pattern
conductive film
transparent conductive
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010247542A
Other languages
English (en)
Other versions
JP2012099721A (ja
Inventor
正美 林
正美 林
修 宮川
修 宮川
徹 竹口
徹 竹口
矢野　伸一
伸一 矢野
伊藤　康悦
康悦 伊藤
慎吾 永野
慎吾 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010247542A priority Critical patent/JP5671948B2/ja
Priority to US13/281,893 priority patent/US8908117B2/en
Publication of JP2012099721A publication Critical patent/JP2012099721A/ja
Application granted granted Critical
Publication of JP5671948B2 publication Critical patent/JP5671948B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、透明導電膜を備えた薄膜トランジスタアレイ基板、及び液晶表示装置に関し、特に詳しくは、透明導電膜周辺の配線構造に関する。
透明導電膜は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）がアレイ状に配列して設けられる薄膜トランジスタアレイ基板（以下、ＴＦＴアレイ基板）の外部接続端子表面を構成する端子電極や表示装置用の透明電極として用いられるなど、薄膜電子デバイスにおいて活用されている。例えば、特許文献１では、絵素電極（画素電極）に、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などの透明導電膜が用いられた液晶表示装置について開示されており、特許文献２では、同じくＩＴＯよりなる透明導電膜を外部接続端子部表層に設けた液晶表示装置のアクティブマトリクス基板について開示されている。
特開平１−１２３４７５公報 特開平８−６０５９公報
特に、特許文献１の様に透明導電膜にて形成された透明導電膜パターンが最上層に形成される場合には問題を生じないが、特許文献２の様に透明導電膜パターン上に保護膜や層間絶縁膜などの上層絶縁膜が形成される場合、透明導電膜の応力と上層絶縁膜の応力のバランスにより、透明導電膜パターン端部などで上層絶縁膜が剥離してしまう膜浮き或いは膜剥がれと呼ばれる現象（以下、総称して膜浮きと呼ぶ。）が発生する場合がある。この膜浮きは、表示領域より外側の額縁領域などのパターン密度が比較的疎な領域、例えば、外部接続端子部や配線変換部などで発生が顕著である。この膜浮きの発生は、上層絶縁膜の保護膜としての保護する役割を機能させず腐食などを引き起こし、層間絶縁膜としての役割を機能させず絶縁破壊を引き起こす。何れにしても結果として膜浮きの発生した製品の歩留りや信頼性を低下する。更に剥離した上層絶縁膜が製造装置内で飛散して発塵を招き、同じ装置内で製造される別の製品にも悪影響を及ぼし、製造される製品全体の歩留りや信頼性の低下を招く。
逆に、上層絶縁膜の形成の際、応力のバランスを満たし膜浮きの発生し難い成膜条件を採用した場合には、透明導電膜上の透過率の低下や、配線と画素電極を接続するコンタクトホールにおいてゲート絶縁膜界面と層間絶縁膜にクサビが形成され接続不良が発生するなどの問題があった。特に、近年、高輝度化（高開口率化・高透過率化）、高視野角化の要求が高くなっている液晶表示装置においては、透明導電膜の透過率の向上やフリンジフィールドスイッチング（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ:ＦＦＳ）モードの採用が不可欠であり、膜浮きが発生し易い上層絶縁膜の成膜条件を採用せざるを得ない場合が多くなってきている。更に、前記ＦＦＳモードにおいては、何れも透明導電膜よりなる画素電極と対向電極とを層間絶縁膜を介して配置する構成が必須であることから、少なくとも一方の透明電極上に層間絶縁膜が配置され上層絶縁膜となる構成は不可避であり、必ず上記説明を行った上層絶縁膜の膜浮きの問題に対する対策が必要である。
本発明は、以上説明の様な問題点を解決するためになされたもので、本発明の目的は、透明導電膜上層に形成される絶縁膜の膜浮きの発生を防止或いは抑制し、歩留り或いは信頼性を向上することの可能な薄膜トランジスタアレイ基板、及び液晶表示装置を得るものである。
本発明の薄膜トランジスタアレイ基板においては、薄膜トランジスタがアレイ状に配列して形成されるアレイ領域と前記アレイ領域を囲むように設けられた額縁領域を有し、基板上に形成されるゲート電極と、このゲート電極上を含む基板上を覆うゲート絶縁膜と、このゲート絶縁膜上のゲート電極上に形成される半導体層と、この半導体層上にオーミックコンタクト膜を介して形成されるソース電極及びドレイン電極とから構成される薄膜トランジスタと、前記のソース電極及びドレイン電極、並びに当該ソース電極及びドレイン電極と同一材料により同層に形成される金属パターンの何れかに直接重なり形成される透明導電膜パターンと、この透明導電膜パターン上を含むゲート絶縁膜上を覆う上層絶縁膜を備え、前記のアレイ領域に形成される前記の透明導電膜パターンの少なくとも一部については、ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆い形成され、少なくとも前記の額縁領域に形成される前記の透明導電膜パターンは、ソース電極、ドレイン電極或いは前記の金属パターンのパターン端面を覆うことなく形成される。
本発明によれば、透明導電膜を備えた薄膜トランジスタアレイ基板において、透明導電膜上層に形成される絶縁膜の膜浮きの発生を防止或いは抑制することが可能となる。
本発明の実施の形態１に係る液晶表示装置に用いられるＴＦＴアレイ基板の構成を示す平面図である。 本発明の実施の形態１に係る液晶表示装置を示す断面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の最外周以外の表示領域を示す平面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の最外周以外の表示領域を示す断面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の配線変換部を示す平面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の配線変換部を示す断面図である。 発明の実施の形態１に係るＴＦＴアレイ基板の外部接続端子を示す平面図及び断面図である。 発明の実施の形態１に係るＴＦＴアレイ基板の外部接続端子を示す平面図及び断面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の最外周の表示領域を示す平面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の最外周の表示領域を示す平面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の最外周の表示領域を示す断面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の画素電極と近接するパターンとの位置関係についての説明図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を説明する断面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の製造方法を説明する断面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の配線間隔と配線ピッチの関係を説明する平面図である。 本発明の実施の形態１に係るＴＦＴアレイ基板の配線間隔と配線ピッチの関係を説明する断面図である。 配線間隔及び配線ピッチと膜浮き発生頻度の関係を示すグラフである。 本発明の実施の形態２に係るＴＦＴアレイ基板の製造方法を説明する断面図である。 本発明の実施の形態２に係るＴＦＴアレイ基板の配線変換部を示す平面図である。 本発明の実施の形態２に係るＴＦＴアレイ基板の配線変換部を示す断面図である。 本発明の実施の形態３に係るＴＦＴアレイ基板の配線変換部を示す平面図である。 本発明の実施の形態３に係るＴＦＴアレイ基板の配線変換部を示す断面図である。 本発明の実施の形態３の変形例に係るＴＦＴアレイ基板の配線変換部を示す断面図である。 本発明の実施の形態３の変形例に係るＴＦＴアレイ基板の配線変換部を示す断面図である。
実施の形態１．
以下に、本発明の好ましい実施の形態を説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。また、説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。図面は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。なお、各図において同一の符号を付されたものは同様の要素を示しており、適宜、重複説明は省略されている。
始めに、本発明の第１の実施形態として、透明導電膜を備えたＴＦＴアレイ基板により構成される液晶表示装置に本発明を適用した場合を例にとって説明するものとする。先ず、図１は、本実施の形態１における液晶表示装置を構成するＴＦＴアレイ基板１００を示す平面図である。本実施の形態１に係る液晶表示装置を構成するＴＦＴアレイ基板１００は、図１に示す様に、基板上に画像を表示する単位となる画素５０に対応して液晶へ電圧印加する表示電圧の供給のオンとオフを制御するスイッチング素子となるＴＦＴ５１が配置されている。ＴＦＴ５１は画素５０ごとにアレイ状に配列していることから、このＴＦＴ５１が配置される基板をＴＦＴアレイ基板１００と呼ぶ。
このＴＦＴアレイ基板１００は基板１を有している。基板１は、例えば、ガラス基板や半導体基板より構成される。ＴＦＴアレイ基板１００には、ＴＦＴ５１がアレイ状に配列して形成される領域であるアレイ領域とアレイ領域を囲むように設けられた額縁領域とが設けられている。具体的には、液晶表示装置などの表示装置においては、ＴＦＴ５１がアレイ状に配列して形成される領域であるアレイ領域は画像を表示する領域である表示領域４１（図中点線にて囲まれる領域）に対応し、アレイ領域を囲むように設けられた額縁領域については、表示領域４１を囲むように設けられた額縁領域４２（ＴＦＴアレイ基板における図中点線にて囲まれる領域を除いた領域）に対応する。この表示領域４１には、複数のゲート配線（走査信号線）４３と複数のソース配線（表示信号線）４４とが形成されている。複数のゲート配線４３は平行に設けられている。同様に、複数のソース配線４４は平行に設けられている。ゲート配線４３とソース配線４４とはお互いに交差するように形成されている。隣接するゲート配線４３とソース配線４４とで囲まれた領域が画素５０となる。従って、表示領域４１では、画素５０がマトリクス状に配列される。
ＴＦＴアレイ基板１００の額縁領域４２には、走査信号駆動回路４６ａ、表示信号駆動回路４６ｂ、配線変換部４５、引き出し配線４７ａ１、４７ａ２、４７ｂ１、４７ｂ２、及び外部接続端子４８ａ１、４８ａ２、４８ｂ１、４８ｂ２などが設けられている。ゲート配線４３は、表示領域４１から額縁領域４２まで延設され、額縁領域４２においてゲート配線４３と同一材料により形成される引き出し配線４７ａ１によりＴＦＴアレイ基板１００の端部まで引き出され、更にＴＦＴアレイ基板１００の端部で、引き出し配線４７ａ１の端部に複数配列して設けられた外部接続端子４８ａ１を介して走査信号駆動回路４６ａと接続される。ソース配線４４は配線変換部４５にてゲート配線４３と同一材料により同層に形成された第１の導電膜２に電気的に接続され、第１の導電膜で形成された引き出し配線４７ｂ１により、ＴＦＴアレイ基板１００の端部まで引き出され、更にＴＦＴアレイ基板１００の端部で、引き出し配線４７ｂ１の端部に複数配列して設けられた外部接続端子４８ｂ１を介して表示信号駆動回路４６ｂと接続される。走査信号駆動回路４６ａの近傍には、外部配線４９ａが引き出し配線４７ａ２及び外部接続端子４８ａ２を介して接続されている。また、表示信号駆動回路４６ｂの近傍には、外部配線４９ｂが引き出し配線４７ｂ２及び外部接続端子４８ｂ２を介して接続されている。外部配線４９ａ、４９ｂは、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）などの配線基板である。
外部配線４９ａ及び引き出し配線４７ａ２を介して走査信号駆動回路４６ａに、外部配線４９ｂ及び引き出し配線４７ｂ２を介して表示信号駆動回路４６ｂに外部からの各種信号が供給される。走査信号駆動回路４６ａは外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線４３に供給する。このゲート信号によって、ゲート配線４３が順次選択されていく。表示信号駆動回路４６ｂは外部からの制御信号や、表示データに基づいて表示信号をソース配線４４に供給する。これにより、表示データに応じた表示電圧を各画素５０に供給することができる。
画素５０内には、少なくとも１つのＴＦＴ５１が形成されている。ＴＦＴ５１はソース配線４４とゲート配線４３の交点近傍に配置される。例えば、このＴＦＴ５１が画素電極に表示電圧を供給する。即ち、ゲート配線４３からのゲート信号によって、スイッチング素子であるＴＦＴ５１がオンする。これにより、ソース配線４４から、ＴＦＴ５１のドレイン電極に接続された画素電極に表示電位が印加される。更に、画素電極は平板状電極であり、櫛歯状電極或いはスリット電極を有する共通電極（対向電極）と絶縁膜を介して対向配置されている。共通電極（対向電極）には、共通電位が与えられ、画素電極と対向電極との間には、表示電圧（表示電位−共通電位間の電位差）に応じたフリンジ電界が生じる。なお、画素５０の詳細な構成については、後述する。
続いて、本実施の形態１における液晶表示装置の全体構成について、図２の断面図を用いて説明する。図２に示す様に、先に詳細説明を行ったＴＦＴアレイ基板１００の表面には、配向膜６１が形成されている。更に、ＴＦＴアレイ基板１００に対し、対向基板６０が対向して配置されている。対向基板６０は、例えば、カラーフィルター基板であり、視認側に配置される。対向基板６０には、カラーフィルター６４、ブラックマトリクス（Ｂｌａｃｋ Ｍａｔｒｉｘ:ＢＭ）６３、及び配向膜６１などが形成されている。ＴＦＴアレイ基板１００と対向基板６０との間には液晶層６２が狭持される。即ち、ＴＦＴアレイ基板１００と対向基板６０の間には液晶が導入されている。更に、ＴＦＴアレイ基板１００と対向基板６０との外側の面には、偏光板６５が設けられ、液晶表示パネルが構成される。また、液晶表示パネルの反視認側となるＴＦＴアレイ基板１００の裏面側に位相差板などの光学フィルム６６を介して、バックライトユニット６７が配置され、液晶表示パネル及びこれら周辺部材は樹脂や金属などよりなるフレーム（図示省略）内に適宜収納される。本実施の形態１の液晶表示装置は以上の様に構成される。
画素電極と対向電極との間のフリンジ電界によって、液晶が駆動される。即ち、基板間の液晶の配向方向が変化する。これにより、液晶層６２を通過する光の偏光状態が変化する。即ち、偏光板６５を通過して直線偏光となった光は液晶層６２によって、偏光状態が変化する。具体的にはバックライトユニット６７からの光は、ＴＦＴアレイ基板側の偏光板６５によって直線偏光になる。この直線偏光が液晶層６２を通過することによって、偏光状態が変化する。偏光状態によって、対向基板側の偏光板６５を通過する光量は変化する。即ち、バックライトユニット６７から液晶表示パネルを透過する透過光のうち、視認側の偏光板６５を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板６５を通過する光量を変化させることができる。即ち、画素５０ごとに表示電圧を変えることによって、所望の画像を表示することができる。
次に、本実施の形態１に係る液晶表示装置のＴＦＴ５１の配置される表示領域４１の詳細構成について図３及び図４を用いて説明する。図３は、実施の形態１に係るＴＦＴアレイ基板１００の表示領域４１の中央部近傍の画素構成を示した平面図、図４は、図３におけるＡ１−Ａ２断面線における断面図を其々示したものである。なお、これら画素構成は、表示領域４１の最外周の画素５０とその周辺部を除いて共通する構成となっており、表示領域４１の最外周の画素５０とその周辺部の構成については、後に詳細に説明を行う。
図３及び図４において、例えば、ガラス基板などの絶縁性材料よりなる基板１の上に、ＴＦＴ５１のゲート電極と接続するゲート配線４３が形成されている。ここでは、ゲート配線４３はその一部がゲート電極を構成するように形成されている。ゲート配線４３は、基板１上において一方向に直線的に延在するように配設されている。また、基板１上には複数の共通配線５２がゲート配線４３と同じ層によって形成されている。共通配線５２は、隣接するゲート配線４３間に配置されている。複数の共通配線５２は平行に設けられている。共通配線５２とゲート配線４３はお互いにほぼ平行となるように配設されている。ゲート電極、ゲート配線４３及び共通配線５２は、例えばＣｒ，Ａｌ，Ｔａ，Ｔｉ，Ｍｏ，Ｗ，Ｎｉ，Ｃｕ，Ａｕ，Ａｇなどの高融点金属または低抵抗金属やこれらを主成分とする合金膜、またはこれらの積層膜からなる第１の導電膜２によって形成されている。
ゲート絶縁膜となる第１の絶縁膜８の上には半導体層３が形成されている。本実施の形態１では、ゲート配線４３及び共通配線５２に交差するように、半導体層３が直線状に形成されている。ここでは、例えばゲート配線４３及び共通配線５２に直交している。この半導体層３は基板１上においてゲート配線４３と交差する方向に直線的に延在するように配設されている。半導体層３は、間隔を設けて複数配設されている。半導体層３は、ゲート配線４３との交差部において分岐する。分岐した半導体層３は。ゲート配線４３に沿って延在され、更に画素５０内へと延在される。ＴＦＴ５１の形成領域では、半導体層３が第１の絶縁膜８を介してゲート電極の対面に設けられている。即ち、ゲート配線４３との交差部から分岐した半導体層３のうち、ゲート電極と重複する部分が、ＴＦＴ５１を構成する活性領域として機能する。半導体層３の活性領域は、ここでは、ゲート配線４３と重なるよう第１の絶縁膜８の上に形成され、この半導体層３は、非結晶シリコン、多結晶シリコンなどにより形成されている。なお、ゲート配線４３と交差する方向に延在する直線状の半導体層３は、後述するソース配線４４の冗長配線として利用することができる。即ち、この直線状の半導体層３はソース配線４４の形成領域にあわせて形成されるものであり、ソース配線４４が断線した様な場合でも電気信号の途絶を防止することが可能である。
更に、半導体層３の上には、導電性不純物がドーピングされたオーミックコンタクト膜４が形成されている。オーミックコンタクト膜４は、ＴＦＴ５１のチャネル領域を除く半導体層３上のほぼ全面に配設されている。ゲート電極と重複する半導体層３のうち、オーミックコンタクト膜４に対応する半導体層３の領域は、ソース・ドレイン領域となる。具体的には、ゲート電極（ゲート配線４３）と重複する図４中左側のオーミックコンタクト膜４に対応する半導体層３の領域がソース領域となる。そしてゲート電極（ゲート配線４３）と重複する図４中右側のオーミックコンタクト膜４に対応する半導体層３の領域がドレイン領域となる。そして半導体層３のソース・ドレイン領域に挟まれた領域がチャネル領域となる。半導体層３のチャネル領域上には、オーミックコンタクト膜４は形成されていない。オーミックコンタクト膜４は、例えば、リン（Ｐ）などの不純物が高濃度にドーピングされたｎ型非結晶シリコンやｎ型多結晶シリコンなどにより形成されている。
オーミックコンタクト膜４の上には、ソース電極５３、ドレイン電極５４及びソース配線４４が形成されている。具体的には、半導体層３のソース領域側のオーミックコンタクト膜４上に、ソース電極５３が形成されている。そして、ドレイン領域のオーミックコンタクト膜４上に、ドレイン電極５４が形成されている。この様に、チャネルエッチ型のＴＦＴ５１が構成されている。そして、ソース電極５３及びドレイン電極５４は半導体層３のチャネル領域の外側へ延在するように形成されている。即ち、ソース電極５３及びドレイン電極５４は、オーミックコンタクト膜４と同様に半導体層３のチャネル領域上には形成されない。また、ソース電極５３は半導体層３のチャネル領域の外側へ延在し、ソース配線４４と繋がっている。即ち、ソース配線４４はソース電極５３と接続している。ソース配線４４は半導体層３の上にオーミックコンタクト膜４を介して形成され、基板１上においてゲート配線５３と交差する方向に直線的に延在するように配設されている。従って、ソース配線４４は、ゲート配線４３との交差部において分岐してからゲート配線４３に沿って延在し、ソース電極５３となる。ソース電極５３、ドレイン電極５４、及びソース配線４４は例えばＣｒ，Ａｌ，Ｔａ，Ｔｉ，Ｍｏ，Ｗ，Ｎｉ，Ｃｕ，Ａｕ，Ａｇなどの高融点金属または低抵抗金属やこれらを主成分とする合金膜、またはこれらの積層膜からなる第２の導電膜５によって形成される金属パターンである。即ち、ソース配線４４については、ソース電極５３及びドレイン電極５４と同一材料により同層に形成される金属パターンである。この様に、本実施の形態１では、半導体層３はソース配線４４の下のほぼ全面とソース電極５３の下のほぼ全面と、ドレイン電極５４の下のほぼ全面と、ゲート電極の対面とに配設される構成となっている。そして、ここでは、ソース配線４４、ソース電極５３、及びドレイン電極５４と半導体層３との間には、其々オーミックコンタクト膜４が形成された構成となっている。また、ドレイン電極５４は、半導体層３のチャネル領域の外側に延在し、画素電極５５と電気的に接続されている。
本実施の形態１では、画素電極５５は、ドレイン電極５４上に直接重ねて形成されている。即ち、画素電極５５の下面（下側の表面）がドレイン電極５４の上面（上側の表面）と直接接触するように形成されている。また、画素電極５５は、ドレイン電極５４上のほぼ全面に形成されている。そして、画素電極５５は、ドレイン電極５４上から画素５０内へと延在され、図３及び図４に示す様に、画素５０を構成するソース配線４４とゲート配線４３とに囲まれた領域のほぼ全面に形成されている。即ち、画素電極５５は、その一部がドレイン電極５４に重複するように配設されている。このとき、画素電極５５のチャネル領域側のパターン端部が、ドレイン電極５４のチャネル領域側のパターン端部とほぼ同じ位置、或いは若干ドレイン電極５のパターン端部よりも後退して配置されるように重複配置されている。その為、ドレイン電極５４のチャネル領域側のパターン端面は、画素電極５５に覆われていない。そして、画素電極５５は、例えば、ドレイン電極５４のチャネル領域以外のパターン端面を覆うように形成されている。なお、画素電極５５は、ＩＴＯなどの透明導電膜によって形成されている透明導電膜パターンである。この様に、画素電極５５は、絶縁膜を介さずに、ドレイン電極５４の上層に直接重ねて形成されている。この様な構成により、画素電極５５をドレイン電極５４と電気的に接続するためのコンタクトホールが不要となる。これは、画素電極５５の一部をドレイン電極５４の上に直接重なるように配置することで、これらの間の電気的な接続を得ることができるからである。従って、ドレイン電極５４と画素電極５５の接続に対してコンタクトホールを配置するエリアを設けることなく画素５０を形成することが可能となり、開口率を高くできる。
なお、上記説明ではドレイン電極５４の上に直接重なる部分における透明導電膜パターンとソース配線４４とゲート配線４３とに囲まれた領域のほぼ全面に形成されている透明導電膜パターンについて、一体に形成されていることから、まとめて画素電極５５と呼び説明を行った。然しながら、後者の透明導電膜パターンが実質的に画素電極５５として機能するものであることから、前者の透明導電膜パターンについては、画素電極５５と同一材料である透明導電膜により同層に形成された第１の透明導電膜パターン６として、画素電極５５と区別して解釈しても良い。更に、実質的に画素電極５５として機能する後者の透明導電膜パターンについても、隣接する画素電極５５を主体とすると、画素電極５５と同一材料である透明導電膜により同層に形成された第１の透明導電膜パターン６と解釈できるので、特に区別することなく、画素電極５５全体を第１の透明導電膜パターン６と解釈しても良い。また、ここで使用した構成の説明におけるパターン端面を覆うように形成されるとは、上層に形成される膜や膜により構成されるパターンが下層パターンの表面部も端面部も分け隔てなく覆って形成される状態を意味し、下層パターンの端面形状が凹凸を有する場合などにより、下層パターン端面に上層に形成される膜が充分に接触していない状態、所謂、カバレッジ不良などの状態は許容して含むものとする。逆に、一旦、下層パターン端面を覆い形成された上層膜に対し、以降の加工処理などにより意図的にパターン端面が露出するように加工された状況は含まないものとする。以降での記載も含め、本明細書中では同様の意味にて使用するものとする。
また、本実施の形態１では、画素電極５５と同一材料である透明導電膜により同層に形成された第１の透明導電膜パターン６がソース電極５３及びソース配線４４上のほぼ全面に直接重ねて形成されている。第１の透明導電膜パターン６は、例えばソース電極５３及びソース配線４４を覆うように形成されている。但し、先に説明を行ったドレイン電極５４の構造と同様に第１の透明導電膜パターン６のチャネル領域側のパターン端部が、チャネル領域側のソース電極５３のパターン端部とほぼ同じ位置、或いは若干ソース電極５３のパターン端部よりも後退して配置されるように、重複配置されている。その為、ソース電極５３もチャネル領域側のパターン端部は、第１の透明導電膜パターン６に覆われていない。また、ソース電極５３上に設けた第１の透明導電膜パターン６及び画素電極５５はお互いに離間するように配設されている。また、ソース電極５３上に設けた第１の透明導電膜パターン６と画素電極５５とは半導体層３のチャネル領域上には設けられていない。また、図４の断面図に示される様にソース配線４４部のパターン構成としては、ソース電極５３と同一材料にて同層に形成される金属パターンよりなるソース配線４４と、ソース配線４４の下のほぼ全面に形成された半導体層３とからなり、更に、ソース配線４４と半導体層３との間には、其々オーミックコンタクト膜４が形成され、ソース配線４４、オーミックコンタクト膜４、及び半導体層３上に、第１の透明導電膜パターン６がソース配線４４のパターン内より食み出すことによりソース配線４４のパターン端面を覆い形成されている。図４の断面図では、ソース配線４４の一方の端面（図３、図４中の左側の端面）しか図示されないが、他方の端面についても、同様の第１の透明導電膜パターン６がソース配線４４のパターン内より食み出し、ソース配線４４のパターン端面を覆う構成を有している。以上の説明を行ったソース配線４４と、ソース配線４４と重複して配置される半導体層３と、第１の透明導電膜パターン６との層構成及びパターン端部の位置関係は表示領域４１の最外周の画素５０とその周辺部を除いて共通する構成となっており、繰り返し配列して設けられていることから、配列配線パターン５９ａと呼ぶことにする。
この様に、本実施の形態１では、第２の導電膜５からなるソース電極５３、ドレイン電極５４及びソース配線４４の上には、第１の透明導電膜パターン６が積層形成される構成となっている。ここでは、第１の透明導電膜パターン６が第２の導電膜５で形成されたパターンのうち、ＴＦＴ５１のチャネル領域を除く全ての領域を完全に覆うように形成されている。これにより、表示信号を各画素５０に供給するためのソース配線４４を第２の導電膜５と第１の透明導電膜パターン６の２層の積層構造とすることができる。従ってソース配線４４の断線の発生を抑制する効果がある。即ち、ソース配線４４上に積層された第１の透明導電膜パターン６は、ソース配線４４下の半導体層３と同様、ソース配線４４の冗長配線として利用することができる。その為、ソース配線４４が断線した様な場合でも表示信号の途絶を防止することが可能である。
画素電極５５及び第１の透明導電膜パターン６を覆う上層絶縁膜として第２の絶縁膜９が設けられている。第２の絶縁膜９はＴＦＴ５１を覆っており、ＴＦＴ５１の保護膜として機能している。第２の絶縁膜は窒化シリコン、酸化シリコンなどの絶縁膜、塗布型の（塗布により形成される）絶縁膜、またはそれらの積層膜により形成されている。そして、本実施の形態１では第２の絶縁膜９の上に対向電極５６が形成されている。対向電極５６は、第２の絶縁膜９を介して画素電極５５の対面に配設され、画素電極５５との間にフリンジ電界を発生させるためのスリットが設けられている。このスリットは、図３に示す様にソース配線４４とほぼ平行に複数設けられている。スリットは、例えばゲート配線４３と交差する方向に直線状に設けられている。逆に、スリット間には、複数本、ほぼ平行に櫛歯状電極が形成されることになり、この櫛歯状電極によって対向電極５６が構成されているとも言える。以上の画素電極５５と対向電極５６の構成により、フリンジ電界を発生させ液晶を駆動することにより、ＦＦＳモードの液晶表示装置を構成することができる。
なお、対向電極５６と画素電極５５は第２の絶縁膜９により絶縁されていることから、第２の絶縁膜９は、層間絶縁膜としても機能している。更に対向電極５６は、第２の絶縁膜９及び第１の絶縁膜８を貫通する開口部であるコンタクトホールＣＨ１を介して共通配線５２と電気的に接続されている。また、対向電極５６は、ゲート配線４３を挟んで隣接する画素５０の対向電極５６に繋がるように一体的に形成されている。具体的には、ゲート配線４３を挟んで隣接する画素５０の対向電極５６同士を対向電極連結部５７により連結している。ここでは、対向電極５６の対向電極連結部５７はソース配線４４またはＴＦＴ５１と重複しない領域のゲート配線４３を跨ぐように形成されている。即ち、対向電極５６はゲート配線４３の少なくとも一部において重なり合うように形成されている。対向電極５６及び対向電極連結部５７は、ＩＴＯなどの透明導電膜によって一体に形成されている透明導電膜パターンである。
続いて、本実施の形態１に係る液晶表示装置の配線変換部４５の構成について、図５及び図６を用いて説明する。図５は実施の形態１に係るＴＦＴアレイ基板１００の額縁領域４２に配置された配線変換部４５を示した平面図、図６（ａ）は図５のＢ１−Ｂ２断面線における断面図、図６（ｂ）は図５のＣ１−Ｃ２断面線における断面図を其々示したものである。図５に示す様に、点線で区分けされた領域において、上側が額縁領域４２、下側が表示領域４１となる。先に説明を行った表示信号駆動回路４６ｂ、外部配線４９ｂなどに接続される引き出し配線４７ｂ１が額縁領域４２上側よりゲート配線４３と同一材料により同層に形成された第１の導電膜２により配線変換部４５まで引き込まれており、表示領域４１におけるソース配線４４の延在部分が表示領域４１下側よりソース配線４４と同じ層構成の積層パターンにより配線変換部４５まで引き込まれている。
先ず、ソース配線４４の延在部分の具体的な層構成について、図５の平面図及びＢ１−Ｂ２断面線での断面図である図６（ａ）を用いて説明を行う。図６（ａ）に示される様に、基板１の上に第１の絶縁膜８が設けられている。なお、第１の絶縁膜８は窒化シリコンなどの絶縁膜により表示領域４１におけるＴＦＴ５１のゲート絶縁膜と共通して形成されていることから、本明細書中では、額縁領域４２に形成される第１の絶縁膜８についても、区別すること無く、ゲート絶縁膜と同一の絶縁膜として解釈し、ゲート絶縁膜と呼ぶ場合もある。また、第１の絶縁膜８の上層には、表示領域４１におけるＴＦＴ５１に用いられる半導体膜３及びオーミックコンタクト膜４と同一材料により同層に形成された半導体膜３及びオーミックコンタクト膜４の積層膜と、更にオーミックコンタクト膜４の上層には第２の導電膜５がオーミックコンタクト膜４に直接接触するように形成されている。第２の導電膜５についても、表示領域４１のＴＦＴ５１におけるソース電極５３、ドレイン電極５４、及びソース配線４４を構成する第２の導電膜５と同一材料により同層に形成された金属パターンである。また、第２の導電膜５はオーミックコンタクト膜４に重複するように配置されており、第２の導電膜５のパターン端部はオーミックコンタクト膜４のパターン端部とほぼ同じ位置に配置されるように重複配置されている。従って、図５の平面図では半導体膜３及びオーミックコンタクト膜４のパターン外形は第２の導電膜５のパターン外形に重ねて示している。
更に第２の導電膜５の上層には第１の透明導電膜パターン６が第２の導電膜５に直接接触するように形成されている。第１の透明導電膜パターン６については、表示領域４１の画素電極５５を構成する透明導電膜パターンと同一材料により同層に形成されている。また、図６（ａ）の断面図に示されるとおり、第１の透明導電膜パターン６の両側の端面は第２の導電膜５のパターンの両側の端面よりも内側に後退している。つまり、図５の平面図より判るとおり、第１の透明導電膜パターン６の端面は第２の導電膜５のパターンの端面より内側に配置され、第２の導電膜５のパターンの内側に沿って、第２の導電膜５のパターンよりも若干幅の狭い第１の透明導電膜パターン６が重複配置されている。また、図６（ａ）の断面図から明らかな様に、半導体層３、オーミックコンタクト膜４、第２の導電膜５のパターン端面は、第１の透明導電膜パターン６に覆われていない。逆に第１の透明導電膜パターン６は、半導体層３、オーミックコンタクト膜４、第２の導電膜５のパターン端面を覆うことなく形成されている。更に第１の透明導電膜パターン６の上層には第２の絶縁膜９が形成されている。第２の絶縁膜９は、半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６上を含む第１の絶縁膜８或いはＴＦＴ５１のゲート絶縁膜上を覆うように形成されており、半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６の端面を直接覆って形成されている。
続いて、ソース配線４４の延在部分より引き出し配線４７ｂ１に配線間を二つのコンタクトホールを介して接続し変換する構造の具体的な層構成について、図５の平面図及びＣ１−Ｃ２断面線での断面図である図６（ｂ）を用いて説明を行う。配線変換部４５のＣ１−Ｃ２断面部では、図６（ｂ）に示すとおり、基板１の上に表示領域４１のＴＦＴ５１におけるゲート電極及びゲート配線４３と同一材料により同層で形成された第１の導電膜２が額縁領域４２から延在して形成されている。第１の導電膜２を覆うように、Ｂ１−Ｂ２断面部と共通の第１の絶縁膜８が設けられている。第１の絶縁膜８の上層には、Ｂ１−Ｂ２断面部と共通の層構造で半導体膜３、オーミックコンタクト膜４、第２の導電膜５、及び第１の透明導電膜パターン６が形成されている。より具体的には、図６（ｂ）の断面図に示されるとおり、第１の透明導電膜パターン６の端面は第２の導電膜５のパターンの端面よりも内側に後退している。つまり、図５の平面図より判るとおり、第１の透明導電膜パターン６の端面は第２の導電膜５のパターンの端面より内側に配置され、第２の導電膜５のパターンの内側に沿って、若干狭い領域の第１の透明導電膜パターン６が重複配置されている。先に説明を行ったＢ１−Ｂ２断面部も含め、言い換えると、配線変換部４５において、第１の透明導電膜パターン６は、第２の導電膜５のパターン内に上面視で内包されて形成されている。つまり、第１の透明導電膜パターン６が第２の導電膜５のパターン内に上面視で内包される構造から明らかな様に、第１の透明導電膜パターン６は、半導体層３、オーミックコンタクト膜４、第２の導電膜５のパターン端面を覆うことなく形成されている。
更にＢ１−Ｂ２断面部と同様に半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６上を含む第１の絶縁膜８或いはＴＦＴ５１のゲート絶縁膜上を覆うように第２の絶縁膜９が形成されており、半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６の端面を直接覆って形成されている。一方、Ｃ１−Ｃ２断面部では、第２の絶縁膜９の一部には第１の透明導電膜パターン６上における第２の絶縁膜９を開口して形成され第１の透明導電膜パターン６を露出する開口部であるコンタクトホールＣＨ２が形成されており、第２の絶縁膜９の一部と第１の絶縁膜８の一部には、第１の導電膜２上における第１の絶縁膜８と第２の絶縁膜９を貫通して開口して形成され第１の導電膜２を露出する開口部であるコンタクトホールＣＨ３が形成されている。更に、第１の透明導電膜パターン６よりも上層に設けられた別の透明導電膜よりなる上層透明導電膜パターンである第２の透明導電膜パターン７がコンタクトホールＣＨ２内、コンタクトホールＣＨ３内、及び第２の導電膜５を覆い、コンタクトホールＣＨ２内とコンタクトホールＣＨ３間を跨ぐようなパターンで形成されている。第２の透明導電膜パターン７は、コンタクトホールＣＨ２を介して第１の透明導電膜パターン６及び第２の導電膜５と、コンタクトホールＣＨ３を介して第１の導電膜２に電気的に接続されている。その結果、第１の導電膜２と第２の導電膜５は第２の透明導電膜パターン７を介して電気的に接続されている。なお、第２の透明導電膜パターン７については、表示領域４１の対向電極５６を構成する透明導電膜パターンと同一材料により同層に形成されている。
また、第２の透明導電膜パターン７は、コンタクトホールＣＨ２内から、第２の絶縁膜９上における上面視で第２の導電膜５のパターンよりも外側まで覆うように形成されている。従って、第２の透明導電膜パターン７のパターン端部が第２の導電膜５のパターン端部より外側に形成されているので、配線変換部４５が外気に曝された場合においても、第２の絶縁膜９及び第２の透明導電膜パターン７により第２の導電膜５は保護されることから、第２の導電膜５の腐食を低減することができる。特に第２の導電膜５のパターン端面は、第１の透明導電膜パターン６により覆われずに形成され保護されていないことから、第２の透明導電膜パターン７は、少なくとも第１の透明導電膜パターン６により覆われずに形成される第２の導電膜５のパターン端面については覆い形成することが好ましい。図５で示した本実施の形態１における配線変換部４５においては、第２の透明導電膜パターン７は配線変換部４５においてのみ、第２の導電膜５のパターン端面を覆うようにしたが、Ｂ１−Ｂ２断面部、更にソース配線４４部まで、或いは、少なくとも外気に曝される場合が多い額縁領域４２の範囲内までは、第１の透明導電膜パターン６により覆われずに形成される第２の導電膜５のパターン端面について覆い形成しても良く、腐食低減の観点からは好ましい。また、第２の透明導電膜パターン７は第２の導電膜５を覆うように形成したが、更に第１の導電膜２についても覆う形状としてもよい。第１の導電膜２を覆うようにすることで、第１の絶縁膜８、第２の絶縁膜９及び第２の透明導電膜パターン７により第１の導電膜２は保護されるので、第１の導電膜２の腐食も低減することができる。なお、配線間マージン設計の関係で、部分的な場合も含め、第２の導電膜５を第２の透明導電膜パターン７で覆うことができない場合は、少なくとも外気に曝される場合が多い額縁領域４２の範囲内においては、適宜、耐湿性膜の塗布などの他の手段にて腐食防止対策を組合せて行うことが望ましい。
なお、本実施の形態１における第１の透明導電膜パターン６と第２の透明導電膜パターン７の二層の透明導電膜パターンを備える配線変換部４５の構成は、本実施の形態１の液晶表示装置が二層の透明導電膜パターンより構成される画素電極５５と対向電極５６を備えたＦＦＳモードの液晶表示装置であることから、第１の透明導電膜パターン６と画素電極５５とを同一材料により同層に、第２の透明導電膜パターン７と対向電極５６とを同一材料により同層に其々構成することができ、透明導電膜の形成工程及び透明導電膜の微細加工工程を増やすことなく配線変換部４５の構成を得ることができる。
また、以上説明した第１の透明導電膜パターン６は、第２の導電膜５のパターン内に上面視で内包される構造を取ることにより、特に第２の導電膜５のパターン端面を覆うことなく形成される配線変換部４５の構造とすることで、第１の透明導電膜パターン６の下層に形成されている半導体膜３、オーミックコンタクト膜４、第２の導電膜５の効果、特にＴＦＴ５１のゲート絶縁膜でもある第１の絶縁膜８と第２の絶縁膜９に挟まれる配線変換部４５の端部において第１の透明導電膜パターン６のパターン端部が第１の絶縁膜８と接することなく形成される効果により、第２の絶縁膜９を形成した後に第１の透明導電膜パターン６のパターン端部に応力が集中することを回避できる。従って、第２の絶縁膜９に剥がれを生じ難く、第２の絶縁膜９が剥離する膜浮きなどによる歩留り低下を防止或いは改善することができる。更に第２の絶縁膜９の成膜条件などについて、第１の透明導電膜パターン６の透過率が向上する成膜条件、或いは第２の絶縁膜９を開口時に第１の透明導電膜パターン６表面での良好なコンタクト端面形状を形成できる成膜条件など、膜浮き発生を助長する条件も含めて任意に選択することが可能となり、デバイスの作成マージンの向上と膜浮きなどによる歩留り低下の抑制を両立することができる。
なお、以上の説明では配線変換部４５を例にとって説明を行ったが、額縁領域４２において配線変換部４５と類似する構造を持つ部分として外部接続端子が挙げられる。外部接続端子の構造に本発明を用いても配線変換部４５と同様に好適な効果が得られる。以下、図７及び図８を用い、本実施の形態１の液晶表示装置における外部接続端子に本発明を用いた場合について配線変換部４５との相違点を中心として説明する。図７及び図８は実施の形態１に係るＴＦＴアレイ基板１００の額縁領域４２に配置された外部接続端子を示した図であり、図７は外部接続端子までゲート配線４３と同一材料により同層に形成された第１の導電膜２により引き込まれた外部接続端子構成、図８は外部接続端子までソース配線４４と同じ層構成の積層パターンにより引き込まれた外部接続端子構成を其々示したものである。図７（ａ）、図８（ａ）は其々の外部接続端子近傍を平面図にて示したもので、図７（ｂ）は。図７（ａ）のＤ１−Ｄ２断面線における断面図、図８(ｂ)は図８（ａ）のＥ１−Ｅ２断面線における断面図を其々示したものである。
先ず、図７（ａ）及び図７（ｂ）に示すとおり、外部接続端子まで引き込まれたゲート配線４３と同一材料により同層に形成された第１の導電膜２が配線変換部４５と同様に基板１上に設けられている。その他の構成は図６（ｂ）の断面図とほぼ同じ構成であり、詳細な説明は省略するが、図７の外部接続端子の構成においては、第１の透明導電膜パターン６上に形成されたコンタクトホールＣＨ２内、第１の導電膜２上に形成させたコンタクトホールＣＨ３内、及び第２の導電膜５を覆い、コンタクトホールＣＨ２内とコンタクトホールＣＨ３間を跨ぐようなパターンで形成される第２の透明導電膜パターン７は第１の導電膜２と第２の導電膜５を電気的に接続する役割は重要ではなく、主な役割としては、コンタクトホールＣＨ３を介して第１の導電膜２と電気的に接続されて端子電極として機能する点が配線変換部４５と異なる。然しながら、層構成はほぼ同じであり、平面構造についても、第１の透明導電膜パターン６は、第２の導電膜５のパターン内に上面視で内包される構造を取ることにより、半導体層３、オーミックコンタクト膜４、第２の導電膜５のパターン端面を覆うことなく形成される同様の構造を有している。従って、配線変換部４５と同様の第２の絶縁膜９が剥離する膜浮きなどによる歩留り低下を防止或いは改善する効果が得られる。また、第２の透明導電膜パターン７は、コンタクトホールＣＨ２内から、第２の絶縁膜９上における上面視で第２の導電膜５のパターンよりも外側まで覆うように形成されている。従って、配線変換部４５と同様の腐食低減効果が得られる。特にこの図７の外部接続端子の構造の場合、第２の導電膜５のパターンは外部接続端子のみに形成され、第２の透明導電膜パターン７は第２の導電膜５のパターンの全ての端面よりも外側まで覆うように形成されていることから、図５の配線変換部４５よりも高い腐食低減効果が得られる。
また、図８（ａ）及び図８（ｂ）に示すとおり、外部接続端子まで引き込まれたソース配線４４と同じ層構成の積層パターンが配線変換部４５と同様に基板１上に設けられている。具体的には、配線変換部４５における図６（ａ）の断面図と同じく、基板１の上に第１の絶縁膜８が設けられ、更に半導体膜３、オーミックコンタクト膜４、及び第２の導電膜５が順に積層された積層膜が形成され、第２の導電膜５はオーミックコンタクト膜４に重複するように配置されている。なお、第２の導電膜５のパターン端部はオーミックコンタクト膜４のパターン端部とほぼ同じ位置に配置されるように重複配置されている。更に第２の導電膜５の上層には第１の透明導電膜パターン６が第２の導電膜５に直接接触するように形成され、第１の透明導電膜パターン６の端面は第２の導電膜５のパターンの端面より内側に配置され、第２の導電膜５のパターンの内側に沿って、第２の導電膜５のパターンよりも若干幅の狭い第１の透明導電膜パターン６が重複配置されている。更に半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６上を含む第１の絶縁膜８或いはＴＦＴ５１のゲート絶縁膜上を覆うように第２の絶縁膜９が形成されており、半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６の端面を直接覆って形成されている。また、図８の構成においても、図７の構成と同様に第２の絶縁膜９の一部には第１の透明導電膜パターン６上における第２の絶縁膜９を開口して形成され第１の透明導電膜パターン６を露出する開口部であるコンタクトホールＣＨ２が形成されており、第２の透明導電膜パターン７が、コンタクトホールＣＨ２内から、第２の絶縁膜９上における上面視で第２の導電膜５のパターンよりも外側まで覆うように形成されている。
従って、図８の外部接続端子の構成においても、第１の透明導電膜パターン６は、第２の導電膜５のパターン内に上面視で内包される構造を取ることにより、半導体層３、オーミックコンタクト膜４、第２の導電膜５のパターン端面を覆うことなく形成されており、配線変換部４５と同様の構造を有している。従って、配線変換部４５と同様に額縁領域４２のパターン密度が比較的疎な領域に配置されることから発生し易い第２の絶縁膜９が剥離する膜浮きに対して、配線変換部４５と同様の構成により膜浮きなどによる歩留り低下を防止或いは改善する効果が得られる。また、第２の透明導電膜パターン７は、コンタクトホールＣＨ２内から、第２の絶縁膜９上における上面視で第２の導電膜５のパターンよりも外側まで覆うように形成されている。従って、配線変換部４５と同様の腐食低減効果が得られる。更に、図７と図８の外部接続端子の構成の共通の効果として、配線変換部４５と同様に第１の透明導電膜パターン６と第２の透明導電膜パターン７の二層の透明導電膜パターンを備える外部接続端子の構成は、ＦＦＳモードの液晶表示装置において形成されることで、透明導電膜の形成工程及び透明導電膜の微細加工工程を増やすことなく得ることができる。
なお、以上の説明では、配線変換部４５及び外部接続端子における第２の導電膜５とその上に設けた第１の透明導電膜パターン６のパターン位置関係について述べたが、ＴＦＴアレイ基板１００の額縁領域４２における配線、或いは表示領域４１の最外周の画素５０とその周辺部における配線においても、額縁領域４２に形成されており、表示領域４１内の構造とは異なり配線間或いは最外周の画素５０よりも更に外側には画素電極５５が配置されないなど、パターン密度が比較的疎な領域であることから、外部接続端子や配線変換部４５と同様に第２の絶縁膜９が剥離する膜浮きが発生し易い。従って、これら、額縁領域４２における配線、或いは表示領域４１の最外周の画素５０とその周辺部における配線においても、第２の導電膜５とその上に設けた第１の透明導電膜パターン６のパターン位置関係を外部接続端子や配線変換部４５と同様にすることで膜浮きを抑制することができる。続いて、本実施の形態１に係る液晶表示装置の表示領域４１の特に最外周の画素５０とその周辺部の詳細構成について図９、図１０及び図１１を用いて説明する。図９及び図１０は実施の形態１に係る液晶表示装置の表示領域４１の最外周の画素５０とその周辺部を示した平面図、図１１（ａ）は図９のＦ１−Ｆ２断面線における断面図、図１１（ｂ）は図１０のＧ１−Ｇ２断面線における断面図を其々示したものである。
図９は、図中に表示領域４１中央部の方向を右下方向に矢印で示したとおり、表示領域４１の特に中央部に対して左上側角部における最外周の画素５０とその周辺部を示したものであり、図１０は、図中に表示領域４１中央部の方向を左上方向に矢印で示したとおり、表示領域４１の特に中央部に対して右下側角部における最外周の画素５０とその周辺部を其々示したものである。ここでは、特に、図９及び図１０において、先に図３を用い説明を行った表示領域４１の中央部近傍の画素構成と異なる部分を中心に説明を行う。
先ず、図９の平面図及び図１１（ａ）の断面図において、図３と異なる部分について説明する。先ず、図９において、表示領域４１最外周の画素５０における特に表示領域４１最外周に形成されるソース配線４４を構成するパターン構成を先に説明を行った最外周の画素５０とその周辺部を除く領域でのパターン構成である配列配線パターン５９ａと区別して、最外配線パターン５９ｂと呼ぶことにする。この最外配線パターン５９ｂにおいては、図１１（ａ）の断面図に示す様に、少なくとも第１の透明導電膜パターン６の表示領域外側でのパターン端面は、ソース配線４４を構成する第２の導電膜５のパターン端部より食み出すことなく内側に形成されている。即ち、半導体層３、オーミックコンタクト膜４、第２の導電膜５の少なくとも表示領域外側でのパターン端面は、第１の透明導電膜パターン６に覆われていない。逆に第２の導電膜５の表示領域４１の中央部側でのパターン端面については、隣接する配列配線パターン５９ａのパターン端面の構成と同様に第１の透明導電膜パターン６が第２の導電膜５のパターン内より食み出すことにより第２の導電膜５のパターン端面を覆い形成されている。
また、図９、図１０の平面図に示される表示領域４１におけるソース配線４４が額縁領域４２へ延在されるソース配線延在部４４ｅｘにおいては、配線変換部４５におけるＢ１−Ｂ２断面である図６（ａ）と同様の構成とすると良い。つまり、ソース配線延在部４４ｅｘを構成する第２の導電膜５のパターン上に第１の透明導電膜パターン６が直接接触するように形成され、更に第１の透明導電膜パターン６の端面は、第２の導電膜５のパターンの端面より内側に配置され、第２の導電膜５のパターンの内側に沿って、若干狭い領域の第１の透明導電膜パターン６が重複配置される。言い換えると、第１の透明導電膜パターン６は、第２の導電膜５のパターン内に上面視で内包されて形成される。その結果、第１の透明導電膜パターン６は、半導体層３、オーミックコンタクト膜４、第２の導電膜５のパターン端面を覆うことなく形成される。
また、ソース配線４４と垂直な方向の表示領域外縁の画素５０の外側端辺については、通常は、第２の導電膜５のパターン端部より食み出して形成される第１の透明導電膜パターン６（具体的には画素電極５５）の端面近傍にパターンなどが配置されないことから、透明導電膜パターン６の端面近傍において、第２の絶縁膜９の剥がれによる膜浮きを発生することが懸念される。従って、図９に示す様に、ソース配線４４と垂直な方向の表示領域外縁の画素５０の外側端辺に沿って、表示領域４１最外周に形成されるソース配線４４を構成する最外配線パターン５９ｂと同じ層構成を有するパターンによりダミーパターン５８ａを配置する。この補助パターンであるダミーパターン５８ａにより、第２の絶縁膜９の密着力を補強することで、第２の絶縁膜９の剥がれによる膜浮きの発生を防止或いは抑制することができる。このダミーパターン５８ａは、最外配線パターン５９ｂと同じ層構成により形成されることから、ダミーパターン５８ａよりも更に外側では、第２の絶縁膜９の剥がれによる膜浮きを発生することは無い。具体的には、本実施の形態１においては、ダミーパターン５８ａは、図９の表示領域４１の特に中央部に対して左上側角部ではソース配線４４より分岐して形成した。更に同様のダミーパターン５８ａの構成を表示領域上側外縁の画素５０の全てに配置した。また、図１０の表示領域４１の特に中央部に対して右下側角部では、ソース配線４４間に、ソース配線４４から孤立したパターンにより最外配線パターン５９ｂと同じ層構成、即ち、ダミーパターン５８ａと同じ層構成を備えたダミーパターン５８ｂを配置した。こちらについても、同様のダミーパターン５８ｂの構成を表示領域下側外縁の画素５０の全てに配置した。なお、表示領域上側と下側でソース配線４４より分岐するパターンによるダミーパターン５８ａの構成とソース配線４４から孤立したパターンによるダミーパターン５８ｂの構成とを逆にしても良いし、何れかの構成に統一しても構わない。
また、図１０に示す様に表示領域外縁の画素５０のソース配線４４に面しない側には、ダミーパターン５８ｃが形成されている。ダミーパターン５８ｃでは、図１１（ｂ）の断面図に示す様に、最外配線パターン５９ｂと同様の構成となっている。具体的には、少なくとも第１の透明導電膜パターン６の表示領域外側でのパターン端面は、ソース配線４４を構成する第２の導電膜５のパターン端部より食み出すことなく内側に形成されている。即ち、半導体層３、オーミックコンタクト膜４、第２の導電膜５の少なくとも表示領域外側でのパターン端面は、第１の透明導電膜パターン６に覆われていない。逆に第２の導電膜５の表示領域４１の中央部側でのパターン端面については、隣接する配列配線パターン５９ａのパターン端面の構成と同様に第１の透明導電膜パターン６が第２の導電膜５のパターン内より食み出すことにより第２の導電膜５のパターン端面を覆い形成されている。
この様に、表示領域外縁に表示領域４１の内側の繰り返し部分とは異なる構造のソース配線延在部４４ｅｘの構造、最外配線パターン５９ｂの構造、或いは近傍に第２の絶縁膜９の密着力を補強する補助パターンとなるダミーパターン５８ａ〜５８ｃの構造を形成した構成を採用すること、具体的には、ＴＦＴアレイ基板１００の表示領域４１の最外周の画素５０とその周辺部における配線やパターンなどにおいて第２の導電膜５とその上に設けた第１の透明導電膜パターン６のパターン位置関係を先に説明を行った配線変換部４５と同様の構造とすることで、配線変換部４５近傍における膜浮き抑制効果と同様の効果が得られる。従って、表示領域外縁の画素５０の第２の導電膜５のパターン端部より食み出して形成される第１の透明導電膜パターン６の構造となる画素電極５５或いはソース配線、ソース配線延在部などを構成する第２の導電膜５のパターン端部にて第２の絶縁膜９の膜浮きが発生することを抑制でき、膜浮きによる異物が表示領域に付着し表示不良による歩留り低下が発生することを低減できる。なお、上記効果については、第２の導電膜５のパターン内より少なくとも一部において上面視で食み出して形成され、第２の導電膜５のパターン端面を覆い形成された第１の透明導電膜パターン６が配列する場合に、最外周の第１の透明導電膜パターン６の近傍、特に第２の導電膜５より食み出して形成されるパターン端面側で発生する可能性の高い膜浮きを防止するものであることから、最外周の第１の透明導電膜パターン６の近傍、特に第２の導電膜５より食み出して形成されるパターン端面側にダミーパターン５８ａ〜５８ｃの構造を配置すれば得ることができる。更に、ダミーパターン５８ａ〜５８ｃや最外配線パターン５９ｂの構造については、少なくとも、表示領域外側、即ち、配列して形成され第２の導電膜５パターン端面を覆い形成される第１の透明導電膜パターン６に近接する側と反対側でのパターン端面において、ダミーパターン５８ａ〜５８ｃや最外配線パターン５９ｂを構成する第１の透明導電膜パターン６が第２の導電膜５のパターン端面を覆うことなく形成されれば、更にその外側で膜浮きを発生することがないことから好ましい。逆に、配列して形成される第１の透明導電膜パターン６に近接する側の構成は第２の導電膜５のパターン端面を覆っていても覆わなくとも何れでも良く、特に近接距離が近い場合には上記説明の効果については大差がない。
なお、本実施の形態１でのダミーパターン５８ａ〜５８ｃは半導体層３、オーミックコンタクト膜４、第２の導電膜５、第１の透明導電膜パターン６の積層膜にて形成されているが、第２の導電膜５のパターン端部より食み出して形成される第１の透明導電膜パターン６の端面近傍に配置され、剥がれを生ずる第２の絶縁膜９より下層に形成されて、第２の絶縁膜９の接する第１の絶縁膜８表面に凹凸面を形成することができれば、ある程度の第２の絶縁膜９の密着力を補強する効果が得られる。従って、ダミーパターン５８ａ〜５８ｃは上層絶縁膜である第２の絶縁膜９より下層に形成された単層膜、または積層膜で形成してもよい。何れにしても、ダミーパターン５８ａ〜５８ｃは薄膜トランジスタを構成する膜と同一材料により同層に形成することで、別途、成膜工程や膜を加工するフォトリソグラフィー工程を増加することなく、ダミーパターン５８ａ〜５８ｃを形成することができ、製造コスト増加を防止する効果が得られる。
続いて、本実施の形態１における液晶表示装置の製造方法について、図１３及び図１４を用いて説明する。図１３（ａ）〜図１３（ｃ）及び図１４(ａ)〜図１４（ｃ）は、実施の形態１に係るＴＦＴアレイ基板１００の製造工程を示した断面図である。
先ず初めに、ガラスなどの透明な絶縁性材料よりなる基板１上全面に、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇやこれらを主成分とする合金膜、またはこれらの積層膜からなる第１の導電膜２を成膜する。例えば、スパッタ法や蒸着法などを用いて基板１全面に成膜する。その後、レジストを塗布して、塗布したレジストをフォトマスク上から露光し、レジストを感光させる。次に、感光させたレジストを現像して、レジストをパターニングし、レジストパターンを形成する。以後、これら一連の工程をフォトリソグラフィー工程と呼ぶ。その後、このレジストパターンをマスクとしてエッチングし、レジストパターンを除去する。以後、この様なフォトリソグラフィー工程からの一連の工程を微細加工工程と呼ぶ。これにより、図１３（ａ）に示す様に、ゲート電極、ゲート配線４３、共通配線５２、及びゲート電極と同一材料により同層に形成された第１の導電膜２よりなる金属パターンがパターニングされる。この様に、フォトリソグラフィー工程、或いは微細加工工程によって、ＴＦＴ５１近傍となる表示領域４１には、ゲート電極、ゲート配線４３、及び共通配線５２を、配線変換部４５近傍を含む額縁領域４２には、ゲート電極と同一材料により同層に形成された第１の導電膜２よりなる金属パターンを形成する。
次に、ゲート電極、ゲート配線４３、共通配線５２、ゲート電極と同一材料により同層に形成された第１の導電膜２よりなる金属パターンを覆うように、ゲート絶縁膜となる第１の絶縁膜８、半導体層３、及びオーミックコンタクト膜４をこの順に成膜する。例えば、プラズマＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤなどを用いて、これらを基板１全面に成膜する。第１の絶縁膜８として、窒化シリコン、酸化シリコンなどを用いることができる。なお、第１の絶縁膜８は、ピンホールなどの膜欠損発生による短絡を防止するため、複数回に分けて成膜することが好ましい。半導体層３には、非晶質シリコン、多結晶ポリシリコンなどを用いることができる。また、オーミックコンタクト膜４には、リン（Ｐ）などの不純物を高濃度に添加したｎ型非晶質シリコンやｎ型多結晶シリコンなどを用いることができる。続いて、本実施の形態１では、成膜したオーミックコンタクト膜４の上に、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇやこれらを主成分とする合金膜、またはこれらの積層膜からなる第２の導電膜５を更に成膜する。例えば、スパッタ法や蒸着法などを用いて成膜する。
その後、フォトリソグラフィー工程及び微細加工工程により、第２の導電膜５をパターニングする。これにより、表示領域４１には、ソース配線４４と、ソース配線４４から分岐してＴＦＴ５１の形成領域上へと延在する部分とが第２の導電膜５によって形成される。このソース配線４４から分岐した部分は、ソース配線４４のゲート配線４３との交差部から分岐して画素５０内へと延在するように形成され、後の工程で分離されるソース電極５３及びドレイン電極５４を含む形状となっている。即ち、この時点では、チャネル領域上に第２の導電膜５が残存しており、ソース電極５３とドレイン電極５４とがつながったパターンとなっている。即ち、第２の導電膜５をパターニングすると、ＴＦＴ５１のチャネル領域となる半導体層３上で連結した状態のソース電極５３及びドレイン電極５４と、このソース電極５３に接続するソース配線４４とが形成される。
続いて、パターニングされた第２の導電膜５のパターンをマスクとして、もしくは第２の導電膜５をパターニングする際に使用したレジストパターンをマスクとして（つまり、第２の導電膜５をパターニングする際に使用したレジストパターンを残した状態で）、オーミックコンタクト膜４及び半導体層３をエッチングする。これにより、図１３（ｂ）に示す様に、第２の導電膜５に覆われていない部分のオーミックコンタクト膜４及び半導体層３が除去される。この様にして、オーミックコンタクト膜４及び半導体層３をパターニングすることによって、ソース配線４４、オーミックコンタクト膜４及び半導体層３のパターニングを１回のフォトリソグラフィー工程で連続して行う。また、額縁領域４２においては、第１の絶縁膜８の上層には、表示領域４１と同一材料により同層に形成される半導体膜３、オーミックコンタクト膜４、第２の導電膜５よりなる積層パターンが、表示領域４１における其々のパターンと同時形成される。また、この積層パターンは、最上層の第２の導電膜５を加工する共通のマスクにより順次エッチング加工されることから、其々のパターンが、概ね、最上層の第２の導電膜５と同じパターン形状に形成される。
次に、図１３（ｂ）に示す状態で、ＩＴＯなどの透明導電膜をスパッタ法などにより基板１全面に成膜する。ここでは、例えば、一般的なＩＴＯを非結晶状態で形成した。そして、フォトリソグラフィー工程及び微細加工工程により、この透明導電膜をパターニングする。透明導電膜の加工には、非結晶状態のＩＴＯのエッチングに適当なシュウ酸系などの弱酸のエッチャントによるウエットエッチングを使用することができる。また、本実施の形態１では、図１３（ｃ）に示す様に、画素電極５５の形成領域上と、ＴＦＴ５１のチャネル領域を除く第２の導電膜５パターン上とに、透明導電膜が残存するようにパターニングする。額縁領域４２における第２の導電膜５パターン上にも同様に透明導電膜が残存するようにパターニングされる。これにより、ソース配線４４上と、ソース配線４４から分岐した部分のうちソース電極５３となる領域上とに、第１の透明導電膜パターン６が形成される。また、ソース配線４４から分岐した部分のうちドレイン電極５４となる領域上に一部が重なるように、画素電極５５が形成される。以上のとおり、共通の透明導電膜によって、即ち同一材料により同層に第１の透明導電膜パターン６及び画素電極５５は形成される。なお、以上の工程の第１の透明導電膜パターン６及び画素電極５５についての平面パターン配置、特にソース電極５３及びドレイン電極５４、その他、第２の導電膜５により構成される金属パターンとの平面パターン配置については、実施の形態１の構成において説明を行った平面パターンに形成する。
続いて、フォトリソグラフィー工程及び微細加工工程により、チャネル領域上の第２の導電膜５及びオーミックコンタクト膜４を除去し、ソース電極５３及びドレイン電極５４間を分離する。先ず、図１４（ａ）に示す様なチャネル領域上を開口するレジストパターンＰＲ１をパターニング形成する。この様に形成されたレジストパターンＰＲ１をマスクとして、チャネル領域上の第２の導電膜５とオーミックコンタクト膜４を順次エッチングする。具体的には、チャネル領域上における第２の導電膜５がエッチングにより除去され、ソース電極５３とドレイン電極５４とが分離される。更に、第２の導電膜５を除去することによって表面に露出したチャネル領域上のオーミックコンタクト膜４をエッチングにより除去する。これにより、図１４（ａ）に示す様に、ＴＦＴ５１のチャネル領域となる半導体層３が露出し、ＴＦＴ５１部分におけるオーミックコンタクト膜４もソース電極５３及びドレイン電極５４の下部のみに配置されるよう分離される。なお、上記説明の製造工程では、第２の導電膜５のパターンの形成と、オーミックコンタクト膜４及び半導体層３のパターンの形成を共通のレジストパターンにより行い、その後、第１の透明導電膜パターン６及び画素電極５５のパターニングと、チャネル領域上の第２の導電膜５及びオーミックコンタクト膜４を除去するパターニングを順次行う様にしたが、オーミックコンタクト膜４及び半導体層３のパターンを形成するパターニングと、第２の導電膜５のパターンを形成するパターニングは別のパターニング、即ち、別のフォトリソグラフィー工程により行っても良い。その場合には、オーミックコンタクト膜４及び半導体層３のパターンはＴＦＴ５１の形成領域のみに形成しても良く、ソース配線４４を構成する第２の導電膜５の下部を初めとして、配線変換部４５及び外部接続端子における第２の導電膜５の下部、ソース配線延在部４４ｅｘの構造、最外配線パターン５９ｂの構造、或いは近傍に第２の絶縁膜９の密着力を補強する補助パターンとなるダミーパターン５８ａ〜５８ｃの構造における第２の導電膜５の下部において配置されていたオーミックコンタクト膜４及び半導体層３のパターンは省略される。また、第２の導電膜５のパターニングの際に初めからソース電極５３及びドレイン電極５４を分離して形成しておくことにより、図１４（ａ）に示す様なチャネル領域上を開口するレジストパターンＰＲ１の形成は省略できる。その場合には、第２の導電膜５のパターニングに続いて、実施の形態１と同様の平面パターンに形成する第１の透明導電膜パターン６及び画素電極５５のパターニングを行うことにより、このチャネル領域上が開口されている第１の透明導電膜パターン６及び画素電極５５を形成するレジストを利用して、チャネル領域上のオーミックコンタクト膜４を除去すると良い。
続いて、図１４（ａ）に示す状態より、レジストパターンＰＲ１を除去した後、これらの上から、画素電極５５及び第１の透明導電膜パターン６を覆う上層絶縁膜、或いは更に上層に形成される電極との間の層間絶縁膜となる第２の絶縁膜９を成膜する。例えば、第２の絶縁膜９として窒化シリコン、酸化シリコンなどの無機絶縁膜を、ＣＶＤ法などを用いて基板１全面に成膜する。これにより、図１４（ｂ）に示す様に、画素電極５５及び第１の透明導電膜パターン６が第２の絶縁膜９に覆われる。また、半導体層３のチャネル領域が第２の絶縁膜９に覆われる。なお、第２の絶縁膜９は、窒化シリコン、酸化シリコンなどの無機絶縁膜の上に更に塗布型の（塗布により形成される）絶縁膜などを形成し、積層膜としても良い。本実施の形態１においては、第２の絶縁膜９を形成する前に、第２の絶縁膜９の剥がれ或いは膜浮きを防止するのに最適化された第１の透明導電膜パターン６及び画素電極５５についての平面パターン配置、特にソース電極５３及びドレイン電極５４、その他、第２の導電膜５により構成される金属パターンとの平面パターン配置を採用して形成されている。従って、第２の絶縁膜９の成膜条件について、第１の透明導電膜パターン６の透過率が向上する成膜条件、或いは第２の絶縁膜９を開口時に第１の透明導電膜パターン６表面での良好なコンタクト端面形状を形成できる成膜条件など、膜浮き発生を助長する条件も含めて任意に選択しても良く、其々の条件における膜浮き発生頻度を低減することができる。また、第１の透明導電膜パターン６の形成条件自体も、透過率が向上する成膜条件を採用することで第２の絶縁膜９の膜浮き発生を助長する場合があるが、同様に、上記説明の構造を採用することで、第１の透明導電膜パターン６の形成条件自体に透過率が向上する成膜条件を採用した場合にも膜浮き発生頻度を低減することができる。なお、上記説明の第１の透明導電膜パターン６の透過率が向上する第２の絶縁膜９の成膜条件としては、成膜時の材料ガス中の酸素含有量の高い成膜条件、より具体的には、酸化シリコン膜を形成する成膜条件、酸素を含む窒化シリコン膜を形成する成膜条件などが挙げられる。一方、第２の絶縁膜９を開口時に第１の透明導電膜パターン６表面での良好なコンタクト端面形状を形成できる第２の絶縁膜９の成膜条件としては、窒化シリコン膜の成膜時の材料ガス中に窒素含有量の高い成膜条件、より具体的には、成膜時の材料ガス中において、窒素ガス或いはアンモニアガスの分圧比が、シリコンを含むガス（シランガス、ジシランガス、ＴＥＯＳガスなど）に対して２以上である成膜条件が挙げられる。更に、第１の透明導電膜パターン６の透過率が向上する透明導電膜パターン６を構成するＩＴＯなどの透明導電膜の成膜条件としては、スパッタ法などによる成膜時に酸素濃度が高い条件を選択することが挙げられる。以上説明の第２の絶縁膜９或いは透明導電膜パターン６の成膜条件を用途に応じて使い分ければ良い。
続いて、フォトリソグラフィー工程及び微細加工工程により、第２の絶縁膜９及び第１の絶縁膜８にコンタクトホールＣＨ１〜ＣＨ３を形成する。これにより、図１４（ｃ）に示す様に、表示領域４１においては、共通配線５２に到達するコンタクトホールＣＨ１が形成され、共通配線５２が一部露出する。また、額縁領域４２においては、半導体膜３、オーミックコンタクト膜４、第２の導電膜５、更に第１の透明導電膜パターン６よりなる積層パターンにおける第１の透明導電膜パターン６に到達するコンタクトホールＣＨ２が第２の絶縁膜９に形成され、第１の導電膜２よりなる金属パターン上に到達するコンタクトホールＣＨ３が第２の絶縁膜９及び第１の絶縁膜８に形成される。
次に、第２の絶縁膜９の上に、ＩＴＯなどの透明導電膜をスパッタ法などにより基板１全面に成膜する。そして、フォトリソグラフィー工程及び微細加工工程により、この透明導電膜をパターニングする。これにより、第２の絶縁膜９を介して画素電極５５の対面に、スリットを有する対向電極５６が、コンタクトホールＣＨ１を介して共通配線５２と接続するように形成される。なお、額縁領域４２では、先に形成したコンタクトホールＣＨ２及びコンタクトホールＣＨ３を介して、第１の導電膜２よりなる金属パターンと第１の透明導電膜パターン６を接続する第２の透明導電膜パターン７が、この対向電極５６を形成する透明導電膜と同一材料により同層に同時形成される。なお、額縁領域４２では、先に構成を説明した配線変換部４５と外部接続端子は同時形成され、第２の透明導電膜パターン７は配線変換部４５、外部接続端子の其々に形成される。配線変換部４５、外部接続端子での第２の透明導電膜パターン７の平面パターンの形状については、図５、図７、及び図８で説明を行ったパターン形状とすれば良いことから、ここでは詳細な説明は省略する。以上の工程を経て、本実施の形態１のＴＦＴアレイ基板１００が完成する。
この様に作製したＴＦＴアレイ基板１００の上に、その後のセル工程において配向膜を形成する。また、別途作製された対向基板の上に配向膜を同様に形成する。そして、この配向膜に対して、ラビングなどの手法を用いて、液晶との接触面に一方向にミクロな傷をつける配向処理を施す。次に、基板周縁部にシール材を塗布して、ＴＦＴアレイ基板１００と対向基板とを、互いの配向膜が向き合うように所定の間隔で貼り合せる。ＴＦＴアレイ基板１００と対向基板とを貼り合わせた後、真空注入法などを用い、液晶注入口から液晶を注入する。そして、液晶注入口を封止する。この様にして形成した液晶セルの両面に偏光板を貼り付けて、駆動回路を接続し液晶表示パネルを形成した後、液晶表示パネルの反視認側となるＴＦＴアレイ基板１００の裏面側に位相差板などの光学フィルムを介して、バックライトユニットを配設し、樹脂や金属などよりなるフレーム内に、液晶表示パネル及びこれら周辺部材を適宜収納し、本実施の形態１の液晶表示装置が完成する。
以上説明のとおり、本実施の形態１の液晶表示装置においては、表示領域４１より外側の額縁領域４２などのパターン密度が比較的疎な領域、例えば外部接続端子や配線変換部４５などにおいては、第１の透明導電膜パターン６が第２の導電膜５のパターン内に上面視で内包されることにより、第２の導電膜５のパターン端面を覆うことなく形成する構成を採用し、第２の絶縁膜９の膜浮きの発生を防止或いは抑制する対策を行った。また、第２の導電膜５のパターン端部より食み出して形成される第１の透明導電膜パターン６の構造となり、周辺近傍で膜浮きの発生が懸念される構成である表示領域４１内の画素電極５５に対して、表示領域４１周辺部については、表示領域外縁に表示領域４１の内側の繰り返し部分とは異なる構造のソース配線延在部４４ｅｘの構造、最外配線パターン５９ｂの構造、或いは近傍にダミーパターン５８ａ〜５８ｃの構造を形成した構成を採用することで対策を行った。然しながら、表示領域４１の内側の繰り返し部分については、膜浮きの発生が懸念される画素電極５５の周辺近傍に対して、特に対策を行なわなかった。これは、一般的な画素密度の液晶表示装置では、表示領域４１の内側の繰り返し部分については、膜浮きの発生が起こり難いからである。この理由について説明を行う。図１２は、図３で説明した表示領域４１中央部における画素構成に対して、説明のため、画素電極５５と、画素電極５５に近接するパターンにおいて、特に、第２の絶縁膜９と第１の絶縁膜８との間に形成されるパターンについて斜線により網掛けして示したものである。これより、画素電極５５と近接するパターン間の距離は、各四方向に凡そＷａ、Ｗｂ、Ｗｃ、Ｗｄとなる。これらの距離は、表示領域４１中央部においては各画素５０について規則的に同じ距離で配置されることになる。更に一般的な画素密度の液晶表示装置では、Ｗｂ、Ｗｄは画素電極５５とソース配線４４との距離に該当することから、１０μｍ以下程度の非常に近い距離となる。また、Ｗａ、Ｗｃは、縦方向での隣接する画素電極５５間の距離に該当することになるが、こちらも大きく見積っても２、３０μｍ程度であり、やはり近い距離である。従って、これらの隣接パターンが画素電極５５の周辺近傍における第２の絶縁膜９の密着力保持パターンとして機能し、画素電極５５の周辺近傍において、第２の絶縁膜９が剥がれることが防止され膜浮きが発生することは無い。従って、結論として、一般的な画素密度の液晶表示装置では、表示領域４１の内側の繰り返し部分については、特に対策を行う必要が無い。
続いて、具体的に、どの程度の画素密度より表示領域４１の内側の繰り返し部分についても対策が必要であるかについて、額縁領域４２に配置されるパターンなどでの扱いも含めて説明を行う。図１５及び図１６は、例えば液晶表示装置におけるＴＦＴアレイ基板上に配置される一般化した配線群を示したものである。ここでは、実施の形態１のＴＦＴアレイ基板１００における表示領域４１と同様に比較的画素間のピッチが狭いものの場合に対して、本発明を適用した構成を示している。図１５は平面図、図１６は図１５のＨ１−Ｈ２断面線における断面図を其々示したものである。図１５及び図１６において、ある一定のピッチ（或いはパターン間隔）で０番よりｎ＋１番（ｎは所定の整数）まで配列する配線群の構成を示しており、実施の形態１のＴＦＴアレイ基板１００における表示領域４１と同様に、周辺部を除く繰り返し配線について、配列配線パターン５９ａ（１番〜ｎ番に相当）とし、周辺部、即ち、配列の両端に位置する配線について、最外配線パターン５９ｂ（０番とｎ＋１番に相当）とする。配列配線パターン５９ａについては、図１５及び図１６にも示される様に、実施の形態１における配列配線パターン５９ａとほぼ同様の構成となる。即ち、基板１の上に設けられた第１の絶縁膜８上に半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６の積層構造よりなるパターンであり、これら積層構造を覆う第１の透明導電膜パターン６が第２の導電膜５のパターン内より食み出すことにより第２の導電膜５のパターン端面を覆い形成される構成となっている。特に配列配線パターン５９ａの両側のパターン端面において同様の構造としている。また、最外配線パターン５９ｂについては、基板１の上に設けられた第１の絶縁膜８上に半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６の積層構造よりなるパターンを有する点までは、配列配線パターン５９ａと同じであるが、これら積層構造を覆う第１の透明導電膜パターン６が、第２の導電膜５のパターンに対し、第２の導電膜５のパターン端部より食み出すことなく内側に形成される構成としている。なお、図１５及び図１６の最外配線パターン５９ｂでは、最外配線パターン５９ｂの両側において、第２の導電膜５のパターン端部より食み出すことなく内側に形成される構成を採用している。然しながら、実施の形態１の最外配線パターン５９ｂでは表示領域４１外側のみ上記構成を採用したのと同様に、配線パターン群に対して外側のみに上記構成を採用し、配線パターン群の中央方向のパターン端面については配列配線パターン５９ａと同様の構成であっても良い。
ここで、配線パターン群の近接パターンの間隔として、図１５において、配線パターン群の繰り返しピッチをＷ１、配線間隔をＷ２として図示している。このＷ１とＷ２の関係によっては、図１５及び図１６のように、配列配線パターン５９ａのみに膜浮き対策を行った構成を採用した場合では、膜浮き対策効果が充分では無くなる場合が発生する。具体的には、図１７に、図１５及び図１６の構成を採用した場合において、Ｗ１とＷ２の関係（Ｗ２／Ｗ１の値）が変化した場合における膜浮きの発生頻度の依存性を示す。発生頻度については膜浮きを生ずる上層絶縁膜となる第２の絶縁膜９の成膜条件により絶対値が変動することから、グラフ縦軸については絶対値を記せず相対的な目安値で示している。図１７に示すとおり、Ｗ２／Ｗ１の値が０．６５より低い場合は配線パターン群の配列配線パターン５９ａのみに対策を行った図１５及び図１６の構成で、膜浮きの発生頻度を低く抑えることができているが、Ｗ２／Ｗ１の値が０．６５以上となってくると、膜浮きの発生頻度が上昇し、膜浮きの頻発が発生する。これは、Ｗ２／Ｗ１の値が小さい場合には、個々の配列配線パターン５９ａに対して、隣接する配列配線パターン５９ａが、第２の絶縁膜９の密着力を補強する補助パターンとして機能し、配列配線パターン５９ａにおける第２の導電膜５パターン内より食み出して形成される第１の透明導電膜パターン６端部近傍で発生する第２の絶縁膜９の膜浮きを抑制することができるが、Ｗ２／Ｗ１の値が特定の値を超えると隣接する配列配線パターン５９ａでは、第２の絶縁膜９の密着力を補強する補助パターンとして充分な役割をすることができず、配列配線パターン５９ａの間にて、膜浮きを生ずるようになるからである。
従って、Ｗ２／Ｗ１の値が０．６５以上の場合には、配列配線パターン５９ａの構成についても、最外配線パターン５９ｂと同様に、半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６の積層構造よりなるパターン上に形成される第１の透明導電膜パターン６が、第２の導電膜５のパターンに対し、第２の導電膜５のパターン端部より食み出すことなく内側に形成される構成とすると良い。また、最外配線パターン５９ｂにおける配線パターン群の中央方向のパターン端面についても、図１５及び図１６のとおり、第１の透明導電膜パターン６が、第２の導電膜５のパターンに対し、第２の導電膜５のパターン端部より食み出すことなく内側に形成される構成とするのが適当である。この方法により、配列配線パターン５９ａの間にて発生する膜浮きを防止して、ＴＦＴアレイ基板１００全体の膜浮きを防止することができる。Ｗ２／Ｗ１の値が０．６５以上の場合として、より具体的には、本実施の形態１の様な一般的な液晶表示装置ではなく、大型画面の液晶表示装置などの様に画素間のピッチが大きい場合には、パターンの間隔としてＷ２／Ｗ１が０．６５以上となる状況が発生する。つまり、大型画面の液晶表示装置などの様にＷ２／Ｗ１の値が０．６５以上となる場合には、全ての配列配線パターン５９ａについて最外配線パターン５９ｂと同様の対応を行うと良い。なお、以上の図１５及び図１６を用いて説明を行ったＷ２／Ｗ１と膜浮き発生頻度との関係は、配列する配線パターンに限られず、同様の層構成を備えた配列パターンであれば、ほぼ同様の関係が成り立つ。つまり、最外配線パターン５９ｂは、実施の形態１で説明を行った密着力を補強する補助パターンと読み替えても良い。また、配列パターンに限られず、近接パターンが無い配列配線パターン５９ａと同様の層構成のパターンに対し、密着力を補強する補助パターンを近接配置する必要の生ずるパターン間隔の目安として考えても良い。
なお、本実施の形態１においては、下層に形成される透明導電膜により平板状の画素電極５５を形成し、上層に形成される透明導電膜により櫛歯状の対向電極５６を形成し、ＦＦＳモードの液晶表示装置を構成した。更に、ソース電極５３、ドレイン電極５４、及びソース配線４４と同一材料により同層に形成された第２の導電膜５上に形成する第１の透明導電膜パターン６については、画素電極５５と同一材料の透明導電膜により同層に形成し、配線変換部４５及び外部接続端子における第１の導電膜２と第１の透明導電膜パターン６を接続すると共に第２の導電膜５を保護する第２の透明導電膜パターン７については、対向電極５６と同一材料の透明導電膜により同層に形成した。然しながら、ＦＦＳモードの液晶表示装置においては、画素電極５５と対向電極５６の構成を逆にしても良いことから、ドレイン電極５４ｄ上に形成される第１の透明導電膜パターン６により、櫛歯状の画素電極５５を構成しても良い。その他、ソース電極５３上、ソース電極５３及びドレイン電極５４と同一材料により同層に形成された第２の導電膜５上に形成する第１の透明導電膜パターン６についても、櫛歯状の画素電極５５と同一材料により同層に形成することができる。更に、この場合には、平板状の対向電極５６を櫛歯状の画素電極５５よりも下層に形成される透明導電膜により形成する必要があることから、平板状の対向電極５６を構成する透明導電膜と、配線変換部４５及び外部接続端子における第１の導電膜２と第１の透明導電膜パターン６を接続すると共に第２の導電膜５を保護する第２の透明導電膜パターン７については、別に形成する必要がある。
実施の形態２．
以上説明を行った実施の形態１及びその変形例においては、製造方法において、第１の透明導電膜パターン６及び画素電極５５の微細加工工程と、チャネル領域上の第２の導電膜５及びオーミックコンタクト膜４を除去してソース電極５３及びドレイン電極５４間を分離する微細加工工程を、其々別のフォトリソグラフィー工程により行う場合を例にとって説明を行った。本実施の形態２においては、この第１の透明導電膜パターン６及び画素電極５５の微細加工工程と、チャネル領域上の第２の導電膜５及びオーミックコンタクト膜４を除去してソース電極５３及びドレイン電極５４間を分離する微細加工工程について、特にフォトリソグラフィー工程の共通化を行った液晶表示装置とその製造方法について説明を行う。
先ず、図１３（ｃ）における第１の透明導電膜パターン６及び画素電極５５のパターン形状、或いは図３〜図１１における各第１の透明導電膜パターン６及び画素電極５５のパターン形状を確認しても判るとおり、第２の導電膜５における第１の透明導電膜パターン６及び画素電極５５のパターン形状により覆われない領域は、チャネル領域上と、第１の透明導電膜パターン６及び画素電極５５のパターンより食み出した部分のみである。従って、第１の透明導電膜パターン６及び画素電極５５のパターンの加工に連続して、チャネル領域上の第２の導電膜５及びオーミックコンタクト膜４を除去したとしても、第１の透明導電膜パターン６とほぼ同じ幅に第２の導電膜５が加工されるのみであり、第１の透明導電膜パターン６の幅を予め第２の導電膜５に必要な形状としておくことにより、大きな問題は生じないことが判る。以上のことから、第１の透明導電膜パターン６及び画素電極５５の微細加工工程と、チャネル領域上の第２の導電膜５及びオーミックコンタクト膜４を除去してソース電極５３及びドレイン電極５４間を分離する微細加工工程を共通の一回のフォトリソグラフィー工程により連続して行うことが可能である。これにより、フォトリソグラフィー工程の一工程を省略することによる工程削減効果、製造コスト低減の効果が得られる。
なお、この様に第１の透明導電膜パターン６及び画素電極５５の微細加工工程と、チャネル領域上の第２の導電膜５及びオーミックコンタクト膜４を除去してソース電極５３及びドレイン電極５４間を分離する微細加工工程におけるフォトリソグラフィー工程の共通化により、第１の透明導電膜パターン６及び画素電極５５のパターンと、ソース電極５３及びドレイン電極５４、並びに前記ソース電極５３及びドレイン電極５４と同一材料により同層に形成される第２の導電膜５パターンの位置関係が若干変わることになる。実施の形態１で説明したとおり、これらのパターンの位置関係は、第２の絶縁膜９が剥離する膜浮きの防止効果に密接に影響する。従って、本実施の形態２では、この第１の透明導電膜パターン６及び画素電極５５の微細加工工程と、チャネル領域上の第２の導電膜５及びオーミックコンタクト膜４を除去し、ソース電極５３及びドレイン電極５４間を分離する微細加工工程におけるフォトリソグラフィー工程の共通化を行った製造方法の変更点と、得られる液晶表示装置における特にＴＦＴアレイ基板１００ａの構成の実施の形態１のＴＦＴアレイ基板１００より変化する部分、更に、構成の変化による膜浮きの防止効果への影響について説明を行う。
先ずは、製造工程における実施の形態１との相違点について、図１８を用いて説明する。実施の形態１の製造方法における図１３（ｃ）の工程より、本実施の形態２は変更される。本実施の形態２の製造方法においては、図１８（ａ）に示す様に、実施の形態１と同様に画素電極５５の形成領域上と、ＴＦＴ５１のチャネル領域を除く第２の導電膜５パターン上と、額縁領域４２における第２の導電膜５パターン上とに、透明導電膜が残存するようにフォトリソグラフィー工程によりレジストパターンＰＲ２が形成され、透明導電膜のエッチングが行われ、透明導電膜がパターニングされる。その後、実施の形態１では、レジストパターンＰＲ２が除去されて、図１３（ｃ）の状態となるが、本実施の形態２においては、このレジストパターンＰＲ２をマスクとして、更に、図１８（ｂ）に示す様に、チャネル領域上の第２の導電膜５及びオーミックコンタクト膜４を除去し、ソース電極５３及びドレイン電極５４間を分離する。この際には、第２の導電膜５の加工を一般的なウエットエッチングにより行う場合、エッチング速度バラツキを見込んで若干長いエッチング処理時間が選択される。従って、図１８（ａ）の時点では、第１の透明導電膜パターン６及び画素電極５５のパターン端面は、実施の形態１の場合と同様に第２の導電膜５のパターン端面よりも後退した位置関係、即ち、第２の導電膜５のパターン内に上面視で内包される構造となっていたものが、図１８（ｂ）に示す様に、チャネル領域上の第２の導電膜５及びオーミックコンタクト膜４を除去するエッチングを行った後においては、第２の導電膜５のパターン端面は第１の透明導電膜パターン６及び画素電極５５のパターン端面よりも若干後退した形状に加工される。また、オーミックコンタクト膜４のパターン端面については、ドライエッチングにより加工されることが多いことから、図１８（ｂ）に示す様に、概ねレジストパターンＰＲ２の端面位置にて加工される。従って、第２の導電膜５のパターン端面、第１の透明導電膜パターン６端面或いは画素電極５５のパターン端面より、オーミックコンタクト膜４のパターン端面は突出して形成される。なお、チャネル領域上の第２の導電膜５を除去する第２の導電膜５の加工後に、再度、透明導電膜のエッチングを行うことにより、第１の透明導電膜パターン６及び画素電極５５のパターン端面を第２の導電膜５のパターン端面よりも後退させることも可能である。この様にして、第１の透明導電膜パターン６のパターン端面が第２の導電膜５のパターン内に上面視で内包される実施の形態１と同様の構造を形成しても良い。この場合、透明導電膜のエッチング工程の増加によるコスト増は発生するが、第１の透明導電膜パターン６及び画素電極５５のパターン端面が第２の導電膜５のパターン端面から突出することが無くなり、以後に形成される第２の絶縁膜９の第１の透明導電膜パターン６及び画素電極５５のパターンの端部におけるカバレッジを改善することができる。
以降は、レジストパターンＰＲ２を除去した後、図１４（ｂ）以降の画素電極５５及び第１の透明導電膜パターン６を覆う上層絶縁膜、或いは更に上層に形成される電極との間の層間絶縁膜となる第２の絶縁膜９を成膜する工程、図１４（ｃ）に示す第２の絶縁膜９及び第１の絶縁膜８にコンタクトホールＣＨ１〜ＣＨ３の形成工程、第２の絶縁膜９の上に透明導電膜を形成し、対向電極５６と第２の透明導電膜パターン７を形成するパターニング工程などを行うことにより、実施の形態１と同様にＴＦＴアレイ基板１００ａが完成する。以降の液晶表示装置を完成させる工程についても、実施の形態１と同様で良いことから説明を省略する。
続いて、上記説明の製造方法により得られる実施の形態２の液晶表示装置の特徴的構成、特にＴＦＴアレイ基板１００ａ（図示省略）の構成のうち、実施の形態１のＴＦＴアレイ基板１００より変化する部分について説明を行う。ここでは、特に膜浮きの防止効果への影響の大きい、額縁領域４２における配線変換部４５ａの構成を例にとって、図１９及び図２０を用いて説明を行う。図１９は実施の形態２に係るＴＦＴアレイ基板１００ａの額縁領域４２に配置された配線変換部４５ａを示した平面図、図２０（ａ）は図のＪ１−Ｊ２断面線における断面図、図２０（ｂ）は図１９のＫ１−Ｋ２断面線における断面図を其々示したものである。図２０に示す様に、点線で区分けされた領域において、上側が額縁領域４２、下側が表示領域４１となる。実施の形態１と同様に表示信号駆動回路４６ｂ、外部配線４９ｂなどに接続される引き出し配線４７ｂ１が額縁領域４２上側よりゲート配線４３と同一材料により同層に形成された第１の導電膜２により配線変換部４５ａまで引き込まれており、表示領域４１におけるソース配線４４ａの延在部分が表示領域４１下側よりソース配線４４ａと同じ層構成の積層パターンにより配線変換部４５ａまで引き込まれている。
先ず、ソース配線４４ａの延在部分の具体的な層構成について、図１９の平面図及びＪ１−Ｊ２断面線での断面図である図２０（ａ）を用いて説明を行う。図２０（ａ）に示される様に、実施の形態１と同様に、基板１の上に第１の絶縁膜８が設けられている。また、第１の絶縁膜８の上層には、表示領域４１におけるＴＦＴ５１に用いられる半導体膜３及びオーミックコンタクト膜４と同一材料により同層に形成された半導体膜３及びオーミックコンタクト膜４の積層膜と、更にオーミックコンタクト膜４の上層には第２の導電膜５がオーミックコンタクト膜４に直接接触するように形成されている。
第２の導電膜５はオーミックコンタクト膜４に重複するように配置されている点までは実施の形態１と同様であるが、本実施の形態２においては、先に製造方法の説明において説明したとおり、第２の導電膜５のパターン端面はオーミックコンタクト膜４のパターン端面或いは半導体層３のパターン端面よりも後退した位置に配置されるように、重複配置される。なお、オーミックコンタクト膜４のパターン端面と半導体層３のパターン端面との関係は、製造方法の説明において使用したレジストパターンＰＲ２の半導体層３のパターン端面との位置関係の設定により変わるが、オーミックコンタクト膜４のパターン端面は、半導体層３のパターン端面とほぼ同じ位置か、若干後退した位置に形成される。ここでは、概ね同じ端面位置と見なして、図１９の平面図では半導体膜３のパターン外形はオーミックコンタクト膜４のパターン外形に重ねて示している。
更に、第２の導電膜５の上層には第１の透明導電膜パターン６が第２の導電膜５に直接接触するように形成されている点までは実施の形態１と同様であるが、本実施の形態２における第２の導電膜５のパターンの両側の端面は第１の透明導電膜パターン６の両側の端面よりも内側に後退している。つまり、実施の形態１における第１の透明導電膜パターン６が、第２の導電膜５のパターン内に上面視で内包されて形成される構造とは異なる構造となっている。然しながら、本実施の形態２においても、基本的には、実施の形態１と同様に第１の透明導電膜パターン６が第２の導電膜５のパターン端面を覆うことなく形成された後、第２の導電膜５のみパターン端面が後退されるように加工される。従って、第１の透明導電膜パターン６端面が第２の導電膜５のパターン端面より上面視においては、ほぼ同じ位置か、若干食み出した位置関係とはなるが、第１の透明導電膜パターン６端面が、第２の導電膜５のパターン端面より断面視で突出する構成となることで、やはり、実施の形態１と同様に第２の導電膜５のパターン端面を覆うことなく形成されていることとなる。なお、第１の透明導電膜パターン６端面と第２の導電膜５のパターン端面の位置については、概ね同じ端面位置と見なして、図１９の平面図では第２の導電膜５のパターン外形は第１の透明導電膜パターン６のパターン外形に重ねて示している。更に第１の透明導電膜パターン６の上層には第２の絶縁膜９が形成されている。第２の絶縁膜９は、半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６上を含む第１の絶縁膜８上を覆うように形成されており、半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６の端面を順次覆って形成されている。
また、図２０（ｂ）のＫ１−Ｋ２断面図に示すとおり、ソース配線４４ａの延在部分より引き出し配線４７ｂ１に配線間を二つの開口部、コンタクトホールＣＨ２、コンタクトホールＣＨ３を介して接続し変換する構造の具体的な層構成については、図２０（ａ）のＪ１−Ｊ２断面図と同様に第２の導電膜５のパターンの端面は第１の透明導電膜パターン６の端面よりも内側に後退して形成される点を除くと実施の形態１における対応部分である図６（ｂ）と同様であることから、詳細な説明は省略する。
また、以上、一例として説明を行った配線変換部４５ａ以外の実施の形態２の構成においても、同様の変更が生ずる。つまり、実施の形態１において、第１の透明導電膜パターン６が、第２の導電膜５のパターン内に上面視で内包されて形成される構造としていた部分が全て、配線変換部４５ａと同様に第２の導電膜５のパターンの端面が第１の透明導電膜パターン６の端面よりも内側に後退した構造と変更される。具体的には、実施の形態１において、同様の構造を採用した外部接続端子部分、ソース配線延在部４４ｅｘの構造、表示領域４１最外周に形成される最外配線パターン５９ｂの構造、或いはダミーパターン５８ａ〜５８ｃの構造については、配線変換部４５ａと同様に第２の導電膜５のパターンの端面が第１の透明導電膜パターン６の端面よりも内側に後退した構造と変更される。なお、表示領域４１における周辺部を除く配線である配線配列配線パターン５９ａの構造の様に、半導体膜３、オーミックコンタクト膜４、第２の導電膜５及び第１の透明導電膜パターン６の積層構造よりなるパターンであり、これら積層構造を覆う第１の透明導電膜パターン６が第２の導電膜５のパターン内より食み出すことにより第２の導電膜５のパターン端面を覆い形成される構成となっている部分については、第２の導電膜５のパターン形状が変更されないので、実施の形態１と同様の構成となる。
以上、説明を行った実施の形態２の構成においては、特に、実施の形態１において、膜浮きを防止させるべく配置した構成で、第２の導電膜５のパターンの端面が第１の透明導電膜パターン６の端面よりも内側に後退し、実施の形態１における第１の透明導電膜パターン６が、第２の導電膜５のパターン内に上面視で内包されて形成される構造とは異なる構造に変化する。然しながら、本実施の形態２においても、基本的には、実施の形態１と同様に第２の導電膜５のパターン端面を覆うことなく形成されていることとなることから、第１の透明導電膜パターン６の下層に形成されている半導体膜３、オーミックコンタクト膜４、第２の導電膜５の効果、特にＴＦＴ５１のゲート絶縁膜でもある第１の絶縁膜８と第２の絶縁膜９に挟まれる配線変換部４５の端部において第１の透明導電膜パターン６のパターン端部が第１の絶縁膜８と接することなく形成される効果により、第２の絶縁膜９を形成した後に第１の透明導電膜パターン６のパターン端部に応力が集中することを回避できる。その結果、実施の形態１の液晶表示装置、或いはＴＦＴアレイ基板１００と同様に第２の絶縁膜９に剥がれを生じ難く、第２の絶縁膜９が剥離する膜浮きなどによる歩留り低下を防止或いは改善することができる。
実施の形態３．
以上説明を行った実施の形態１、実施の形態２、及びこれらの変形例においては、画素電極５５及び第１の透明導電膜パターン６を構成する透明導電膜として、非結晶状態で成膜したＩＴＯを用いた。これは、下層配線などに腐食などのダメージや断線を発生する可能性の低い弱酸のエッチャントが利用でき、歩留りなどを向上できるからである。然しながら、非結晶状態で成膜したＩＴＯについては、透明導電膜としての比抵抗を低下させるために、成膜以降、正確にはパターニング以降に行われる熱処理工程で結晶性ＩＴＯに結晶状態が変化される。この第１の透明導電膜パターン６の結晶状態の変化は、若干の容積変化、それに伴う周辺部との関係での応力状態の変化を伴うことから、第１の透明導電膜パターン６上に形成される上層絶縁膜である第２の絶縁膜９との界面、下層に形成されている第１の絶縁膜８との界面、或いは第２の絶縁膜９と第１の絶縁膜８間の界面に応力の歪みを発生する。即ち、第１の透明導電膜パターン６近傍での第２の絶縁膜９の剥がれによる膜浮きを助長する役割をする。実施の形態３に係る液晶表示装置では、第１の透明導電膜パターン６の材料及びパターン構造を変更することで、実施の形態１、実施の形態２、及びこれらの変形例における第２の絶縁膜９の剥がれによる膜浮き防止効果と同等或いはより高い効果を得ることが可能となる。以下、実施の形態３に係る液晶表示装置について説明を行う。
先ず、実施の形態３の液晶表示装置の特徴的構成、ＴＦＴアレイ基板１００ｂ（図示省略）の構成のうち、特に膜浮きの防止効果への影響の大きい、額縁領域４２における配線変換部４５ｂの構成を例にとって、図２１及び図２２を用いて説明を行う。図２１は実施の形態３に係るＴＦＴアレイ基板１００ｂの額縁領域４２に配置された配線変換部４５ｂを示した平面図、図２２は図２１のＬ１−Ｌ２断面線における断面図を其々示したものである。なお、以下の説明は実施の形態１との違いを中心に説明を行うこととし、実施の形態１と同様の構成については適宜説明を省略する。図２１に示す様に、本実施の形態３の液晶表示装置における配線変換部４５ｂでは、実施の形態１と同様に表示信号駆動回路４６ｂ、外部配線４９ｂなどに接続される引き出し配線４７ｂ１が額縁領域４２上側よりゲート配線４３と同一材料により同層に形成された第１の導電膜２により配線変換部４５ｂまで引き込まれており、表示領域４１におけるソース配線４４ｂの延在部分が表示領域４１下側よりソース配線４４ｂと同じ層構成の積層パターンにより配線変換部４５ｂまで引き込まれている。
図２２のＬ１−Ｌ２断面図のとおり、ソース配線４４ｂの延在部分では、第２の導電膜５の上層にはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：酸化インジウムと酸化亜鉛の合金）などの成膜後に結晶状態の変化しない透明導電膜よりなる第１の透明導電膜パターン６ａが第２の導電膜５に直接接触するように形成されている。更に、実施の形態１の第１の透明導電膜パターン６とは、平面パターン形状も異なっており、本実施の形態２における第１の透明導電膜パターン６ａは第２の導電膜５に重複するように配置されており、第１の透明導電膜パターン６ａは第２の導電膜５のパターン端面を覆うように配置されている。即ち、半導体層３、オーミックコンタクト膜４、第２の導電膜５のパターン端面は、第１の透明導電膜パターン６ａに覆われている。第１の透明導電膜パターン６ａの上層には第２の絶縁膜９が形成されており、第１の透明導電膜パターン６ａを覆うように第２の絶縁膜９が形成されている。ソース配線４４ｂの延在部分より引き出し配線４７ｂ１に配線間を二つの開口部、コンタクトホールＣＨ２、コンタクトホールＣＨ３を介して接続し変換する構造の具体的な層構成については、第２の導電膜５のパターンの端部が第１の透明導電膜パターン６ａに覆われて形成される点を除くと実施の形態１における対応部分である図６（ｂ）と同様であることから、詳細な説明は省略する。
以上、一例として説明を行った配線変換部４５ｂ以外の実施の形態３の構成においても、同様の変更が生ずる。つまり、実施の形態１において、第１の透明導電膜パターン６が、第２の導電膜５のパターン内に上面視で内包されて形成される構造としていた部分が全て、配線変換部４５ｂと同様に第２の導電膜５のパターンの端部が第１の透明導電膜パターン６ａに覆われて形成される構造と変更される。具体的には、実施の形態１において、同様の構造を採用した外部接続端子部分、ソース配線延在部４４ｅｘの構造、表示領域４１最外周に形成される最外配線パターン５９ｂの構造については、配線変換部４５ａと同様に第２の導電膜５のパターンの端部が第１の透明導電膜パターン６ａに覆われて形成される構造と変更される。なお、ダミーパターン５８ａ〜５８ｃについては省略しても良いし、配置する場合には、構造については、ソース配線延在部４４ｅｘの構造、表示領域４１最外周に形成される最外配線パターン５９ｂと同様とすれば良い。なお、表示領域４１における周辺部を除く配線である配線配列配線パターン５９ａの構造については、実施の形態１においても、第２の導電膜５のパターンの端部が第１の透明導電膜パターン６ａに覆われて形成される構造となっていることから実施の形態１と同様の構成で良い。
以上説明のとおり、成膜後に結晶状態の変化しない透明導電膜を第１の透明導電膜パターン６ａに用いることで、非結晶透明導電膜から結晶化透明導電膜への変化時に透明導電膜に応力変化が発生しないため、第１の透明導電膜パターン６のパターン端で発生する第１の絶縁膜８及び第２の絶縁膜９との応力集中が緩和でき、第２の導電膜５のパターンの端部が第１の透明導電膜パターン６ａに覆われて形成される構造も含め、膜浮きを防止できる。従って、実施の形態１の液晶表示装置などにおいて、パターン設計上の制約などにより、パターン密度が疎な領域においても第２の導電膜５のパターンの端部が第１の透明導電膜パターン６ａに覆われて形成される構造を残す必要がある場合には、本実施の形態３の構成は特に有効である。
なお、本実施の形態３でいう成膜後に結晶状態の変化しない透明導電膜とは、ＴＦＴアレイ基板形成の熱処理温度の範囲（通常３００℃以下程度、最大４００℃程度）にて、結晶状態の変化しない透明導電膜のことを意味しており、本実施の形態３では、通常３００℃以下程度、最大４００℃程度の熱処理温度の範囲内で、非結晶状態を維持し、結晶状態の変化しない透明導電膜であるＩＺＯを一例として用いた。その他には、同様に通常３００℃以下程度、最大４００℃程度の熱処理温度の範囲内で結晶化状態を維持し結晶状態の変化しない透明導電膜である成膜時に結晶化する条件で形成した膜、例えば基板加熱処理を行いながら成膜、或いはＨ２Ｏ雰囲気などの非結晶成膜を助長する条件を用い無い状態で成膜した成膜直後（ａｓ−ｄｅｐｏ.状態）にて結晶性を有するＩＴＯ膜などであっても良い。この様に成膜後に結晶状態の変化しない透明導電膜であれば、先に説明した様な非結晶透明導電膜から結晶化透明導電膜への変化時に透明導電膜に応力変化が発生しないため、第１の透明導電膜パターン６のパターン端で発生する第１の絶縁膜８及び第２の絶縁膜９との応力集中が緩和でき、実施の形態３と同様の効果を得ることができる。なお、成膜後に結晶状態の変化しない透明導電膜としては、非結晶状態を維持し、結晶状態の変化しない透明導電膜の方が、成膜時より結晶化された透明導電膜よりも、透明導電膜自身の内部応力が大きくないので上層絶縁膜である第２の絶縁膜９との応力差が抑制されることから、膜浮き防止効果は高い。
更に、本実施の形態３の成膜後に結晶状態の変化しない透明導電膜については、実施の形態１、実施の形態２、或いはこれら変形例における第１の透明導電膜パターン６に適用しても良く、実施の形態１、実施の形態２、或いはこれら変形例の外部接続端子部分の構造、配線変換部４５の構造、ソース配線延在部４４ｅｘの構造、表示領域４１最外周に形成される最外配線パターン５９ｂの構造、或いはダミーパターン５８ａ〜５８ｃの構造の様に、第１の透明導電膜パターン６が半導体層３、オーミックコンタクト膜４、第２の導電膜５のパターン端面を覆うことなく形成される構成においても、第１の透明導電膜パターン６と第２の絶縁膜９の界面での応力集中を緩和でき、より膜浮き防止効果を向上することができる。
また、実施の形態１と同様に、透明導電膜パターン６ａと表示領域４１の画素電極５５を構成する透明導電膜パターンを何れも成膜後に結晶状態の変化しない透明導電膜により、即ち同一材料により形成しても良いし、特に膜浮きに対して対策の効果が顕著となる外部接続端子や配線変換部４５などの額縁領域４２の構成、或いはソース配線延在部４４ｅｘの構造、最外配線パターン５９ｂの構造、ダミーパターン５８ａ〜５８ｃの構造などのみにおいて、画素電極５５を構成する透明導電膜パターンと別に成膜後に結晶状態の変化しない透明導電膜により形成しても良い。
以上説明の実施の形態３では、第１の透明導電膜パターン６ａ自体を全て成膜後に結晶状態の変化しない透明導電膜とした。応力集中の緩和効果としては、第１の透明導電膜パターン６ａの全てが結晶状態の変化しない透明導電膜により構成されるのが望ましいが、第１の透明導電膜パターン６ａにおいて部分的に結晶状態の変化しない透明導電膜により構成されること、即ち、結晶状態の変化しない層を含む透明導電膜であることのみでも、ある一定の応力集中の緩和効果が得られる。例えば、実施の形態３の変形例として、成膜後に結晶状態の変化しない層を含む透明導電膜として、図２３（ａ）に示す様に下層に非結晶状態を維持する、即ち成膜後に結晶状態の変化しない非結晶透明導電膜１１、上層に結晶化透明導電膜１２を用いた積層膜により構成される透明導電膜パターン６ｂを用いても良い。なお、結晶化透明導電膜１２は成膜時より結晶化されて形成されても良く、更には非結晶状態で成膜し、パターニング以降に行われる熱処理工程で結晶化されても良い。透明導電膜パターン６ｂにおける下層部分を成膜後に結晶状態の変化しない非結晶透明導電膜１１、即ち、成膜後より非結晶状態を維持する層により構成することで、上層の結晶化透明導電膜１２が成膜後に結晶化される場合においても、結晶化時の応力緩和、或いは第１の絶縁膜８、第２の絶縁膜９との界面での応力緩和の作用を結晶状態の変化しない非結晶透明導電膜１１が発揮することにより第２の絶縁膜９の膜浮きを防止することができる。更に、下層部分が非結晶透明導電膜１１より構成されることで、画素電極５５及び透明導電膜パターン６ｂのパターニング時に発生する透明導電膜の微結晶エッチング残を解消することができる。
なお、上記説明の実施の形態３の変形例に対し、図２３（ｂ）に示す様に、非結晶透明導電膜１１と結晶化透明導電膜１２の構成を入れ替えて、下層に結晶化透明導電膜１２、上層に非結晶透明導電膜１１を用いた積層膜により構成される透明導電膜パターン６ｃを用いても良い。この場合にも透明導電膜パターン６ｃにおける上層部分を成膜後に結晶状態の変化しない非結晶透明導電膜１１より構成することで、結晶化透明導電膜１２が、成膜後に結晶化される場合においても、結晶化時の応力緩和、或いは第１の絶縁膜８、第２の絶縁膜９との界面での応力緩和の作用を結晶状態の変化しない非結晶透明導電膜１１が発揮することにより第２の絶縁膜９の膜浮きを防止することができる。更に、成膜後に結晶状態の変化しない透明導電膜において、成膜後より非結晶状態を維持する透明導電膜が少なくとも一部において含まれて構成されることにより、上記説明の結晶化透明導電膜１２の結晶化時に発生する応力の緩和作用が発揮される。
以上説明の実施の形態３及びその変形例においては、第１の透明導電膜パターン６の材料及びパターン構造を変更することで、実施の形態１、実施の形態２、及びこれらの変形例における第２の絶縁膜９の剥がれによる膜浮き防止効果と同等或いはより高い効果を得ることが可能な方法について説明を行った。一方、第１の透明導電膜パターン６上の第２の絶縁膜９が形成される下層となる第１の絶縁膜８及びその表面状態についても、第２の絶縁膜９の剥がれ易さに大きな影響を及ぼす。以下では、第１の絶縁膜８の材料、構成などを変更することで実施の形態１、実施の形態２、実施の形態３及びこれらの変形例における第２の絶縁膜９の剥がれによる膜浮き防止効果と同等或いはより高い効果を得ることが可能となる変形例について、以下、説明を行う。
図２４は第１の絶縁膜８の材料、構成などを変更した実施の形態３の変形例における配線変換部の断面図を示したものである。ここでは、実施の形態３において説明に用いた図２２の断面図から一部変形した構成についての同じ位置での断面図を示している。なお、以下の説明は実施の形態３との違いを中心に説明を行うこととし、実施の形態３と同様の構成については適宜説明を省略する。
図２４に示す様に、ガラスなどの透明な絶縁性材料よりなる基板１上全面に第１の絶縁膜８ａ設けられており、第１の絶縁膜８ａは少なくとも２層構造にて形成されており、上層は例えば酸化シリコンなどの酸素を含有する絶縁膜１０にて形成されている。その他の構成については、実施の形態３の図２２の構成と同様であることから説明を省略する。従って、図２４に示す様に、上層絶縁膜である第２の絶縁膜９側の表面において、第１の絶縁膜８ａは酸素を含有する絶縁層を有している。
以上説明の変形例では、第１の絶縁膜８ａの上層を、酸素を含有する絶縁膜１０とすることで、酸素を含有する絶縁膜１０が応力緩和層として働き、第１の透明導電膜パターン６ａパターン端に発生する応力集中が緩和され膜浮きを抑制することができる。なお、酸素を含有する絶縁膜１０として酸化シリコン（ＳｉＯ２）を挙げたが、ＳｉＯＮなどの他の酸素含有膜でも良い。また、第１の絶縁膜８ａにおける少なくとも上層絶縁膜である第２の絶縁膜９側の表面において、これら酸素を含有する絶縁層が形成されれば良いことから、図２４に示す様に明確な２層構造でなく第１の絶縁膜８ａの表面に向かって酸素濃度が徐々に大きくなる傾斜組成を有する膜であっても良く、同様の効果が得られる。
また、上記説明の少なくとも酸素を含有する絶縁膜１０を表面に備えた第１の絶縁膜８ａの構成は、基板１の全面に共通して用いられることから、基板１上の第１の絶縁膜８ａ上に形成される半導体層３、オーミックコンタクト膜４、第２の導電膜５のパターンを覆う第１の透明導電膜パターン６ａ、更にこれらを覆い形成される上層絶縁膜である第２の絶縁膜９を備えた構成の全てにおいて、同様の効果が得られる。更に、ここでは、実施の形態３の構成からの変形例として説明を行ったが、第１の透明導電膜パターン６ａは、実施の形態１で用いた第１の透明導電膜パターン６、実施の形態３の変形例として説明を行った第１の透明導電膜パターン６ｂ、或いは第１の透明導電膜パターン６ｃも含めて、何れの透明導電膜を使用した場合においても独立して上記説明の効果が得られる。更に、実施の形態１、実施の形態２、実施の形態３及びこれらの変形例において、第１の絶縁膜８を第１の絶縁膜８ａに変形することで、基板１上の第１の絶縁膜８ａ上に形成される半導体層３、オーミックコンタクト膜４、第２の導電膜５のパターンを覆う第１の透明導電膜パターン６ａ、更にこれらを覆い形成される上層絶縁膜である第２の絶縁膜９を備えた構成の全てにおいて、同様の効果が得られる。なお、実施の形態１、実施の形態２、或いはこれら変形例の外部接続端子部分の構造、配線変換部４５の構造、ソース配線延在部４４ｅｘの構造、表示領域４１最外周に形成される最外配線パターン５９ｂの構造、或いはダミーパターン５８ａ〜５８ｃの構造の様に、第１の透明導電膜パターン６が半導体層３、オーミックコンタクト膜４、第２の導電膜５のパターン端面を覆うことなく形成される構成においても、第１の絶縁膜８を第１の絶縁膜８ａに変形することで、第１の絶縁膜８ａと、第１の透明導電膜パターン６或いは第２の絶縁膜９の界面での応力集中を緩和でき、より膜浮き防止効果を向上することができる。
なお、実施の形態１、実施の形態２、実施の形態３及びこれらの変形例において、透明導電膜を備えた薄膜トランジスタアレイ基板の一例として、ＦＦＳ方式の液晶表示装置を例にとって説明を行ったが、ＦＦＳ方式の液晶表示装置が薄膜トランジスタアレイ基板上に画素電極用、対向電極用の二層の透明導電膜を備えることから、好適な例として説明を行っただけであり、少なくとも透明導電膜を表示装置用の透明電極、外部接続端子における端子電極に使用する薄膜電子デバイスなどに好適である。液晶表示装置以外の薄膜トランジスタアレイ基板を備える薄膜電子デバイスの例としては、有機ＥＬ表示装置などの平面型表示装置（フラットパネルディスプレイ）や、表示装置以外の半導体装置であるイメージセンサなどの光電変換装置などにも用いることも可能である。これらに用いられる薄膜トランジスタアレイ基板においても、透明導電膜を備え、特に金属パターン上に直接接して透明導電膜パターンが形成され、更に透明導電膜パターン上に上層絶縁膜が形成される場合においては、同様の問題が発生することから本発明は適用可能であり、実施の形態１、実施の形態２、実施の形態３及びこれらの変形例で説明した構成を適用することにより、同様の効果が得られる。
以上の様に、各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変形が含まれる。
１ 基板、２ 第１の導電膜、３ 半導体膜、 ４ オーミックコンタクト膜、
５ 第２の導電膜、６、６ａ、６ｂ、６ｃ 第１の透明導電膜パターン、
７ 第２の透明導電膜パターン、８、８ａ 第１の絶縁膜、９ 第２の絶縁膜、
１０ 酸素を含有する絶縁膜、１１ 非結晶透明導電膜、１２ 結晶化透明導電膜、
４１ 表示領域、４２ 額縁領域、４３ ゲート配線、
４４、４４ａ、４４ｂ ソース配線、４４ｅｘ ソース配線延在部、
４５、４５ａ、４５ｂ 配線変換部、
４６ａ 走査信号駆動回路、４６ｂ 表示信号駆動回路、
４７ａ１，４７ａ２，４７ｂ１，４７ｂ２ 引き出し配線、
４８ａ１，４８ａ２，４８ｂ１，４８ｂ２ 外部接続端子、
４９ａ，４９ｂ 外部配線、
５０ 画素、５１ ＴＦＴ、５２ 共通配線、
５３ ソース電極、５４ ドレイン電極、５５ 画素電極、
５６ 対向電極、５７ 対向電極連結部、
５８ａ，５８ｂ，５８ｃ ダミーパターン、
５９ａ、配列配線パターン、５９ｂ 最外配線パターン、
６０ 対向基板、６１ 配向膜、６２ 液晶層、６３ ブラックマトリクス、
６４ カラーフィルター、６５ 偏光板、６６ 光学フィルム、
６７ バックライトユニット、
１００，１００ａ，１００ｂ，１００ｃ ＴＦＴアレイ基板、
ＣＨ１，ＣＨ２，ＣＨ３ コンタクトホール、ＰＲ１，ＰＲ２ レジストパターン。

Claims (14)

  1. 薄膜トランジスタがアレイ状に配列して形成されるアレイ領域と前記アレイ領域を囲むように設けられた額縁領域を有する薄膜トランジスタアレイ基板であって、
    基板と、前記基板上に形成されるゲート電極と、前記ゲート電極上を含む前記基板上を覆うゲート絶縁膜と、前記ゲート絶縁膜上の前記ゲート電極上に形成される半導体層と、前記半導体層上にオーミックコンタクト膜を介して形成されるソース電極及びドレイン電極とから構成される薄膜トランジスタと、前記ソース電極及びドレイン電極、並びに前記ソース電極及びドレイン電極と同一材料により同層に形成される金属パターンの何れかに直接重なり形成される透明導電膜パターンと、前記透明導電膜パターン上を含む前記ゲート絶縁膜上を覆う上層絶縁膜を備え、
    前記透明導電膜パターンは、
    前記ソース電極及びドレイン電極のパターン内に、或いは前記金属パターンのパターン内に上面視で内包されて形成されることによって、該ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆うことなく形成される透明導電膜パターンと、
    前記ソース電極及びドレイン電極のパターン内より、或いは前記金属パターンのパターン内より少なくとも一部において上面視で食み出すことによって、該ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆い形成される透明導電膜パターンの何れかよりなり、
    前記アレイ領域に形成される前記透明導電膜パターンの少なくとも一部については、前記ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆い形成される透明導電膜パターンにより形成され、
    少なくとも前記額縁領域に形成される前記透明導電膜パターンは、前記ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆うことなく形成される透明導電膜パターンにより形成されることを特徴とする薄膜トランジスタアレイ基板。
  2. 薄膜トランジスタがアレイ状に配列して形成されるアレイ領域と前記アレイ領域を囲むように設けられた額縁領域を有する薄膜トランジスタアレイ基板であって、
    基板と、前記基板上に形成されるゲート電極と、前記ゲート電極上を含む前記基板上を覆うゲート絶縁膜と、前記ゲート絶縁膜上の前記ゲート電極上に形成される半導体層と、前記半導体層上にオーミックコンタクト膜を介して形成されるソース電極及びドレイン電極とから構成される薄膜トランジスタと、前記ソース電極及びドレイン電極、並びに前記ソース電極及びドレイン電極と同一材料により同層に形成される金属パターンの何れかに直接重なり形成される透明導電膜パターンと、前記透明導電膜パターン上を含む前記ゲート絶縁膜上を覆う上層絶縁膜を備え、
    前記透明導電膜パターンは、
    前記ソース電極及びドレイン電極のパターン端面より、或いは前記金属パターンのパターン端面より断面視で突出することによって、該ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆うことなく形成される透明導電膜パターンと、
    前記ソース電極及びドレイン電極のパターン内より、或いは前記金属パターンのパターン内より少なくとも一部において上面視で食み出すことによって、該ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆い形成される透明導電膜パターンの何れかよりなり、
    前記アレイ領域に形成される前記透明導電膜パターンの少なくとも一部については、前記ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆い形成される透明導電膜パターンにより形成され、
    少なくとも前記額縁領域に形成される前記透明導電膜パターンは、前記ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆うことなく形成される透明導電膜パターンにより形成されることを特徴とする薄膜トランジスタアレイ基板。
  3. ソース電極及びドレイン電極と同一材料により同層に形成される金属パターン、及び前記金属パターンのパターン端面を覆うことなく形成される透明導電膜パターンは、額縁領域に形成される配線変換部或いは外部接続端子を構成することを特徴とする請求項１或いは請求項２に記載の薄膜トランジスタアレイ基板。
  4. 金属パターンのパターン端面を覆うことなく形成される透明導電膜パターン上における上層絶縁膜を開口して形成されるコンタクトホールを介して該透明導電膜パターンと接続される上層透明導電膜パターンを備え、
    前記上層透明導電膜パターンは、前記コンタクトホール内から前記上層絶縁膜上における上面視で前記金属パターンよりも外側まで覆うように形成されることを特徴とする請求項３に記載の薄膜トランジスタアレイ基板。
  5. 金属パターンのパターン端面を覆うことなく形成される透明導電膜パターン上における上層絶縁膜を開口して形成されるコンタクトホールを介して該透明導電膜パターンと接続される上層透明導電膜パターンを備え、
    ゲート電極と同一材料により同層に形成される金属パターンと、該ゲート電極と同一材料により同層に形成される金属パターン上におけるゲート絶縁膜と上層絶縁膜を貫通するコンタクトホールとを備え、前記上層透明導電膜パターンは、前記ゲート電極と同一材料により同層に形成される金属パターン上におけるゲート絶縁膜と上層絶縁膜を貫通するコンタクトホールを介して前記ゲート電極と同一材料により同層に形成される金属パターンと接続され、
    前記ゲート電極と同一材料により同層に形成される金属パターンと前記透明導電膜パターンを接続することを特徴とする請求項３或いは請求項４に記載の薄膜トランジスタアレイ基板。
  6. 薄膜トランジスタがアレイ状に配列して形成されるアレイ領域と前記アレイ領域を囲むように設けられた額縁領域を有する薄膜トランジスタアレイ基板であって、
    基板と、前記基板上に形成されるゲート電極と、前記ゲート電極上を含む前記基板上を覆うゲート絶縁膜と、前記ゲート絶縁膜上の前記ゲート電極上に形成される半導体層と、前記半導体層上にオーミックコンタクト膜を介して形成されるソース電極及びドレイン電極とから構成される薄膜トランジスタと、前記ソース電極及びドレイン電極、並びに前記ソース電極及びドレイン電極と同一材料により同層に形成される金属パターンの何れかに直接重なり形成される透明導電膜パターンと、前記透明導電膜パターン上を含む前記ゲート絶縁膜上を覆う上層絶縁膜を備え、
    前記透明導電膜パターンは、前記ソース電極及びドレイン電極のパターン内より、或いは前記金属パターンのパターン内より少なくとも一部において上面視で食み出すことによって、該ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆い形成される透明導電膜パターンと、前記透明導電膜パターンにおける食み出して形成されるパターン側面に近接して配置された補助パターンを備えたことを特徴とする薄膜トランジスタアレイ基板。
  7. 補助パターンは、額縁領域に形成されるソース電極及びドレイン電極と同一材料により同層に形成される金属パターンにおける前記金属パターンのパターン内より少なくとも一部において上面視で食み出すことによって、該ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆い形成される透明導電膜パターンに近接して配置されることを特徴とする請求項６に記載の薄膜トランジスタアレイ基板。
  8. 補助パターンは、ソース電極及びドレイン電極のパターン内より、或いはソース電極及びドレイン電極と同一材料により同層に形成される金属パターンのパターン内より少なくとも一部において上面視で食み出すことによって、該ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆い形成される透明導電膜パターンが複数配列して形成される場合、少なくとも最外周に配置される前記透明導電膜パターンに近接して配置されることを特徴とする請求項６或いは請求項７に記載の薄膜トランジスタアレイ基板。
  9. 補助パターンは、上層絶縁膜より下層にて形成された薄膜トランジスタを構成する膜と同一材料により同層に形成される少なくとも１層以上の膜より構成されることを特徴とする請求項６から請求項８の何れかに記載の薄膜トランジスタアレイ基板。
  10. 補助パターンは、ソース電極及びドレイン電極と同一材料により同層に形成される金属パターンと該金属パターンに直接重なり形成される透明導電膜パターンを含む積層構造より構成され、
    少なくとも、前記補助パターンを構成する透明導電膜パターンは、ソース電極及びドレイン電極のパターン内より、或いは前記金属パターンのパターン内より少なくとも一部において上面視で食み出すことによって、該ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆い形成される透明導電膜パターンに近接する側と反対側のパターン側面において、前記補助パターンを構成する金属パターンのパターン端面を覆うことなく形成されることを特徴とする請求項６から請求項９の何れかに記載の薄膜トランジスタアレイ基板。
  11. 薄膜トランジスタがアレイ状に配列して形成されるアレイ領域と前記アレイ領域を囲むように設けられた額縁領域を有する薄膜トランジスタアレイ基板であって、
    基板と、前記基板上に形成されるゲート電極と、前記ゲート電極上を含む前記基板上を覆うゲート絶縁膜と、前記ゲート絶縁膜上の前記ゲート電極上に形成される半導体層と、前記半導体層上にオーミックコンタクト膜を介して形成されるソース電極及びドレイン電極とから構成される薄膜トランジスタと、前記ソース電極及びドレイン電極、並びに前記ソース電極及びドレイン電極と同一材料により同層に形成される金属パターンの何れかに直接重なり形成される透明導電膜パターンと、前記透明導電膜パターン上を含む前記ゲート絶縁膜上を覆う上層絶縁膜を備え、
    前記透明導電膜パターンは、前記ソース電極及びドレイン電極のパターン内より、或いは前記金属パターンのパターン内より少なくとも一部において上面視で食み出すことによって、該ソース電極、ドレイン電極或いは金属パターンのパターン端面を覆い形成される透明導電膜パターンを有し、
    該透明導電膜パターンは、成膜後より結晶化状態が変化しない層を含む透明導電膜により形成されることを特徴とする薄膜トランジスタアレイ基板。
  12. 成膜後より結晶化状態が変化しない層は、成膜後より少なくとも非結晶の状態を維持する層により形成されることを特徴とする請求項１１に記載の薄膜トランジスタアレイ基板。
  13. 金属パターンのパターン端面を覆うことなく額縁領域に形成される透明導電膜パターンと同一材料により同層にアレイ領域に形成される透明導電膜パターンよりなる平板状電極と、前記額縁領域に形成される上層透明導電膜パターンと同一材料により同層に前記アレイ領域に形成される透明導電膜パターンよりなり前記平板状電極上に上層絶縁膜を介して配置される櫛歯状電極とを備え、
    前記平板状電極が薄膜トランジスタに接続されて表示電位を与えられる画素電極として、前記櫛歯状電極が共通電位を与えられる対向電極として、両者間にフリンジ電界を発生させ液晶を駆動することを特徴とする請求項４或いは請求項５に記載の薄膜トランジスタアレイ基板を備えた液晶表示装置。
  14. ソース電極及びドレイン電極、並びに前記ソース電極及びドレイン電極と同一材料により同層に形成される金属パターンの何れかに直接重なり形成される透明導電膜パターンと同一材料により同層にアレイ領域に形成される透明導電膜パターンよりなる平板状電極と、
    額縁領域において、前記金属パターンの何れかに直接重なり形成される透明導電膜パターン上における上層絶縁膜を開口して形成されるコンタクトホールを介して該透明導電膜パターンと接続して形成される上層透明導電膜パターンと、該上層透明導電膜パターンと同一材料により同層にアレイ領域に形成される透明導電膜パターンよりなり前記平板状電極上に前記上層絶縁膜を介して配置される櫛歯状電極とを備え、
    前記平板状電極が薄膜トランジスタに接続されて表示電位を与えられる画素電極として、前記櫛歯状電極が共通電位を与えられる対向電極として、両者間にフリンジ電界を発生させ液晶を駆動することを特徴とする請求項６から請求項１２の何れかに記載の薄膜トランジスタアレイ基板を備えた液晶表示装置。
JP2010247542A 2010-11-04 2010-11-04 薄膜トランジスタアレイ基板、及び液晶表示装置 Active JP5671948B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010247542A JP5671948B2 (ja) 2010-11-04 2010-11-04 薄膜トランジスタアレイ基板、及び液晶表示装置
US13/281,893 US8908117B2 (en) 2010-11-04 2011-10-26 Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010247542A JP5671948B2 (ja) 2010-11-04 2010-11-04 薄膜トランジスタアレイ基板、及び液晶表示装置

Publications (2)

Publication Number Publication Date
JP2012099721A JP2012099721A (ja) 2012-05-24
JP5671948B2 true JP5671948B2 (ja) 2015-02-18

Family

ID=46019342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010247542A Active JP5671948B2 (ja) 2010-11-04 2010-11-04 薄膜トランジスタアレイ基板、及び液晶表示装置

Country Status (2)

Country Link
US (1) US8908117B2 (ja)
JP (1) JP5671948B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024888B (zh) * 2009-12-30 2012-01-25 比亚迪股份有限公司 一种发光二极管及其制作方法
JP5638403B2 (ja) * 2011-01-26 2014-12-10 株式会社ジャパンディスプレイ 表示装置
JP5814617B2 (ja) * 2011-05-17 2015-11-17 株式会社ジャパンディスプレイ 液晶表示装置
JP5863399B2 (ja) * 2011-11-07 2016-02-16 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
JP5907697B2 (ja) 2011-11-09 2016-04-26 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
JP5950638B2 (ja) * 2012-03-12 2016-07-13 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
KR101980765B1 (ko) 2012-12-26 2019-08-28 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR102100766B1 (ko) * 2013-09-30 2020-04-14 엘지디스플레이 주식회사 디스플레이 장치
CN106210250A (zh) 2015-05-28 2016-12-07 中兴通讯股份有限公司 车载终端及其控制方法、以及手持终端及其控制方法
CN104701352B (zh) * 2015-03-20 2017-06-30 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
US10276593B2 (en) * 2015-06-05 2019-04-30 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same, display device using active matrix substrate
FR3046297B1 (fr) * 2015-12-23 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique matriciel presentant une electrode superieure transparente
JP6689108B2 (ja) * 2016-03-22 2020-04-28 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
KR102455038B1 (ko) 2017-04-12 2022-10-17 삼성디스플레이 주식회사 디스플레이 장치
DE102019004521A1 (de) * 2018-07-02 2020-01-02 Sharp Kabushiki Kaisha Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats
CN114597246A (zh) * 2018-12-06 2022-06-07 武汉华星光电半导体显示技术有限公司 显示面板
US11170725B2 (en) * 2019-04-18 2021-11-09 Sharp Kabushiki Kaisha Display device
CN111584523B (zh) * 2020-05-25 2023-09-12 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2596949B2 (ja) 1987-11-06 1997-04-02 シャープ株式会社 液晶表示装置の製造方法
JP3272772B2 (ja) 1992-07-07 2002-04-08 セイコーエプソン株式会社 液晶装置
JP2555987B2 (ja) 1994-06-23 1996-11-20 日本電気株式会社 アクティブマトリクス基板
JPH09101540A (ja) * 1995-10-04 1997-04-15 Toshiba Corp アクティブマトリックス型液晶表示装置
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JP2914336B2 (ja) * 1997-02-19 1999-06-28 株式会社日立製作所 液晶表示装置
KR100238795B1 (ko) 1997-03-03 2000-01-15 구본준 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JP3912850B2 (ja) 1997-06-02 2007-05-09 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP2001154221A (ja) 1999-11-25 2001-06-08 Nec Kagoshima Ltd アクティブマトリクス型液晶表示パネルの製造方法
JP2001174818A (ja) 1999-12-15 2001-06-29 Hitachi Ltd 液晶表示装置
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
JP2002110631A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 多層薄膜パターンの製造方法
JP2003295207A (ja) * 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
JP2003338219A (ja) 2002-05-20 2003-11-28 Teijin Ltd 酸化亜鉛を含む透明導電積層体
JP2004247533A (ja) 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル
KR20060016920A (ko) 2004-08-19 2006-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2006235638A (ja) * 2006-03-03 2006-09-07 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP5200366B2 (ja) * 2006-11-29 2013-06-05 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
JP5336102B2 (ja) 2008-04-03 2013-11-06 三菱電機株式会社 Ｔｆｔ基板
US20120068202A1 (en) * 2009-03-23 2012-03-22 Seiko Epson Corporation Active matrix substrate, method of manufacturing the same and display equipment using active matrix substrate manufactured by the same method

Also Published As

Publication number Publication date
JP2012099721A (ja) 2012-05-24
US20120113376A1 (en) 2012-05-10
US8908117B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
JP5671948B2 (ja) 薄膜トランジスタアレイ基板、及び液晶表示装置
US9356052B2 (en) Thin film transistor with integrated connecting portion
US8928122B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
KR100744449B1 (ko) 반도체 디바이스 및 그 제조 방법
KR100869653B1 (ko) 액정 표시 장치
US9343487B2 (en) Thin film transistor substrate and manufacturing method thereof
US8772781B2 (en) Wiring structure, thin film transistor array substrate including the same, and display device
JP6238712B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP2012018970A (ja) 薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置
US20070058097A1 (en) Liquid crystal display device and method for manufacturing the same
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
JP5950638B2 (ja) 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
JP5717546B2 (ja) 薄膜トランジスタ基板およびその製造方法
KR19990087971A (ko) 액정표시장치및그제조방법
WO2012117695A1 (ja) 半導体装置及びその製造方法並びに表示装置
JP2015060029A (ja) 薄膜トランジスタアレイ基板およびその製造方法
JP5117893B2 (ja) 液晶表示装置、及びその製造方法
JP2014002250A (ja) 液晶表示装置及びその製造方法
WO2011161875A1 (ja) 表示装置用基板及びその製造方法、表示装置
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
JP2011029310A (ja) Ｔｆｔ基板及びその製造方法
JP6112886B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
JPWO2013011601A1 (ja) 液晶表示装置およびその製造方法
JP5286438B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131015

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R151 Written notification of patent or utility model registration

Ref document number: 5671948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250