KR20100062706A - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20100062706A
KR20100062706A KR1020080121456A KR20080121456A KR20100062706A KR 20100062706 A KR20100062706 A KR 20100062706A KR 1020080121456 A KR1020080121456 A KR 1020080121456A KR 20080121456 A KR20080121456 A KR 20080121456A KR 20100062706 A KR20100062706 A KR 20100062706A
Authority
KR
South Korea
Prior art keywords
layer
substrate
liquid crystal
ohmic contact
crystal display
Prior art date
Application number
KR1020080121456A
Other languages
English (en)
Inventor
오광식
이형내
박상무
문교호
이후각
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080121456A priority Critical patent/KR20100062706A/ko
Publication of KR20100062706A publication Critical patent/KR20100062706A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명에서는 오믹컨택층 하부에 식각속도가 느린 중간층을 형성하여 오믹컨택층 식각시 반도체층의 식각을 최소화한다. 따라서, 반도체층의 두께가 감소되어 반도체층의 직렬저항을 최소화함으로써 박막트랜지스터의 스위칭특성을 향상시킬 수 있게 된다.
액정, 박막트랜지스터, 오믹컨택층, 중간층, 반도체층

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEEREOF}
본 발명의 액정표시소자 미 그 제조방법에 관한 것으로, 특히 반도체층의 두께를 최소화하여 박막트랜지스터의 스위칭특성을 향상시킬 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
표시소자들, 특히 액정표시소자(Liquid Crystal Display Device)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. 이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
도 1은 액티브 매트릭스방식의 액정표시소자를 나타내는 도면이다. 도면에 도시된 구조의 액정표시소자(1)는 능동소자로서 박막트랜지스터(Thin Film Transistor)를 사용하는 박막트랜지스터 액정표시소자이다. 도면에 도시된 바와 같이, 종횡으로 N×M개의 화소가 배치된 액정표시소자의 각 화소에는 외부의 구동회 로로부터 주사신호가 인가되는 게이트라인(4)과 화상신호가 인가되는 데이터라인(6)의 교차영역에 형성된 박막트랜지스터(10)를 포함하고 있다. 박막트랜지스터는 상기 게이트라인(4)과 연결된 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 게이트전극(11)에 주사신호가 인가됨에 따라 활성화되는 반도체층(12)과, 상기 반도체층(12) 위에 형성된 소스전극(15) 및 드레인전극(16)으로 구성된다. 상기 화소의 표시영역에는 상기 드레인전극(16)과 연결되어 반도체층(12)이 활성화됨에 따라 상기 소스전극(15) 및 드레인전극(16)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(19)이 형성되어 있다.
도 2는 도 1의 A-A선 단면도로서, 각 화소내에 배치되는 박막트랜지스터의 구조를 나타내는 도면이다.
도 2에 도시된 바와 같이, 상기 박막트랜지스터(10)는 유리와 같은 투명한 절연물질로 이루어진 제1기판(20) 위에 형성된 게이트전극(11)과, 게이트전극(11)이 형성된 제1기판(20) 전체에 걸쳐 적층된 게이트절연층(22)과, 상기 게이트절연층(22) 위에 형성되어 게이트전극(11)에 신호가 인가됨에 따라 활성화되어 채널(channel)을 형성하는 비정질실리콘과 같은 비정질 반도체물질로 이루어진 반도체층(12)과, 상기 반도체층(12) 위에 형성된 소스전극(15) 및 드레인전극(5)과, 상기 반도체층(12)과 소스전극(15) 및 드레인전극(16) 사이에 배치되어 상기 반도체층(12)과 소스전극(15) 및 드레인전극(16)을 오믹접촉시키는 오믹컨택층(13)과, 상기 박막트랜지스터(10) 위에 형성되어 소자를 보호하는 보호층(passivation layer;25)으로 구성된다.
상기 보호층(25)의 상부에는 투명한 도전물질로 이루어진 화소전극(19)이 형성된다. 이때, 상기 드레인전극(16) 상부의 보호층(25)에는 컨택홀(contact hole;18)이 형성되어, 상기 화소전극(19)이 컨택홀(18)을 통해 박막트랜지스터의 드레인전극(16)과 전기적으로 접속된다.
또한, 도면에는 도시하지 않았지만, 상기 제1기판(20)과 대향하는 제2기판에는 컬러필터층 및 공통전극이 형성되고, 상기 제1기판(2)과 제2기판 사이에는 액정층이 형성된다.
상기와 같은 구조로 이루어진 액정표시소자(10)에서 게이트라인(4)을 따라 외부의 구동소자로부터 주사신호가 인가되면, 박막트랜지스터(10)의 반도체층(12)이 활성화되어 채널이 형성되고, 동시에 구동소자로부터 데이터라인(6)으로 인가된 화상신호가 소스전극(15) 및 드레인전극(16) 사이에 형성된 채널을 통해 화소전극(19)에 인가됨으로서 화소전극(19)과 공통전극(도면표시하지 않음)에 전계가 형성되고 이 전계를 따라 액정분자가 배열되어 액정층을 투과하는 광의 투과도를 조절함으로써 화상을 구현할 수 있게 되는 것이다.
상기 반도체층(12)은 주로 비정질실리콘과 같은 비정질반도체 물질을 사용한다. 물론, 단결정실리콘이나 다결정실리콘으로 반도체층(12)을 형성할 수는 있지만 이 경우 공정이 복잡해지고 비용이 증가할 뿐만 아니라 균일한 특성을 갖는 결정을 만들기 힘드므로, 상기 반도체층(12)으로는 주로 비정질 반도체물질을 사용한다. 그런데, 비정질 반도체물질은 결정질에 비해 전기이동도가 낮기 때문에, 이러한 비정질 반도체물질을 사용한 박막트랜지스터는 스위칭속도가 낮다는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 오믹컨택층 하부에 식각속도가 느린 중간층을 형성하여 오믹컨택층 식각시 반도체층의 식각을 최소화함으로써 반도체층의 두께를 감소되고 스위칭특성이 향상된 박막트랜지스터를 구비한 액정표시소자를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 제1기판;
상기 제1기판에 형성된 게이트전극; 상기 게이트전극이 형성된 제1기판에 형성된 게이트절연층; 상기 게이트절연층 위에 형성된 비정질 반도체물질로 반도체층; 상기 반도체층 위에 형성되고, 질소가스와 불순물 이온이 도핑된 비정질 반도체물질로 이루어진 중간층; 불순물이온이 도핑된 비정질 반도체물질로 이루어져 상기 중간층 위에 형성되고 식각속도가 중간층의 식각속도 보다 큰 오믹컨택층; 상기 오믹컨택층 위에 형성된 소스전극 및 드레인전극; 상기 제1기판에 형성된 보호층; 및 상기 보호층에 형성된 화소전극으로 구성된다.
상기 오믹컨택층의 식각속도는 중간층의 2배이며, 상기 중간층의 저항은 오믹컨택층의 100배 이상이다. 상기 중간층 및 오믹컨택층은 각각 150Å의 두께로 형성되고 반도체층은 500-1000Å의 두께로 형성된다.
또한, 본 발명에 따른 액정표시소자 제조방법은 기판을 제공하는 단계; 상기 기판에 게이트전극을 형성하는 단계; 게이트전극이 형성된 기판 상에 비정질실리콘 을 증착하여 비정질실리콘층을 형성하는 단계; 질소가스분위기와 불순물이온 분위기에서 비정질실리콘을 증착하여 질소도핑된 N+층을 형성하는 단계; 불순물이온 분위기에서 비정질실리콘을 증착하여 상기 질소도핑된 N+층에 비해 빠른 식각속도를 갖는 N+층을 형성하는 단계; 상기 비정질실리콘층, 질소도핑된 N+층, N+층을 식각하는 단계; 상기 식각된 비정질실리콘층, 질소도핑된 N+층, N+층에 금속층을 적층한 후 식각하여 소스전극 및 드레인전극을 형성하는 단계; 상기 소스전극 및 드레인전극을 이용하여 그 하부의 식각된 질소도핑된 N+층 및 N+층을 식각하여 반도체층, 중간층 및 오믹컨택층을 형성하는 단계; 상기 기판에 보호층을 형성하고 투명한 도전물질을 적층하고 식각하여 화소전극을 형성하는 단계로 구성된다.
본 발명에서는 오믹컨택층 하부에 식각속도가 느린 중간층을 형성하여 오믹컨택층 식각시 반도체층의 식각을 최소화함으로써 반도체층의 두께를 감소시킨다. 따라서, 소스전극 및 드레인전극 사이의 직렬저항이 감소하여 박막트랜지스터의 스위칭특성이 향상된다.
또한, 본 발명에서는 중간층을 오믹컨택층의 저항에 약 100배 이상의 저항을 갖는 물질로 형성하므로, 오프전류를 최소화할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.
액정표시소자에 형성되는 박막트랜지스터의 스위칭속도를 향상시키는 가장 좋은 방법은 박막트랜지스터를 다결정실리콘이나 단결정실리콘으로 형성하는 것이다 그러나, 이러한 다결정실리콘이나 단결정실리콘은 고가이며 제조공정이 복잡하기 때문에, 이를 액정표시소자에 적용하게 되면 비용이 대폭 증가하게 된다.
본 발명에서는 박막트랜지스터의 재질이나 공정상의 변화없이 종래의 비정질 박막트랜지스터의 구조를 변경함으로써 스위칭속도가 향상된 박막트랜지스터를 제안한다.
이러한 본 발명의 일실시예에 따른 액정표시소자가 도 3에 도시되어 있다. 이때, 액정표시소자는 매트릭스형상으로 배열된 복수의 화소로 이루어져 있지만, 도면에는 단지 하나의 화소만을 도시하였다.
도 3에 도시된 바와 같이, 본 발명에 따른 액정표시소자는 유리와 같은 투명한 절연물질로 이루어진 제1기판(120) 및 제2기판(130), 상기 제1기판(120) 및 제2기판(130) 사이에 형성된 액정층(140)으로 이루어진다.
상기 제1기판(120)에는 박막트랜지스터가 형성되어 있다. 상기 박막트랜지스터는 제1기판(120) 위에 형성된 게이트전극(111)과, 상기 게이트전극(111)이 형성된 제1기판(120) 전체에 걸쳐 적층된 게이트절연층(122)과, 상기 게이트절연층(122) 위에 형성되어 상기 게이트전극(111)에 주사신호가 인가됨에 따라 활성화되어 채널을 형성하는 비정질실리콘 등의 비정질 반도체물질로 이루어진 반도체층(112)과, 상기 반도체층(112) 위에 형성된 약전도성을 갖고 인이온(phosphorus) 등의 불순물이온(P+)과 질소가스(N2)가 도핑된 중간층(114)과, 불순물이온(P+)이 도핑된 N+층으로 이루어져 상기 중간층(114) 위에 형성된 오믹컨택층(113)과, 상기 오믹컨택층(113) 위에 형성된 소스전극(115) 및 드레인전극(15)으로 이루어지며, 상기 박막트랜지스터 위에는 보호층(125)이 형성되어 상기 박막트랜지스터를 보호한다.
상기 보호층(125)의 상부의 각 화소에는 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 도전물질로 이루어진 화소전극(119)이 형성된다. 이때, 상기 드레인전극(116) 상부의 보호층(125)에는 컨택홀(118)이 형성되어, 상기 화소전극(119)이 컨택홀(118)을 통해 박막트랜지스터의 드레인전극(116)과 전기적으로 접속된다.
제2기판(130)에는 화상비표시영역으로 광이 투과하는 것을 차단하는 블랙매트릭스(132)와, R(red), G(green), B(blue)의 서브-컬러필터층으로 이루어져 실제 컬러를 구현하는 컬러필터층(134)과, ITO나 IZO와 같은 투명한 도전물질로 상기 컬러필터층(134)에 형성되어 제1기판(120)의 화소전극(119)과 전계를 형성하는 공통전극(136)이 형성된다.
또한, 상기 제1기판(120)과 제2기판(130) 사이에는 액정층(140)이 형성되어 상기 화소전극(119)과 공통전극(136) 사이에 전계가 형성됨에 따라 액정의 배열이 변경되어 광투과도를 조절하며, 이 광투과도의 조절에 의해 화상이 구현된다.
상기 중간층(114)은 오믹컨택층(113)과 반도체층(112) 사이에 위치하여 소스 전극(115) 및 드레인전극(116)과 반도체층(112) 사이를 컨택시킴과 아울러 상기 소스전극(115)과 드레인전극(116) 사이에 형성되는 채널의 직류저항을 감소시킨다.
이때, 반도체층(112)은 약 500-1000Å의 두께로 형성되고 오믹컨택층(113)은 약 150Å로 형성되며, 상기 중간층(114)은 약 150Å의 두께로 형성된다. 또한, 소스전극(115) 및 드레인전극(116) 사이의 반도체층(112)은 약 100Å의 두께로 식각된다.
이와 같이, 상기 중간층(114)이 소스전극(115)과 드레인전극(116) 사이의 직류저항을 감소시키는 것은 상기 중간층(114)에 의해 반도체층(112)의 두께를 대폭 감소시킬 수 있기 때문인데, 이를 도 2에 도시된 종래 박막트랜지스터의 구조와 도 3에 도시된 본 발명에 따른 박막트랜지터의 구조를 참조하여 좀더 상세히 설명하면 다음과 같다.
도 2에 도시된 구조의 종래 액정표시소자에서 상기 소스전극(15)과 드레인전극(16) 사이의 반도체층(12) 일부가 제거된 것은 소스전극(15)과 드레인전극(16) 사이의 오믹컨택층(13)을 식각하여 상기 소스전극(15)과 드레인전극(16)을 단선시킬 때 그 하부의 반도체층(12)이 식각되기 때문이다.
도 2에 도시된 바와 같이, 오믹컨택층(13)은 소스전극(15)과 드레인전극(16)의 하부에만 형성되고 그 사이에는 형성되지 않으며, 소스전극(15)과 드레인전극(16) 사이의 반도체층(12)의 그 일부가 제거되어, 상기 소스전극(15)과 드레인전극(16)이 단선된다. 주사신호가 게이트전극(11)에 인가되면 반도체층(12)이 활성화되어 소스전극(15)과 드레인전극(16) 사이에 채널이 형성되어 화상신호가 소스전 극(15), 소스전극(15) 하부의 오믹컨택층(13), 반도체층(12)의 채널, 드레인전극(16) 하부의 오믹컨택층(13), 드레인전극(16)을 거쳐 화소전극(19)으로 인가된다.
그런데, 종래 박막트랜지스터의 경우 상기 오믹컨택층(13)이 약 300Å의 두께로 형성되고 반도체층(12)은 약 1700-1900Å의 두께(x1)로 형성된다. 이러한 반도체층(12)의 두께는 오믹컨택층(13)에 비해 대단히 큰데, 이러한 두꺼운 반도체층(12)은 신호의 인가시 높은 직렬저항의 원인이 된다. 그런데, 종래 박막트랜지스터의 반도체층(12)의 두께를 상기와 같이 두껍게 형성하는 것은 소스전극(15)과 드레인전극(16) 사이의 오믹컨택층을 확실하게 제거하여 소스전극(15) 및 드레인전극(16)을 완전하게 절연시키기 위한 것이다. 즉, 상기 오믹컨택층을 식각할 때 그 하부의 반도체층(12)을 식각할 때까지 진행함으로써 소스전극(15) 및 드레인전극(16) 사이의 오믹컨택층을 완전히 제거하기 위한 것이다.
종래 박막트랜지스터의 경우 소스전극(15) 및 드레인전극(16) 사이의 오믹컨택층 및 반도체층(12)이 약 900Å의 두께로 식각되므로, 상기 소스전극(15) 및 드레인전극(16) 사이의 반도체층(12)에 약 600Å의 두께로 식각되는 것이다. 통상적으로, 반도체층(12)에 채널이 형성되기 위해서는 상기 반도체층(12)의 두께가 설정 두께 이상으로 되어야만 한다. 따라서, 소스전극(15) 및 드레인전극(16) 사이의 반도체층(12)이 약 600Å의 두께(x2)로 식각되므로, 반도체층(12)에 채널이 형성되기 위해서는 도 2에 도시된 바와 같이 반도체층(12)의 두께(x1)가 약 1700-1900Å이 되 어야만 하는 것이다.
한편, 도 3에 도시된 바와 같이, 본 발명에서는 반도체층(112)과 오믹컨택층(113) 사이에 중간층(114)을 배치함으로써 상기 반도체층(112)의 두께를 감소시킬 수 있게 된다.
상술한 바와 같이, 소스전극(115) 및 드레인전극(116) 사이의 반도체층(112) 일부가 제거되는 것은 오믹컨택층(113)을 완전하게 식각시키기 위해 상기 오믹컨택층(113)을 과식각하기 때문이다. 즉, 정해진 시간(즉, 오믹컨택층(112)이 완전히 식각되는데 걸리는 시간)보다 긴 시간동안 오믹컨택층(113)에 식각가스를 작용시키기 때문에, 그 하부의 반도체층(112)이 상기 식각액에 의해 식각되는 것이다. 종래 박막트랜지스터에서 소스전극(115) 및 드레인전극(116) 사이의 반도체층(112)이 약 900Å 식각되는 것은 설정된 시간 동안 상기 반도체층(112)이 식각되기 때문이다.
따라서, 오믹컨택층(113)을 식각하는 시간을 짧게 하면, 그 하부의 반도체층(112)이 식각되는 양이 적게 되기 때문에, 반도체층(112)을 종래에 비해 상대적으로 작은 두께로 형성하여도 반도체층(112)에 채널이 원활하게 형성될 수 있다. 그러나, 이 경우 소스전극(115)과 드레인전극(116) 사이의 오믹컨택층(113)이 완전하게 식각되지 않게 되어, 결국 박막트랜지스터가 불량으로 된다.
본 발명에서는 반도체층(112)과 오믹컨택층(113) 사이에 배치되는 중간층(114)인 질소도핑된 N+ 비정질실리콘층의 식각속도가 반도체층(114)의 비정질실리콘에 비해 식각속도의 약 1/2 정도이기 때문에, 설정된 시간 동안 오믹컨택층(113) 을 식각하는 경우에도 종래에 비해 오믹컨택층(113) 하부의 층(즉, 중간층(114)과 반도체층(112))의 식각정도가 적게되어 반도체층(112)의 식각을 감소할 수 있게 되며, 그 결과 반도체층(112)의 두께를 감소할 수 있게 된다.
이때, 상기 오믹컨택층(113)은 약 150Å의 두께로 형성되고 중간층(114)은 약 150Å의 두께로 형성된다. 또한, 반도체층(112)의 두께는 약 500-1000Å의 두께로 형성된다. 종래 오믹컨택층이 약 300Å의 두께로 형성되는데 반해, 본 발명에서는 오믹컨택층(113)이 약 150Å의 두께로 형성되고 중간층(114)이 약 150Å의 두께로 형성되므로, 상기 중간층(114)의 형성에 의해 종래에 비해 두께의 증가가 발생하지 않게 된다. 상기와 같이 증간층(114)이 형성됨에 따라 종래와 동일한 시간 동안 오믹컨택층(113)을 식각하여도 상기 중간층(114)에 의해 식각속도가 저하되므로, 그 하부의 반도체층(112)의 식각정도가 감소하게 된다. 본 발명에서는 소스전극(115) 및 드레인전극(116) 사이의 반도체층(112)이 약 100Å의 두께로 식각되어, 종래에 600Å에 비해 대폭 감소하게 되며, 이 감소폭 만큼 반도체층(112)의 두께를 감소할 수 있게 되는 것이다.
상술한 바와 같이, 본 발명에서는 중간층(114)을 오믹컨택층(113)과 반도체층(112) 사이에 형성하여, 오믹컨택층(113)의 식각시 반도체층(112)이 식각되는 것을 최소화하여 반도체층(112)의 두께를 감소시킬 수 있게 된다. 따라서, 소스전극(115) 및 드레인전극(116) 사이의 직렬저항이 감소되어 박막트랜지스터의 스위칭성능을 향상시킬 수 있게 된다. 이와 같이, 본 발명에서는 공정이 복잡하고 고가인 다결정이나 단결정과 같은 결정질 반도체물질에 의해 박막트랜지스터를 형성하지 않고 단순한 구조적인 변경에 의해 박막트랜지스터의 특성을 향상시킬 수 있기 때문에, 비용의 추가나 공정이 변경없이 특성이 향상된 액정표시소자를 제작할 수 있게 된다.
한편, 상기 중간층(114), 즉 질소가스가 도핑된 N+층은 N+층(113)에 비해 저항이 약 100 이상의 약전도성 물질이다. 따라서, 박막트랜지스터의 오프(off) 전류가 대폭 감소하게 되어 박막트랜지스터의 특성이 향상된다.
이하, 상기와 같은 구조의 액정표시소자 제조방법을 상세히 설명한다.
도 4a-4e는 본 발명의 일실시예에 따른 액정표시소자 제조방법을 나타내는 도면이다
우선, 도4a에 도시된 바와 같이, 투명한 유리로 이루어진 제1기판(120)에 스퍼터링법(sputtering process)에 의해 Al, AlNd와 같은 Al합금, Mo, Cu와 같은 금속을 적층하고 식각액에 의해 식각하여 제1기판(120)에 게이트전극(111)을 형성한 후, 상기 제1기판(120) 전체에 걸쳐 게이트절연층(122), 반도체층(112a), 중간층(114a) 및 불순물이온이 도핑된 N+층(113a)을 증착한다.
이때, 게이트절연층(122)과, 반도체층(112a), 중간층(114a) 및 N+층(113a)은 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의해 증착되는 것으로, 게이트절연층(122)은 SiOx나 SiNx 등으로 이루어진 절연물질을 증착하여 형성되며, 반도체층은 비정질실리콘(a-Si) 등을 증착함으로써 형성된다. 또한, 중간층(114a)은 불순물이온(P+)과 질소(N2)가 도핑된 비정질실리콘을 증착함으로써 이루어지고 N+층(113a)은 불순물이(P+)온이 도핑된 비정질실리콘을 증착함으로서 형성된다.
실질적으로, 상기 반도체층(112a), 중간층(114a) 및 N+층(113a)은 PECVD공정에서 비정질실리콘을 증착하면서 분위기가스와 불순물이온(P+)을 조절함으로써 형성될 수 있다. 즉, PECVD공정에 의해 비정질실리콘을 증착하여 진성 반도체층(112a)을 형성하고, 이어서 불순물이온(P+)온 및 N2가스를 공급한 상태에서 비정질실리콘을 증착하여 중간층(114a)을 형성하며, 불순물이온(P+)을 공급한 상태에서 비정질실리콘을 증착하여 N+층(113a)을 형성한다.
이때, 상기 반도체층(112a)은 약 500-1000Å의 두께로 증착되고 중간층(114a)은 약 150Å의 두께로 증착되며, N+층(113a)은 약 150Å의 두께로 증착된다.
이어서, 도 4b에 도시된 바와 같이, 마스크와 포토레지스트를 이용하여 상기 반도체층(112a), 중간층(114) 및 N+층(113a)을 식각가스에 의해 건식식각하여 상기 게이트절연층(120) 위에 패터닝된 반도체층(112), 중간층(114b) 및 N+층(113b)을 형성한다. 그 후, 상기 반도체층(112), 중간층(114b) 및 N+층(113b)이 형성된 기판 전 체에 걸쳐 스퍼터링법에 의해 Al, Al합금, Cr, Mo, Cu 등과 같은 금속을 적층하여 금속층(115a)을 형성한다.
이어서, 도 4c에 도시된 바와 같이, 포토레지스트를 상기 금속층(115a) 위에 형성하고 마스크에 의해 상기 포토레지스트를 현상하여 포토레지스트패턴을 형성한 후, 상기 포토레지스트패턴에 의해 상기 금속층(115a)을 식각하여 소스전극(115) 및 드레인전극(116)을 형성한다.
그후, 도 4d에 도시된 바와 같이, 상기 소스전극(115) 및 드레인전극(116)을 마스크로 이용하여 상기 소스전극(115) 및 드레인전극(116) 하부의 중간층(114b) 및 N+층(113b)을 식각가스에 의해 식각한다. 이러한 식각에 의해 소스전극(115) 및 드레인전극(116) 사이의 중간층(114b) 및 N+층(113b)이 완전히 식각되어 소스전극(115) 및 드레인전극(116) 아래에 중간층(114)과 오믹컨택층(113)이 형성된다. 이때, 상기 중간층(114b) 하부의 반도체층(112)의 일부도 식각되어(100Å의 깊이로), 상기 소스전극(115) 및 드레인전극(116)이 전기적으로 절연된다.
상기 중간층(114b)의 식각속도는 N+층(113b)의 식각속도의 약 1/2이다. 따라서, 상기 N+층(113b)과 중간층(114b)을 식각할 때 중간층(114b)에서 식각이 느리게 진행되므로, 결국 종래에 비해 중간층(114b) 하부의 반도체층(114)이 훨씬 적게 식각되는 것이다.
이어서, 도 4e에 도시된 바와 같이, 제1기판(120) 전체에 걸쳐 SiOx나 SiNx 등의 무기물질을 적층하거나 BCB(Benzo Cyclo Butene)인 포토아크릴(photo acryl)과 같은 유기물질을 도포하여 보호층(125)을 형성하고, 포토레지스트와 마스크를 이용한 포토공정에 의해 드레인전극(116) 상부의 보호층(125)에 컨택홀(118)을 형성한다. 그리고, 상기 보호층(125)에 ITO나 IZO와 같은 투명한 도전물질을 적층한 후 식각하여, 상기 컨택홀(118)을 통해 드레인전극(116)과 전기적으로 접속되는 화소전극(119)을 형성한다.
도면에는 도시하지 않았지만, 상기와 같이 박막트랜지스터 및 화소전극(119)이 형성된 제1기판(120)을 컬러필터층(132) 및 공통전극(136)이 형성된 제1기판(130)과 합착함으로써 액정표시소자를 형성한다. 이때, 제1기판(120)과 제2기판(130) 사이에는 액정층(140)이 형성되는데, 이 액정층(140)은 제1기판(120) 또는 제2기판(130)에 액정을 적하한 후 제1기판(120) 및 제2기판(130)을 합착함으로써 형성할 수도 있고, 제1기판(120) 및 제2기판(130)을 합착한 후 그 사이에 액정을 주입함으로써 형성할 수도 있다.
상술한 바와 같이, 본 발명에서는 오믹컨택층(113) 보다 식각속도가 약 반 정도 작은 물질로 중간층(114)을 형성함으로써 오믹컨택층(113)의 식각시 반도체층(112)을 최소로 식각할 수 있게 되므로, 반도체층(112)을 더욱 얇게 형성할 수 있게 된다. 따라서, 소스전극(115) 및 드레인전극(116) 사이의 직렬저항이 저하되므로 전기이동도가 향상되며, 그 결과 박막트랜지스터의 스위칭속도가 향상되어 액정표시소자의 품질이 향상된다.
한편, 상기한 상세한 설명에서는 특정 구조의 박막트랜지스터와 공정만이 개 시되어 있지만 본 발명이 이러한 구조 및 공정에만 한정되는 것은 아니다. 예를 들어, 공통전극과 화소전극이 제1기판에 평행하게 배열되어 액정층에 기판의 표면과 평행한 전계를 인가하는 IPS모드 액정표시소자도 본 발명에 적용될 것이다. 다시 말해서, 본 발명은 비정질실리콘으로 이루어진 박막트랜지스터가 채용되는 모든 액정표시소자에 적용 가능할 것이다. 또한, 박막트랜지스터의 반도체층이 비정질실리콘으로 형성된다고 기재되어 있지만, 본 발명이 이러한 비정질실리콘에만 한정되는 것이 아니라 비정질상태의 모든 반도체물질에 적용 가능할 것이다.
또한, 본 발명의 액정표시소자 제조방법으로서 도 4a-4e에 도시된 바와 같은 5-마스크공정(게이트전극 형성용 마스크공정, 반도체층 형성용 마스크공정, 소스전극 및 드레인전극 형성용 마스크공정, 보호층의 컨택홀 형성용 마스크공정, 화소전극 형성용 마스크공정)이 기재되어 있지만, 회절마스크 등을 사용하여 반도체층, 소스전극 및 화소전극을 하나의 마스크공정에 의해 형성하는 4-마스크공정에도 적용 가능할 것이다. 다시 말해서, 본 발명은 오믹컨택층을 식각하기 위해 그 하부의 반도체층을 식각하는 공정을 포함하는 제조방법에는 모두 적용될 수 있을 것이다.
따라서, 본 발명의 다른 예나 변형예는 본 발명의 기본적인 개념을 이용한 액정표시소자의 포장구조는 본 발명이 속하는 기술분야에 종사하는 사람이라면 누구나 용이하게 창안할 수 있는 것으로, 본 발명의 권리범위에 포함되어야만 할 것이다.
도 1은 일반적인 액정표시소자의 구조를 나타내는 평면도.
도 2는 도 1의 A-A'선 단면도.
도 3은 본 발명의 일실시예에 따른 액정표시소자의 구조를 나타내는 단면도.
도 4a-도 4e는 본 발명의 일실시예에 따른 액정표시소자 제조방법을 나타내는 도면.

Claims (11)

  1. 제1기판;
    상기 제1기판에 형성된 게이트전극;
    상기 게이트전극이 형성된 제1기판에 형성된 게이트절연층;
    상기 게이트절연층 위에 형성된 비정질 반도체물질로 반도체층;
    상기 반도체층 위에 형성되고, 질소가스와 불순물 이온이 도핑된 비정질 반도체물질로 이루어진 중간층;
    불순물이온이 도핑된 비정질 반도체물질로 이루어져 상기 중간층 위에 형성되고 식각속도가 중간층의 식각속도 보다 큰 오믹컨택층;
    상기 오믹컨택층 위에 형성된 소스전극 및 드레인전극;
    상기 제1기판에 형성된 보호층; 및
    상기 보호층에 형성된 화소전극으로 이루어진 액정표시소자.
  2. 제1항에 있어서, 상기 오믹컨택층의 식각속도는 중간층의 2배인 것을 특징으로 하는 액정표시소자.
  3. 제1항에 있어서, 상기 중간층의 저항은 오믹컨택층의 100배 이상인 것을 특징으로 하는 액정표시소자.
  4. 제1항에 있어서, 상기 중간층 및 오믹컨택층은 각각 150Å의 두께로 형성되는 것을 특징으로 하는 액정표시소자.
  5. 제1항에 있어서, 반도체층은 500-1000Å의 두께로 형성되는 것을 특징으로 하는 액정표시소자.
  6. 제1항에 있어서,
    제2기판; 및
    상기 제2기판에 형성된 블랙매트릭스 및 컬러필터층을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
  7. 제1항에 있어서, 상기 비정질 반도체물질은 비정질실리콘을 포함하는 것을 특징으로 하는 액정표시소자.
  8. 기판을 제공하는 단계;
    상기 기판에 게이트전극을 형성하는 단계;
    게이트전극이 형성된 기판 상에 비정질실리콘을 증착하여 비정질실리콘층을 형성하는 단계;
    질소가스분위기와 불순물이온 분위기에서 비정질실리콘을 증착하여 질소도핑 된 N+층을 형성하는 단계;
    불순물이온 분위기에서 비정질실리콘을 증착하여 상기 질소도핑된 N+층에 비해 빠른 식각속도를 갖는 N+층을 형성하는 단계;
    상기 비정질실리콘층, 질소도핑된 N+층, N+층을 식각하는 단계;
    상기 식각된 비정질실리콘층, 질소도핑된 N+층, N+층에 금속층을 적층한 후 식각하여 소스전극 및 드레인전극을 형성하는 단계;
    상기 소스전극 및 드레인전극을 이용하여 그 하부의 식각된 질소도핑된 N+층 및 N+층을 식각하여 반도체층, 중간층 및 오믹컨택층을 형성하는 단계;
    상기 기판에 보호층을 형성하고 투명한 도전물질을 적층하고 식각하여 화소전극을 형성하는 단계로 이루어진 액정표시소자 제조방법.
  9. 제8항에 있어서, 상기 N+층의 식각속도는 질소도핑된 N+층의 2배인 것을 특징으로 하는 액정표시소자 제조방법.
  10. 제1항에 있어서, 상기 N+층 및 질소도핑된 N+층은 각각 150Å의 두께로 형성되고 비정질실리콘층은 500-1000Å의 두께로 형성되는 것을 특징으로 하는 액정표 시소자 제조방법.
  11. 제10항에 있어서, 상기 소스전극 및 드레인전극 사이의 반도체층은 100Å의 깊이로 식각되는 것을 특징으로 하는 액정표시소자 제조방법.
KR1020080121456A 2008-12-02 2008-12-02 액정표시소자 및 그 제조방법 KR20100062706A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080121456A KR20100062706A (ko) 2008-12-02 2008-12-02 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080121456A KR20100062706A (ko) 2008-12-02 2008-12-02 액정표시소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100062706A true KR20100062706A (ko) 2010-06-10

Family

ID=42362927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080121456A KR20100062706A (ko) 2008-12-02 2008-12-02 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20100062706A (ko)

Similar Documents

Publication Publication Date Title
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9356052B2 (en) Thin film transistor with integrated connecting portion
US8908117B2 (en) Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
KR100927383B1 (ko) 박막 트랜지스터, 그것을 사용한 표시장치 및 그것들의제조 방법
KR20100130104A (ko) 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
KR20130140581A (ko) 표시 장치 및 그 제조 방법
CN103299429A (zh) 有源矩阵基板及其制造方法以及显示面板
KR20130015829A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 액정 표시 장치
WO2012117695A1 (ja) 半導体装置及びその製造方法並びに表示装置
WO2014034617A1 (ja) 回路基板及び表示装置
KR20080077846A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101251351B1 (ko) 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
US9673332B2 (en) Circuit substrate manufacturing method
JP5563787B2 (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置
JP5475250B2 (ja) 半導体装置の製造方法及び半導体装置
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR20100062706A (ko) 액정표시소자 및 그 제조방법
JP2008218626A (ja) Ｔｆｔアレイ基板及びその製造方法
KR101899930B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101659259B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR100683142B1 (ko) 박막트랜지스터-액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application