KR20100130104A - 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법 - Google Patents

산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20100130104A
KR20100130104A KR1020090048778A KR20090048778A KR20100130104A KR 20100130104 A KR20100130104 A KR 20100130104A KR 1020090048778 A KR1020090048778 A KR 1020090048778A KR 20090048778 A KR20090048778 A KR 20090048778A KR 20100130104 A KR20100130104 A KR 20100130104A
Authority
KR
South Korea
Prior art keywords
layer
gate
region
oxide semiconductor
substrate
Prior art date
Application number
KR1020090048778A
Other languages
English (en)
Other versions
KR101287478B1 (ko
Inventor
강임국
김대원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090048778A priority Critical patent/KR101287478B1/ko
Priority to CN2009102623862A priority patent/CN101907807B/zh
Priority to JP2009293701A priority patent/JP2010282173A/ja
Priority to US12/649,880 priority patent/US7989274B2/en
Publication of KR20100130104A publication Critical patent/KR20100130104A/ko
Priority to US13/166,478 priority patent/US8148727B2/en
Application granted granted Critical
Publication of KR101287478B1 publication Critical patent/KR101287478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 산화물 박막트랜지스터를 구비한 표시소자는 게이트패드영역의 질화물계 게이트절연층을 하프톤마스크를 이용하여 화소영역의 산화물반도체층을 식각할 때 식각하고, 식각된 게이트절연층의 컨택홀에 금속층을 형성한 후 그 위에 보호층의 식각함으로써 게이트절연층의 식각시 발생하는 보호층의 오버행을 방지할 수 있게 되어, 제조공정을 단순화할 수 있게 된다.
산화물 반도체층, 액정표시소자, 식각, 게이트절연층, 보호층

Description

산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법{DISPLAY DEVICE HAVING OXIDE THIN FILM TRANSISTOR AND METHOD OF FABRICATING THEREOF}
본 발명은 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법에 관한 것으로, 특히 게이트패드 위에 소스금속층을 형성함으로써 제조공정이 단순화되고 제조비용을 절감할 수 있는 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 경박단소용의 표시장치 뿐만 아니라 아울러 고화질의 대형 표시장치에 대한 요구가 증대함에 따라 평판표시장치(Flat Panel Display Device)거 널리 이용되구 있다. 이러한 평판표시장치로는 액정표시소자(Liquid Crystal Display;LCD)나 플라즈마 표시소자(Plasma Display Panel;PDP) 등이 있는데, 양산화 기술, 구동수단의 용이성, 고화질의 구현, 저전력의 구동수단이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.
이러한 액정표시소자는 크게 컬러필터기판(color filter substrate)과 어레이기판(array substrate) 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액 정층(liquid crystal layer)으로 구성된다.
상기 액정표시소자에 주로 사용되는 구동방식인 능동매트릭스(Active Matrix; AM)방식은 비정질실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이하, 도 1을 참조하여 일반적인 액정표시소자의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시소자를 개략적으로 나타내는 분해사시도이다. 도면에 도시된 바와 같이, 상기 액정표시소자는 크게 컬러필터기판(5)과 어레이기판(10) 및 상기 컬러필터기판(5)과 어레이기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
상기 게이트라인(16)과 데이터라인(17)의 단부에는 각각 게이트패드(18)와 데이터패드(19)가 형성된다. 상기 게이트패드(18) 및 데이터패드(19)에는 각각 외부의 게이트구동회로 및 데이터구동회로가 접속되어 상기 게이트라인(16) 및 데이터라인(17)를 통해 주사신호와 화상신호를 인가한다.
상기의 컬러필터기판(5)과 어레이기판(10)의 화상표시영역의 외곽영역에는 실런트(sealant)(미도시)가 도포되어, 상기 컬러필터기판(5)과 어레이기판(10)를 서로 대향하도록 합착하여 액정표시패널을 구성하는데, 이때 상기 컬러필터기판(5)과 어레이기판(10)의 합착은 상기 컬러필터기판(5) 또는 어레이기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
한편, 액정표시소자에서는 스위칭소자로서 주로 비정질실리콘을 사용한다. 비정질실리콘은 제조비용이 저렴하고 저온에서의 제작이 가능하다는 점 때문에, 액정표시소자의 스위칭소자로서 주로 사용되고 있다.
그러나, 비정질실리콘은 이동도(mobility)가 매우 작고 정전특성이 나쁘기 때문에, 대면적 고화질의 표시소자를 제작하는 경우 화질이 저하되는 문제가 있었다. 이러한 문제를 해결하기 위해 다결정실리콘으로 박막트랜지스터를 제작하는 방법이 제안되고 있지만, 다결정실리콘으로 이루어진 박막트랜지스터는 제조비용이 고가이고 대면적으로 형성했을 때 특성이 균일하게 하기 어려우며 고온에서 공정이 진행되는 단점이 있다. 더욱이, 비정질실리콘과 마찬가지로 다결정실리콘은 정전특성이 좋지 않다는 문제가 있었다.
이러한 문제를 해결하기 위해, 근래 산화물반도체를 이용한 산화물 박막트랜 지스터가 제안되고 있다. 산화물 박막트랜지스터는 제조공정이 저온에서 이루어질 뿐만 아니라 비정질실리콘이나 다결정실리콘에 비해 정전특성이 좋기 때문에 액정표시소자에 적용되었을 때 저렴한 가격으로 균일한 특성의 박막트랜지스터를 형성할 수 있는 장점이 있다.
도 2는 도 1의 단면도서, 스위칭소자로서 산화물 박막트랜지스터를 구비한 액정표시소자의 구조를 나타내는 도면이다. 이때, 도면에서는 설명의 편의를 위해 실제 화상이 구현되는 화소영역과 외부의 구동회로와 연결되어 상기 화소영역에 신호를 인가하는 패드영역으로 구분하였다
도 2에 도시된 바와 같이, 액정표시소자는 서로 대향하는 제1기판(20) 및 제2기판(40), 상기 제1기판(20)과 제2기판(40) 사이에 형성된 액정층(30)으로 이루어진다.
제1기판(20)은 어레이기판으로서, 화소영역에는 산화물 박막트랜지스터(T)가 형성된다. 상기 박막트랜지스터(T)는 제1기판(20)에 형성된 게이트전극(21)과, 상기 제1기판(20) 전체에 걸쳐 형성되어 게이트전극(21)을 덮는 게이트절연층(26)과, 상기 게이트절연층(26) 위에 형성된 산화물반도체층(22)과, 상기 산화물반도체층(22)에 형성된 소스전극(23) 및 드레인전극(24)으로 구성되어 있으며, 제1기판(20) 전체에 걸쳐 보호층(28)이 형성되어 상기 박막트랜지스터(T)를 덮고 있다.
또한, 패드영역의 제1기판(20)에는 게이트패드(18) 및 상기 게이트패드(18) 위에 형성되어 공정중 상기 게이트패드(18)가 산화되는 것을 방지하는 투명한 투명도전층(29a)이 배치된다. 도면에는 도시하지 않았지만, 패드영역의 게이트절연 층(26) 위에는 데이터패드 및 투명도전층이 형성되어 외부의 신호가 입력된다.
상기 보호막(28) 위에는 화소전극(29)이 형성되는데, 보호막(28)에 형성된 컨택홀을 통해 산화물 박막트랜지스터(T)의 드레인전극(24)과 전기적으로 접속되어, 상기 산화물 박막트랜지스터(T)를 통해 화상신호가 인가된다.
제2기판(40)의 화소영역에는 실제 컬러를 구현하는 컬러필터층(7)이 형성되며, 화소영역의 화상비표시영역과 패드영역에 광이 투과되는 것을 차단하는 블랙매트릭스(42)가 형성된다.
그러나, 상기와 같은 산화물반도체층을 구비한 액정표시소자는 다음과 같은 문제가 있다.
종래 액정표시소자에서 게이트절연층(26)은 SiNx와 같은 질화물 무기절연물질로 형성되며, 보호막(28)은 SiO2와 같은 산화물 유기절연물질로 형성된다. 이와 같이, 게이트절연층(26)은 SiNx를 사용하고 보호막(28)은 SiO2를 사용하는 것은 다음과 같은 이유 때문이다. 산화물반도체층(22)에서 실제 전자가 흐르는 채널층은 산화물반도체층(22)의 상부 표면을 따라 형성된다. 따라서, 산화물반도체층(22)의 상부 표면과 접촉하는 보호막(28)을 SiO2가 아닌 SiNx를 사용하는 경우 산화물반도체층(22)과 보호막(28) 사이의 계면에서 산소가 보호막(28)으로 캡쳐되어 계면 부근(즉, 산화물반도체층(22)의 상부표면 근처)의 결정성이 저하된다. 이러한 결정성의 저하는 해당 영역의 전기전도도의 저하를 야기하기 때문에, 산화물 박막트랜지스터의 특성이 저하된다. 따라서, 산화물 박막트랜지스터의 게이트절연층(26)은 SiNx와 같은 질화물 무기절연물질로 형성하고 보호막(28)은 SiO2와 같은 산화물 유기절연물질로 형성하는 것이다.
이때, 상기 질화물 무기절연물질은 건식식각법에 의해 식각되고 산화물 유기절연물질은 습식식각법에 의해 식각되는데, 이러한 식각법의 차이로 인해 패드영역의 게이트절연층(26)과 보호막(28)을 식각할 때 공정상의 문제가 발생한다. 도 3a-도 3e에 상기 게이트절연층(26)과 보호막(28)을 식각하는 공정이 개시되어 있다. 실질적으로 게이트절연층(26) 및 보호막(28)의 식각은 화소영역의 산화물 박막트랜지스터(T)를 형성한 후 산화물 박막트랜지스터(T)의 드레인전극(23)과 화소전극(29)을 전기적으로 연결하기 위한 컨택홀의 형성공정중에 식각되지만, 도면에서는 설명의 편의를 위해 패드영역에서의 게이트절연층(26) 및 보호막(28)의 식각에 대해서만 설명한다.
도 3a에 도시된 바와 같이, 패드영역의 제1기판(20)에 적층된 게이트절연층(26)과 보호막(28)의 상부에 포토레지스트층(54a)을 형성한 후 포토마스크를 이용하여 현상하여 도 3b에 도시된 바와 같이 포토레지스트패턴(54b)을 형성한다. 이어서, 상기 포토레지스트패턴(54b)에 의해 보호층(28)을 블로킹한 상태에서 식각액을 작용하여 상기 보호층(28)을 식각한다.
그 후, 도 3c에 도시된 바와 같이 노출된 게이트절연층(26)에 식각가스를 작용시키면, 도 3d에 도시된 바와 같이 상기 게이트절연층(26)이 식각되어 게이트패드(18)가 외부로 노출된다. 그런데, 상기와 같은 식각가스를 이용하여 게이트절연 층(26)을 식각할 때, 상기 게이트절연층(26)이 등방성으로 식각되므로, 도 3d에 도시된 바와 같이 보호층(28) 하부의 게이트절연층(26)에 언더컷(under cut)이 발생하게 되므로, 보호막(28)에 오버행(A)이 발생하게 된다.
이러한 보호층(28)의 오버행(A)은 후속되는 투명도전층(29a)의 형성시 투명도전층(29a)에 단선을 발생시키는 중요한 원인이 되므로, 도 3d에 도시된 바와 같이 식각액을 작용하여 보호층(28)에 형성된 오버행(A)을 식각하여 오버행(A)을 제거한다.
이후, 도 3e에 도시된 바와 같이, 오버행(A)이 제거된 보호층(28) 위에 투명한 도전물질을 적층하고 투명도전층(29a)을 형성한다.
상기한 바와 같이, 종래 산화물 박막트랜지스터를 구비한 액정표시소자에서는 게이트패드(18) 상부의 게이트절연층(26)과 보호층(28)을 식각하여 게이트패드(18)를 노출시킬 때, 게이트절연층(26)의 식각공정과 보호층(28)의 식각공정뿐만 아니라 보호층(28)에 형성된 오버행(A)을 제거하기 위한 공정이 추가하게 된다. 이러한 공정의 추가에 의해 제조공정이 복잡해지고 제조비용이 증가하게 되는 것이다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 게이트패드영역의 게이트절연층과 보호층 사이에 금속층을 형성하여 게이트절연층과 보호층의 식각시 보호층에 오버행이 발생하는 것을 방지함으로써 공정을 단순화할 수 있는 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 표시소자 제조방법은 화소영역과 게이트패드영역 및 데이터패드영역을 포함하는 제1기판 및 제2기판을 제공하는 단계; 상기 제1기판의 화소영역에 게이트전극을 형성하고 게이트패드영역에 게이트패드를 형성하는 단계; 상기 제1기판 전체에 걸쳐 질화물계 게이트절연물질 및 산화물반도체물질을 적층하는 단계; 화소영역의 산화물반도체물질을 식각하여 게이트전극 상부에 산화물반도체층을 형성하고 게이트패드영역의 산화물반도체물질과 게이트절연물질을 식각하여 게이트패드를 노출시키며, 데이터패드영역의 산화물반도체물질을 식각하는 단계; 화소영역의 산화물반도체층 위에 소스전극 및 드레인전극을 형성하고 게이트패드영역의 노출된 게이트패드 위 및 게이트절연층 위에 금속층을 형성하며, 데이터패드영역에 데이터패드를 형성하는 단계; 제1기판에 걸쳐 보호층을 형성하고 상기 보호층을 식각하여 드레이전극, 금속층 및 데이터패드의 보호층에 컨택홀을 형성하는 단계; 투명도전층을 형성하고 식각하여 화소영역에 상기 드레인전극과 접속되는 화소전극을 형성하고 게이트패드영역의 금속층 및 데이터패 드영역의 데이터패드에 투명도전층을 형성하는 단계; 및 액정층을 사이에 두고 제1기판 및 제2기판을 합착하는 단계로 구성된다.
상기 게이트절연층은 SiNx와 같은 질화물계 절연층으로 이루어지고 SiO2와 같은 산화물계 절연층으로 이루어지며, 산화물반도체층은 Zn, In, Ga 또는 이들의 혼합물을 포함하는 산화물로 이루어진다.
상기 산화물반도체층을 형성하고 게이트패드영역의 게이트패드를 노출시키며, 데이터패드영역의 산화물반도체물질을 식각하는 단계는 게이트절연층 상부에 포토레지스트층을 형성한 후, 포토레지스트 상부에 투과영역, 반투과영역 및 차단영역으로 이루어진 마스크를 위치시키는 단계; 광을 조사한 후 포토레지스트층을 현상하여 게이트패드영역의 게이트패드 상부의 산화물반도체물질을 노출하는 단계; 현상된 포토레지스트층을 이용하여 게이트패드영역의 노출된 산화물반도체물질을 식각하는 단계; 현상된 포토레지스트층을 에이싱하여 화소영역의 일부 영역 및 게이트패드와 데이터패드의 산화물반도체물질을 노출시키는 단계; 및 에이싱된 포토레지스트층을 이용하여 노출된 산화물반도체물질을 식각하여 화소영역에 산화물반도체층을 형성하고 데이터패드영역 및 게이트패드영역의 산화물반도체물질을 제거하는 단계로 이루어진다.
또한, 본 발명에 따른 표시소자는 화소영역과 게이트패드영역 및 데이터패드영역을 포함하는 제1기판 및 제2기판; 상기 제1기판의 화소영역에 형성되며, 제1기판에 형성된 게이트전극, 상기 제1기판 전체에 걸쳐 형성된 게이트절연층, 상기 게 이트절연층 위에 형성된 산화물반도체층, 상기 산화물반도체층 위에 형성된 소스전극 및 드레인전극으로 이루어진 산화물 박막트랜지스터; 상기 제1기판의 게이트패드영역 및 데이터패드영역에 각각 형성된 게이트패드 및 데이터패드; 상기 게이트패드영역의 게이트절연층 위에 형성되어 게이트절연층에 형성된 컨택홀을 통해 게이트전극과 연결된 금속층; 제1기판에 걸쳐 형성된 보호층; 화소영역의 보호층에 형성된 화소전극; 게이트패드영역 및 데이터패드영역에 각각 형성된 제1 및 제2투명도전층; 상기 제1기판 및 제2기판 사이에 형성된 액정층으로 구성된다.
본 발명에서는 게이트패드영역의 게이트절연층과 보호층 사이에 금속층을 형성하여 게이트절연층과 보호층의 식각시 보호층에 오버행이 발생하는 것을 방지함으로써 공정을 단순화할 수 있고 제조비용을 절감할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 산화물 박막트랜지스터를 구비한정표시소자 및 그 제조방법에 대해 자세히 설명한다.
산화물반도체는 비정실실리콘에 비해 그 이동도(mobility)가 약 10-100배 클 뿐만 아니라 온/오프전류비(Ion/Ioff ratio)도 105-107으로서 매우 훌륭한 반도체특성을 갖는다. 또한, 산화물반도체는 밴드갭이 약 3.2-3.4eV로서, 비정질반도체층의 밴드갭에 비해 크기 때문에, 가시광선이 조사되는 경우에도 누설전류가 거의 발생하지 않는 장점이 있다.
본 발명에서는 상기한 바와 같은 장점 때문에 표시소자에 산화물 박막트랜지스터가 적용될 때, 게이트패드 위의 게이트절연층과 보호층 사이에 금속층을 형성하여 공정을 단순화하는 것을 특징으로 하고 있습니다.
즉, 질화물계 게이트절연층과 산화물계 보호층 사이에 금속층을 형성하여 상기 게이트절연층과 보호층을 불연속적으로 만들어서, 상기 게이트절연층 및 보호층의 식각이 서로 영향을 주지 않도록 함으로써 공정을 단순화하는 것입니다.
이러한 본 발명의 구성은 스위칭소자로서 박막트랜지스터를 사용하는 모든 표시소자, 예를 들면 액정표시소자나 유기전계 발광소자 등에 사용될 수 있지만, 이하의 설명에서는 편의를 위해 액정표시소자에 대해서만 설명한다.
도 4는 본 발명에 따른 산화물 박막트랜지스터를 구비한 액정표시소자의 구조를 나타내는 도면이다. 이때, 도면에는 설명의 편의를 위해, 화소영역과 게이트패드영역 및 데이터패드영역으로 구분하여 설명한다.
도 4에 도시된 바와 같이, 본 발명에 따른 액정표시소자는 유리와 같은 투명한 물질로 이루어져 서로 대향하는 제1기판(120) 및 제2기판(140), 상기 제1기판(120)과 제2기판(140) 사이에 형성된 액정층(30)으로 이루어진다.
제1기판(20)의 화소영역에는 산화물 박막트랜지스터(T)가 형성된다. 상기 박막트랜지스터(T)는 제1기판(120)에 형성된 게이트전극(121)과, 상기 제1기판(120) 전체에 걸쳐 형성되어 게이트전극(121)을 덮는 게이트절연층(126)과, 상기 게이트절연층(126) 위에 형성된 산화물반도체층(122)과, 상기 산화물반도체층(122)에 형성된 소스전극(123) 및 드레인전극(124)으로 구성되어 있으며, 제1기판(120) 전체 에 걸쳐 보호층(128)이 형성되어 상기 박막트랜지스터(T)를 덮고 있다.
산화물반도체층(122)은 산화물반도체물질로 형성되는데, 이러한 산화물반도체물질로는 Zn, In, Ga 또는 이들의 혼합물을 포함하는 산화물 등을 사용할 수 있다.
게이트절연층(126)으로는 SiNx나 SiO2와 같은 다양한 무기절연물질이 사용될 수 있지만, 제1기판(120) 및 게이트전극(121)과의 계면특성을 위해서 상기 게이트절연층(126)은 SiNx를 적층하여 형성하는 것이 바람직하다.
보호층(128) 위에는 투명한 도전물질로 이루어진 화소전극(129)이 형성되는데, 보호막(128)에 형성된 컨택홀을 통해 산화물 박막트랜지스터(T)의 드레인전극(124)과 전기적으로 접속되어, 상기 산화물 박막트랜지스터(T)를 통해 외부로부터 화상신호가 인가된다.
보호층(128)으로는 SiNx나 SiO2와 같은 질화물계 무기절연물질이나 산화물계 무기절연물질 등의 다양한 무기절연물질이 사용될 수 있지만, 보호층(128)과 접촉하는 산화물반도체층(122)의 채널영역의 결정성을 위해서는 SiO2와 같은 산화물계 절연물질을 사용하는 것이 바람직하다. 즉, SiNx와 같은 질화물계 절연물질을 사용하는 경우, 상기 보호층(128)과 접촉하는 산화물반도체층(122)의 산소가 질화물계 절연물질로 이루어진 보호층(128)으로 유입되어 보호층(128)과의 계면에서의 산화물반도체층(122)의 결정성이 저하되게 된다. 그런데, 산화물 박막트랜지스터를 제작했을 때, 산화물 반도체층의 채널영역은 보호층(128)과의 계면 근처에 형성된다. 따라서, 이 영역의 결정성이 저하되면 채널영역의 전도도가 저하되어 산화물 박막트랜지스터의 특성이 저하되므로, 보호층(128)으로는 SiO2와 같은 산화물계 절연물질을 사용하는 것이 바람직하다.
또한, 게이트패드영역의 제1기판(120)에는 게이트패드(118)가 형성되어 있다. 상기 게이트패드(118)는 화소영역에 형성되는 게이트라인과 외부의 게이트구동회로를 연결하여 게이트구동회로로부터 출력되는 주사신호를 박막트랜지스터(T)에 인가하기 위한 것으로, 산화물 박막트랜지스터(T)의 게이트전극(121)과 다른 금속으로 형성할 수도 있지만, 공정의 단순화를 위해 동일한 금속으로 형성하는 것이 바람직하다.
상기 게이트패드(118)는 게이트절연층(126) 및 보호층(128)에 의해 덮여 있으며, 상기 게이트절연층(126) 및 보호층(128)에는 그 일부가 제거되어 홀이 형성되며, 상기 게이트절연층(126)의 상부 및 게이트패드(118)의 상부에는 금속층(155)이 형성된다. 이때, 상기 금속층(155)은 산화물 박막트랜지스터(T)의 소스전극(123) 및 드레인전극(124)는 다른 금속으로 형성될 수도 있지만, 공정의 단순화를 위해 동일한 금속으로 형성하는 것이 바람직하다.
데이터패드영역의 제1기판(120)의 게이트절연층(126) 위에는 데이터패드(119)가 형성된다. 데이터패드(119)는 화소영역에 형성되는 데이터라인과 외부의 데이터구동회로를 연결하여 데이터구동회로로부터 출력되는 화상신호를 박막트랜지스터(T)를 통해 화소전극(129)에 인가하기 위한 것으로, 산화물 박막트랜지스터(T) 의 소스전극(123) 및 드레인전극(124)과 다른 금속으로 형성할 수도 있지만, 공정의 단순화를 위해 동일한 금속으로 형성하는 것이 바람직하다.
상기 게이트패드영역 및 데이터패드영역의 보호층(128)위에는 제1투명도전층(129a) 및 제2투명도전층(129b)이 각각 형성된다. 상기 제1투명도전층(129a) 및 제2투명도전층(129b)은 ITO(Indium Tin Oxide)나 IZO(Indium Tin Oixde)와 같은 투명한 도전물질로서, 공정중 게이트패드(118)와 데이터패드(119)가 외부로 노출되어 산화되는 것을 방지하기 위해 형성된다. 이러한 제1투명도전층(129a) 및 제2투명도전층(129b)은 화소영역의 공정과는 별도로 형성될 수도 있지만, 공정의 단순화를 위해서는 화소영역의 화소전극(129) 형성시 동시에 형성하는 것이 바람직할 것이다.
한편, 제2기판(140)의 화소영역에는 실제 컬러를 구현하는 컬러필터층(107)이 형성되며, 화소영역의 화상비표시영역과 게이트패드영역 및 데이터패드영역에는 광이 투과되는 것을 차단하는 블랙매트릭스(142)가 형성된다.
상기한 바와 같이, 본 발명에서는 게이트패드영역의 게이트절연층(126)과 게이트패드(118) 상부에 금속층(155)이 형성된다. 이 금속층(155)은 액정표시소자의 제조공정을 단순화하기 위해 형성된 것으로, 이하에서 본 발명에 따른 액정표시소자의 제조공정을 자세히 설명함으로써 상기 금속층(155)의 역할을 설명한다.
도 5a-도 5h는 본 발명에 따른 산화물 박막트랜지스터를 구비한 액정표시소자의 제조방법을 나타내는 도면이다.
우선, 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 제1기판(120) 전체에 걸쳐 Al, AlNd와 같은 Al합금, Cu, Mo, Ta, Au 등과 같은 금속을 스퍼터링방법에 의해 적층한 후, 식각하여 화소영역에 게이트전극(121)을 형성하고 게이트패드영역에 게이트패드(118)를 형성한다. 이때, 상기 게이트패드(118)는 게이트전극(121)과는 다른 금속으로 다른 공정에 의해 형성할 수도 있지만, 공정의 단순화 및 비용을 절감을 위해 동일한 공정에서 동일한 금속으로 형성하는 것이 바람직하다. 이어서, 상기 게이트전극(121) 및 게이트패드(118)가 형성된 제1기판(120) 전체에 걸쳐 PECVD(Plasma Enhanced Chemical Vapor Deposition)법에 의해 SiNx와 같은 무기절연물질을 적층하여 게이트절연층(126)을 형성한다.
그후, 도 5b에 도시된 바와 같이, 제1기판(120) 전체에 걸쳐 산화물반도체물질을 적층하여 상기 게이트절연층(126) 위에 산화물반도체층(154a)을 형성한다. 상기 산화물반도체층(154a)은 스퍼터링법이나 펄스레이저증착(Pulse Laser Deposition)법, 분자빔 에픽텍시(Molecular-beam Epitaxy)법, 프린팅(Printing)법, 스핀코팅(Spin Coating)법, 원자층 증착법 또는 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition)법 등에 의해 Zn, In, Ga 또는 이들의 혼합물을 포함하는 산화물을 게이트절연층(126)상에 적층함으로써 형성된다.
이어서, 상기와 같은 산화물반도체층(154a) 위에 포토레지스트를 적층하여 포토레지스트층(154a)을 형성한 후, 그 위에 마스크(160)를 위치시킨다. 상기 마스크(160)는 하프톤마스크(hafton mask) 또는 회절마스크로서, 광(또는 자외선)을 차단하는 차단영역, 광이 일부만을 투과시키는 반투과영역 및 광을 전부 투과시키는 투과영역로 이루어진다. 이때, 차단영역은 화소영역의 박막트랜지스터가 형성되는 영역에 대응하는 영역에 형성되고 투과영역은 게이트패드(118)에 대응하는 영역에 형성되며, 반투과영역은 상기 차단영역과 투과영역 이외의 영역에 형성된다.
상기와 같이, 하프톤마스크(160)를 제1기판(120) 상에 위치시킨 후, 자외선과 같은 광을 조사하고 현상액을 작용시키면, 투과영역에 대응하는 영역의 포토레지스트는 완전히 제거되고 반투과영역에 대응하는 영역의 포토레지스트는 전체 두께의 반이 제거되며, 차단영역에 대응하는 영역의 포토레지스트는 그대로 남아 있게 된다.
즉, 포토레지스트의 현상에 의해 산화물반도체층(122a) 위에는 도 5c에 도시된 바와 같이 게이트패드(118) 상부의 산화물반도체층(122a)이 외부로 노출되는 포토레지스트패턴(154b)이 형성되는 것이다.
이러한 포토레지스트패턴(154b)에 의해 산화물반도체층(122a)을 식각하면, 외부로 노출된 게이트패드(118) 상부의 산화물반도체층(122a)이 식각되어 상기 게이트패드(118) 상부의 게이트절연층(126)이 외부로 노출된다. 이때, 상기 산화물반도체층(122a)의 식각은 건식식각방법에 의해 이루어지는 것으로, 식각가스를 노출된 산화물반도체층(122a)에 작용시켜 식각한다.
그후, 도 5d에 도시된 바와 같이, 상기 포토레지스트패턴(154b)을 에이싱(ashing)하면, 하프톤마스크의 차단영역에 대응하는 포토레지스트패턴(154b)을 제외한 나머지 포토레지스트패턴(154b)이 제거되어 도 5e에 도시된 바와 같이 포토레지스트패턴(154c)이 화소영역의 박막트랜지스터가 형성될 영역에만 남아 있게 된다.
이와 같이, 상기 포토레지스트패턴(154c)에 의해 산화물반도체층(122a)의 일부를 블로킹한 상태에서 식각가스에 의한 건식식각법으로 노출된 산화물반도체층(122a)을 식각하면, 포토레지스트패턴(154c) 하부의 산화물반도체층(122a)을 제외한 나머지 산화물반도체층(122a)이 모두 제거된다. 이때, 상기 산화물반도체층(122a)의 식각과 아울러 게이트패드영역의 게이트패드(118) 상부의 노출된 게이트절연층(126)도 식각되어 게이트패드(118)가 외부로 노출된다.
또한, 상기 산화물반도체층(122a)을 식각액을 이용한 습식식각에 의해 식각할 수도 있을 것이다.
한편, 산화물반도체층(122a)의 식각 및 게이트패드(118) 상부의 게이트절연층(126)을 식각하기 위해 하프톤마스크 또는 회절마스크를 사용하지 않고 차단영역 및 투광영역만이 형성된 일반적인 포토마스크를 사용할 수도 있다. 이 경우, 2매의 마스크를 사용한 2회의 포토공정에 의해 포토레지스트층(154a)을 패터닝한 후, 각각의 포토공정에 의해 게이트패드(118) 상부의 산화물반도체층(122a)과 게이트절연층(126) 및 산화물 박막트랜지스터 영역 이외의 산화물반도체층(122a)을 식각할 수 있다. 즉, 포토레지스트층을 형성하고 1매의 마스크에 의해 현상한 후, 게이트패드(118) 상부의 산화물반도체층(122a)고 게이트절연층(126)을 식각하며, 이어서 다시 포토레지스트층을 형성하고 다른 마스크에 의해 현상한 후 산화물 박막트랜지스터가 형성된 영역 이외 영역의 산화물반도체층(122a)을 식각하는 것입니다.
이어서, 도 5f에 도시된 바와 같이, 제1기판(120) 전체에 걸쳐 Al, Al합금, Cr, Ti, Mo 등과 같은 금속을 스퍼터링법에 의해 적층한 후, 포토레지스트를 이용 한 사진식각방법에 의해 식각하여 화소영역의 산화물반도체층(122) 위에 소스전극(123) 및 드레인전극(124)을 형성하고, 게이트패드영역의 노출된 게이트패드(118) 상부 및 게이트절연층(126)의 일부 영역 위에 금속층(155)을 형성한다.
이어서, 도 5g에 도시된 바와 같이, 제1기판(120) 전체에 걸쳐 PECVD법에 의해 SiO2와 같은 무기절연물질을 적층하여 보호층(128)을 형성한 후, 식각액을 이용해서 식각하여 화소영역의 드레인전극(124) 상부의 보호층(128)에 컨택홀을 형성하며, 게이트패드영역의 금속층(155) 상부의 보호층(128)을 제거하여 컨택홀을 형성한다. 또한, 데이터패드영역의 데이터패드(119) 상부의 보호층(128)을 제거하여 그 상부에 컨택홀을 형성한다.
종래 산화물 박막트랜지스터를 구비한 액정표시소자에서는 게이트패드(118) 상부에 게이트절연층(126)과 보호층(128)이 연속으로 적층되어 있기 때문에, 이 게이트절연층(126)과 보호층(128)을 식각하여 게이트패드(118)을 외부로 노출시키기 위해서는 습식식각에 의한 보호층의 식각과 건식식각에 의한 게이트절연층의 식각을 순서대로 실행하게 되므로, 보호층(128)의 하부에서 게이트절연층(126)의 등방성식각에 의해 보호층(128)에 오버행이 발생하게 되므로, 이 오버행을 제거하기 위한 공정이 추가되었다.
그러나, 본 발명에서는 상술한 바와 같이, 게이트절연층(126)의 형성하고 식각한 후 게이트패드(118) 및 게이트절연층(126)의 컨택홀에 금속층(155)을 형성하고, 이어서 보호층(128)을 적층하고 식각하므로 보호층(128)에 오버행이 발생하지 않게 된다. 따라서, 본 발명에서는 종래와는 달리 보호층(128)의 오버행을 제거하는 공정이 필요없게 되어 제조공정을 단순화할 수 있게 되는 것이다.
그 후, ITO나 IZO와 같은 투명도전물질을 스퍼터링법에 의해 제1기판(120) 전체에 걸쳐 적층한 후, 사진식각방법에 의해 식각하여 보호층(128) 위에 화소전극(129)을 형성한다. 이때, 상기 화소전극(129)은 보호층(128)에 형성된 컨택홀을 통해 산화물 박막트랜지스터의 드레인전극(124)과 전기적으로 접속된다. 또한, 게이트패드영역의 금속층(155) 상부 및 보호층(128)의 일부 영역 상부에는 제1투명도전층(129a)이 형성되고 데이터패드영역의 데이터패드(119) 상부 및 보호층(128)의 일부 영역 상부에는 제2투명도전층(129b)이 형성된다.
이어서, 도 5h에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 제2기판(140)상에 Cr이나 CrOx 등을 적층하고 식각하여 화소영역의 화상이 구현되지 않는 영역, 즉 산화물 박막트랜지스터 형성영역과 게이트라인 및 데이터라인 형성영역, 게이트패드영역, 데이터패드영역에 블랙매트릭스를 형성한 후, 컬러잉크 또는 컬러수지를 적층하고 식각하여 화소영역에 R(Red), G(Green), B(Blue)의 서브컬러필터층으로 이루어진 컬러필터층(107)을 형성한다.
이어서, 액정층(130)을 제1기판(120) 및 제2기판(140) 사이에 배치시킨 상태에서 제1기판(120) 및 제2기판(140)을 합착하여 액정표시소자를 완성한다. 액정층(130)의 형성은 제1기판(120) 또는 제2기판(140)에 실런트(Sealant)를 도포하여 상기 실런트에 의해 제1기판(120) 및 제2기판(140)을 합착한 후, 액정주입구를 통해 액정을 주입함으로써 이루어질 수도 있고, 제1기판(120) 또는 제2기판(140) 상 에 액정을 적하한 후 실런트에 의해 제1기판(120) 및 제2기판(140)을 합착할 때 액정을 기판상에 퍼지게 함으로써 이루어질 수도 있다.
상술한 바와 같이, 본 발명에서는 게이트절연층(126)의 형성하고 식각한 후 게이트패드(118) 및 게이트절연층(126)의 컨택홀에 금속층(155)을 형성하고, 이어서 보호층(128)을 적층하고 식각하므로 게이트절연층(126)과 보호층(128)은 별개의 분리된 공정에서 식각된다. 따라서, 게이트절연층(126)의 식각시 등방성식각에 의한 보호층(128)의 오버행이 발생하지 않게 되며, 그 결과 보호층(128)의 오버행을 제거하는 공정이 필요없게 되어 제조공정을 단순화할 수 있게 된다.
한편, 상술한 설명에서는 특정한 구조의 액정표시소자에 대해서만 설명하고 있지만, 본 발명이 이러한 구조에만 한정되는 것은 아니다. 예를 들면, 본 발명은 액정표시소자에만 한정되는 것이 아니라 유기발광소자와 같이 스위칭소자로서 박막트랜지스터를 사용하는 모든 표시소자에 적용될 수 있으며, 산화물 박막트랜지스터가 아니라 실리콘 박막트랜지스터를 사용하는 표시소자에도 적용될 수 있다. 즉, 게이트절연층 및 보호층으로서, 질화물 절연층 및 산화물 절연층을 사용하는 액정표시소자 및 유기발광소자에 적용될 수 있을 것이다.
또한, 산화물반도체층으로서, 상술한 특정 물질만이 적용되는 것이 아니라 현재 알려진 모든 물질이 적용될 수 있을 것이다.
따라서, 상기한 설명에는 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 그러므로, 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정해져야만 한다.
도 1은 일반적인 액정표시소자를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 산화물 박막트랜지스터를 구비한 액정표시소자의 구조를 나타내는 단면도.
도 3a-도 3e는 일반적인 산화물 박막트랜지스터를 구비한 액정표시소자의 게이트패드영역의 제조공정을 나타내는 도면.
도 4는 본 발명에 따른 산화물 박막트랜지스터를 구비한 액정표시소자의 구조를 나타내는 단면도.
도 5a-도 5h는 본 발명에 따른 산화물 박막트랜지스터를 구비한 액정표시소자의 제조방법을 나타내는 도면.
** 도면의 주요부분에 대한 부호의 설명 **
118 : 게이트패드 119 : 데이터패드
120,140 : 기판 121 : 게이트전극
123 : 산화물반도체층 122 : 소오스전극
123 : 드레인전극 123 : 산화물반도체층
126 : 게이트절연층 128 : 보호층
129 : 화소전극 129a,129b : 투명도전층 155 : 금속층 160 : 마스크

Claims (15)

  1. 화소영역과 게이트패드영역 및 데이터패드영역을 포함하는 제1기판 및 제2기판을 제공하는 단계;
    상기 제1기판의 화소영역에 게이트전극을 형성하고 게이트패드영역에 게이트패드를 형성하는 단계;
    상기 제1기판 전체에 걸쳐 질화물계 게이트절연물질 및 산화물반도체물질을 적층하는 단계;
    화소영역의 산화물반도체물질을 식각하여 게이트전극 상부에 산화물반도체층을 형성하고 게이트패드영역의 산화물반도체물질과 게이트절연물질을 식각하여 게이트패드를 노출시키며, 데이터패드영역의 산화물반도체물질을 식각하는 단계;
    화소영역의 산화물반도체층 위에 소스전극 및 드레인전극을 형성하고 게이트패드영역의 노출된 게이트패드 위 및 게이트절연층 위에 금속층을 형성하며, 데이터패드영역에 데이터패드를 형성하는 단계;
    제1기판에 걸쳐 보호층을 형성하고 상기 보호층을 식각하여 드레이전극, 금속층 및 데이터패드의 보호층에 컨택홀을 형성하는 단계;
    투명도전층을 형성하고 식각하여 화소영역에 상기 드레인전극과 접속되는 화소전극을 형성하고 게이트패드영역의 금속층 및 데이터패드영역의 데이터패드에 투명도전층을 형성하는 단계; 및
    액정층을 사이에 두고 제1기판 및 제2기판을 합착하는 단계로 구성된 표시소 자 제조방법.
  2. 제1항에 있어서, 상기 게이트절연층을 형성하는 단계는 SiNx를 적층하는 단계로 이루어진 것을 특징으로 하는 표시소자 제조방법.
  3. 제1항에 있어서, 상기 산화물반도체물질을 적층하는 단계는 Zn, In, Ga 또는 이들의 혼합물을 포함하는 산화물을 적층하는 단계를 포함하는 것을 특징으로 하는 표시소자 제조방법.
  4. 제1항에 있어서, 상기 산화물반도체층을 형성하고 게이트패드영역의 게이트패드를 노출시키며, 데이터패드영역의 산화물반도체물질을 식각하는 단계는,
    게이트절연층 상부에 포토레지스트층을 형성한 후, 포토레지스트 상부에 투과영역, 반투과영역 및 차단영역으로 이루어진 마스크를 위치시키는 단계;
    광을 조사한 후 포토레지스트층을 현상하여 게이트패드영역의 게이트패드 상부의 산화물반도체물질을 노출하는 단계;
    현상된 포토레지스트층을 이용하여 게이트패드영역의 노출된 산화물반도체물질을 식각하는 단계;
    현상된 포토레지스트층을 에이싱하여 화소영역의 일부 영역 및 게이트패드와 데이터패드의 산화물반도체물질을 노출시키는 단계; 및
    에이싱된 포토레지스트층을 이용하여 노출된 산화물반도체물질을 식각하여 화소영역에 산화물반도체층을 형성하고 데이터패드영역 및 게이트패드영역의 산화물반도체물질을 제거하는 단계로 이루어진 것을 특징으로 하는 표시소자 제조방법.
  5. 제1항에 있어서, 상기 산화물반도체층을 형성하고 게이트패드영역의 게이트패드를 노출시키며, 데이터패드영역의 산화물반도체물질을 식각하는 단계는,
    게이트절연층 상부에 포토레지스트층을 형성한 후, 마스크를 이용하여 상기포토레지스트층을 현상하여 게이트패드 상부의 산화물반도체층을 노출시키는 단계;
    상기 현상된 포토레지스트층을 이용하여 게이트패드 상부의 산화물반도체층 및 게이트절연층을 식각하는 단계;
    게이트절연층 상부에 다시 포토레지스트층을 형성한 후, 다른 마스크를 이용하여 상기포토레지스트층을 현상하여 산화물반도체층을 노출시키는 단계;
    상기 현상된 포토레지스트층을 이용하여 산화물반도체층을 식각하는 단계로 이루어진 것을 특징으로 하는 표시소자 제조방법.
  6. 제4항에 있어서, 상기 산화물반도체물질은 식각가스에 의해 식각되는 것을 특징으로 하는 표시소자 제조방법.
  7. 제4항에 있어서, 상기 게이트절연층은 식각가스에 의해 식각되는 것을 특징으로 하는 표시소자 제조방법.
  8. 제1항에 있어서, 상기 보호층을 형성하는 단계는 SiO2를 적층하는 단계로 이루어진 것을 특징으로 하는 표시소자 제조방법.
  9. 제8항에 있어서, 상기 보호층은 식각액에 의해 식각되는 것을 특징으로 하는 표시소자 제조방법.
  10. 제1항에 있어서,
    제2기판의 화소영역의 화상비표시영역 및 게이트패드영역과 데이터패드영역에 광의 투과를 차단하는 블랙매트릭스를 형성하는 단계; 및
    상기 화소영역에 컬러를 구현하는 컬러필터층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시소자 제조방법.
  11. 화소영역과 게이트패드영역 및 데이터패드영역을 포함하는 제1기판 및 제2기판;
    상기 제1기판의 화소영역에 형성되며, 제1기판에 형성된 게이트전극, 상기 제1기판 전체에 걸쳐 형성된 게이트절연층, 상기 게이트절연층 위에 형성된 산화물반도체층, 상기 산화물반도체층 위에 형성된 소스전극 및 드레인전극으로 이루어진 산화물 박막트랜지스터;
    상기 제1기판의 게이트패드영역 및 데이터패드영역에 각각 형성된 게이트패 드 및 데이터패드;
    상기 게이트패드영역의 게이트절연층 위에 형성되어 게이트절연층에 형성된 컨택홀을 통해 게이트전극과 연결된 금속층;
    제1기판에 걸쳐 형성된 보호층;
    화소영역의 보호층에 형성된 화소전극;
    게이트패드영역 및 데이터패드영역에 각각 형성된 제1 및 제2투명도전층;
    상기 제1기판 및 제2기판 사이에 형성된 액정층으로 이루어진 표시소자.
  12. 제11항에 있어서, 상기 산화물반도체층은 Zn, In, Ga 또는 이들의 혼합물을 포함하는 산화물로 이루어진 것을 특징으로 하는 표시소자.
  13. 제11항에 있어서, 상기 게이트절연층은 SiNx로 이루어진 것을 특징으로 하는 표시소자.
  14. 제11항에 있어서, 상기 보호층은 SiO2로 이루어진 것을 특징으로 하는 표시소자.
  15. 제11항에 있어서, 금속층은 산화물 박막트랜지스터의 소스전극과 동일한 금속으로 이루어진 것을 특징으로 하는 표시소자.
KR1020090048778A 2009-06-02 2009-06-02 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법 KR101287478B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090048778A KR101287478B1 (ko) 2009-06-02 2009-06-02 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
CN2009102623862A CN101907807B (zh) 2009-06-02 2009-12-24 具有氧化物薄膜晶体管的显示器及其制造方法
JP2009293701A JP2010282173A (ja) 2009-06-02 2009-12-25 薄膜トランジスタを備えた表示素子及びその製造方法
US12/649,880 US7989274B2 (en) 2009-06-02 2009-12-30 Display device having oxide thin film transistor and fabrication method thereof
US13/166,478 US8148727B2 (en) 2009-06-02 2011-06-22 Display device having oxide thin film transistor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090048778A KR101287478B1 (ko) 2009-06-02 2009-06-02 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100130104A true KR20100130104A (ko) 2010-12-10
KR101287478B1 KR101287478B1 (ko) 2013-07-19

Family

ID=43219211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048778A KR101287478B1 (ko) 2009-06-02 2009-06-02 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법

Country Status (4)

Country Link
US (2) US7989274B2 (ko)
JP (1) JP2010282173A (ko)
KR (1) KR101287478B1 (ko)
CN (1) CN101907807B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249646B2 (en) 2016-02-18 2019-04-02 Samsung Display Co., Ltd. Display device fabricated with fewer masks and method of manufacturing the same
KR20190114061A (ko) * 2018-03-27 2019-10-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20190139283A (ko) * 2017-04-17 2019-12-17 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 어레이 기판 구조체 및 어레이 기판의 제조방법
CN113315486A (zh) * 2021-05-17 2021-08-27 无锡豪帮高科股份有限公司 面向5g通信的高阻带抑制低通滤波器

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110003792A (ko) * 2009-07-06 2011-01-13 주식회사 디지아이 칼라 인쇄회로기판의 제조방법
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011136018A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
JP5351343B2 (ja) * 2011-01-13 2013-11-27 シャープ株式会社 半導体装置
WO2012121265A1 (en) * 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Memory device and method for manufacturing the same
KR20120109856A (ko) * 2011-03-28 2012-10-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN102637698B (zh) * 2011-04-20 2014-12-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN102709283B (zh) * 2011-05-27 2015-06-10 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
US8883572B2 (en) 2011-05-27 2014-11-11 Boe Technology Group Co., Ltd. Manufacturing method of low temperature poly-silicon TFT array substrate
KR101529557B1 (ko) * 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
KR101438039B1 (ko) 2012-05-24 2014-11-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
KR101957998B1 (ko) 2012-06-20 2019-07-03 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN102956676B (zh) * 2012-11-02 2015-11-25 京东方科技集团股份有限公司 Tft阵列基板、制备方法及量子点发光二极管显示器件
US9569992B2 (en) 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
CN103066017A (zh) * 2012-12-28 2013-04-24 北京京东方光电科技有限公司 一种阵列基板的制备方法
CN103681696A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
CN103700627A (zh) * 2013-12-25 2014-04-02 合肥京东方光电科技有限公司 一种阵列基板的制作方法
CN104157697B (zh) * 2014-07-29 2017-12-05 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板及其制造方法和显示装置
CN104637874A (zh) * 2015-03-16 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制作方法
CN104679356B (zh) * 2015-03-23 2017-10-20 京东方科技集团股份有限公司 光学传感单元、触摸面板及其制作方法、显示装置
CN104952881A (zh) * 2015-05-06 2015-09-30 合肥京东方光电科技有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
TWI561894B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Manufacturing method of making electronic connection structure, tft substrate, and insulation layer
CN105487285B (zh) * 2016-02-01 2018-09-14 深圳市华星光电技术有限公司 阵列基板及阵列基板的制备方法
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
KR102520574B1 (ko) 2016-03-29 2023-04-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN106356407A (zh) * 2016-10-26 2017-01-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及其制备方法
CN107179644B (zh) * 2017-05-19 2021-11-09 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置
CN107272232B (zh) * 2017-07-20 2020-12-25 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板的制造方法
KR102489043B1 (ko) * 2017-12-27 2023-01-16 엘지디스플레이 주식회사 유기발광 표시장치
US10571754B2 (en) * 2017-12-29 2020-02-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Liquid crystal display device
CN111430379B (zh) * 2020-04-14 2022-09-27 Tcl华星光电技术有限公司 一种显示面板及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
JP3748158B2 (ja) * 1998-01-29 2006-02-22 シャープ株式会社 液晶表示装置およびその製造方法
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100603836B1 (ko) * 2004-11-30 2006-07-24 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4921997B2 (ja) * 2006-02-07 2012-04-25 三星電子株式会社 薄膜トランジスタ表示パネル及びその製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070109162A (ko) * 2006-05-10 2007-11-15 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR101226594B1 (ko) * 2006-05-15 2013-01-28 삼성디스플레이 주식회사 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101425635B1 (ko) * 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100814901B1 (ko) * 2007-05-22 2008-03-19 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
KR101308534B1 (ko) * 2007-07-18 2013-09-23 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249646B2 (en) 2016-02-18 2019-04-02 Samsung Display Co., Ltd. Display device fabricated with fewer masks and method of manufacturing the same
US10600813B2 (en) 2016-02-18 2020-03-24 Samsung Display Co., Ltd. Display device fabricated with fewer masks and method of manufacturing the same
KR20190139283A (ko) * 2017-04-17 2019-12-17 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 어레이 기판 구조체 및 어레이 기판의 제조방법
KR20190114061A (ko) * 2018-03-27 2019-10-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN113315486A (zh) * 2021-05-17 2021-08-27 无锡豪帮高科股份有限公司 面向5g通信的高阻带抑制低通滤波器

Also Published As

Publication number Publication date
JP2010282173A (ja) 2010-12-16
US20100301327A1 (en) 2010-12-02
KR101287478B1 (ko) 2013-07-19
US8148727B2 (en) 2012-04-03
US7989274B2 (en) 2011-08-02
US20110248262A1 (en) 2011-10-13
CN101907807B (zh) 2012-07-04
CN101907807A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
KR101287478B1 (ko) 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
US9087749B2 (en) Active matrix substrate, and display panel
US8842231B2 (en) Array substrate and manufacturing method thereof
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
JP5172178B2 (ja) 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
WO2011080879A1 (ja) アクティブマトリクス基板及びその製造方法
JP2008165242A (ja) 液晶表示装置及びその製造方法
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
WO2011161875A1 (ja) 表示装置用基板及びその製造方法、表示装置
KR100629174B1 (ko) 박막트랜지스터 기판 및 그의 제조방법
KR20040061292A (ko) 액정표시소자 제조방법
KR101341783B1 (ko) 액정표시장치 및 그의 제조방법
US7235416B2 (en) Method for fabricating polysilicon liquid crystal display device
KR101980752B1 (ko) 박막트랜지스터, 액정표시소자 및 그 제조방법
KR101324239B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2005173106A (ja) 電気光学装置及びその製造方法
KR101208972B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR101067937B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR100811643B1 (ko) 다중층 구조 절연막의 일괄식각 방법
KR100515677B1 (ko) 액정표시소자 및 그 제조방법
KR101030523B1 (ko) 액정표시장치의 어레이기판 제조방법
KR20080034634A (ko) 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치
KR20090009614A (ko) 액정표시장치용 어레이 기판의 제조방법
KR20050014209A (ko) 액정표시장치 및 그 제조방법
KR20100062706A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7