KR101957998B1 - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR101957998B1
KR101957998B1 KR1020120066249A KR20120066249A KR101957998B1 KR 101957998 B1 KR101957998 B1 KR 101957998B1 KR 1020120066249 A KR1020120066249 A KR 1020120066249A KR 20120066249 A KR20120066249 A KR 20120066249A KR 101957998 B1 KR101957998 B1 KR 101957998B1
Authority
KR
South Korea
Prior art keywords
display area
substrate
array substrate
region
display
Prior art date
Application number
KR1020120066249A
Other languages
English (en)
Other versions
KR20130142750A (ko
Inventor
정진수
김영구
성병훈
전백균
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120066249A priority Critical patent/KR101957998B1/ko
Priority to US13/830,766 priority patent/US9329447B2/en
Publication of KR20130142750A publication Critical patent/KR20130142750A/ko
Priority to US15/078,636 priority patent/US9835918B2/en
Priority to US15/828,645 priority patent/US10578939B2/en
Application granted granted Critical
Publication of KR101957998B1 publication Critical patent/KR101957998B1/ko
Priority to US16/790,402 priority patent/US11262630B2/en
Priority to US17/580,912 priority patent/US11740520B2/en
Priority to US18/223,248 priority patent/US20230359095A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0081—Mechanical or electrical aspects of the light guide and light source in the lighting device peculiar to the adaptation to planar light guides, e.g. concerning packaging
    • G02B6/0083—Details of electrical connections of light sources to drivers, circuit boards, or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 패널은 어레이 기판, 상기 어레이 기판에 마주하는 대향 기판, 및 상기 어레이 기판 및 상기 대향 기판 사이에 배치되는 액정층을 포함한다. 상기 어레이 기판은 표시 영역, 및 상기 표시 영역을 감싸는 비표시 영역으로 구분되며, 상기 비표시 영역은 상기 표시 영역 일측에 배치되는 제1 비표시 영역, 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함할 수 있으며, 상기 제1 비표시 영역은 상기 대향 기판과 중첩한다. 상기 표시 패널은 어레이 기판 및 대향 기판의 크기가 실질적으로 동일하며, 외부 회로 모듈과 연결되는 배선 부재가 상기 어레이 기판의 하부에 배치될 수 있다. 따라서, 상기 표시 패널을 구비하는 표시 장치는 상기 배선 부재를 수용하기 위한 공간을 별도로 마련하지 않아도 되므로, 화상이 표시되는 표시 영역 이외의 영역을 최소화할 수 있다.

Description

표시 패널 및 이의 제조 방법{DISPLAY PANEL AND METHOD OF FABRICATING THE SAME}
본 발명은 표시 패널 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 외부 회로 모듈과 연결되는 패드 영역을 최소화할 수 있는 표시 패널 및 이의 제조 방법에 관한 것이다.
일반적으로 표시 장치는 화상을 표시하는 표시 패널, 및 상기 표시 패널에 각종 제어 신호를 제공하는 외부 회로 모듈을 포함하고, 상기 표시 패널과 상기 외부 회로 모듈은 샤시와 같은 수납 용기에 고정된다. 또한, 상기 표시 패널 및 상기 외부 회로 모듈은 드라이버 IC를 포함하는 테이프 캐리어 패키지(Tape Carrier Package, TCP) 또는 연성 회로 기판(Flexible Printed Circuit Board, FPC)와 같은 배선 부재를 통하여 연결된다.
한편, 상기 배선 부재는 일반적으로 상기 표시 패널의 일측에 부착되어 상기 외부 회로 모듈과 연결된다. 따라서, 상기 표시 패널은 상기 배선 부재와 연결되기 위하여 상기 표시 패널의 일측에 일정 공간을 마련하여야 하며, 상기 수납 용기는 상기 배선 부재를 위한 소정의 공간을 확보하여야 한다. 상기와 같이, 상기 배선 부재를 위한 공간은 표시 장치에서, 상기 표시 패널에서 화상이 표시되는 영역 이외의 영역을 최소화하고자 하는 최근 연구 경향에 제약이 된다.
본 발명의 일 목적은 외부 회로 모듈과 연결되는 패드 영역을 최소화할 수 있는 표시 패널을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 표시 패널의 제조 방법을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위한 표시 패널은 어레이 기판, 상기 어레이 기판에 마주하는 대향 기판, 및 상기 어레이 기판 및 상기 대향 기판 사이에 배치되는 액정층을 포함한다. 상기 어레이 기판은 표시 영역, 및 상기 표시 영역을 감싸는 비표시 영역으로 구분되며, 상기 비표시 영역은 상기 표시 영역 일측에 배치되는 제1 비표시 영역, 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함할 수 있으며, 상기 제1 비표시 영역은 상기 대향 기판과 중첩한다.
상기 제1 비표시 영역은 상기 표시 영역에 인접하는 배선 영역, 및 상기 배선 영역 이외의 패드 영역을 포함할 수 있다.
상기 어레이 기판은 상기 표시 영역, 상기 제2 비표시 영역, 및 상기 배선 영역에 배치된 베이스 기판, 상기 표시 영역에서 상기 베이스 기판 상에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터와 접속된 화소 전극, 상기 패드 영역에 배치되고 외부 회로 모듈과 전기적으로 연결될 수 있는 신호 입력 패드, 및 상기 배선 영역에 배치되고 상기 신호 입력 패드 및 상기 박막 트랜지스터를 연결하는 신호 배선을 포함하며, 상기 신호 입력 패드는 상기 신호 입력 패드의 하부면에 부착된 연성 회로 기판을 통하여 상기 외부 회로 모듈과 전기적으로 연결될 수 있다.
상기 어레이 기판은 상기 신호 입력 패드를 지지하는 고분자 유기물 패턴을 더 포함하며, 상기 신호 입력 패드는 상기 고분자 유기물 패턴의 하부면 상에 배치될 수 있다.
상기 비표시 영역에서 상기 어레이 기판 및 대향 기판 사이에 배치된 봉지 패턴을 더 포함할 수 있다. 상기 봉지 패턴의 적어도 일부는 상기 제1 비표시 영역에서 상기 고분자 유기물 패턴과 중첩할 수 있다.
상기 어레이 기판은 상기 표시 영역, 상기 비표시 영역에 배치되며, 상기 제1 비표시 영역에 배치된 통공을 구비하는 베이스 기판, 상기 표시 영역에서 상기 베이스 기판 상에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터와 접속된 화소 전극, 상기 제1 비표시 영역에 배치되어 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 통공을 충진하는 신호 배선을 포함하며, 상기 신호 배선은 상기 어레이 기판의 하부면에 부착된 연성 회로 기판과 전기적으로 연결될 수 있다.
상기 어레이 기판 및 상기 대향 기판의 평면상 면적은 동일할 수 있다.
본 발명의 다른 목적을 달성하기 위한 표시 패널의 제조 방법은 어레이 기판을 제조하는 단계, 및 상기 어레이 기판 및 상기 어레이 기판에 마주하는 공통 전극을 포함하는 대향 기판 사이에 액정층을 배치하고, 상기 어레이 기판 및 상기 대향 기판을 합착하는 단계를 포함한다. 상기 어레이 기판을 제조하는 단계는 표시 영역, 및 상기 표시 영역을 감싸는 비표시 영역으로 구분되며, 상기 비표시 영역은 상기 표시 영역 일측에 배치되는 제1 비표시 영역, 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함하는 베이스 기판을 준비하는 단계, 상기 베이스 기판의 제1 비표시 영역에 상기 표시 영역과 이격되어 배치된 트렌치를 형성하는 단계, 상기 베이스 기판의 표시 영역에 박막 트랜지스터를 형성하고, 이와 동시에 상기 박막 트랜지스터와 접속하는 신호 입력 패드를 상기 트렌치 내부에 형성하는 단계, 및 상기 박막 트랜지스터와 접속하는 화소 전극을 형성하는 단계를 포함한다. 상기 어레이 기판 및 상기 대향 기판을 합착한 후, 상기 제1 비표시 영역에서 상기 베이스 기판의 일부를 제거하여, 상기 신호 입력 패드를 상기 어레이 기판의 하부면에서 노출되도록 하는 단계를 포함한다.
또한, 본 발명의 다른 목적을 달성하기 위한 표시 패널의 제조 방법은 어레이 기판을 제조하는 단계, 및 상기 어레이 기판 및 상기 어레이 기판에 마주하는 공통 전극을 포함하는 대향 기판 사이에 액정층을 배치하고, 상기 어레이 기판 및 상기 대향 기판을 합착하는 단계를 포함한다. 상기 어레이 기판을 제조하는 단계는 표시 영역, 및 상기 표시 영역을 감싸는 비표시 영역으로 구분되며, 상기 비표시 영역은 상기 표시 영역 일측에 배치되는 제1 비표시 영역, 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함하는 베이스 기판을 준비하는 단계, 상기 베이스 기판의 제1 비표시 영역에 상기 표시 영역과 이격되어 배치된 통공을 형성하는 단계, 상기 베이스 기판의 표시 영역에 박막 트랜지스터를 형성하고, 이와 동시에 상기 통공을 충진하며, 상기 박막 트랜지스터와 접속하는 신호 배선을 형성하는 단계, 및 상기 박막 트랜지스터와 접속하는 화소 전극을 형성하는 단계를 포함한다.
상기와 같은 표시 패널은 어레이 기판 및 대향 기판의 크기가 실질적으로 동일하며, 외부 회로 모듈과 연결되는 배선 부재가 상기 어레이 기판의 하부에 배치될 수 있다. 따라서, 상기 표시 패널을 구비하는 표시 장치는 상기 배선 부재를 수용하기 위한 공간을 별도로 마련하지 않아도 되므로, 화상이 표시되는 표시 영역 이외의 영역을 최소화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 패널이 적용된 표시 장치를 설명하기 위한 분해 사시도이다.
도 2는 도 1에 도시된 표시 패널에서 어레이 기판이 상부로 향하도록 하여 바라본 사시도이다.
도 3은 도 2에 도시된 표시 패널에 연성 회로 기판이 부착되기 전의 상태를 설명하기 위한 배면도이다.
도 4는 도 3의 A 영역의 확대도이다.
도 5는 도 3의 B 영역의 확대도이다.
도 6은 표시 패널에 연성 회로 기판이 부착된 상태를 설명하기 위한 평면도이다.
도 7은 도 6의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 8은 도 7의 표시 패널에서 연성 회로 기판이 절곡된 형상을 설명하기 위한 단면도이다.
도 9 내지 도 14는 도 2 내지 도 8에 도시된 표시 패널의 제조 방법을 설명하기 위한 공정 단면도이다.
도 15는 본 발명의 다른 실시예에 따른 표시 패널을 설명하기 위한 단면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 패널을 설명하기 위한 단면도이다.
도 17은 도 16의 표시 패널에서 연성 회로 기판이 절곡된 형상을 설명하기 위한 단면도이다.
도 18 내지 도 21은 도 16 및 도 17에 도시된 표시 패널의 제조 방법을 설명하기 위한 공정 단면도이다.
이하, 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예를 보다 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널이 적용된 표시 장치를 설명하기 위한 분해 사시도이다.
도 1을 참조하면, 표시 장치는 표시 패널(100), 백라이트 유닛(200), 상부 커버(410) 및 하부 커버(420)를 포함한다.
상기 표시 패널(100)로는 다양한 형태의 표시 패널이 적용될 수 있다. 예를 들면, 상기 표시 패널(100)로 액정 표시 패널(liquid crystal display panel, LCD panel), 전기영동 표시 패널(electrophoretic display panel, EPD panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel, EWD panel)과 같은 표시 패널을 사용하는 것이 가능하다. 본 실시예에서는 상기 표시 패널(100)로 상기 액정 표시 패널을 예로서 설명한다.
상기 표시 패널(100)은 장변 및 단변을 가지는 직사각형의 판상을 가지며, 화상을 표시하는 표시 영역(DA), 및 상기 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함한다. 또한, 상기 표시 패널(100)은 어레이 기판(110), 상기 어레이 기판(110)에 대향되는 대향 기판(120) 및 상기 어레이 기판(110)과 상기 대향 기판(120) 사이에 형성된 액정층(미도시)을 포함한다. 또한, 상기 표시 패널(100)의 양면, 즉, 상기 어레이 기판(110) 및 상기 대향 기판(120) 각각의 외부면에는 편광 필름(미도시)이 부착될 수 있다.
상기 어레이 기판(110)의 상기 표시 영역(DA)에는 매트릭스 형태로 배열된 복수의 화소들(미도시)이 배치될 수 있다. 여기서, 각 화소는 다수의 서브 화소를 포함할 수 있으며, 각 서브 화소는 서로 다른 색상을 가질 수 있다. 예를 들면, 상기 각 서브 화소는 적색, 녹색, 및 청색 중 어느 하나의 색상을 가질 수 있다. 따라서, 상기 각 서브 화소에서 출사되는 광은 상기 적색, 녹색, 및 청색 중 어느 하나의 색상을 가질 수 있다. 또한, 상기 각 화소는 게이트 라인(미도시), 상기 게이트 라인과 절연되게 교차하는 데이터 라인(미도시), 및 화소 전극(미도시)을 구비할 수 있다. 또한, 상기 각 화소에는 상기 게이트 라인 및 상기 데이터 라인에 전기적으로 연결되며, 상기 화소 전극에 대응하여 전기적으로 연결된 박막 트랜지스터(미도시)가 구비될 수 있다. 상기 박막 트랜지스터는 대응하는 화소 전극 측으로 제공되는 구동 신호를 스위칭할 수 있다.
상기 어레이 기판(110)의 상기 비표시 영역(NDA)에는 상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착시키는 봉지 패턴(미도시)이 배치될 수 있다.
상기 어레이 기판(110)의 상기 비표시 영역(NDA)의 일부에는 상기 박막 트랜지스터와 전기적으로 연결되는 신호 입력 패드(미도시)가 배치될 수 있다. 상기 신호 입력 패드는 드라이버 IC(141)가 실장된 연성 회로 기판(140)과 연결되며, 상기 연성 회로 기판(140)은 외부 회로 모듈(미도시)과 연결될 수 있다. 상기 드라이버 IC(141)는 상기 외부 회로 모듈로부터 각종 제어 신호를 입력받으며, 입력된 각종 제어 신호에 응답하여 상기 표시 패널(100)을 구동하는 구동 신호를 상기 박막 트랜지스터 측으로 출력한다.
또한, 상기 드라이버 IC(141)는 상기 어레이 기판(110)의 하부면, 즉, 상기 어레이 기판(110)의 상기 백라이트 유닛(200)을 마주하는 면에 부착될 수 있다.
상기 대향 기판(120)은 그 일면 상에 상기 백라이트 유닛(200)에서 제공되는 광을 이용하여 소정의 색을 구현하는 컬러 필터(미도시) 및 상기 컬러 필터 상에 형성되어 상기 화소 전극(미도시)과 대향하는 공통 전극(미도시)을 구비할 수 있다. 여기서 상기 컬러 필터는 적색, 녹색 및 청색 중 어느 하나의 색상을 가지며, 증착 또는 코팅과 같은 공정을 통하여 형성될 수 있다. 한편, 본 실시예에서는 상기 대향 기판(120)에 상기 컬러 필터가 형성된 것을 예를 들어 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 컬러 필터는 상기 어레이 기판(110) 상에 형성될 수도 있다.
상기 액정층은 상기 화소 전극 및 상기 공통 전극에 인가되는 전압에 의하여 특정 방향으로 배열됨으로써, 상기 백라이트 유닛(200)으로부터 제공되는 상기 광의 투과도를 조절하여, 상기 표시 패널(100)이 영상을 표시할 수 있도록 한다.
상기 백라이트 유닛(200)은 상기 표시 패널(100)에서 영상이 출사되는 방향의 반대 방향에 배치된다. 상기 백라이트 유닛(200)은 도광판(210), 복수의 광원을 포함하는 광원 유닛(220), 광학 부재(230) 및 반사 시트(240)를 포함한다.
상기 도광판(210)은 상기 표시 패널(100)의 하부에 위치하며, 상기 광원 유닛(220)에서 방출되는 상기 광을 가이드하여 상기 표시 패널(100) 방향으로 상기 광을 출사시킨다. 특히, 상기 도광판(210)은 적어도 상기 표시 패널(100)의 표시 영역(DA)과 중첩된다. 여기서, 상기 도광판(210)은 상기 광을 출사하는 출사면, 상기 출사면에 대향하는 하면, 및 상기 출사면과 상기 하면을 연결하는 측면들을 포함한다. 또한, 상기 측면들 중 적어도 어느 하나는 상기 광원 유닛(220)과 대향하여 상기 광원 유닛(220)에서 방출하는 광이 입사되는 입사면일 수 있으며, 상기 입사면에 대향하는 측면은 광을 반사하는 대광면일 수 있다.
상기 광원 유닛(220)은 복수의 광원들(221), 예를 들면 복수의 발광 다이오드(light-emitting diode)가 인쇄 회로 기판(222, printed circuit board, PCB)에 실장된 형태일 수 있다. 여기서, 상기 광원들(221)은 서로 다른 색상의 광을 방출할 수 있다. 예를 들면, 상기 광원들(221) 중 일부는 적색광을 방출할 수 있으며, 상기 광원들(221) 중 다른 일부는 녹색광을 방출할 수 있으며, 상기 광원들(221) 중 나머지는 청색광을 방출할 수 있다.
또한, 상기 광원 유닛(220)은 상기 도광판(210)의 측면들 중 적어도 어느 하나를 마주하여 광을 방출하도록 배치되어, 상기 표시 패널(100)이 영상을 표시하는데 사용되는 광을 상기 도광판(210)을 통하여 제공한다.
상기 광학 부재(230)는 상기 도광판(210) 및 상기 표시 패널(100) 사이에 제공된다. 상기 광학 부재(230)는 상기 광원 유닛(220)에서 제공되어 상기 도광판(210)을 통해 출사되는 광을 제어하는 역할을 수행한다. 또한, 상기 광학 부재(230)은 순차적으로 적층된 확산 시트(236), 프리즘 시트(234) 및 보호 시트(232)를 포함한다.
상기 확산 시트(236)는 상기 도광판(210)에서 출사된 광을 확산하는 역할을 수행한다. 상기 프리즘 시트(234)는 상기 확산 시트(236)에서 확산된 빛을 상부의 표시 패널(100)의 평면에 수직한 방향으로 집광하는 역할을 수행한다. 상기 프리즘 시트(234)를 통과한 빛은 거의 대부분 상기 표시 패널(100)에 수직하게 입사된다. 상기 보호 시트(232)는 상기 프리즘 시트(234) 상에 위치한다. 상기 보호 시트(232)는 상기 프리즘 시트(234)를 외부의 충격으로부터 보호한다.
본 실시예에서는 상기 광학 부재(230)가 상기 확산 시트(236), 상기 프리즘 시트(234), 및 상기 보호 시트(232)가 한 매씩 구비된 것을 예로 들었으나 이에 한정되는 것은 아니다. 상기 광학 부재(230)는 상기 확산 시트(236), 상기 프리즘 시트(234), 및 상기 보호 시트(232) 중 적어도 어느 하나를 복수 매 겹쳐서 사용할 수 있으며, 필요에 따라 어느 하나의 시트를 생략할 수도 있다.
상기 반사 시트(240)는 상기 도광판(210)의 하부에 배치되어, 상기 광원 유닛(220)에서 출사된 광 중 상기 표시 패널(100) 방향으로 제공되지 않고 누설되는 광을 반사시켜 상기 표시 패널(100) 방향으로 광의 경로를 변경시킬 수 있다. 상기 반사 시트(240)는 광을 반사하는 물질을 포함한다. 상기 반사 시트(240)는 상기 하부 커버(420) 상에 구비되어 상기 광원 유닛(220)로부터 발생된 광을 반사시킨다. 그 결과, 상기 반사 시트(240)는 상기 표시 패널(100) 측으로 제공되는 광의 양을 증가시킨다.
한편, 본 실시예에서는 상기 광원 유닛(220)이 상기 도광판(210)의 측면 방향으로 광을 제공하도록 배치된 것을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 광원 유닛(220)은 상기 도광판(210)의 하면 방향으로 광을 제공하도록 배치될 수도 있다. 또한, 상기 백라이트 유닛(200)에서 상기 도광판(210)이 생략되고 상기 광원 유닛(220)이 상기 표시 패널(100)의 하부에 위치하여, 상기 광원 유닛(220)에서 출사된 광이 상기 표시 패널(100)로 직접 광을 제공될 수도 있다.
상기 상부 커버(410)는 상기 표시 패널(100)의 상부에 구비된다. 상기 상부 커버(410)는 상기 표시 패널(100)의 상기 표시 영역(DA)을 노출시키는 표시창(411)을 포함한다. 상기 상부 커버(410)는 상기 하부 커버(420)와 결합하여 상기 표시 패널(100)의 전면 가장자리를 지지한다.
상기 하부 커버(420)는 백라이트 유닛(200)의 하부에 구비된다. 상기 하부 커버(420)는 상기 표시 패널(100) 및 상기 백라이트 유닛(200)를 수용할 수 있는 공간을 포함한다. 또한, 상기 하부 커버(420)는 상기 상부 커버(410)와 결합되어 그 내부 공간에 상기 표시 패널(100) 및 백라이트 유닛(200)를 수납하고 지지한다.
도 2는 도 1에 도시된 표시 패널에서 어레이 기판이 상부로 향하도록 하여 바라본 사시도이며, 도 3은 도 2에 도시된 표시 패널에 연성 회로 기판이 부착되기 전의 상태를 설명하기 위한 배면도이며, 도 4는 도 3의 A 영역의 확대도이며, 도 5는 도 3의 B 영역의 확대도이며, 도 6은 표시 패널에 연성 회로 기판이 부착된 상태를 설명하기 위한 평면도이며, 도 7은 도 6의 Ⅰ-Ⅰ' 라인에 따른 단면도이며, 도 8은 도 7의 표시 패널에서 연성 회로 기판이 절곡된 형상을 설명하기 위한 단면도이다. 한편, 도 2 내지 도 8의 설명에 있어서, 상부면은 각 구성 요소에서 대향 기판 방향의 면이며, 하부면은 각 구성 요소에서 상기 상부면의 반대 방향의 면을 의미한다.
도 2 내지 도 8을 참조하면, 표시 패널(100)은 영상을 표시하는 표시 영역(DA) 및 상기 표시 영역(DA)을 감싸는 비표시 영역(NDA)을 포함한다. 여기서, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 일측에 배치되는 제1 비표시 영역(NDA-1), 및 상기 제1 비표시 영역(NDA-1) 이외의 제2 비표시 영역(NDA-2)으로 구분될 수 있다.
또한, 상기 표시 패널(100)은 어레이 기판(110), 상기 어레이 기판(110)에 마주하는 대향 기판(120), 및 상기 어레이 기판(110)과 상기 대향 기판(120) 사이에 배치되는 액정층(130)을 포함한다.
상기 어레이 기판(110)은 상기 표시 패널(100)의 형상에 대응하므로, 상기 표시 영역(DA) 및 상기 제1 비표시 영역(NDA-1) 및 상기 제2 비표시 영역(NDA-2)을 포함하는 상기 비표시 영역(NDA)으로 구분될 수 있다. 또한, 상기 어레이 기판(110)은 상기 대향 기판(120)에 마주하는 상부면 및 상기 상부면의 반대 방향의 하부면을 포함할 수 있다.
상기 어레이 기판(110)의 상기 표시 영역(DA)에는 색상을 구현할 수 있는 복수의 화소들이 매트릭스 형태로 배열될 수 있으며, 각 화소에는 박막 트랜지스터(TFT) 및 화소 전극(115)이 배치될 수 있다.
상기 어레이 기판(110)의 상기 비표시 영역(NDA)에는 봉지 패턴(SP)이 배치될 수 있다. 상기 봉지 패턴(SP)은 상기 표시 영역(DA)을 감싸도록 배치되어 상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착하며, 상기 액정층(130)이 외부로 누출되는 것을 방지할 수 있다. 또한, 상기 봉지 패턴(SP)은 도전성을 가져 상기 대향 기판(120)의 공통 전극(125)에 공통 전압이 인가될 수 있도록 한다.
상기 어레이 기판(110)의 상기 제1 비표시 영역(NDA-1)은 상기 대향 기판(120)과 중첩하며, 상기 표시 영역(DA)에 인접한 배선 영역(SA), 및 상기 배선 영역(SA) 이외의 패드 영역(PA)으로 구분될 수 있다. 즉, 상기 어레이 기판(110)의 상기 패드 영역(PA) 및 상기 배선 영역(SA)은 모두 상기 대향 기판(120)과 중첩한다.
상기 어레이 기판(110)의 상기 패드 영역(PA)에는 상기 박막 트랜지스터(TFT)와 전기적으로 연결되는 신호 입력 패드(SIP)가 배치될 수 있다. 여기서, 상기 신호 입력 패드(SIP)는 상기 패드 영역(PA)에서 상기 어레이 기판(110)의 하부면 상에 배치될 수 있다.
한편, 상기 신호 입력 패드(SIP)는 고분자 유기물 패턴(116)에 의하여 지지될 수 있다. 예를 들면, 상기 신호 입력 패드(SIP)는 상기 고분자 유기물 패턴(116)의 상기 하부면 상에 배치되며, 상기 신호 입력 패드(SIP) 및 상기 고분자 유기물 패턴(116) 사이의 결합력에 의하여 지지될 수 있다.
상기 고분자 유기물 패턴(116)의 상기 상부면 상에는 공통 전압 패드(117)가 배치될 수 있다. 상기 공통 전압 패드(117)는 도전성을 가지는 상기 봉지 패턴(SP)에 접촉하여 상기 공통 전극(125)에 공통 전압이 인가될 수 있도록 한다. 상기 공통 전압 패드(117)는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전성 산화물을 포함할 있다.
상기 고분자 유기물 패턴(116)은 상기 패드 영역(PA)을 커버하고, 상기 배선 영역(SA)의 일부까지 연장된 형상을 가질 수 있다. 또한, 상기 고분자 유기물 패턴(116)은 포토레지스트와 같은 감광성 수지를 포함할 수 있다. 상기 고분자 유기물 패턴(116)은 상기 패드 영역(PA)에 배치되고, 광에 의하여 경화되어 상기 신호 입력 패드(SIP)를 지지할 수 있다. 또한, 상기 고분자 유기물 패턴(116)은 고분자 유기물, 예를 들면, 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리에틸렌나프탈레이트(Polyethylenenapthalate, PEN), 폴리 카보네이트(Polycarbonate, PC), 폴리에테르이미드(Polyetherimide, PEI), 폴리에테르설폰(Polyethersulfone, PES), 폴리에테르에테르케톤(Polyetheretherketon, PEEK), 및 폴리이미드(Polyimide, PI) 중 적어도 하나를 포함할 수 있다.
상기 어레이 기판(110)의 상기 배선 영역(SA)에는 상기 박막 트랜지스터(TFT) 및 상기 신호 입력 패드(SIP)를 연결하는 신호 배선(SL)이 배치될 수 있다.
한편, 상기 봉지 패턴(SP)은 상기 고분자 유기물 패턴(116)의 적어도 일부와 중첩할 수 있다. 이는 상기 신호 입력 패드(SIP)가 드라이버 IC(141)가 실장된 연성 회로 기판(140)과 접촉하는 면적을 극대화하기 위함이다. 이를 보다 상세히 설명하면, 상기 봉지 패턴(SP)이 상기 고분자 유기물 패턴(116)과 중첩하는 면적 또는 폭이 작을수록 상기 제1 비표시 영역(NDA-1)에서 상기 패드 영역(PA)이 차지하는 면적 또는 폭이 작아진다. 따라서, 상기 신호 입력 패드(SIP)의 노출되는 면적 또는 폭이 작아지며, 상기 신호 입력 패드(SIP)가 드라이버 IC(141)가 실장된 연성 회로 기판(140)와 접촉하는 면적 또는 폭이 작아질 수 있다. 또한, 상기 봉지 패턴(SP)이 상기 고분자 유기물 패턴(116)과 중첩하는 면적 또는 폭이 클수록 상기 제1 비표시 영역(NDA-1)에서 상기 패드 영역(PA)이 차지하는 면적 또는 폭이 커진다. 따라서, 상기 신호 입력 패드(SIP)의 노출되는 면적 또는 폭이 커지며, 상기 신호 입력 패드(SIP)가 드라이버 IC(141)가 실장된 연성 회로 기판(140)와 접촉하는 면적 또는 폭이 커질 수 있다.
또한, 상기 어레이 기판(110)은 제1 베이스 기판(111), 상기 표시 영역(DA)에서 상기 제1 베이스 기판(111) 상에 배치되는 상기 박막 트랜지스터(TFT), 및 상기 박막 트랜지스터(TFT)와 접속된 상기 화소 전극(115)을 포함한다.
상기 제1 베이스 기판(111)은 상기 비표시 영역(NDA)의 일부 및 상기 표시 영역(DA)에 배치될 수 있다. 예를 들면, 상기 제1 베이스 기판(111)은 상기 표시 영역(DA), 상기 제2 비표시 영역(NDA-2) 및 상기 배선 영역(SA)에 배치되고, 장변 및 단변을 구비하는 직사각의 판상일 수 있다. 즉, 상기 제1 베이스 기판(111)은 상기 패드 영역(PA)과 중첩하지 않는다.
상기 제1 베이스 기판(111)은 투명 절연 물질을 포함하여 광의 투과가 가능하다. 또한, 상기 제1 베이스 기판(111)은 리지드 타입(Rigid type) 기판일 수 있으며, 플렉서블 타입(Flexible type)일 수도 있다. 상기 리지드 타입의 기판은 유리 기판, 석영 기판, 유리 세라믹 기판 및 결정질 유리 기판을 포함한다. 상기 플렉서블 타입의 기판은 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판을 포함한다. 상기 제1 베이스 기판(111)에 채용되는 물질은 제조 공정시 높은 처리 온도에 대해 저항성(또는 내열성)을 갖는 것이 바람직하다.
상기 박막 트랜지스터(TFT)는 상기 제1 베이스 기판(111)의 상에 배치되고, 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 박막 트랜지스터(TFT)를 보다 상세히 설명하면, 상기 제1 베이스 기판(111) 상에 배치된 상기 게이트 전극(GE), 상기 게이트 전극(GE)을 커버하는 게이트 절연막(112), 상기 게이트 절연막(112) 상에 배치되는 상기 반도체층(SCL), 및 상기 반도체층(SCL)의 양단에 각각 접속하는 소스 전극(SE)과 드레인 전극(DE)을 포함한다. 여기서, 상기 반도체층(SCL)은 상기 게이트 전극(GE)과 평면상에서 중첩하는 채널 영역, 상기 소스 전극(SE)과 접속하는 소스 영역, 및 상기 드레인 전극(DE)과 접속하는 드레인 영역을 포함할 수 있다. 상기 박막 트랜지스터(TFT)의 상기 게이트 전극(GE)은 스캔 신호 또는 게이트 신호를 상기 박막 트랜지스터(TFT)로 전송하는 게이트 라인(GL)과 접속할 수 있다. 상기 박막 트랜지스터(TFT)의 상기 소스 전극(SE)은 데이터 전압을 상기 박막 트랜지스터(TFT)로 전송하는 데이터 라인(DL)과 접속할 수 있다.
한편, 상기에서는 박막 트랜지스터(TFT)의 상기 게이트 전극(GE)이 상기 반도체층(SCL) 하부에 위치하는 바텀 게이트 구조의 박막 트랜지스터를 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 박막 트랜지스터(TFT)는 상기 게이트 전극(GE)이 상기 반도체층(SCL) 상부에 위치하는 탑 게이트 구조의 박막 트랜지스터일 수도 있다.
상기 박막 트랜지스터(TFT) 상에는 보호막(114)이 배치된다. 상기 보호막(114)의 일부 영역은 개구(open)되어 상기 드레인 전극(DE)의 일부를 노출시키는 콘택 홀(CH)일 수 있다. 또한, 상기 보호막(114)은 경우에 따라 다층 구조를 가질 수 있다. 예를 들면, 상기 보호막(114)은 상기 박막 트랜지스터(TFT) 및 상기 게이트 절연막(112)을 커버하고 무기물로 이루어지는 무기 보호막, 상기 무기 보호막 상에 배치되고 유기물로 이루어지는 유기 보호막을 포함할 수 있다. 여기서, 상기 유기 보호막은 하부의 박막 트랜지스터(TFT)에 의해 발생하는 단차를 제거하여 표면이 평탄화될 수 있다.
상기 보호막(114)의 상부에는 상기 화소 전극(115)이 배치되며, 상기 화소 전극(115)은 상기 콘택 홀(CH)을 통하여 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(115)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전성 산화물을 포함할 있다.
상기 게이트 라인(GL) 및 상기 데이터 라인(DL) 중 적어도 하나, 예를 들면, 상기 데이터 라인(DL)은 신호 배선(SL)을 통하여 상기 신호 입력 패드(SIP)와 연결될 수 있다.
상기 신호 입력 패드(SIP)의 하부면에는 드라이버 IC(141)가 실장된 연성 회로 기판(140)이 접속될 수 있다. 여기서, 상기 신호 입력 패드(SIP)는 상기 고분자 유기물 패턴(116)의 하부면 상에 배치되므로, 상기 연성 회로 기판(140)은 상기 어레이 기판(110)의 하부에 부착될 수 있다. 또한, 상기 드라이버 IC(141)는 외부 회로 모듈로부터 각종 제어 신호를 입력받으며, 입력된 각종 제어 신호에 응답하여 상기 표시 패널(100)을 구동하는 구동 신호를 상기 신호 입력 패드(SIP)를 통하여 상기 박막 트랜지스터(TFT) 측으로 출력한다.
상기 대향 기판(120)은 상기 표시 영역(DA), 및 상기 비표시 영역(NDA)에 배치된다. 또한, 상기 대향 기판(120)은 제2 베이스 기판(121) 및 상기 제2 베이스 기판(121) 위에 형성된 공통 전극(125)을 포함한다. 상기 제2 베이스 기판(121)은 상기 제1 베이스 기판(111)과 마찬가지로, 리지드 타입의 기판 또는 플렉서블 타입의 기판일 수 있다. 상기 공통 전극(125)은 상기 화소 전극(115)과 같이, 투명 도전성 산화물을 포함할 수 있다. 또한, 상기 공통 전극(125)은 도전성을 갖는 상기 봉지 패턴(SP)를 통하여 전달받은 공통 전압(Vcom)을 상기 각 화소에 전달한다.
상기 액정층(130)은 복수의 액정 분자들을 포함한다. 상기 액정 분자들은 상기 화소 전극(115) 및 상기 공통 전극(125) 사이에 형성되는 전계에 의하여 특정 방향으로 배열되어 광의 투과도를 조절할 수 있다. 따라서, 상기 액정층(130)은 상기 전계에 의하여 상기 백라이트 유닛(200)으로부터 제공되는 상기 광을 투과시켜, 상기 표시 패널(100)이 영상을 표시할 수 있도록 한다.
상기 표시 패널(100)은 상기 어레이 기판(110) 및 상기 대향 기판(120)의 크기가 실질적으로 동일하며, 상기 표시 패널(100)을 구동하는 구동 신호를 출력하는 드라이버 IC(141)가 실장된 연성 회로 기판(140)이 상기 패드 영역(PA)에서 상기 어레이 기판(110)의 하부면 상에 부착된다. 따라서, 상기 표시 패널(100)을 포함하는 표시 장치는 상부 커버 및 하부 커버에서 상기 연성 회로 기판(140)을 수납하기 위한 공간을 별도로 마련할 필요가 없다. 따라서, 상기 상부 커버 및 상기 하부 커버는 그 크기가 감소될 수 있다.
도 9 내지 도 14는 도 2 내지 도 8에 도시된 표시 패널의 제조 방법을 설명하기 위한 공정 단면도이다. 여기서, 도 9 내지 14는 각각 표시 패널의 제1 비표시 영역 및 표시 영역에 한정하여 도시한 것이다.
어레이 기판(110)을 제조한다. 상기 어레이 기판(110)은 표시 영역(DA) 및 상기 표시 영역(DA)을 감싸는 비표시 영역(NDA)을 포함한다. 여기서, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 일측에 배치되는 제1 비표시 영역(NDA-1), 및 상기 제1 비표시 영역(NDA-1) 이외의 제2 비표시 영역(NDA-2)으로 구분될 수 있다. 상기 제1 비표시 영역(NDA-1)은 상기 표시 영역(DA)에 인접한 배선 영역(SA), 및 상기 배선 영역(SA) 이외의 패드 영역(PA)으로 구분될 수 있다.
또한, 상기 어레이 기판(110)은 제1 베이스 기판(111), 상기 제1 베이스 기판(111)의 일측에 배치되는 고분자 유기물 패턴(116), 상기 제1 베이스 기판(111) 및 상기 고분자 유기물 패턴(116) 상에 배치되는 절연막(113), 상기 절연막(113) 상에 배치되는 상기 박막 트랜지스터(TFT), 상기 박막 트랜지스터(TFT)와 접속된 상기 화소 전극(115)을 포함한다.
상기 어레이 기판(110)을 제조하는 방법을 보다 상세히 설명하면 하기와 같다.
우선, 도 9를 참조하면, 제1 베이스 기판(111)을 준비한다. 여기서, 상기 제1 베이스 기판(111)은 광 투과가 가능하며, 장변 및 단변을 가지는 직사각형의 판상일 수 있다. 또한, 상기 제1 베이스 기판(111)은 상기 표시 영역(DA) 및 상기 비표시 영역(NDA)에 배치될 수 있다.
상기 제1 베이스 기판(111)을 준비한 후, 상기 제1 베이스 기판(111)의 상기 제1 비표시 영역(NDA-1)에 상기 장변 및 상기 단변 중 어느 하나, 예를 들면, 상기 장변을 따라 평행하게 배치된 트렌치(T)를 형성한다. 여기서, 상기 트렌치(T)는 상기 표시 영역(DA)과 이격되어 배치될 수 있다. 한편, 상기 트렌치(T)는 다양한 방법으로 형성될 수 있다. 예를 들면, 상기 트렌치(T)는 레이저를 이용하여 상기 제1 베이스 기판(111)의 상기 제1 비표시 영역(NDA-1)을 제거하여 형성될 수도 있다. 또한, 상기 트렌치(T)는 상기 제1 베이스 기판(111)의 상기 제1 비표시 영역(NDA-1)의 일부를 노출시키도록 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 식각을 수행하여 형성될 수도 있다.
도 10을 참조하면, 상기 트렌치(T)를 형성한 후, 상기 표시 영역(DA)의 상기 제1 베이스 기판(111) 상에 상기 박막 트랜지스터(TFT)를 형성한다. 상기 박막 트랜지스터(TFT)는 게이트 전극(GE), 반도체층(SCL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
상기 박막 트랜지스터(TFT)를 제조하는 방법을 보다 상세히 설명하면, 우선, 상기 제1 베이스 기판(111) 상에 게이트 전극(GE)을 형성하고, 상기 게이트 전극(GE)을 커버하는 게이트 절연막(112)을 형성한다. 그런 다음, 상기 게이트 절연막(112) 상에 반도체층(SCL)을 형성하고, 상기 반도체층(SCL)의 소스 영역 및 드레인 영역에 각각 접속하는 소스 전극(SE) 및 드레인 전극(DE)을 형성한다. 상기 소스 영역 및 상기 드레인 영역 사이의 영역은 채널 영역일 수 있다.
또한, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 형성됨과 동시에, 상기 소스 전극(SE)과 전기적으로 연결되는 데이터 라인(DL), 상기 데이터 라인(DL)과 전기적으로 연결되고 상기 패드 영역(PA)의 상기 절연막(113) 상에 배치되는 신호 입력 패드(SIP), 및 상기 데이터 라인(DL)과 상기 신호 입력 패드(SIP)를 연결하고 상기 배선 영역(SA)에 배치되는 신호 배선(SL)이 형성될 수 있다. 여기서, 상기 신호 입력 패드(SIP)는 상기 트렌치(T) 내부에 배치될 수 있다.
상기 박막 트랜지스터(TFT)를 형성한 후, 상기 트렌치(T) 내부에 고분자 유기물을 충진하여 상기 고분자 유기물 패턴(116)을 형성한다. 상기 고분자 유기물 패턴(116)은 하부면에서 상기 신호 입력 패드(SIP)와 접촉한다.
상기 고분자 유기물 패턴(116)은 감광성 수지를 포함할 수 있다. 또한, 상기 고분자 유기물 패턴(116)은 광 투과가 가능한 고분자 유기물, 예를 들면, 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리에틸렌나프탈레이트(Polyethylenenapthalate, PEN), 폴리 카보네이트(Polycarbonate, PC), 폴리에테르이미드(Polyetherimide, PEI), 폴리에테르설폰(Polyethersulfone, PES), 폴리에테르에테르케톤(Polyetheretherketon, PEEK), 및 폴리이미드(Polyimide, PI) 중 적어도 하나를 포함할 수 있다.
상기 고분자 유기물 패턴(116)을 형성한 후, 상기 박막 트랜지스터(TFT) 및 상기 고분자 유기물 패턴(116)을 커버하는 보호막(114)을 형성한다. 상기 보호막(114)은 무기물, 유기물 또는 유무기 복합물질을 포함할 수 있다.
상기 보호막(114)을 형성한 후, 상기 드레인 전극(DE)의 일부를 노출시키도록 상기 보호막(114)의 일부 영역을 제거한다. 상기 제거된 영역은 콘택 홀(CH)일 수 있다.
상기 드레인 전극(DE)의 일부를 노출시킨 후, 투명 도전성 산화물을 증착하고 패터닝한다. 상기 패터닝에 의하여 상기 표시 영역(DA)에는 상기 콘택 홀(CH)을 통하여 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)과 접속하는 상기 화소 전극(115)이 형성된다. 또한, 상기 패터닝에 의하여 상기 제1 비표시 영역(NDA-1)에는 공통 전압 패드(117)가 형성된다.
도 11을 참조하면, 상기 어레이 기판(110)을 형성한 후, 상기 어레이 기판(110)의 상기 비표시 영역(NDA)에 봉지 패턴(SP)을 배치한다. 즉, 상기 봉지 패턴(SP)은 상기 표시 영역(DA)을 감싸는 형상을 가질 수 있다.
상기 봉지 패턴(SP)은 도전성을 가질 수 있으며, 상기 봉지 패턴(SP)은 상기 공통 전극(125)과 접속하여 상기 공통 전극(125)이 각 화소에 공통 전압(Vcom)을 인가할 수 있도록 한다. 예를 들면, 상기 봉지 패턴(SP)은 에폭시(epoxy)계 수지, 페놀(phenol)계 수지 및 아크릴(acryl)계 수지 중 적어도 하나를 함유하는 고분자 수지, 금, 은, 구리 및 알루미늄 중 적어도 하나를 함유하는 도전성 입자, 및 유기 바인더의 혼합물을 포함할 수 있다. 또한, 상기 봉지 패턴(SP)은 열 또는 광에 의하여 경화가 가능하다.
상기 봉지 패턴(SP)을 형성한 후, 상기 표시 영역(DA)에 다수의 액정 분자들을 포함하는 액정층(130)을 배치한다.
상기 액정층(130)을 배치한 후, 제2 베이스 기판(121) 및 상기 제2 베이스 기판(121) 상에 배치된 공통 전극(125)을 포함하는 대향 기판(120)을 준비한다. 여기서, 상기 대향 기판(120)은 상기 표시 영역(DA) 및 상기 비표시 영역(NDA)로 구분될 수 있다.
그런 다음, 상기 대향 기판(120)의 공통 전극(125)이 상기 어레이 기판(110)을 향하도록 배치한다. 여기서, 상기 어레이 기판(110) 및 상기 대향 기판(120)은 상기 봉지 패턴(SP)에 의하여 합착된다. 따라서, 상기 봉지 패턴(SP)은 상기 표시 영역(DA)을 감싸도록 배치되고 상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착하므로, 상기 액정층(130)이 외부로 누출되는 것을 방지할 수 있다.
한편, 본 실시예에서는 상기 봉지 패턴(SP)을 형성한 후, 상기 액정층(130)을 배치하고, 상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착하는 방법을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 봉지 패턴(SP)을 형성하고, 상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착한 후, 상기 액정층(130)을 상기 어레이 기판(110) 및 상기 대향 기판(120) 사이의 공간으로 주입하는 방법을 사용할 수도 있다.
상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착한 후에는, 상기 봉지 패턴(SP)에 열 또는 광을 공급하여 상기 봉지 패턴(SP)을 경화시킨다.
도 12를 참조하면, 상기 봉지 패턴(SP)을 경화시킨 후, 상기 어레이 기판(110)의 예를 들면, 상기 어레이 기판(110)의 상기 패드 영역(PA)에서 상기 대향 기판(120)보다 돌출된 영역을 제거한다.
상기 어레이 기판(110)의 일부를 제거한 후, 상기 패드 영역(PA)의 상기 제1 베이스 기판(111) 및 상기 게이트 절연막(112)을 제거한다. 여기서, 상기 패드 영역(PA)에서 상기 제1 베이스 기판(111) 및 상기 게이트 절연막(112)이 제거되면, 상기 신호 입력 패드(SIP)는 상기 어레이 기판(110)의 하부에서 노출된다. 또한, 상기 제1 베이스 기판(111)의 제거는 레이저 커팅 또는 습식 식각 등의 방법을 사용할 수 있다.
도 13을 참조하면, 상기 제1 베이스 기판(111)을 제거한 후, 상기 패드 영역(PA)의 상기 신호 입력 패드(SIP)에 외부 회로 모듈과 연결되는 연성 회로 기판(140)을 부착하여, 상기 신호 입력 패드(SIP) 및 드라이버 IC(141)를 전기적으로 연결한다.
도 14를 참조하면, 상기 신호 입력 패드(SIP)에 상기 연성 회로 기판(140)을 연결한 후, 상기 패드 영역(PA)을 백라이트 유닛 방향으로 절곡한다.
이후에는 상기 표시 패널(100)을 상기 백라이트 유닛과 함께 상부 커버 및 하부 커버에 수납하는 공정을 진행하여 표시 장치를 제조할 수 있다.
상기한 바와 같은 공정을 통하여 제조된 상기 표시 패널(100)은 상기 어레이 기판(110)에서 상기 신호 입력 패드(SIP)와 상기 연성 회로 기판(140)을 연결하기 위한 패드 영역(PA)이 상기 대향 기판(120)보다 돌출되지 않은 형상을 가질 수 있다. 따라서, 상기 표시 패널(100)을 구비하는 표시 장치는 상기 상부 커버 및 하부 커버에 상기 패드 영역(PA)을 위한 공간을 구비할 필요가 없다.
이하, 도 15 내지 도 21을 통하여 본 발명의 다른 실시예들을 설명한다. 도 15 내지 도 21에 있어서, 도 1에서 도 14에 도시된 구성 요소와 동일한 구성 요소는 동일한 참조번호를 부여하고, 그에 대한 구체적인 설명은 생략한다. 또한, 도 15 내지 도 21에서는 중복된 설명을 피하기 위하여, 도 1 내지 도 14와 다른 점을 위주로 설명한다.
도 15는 본 발명의 다른 실시예에 따른 표시 패널을 설명하기 위한 단면도이다.
도 15에 도시된 표시 패널은 도 2 내지 도 14에 도시된 표시 패널(100)과 유사한 구조를 가진다. 다만, 도 15에 도시된 상기 표시 패널은 어레이 기판(110)의 제1 베이스 기판(111) 및 신호 입력 패드(SIP)의 노출면이 실질적으로 평탄한 구조를 가진다. 따라서, 상기 어레이 기판(110)의 제1 베이스 기판(111)의 두께가 감소하여 표시 패널 전체의 두께가 감소될 수 있다.
도 15에 도시된 표시 패널은 상기 신호 입력 패드(SIP)에 드라이버 IC(141)가 실장된 연성 회로 기판(140)이 부착되기 전에 상기 제1 베이스 기판(111)의 일부 두께를 제거하는 공정을 추가적으로 실시하여 제조될 수 있다. 예를 들면, 상기 제1 베이스 기판(111)의 하부면에서 그라인딩 또는 식각 공정을 수행하여 상기 신호 입력 패드(SIP) 및 상기 제1 베이스 기판(111)의 표면이 서로 평탄하도록 할 수 있다.
또한, 상기 표시 패널은 패드 영역(PA)의 제1 베이스 기판(111)을 제거하는 공정을 별도로 수행하지 않고 상기 봉지 패턴(SP)을 경화한 후, 상기 제1 베이스 기판(111)의 하부면에서 그라인딩 또는 식각 공정을 수행하여 상기 신호 입력 패드(SIP) 및 상기 제1 베이스 기판(111)의 표면이 서로 평탄하도록 할 수도 있다. 예를 들면, 상기 제1 베이스 기판(111)의 제거는 상기 패드 영역(PA)의 게이트 절연막(112)을 제거하여 신호 입력 패드(SIP)가 노출될 때까지 수행할 수 있다. 따라서, 상기 패드 영역(PA)의 상기 제1 베이스 기판(111)은 제거되며, 상기 표시 패널은 전체의 두께를 감소시킬 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 표시 패널을 설명하기 위한 단면도이며, 도 17은 도 16의 표시 패널에서 연성 회로 기판이 절곡된 형상을 설명하기 위한 단면도이다.
도 16 및 도 17을 참조하면, 표시 영역(DA) 및 상기 표시 영역(DA)을 감싸는 비표시 영역(NDA)을 포함한다. 여기서, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 일측에 배치되는 제1 비표시 영역(NDA-1), 및 상기 제1 비표시 영역(NDA-1) 이외의 제2 비표시 영역(NDA-2)으로 구분될 수 있다.
또한, 상기 표시 패널(100)은 어레이 기판(110), 상기 어레이 기판(110)에 마주하는 대향 기판(120), 및 상기 어레이 기판(110)과 상기 대향 기판(120) 사이에 배치되는 액정층(130)을 포함한다.
상기 어레이 기판(110)은 상기 표시 패널(100)의 형상에 대응하므로, 상기 표시 영역(DA) 및 상기 비표시 영역(NDA)으로 구분될 수 있다. 또한, 상기 어레이 기판(110)은 제1 베이스 기판(111), 상기 제1 베이스 기판(111)의 상부면 상에 배치되는 상기 박막 트랜지스터(TFT), 및 상기 박막 트랜지스터(TFT)와 접속된 상기 화소 전극(115)을 포함한다.
상기 제1 베이스 기판(111)은 상기 표시 영역(DA) 및 상기 비표시 영역(NDA)에 배치되고, 장변 및 단변을 구비하는 직사각의 판상일 수 있다. 또한, 상기 제1 베이스 기판(111)은 상기 제1 비표시 영역(NDA-1)의 일부에 배치된 통공(TH)을 구비할 수 있다.
상기 박막 트랜지스터(TFT)는 상기 절연막(113) 상에 배치되고, 반도체층(SCL), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 소스 전극(SE)은 데이터 전압을 상기 박막 트랜지스터(TFT)로 전송하는 데이터 라인(DL)과 접속할 수 있다.
상기 박막 트랜지스터(TFT) 상에는 보호막(114)이 배치된다. 상기 보호막(114)의 일부 영역은 개구(open)되어 상기 드레인 전극(DE)의 일부를 노출시키는 콘택 홀(CH)일 수 있다.
상기 보호막(114)의 상부에는 상기 화소 전극(115)이 배치되며, 상기 화소 전극(115)은 상기 콘택 홀(CH)을 통하여 상기 드레인 전극(DE)과 전기적으로 연결된다.
상기 비표시 영역(NDA)의 상기 어레이 기판(110) 및 상기 대향 기판(120) 사이에는 봉지 패턴(SP)이 배치될 수 있다. 상기 봉지 패턴(SP)은 도전성을 가지며, 공통 전압 패드(117)와 접촉하여 상기 대향 기판(120)의 공통 전극(125)에 공통 전압이 인가될 수 있도록 한다.
한편, 상기 소스 전극(SE)은 데이터 라인(DL)과 연결되며, 상기 데이터 라인(DL)은 신호 배선(SL)을 통하여 신호 입력 패드(SIP)와 연결될 수 있다. 여기서, 상기 신호 배선(SL)은 상기 제1 비표시 영역(NDA-1)의 제1 베이스 기판(111) 상에 배치되며, 상기 신호 입력 패드(SIP)는 상기 제1 베이스 기판(111)의 하부면 상에 배치될 수 있다. 또한, 상기 신호 배선(SL) 및 상기 신호 입력 패드(SIP)는 상기 통공(TH)을 통하여 접속한다.
도 18 내지 도 21은 도 16 및 도 17에 도시된 표시 패널의 제조 방법을 설명하기 위한 공정 단면도이다.
우선, 어레이 기판(110)을 제조한다. 상기 어레이 기판(110)은 표시 패널의 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다. 여기서, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 일측에 배치되는 제1 비표시 영역(NDA-1), 및 상기 제1 비표시 영역(NDA-1) 이외의 제2 비표시 영역(NDA-2)으로 구분될 수 있다. 또한, 상기 어레이 기판(110)은 제1 베이스 기판(111), 상기 표시 영역(DA)에서 상기 제1 베이스 기판(111) 상에 배치되는 상기 박막 트랜지스터(TFT), 상기 박막 트랜지스터(TFT)와 접속된 상기 화소 전극(115), 상기 제1 비표시 영역(NDA-1)에서 상기 박막 트랜지스터(TFT)와 전기적으로 연결되고, 상기 제1 베이스 기판(111)의 하부면 상에 배치되는 신호 입력 패드(SIP)를 포함한다.
상기 어레이 기판(110)을 제조하는 방법을 보다 상세히 설명하면 하기와 같다.
도 18을 참조하면, 우선, 제1 베이스 기판(111)을 준비한다. 여기서, 상기 제1 베이스 기판(111)은 광 투과가 가능하며, 장변 및 단변을 가지는 직사각형의 판상일 수 있다.
그런 다음, 상기 제1 베이스 기판(111)의 상부면 상에 도전성 물질을 증착하고, 패터닝하여 게이트 전극(GE) 및 게이트 라인(미도시)을 형성한다.
상기 게이트 전극(GE) 및 상기 게이트 라인을 형성한 후, 상기 게이트 전극(GE) 및 상기 게이트 라인을 커버하는 게이트 절연막(112)을 형성한다.
상기 게이트 절연막(112)을 형성한 후, 상기 제1 비표시 영역(NDA-1)의 일부 영역을 제거하여, 상기 제1 베이스 기판(111) 및 상기 게이트 절연막(112)을 관통하는 통공(TH)을 형성한다.
상기 통공(TH)을 형성한 후, 상기 게이트 절연막(112) 상에 비정질 실리콘을 증착하고 패터닝하여 반도체층(SCL)을 형성한다. 상기 반도체층(SCL)은 상기 게이트 전극(GE)과 일부 중첩하는 형태를 가질 수 있다.
상기 반도체층(SCL)을 형성한 후, 상기 반도체층(SCL) 및 상기 게이트 절연막(112) 상에 도전성 물질을 증착하고, 패터닝하여 소스 전극(SE), 드레인 전극(DE), 데이터 라인(DL), 및 신호 배선(SL)을 형성한다. 여기서, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 게이트 전극(GE) 및 상기 반도체층(SCL)과 함께 박막 트랜지스터(TFT)를 형성한다. 또한, 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 서로 이격되어 상기 반도체층(SCL)에 접촉할 수 있다. 또한, 상기 소스 전극(SE) 및 상기 데이터 라인(DL)은 서로 연결되며, 상기 데이터 라인(DL)은 상기 신호 배선(SL)과 연결된다. 한편, 상기 신호 배선(SL)은 상기 통공(TH)을 충진하고, 상기 제1 베이스 기판(111)의 하부면에서 노출될 수 있다.
그런 다음, 상기 제1 베이스 기판(111)의 하부면 상에 도전성 물질을 증착하고 패터닝하여 상기 제1 비표시 영역(NDA-1)에 상기 신호 입력 패드(SIP)를 형성한다. 상기 신호 입력 패드(SIP)는 상기 신호 배선(SL)과 접촉할 수 있다.
한편, 본 실시예에서는 상기 신호 입력 패드(SIP)를 별도로 형성하는 것을 예로서 설명하였으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 신호 배선(SL)이 상기 통공(TH)을 충진하고, 상기 제1 베이스 기판(111)의 하부면에서 노출된 형태를 가질 수도 있다. 상기 신호 배선(SL)의 노출된 면은 상기 신호 입력 패드(SIP)와 동일한 역할을 수행할 수도 있다.
그런 다음, 상기 박막 트랜지스터(TFT)를 커버하는 보호막(114)을 형성하고, 상기 보호막(114)의 일부 영역을 제거하여 상기 드레인 전극(DE)을 노출시키는 콘택 홀(CH)을 형성한다.
상기 콘택 홀(CH)을 형성한 후, 상기 콘택 홀(CH)을 통하여 상기 박막 트랜지스터(TFT)의 상기 드레인 전극(DE)과 접속하는 상기 화소 전극(115)을 형성하여 어레이 기판을 제조한다.
도 19를 참조하면, 상기 어레이 기판(110)을 제조한 후, 상기 어레이 기판(110)의 상기 비표시 영역(NDA)에 봉지 패턴(SP)을 배치한다. 상기 봉지 패턴(SP)은 도전성을 가질 수 있으며, 열 또는 광에 의하여 경화될 수 있다.
상기 봉지 패턴(SP)을 형성한 후, 상기 표시 영역(DA)에 액정층(130)을 배치한다.
상기 액정층(130)을 배치한 후, 제2 베이스 기판(121) 및 상기 제2 베이스 기판(121)에 배치된 공통 전극(125)을 포함하는 대향 기판(120)을 준비하고, 상기 대향 기판(120)의 상기 공통 전극(125)이 상기 어레이 기판(110)을 향하도록 배치한다. 여기서, 상기 어레이 기판(110) 및 상기 대향 기판(120)은 상기 봉지 패턴(SP)에 의하여 합착될 수 있다.
상기 어레이 기판(110) 및 상기 대향 기판(120)을 합착한 후, 상기 봉지 패턴(SP)에 열 또는 광을 공급하여 상기 봉지 패턴(SP)을 경화시킨다.
도 20을 참조하면, 상기 봉지 패턴(SP)을 경화한 후, 상기 어레이 기판(110)의 일부, 예를 들면, 상기 어레이 기판(110)의 상기 제1 비표시 영역(NDA-1)에서 상기 대향 기판(120)보다 돌출된 영역을 제거한다.
도 21을 참조하면, 상기 어레이 기판(110)의 일부를 제거한 후, 상기 신호 입력 패드(SIP)에 연성 회로 기판(140)을 부착하여, 상기 신호 입력 패드(SIP) 및 드라이버 IC(141)를 전기적으로 연결한다.
상기 신호 입력 패드(SIP)에 상기 연성 회로 기판(140)을 연결한 후, 상기 연성 회로 기판(140)을 절곡한다.
이후에는 상기 표시 패널(100)을 백라이트 유닛과 함께 상부 커버 및 하부 커버에 수납하는 공정을 진행하여 표시 장치를 제조할 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
표시 패널; 100 어레이 기판; 110
제1 베이스 기판; 111 게이트 절연막; 112
절연막; 113 보호막; 114
화소 전극; 115 고분자 유기물 패턴; 116
공통 전압 패드; 117 대향 기판; 120
제2 베이스 기판; 121 공통 전극; 125
액정층; 130 연성 회로 기판; 140
드라이버 IC; 141 보호 필름; 150
백라이트 유닛; 200 도광판; 210
광원 유닛; 220 광원; 221
인쇄 회로 기판; 222 광학 부재; 230
보호 시트; 232 프리즘 시트; 234
확산 시트; 236 반사 시트; 240
상부 커버; 410 표시창; 411
하부 커버; 420 박막 트랜지스터; TFT
게이트 전극; GE 반도체층; SCL
소스 전극; SE 드레인 전극; DE
데이터 라인; DL 게이트 라인 GL
콘택 홀; CH 표시 영역; DA
비표시 영역; NDA 제1 비표시 영역; NDA-1
제2 비표시 영역; NDA-2 패드 영역; PA
신호 입력 패드; SIP 식각 배스; EB
트렌치; T 봉지 패턴: SP
통공; TH

Claims (27)

  1. 표시 영역, 및 상기 표시 영역을 감싸는 비표시 영역으로 구분되며, 상기 비표시 영역은 상기 표시 영역 일측에 배치되는 제1 비표시 영역, 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함하는 어레이 기판; 및
    상기 어레이 기판에 마주하는 대향 기판을 포함하고,
    상기 제1 비표시 영역은 상기 대향 기판과 중첩하며, 상기 표시 영역에 인접한 배선 영역 및 상기 대향 기판과 비중첩하며 상기 배선 영역에 인접한 패드 영역을 포함하고,
    상기 어레이 기판은,
    상부면 및 하부면을 포함하고, 상기 표시 영역, 상기 제2 비표시 영역, 및 상기 배선 영역에 중첩하는 베이스 기판;
    상기 표시 영역에 중첩하고, 상기 베이스 기판의 상기 상부면 상에 배치된 박막 트랜지스터;
    상기 제1 비표시 영역 및 상기 제2 비표시 영역에 중첩하고, 상기 박막 트랜지스터를 커버하며 상기 베이스 기판의 상기 상부면 상에 배치된 보호막;
    상기 패드 영역에 중첩하며 외부 회로 모듈과 직접적으로 연결된 신호 입력 패드; 및
    상기 패드 영역에 중첩하며 상기 신호 입력 패드의 상부면에 배치되어 상기 신호 입력 패드를 지지하는 고분자 유기물 패턴을 포함하는 표시 패널.
  2. 삭제
  3. 제1 항에 있어서,
    상기 어레이 기판은
    상기 베이스 기판의 상기 상부면에 배치되어 상기 박막 트랜지스터와 접속된 화소 전극; 및
    상기 배선 영역에 중첩하고, 상기 신호 입력 패드 및 상기 박막 트랜지스터를 연결하는 신호 배선을 더 포함하며,
    상기 신호 입력 패드는 상기 신호 입력 패드의 하부면에 부착된 연성 회로 기판을 통하여 상기 외부 회로 모듈과 전기적으로 연결되는 표시 패널.
  4. 삭제
  5. 제3 항에 있어서,
    상기 비표시 영역에서 상기 어레이 기판 및 대향 기판 사이에 배치된 봉지 패턴을 더 포함하는 표시 패널.
  6. 제5 항에 있어서,
    상기 봉지 패턴의 적어도 일부는 상기 제1 비표시 영역에서 상기 고분자 유기물 패턴과 중첩하는 표시 패널.
  7. 제3 항에 있어서,
    상기 고분자 유기물 패턴은 상기 패드 영역을 커버하고, 상기 배선 영역의 일부까지 연장된 표시 패널.
  8. 제3 항에 있어서,
    상기 신호 입력 패드의 상기 하부면 및 상기 베이스 기판의 상기 하부면은 평탄한 표시 패널.
  9. 표시 영역, 및 상기 표시 영역을 감싸는 비표시 영역으로 구분되며, 상기 비표시 영역은 상기 표시 영역 일측에 배치되는 제1 비표시 영역, 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함하는 어레이 기판; 및
    상기 어레이 기판에 마주하는 대향 기판을 포함하고,
    상기 어레이 기판은,
    상부면 및 하부면을 포함하고, 상기 제1 비표시 영역에 중첩하며 상기 상부면 및 상기 하부면을 관통하는 통공이 정의된 베이스 기판;
    상기 표시 영역에 중첩하고, 상기 베이스 기판의 상기 상부면 상에 배치되는 박막 트랜지스터;
    상기 베이스 기판의 상기 상부면 상에 배치되어 상기 박막 트랜지스터와 접속된 화소 전극; 및
    상기 제1 비표시 영역에 중첩하고 상기 박막 트랜지스터와 전기적으로 연결되고, 상기 통공에 배치된 신호 배선을 더 포함하며,
    상기 신호 배선은 상기 베이스 기판의 상기 하부면에 부착된 연성 회로 기판과 전기적으로 연결되는 표시 패널.
  10. 제9 항에 있어서,
    상기 어레이 기판은
    상기 제1 비표시 영역에서 상기 베이스 기판의 상기 하부면 상에 배치되고, 상기 신호 배선 및 상기 연성 회로 기판을 전기적으로 연결시키는 신호 입력 패드를 더 포함하는 표시 패널.
  11. 제9 항에 있어서,
    상기 어레이 기판 및 상기 대향 기판의 평면상 면적은 동일한 표시 패널.
  12. 표시 영역, 및 상기 표시 영역을 감싸는 비표시 영역으로 구분되며, 상기 비표시 영역은 상기 표시 영역 일측에 배치되는 제1 비표시 영역, 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함하는 베이스 기판을 준비하는 단계;
    상기 표시 영역과 이격되며, 상기 제1 비표시 영역에 중첩한 상기 베이스 기판의 상부면 상에 트렌치를 형성하는 단계;
    상기 표시 영역에 중첩하게 상기 베이스 기판의 상기 상부면 상에 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터와 접속하는 신호 입력 패드를 상기 트렌치 내부에 형성하는 단계;
    상기 베이스 기판의 상기 상부면 상에 상기 박막 트랜지스터와 접속하는 화소 전극을 형성하여 어레이 기판을 제조하는 단계;
    상기 어레이 기판 및 상기 어레이 가판과 마주하며 대향 기판을 합착하는 단계; 및
    상기 제1 비표시 영역에 중첩한 상기 베이스 기판의 일부를 제거하여, 상기 신호 입력 패드를 상기 어레이 기판의 하부면에서 노출되도록 하는 단계를 포함하는 표시 패널의 제조 방법.
  13. 제12 항에 있어서,
    상기 어레이 기판에서 상기 대향 기판과 중첩하지 않는 영역을 제거하는 단계를 더 포함하는 표시 패널의 제조 방법.
  14. 제13 항에 있어서,
    상기 제1 비표시 영역은 상기 대향 기판과 중첩하는 표시 패널의 제조 방법.
  15. 제12 항에 있어서,
    상기 트렌치를 충진하는 고분자 유기물 패턴을 형성하는 단계를 더 포함하며,
    상기 신호 입력 패드는 상기 고분자 유기물 패턴의 하부면 상에 배치되는 표시 패널의 제조 방법.
  16. 제15 항에 있어서,
    상기 어레이 기판 및 상기 대향 기판을 합착하는 단계는
    상기 어레이 기판의 상기 비표시 영역에 상기 표시 영역을 감싸는 봉지 패턴을 배치하는 단계;
    상기 표시 영역에 액정층을 배치하는 단계;
    상기 봉지 패턴을 이용하여 상기 어레이 기판 및 상기 대향 기판을 합착하는 단계; 및
    상기 봉지 패턴에 열 또는 광을 공급하여 상기 봉지 패턴을 경화시키는 단계를 포함하는 표시 패널의 제조 방법.
  17. 제16 항에 있어서,
    상기 봉지 패턴은 상기 제1 비표시 영역에서 상기 고분자 유기물 패턴과 중첩하는 표시 패널의 제조 방법.
  18. 제12 항에 있어서,
    상기 제1 비표시 영역은 상기 표시 영역에 인접한 배선 영역, 및 상기 배선 영역 이외의 패드 영역으로 구분되고,
    상기 트렌치는 상기 배선 영역 및 상기 패드 영역에 걸쳐 형성되는 표시 패널의 제조 방법.
  19. 제12 항에 있어서,
    상기 베이스 기판의 하부면에서 상기 베이스 기판의 일부 두께를 제거하는 단계를 더 포함하며,
    상기 신호 입력 패드의 하부면 및 상기 베이스 기판의 하부면은 평탄한 표시 패널의 제조 방법.
  20. 제12 항에 있어서,
    상기 신호 입력 패드의 하부면에 드라이버 IC가 실장된 연성 회로 기판을 접속시키는 단계를 더 포함하는 표시 패널의 제조 방법.
  21. 제12 항에 있어서,
    상기 어레이 기판 및 상기 대향 기판의 평면상 면적은 동일한 표시 패널의 제조 방법.
  22. 표시 영역, 및 상기 표시 영역을 감싸는 비표시 영역으로 구분되며, 상기 비표시 영역은 상기 표시 영역 일측에 배치되는 제1 비표시 영역, 및 상기 제1 비표시 영역 이외의 제2 비표시 영역을 포함하는 베이스 기판을 준비하는 단계;
    상기 제1 비표시 영역에 중첩하며 상기 표시 영역과 이격되고, 상기 베이스 기판의 상부면 및 하부면을 관통하는 통공을 형성하는 단계;
    상기 표시 영역에 중첩하게 상기 베이스 기판의 상기 상부면 상에 박막 트랜지스터를 형성하고, 상기 통공 내부에 상기 박막 트랜지스터와 접속하는 신호 배선을 형성하는 단계;
    상기 베이스 기판의 상기 상부면 상에 상기 박막 트랜지스터와 접속하는 화소 전극을 형성하여 어레이 기판을 제조하는 단계; 및
    상기 어레이 기판 및 상기 어레이 기판과 마주하는 대향 기판을 합착하는 단계를 포함하는 표시 패널의 제조 방법.
  23. 제22 항에 있어서,
    상기 어레이 기판에서 상기 대향 기판과 중첩하지 않는 영역을 제거하는 단계를 더 포함하는 표시 패널의 제조 방법.
  24. 제22 항에 있어서,
    상기 베이스 기판의 상기 하부면에서 상기 신호 배선과 접속하는 신호 입력 패드를 형성하는 단계를 더 포함하는 표시 패널의 제조 방법.
  25. 제24 항에 있어서,
    상기 신호 배선과 전기적으로 연결되고 드라이버 IC가 실장된 연성 회로 기판을 상기 베이스 기판의 상기 하부면에 부착하는 단계를 더 포함하는 표시 패널의 제조 방법.
  26. 제25 항에 있어서,
    상기 연성 회로 기판은 상기 신호 입력 패드의 하부면에 접속하는 표시 패널의 제조 방법.
  27. 제22 항에 있어서,
    상기 어레이 기판 및 상기 대향 기판의 평면상 면적은 동일한 표시 패널의 제조 방법.
KR1020120066249A 2012-06-20 2012-06-20 표시 패널 및 이의 제조 방법 KR101957998B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020120066249A KR101957998B1 (ko) 2012-06-20 2012-06-20 표시 패널 및 이의 제조 방법
US13/830,766 US9329447B2 (en) 2012-06-20 2013-03-14 Display panel and method of manufacturing the same
US15/078,636 US9835918B2 (en) 2012-06-20 2016-03-23 Display panel and method of manufacturing the same
US15/828,645 US10578939B2 (en) 2012-06-20 2017-12-01 Display panel and method of manufacturing the same
US16/790,402 US11262630B2 (en) 2012-06-20 2020-02-13 Display panel and method of manufacturing the same
US17/580,912 US11740520B2 (en) 2012-06-20 2022-01-21 Display panel and method of manufacturing the same
US18/223,248 US20230359095A1 (en) 2012-06-20 2023-07-18 Display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120066249A KR101957998B1 (ko) 2012-06-20 2012-06-20 표시 패널 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190026127A Division KR102093717B1 (ko) 2019-03-07 2019-03-07 표시 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130142750A KR20130142750A (ko) 2013-12-30
KR101957998B1 true KR101957998B1 (ko) 2019-07-03

Family

ID=49774177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120066249A KR101957998B1 (ko) 2012-06-20 2012-06-20 표시 패널 및 이의 제조 방법

Country Status (2)

Country Link
US (6) US9329447B2 (ko)
KR (1) KR101957998B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10261370B2 (en) 2011-10-05 2019-04-16 Apple Inc. Displays with minimized border regions having an apertured TFT layer for signal conductors
KR102115174B1 (ko) * 2012-06-18 2020-05-27 삼성디스플레이 주식회사 표시 패널
KR101957998B1 (ko) 2012-06-20 2019-07-03 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102087196B1 (ko) 2013-12-19 2020-03-11 삼성디스플레이 주식회사 액정 표시 장치
KR102136638B1 (ko) * 2014-03-31 2020-07-22 엘지디스플레이 주식회사 액정 표시 장치
KR102322762B1 (ko) * 2014-09-15 2021-11-08 삼성디스플레이 주식회사 디스플레이 장치
CN105679788B (zh) * 2014-11-19 2019-04-30 昆山工研院新型平板显示技术中心有限公司 一种柔性屏体邦定方法
JP2016099463A (ja) * 2014-11-20 2016-05-30 株式会社ジャパンディスプレイ 液晶表示装置
WO2016104358A1 (ja) * 2014-12-25 2016-06-30 シャープ株式会社 表示装置
KR102255030B1 (ko) * 2015-01-08 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20160087021A (ko) * 2015-01-12 2016-07-21 삼성디스플레이 주식회사 표시 장치
CN104714344A (zh) * 2015-03-31 2015-06-17 合肥京东方光电科技有限公司 蓝相液晶显示装置及其制作方法
KR101707323B1 (ko) * 2015-08-14 2017-02-15 강영삼 고분자 분산형 액정표시장치의 전원공급단자 및 그 제조방법
JP2017111296A (ja) * 2015-12-16 2017-06-22 株式会社ジャパンディスプレイ 表示装置
JP2017111297A (ja) * 2015-12-16 2017-06-22 株式会社ジャパンディスプレイ 表示装置
JP6704724B2 (ja) * 2015-12-16 2020-06-03 株式会社ジャパンディスプレイ 表示装置
KR20170083178A (ko) * 2016-01-07 2017-07-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6655417B2 (ja) * 2016-02-17 2020-02-26 株式会社ジャパンディスプレイ 表示装置
JP2017156700A (ja) * 2016-03-04 2017-09-07 株式会社ジャパンディスプレイ 表示装置
US10333004B2 (en) * 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
KR102593454B1 (ko) * 2016-06-16 2023-10-24 엘지디스플레이 주식회사 표시 장치
KR102552047B1 (ko) 2016-11-24 2023-07-07 엘지디스플레이 주식회사 디스플레이 장치
CN107589579A (zh) * 2017-10-31 2018-01-16 武汉华星光电技术有限公司 窄边框显示面板及其制作方法、显示装置
CN107799577B (zh) * 2017-11-06 2019-11-05 武汉华星光电半导体显示技术有限公司 Amoled显示面板及amoled显示器
KR102446203B1 (ko) * 2017-12-12 2022-09-23 삼성디스플레이 주식회사 구동칩 및 이를 포함하는 표시 장치
WO2019135783A1 (en) * 2018-01-04 2019-07-11 Didrew Technology (Bvi) Limited Frameless lcd display with embedded ic system and method of manufacturing thereof
CN108732830B (zh) * 2018-05-29 2024-01-23 上海天马微电子有限公司 显示面板和显示装置
KR102600528B1 (ko) * 2018-06-18 2023-11-09 삼성디스플레이 주식회사 표시 장치
KR102605376B1 (ko) 2018-12-31 2023-11-23 삼성디스플레이 주식회사 표시 장치
KR20200083860A (ko) 2018-12-31 2020-07-09 삼성디스플레이 주식회사 표시 장치
CN111656265B (zh) * 2019-01-04 2023-10-20 京东方科技集团股份有限公司 阵列基板及其制作方法和电子装置
WO2020158962A1 (ko) * 2019-01-28 2020-08-06 엘지전자 주식회사 디스플레이 모듈 및 이동 단말기
KR20200095627A (ko) 2019-01-31 2020-08-11 삼성디스플레이 주식회사 표시 장치
WO2021035537A1 (zh) * 2019-08-27 2021-03-04 京东方科技集团股份有限公司 有机发光二极管显示基板及其制作方法和显示装置
EP3795252A1 (en) * 2019-09-19 2021-03-24 Sharp Life Science (EU) Limited Conductive spacer for a microfluidic device
KR20210048629A (ko) * 2019-10-23 2021-05-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210102510A (ko) 2020-02-10 2021-08-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI791385B (zh) * 2022-02-10 2023-02-01 友達光電股份有限公司 顯示面板、包含其之拼接顯示裝置及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079889A1 (en) * 2006-10-03 2008-04-03 Samsung Electronics Co., Ltd. Display apparatus and method of fabricating the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980275B1 (en) 1993-09-20 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6288764B1 (en) 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JPH10104651A (ja) * 1996-09-27 1998-04-24 Toshiba Corp 表示装置
JP3230664B2 (ja) * 1998-04-23 2001-11-19 日本電気株式会社 液晶表示装置とその製造方法
CN1192338C (zh) * 1999-07-22 2005-03-09 精工爱普生株式会社 电光装置及其制造方法和电子设备
JP3428526B2 (ja) * 1999-09-28 2003-07-22 セイコーエプソン株式会社 液晶装置及び電子機器
JP2001281674A (ja) 2000-03-29 2001-10-10 Matsushita Electric Ind Co Ltd 液晶表示パネルおよびその製造方法
JP3843700B2 (ja) 2000-05-26 2006-11-08 セイコーエプソン株式会社 保護膜の形成方法、配向膜の形成方法、液晶装置及び電子機器
US7019718B2 (en) 2000-07-25 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100870002B1 (ko) 2001-12-17 2008-11-21 삼성전자주식회사 액정 표시 장치
JP4007074B2 (ja) 2002-05-31 2007-11-14 ソニー株式会社 表示装置の製造方法
KR20050006405A (ko) 2003-07-08 2005-01-17 삼성전자주식회사 액정표시장치
JP2004151739A (ja) 2003-12-08 2004-05-27 Kyocera Corp 液晶表示装置
JP2005215355A (ja) 2004-01-29 2005-08-11 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2006250984A (ja) 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置、その製造方法、及び電子機器
JP2006276287A (ja) 2005-03-28 2006-10-12 Nec Corp 表示装置
KR20060116103A (ko) 2005-05-09 2006-11-14 삼성전자주식회사 표시장치
KR20080003095A (ko) 2006-06-30 2008-01-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20080008795A (ko) 2006-07-21 2008-01-24 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
KR101374088B1 (ko) 2007-03-08 2014-03-14 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
JP2008275894A (ja) * 2007-04-27 2008-11-13 Sharp Corp 表示パネル及び表示装置
TW200927324A (en) 2007-12-28 2009-07-01 Chin Peck Co Ltd Method of manufacturing bezel for LCD (liquid crystal display) panel
KR100960165B1 (ko) 2008-03-21 2010-05-26 이성호 내로우 베젤을 갖는 액정표시장치
KR100972091B1 (ko) 2008-03-26 2010-07-22 안석원 패널용 베젤 제조방법
KR100976581B1 (ko) 2008-04-08 2010-08-17 이성호 내로우 베젤을 갖는 액정표시장치
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
KR20110020050A (ko) 2009-08-21 2011-03-02 엘지디스플레이 주식회사 액정표시장치
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101957998B1 (ko) 2012-06-20 2019-07-03 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079889A1 (en) * 2006-10-03 2008-04-03 Samsung Electronics Co., Ltd. Display apparatus and method of fabricating the same

Also Published As

Publication number Publication date
US9329447B2 (en) 2016-05-03
KR20130142750A (ko) 2013-12-30
US20180348587A1 (en) 2018-12-06
US11262630B2 (en) 2022-03-01
US11740520B2 (en) 2023-08-29
US20230359095A1 (en) 2023-11-09
US20160202587A1 (en) 2016-07-14
US20200183242A1 (en) 2020-06-11
US20130342779A1 (en) 2013-12-26
US20220146897A1 (en) 2022-05-12
US10578939B2 (en) 2020-03-03
US9835918B2 (en) 2017-12-05

Similar Documents

Publication Publication Date Title
KR101957998B1 (ko) 표시 패널 및 이의 제조 방법
KR101952132B1 (ko) 표시 패널 및 이의 제조 방법
USRE47701E1 (en) Display panel and method of manufacturing the same
US10082698B2 (en) Display device and method of manufacturing the same
KR20140038823A (ko) 표시 패널 및 이의 제조 방법
US10211233B2 (en) Display device
US10651130B2 (en) Display device
KR102133036B1 (ko) 표시패널 및 이를 갖는 표시장치
JP2019020448A (ja) 表示装置
US20200142242A1 (en) Display device
JP2019012098A (ja) 表示装置
KR102614911B1 (ko) 액정표시장치 및 엘이디 어셈블리
KR102093717B1 (ko) 표시 패널 및 이의 제조 방법
US11029550B2 (en) Electro-optical device
KR102026422B1 (ko) 표시 패널
CN113267920B (zh) 电子装置
KR102162169B1 (ko) 표시장치 및 이의 제조방법
KR102133221B1 (ko) 표시 패널
WO2019187567A1 (ja) 電気光学装置及びその製造方法
KR101782644B1 (ko) Ｌｅｄ 어셈블리, 이를 포함하는 백라이트 유닛 및 액정표시장치
CN106980195B (zh) 显示装置及移动终端

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)