KR20080034634A - 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치 - Google Patents

박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치 Download PDF

Info

Publication number
KR20080034634A
KR20080034634A KR1020060100848A KR20060100848A KR20080034634A KR 20080034634 A KR20080034634 A KR 20080034634A KR 1020060100848 A KR1020060100848 A KR 1020060100848A KR 20060100848 A KR20060100848 A KR 20060100848A KR 20080034634 A KR20080034634 A KR 20080034634A
Authority
KR
South Korea
Prior art keywords
layer
gate line
substrate
thin film
film transistor
Prior art date
Application number
KR1020060100848A
Other languages
English (en)
Inventor
정영배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060100848A priority Critical patent/KR20080034634A/ko
Publication of KR20080034634A publication Critical patent/KR20080034634A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는 액정 표시 장치에 관한 것으로, 박막 트랜지스터 기판 상에 게이트 라인과 수직하고 데이터 라인과 평행하며, 게이트 라인과 연결되지 않도록 게이트 라인의 형성과 동시에 광 차단막을 형성함으로써 박막 트랜지스터 기판과 컬러 필터 기판을 결합할 때 오정렬을 고려한 블랙 매트릭스의 추가 마진이 필요하지 않아 그 만큼 종래보다 작게 블랙 매트릭스를 형성할 수 있고, 그에 따라 개구율을 향상시킬 수 있다.
TFT, 광 차단막, 블랙 매트릭스, 개구율

Description

박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는 액정 표시 장치{Thin film transistor substrate and method of manufacturing the same, and liquid crystal display having the same}
도 1은 본 발명에 따른 액정 표시 패널의 평면도.
도 2는 본 발명에 따른 액정 표시 패널의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도.
도 3은 본 발명에 따른 액정 표시 패널의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도.
도 4(a) 내지 도 4(f)는 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위해 도 1의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 공정 순서로 도시한 단면도.
도 5(a) 내지 도 5(f)는 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 설명하기 위해 도 1의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 공정 순서로 도시한 단면도.
도 6은 본 발명에 따른 박막 트랜지스터 기판을 구비하는 액정 표시 장치의 분해 사시도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 박막 트랜지스터 기판 200 : 컬러 필터 기판
121 : 게이트 라인 122 : 게이트 전극
126 : 광 차단막 141 : 데이터 라인
142 : 소오스 전극 143 : 드레인 전극
151 : 화소 전극
본 발명은 박막 트랜지스터 기판(Thin Film Transistor Substrate) 및 그 제조 방법에 관한 것으로, 특히 박막 트랜지스터 기판에 광 차단막을 형성하여 컬러 필터 기판에 형성되는 블랙 매트릭스의 크기를 줄여 개구율을 증가시킬 수 있는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display; LCD)는 현재 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극이 형성된 박막 트랜지스터 기판과 공통 전극이 형성된 컬러 필터 기판, 그리고 이들 사이에 삽입된 액정층으로 구성되어, 화소 전극 및 공통 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층에 투과되는 빛의 양을 조절하는 방식으로 화상을 표시한다.
컬러 필터 기판에는 화소 전극이 형성되지 않은 부분에 의한 빛샘 방지하기 위해 블랙 매트릭스를 형성한다. 이러한 블랙 매트릭스는 박막 트랜지스터 기판과 컬러 필터 기판의 결합시 오정렬을 고려하여 수 ㎛, 예를들어 약 3∼5㎛ 폭의 마진(Margin)이 추가로 필요하게 된다. 이는 곧 개구율 감소에 의한 휘도 저하로 이어져 LCD의 품질을 떨어뜨리는 요인이 된다. 특히 콘택과 화소 전극을 하나의 마스크로 형성하는 3매의 마스크를 이용한 액정 표시 장치의 제조 방법은 4매 이상의 마스크를 이용한 제조 방법에 비해 개구율 감소가 더욱 크게 발생된다.
본 발명의 목적은 블랙 매트릭스의 크기를 줄여 개구율을 증가시킬 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 박막 트랜지스터 기판에 광 차단막을 형성함으로써 블랙 매트릭스의 크기를 줄여 개구율을 증가시킬 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공하는데 있다.
본 발명의 일 양태에 따른 박막 트랜지스터 기판은 기판 상부의 소정 영역에 일 방향으로 연장되어 형성된 게이트 라인; 상기 기판 상부의 소정 영역에 타 방향으로 연장되어 형성된 광 차단막; 상기 게이트 라인과 교차하는 방향으로 연장되어 형성된 데이터 라인; 및 상기 게이트 라인 및 상기 데이터 라인에 의해 정의된 화 소 영역에 형성된 화소 전극을 포함한다.
상기 광 차단막은 상기 게이트 라인과 수직한 방향으로 형성되며, 상기 게이트 라인과 연결되지 않도록 형성된다.
상기 광 차단막은 상기 게이트 라인 형성과 동시에 형성된다.
상기 광 차단막은 상기 데이터 라인과 평행한 방향으로 형성되며, 상기 데이터 라인의 양측으로 형성된다.
상기 광 차단막은 상기 화소 전극과 일부 중첩되어 형성된다.
본 발명의 일 양태에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상부의 소정 영역에 일 방향으로 연장된 게이트 라인을 형성하는 단계; 상기 기판 상부의 소정 영역에 타 방향으로 연장된 광 차단막을 형성하는 단계; 상기 게이트 라인과 교차하는 방향으로 연장된 데이터 라인을 형성하는 단계; 상기 게이트 라인 및 상기 데이터 라인에 의해 정의된 화소 영역에 화소 전극을 형성하는 단계를 포함한다.
본 발명의 다른 양태에 따른 박막 트랜지스터 기판의 제조 방법은 기판 상부에 제 1 도전막을 형성한 후 소정 영역을 패터닝하여 게이트 전극을 포함한 게이트 라인을 형성하는 동시에 광 차단막을 형성하는 단계; 전체 구조 상부에 게이트 절연막, 활성층 및 제 2 도전막을 형성한 후 제 2 도전막 및 활성층의 소정 영역을 패터닝하여 소오스 전극 및 드레인 전극을 포함하는 데이터 라인을 형성하는 단계; 및 전체 구조 상부에 보호막을 형성한 후 상기 보호막의 소정 영역을 제거하고, 제 3 도전막을 형성한 후 리프트 오프하여 화소 전극을 형성하는 단계를 포함한다.
본 발명의 일 양태에 따른 액정 표시 장치는 게이트 라인과 수직하고 데이터 라인과 수평한 방향으로 형성되며, 상기 데이터 라인의 양측으로 형성되어 화소 전극과 일부 중첩되어 형성된 광 차단막을 포함하는 박막 트랜지스터 기판; 상기 박막 트랜지스터 기판과 대향되고, 블랙 매트릭스 및 컬러 필터를 포함하는 컬러 필터 기판; 및 상기 박막 트랜지스터 기판과 상기 컬러 필터 기판 사이에 게재된 액정층을 포함한다.
이하,첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 액정 표시 장치의 평면도이고, 도 2는 도 1의 액정 표시 장치를 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도이며, 도 3은 도 1의 액정 표시 장치를 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도이다.
도 1, 도 2 및 도 3을 참조하면, 액정 표시 패널(300)은 서로 대향하는 박막 트랜지스터 기판(100)과 컬러 필터 기판(200), 그리고 이들 사이에 위치하는 액정층(미도시)을 포함한다.
박막 트랜지스터 기판(100)은 제 1 절연 기판(11) 상부에 일 방향으로 연장하는 다수의 게이트 라인(121)과, 게이트 라인(121)과 교차하는 다수의 데이터 라인(141)과, 게이트 라인(121)과 데이터 라인(141)에 의해 정의된 화소 영역에 형성 화소 전극(151)과, 게이트 라인(121), 데이터 라인(141) 및 화소 전극(151)에 접속된 박막 트랜지스터(125)를 포함한다. 또한, 데이터 라인(141)과 수직한 방향으로 형성되며, 게이트 라인(121)과 연결되지 않도록 형성되는 광 차단막(126)을 더 포함한다.
게이트 라인(121)은 주로 가로 방향으로 뻗어 있고, 게이트 라인(121)의 일부가 상하로 돌출하여 게이트 전극(122)을 이룬다.
데이터 라인(141)은 주로 세로 방향으로 뻗어 있고, 그 일부가 돌출하여 소오스 전극(142)을 이룬다. 또한, 게이트 라인(141) 형성시 소오스 전극(142)와 소정 간격 이격되어 드레인 전극(143)이 형성된다.
광 차단막(126)은 게이트 라인(121)과 동시에 형성되고, 게이트 라인(121)과 연결되지 않도록 게이트 라인(121)과 소정 간격 이격되도록 형성된다. 또한, 게이트 라인(121)과 수직한 방향으로 형성되며, 데이터 라인(141)과 평행한 방향으로 형성되고, 화소 전극(151)과 일부 중첩되도록 형성된다. 이때, 광 차단막(126)은 데이터 라인(141)의 양측에 형성되는 것이 바람직하다.
또한, 게이트 라인(121)은 알루민늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성되는 것이 바람직하다. 또한, 게이트 라인(121)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성될 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열 또는 은(Ag) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다. 또한, 상술한 데이터 라인(121) 및 소오스 전극(142) 그리고, 드레인 전극(143)도 상술한 금속으로 형성될 수 있고, 다중층으로 형성될 수도 있다.
박막 트랜지스터(125)는 게이트 라인(121)에 공급되는 신호에 응답하여 데이터 라인(141)에 공급되는 화소 신호가 화소 전극(151)에 충전되도록 한다. 따라서, 박막 트랜지스터(125)는 게이트 라인(121)에 접속된 게이트 전극(122)과, 데이터 라인(141)에 접속된 소오스 전극(142)과, 화소 전극(151)에 접속된 드레인 전극(143)과, 게이트 전극(122)과 소오스 전극(142) 및 드레인 전극(143) 사이에 순차적으로 형성된 게이트 절연막(13) 및 활성층(14)과, 활성층(14)의 적어도 일부에 형성된 오믹 접촉층(15)을 포함한다. 이때 오믹 접촉층(15)은 채널부를 제외한 활성층(14) 상에 형성될 수 있다.
박막 트랜지스터(125)의 상부에는 보호막(19)이 형성되어 있다. 보호막(19)은 질화 실리콘 또는 산화 실리콘 등의 무기 물질로 형성될 수도 있고, 저유전율 유기 절연막으로 형성될 수도 있다. 물론 무기 절연막과 유기 절연막의 이중막으로 형성될 수도 있다.
화소 전극(151)은 게이트 라인(121)과 데이터 라인(141)에 의해 확정된 화소 영역의 기판(11)상에 형성되며, 드레인 전극(143)과 접속되어 있다.
또한, 게이트 라인(121)이 형성될 때 게이트 라인(121)과 평행한 방향으로 스토리지 라인(미도시)이 더 형성될 수 있다.
한편, 컬러 필터 기판(200)은 제 2 절연 기판(211) 상에 형성된 블랙 매트릭 스(221)와, 컬러 필터(231)와, 오버 코트막(241)과, 공통 전극(251)을 포함한다.
블랙 매트릭스(221)는 화소 영역 이외의 영역에 형성되어 화소 영역 이외의 영역으로 빛이 새는 것과 인접한 화소 영역들 사이의 광 간섭을 방지한다. 즉, 블랙 매트릭스(221)는 박막 트랜지스터 기판(100)의 화소 전극(151)이 형성된 영역을 개방하는 개구부를 갖는다. 또한, 블랙 매트릭스(221)는 박막 트랜지스터 기판(100)에 광 차단막(126)이 형성되기 때문에 박막 트랜지스터 기판(100)과 컬러 필터 기판(200)을 접합할 때 필요한 추가 마진이 필요하지 않아 그 만큼 종래보다 작게 형성된다.
컬러 필터(231)는 블랙 매트릭스(221)를 경계로 하여 적색, 녹색 및 청색 필터가 반복되어 형성된다. 컬러 필터(231)는 광원으로부터 조사되어 액정층(미도시)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러 필터(231)는 감광성 유기 물질로 형성된다.
오버 코트막(241)은 컬러 필터(231)와 컬러 필터(231)가 덮고 있지 않은 블랙 매트릭스(221)의 상부에 형성된다. 오버 코트막(241)은 컬러 필터(231)를 평탄화하면서, 컬러 필터(231)를 보호하는 역할을 하며 아크릴계 에폭시 재료를 이용하여 형성한다.
오버 코트막(241)의 상부에는 공통 전극(251)이 형성된다. 공통 전극(251)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 이루어진다. 공통 전극(251)은 박막 트랜지스터 기판의 화소 전극(151)과 함께 액정층(미도시)에 전압을 인가한다.
상기한 바와 같이 본 발명은 박막 트랜지스터 기판(100) 상에 데이터 라인(141)과 평행하게 광 차단막(126)이 형성되기 때문에 박막 트랜지스터 기판(100)과 컬러 필터 기판(200)의 오정렬을 고려한 블랙 매트릭스(221)의 마진이 필요하지 않아 블랙 매트릭스(221)를 그 만큼 작게 형성할 수 있다. 따라서, 개구율을 향상시킬 수 있다.
도 4(a) 내지 도 4(f) 및 도 5(a) 내지 도 5(f)는 본 발명의 일 실시 예에 따른 3매의 마스크를 이용한 박막 트랜지스터 기판의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 도 4(a) 내지 도 4(f)는 도 1의 I-I' 라인을 따라 절취한 상태의 공정 순으로 도시한 단면도이며, 도 5(a) 내지 도 5(f)는 도 1의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 공정 순으로 도시한 단면도이다.
도 4(a) 및 도 5(a)를 참조하면, 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질의 기판(11) 상부에 제 1 도전막(12)을 형성한 후 제 1 마스크(미도시)를 이용한 사진 및 식각 공정으로 제 1 도전막(12)을 패터닝한다. 이에 의해 게이트 전극(122)을 포함한 게이트 라인(121)이 형성되는 동시에 광 차단막(126)이 형성된다. 즉, 가로 방향으로 뻗은 게이트 라인(121)과 이로부터 돌출된 게이트 전극(122)이 형성되는 동시에 게이트 라인(121)과 수직한 방향으로 게이트 라인(121)과 연결되지 않도록 광 차단막(126)이 형성된다. 한편, 광 차단막(126)은 이후 형성될 데이터 라인(141)과 평행한 방향으로 형성되며, 데이터 라인(141)의 양측으로 형성되는 것이 바람직하다. 제 1 도전막(12)은 CVD 방법, PVD 방법 또는 스퍼터링 방법 등의 증착 방법에 의해 형성하며, 제 1 도전막(12)으로는 크롬(Cr), 구리(Cu) 등의 단일층 또는 다중층으로 형성할 수 있다. 여기서, 제 1 도전막(12)을 다중층으로 형성하면 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻을 수 있다. 예를들어, 알루미늄(Al) 또는 알루미늄 합금(Al alloy)을 하부층으로 사용하고 크롬(Cr), 몰리브덴(Mo), 몰리브덴(Mo)-텅스텐(W) 또는 몰리브덴(Mo)-텅스텐 나이트라이드(WN)를 상부층으로 사용하는 이중층으로 형성할 수 있다. 이는 하부층으로 배선 저항에 의한 신호 저항을 방지하기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층으로 화학 약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생되는 알루미늄 또는 알루미늄 합금의 단점을 보완하기 위해 화학 약품에 대한 내식성이 강한 크롬(Cr), 몰리브덴(Mo), 몰리브덴(Mo)-텅스텐(W) 또는 몰리브덴(Mo)-텅스텐 나이트라이드(WN)를 사용하는 것이다.
도 4(b) 및 도 5(b)를 참조하면, 전체 구조 상부에 게이트 절연막(13), 활성층(14), 오믹 접촉층(15) 및 제 2 도전막(16)을 순차적으로 형성한다. 여기서, 게이트 절연막(13)은 PECVD 방법 또는 스퍼터링 방법 등을 이용하여 형성하며, 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 산화 실리콘막 또는 질화 실리콘막을 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있다. 게이트 절연막(13) 상부에는 상기 증착 방법을 이용하여 활성층(14) 및 오믹 접촉층(15)을 순차적으로 형성한다. 활성층(14)으로는 비정질 실리콘층을 이 용하고, 오믹 접촉층(15)으로는 실리사이드 또는 N형 불순물이 고농도로 도핑된 비정질 실리콘층을 사용한다. 그리고, 제 2 도전막(16)은 금속 단일층으로 형성할 수 있으며, 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위해 다중층으로 형성할 수 있다. 예를들어 제 2 도전막(16)은 크롬(Cr)의 단일층으로 형성할 수 있으며, 몰리브덴(Mo), 알루미늄(Al), 몰리브덴(Mo)의 3중층으로 형성할 수 있다.
도 4(c) 및 5(c)를 참조하면, 제 2 도전막(16) 상부에 제 1 감광막(17)을 형성한 후 제 2 마스크(18)를 이용한 노광 및 현상 공정으로 제 1 감광막(17)을 패터닝한다. 여기서, 제 2 마스크(18)는 적어도 투과량이 다른 세가지 영역을 포함하여 구성되는데, 예컨데 완전 투과 영역(A), 중간 투과 영역(B) 및 완전 차단 영역(C)을 포함하는 구조를 갖는다. 여기서, 완전 투과 영역(A)은 100%의 광을 투과하는 영역이고, 완전 차단 영역(C)은 100%의 광을 차단하는 영역이며, 중간 투과 영역(B)은 완전 투과 영역(A)과 완전 차단 영역(C)의 중간 정도의 광을 투과할 수 있는 영역으로, 예컨데 50%의 광을 투과하는 영역이다. 이렇게 적어도 투과량이 다른 세가지 영역을 갖도록 제 2 마스크(18)를 구성하기 위해서 제 2 마스크(18)로는 슬릿(slit) 마스크 또는 하프톤 마스크등을 이용할 수 있다. 슬릿 마스크는 슬릿의 폭과 간격을 조절하여 광의 투과량을 조절하는 마스크로서, 슬릿의 폭이 넓고 간격이 좁을수록 많은 광을 투과하고, 슬릿의 폭이 좁고 간격이 넓을수록 적은 광을 투과하게 된다. 한편, 제 2 마스크(18)의 완전 투과 영역(A)은 제 2 도전막(16), 오믹 접촉층(15), 활성층(14) 및 게이트 절연막(13)이 완전히 식각되는 영역과 대응 하고, 중간 투과 영역(B)은 제 2 도전막(16) 및 오믹 콘택층(15)이 식각되는 채널이 형성될 영역에 대응하며, 완전 차단 영역(C)은 제 2 도전막(16), 오믹 콘택층(15), 활성층(14) 및 게이트 절연막(13)이 식각되지 않는 소오스 전극(142) 및 드레인 전극(143)을 포함하는 데이터 라인(141)에 대응한다. 상기와 같이 구성된 제 2 마스크(18)를 이용하여 제 1 감광막(17)을 노광 및 현상하면 완전 투과 영역(A)에 의해 완전히 노광된 부분의 제 1 감광막(17)은 완전히 제거되고, 중간 투과 영역(B)에 의해 중간 정도 노광된 부분의 제 1 감광막(17)은 일정 두께 잔류하며, 완전 차단 영역(C)에 의해 노광되지 않은 부분의 제 1 감광막(17)은 완전히 잔류하게 된다. 즉, 제 1 감광막(17)은 노광량에 따라 단차를 가진 형상을 갖게 된다.
도 4(d) 및 도 5(d)를 참조하면, 제 2 마스크(18)를 이용한 노광 및 현상 공정으로 단차를 갖도록 패터닝된 제 1 감광막(17)을 식각 마스크로 식각 공정, 바람직하게는 에치백 공정을 실시하면, 제 1 감광막(17)이 식각되면서 제 2 도전막(16)의 일부, 오믹 접촉층(15)의 일부, 활성층(14)의 일부, 그리고 게이트 절연막(13)의 일부가 식각되게 된다. 즉, 제 2 마스크(18)의 완전 투과 영역(A)에 의해 완전히 노광된 부분의 제 1 감광막(17)이 완전히 제거되기 때문에 그에 대응하는 부분의 제 2 도전막(16), 오믹 접촉층(15), 활성층(14) 및 게이트 절연막(13)이 완전히 식각되어 기판(11)이 노출된다. 그리고, 제 2 마스크(18)의 중간 투과 영역(B)에 의해 중간 정도 노광된 부분의 제 1 감광막(17)은 일정 두께 잔류하기 때문에 제 2 도전막(16) 및 오믹 접촉층(15)만이 식각되어 활성층(14)이 노출되게 된다. 또한, 제 2 마크스(18)의 완전 차단 영역(C)에 의해 노광되지 않은 부분의 제 1 감광막(17)은 완전히 잔류하기 때문에 이에 대응하는 부분의 제 2 도전막(16), 오믹 접촉층(15), 활성층(14), 게이트 절연막(13) 및 데이터 라인(141)은 식각되지 않게 된다. 따라서, 소오스 전극(142) 및 드레인 전극(143)을 포함한 데이터 라인(141)이 형성되는 동시에 채널이 확정된다.
도 4(e) 및 도 5(e)를 참조하면, 잔류하는 제 1 감광막(17)을 제거한 후 전체 구조 상부에 보호막(19)을 형성한다. 보호막(19) 상부에 제 2 감광막(20)을 형성한 후 제 3 마스크(21)를 이용한 노광 및 현상 공정으로 제 2 감광막(20)을 패터닝한다. 여기서, 제 3 마스크(21)는 완전 투과 영역(A) 및 완전 차단 영역(C)으로 구성된다. 한편, 제 3 마스크(21)의 완전 투과 영역(A)은 보호막(19)이 완전히 식각되는 영역과 대응하며, 완전 차단 영역(C)은 보호막(19)이 식각되지 않는 영역에 대응한다. 여기서, 보호막(19)이 완전히 제거되는 영역은 드레인 전극(143)의 일부를 포함한 화소 전극(151)이 형성되는 화소 영역이고, 보호막(19)이 제거되지 않는 영역은 화소 전극(151)이 형성되지 않는 영역으로서 게이트 전극(122)을 포함한 게이트 라인(121) 및 데이터 라인(141)이 형성된 영역을 포함하는 영역이다.
도 4(f) 및 도 5(f)를 참조하면, 제 3 마스크(21)에 의한 노광 및 현상 공정으로 패터닝된 제 2 감광막(20)을 식각 마스크로 이용한 식각 공정으로 화소 영역 의 보호막(19)을 식각한다. 그리고, 전체 구조 상부에 ITO막 또는 IZO막을 포함하는 제 3 도전막(22)을 형성한다. 이후 제 2 감광막(20)을 유기 용제, 예컨데 솔벤트 용액을 이용하여 제거하면, 제 2 감광막(20)과 함께 제 2 감광막(20) 상부에 형성된 제 3 도전막(22)도 선택적으로 제거된다. 이렇게 하면, 화소 영역의 기판(11) 상에 화소 전극(151)이 형성된다.
상기와 같이 박막 트랜지스터 기판(100)의 제조와 별도로 컬러 필터 기판(200)을 제조한다. 컬러 필터 기판(200)을 제조하기 위해 제 2 기판(211)의 소정 영역, 즉 박막 트랜지스터 기판(100)의 화소 전극(151)이 형성되지 않은 영역에 대응되는 영역에 블랙 매트릭스(221)를 형성하고, 화소 전극(151)이 형성된 영역에 대응되는 영역에 컬러 필터(231)를 형성한다. 그리고, 블랙 매트릭스(221)와 컬러 필터(231)의 단차를 제거하기 위해 오버 코트막(241)을 선택적으로 형성한다. 이후 컬러 필터 기판(200)의 전면에 공통 전극(251)을 형성한다.
상기와 같이 제조된 박막 트랜지스터 기판(100)과 컬러 필터 기판(200)은 각각의 화소 전극(151)과 공통 전극(251)이 서로 대향되도록 두 기판을 가압하여 합착된다. 이때, 두 기판 사이의 밀봉을 위해 소정의 실링막이 도포될 수 있다. 그리고, 두 기판 사이의 셀갭을 유지하기 위해 스페이서가 마련될 수도 있다. 이후, 합착된 두 기판 사이에 액정을 주입하고 밀봉하여 액정 표시 패널을 제작한다.
상술한 바와 같이 제작된 액정 표시 패널은 박막 트랜지스터 기판(100)의 박막 트랜지스터(125)를 턴온시켜 화소 형성에 필요한 전기적 신호를 화소 전극(151) 에 인가하고, 컬러 필터 기판(200)의 공통 전극(251)에 공통 전압을 인가하면 화소 전극(151)과 공통 전극(251) 사이에 전계가 형성된다. 이러한 전계에 의해 액정층의 배열이 변화하고, 변화된 배열에 따라 광투과도가 변경되어 목표로 하는 화상을 표시하게 된다.
한편, 상기에서는 투과형 액정 표시 패널을 예로들어 설명하였으나, 이에 국한되지 않고 반투과형 액정 표시 패널에도 적용될 수 있다.
상기한 바와 같이 본 발명에 의하면 박막 트랜지스터 기판 상에 데이터 라인과 평행하고 게이트 라인과 연결되지 않도록 게이트 라인 형성과 동시에 광 차단막을 형성함으로써 박막 트랜지스터 기판과 컬러 필터 기판을 결합할 때 오정렬을 고려한 블랙 매트릭스의 추가 마진이 필요하지 않아 그 만큼 종래보다 작게 블랙 매트릭스를 형성할 수 있고, 그에 따라 개구율을 향상시킬 수 있다.

Claims (8)

  1. 기판 상부의 소정 영역에 일 방향으로 연장되어 형성된 게이트 라인;
    상기 기판 상부의 소정 영역에 타 방향으로 연장되어 형성된 광 차단막;
    상기 게이트 라인과 교차하는 방향으로 연장되어 형성된 데이터 라인; 및
    상기 게이트 라인 및 상기 데이터 라인에 의해 정의된 화소 영역에 형성된 화소 전극을 포함하는 박막 트랜지스터 기판.
  2. 제 1 항에 있어서, 상기 광 차단막은 상기 게이트 라인과 수직한 방향으로 형성되며, 상기 게이트 라인과 연결되지 않도록 형성된 박막 트랜지스터 기판.
  3. 제 1 항에 있어서, 상기 광 차단막은 상기 게이트 라인 형성과 동시에 형성된 박막 트랜지스터 기판.
  4. 제 1 항에 있어서, 상기 광 차단막은 상기 데이터 라인과 평행한 방향으로 형성되며, 상기 데이터 라인의 양측으로 형성된 박막 트랜지스터 기판.
  5. 제 1 항에 있어서, 상기 광 차단막은 상기 화소 전극과 일부 중첩되어 형성된 박막 트랜지스터 기판.
  6. 기판 상부의 소정 영역에 일 방향으로 연장된 게이트 라인을 형성하는 단계;
    상기 기판 상부의 소정 영역에 타 방향으로 연장된 광 차단막을 형성하는 단계;
    상기 게이트 라인과 교차하는 방향으로 연장된 데이터 라인을 형성하는 단계;
    상기 게이트 라인 및 상기 데이터 라인에 의해 정의된 화소 영역에 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 기판 상부에 제 1 도전막을 형성한 후 소정 영역을 패터닝하여 게이트 전극을 포함한 게이트 라인을 형성하는 동시에 광 차단막을 형성하는 단계;
    전체 구조 상부에 게이트 절연막, 활성층 및 제 2 도전막을 형성한 후 제 2 도전막 및 활성층의 소정 영역을 패터닝하여 소오스 전극 및 드레인 전극을 포함하는 데이터 라인을 형성하는 단계; 및
    전체 구조 상부에 보호막을 형성한 후 상기 보호막의 소정 영역을 제거하고, 제 3 도전막을 형성한 후 리프트 오프하여 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
  8. 게이트 라인과 수직하고 데이터 라인과 수평한 방향으로 형성되며, 상기 데이터 라인의 양측으로 형성되어 화소 전극과 일부 중첩되어 형성된 광 차단막을 포함하는 박막 트랜지스터 기판;
    상기 박막 트랜지스터 기판과 대향되고, 블랙 매트릭스 및 컬러 필터를 포함하는 컬러 필터 기판; 및
    상기 박막 트랜지스터 기판과 상기 컬러 필터 기판 사이에 게재된 액정층을 포함하는 액정 표시 장치.
KR1020060100848A 2006-10-17 2006-10-17 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치 KR20080034634A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060100848A KR20080034634A (ko) 2006-10-17 2006-10-17 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100848A KR20080034634A (ko) 2006-10-17 2006-10-17 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20080034634A true KR20080034634A (ko) 2008-04-22

Family

ID=39573962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100848A KR20080034634A (ko) 2006-10-17 2006-10-17 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20080034634A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9465270B2 (en) 2014-01-24 2016-10-11 Samsung Display Co., Ltd. Liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9465270B2 (en) 2014-01-24 2016-10-11 Samsung Display Co., Ltd. Liquid crystal display
US9804468B2 (en) 2014-01-24 2017-10-31 Samsung Display Co., Ltd. Liquid crystal display

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR100726132B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US6927815B2 (en) Thin film transistor liquid crystal display and method for manufacturing the same
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
KR101252001B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101515382B1 (ko) 박막 트랜지스터 표시판
KR20040053636A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR20140083650A (ko) 액정표시장치 및 그 제조방법
EP2521180A1 (en) Active matrix substrate and method for manufacturing same
JP5652841B2 (ja) 薄膜トランジスタ表示板
US20070188682A1 (en) Method for manufacturing a display device
KR101174429B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP5240749B2 (ja) 薄膜トランジスター基板、その製造方法及びこれを備える液晶表示装置
JP2005018069A (ja) 液晶表示装置
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
KR101341783B1 (ko) 액정표시장치 및 그의 제조방법
KR20080073573A (ko) 액정패널과 이의 제조방법
KR100470022B1 (ko) 액정표시장치와 그 제조방법
KR20080034634A (ko) 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치
KR101648702B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR20150084228A (ko) 액정 표시 장치 및 그 제조 방법
KR101765100B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 액정표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination