JP5200366B2 - 薄膜トランジスタパネルおよびその製造方法 - Google Patents
薄膜トランジスタパネルおよびその製造方法 Download PDFInfo
- Publication number
- JP5200366B2 JP5200366B2 JP2006321218A JP2006321218A JP5200366B2 JP 5200366 B2 JP5200366 B2 JP 5200366B2 JP 2006321218 A JP2006321218 A JP 2006321218A JP 2006321218 A JP2006321218 A JP 2006321218A JP 5200366 B2 JP5200366 B2 JP 5200366B2
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- connection terminal
- external connection
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
それらの上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成するとともに、これらの上に金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜を形成する工程と、
それらの上に絶縁膜を形成する工程と、
ドライエッチングにより、前記絶縁膜にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成し、且つ、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成する工程と、
前記ゲートライン用外部接続端子用コンタクトホールを介して露出された前記ゲートライン用外部接続端子の上面に前記ドライエッチングにより形成された変質層を除去する工程と、
前記絶縁膜の上面に金属酸化物からなる画素電極、上層ドレインライン用外部接続端子および上層ゲートライン用外部接続端子を前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して前記ソース電極用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記ゲートライン用外部接続端子に接続させて形成する工程と、
を有し、
前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子と、前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜とを形成する際に、前記ゲート絶縁膜上に、n型アモルファスシリコン膜を成膜し、次いで前記n型アモルファスシリコン膜の上面に、前記金属膜および前記金属酸化膜を連続して成膜後、前記金属膜および前記金属酸化膜をパターニングすることによって、前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子と、前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜とを形成することを含むことを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記金属はCrであり、前記変質層の除去はHNO3、HCl、H2Oの混合液を用いて行なうことを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、前記金属酸化物はITOであることを特徴とするものである。
請求項4に記載の発明は、基板上に金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子を形成するとともに、これらの上にゲート電極用金属酸化膜、ゲートライン用金属酸化膜およびゲートライン用外部接続端子用金属酸化膜を形成する工程と、
それらの上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成するとともに、これらの上に金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜を形成する工程と、
それらの上に絶縁膜を形成する工程と、
ドライエッチングにより、前記絶縁膜にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成し、且つ、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成する工程と、
前記絶縁膜の上面に金属酸化物からなる画素電極、上層ドレインライン用外部接続端子および上層ゲートライン用外部接続端子を前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して前記ソース電極用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記ゲートライン用外部接続端子用金属酸化膜に接続させて形成する工程と、
を有し、
前記ゲート電極、前記ゲートラインおよび前記ゲートライン用外部接続端子と、前記ゲート電極用金属酸化膜、ゲートライン用金属酸化膜およびゲートライン用外部接続端子用金属酸化膜を形成する際に、前記金属膜および前記金属酸化膜とを連続して成膜後、前記金属膜および前記金属酸化膜をパターニングすることによって、前記前記ゲート電極、前記ゲートラインおよび前記ゲートライン用外部接続端子と、前記ゲート電極用金属酸化膜、ゲートライン用金属酸化膜およびゲートライン用外部接続端子用金属酸化膜とを形成することを含むことを特徴とするものである。
請求項5に記載の発明は、請求項1〜4に記載の発明において、前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成するとともに、こられの上に前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜を形成する工程は、前記ゲート絶縁膜上に真性アモルファスシリコン膜を成膜し、前記ゲート電極上における前記真性アモルファスシリコン膜上にチャネル保護膜を形成し、前記チャネル保護膜を含む前記真性アモルファスシリコン膜上にn型アモルファスシリコン膜、金属膜および金属酸化膜を連続して成膜し、前記金属酸化膜上にソース電極形成用レジスト膜、ドレイン電極形成用レジスト膜、ドレインライン形成用レジスト膜およびドレインライン用外部接続端子形成用レジスト膜を形成し、前記各レジスト膜をマスクとして前記金属酸化膜および前記金属膜を連続してウェットエッチングして前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成するとともに、こられの上に前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜を形成し、前記各レジスト膜を剥離し、前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記チャネル保護膜をマスクとして前記n型アモルファスシリコン膜および前記真性アモルファスシリコン膜を連続してドライエッチングする工程であることを特徴とするものである。
請求項6に記載の発明は、請求項1、4、5のいずれかに記載の発明において、前記金属はCrであり、前記金属酸化膜はITOであることを特徴とするものである。
請求項7に記載の発明は、基板上に設けられた金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子と、
前記ゲート電極、前記ゲートラインおよび前記ゲートライン用外部接続端子上を覆うように設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子と、
前記ソース電極の上面、前記ドレイン電極の上面、前記ドレインラインの上面および前記ドレインライン用外部接続端子の上面にのみ接触するように設けられた金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜と、
前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜上を覆うように設けられた絶縁膜と、
前記ソース電極用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜の上面を露出するように前記絶縁膜に設けられた、ソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールと、
前記ゲートライン用外部接続端子の上面を露出するように前記絶縁膜および前記ゲート絶縁膜に設けられた、ゲートライン用外部接続端子用コンタクトホールと、
を備えることを特徴とするものである。
請求項8に記載の発明は、基板上に設けられた金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子と、
前記ゲート電極の上面およびゲートライン用外部接続端子の上面にのみ接触するように設けられた金属酸化物からなるゲート電極用金属酸化膜およびゲートライン用外部接続端子用金属酸化膜と、
前記ゲート電極用金属酸化膜および前記ゲートライン用外部接続端子用金属酸化膜上を覆うように設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子と、
前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子上面にのみ接触するように設けられた金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜と、
前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜上を覆うように設けられた絶縁膜と、
前記ソース電極用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜の上面を露出するように前記絶縁膜に設けられた、ソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールと、
前記ゲートライン用外部接続端子用金属酸化膜の上面を露出するように前記絶縁膜および前記ゲート絶縁膜に設けられた、ゲートライン用外部接続端子用コンタクトホールと、
を備えることを特徴とするものである。
図1はこの発明の第1実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この場合、図1の左側から右側に向かって、画素電極15を含む薄膜トランジスタ11の部分の断面図、ゲートライン用外部接続端子21の部分の断面図、ドレインライン用外部接続端子31の部分の断面図を示す。
図9はこの発明の第2実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図1に示す薄膜トランジスタパネルと異なる点は、ソース電極9の上面においてソース電極用コンタクトホール14以外の領域に変質層46が形成され、ドレイン電極10の上面に変質層49が形成され、ドレインライン12の上面に変質層50が形成され、ドレインライン用外部接続端子31の上面においてドレインライン用外部接続端子用コンタクトホール32以外の領域に変質層48が形成されている点である。
図14はこの発明の第3実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図1に示す薄膜トランジスタパネルと異なる点は、ソース電極9、ドレイン電極10、ドレインライン12およびドレインライン用外部接続端子31の各上面にITO等の金属酸化物からなるソース電極用金属酸化膜9a、ドレイン電極用金属酸化膜10a、ドレインライン用金属酸化膜12cおよびドレインライン用外部接続端子用金属酸化膜31cを形成した点である。
図20はこの発明の第4実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図14に示す薄膜トランジスタパネルと異なる点は、ゲート電極2、ゲートライン3およびゲートライン用外部接続端子21の各上面にITO等の金属酸化物からなるゲート電極用金属酸化膜2a、ゲートライン用金属酸化膜3aおよびゲートライン用外部接続端子用金属酸化膜21aを形成した点である。
2 ゲート電極
3 ゲートライン
4 ゲート絶縁膜
5 半導体薄膜
6 チャネル保護膜
7、8 オーミックコンタクト層
9 ソース電極
10 ドレイン電極
11 薄膜トランジスタ
12 ドレインライン
13 オーバーコート膜
14 ソース電極用コンタクトホール
15 画素電極
21 ゲートライン用外部接続端子
22 ゲートライン用外部接続端子用コンタクトホール
23 上層ゲートライン用外部接続端子
31 ドレインライン用外部接続端子
32 ドレインライン用外部接続端子用コンタクトホール
33 上層ドレインライン用外部接続端子
41 真性アモルファスシリコン膜
42 チャネル保護膜形成用膜
43 n型アモルファスシリコン膜
44 金属膜
45a、45b、45c、45d レジスト膜
46、47、48 変質層
Claims (8)
- 基板上に金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子を形成する工程と、
それらの上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成するとともに、これらの上に金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜を形成する工程と、
それらの上に絶縁膜を形成する工程と、
ドライエッチングにより、前記絶縁膜にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成し、且つ、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成する工程と、
前記ゲートライン用外部接続端子用コンタクトホールを介して露出された前記ゲートライン用外部接続端子の上面に前記ドライエッチングにより形成された変質層を除去する工程と、
前記絶縁膜の上面に金属酸化物からなる画素電極、上層ドレインライン用外部接続端子および上層ゲートライン用外部接続端子を前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して前記ソース電極用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記ゲートライン用外部接続端子に接続させて形成する工程と、
を有し、
前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子と、前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜とを形成する際に、前記ゲート絶縁膜上に、n型アモルファスシリコン膜を成膜し、次いで前記n型アモルファスシリコン膜の上面に、前記金属膜および前記金属酸化膜を連続して成膜後、前記金属膜および前記金属酸化膜をパターニングすることによって、前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子と、前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜とを形成することを含むことを特徴とする薄膜トランジスタパネルの製造方法。 - 請求項1に記載の発明において、前記金属はCrであり、前記変質層の除去はHNO3、HCl、H2Oの混合液を用いて行なうことを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項2に記載の発明において、前記金属酸化物はITOであることを特徴とする薄膜トランジスタパネルの製造方法。
- 基板上に金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子を形成するとともに、これらの上にゲート電極用金属酸化膜、ゲートライン用金属酸化膜およびゲートライン用外部接続端子用金属酸化膜を形成する工程と、
それらの上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成するとともに、これらの上に金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜を形成する工程と、
それらの上に絶縁膜を形成する工程と、
ドライエッチングにより、前記絶縁膜にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成し、且つ、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成する工程と、
前記絶縁膜の上面に金属酸化物からなる画素電極、上層ドレインライン用外部接続端子および上層ゲートライン用外部接続端子を前記ソース電極用コンタクトホール、前記ドレインライン用外部接続端子用コンタクトホールおよび前記ゲートライン用外部接続端子用コンタクトホールを介して前記ソース電極用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記ゲートライン用外部接続端子用金属酸化膜に接続させて形成する工程と、
を有し、
前記ゲート電極、前記ゲートラインおよび前記ゲートライン用外部接続端子と、前記ゲート電極用金属酸化膜、ゲートライン用金属酸化膜およびゲートライン用外部接続端子用金属酸化膜を形成する際に、前記金属膜および前記金属酸化膜とを連続して成膜後、前記金属膜および前記金属酸化膜をパターニングすることによって、前記前記ゲート電極、前記ゲートラインおよび前記ゲートライン用外部接続端子と、前記ゲート電極用金属酸化膜、ゲートライン用金属酸化膜およびゲートライン用外部接続端子用金属酸化膜とを形成することを含むことを特徴とする薄膜トランジスタパネルの製造方法。 - 請求項1〜4のいずれかに記載の発明において、前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成するとともに、これらの上に前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜を形成する工程は、前記ゲート絶縁膜上に真性アモルファスシリコン膜を成膜し、前記ゲート電極上における前記真性アモルファスシリコン膜上にチャネル保護膜を形成し、前記チャネル保護膜を含む前記真性アモルファスシリコン膜上にn型アモルファスシリコン膜、金属膜および金属酸化膜を連続して成膜し、前記金属酸化膜上にソース電極形成用レジスト膜、ドレイン電極形成用レジスト膜、ドレインライン形成用レジスト膜およびドレインライン用外部接続端子形成用レジスト膜を形成し、前記各レジスト膜をマスクとして前記金属酸化膜および前記金属膜を連続してウェットエッチングして前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子を形成するとともに、これらの上に前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜を形成し、前記各レジスト膜を剥離し、前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜、前記ドレインライン用外部接続端子用金属酸化膜および前記チャネル保護膜をマスクとして前記n型アモルファスシリコン膜および前記真性アモルファスシリコン膜を連続してドライエッチングする工程であることを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項1、4、5のいずれかに記載の発明において、前記金属はCrであり、前記金属酸化物はITOであることを特徴とする薄膜トランジスタパネルの製造方法。
- 基板上に設けられた金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子と、
前記ゲート電極、前記ゲートラインおよび前記ゲートライン用外部接続端子上を覆うように設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子と、
前記ソース電極の上面、前記ドレイン電極の上面、前記ドレインラインの上面および前記ドレインライン用外部接続端子の上面にのみ接触するように設けられた金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜と、
前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜上を覆うように設けられた絶縁膜と、
前記ソース電極用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜の上面を露出するように前記絶縁膜に設けられた、ソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールと、
前記ゲートライン用外部接続端子の上面を露出するように前記絶縁膜および前記ゲート絶縁膜に設けられた、ゲートライン用外部接続端子用コンタクトホールと、
を備える薄膜トランジスタパネル。 - 基板上に設けられた金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子と、
前記ゲート電極の上面およびゲートライン用外部接続端子の上面にのみ接触するように設けられた金属酸化物からなるゲート電極用金属酸化膜およびゲートライン用外部接続端子用金属酸化膜と、
前記ゲート電極用金属酸化膜および前記ゲートライン用外部接続端子用金属酸化膜上を覆うように設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子と、
前記ソース電極、前記ドレイン電極、前記ドレインラインおよび前記ドレインライン用外部接続端子上面にのみ接触するように設けられた金属酸化物からなるソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜と、
前記ソース電極用金属酸化膜、前記ドレイン電極用金属酸化膜、前記ドレインライン用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜上を覆うように設けられた絶縁膜と、
前記ソース電極用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜の上面を露出するように前記絶縁膜に設けられた、ソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールと、
前記ゲートライン用外部接続端子用金属酸化膜の上面を露出するように前記絶縁膜および前記ゲート絶縁膜に設けられた、ゲートライン用外部接続端子用コンタクトホールと、
を備える薄膜トランジスタパネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006321218A JP5200366B2 (ja) | 2006-11-29 | 2006-11-29 | 薄膜トランジスタパネルおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006321218A JP5200366B2 (ja) | 2006-11-29 | 2006-11-29 | 薄膜トランジスタパネルおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008135598A JP2008135598A (ja) | 2008-06-12 |
JP5200366B2 true JP5200366B2 (ja) | 2013-06-05 |
Family
ID=39560236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006321218A Expired - Fee Related JP5200366B2 (ja) | 2006-11-29 | 2006-11-29 | 薄膜トランジスタパネルおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5200366B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069808A (ja) * | 2010-09-24 | 2012-04-05 | Casio Comput Co Ltd | 薄膜トランジスタ基板の製造方法 |
JP5671948B2 (ja) * | 2010-11-04 | 2015-02-18 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板、及び液晶表示装置 |
US8939794B2 (en) * | 2012-07-30 | 2015-01-27 | Tyco Electronics Corporation | Coaxial cable assembly |
DE102019004521A1 (de) * | 2018-07-02 | 2020-01-02 | Sharp Kabushiki Kaisha | Aktivmatrixsubstrat und verfahren zur herstellung eines aktivmatrixsubstrats |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5984525A (ja) * | 1982-11-08 | 1984-05-16 | Hitachi Ltd | 薄膜素子の製造方法 |
JPH07321202A (ja) * | 1994-05-25 | 1995-12-08 | Fuji Xerox Co Ltd | 多層配線の形成方法 |
JP3152193B2 (ja) * | 1996-12-18 | 2001-04-03 | 日本電気株式会社 | 薄膜トランジスタアレイ基板およびその製造方法 |
JP4076164B2 (ja) * | 2002-04-16 | 2008-04-16 | シャープ株式会社 | アクティブマトリックス基板の製造方法 |
JP2005340569A (ja) * | 2004-05-28 | 2005-12-08 | Casio Comput Co Ltd | 金属膜パターンの形成方法および金属膜パターンを備えた薄膜トランジスタパネル |
JP2006235284A (ja) * | 2005-02-25 | 2006-09-07 | Casio Comput Co Ltd | 表示装置およびその製造方法 |
-
2006
- 2006-11-29 JP JP2006321218A patent/JP5200366B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008135598A (ja) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4823989B2 (ja) | Tft―lcdアレイ基板及びその製造方法 | |
KR100445286B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
KR100865451B1 (ko) | 박막 트랜지스터 lcd 화소 유닛 및 그 제조방법 | |
KR100344846B1 (ko) | 박막트랜지스터와 그 제조방법 | |
KR100340308B1 (ko) | 표시패널 및 그 제조방법 | |
JP2008166765A (ja) | Tftアレイ構造及びその製造方法 | |
US20150340455A1 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
US8703510B2 (en) | Array substrate and a manufacturing method thereof | |
US6872603B2 (en) | Method for forming interconnections including multi-layer metal film stack for improving corrosion and heat resistances | |
US9502437B2 (en) | Method of manufacturing array substrate, array substrate and display device | |
WO2011132353A1 (ja) | 表示装置及びその製造方法 | |
JP5200366B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
JP2002258319A (ja) | 液晶表示装置 | |
JP5679397B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
TWI459477B (zh) | 畫素結構及其製作方法 | |
JP2006235284A (ja) | 表示装置およびその製造方法 | |
JP2009117620A (ja) | 画像読取装置およびその製造方法 | |
JP2002110631A (ja) | 多層薄膜パターンの製造方法 | |
JP5087825B2 (ja) | アクティブ基板の製造方法 | |
JPH06102528A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
JP2006163244A (ja) | 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法 | |
JP5521269B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
JP4742295B2 (ja) | 薄膜トランジスタパネルの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |