JP5521269B2 - 薄膜トランジスタパネルの製造方法 - Google Patents

薄膜トランジスタパネルの製造方法 Download PDF

Info

Publication number
JP5521269B2
JP5521269B2 JP2007325389A JP2007325389A JP5521269B2 JP 5521269 B2 JP5521269 B2 JP 5521269B2 JP 2007325389 A JP2007325389 A JP 2007325389A JP 2007325389 A JP2007325389 A JP 2007325389A JP 5521269 B2 JP5521269 B2 JP 5521269B2
Authority
JP
Japan
Prior art keywords
film
thin film
forming
electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007325389A
Other languages
English (en)
Other versions
JP2009145789A5 (ja
JP2009145789A (ja
Inventor
慶成 岩浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007325389A priority Critical patent/JP5521269B2/ja
Publication of JP2009145789A publication Critical patent/JP2009145789A/ja
Publication of JP2009145789A5 publication Critical patent/JP2009145789A5/ja
Application granted granted Critical
Publication of JP5521269B2 publication Critical patent/JP5521269B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

この発明は薄膜トランジスタパネルの製造方法に関する。
従来の液晶表示装置の薄膜トランジスタパネルには、薄膜トランジスタのドレイン電極および該ドレイン電極に接続されたドレイン配線をAl系金属膜および該Al系金属膜の上面に設けられたMo膜からなる2層構造としたものがある(例えば、特許文献1参照)。この場合、Mo膜の反射率はAl系金属膜の反射率よりも低く、これにより、ドレイン配線を高反射率のAl系金属膜のみによって形成した場合と比較して、ドレイン配線の上面による外光反射に起因するコントラスト低下が抑制される。
特開平9−331066号公報(図1)
しかしながら、上記従来の薄膜トランジスタパネルでは、ドレイン電極およびドレイン配線をAl系金属膜およびMo膜の2層構造とするには、Al膜上にMo膜を成膜し、Mo膜を所定のエッチング液でパターニングし、Al膜を他のエッチング液でパターニングするというプロセスによらなければならず、工程数が多いという問題があった。
そこで、この発明は、配線の上面による外光反射に起因するコントラスト低下を抑制することができる上、工程数を少なくすることができる薄膜トランジスタパネルの製造方法を提供することを目的とする。
請求項1に記載の発明は、ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタのゲート電極に接続されたゲート配線と、前記薄膜トランジスタのドレイン電極に接続されたドレイン配線とを備えた薄膜トランジスタパネルの製造方法において、前記ゲート配線および前記ドレイン配線のうちの少なくとも一方の配線を、Alを主成分としてNiを含有するAl合金によって形成し、前記一方の配線の上面を変色用処理液に晒すことによって表面処理を行い、Niを含有するAl合金よりも反射率が小さい変色層を配線表面に形成することを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、基板上に前記Al合金からなる前記ゲート電極および前記ゲート配線を形成する工程と、前記ゲート電極および前記ゲート配線の上面に変色用処理液を用いてNiを含有するAl合金よりも反射率が小さい変色層を形成する工程と、前記ゲート電極、前記ゲート配線および前記基板上にゲート絶縁膜および半導体薄膜を成膜する工程と、前記半導体薄膜上にオーミックコンタクト層および金属膜を成膜する工程と、前記金属膜、前記オーミックコンタクト層および前記半導体薄膜をパターニングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成し、該半導体薄膜の上面に2つのオーミックコンタクト層を形成すると共に、前記各オーミックコンタクト層上に前記金属膜からなる前記ソース電極および前記ドレイン電極を形成し、該ドレイン電極に接続されるドレイン配線を形成する工程と、それらの上にオーバーコート膜を成膜する工程と、前記オーバーコート膜上に画素電極を前記ソース電極に接続させて形成する工程と、を有することを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、前記ゲート電極および前記ゲート配線を形成する工程は、前記画素電極下における前記基板上に前記Al合金からなる反射膜を形成する工程を含み、前記ゲート電極および前記ゲート配線の上面に変色層を形成する工程は、前記反射膜上にレジスト膜をパターン形成した状態で行ない、その後前記レジスト膜を剥離する工程を含むことを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記ゲート電極および前記ゲート配線の上面に変色層を形成する工程は、前記変色用処理液として(CH34NOHとH2Oとの混合液を用い、この混合液で前記レジスト膜をパターン化するための現像を行なう工程を含むことを特徴とするものである。
請求項5に記載の発明は、請求項2に記載の発明において、前記ソース電極、前記ドレイン電極および前記ドレイン配線の金属膜は前記Al合金からなり、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色用処理液を用いて変色層を形成する工程を有することを特徴とするものである。
請求項6に記載の発明は、請求項5に記載の発明において、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成し、該半導体薄膜の上面に2つのオーミックコンタクト層を形成すると共に、前記各オーミックコンタクト層上に前記金属膜からなる前記ソース電極および前記ドレイン電極を形成する工程は、少なくとも前記金属膜からなる反射膜を形成する工程を含み、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色層を形成する工程は、前記反射膜上にレジスト膜をパターン形成した状態で行ない、その後前記レジスト膜を剥離する工程を含むことを特徴とするものである。
請求項7に記載の発明は、請求項6に記載の発明において、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色層を形成する工程は、前記変色用処理液として(CH34NOHとH2Oとの混合液を用い、この混合液で前記レジスト膜をパターン化するための現像を行なう工程を含むことを特徴とするものである。
請求項8に記載の発明は、請求項1乃至7のいずれか一項に記載の発明において、前記変色用処理液は(CH34NOHとH2Oとの混合液であることを特徴とするものである。
請求項9に記載の発明は、請求項1乃至8のいずれか一項に記載の発明において、前記Al合金は2〜10重量%のNiを含有することを特徴とするものである。
請求項10に記載の発明は、請求項1乃至9のいずれか一項に記載の発明において、前記Al合金は5重量%のNiを含有することを特徴とするものである。
この発明によれば、ゲート配線およびドレイン配線のうちの少なくとも一方の配線を、Alを主成分としてNiを含有するAl合金によって形成し、一方の配線の上面に変色用処理液を用いて変色層を形成すると、変色層の反射率がAl合金の反射率よりも低くなるので、一方の配線の上面による外光反射に起因するコントラスト低下を抑制することができ、しかも一方の配線の上面に変色用処理液を用いて変色層を形成すればよいので、工程数を少なくすることができる。
(第1実施形態)
図1はこの発明の第1実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この場合、図1の左側から右側に向かって、画素電極15を含む薄膜トランジスタ11の部分の断面図、ゲート配線用外部接続端子21の部分の断面図、ドレイン配線用外部接続端子31の部分の断面図を示す。
まず、画素電極15を含む薄膜トランジスタ11の部分について説明する。ガラス基板1の上面の所定の箇所にはAlを主成分としてNiを含有するAl合金からなるゲート電極2および該ゲート電極2に接続されたゲート配線3が設けられている。ゲート電極2およびゲート配線3の上面には後述する変色層2a、3aが設けられている。
ゲート電極2およびゲート配線3の上面に設けられた変色層2a、3aを含むガラス基板1の上面には窒化シリコンからなるゲート絶縁膜4が設けられている。ゲート電極2上におけるゲート絶縁膜4の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜5が設けられている。
半導体薄膜5の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜6が設けられている。チャネル保護膜6の上面両側およびその両側における半導体薄膜5の上面にはn型アモルファスシリコンからなるオーミックコンタクト層7、8が設けられている。オーミックコンタクト層7、8の各上面にはCr等の金属からなるソース電極9およびドレイン電極10が設けられている。
ここで、ゲート電極2、変色層2a、ゲート絶縁膜4、半導体薄膜5、チャネル保護膜6、オーミックコンタクト層7、8、ソース電極9およびドレイン電極10により、ボトムゲート型の薄膜トランジスタ11が構成されている。
ゲート絶縁膜4の上面の所定の箇所にはドレイン配線12が設けられている。ドレイン配線12は、下から順に、真性アモルファスシリコン膜12a、n型アモルファスシリコン膜12bおよびCr等の金属からなる金属膜12cの3層構造となっている。そして、ドレイン配線12の真性アモルファスシリコン膜12a、n型アモルファスシリコン膜12bおよび金属膜12cの一端部は、ドレイン電極10形成領域における半導体薄膜5、オーミックコンタクト層8およびドレイン電極10に接続されている。
薄膜トランジスタ11およびドレイン配線12を含むゲート絶縁膜4の上面には窒化シリコンからなるオーバーコート膜13が設けられている。ソース電9の所定の箇所に対応する部分におけるオーバーコート膜13にはコンタクトホール14が設けられている。オーバーコート膜13の上面の所定の箇所にはITOからなる画素電極15がコンタクトホール14を介してソース電極9に接続されて設けられている。
次に、ゲート配線用外部接続端子21の部分について説明する。ゲート配線用外部接続端子21は、下から順に、Al合金膜21a、後述する変色層21bおよびITO膜21cの3層構造となっている。
このうち、Al合金膜21aは、ゲート配線3と同一の金属からなり、ガラス基板1の上面に設けられている。変色層21bはAl合金膜21aの上面に設けられている。そして、Al合金膜21aおよび変色層21bはゲート配線3および変色層3aの一端部に接続されている。
ITO膜21cは、画素電極15と同一の金属からなり、オーバーコート膜13の上面に設けられている。そして、ITO膜21cは、オーバーコート膜13およびゲート絶縁膜4に連続して設けられたコンタクトホール22を介して変色層21bに接続されている。
次に、ドレイン配線用外部接続端子31の部分について説明する。ドレイン配線用外部接続端子31は、下から順に、真性アモルファスシリコン膜31a、n型アモルファスシリコン膜31b、Cr等の金属からなる金属膜31cおよびITO膜31dの4層構造となっている。
このうち、真性アモルファスシリコン膜31a、n型アモルファスシリコン膜31bおよび金属膜31cは、3層構造のドレイン配線12と同一の構造であり、ゲート絶縁膜4の上面に設けられている。そして、真性アモルファスシリコン膜31a、n型アモルファスシリコン膜31bおよび金属膜31cはドレイン配線12の他端部に接続されている。
ITO膜31dは、画素電極15と同一の金属からなり、オーバーコート膜13の上面に設けられている。そして、ITO膜31dは、オーバーコート膜13に設けられたコンタクトホール32を介して金属膜31cに接続されている。
次に、この薄膜トランジスタバネルの製造方法の一例について説明する。まず、図2に示すように、ガラス基板1の上面の所定の箇所に、スパッタ法により成膜されたAlを主成分としてNiを含有するAl合金膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極2、該ゲート電極2に接続されたゲート配線3および該ゲート配線3の一端部に接続されたAl合金膜21aを形成する。
次に、図3に示すように、(CH34NOHとH2Oとの混合液(変色用処理液)を用いて表面処理を行なうことにより、ゲート電極2、ゲート配線3およびAl合金膜21aの上面に変色層2a、3a、21bを形成する。
次に、図4に示すように、ゲート電極2、ゲート配線3およびAl合金膜21aの上面に形成された変色層2a、3a、21bを含むガラス基板1の上面に、プラズマCVD法により、窒化シリコンからなるゲート絶縁膜4、真性アモルファスシリコン膜41および窒化シリコンからなるチャネル保護膜形成用膜42を連続して成膜する。次に、チャネル保護膜形成用膜42をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜6を形成する。
次に、図5に示すように、チャネル保護膜6を含む真性アモルファスシリコン膜41の上面に、プラズマCVD法により、n型アモルファスシリコン膜43を成膜する。次に、n型アモルファスシリコン膜43の上面に、スパッタ法により、Cr等の金属からなる金属膜44を成膜する。
次に、金属膜44、n型アモルファスシリコン膜43および真性アモルファスシリコン膜41をフォトリソグラフィ法により連続してパターニングすると、図6に示すようになる。すなわち、薄膜トランジスタ15形成領域においては、ゲート絶縁膜4の上面に半導体薄膜5が形成され、チャネル保護膜6の上面両側およびその両側における半導体薄膜5の上面にオーミックコンタクト層7、8が形成され、各オーミックコンタクト層7、8の上面にソース電極9およびドレイン電極10が形成される。
また、ゲート絶縁膜4の上面に、下から順に、真性アモルファスシリコン膜12a、n型アモルファスシリコン膜12bおよび金属膜12cからなる3層構造のドレイン配線12が形成される。この状態では、ドレイン配線12の真性アモルファスシリコン膜12a、n型アモルファスシリコン膜12bおよび金属膜12cの一端部は、ドレイン電極10形成領域における半導体薄膜5、オーミックコンタクト層8およびドレイン電極10に接続されている。
ドレイン配線用外部接続端子31形成領域においては、ゲート絶縁膜4の上面に、下から順に、真性アモルファスシリコン膜31a、n型アモルファスシリコン膜31bおよび金属膜31cが形成される。この状態では、真性アモルファスシリコン膜31a、n型アモルファスシリコン膜31bおよび金属膜31cはドレイン配線12の他端部に接続されている。
次に、図7に示すように、ソース電極9、ドレイン電極10、ドレイン配線12および金属膜31c等を含むゲート絶縁膜4の上面に、プラズマCVD法により、窒化シリコンからなるオーバーコート膜13を成膜する。
次に、図8に示すように、フォトリソグラフィ法により、ソース電極9上におけるオーバーコート膜13にコンタクトホール14を形成し、また変色層21b上におけるオーバーコート膜13およびゲート絶縁膜4にコンタクトホール22を連続して形成し、さらに金属膜31c上におけるオーバーコート膜13にコンタクトホール32を形成する。
次に、図1に示すように、オーバーコート膜13の上面の各所定の箇所に、スパッタ法により成膜されたITO膜をフォトリソグラフィ法によりパターニングすることにより、画素電極15をコンタクトホール14を介してソース電極9に接続させて形成し、またITO膜21cをコンタクトホール22を介して変色層21bに接続させて形成し、さらにITO膜31dをコンタクトホール32を介して金属膜31cに接続させて形成する。かくして、図1に示す薄膜トランジスタパネルが得られる。
このようにして得られた薄膜トランジスタパネルでは、特に、Alを主成分としてNiを含有するAl合金からなるゲート配線3の上面に形成された変色層3aの反射率がAl合金の反射率よりも低くなるので、ゲート配線3の上面による外光反射に起因するコントラスト低下を抑制することができ、しかもゲート配線3の上面に変色用処理液を用いて変色層3aを形成すればよいので、工程数を少なくすることができる。
ここで、ゲート配線3を5重量%のNiを含有するAl合金によって形成し、その反射率を調べたところ80〜90%程度であった。これに対し、5重量%のNiを含有するAl合金からなるゲート配線3の上面に(CH34NOHとH2Oとの混合液を用いて変色層3aを形成し、その反射率を調べたところ20〜40%程度であった。なお、Al合金は2〜10重量%のNiを含有するものであれば、変色層3aの反射率をAl合金の反射率よりもかなり低くすることができる。
(第2実施形態)
図9はこの発明の第2実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図1に示す薄膜トランジスタパネルと異なる点は、ソース電極9、ドレイン電極10、ドレイン配線12の金属膜12cおよびドレイン配線用外部接続端子31の金属膜31cをAlを主成分としてNiを含有するAl合金によって形成し、これらの上面に変色層9a、10a、12d、31eを形成した点である。
この場合、画素電極15はオーバーコート膜13のコンタクトホール14を介してソース電極9上の変色層9aに接続されている。ドレイン配線用外部接続端子31形成領域においては、ITO膜31dはオーバーコート膜13のコンタクトホール32を介して金属膜31c上の変色層31eに接続されている。
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。この場合、図5に示す工程において、金属膜44をAlを主成分としてNiを含有するAl合金によって形成する。そして、図6に示す工程後に、(CH34NOHとH2Oとの混合液(変色用処理液)を用いて表面処理を行なうと、ソース電極9、ドレイン電極10、ドレイン配線12および金属膜31cの上面に変色層9a、10a、12d、31eが形成される。以下、上記第1実施形態の場合と同様の工程を経ると、図9に示す薄膜トランジスタパネルが得られる。
このようにして得られた薄膜トランジスタパネルでは、特に、ドレイン配線12のAlを主成分としてNiを含有するAl合金からなる金属膜12cの上面に形成された変色層12dの反射率がAl合金の反射率よりも低くなるので、ドレイン配線12の上面による外光反射に起因するコントラスト低下を抑制することができ、しかもドレイン配線12の上面に変色用処理液を用いて変色層12dを形成すればよいので、工程数を少なくすることができる。
(第3実施形態)
図10はこの発明の第3実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図1に示す薄膜トランジスタパネルと異なる点は、この薄膜トランジスタパネルを備えた液晶表示装置を透過兼反射型とするために、画素電極15下におけるガラス基板1の上面の所定の箇所にAlを主成分としてNiを含有するAl合金からなる反射膜16を設けた点である。この場合、ゲート電極2およびゲート配線3の上面には変色層2a、3aが設けられているが、反射膜16およびAl合金膜21aの上面には変色層は設けられていない。
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。まず、図11に示すように、ガラス基板1の上面の所定の箇所に、スパッタ法により成膜されたAlを主成分としてNiを含有するAl合金膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極2、ゲート配線3、反射膜16およびAl合金膜21aを形成する。
次に、図12に示すように、ゲート電極2、ゲート配線3、反射膜16およびAl合金膜21aを含むガラス基板1の上面にネガ型のレジスト膜51を形成する。次に、図示しない露光マスクを用いて露光することにより、反射膜16およびAl合金膜21a上におけるレジスト膜51を露光部51aとし、それ以外の領域におけるレジスト膜51を非露光部51bとする。
次に、現像を行なうと、レジスト膜51の非露光部51bが溶解して除去されることにより、図13に示すように、反射膜16およびAl合金膜21a上にレジスト膜51がパターン形成される。ここで、現像液として、上記の変色用処理液、すなわち、(CH34NOHとH2Oとの混合液を用いると、レジスト膜51の非露光部51bが溶解して除去されることにより露出されたゲート電極2およびゲート配線3の上面に変色層2a、3aが形成される。次に、レジスト膜51を剥離液を用いて剥離する。以下、上記第1実施形態の場合と同様の工程を経ると、図10に示す薄膜トランジスタパネルが得られる。
この第3実施形態における製造方法では、レジスト膜51の現像液として(CH34NOHとH2Oとの混合液を用いると、レジスト膜51の現像と同時に、レジスト膜51の非露光部51bが溶解して除去されることにより露出されたゲート電極2およびゲート配線3の上面に変色層2a、3aを形成することができるので、工程数が増加しないようにすることができる。
(第4実施形態)
図14はこの発明の第4実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図9に示す薄膜トランジスタパネルと異なる点は、この薄膜トランジスタパネルを備えた液晶表示装置を透過兼反射型とするために、画素電極15下におけるゲート絶縁膜4の上面の所定の箇所に、下から順に、真性アモルファスシリコン膜17a、n型アモルファスシリコン膜17b、Alを主成分としてNiを含有するAl合金膜17cからなる3層構造の反射膜17を設けた点である。
この場合、ソース電極9、ドレイン電極10およびドレイン配線12の上面には変色層9a、10a、12dが設けられているが、反射膜17およびAl合金膜31cの上面には変色層は設けられていない。また、上記第3実施形態の場合と同様に、ゲート電極2およびゲート配線3の上面には変色層2a、3aが設けられているが、Al合金膜21aの上面には変色層は設けられていない。
次に、この薄膜トランジスタパネルの製造方法の一例について説明する。この場合、図6に示すような工程において、図15に示すように、ゲート絶縁膜4の上面の所定の箇所に、下から順に、真性アモルファスシリコン膜17a、n型アモルファスシリコン膜17b、Alを主成分としてNiを含有するAl合金膜17cからなる3層構造の反射膜17を形成する。
次に、図16に示すように、ソース電極9、ドレイン電極10、ドレイン配線12、反射膜17および金属膜(Al合金膜)31cを含むゲート絶縁膜4の上面にネガ型のレジスト膜52を形成する。次に、図示しない露光マスクを用いて露光することにより、反射膜17および金属膜31c上におけるレジスト膜52を露光部52aとし、それ以外の領域におけるレジスト膜52を非露光部52bとする。
次に、現像を行なうと、レジスト膜52の非露光部52bが溶解して除去されることにより、図17に示すように、反射膜17および金属膜31c上にレジスト膜52がパターン形成される。ここで、現像液として(CH34NOHとH2Oとの混合液を用いると、レジスト膜52の非露光部52bが溶解して除去されることにより露出されたソース電極9、ドレイン電極10およびドレイン配線12の上面に変色層9a、10a、12dが形成される。次に、レジスト膜52を剥離液を用いて剥離する。以下、上記第1実施形態の場合と同様の工程を経ると、図14に示す薄膜トランジスタパネルが得られる。
この第4実施形態における製造方法では、レジスト膜52の現像液として(CH34NOHとH2Oとの混合液を用いると、レジスト膜52の現像と同時に、レジスト膜52の非露光部52bが溶解して除去されることにより露出されたソース電極9、ドレイン電極10およびドレイン配線12の上面に変色層9a、10a、12dを形成することができるので、工程数が増加しないようにすることができる。
この発明の第1実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図。 図1に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 この発明の第2実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図。 この発明の第3実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図。 図10に示す薄膜トランジスタパネルの製造に際し、当初の工程の断面図。 図11に続く工程の断面図。 図12に続く工程の断面図。 この発明の第4実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図。 図14に示す薄膜トランジスタパネルの製造に際し、所定の工程の断面図。 図15に続く工程の断面図。 図16に続く工程の断面図。
符号の説明
1 ガラス基板
2 ゲート電極
2a 変色層
3 ゲート配線
3a 変色層
4 ゲート絶縁膜
5 半導体薄膜
6 チャネル保護膜
7、8 オーミックコンタクト層
9 ソース電極
9a 変色層
10 ドレイン電極
10a 変色層
11 薄膜トランジスタ
12 ドレイン配線
13 オーバーコート膜
14 コンタクトホール
15 画素電極
16、17 反射膜
21 ゲート配線用外部接続端子
31 ドレイン配線用外部接続端子
41 真性アモルファスシリコン膜
42 チャネル保護膜形成用膜
43 n型アモルファスシリコン膜
44 金属膜
51、52 レジスト膜

Claims (10)

  1. ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタのゲート電極に接続されたゲート配線と、前記薄膜トランジスタのドレイン電極に接続されたドレイン配線とを備えた薄膜トランジスタパネルの製造方法において、前記ゲート配線および前記ドレイン配線のうちの少なくとも一方の配線を、Alを主成分としてNiを含有するAl合金によって形成し、前記一方の配線の上面変色用処理液に晒すことによって表面処理を行い、Niを含有するAl合金よりも反射率が小さい変色層を配線表面に形成することを特徴とする薄膜トランジスタパネルの製造方法。
  2. 請求項1に記載の発明において、
    基板上に前記Al合金からなる前記ゲート電極および前記ゲート配線を形成する工程と、
    前記ゲート電極および前記ゲート配線の上面に変色用処理液を用いてNiを含有するAl合金よりも反射率が小さい変色層を形成する工程と、
    前記ゲート電極、前記ゲート配線および前記基板上にゲート絶縁膜および半導体薄膜を成膜する工程と、
    前記半導体薄膜上にオーミックコンタクト層および金属膜を成膜する工程と、
    前記金属膜、前記オーミックコンタクト層および前記半導体薄膜をパターニングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成し、該半導体薄膜の上面に2つのオーミックコンタクト層を形成すると共に、前記各オーミックコンタクト層上に前記金属膜からなる前記ソース電極および前記ドレイン電極を形成し、該ドレイン電極に接続されるドレイン配線を形成する工程と、
    それらの上にオーバーコート膜を成膜する工程と、
    前記オーバーコート膜上に画素電極を前記ソース電極に接続させて形成する工程と、
    を有することを特徴とする薄膜トランジスタパネルの製造方法。
  3. 請求項2に記載の発明において、前記ゲート電極および前記ゲート配線を形成する工程は、前記画素電極下における前記基板上に前記Al合金からなる反射膜を形成する工程を含み、前記ゲート電極および前記ゲート配線の上面に変色層を形成する工程は、前記反射膜上にレジスト膜をパターン形成した状態で行ない、その後前記レジスト膜を剥離する工程を含むことを特徴とする薄膜トランジスタパネルの製造方法。
  4. 請求項3に記載の発明において、前記ゲート電極および前記ゲート配線の上面に変色層を形成する工程は、前記変色用処理液として(CH34NOHとH2Oとの混合液を用い、この混合液で前記レジスト膜をパターン化するための現像を行なう工程を含むことを特徴とする薄膜トランジスタパネルの製造方法。
  5. 請求項2に記載の発明において、前記ソース電極、前記ドレイン電極および前記ドレイン配線の金属膜は前記Al合金からなり、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色用処理液を用いて変色層を形成する工程を有することを特徴とする薄膜トランジスタパネルの製造方法。
  6. 請求項5に記載の発明において、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成し、該半導体薄膜の上面に2つのオーミックコンタクト層を形成すると共に、前記各オーミックコンタクト層上に前記金属膜からなる前記ソース電極および前記ドレイン電極を形成する工程は、少なくとも前記金属膜からなる反射膜を形成する工程を含み、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色層を形成する工程は、前記反射膜上にレジスト膜をパターン形成した状態で行ない、その後前記レジスト膜を剥離する工程を含むことを特徴とする薄膜トランジスタパネルの製造方法。
  7. 請求項6に記載の発明において、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色層を形成する工程は、前記変色用処理液として(CH34NOHとH2Oとの混合液を用い、この混合液で前記レジスト膜をパターン化するための現像を行なう工程を含むことを特徴とする薄膜トランジスタパネルの製造方法。
  8. 請求項1乃至7のいずれか一項に記載の発明において、前記変色用処理液は(CH34NOHとH2Oとの混合液であることを特徴とする薄膜トランジスタパネルの製造方法。
  9. 請求項1乃至8のいずれか一項に記載の発明において、前記Al合金は2〜10重量%のNiを含有することを特徴とする薄膜トランジスタパネルの製造方法。
  10. 請求項1乃至9のいずれか一項に記載の発明において、前記Al合金は5重量%のNiを含有することを特徴とする薄膜トランジスタパネルの製造方法。
JP2007325389A 2007-12-18 2007-12-18 薄膜トランジスタパネルの製造方法 Expired - Fee Related JP5521269B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007325389A JP5521269B2 (ja) 2007-12-18 2007-12-18 薄膜トランジスタパネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007325389A JP5521269B2 (ja) 2007-12-18 2007-12-18 薄膜トランジスタパネルの製造方法

Publications (3)

Publication Number Publication Date
JP2009145789A JP2009145789A (ja) 2009-07-02
JP2009145789A5 JP2009145789A5 (ja) 2011-01-27
JP5521269B2 true JP5521269B2 (ja) 2014-06-11

Family

ID=40916414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007325389A Expired - Fee Related JP5521269B2 (ja) 2007-12-18 2007-12-18 薄膜トランジスタパネルの製造方法

Country Status (1)

Country Link
JP (1) JP5521269B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6469268B2 (ja) * 2012-04-26 2019-02-13 三菱電機株式会社 表示装置
US10134910B2 (en) 2014-11-28 2018-11-20 Sharp Kabushiki Kaisha Semiconductor device and production method therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3351028B2 (ja) * 1993-06-22 2002-11-25 カシオ計算機株式会社 アルミ系金属膜のパターニング方法
US7638800B2 (en) * 2002-01-15 2009-12-29 Samsung Electronics Co., Ltd. Wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same
JP2007139867A (ja) * 2005-11-15 2007-06-07 Mitsubishi Electric Corp アクティブマトリックス基板

Also Published As

Publication number Publication date
JP2009145789A (ja) 2009-07-02

Similar Documents

Publication Publication Date Title
KR100867866B1 (ko) Tft-lcd 어레이 기판 및 그 제조 방법
US8017465B2 (en) Method for manufacturing array substrate of liquid crystal display
JP5588740B2 (ja) Tft−lcdアレイ基板およびその製造方法
JP5270873B2 (ja) 多重トーン光マスク、これの製造方法及びこれを用いる薄膜トランジスタ基板の製造方法
KR100333274B1 (ko) 액정표시장치 및 그 제조방법
KR100403935B1 (ko) 패턴형성방법 및 박막트랜지스터의 제조방법
US8008139B2 (en) Method of manufacturing thin film transistor array substrate
JP2004163969A (ja) 液晶表示装置の製造方法
JP2008003610A (ja) 薄膜トランジスタ液晶ディスプレイのアレイ基板構造及びその製造方法
JP2008010810A (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
US8778710B2 (en) Display substrate and method of fabricating the same
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
WO2015096312A1 (zh) 阵列基板及其制作方法和显示装置
JP5521269B2 (ja) 薄膜トランジスタパネルの製造方法
US20070153170A1 (en) Method of fabricating pixel structure
JP5200366B2 (ja) 薄膜トランジスタパネルおよびその製造方法
KR20060125137A (ko) Tft 어레이 기판의 제조방법
JP4219717B2 (ja) 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。
JP4152396B2 (ja) 薄膜トランジスタアレイの製造方法
JP2005215434A (ja) 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
JP2010032765A (ja) Tftアレイ基板およびそれを用いた液晶表示装置
KR101261966B1 (ko) 박막트랜지스터 기판과 이의 제조방법
TWI835632B (zh) 顯示面板及其製造方法
US20080280379A1 (en) Method of manufacturing thin film transistor substrate and manufacturing system using the same
US7238556B2 (en) Thin film transistor structure and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140324

R150 Certificate of patent or registration of utility model

Ref document number: 5521269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees