JP5521269B2 - 薄膜トランジスタパネルの製造方法 - Google Patents
薄膜トランジスタパネルの製造方法 Download PDFInfo
- Publication number
- JP5521269B2 JP5521269B2 JP2007325389A JP2007325389A JP5521269B2 JP 5521269 B2 JP5521269 B2 JP 5521269B2 JP 2007325389 A JP2007325389 A JP 2007325389A JP 2007325389 A JP2007325389 A JP 2007325389A JP 5521269 B2 JP5521269 B2 JP 5521269B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- forming
- electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
請求項2に記載の発明は、請求項1に記載の発明において、基板上に前記Al合金からなる前記ゲート電極および前記ゲート配線を形成する工程と、前記ゲート電極および前記ゲート配線の上面に変色用処理液を用いてNiを含有するAl合金よりも反射率が小さい変色層を形成する工程と、前記ゲート電極、前記ゲート配線および前記基板上にゲート絶縁膜および半導体薄膜を成膜する工程と、前記半導体薄膜上にオーミックコンタクト層および金属膜を成膜する工程と、前記金属膜、前記オーミックコンタクト層および前記半導体薄膜をパターニングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成し、該半導体薄膜の上面に2つのオーミックコンタクト層を形成すると共に、前記各オーミックコンタクト層上に前記金属膜からなる前記ソース電極および前記ドレイン電極を形成し、該ドレイン電極に接続されるドレイン配線を形成する工程と、それらの上にオーバーコート膜を成膜する工程と、前記オーバーコート膜上に画素電極を前記ソース電極に接続させて形成する工程と、を有することを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、前記ゲート電極および前記ゲート配線を形成する工程は、前記画素電極下における前記基板上に前記Al合金からなる反射膜を形成する工程を含み、前記ゲート電極および前記ゲート配線の上面に変色層を形成する工程は、前記反射膜上にレジスト膜をパターン形成した状態で行ない、その後前記レジスト膜を剥離する工程を含むことを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記ゲート電極および前記ゲート配線の上面に変色層を形成する工程は、前記変色用処理液として(CH3)4NOHとH2Oとの混合液を用い、この混合液で前記レジスト膜をパターン化するための現像を行なう工程を含むことを特徴とするものである。
請求項5に記載の発明は、請求項2に記載の発明において、前記ソース電極、前記ドレイン電極および前記ドレイン配線の金属膜は前記Al合金からなり、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色用処理液を用いて変色層を形成する工程を有することを特徴とするものである。
請求項6に記載の発明は、請求項5に記載の発明において、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成し、該半導体薄膜の上面に2つのオーミックコンタクト層を形成すると共に、前記各オーミックコンタクト層上に前記金属膜からなる前記ソース電極および前記ドレイン電極を形成する工程は、少なくとも前記金属膜からなる反射膜を形成する工程を含み、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色層を形成する工程は、前記反射膜上にレジスト膜をパターン形成した状態で行ない、その後前記レジスト膜を剥離する工程を含むことを特徴とするものである。
請求項7に記載の発明は、請求項6に記載の発明において、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色層を形成する工程は、前記変色用処理液として(CH3)4NOHとH2Oとの混合液を用い、この混合液で前記レジスト膜をパターン化するための現像を行なう工程を含むことを特徴とするものである。
請求項8に記載の発明は、請求項1乃至7のいずれか一項に記載の発明において、前記変色用処理液は(CH3)4NOHとH2Oとの混合液であることを特徴とするものである。
請求項9に記載の発明は、請求項1乃至8のいずれか一項に記載の発明において、前記Al合金は2〜10重量%のNiを含有することを特徴とするものである。
請求項10に記載の発明は、請求項1乃至9のいずれか一項に記載の発明において、前記Al合金は5重量%のNiを含有することを特徴とするものである。
図1はこの発明の第1実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この場合、図1の左側から右側に向かって、画素電極15を含む薄膜トランジスタ11の部分の断面図、ゲート配線用外部接続端子21の部分の断面図、ドレイン配線用外部接続端子31の部分の断面図を示す。
図9はこの発明の第2実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図1に示す薄膜トランジスタパネルと異なる点は、ソース電極9、ドレイン電極10、ドレイン配線12の金属膜12cおよびドレイン配線用外部接続端子31の金属膜31cをAlを主成分としてNiを含有するAl合金によって形成し、これらの上面に変色層9a、10a、12d、31eを形成した点である。
図10はこの発明の第3実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図1に示す薄膜トランジスタパネルと異なる点は、この薄膜トランジスタパネルを備えた液晶表示装置を透過兼反射型とするために、画素電極15下におけるガラス基板1の上面の所定の箇所にAlを主成分としてNiを含有するAl合金からなる反射膜16を設けた点である。この場合、ゲート電極2およびゲート配線3の上面には変色層2a、3aが設けられているが、反射膜16およびAl合金膜21aの上面には変色層は設けられていない。
図14はこの発明の第4実施形態としての製造方法により製造された薄膜トランジスタパネルの要部の断面図を示す。この薄膜トランジスタパネルにおいて、図9に示す薄膜トランジスタパネルと異なる点は、この薄膜トランジスタパネルを備えた液晶表示装置を透過兼反射型とするために、画素電極15下におけるゲート絶縁膜4の上面の所定の箇所に、下から順に、真性アモルファスシリコン膜17a、n型アモルファスシリコン膜17b、Alを主成分としてNiを含有するAl合金膜17cからなる3層構造の反射膜17を設けた点である。
2 ゲート電極
2a 変色層
3 ゲート配線
3a 変色層
4 ゲート絶縁膜
5 半導体薄膜
6 チャネル保護膜
7、8 オーミックコンタクト層
9 ソース電極
9a 変色層
10 ドレイン電極
10a 変色層
11 薄膜トランジスタ
12 ドレイン配線
13 オーバーコート膜
14 コンタクトホール
15 画素電極
16、17 反射膜
21 ゲート配線用外部接続端子
31 ドレイン配線用外部接続端子
41 真性アモルファスシリコン膜
42 チャネル保護膜形成用膜
43 n型アモルファスシリコン膜
44 金属膜
51、52 レジスト膜
Claims (10)
- ゲート電極、ソース電極およびドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタのゲート電極に接続されたゲート配線と、前記薄膜トランジスタのドレイン電極に接続されたドレイン配線とを備えた薄膜トランジスタパネルの製造方法において、前記ゲート配線および前記ドレイン配線のうちの少なくとも一方の配線を、Alを主成分としてNiを含有するAl合金によって形成し、前記一方の配線の上面を変色用処理液に晒すことによって表面処理を行い、Niを含有するAl合金よりも反射率が小さい変色層を配線表面に形成することを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項1に記載の発明において、
基板上に前記Al合金からなる前記ゲート電極および前記ゲート配線を形成する工程と、
前記ゲート電極および前記ゲート配線の上面に変色用処理液を用いてNiを含有するAl合金よりも反射率が小さい変色層を形成する工程と、
前記ゲート電極、前記ゲート配線および前記基板上にゲート絶縁膜および半導体薄膜を成膜する工程と、
前記半導体薄膜上にオーミックコンタクト層および金属膜を成膜する工程と、
前記金属膜、前記オーミックコンタクト層および前記半導体薄膜をパターニングして、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成し、該半導体薄膜の上面に2つのオーミックコンタクト層を形成すると共に、前記各オーミックコンタクト層上に前記金属膜からなる前記ソース電極および前記ドレイン電極を形成し、該ドレイン電極に接続されるドレイン配線を形成する工程と、
それらの上にオーバーコート膜を成膜する工程と、
前記オーバーコート膜上に画素電極を前記ソース電極に接続させて形成する工程と、
を有することを特徴とする薄膜トランジスタパネルの製造方法。 - 請求項2に記載の発明において、前記ゲート電極および前記ゲート配線を形成する工程は、前記画素電極下における前記基板上に前記Al合金からなる反射膜を形成する工程を含み、前記ゲート電極および前記ゲート配線の上面に変色層を形成する工程は、前記反射膜上にレジスト膜をパターン形成した状態で行ない、その後前記レジスト膜を剥離する工程を含むことを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項3に記載の発明において、前記ゲート電極および前記ゲート配線の上面に変色層を形成する工程は、前記変色用処理液として(CH3)4NOHとH2Oとの混合液を用い、この混合液で前記レジスト膜をパターン化するための現像を行なう工程を含むことを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項2に記載の発明において、前記ソース電極、前記ドレイン電極および前記ドレイン配線の金属膜は前記Al合金からなり、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色用処理液を用いて変色層を形成する工程を有することを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項5に記載の発明において、前記ゲート電極上における前記ゲート絶縁膜上に半導体薄膜を形成し、該半導体薄膜の上面に2つのオーミックコンタクト層を形成すると共に、前記各オーミックコンタクト層上に前記金属膜からなる前記ソース電極および前記ドレイン電極を形成する工程は、少なくとも前記金属膜からなる反射膜を形成する工程を含み、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色層を形成する工程は、前記反射膜上にレジスト膜をパターン形成した状態で行ない、その後前記レジスト膜を剥離する工程を含むことを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項6に記載の発明において、前記ソース電極、前記ドレイン電極および前記ドレイン配線の上面に変色層を形成する工程は、前記変色用処理液として(CH3)4NOHとH2Oとの混合液を用い、この混合液で前記レジスト膜をパターン化するための現像を行なう工程を含むことを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項1乃至7のいずれか一項に記載の発明において、前記変色用処理液は(CH3)4NOHとH2Oとの混合液であることを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項1乃至8のいずれか一項に記載の発明において、前記Al合金は2〜10重量%のNiを含有することを特徴とする薄膜トランジスタパネルの製造方法。
- 請求項1乃至9のいずれか一項に記載の発明において、前記Al合金は5重量%のNiを含有することを特徴とする薄膜トランジスタパネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007325389A JP5521269B2 (ja) | 2007-12-18 | 2007-12-18 | 薄膜トランジスタパネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007325389A JP5521269B2 (ja) | 2007-12-18 | 2007-12-18 | 薄膜トランジスタパネルの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009145789A JP2009145789A (ja) | 2009-07-02 |
JP2009145789A5 JP2009145789A5 (ja) | 2011-01-27 |
JP5521269B2 true JP5521269B2 (ja) | 2014-06-11 |
Family
ID=40916414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007325389A Expired - Fee Related JP5521269B2 (ja) | 2007-12-18 | 2007-12-18 | 薄膜トランジスタパネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5521269B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6469268B2 (ja) * | 2012-04-26 | 2019-02-13 | 三菱電機株式会社 | 表示装置 |
US10134910B2 (en) | 2014-11-28 | 2018-11-20 | Sharp Kabushiki Kaisha | Semiconductor device and production method therefor |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3351028B2 (ja) * | 1993-06-22 | 2002-11-25 | カシオ計算機株式会社 | アルミ系金属膜のパターニング方法 |
US7638800B2 (en) * | 2002-01-15 | 2009-12-29 | Samsung Electronics Co., Ltd. | Wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same |
JP2007139867A (ja) * | 2005-11-15 | 2007-06-07 | Mitsubishi Electric Corp | アクティブマトリックス基板 |
-
2007
- 2007-12-18 JP JP2007325389A patent/JP5521269B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009145789A (ja) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100867866B1 (ko) | Tft-lcd 어레이 기판 및 그 제조 방법 | |
US8017465B2 (en) | Method for manufacturing array substrate of liquid crystal display | |
JP5588740B2 (ja) | Tft−lcdアレイ基板およびその製造方法 | |
JP5270873B2 (ja) | 多重トーン光マスク、これの製造方法及びこれを用いる薄膜トランジスタ基板の製造方法 | |
KR100333274B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR100403935B1 (ko) | 패턴형성방법 및 박막트랜지스터의 제조방법 | |
US8008139B2 (en) | Method of manufacturing thin film transistor array substrate | |
JP2004163969A (ja) | 液晶表示装置の製造方法 | |
JP2008003610A (ja) | 薄膜トランジスタ液晶ディスプレイのアレイ基板構造及びその製造方法 | |
JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
US8778710B2 (en) | Display substrate and method of fabricating the same | |
US8178374B2 (en) | Thin film patterning method and method for manufacturing a liquid crystal display device | |
WO2015096312A1 (zh) | 阵列基板及其制作方法和显示装置 | |
JP5521269B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
US20070153170A1 (en) | Method of fabricating pixel structure | |
JP5200366B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
KR20060125137A (ko) | Tft 어레이 기판의 제조방법 | |
JP4219717B2 (ja) | 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。 | |
JP4152396B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
JP2005215434A (ja) | 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 | |
JP2010032765A (ja) | Tftアレイ基板およびそれを用いた液晶表示装置 | |
KR101261966B1 (ko) | 박막트랜지스터 기판과 이의 제조방법 | |
TWI835632B (zh) | 顯示面板及其製造方法 | |
US20080280379A1 (en) | Method of manufacturing thin film transistor substrate and manufacturing system using the same | |
US7238556B2 (en) | Thin film transistor structure and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5521269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |