JP2596949B2 - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法

Info

Publication number
JP2596949B2
JP2596949B2 JP28138387A JP28138387A JP2596949B2 JP 2596949 B2 JP2596949 B2 JP 2596949B2 JP 28138387 A JP28138387 A JP 28138387A JP 28138387 A JP28138387 A JP 28138387A JP 2596949 B2 JP2596949 B2 JP 2596949B2
Authority
JP
Japan
Prior art keywords
film
electrode
transparent conductive
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28138387A
Other languages
English (en)
Other versions
JPH01123475A (ja
Inventor
博章 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28138387A priority Critical patent/JP2596949B2/ja
Priority to US07/250,370 priority patent/US4961629A/en
Priority to DE3887447T priority patent/DE3887447T2/de
Priority to EP88309128A priority patent/EP0315319B1/en
Publication of JPH01123475A publication Critical patent/JPH01123475A/ja
Application granted granted Critical
Publication of JP2596949B2 publication Critical patent/JP2596949B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は薄膜トランジスタを備えた液晶表示装置の
製造方法に関し、特にその薄膜トランジスタと絵素電極
を形成する方法に関する。
（ロ）従来の技術 近年、アクティブマトリックス表示の液晶表示装置に
おいて、絶縁性基板上に薄膜トランジスタ（以下TFTと
記す）をマトリックス状に形成したアクティブ・マトリ
ックス基板の研究が活発に行なわれている。TFTの半導
体材料として、ポリSi,a−Si（アモルファスシリコ
ン）,Te,CdSeなどがある。
液晶表示装置に用いられるａ−Siを用いた電界効果型
のTFTの構造の一例を、第４図の平面図および第５図の
断面図にて示す。第５図は、第４図のＢ−Ｂ線での断面
を示す。ガラス基板などの透明絶縁性基板20上に1000〜
4000Å厚のゲート電極21を形成し、プラズマCVDにより1
000〜5000Åのゲート絶縁膜22、100〜2000Å厚のａ−Si
膜23、1000〜6000Å厚の保護絶縁膜24を真空を破ること
なく連続的に積層する。つぎに、保護絶縁膜24をパター
ニングし、100〜1000Å厚のリン（Ｐ）ドープのn+-a-Si
膜25、ソース・ドレイン金属膜。26を積層し、パターニ
ングしてソース電極27及びドレイン電極28とする（保護
絶縁膜24は、n+-a-Si膜25のこのパターニングの際にエ
ッチャントからａ−Si膜23を保護するために設けられ
る）。さらに、絵素電極29がドレイン電極28に接して形
成される。このようにして、第４図からもわかるよう
に、ゲートバー30とソース電極27との交点ごとにTFTお
よび絵素がアレイ状に形成される。
（ハ）発明が解決しようとする問題点 一般に、TFTを用いたアクティブ・マトリックス基板
においては、各交点は線順次方式で駆動される。すなわ
ち、走査される一本のゲートバー（配線）から走査信号
を入力し、各ソース配線からデータ信号を入力する。入
力したそれぞれの信号によりTFTは動作し、ドレイン電
極に流れるON・OFFの電流を制御し、ドレイン電極に接
続した絵素電極の点滅状態の選択を行なう。絵素電極に
接続されたTFTの数は多数であり、たとえば250×350マ
トリックスにおいては87500ケ所存在する。この多数のT
FTに欠陥を生じると必然的に点欠陥が発生し、表示装置
としての歩留りは低下する。
点欠陥の原因としては、ソース電極からドレイン電極
までの途中で、電気的な断線が生じているか、逆にチャ
ンネル部で電気的なショートが生じてTFTの制御ができ
なくなり正常な表示が不能になっていることが考えられ
る。
上記の構造のTFTにおいては、たとえばTiを用いて形
成されたソース電極27あるいはドレイン電極28がパター
ニング後、ゲート・バー30上にかかる段差部（第４図の
Ｘ印で示す）でオーバーエッチングすることにより、ソ
ース電極27あるいはドレイン電極28の抵抗が上昇した
り、パターン切れによりソース電極27、ドレイン電極28
の電気的断線となって点欠陥を生じやすいという欠点が
あった。
この発明は上記の事情に鑑みてなされたもので、TFT
の歩留りおよび信頼性の向上を図れる液晶表示装置を提
供しようとするものである。
（ニ）問題点を解決するための手段 この発明の構成は、透明絶縁性基板上に形成されるゲ
ート電極と、ゲート電極上にゲート絶縁膜を介して積層
されるアモルファスシリコン半導体膜と、アモルファス
シリコン半導体膜上に積層される保護絶縁膜と、保護絶
縁膜上に積層されるTi膜及び透明導電膜によって形成さ
れるソース電極部とドレイン電極部とからなる薄膜トラ
ンジスタと前記薄膜トランジスタに連結される絵素電極
とを備えてなる液晶表示装置の製造方法において、Ti膜
を保護絶縁膜上に積層した後、Ti膜をパターニングして
ソース電極部及びドレイン電極部に分割する工程と、透
明導電膜を絵素電極の領域まで延長して前記Ti膜上に積
層した後、透明導電膜をパターニングして前記ソース電
極部とドレイン電極部との間に位置する透明導電膜を除
去することによりソース電極、ドレイン電極を形成し、
前記透明導電膜をパターニングするときと同時に絵素電
極の領域を残して透明導電膜を除去することにより絵素
電極を形成する工程とを具備してなる液晶表示装置の製
造方法である。
（ホ）作用 ソース電極とドレイン電極とが、Ti膜とそのTi膜の上
に積層される透明導電膜とで形成されるので、ソース電
極およびドレイン電極の電気的断線が減少し、歩留りの
低下を防止する。
（ヘ）実施例 以下この発明の実施例を図面に基づいて詳述するが、
この発明は以下の実施例に限定されるものではない。
第１図はこの発明の実施例の要部を示す平面図であ
り、第２図は第１図Ａ−Ａ線断面図である。
１は透明絶縁性基板で、たとえばガラス基板である。
２はゲート電極で、透明絶縁性基板１上に所定の幅寸法
たとえば15μｍを有して帯状に形成されるゲートバー18
の一部に形成される。ゲート電極２上には、ゲート電極
２を被覆するように設けられるゲート絶縁膜３を介し
て、アモルファスシリコン膜（以下ａ−Si膜と記す）
４、保護絶縁膜５がそれぞれ前記の順に積層される。６
はソース電極で、保護絶縁膜５上に設けられ、ソース配
線７と一体に形成される。ソース電極６は保護絶縁膜５
上に積層されるリンドープのn*-a-Si膜８上に、Ti膜
９、透明導電膜10がそれぞれ前記の順に積層されて形成
される。同様にしてドレイン電極11が、ソース電極６に
対向して保護絶縁膜５上に積層されるリンドープのn+-a
-Si膜12上に、Ti膜13、透明導電膜14がそれぞれ前記の
順に積層されて形成される。それぞれの透明導電膜10,1
4としては、ITO（Indium Tin Oxide）膜が好適である。
以上のようにして薄膜トランジスタ15が形成される。16
は絵素電極で、ドレイン電極11を構成する透明導電膜14
が絵素領域まで延長されて、同じく絵素領域まで延長さ
れたゲート絶縁膜３上に積層される。17はソース配線７
とゲートバー18との間に設けられる保護絶縁膜である。
次に第３図を交えて、この実施例における製造工程の
一例を説明する。
まず、透明絶縁性基板１上に1000〜4000Å厚のゲート
電極２を形成する。そしてプラズマCVDにより1000〜500
0Å厚のゲート絶縁膜３、100〜2000Å厚のａ−Si膜４、
1000〜6000Å厚の保護絶縁膜５をそれぞれ真空を破るこ
となく連続してゲート電極２上に積層し、その後保護絶
縁膜５をエッチングによってパターニングする（第３図
の（ａ））。
次に第３図の（ｂ）に示すように、100〜1000Å厚の
リンドープのn+-a-Si膜８とソース電極６およびドレイ
ン電極11形成のためにTiのソース・ドレイン金属層19が
積層される。
この後、第３図の（ｃ）に示すように、n*-a-Si膜８
とソース・ドレイン金属層19とをパターニングして、ソ
ース電極７とドレイン電極11とをそれぞれ構成するTi膜
9,13に形成する。
最後に第３図の（ｄ）に示すように、透明導電膜を積
層したのちパターニングして、ソース電極７とドレイン
電極11とをそれぞれ構成する透明導電膜10,14に形成す
るとともに、絵素電極16が形成される。この工程は絵素
電極形成工程である。
以上のようにして薄膜トランジスタ15のソース電極７
およびドレイン電極11を、Ti及び絵素電極16に使う透明
導電膜の２層膜で形成することにより、ゲート・バー18
上にかかる段差部（第１図中にＸ印にて示す）でそれぞ
れのTi膜9,13がパターン切れを起こしても、次の絵素電
極形成工程で、ソース電極７とドレイン電極11とのパタ
ーニングにより修復され、点欠陥になる確率を減少させ
る。
なお、上記実施例で１つの薄膜トランジスタおよび絵
素電極について説明したが、アクティブマトリックス表
示のために、上記構成がマトリックス状に形成されて液
晶表示装置が構成されることは言うまでもない。
（ト）発明の効果 この発明は、Ti膜と透明導電膜を別々にエッチングに
よってパターニングしているので、Ti膜が透明導電膜に
酸化されて酸化層が生じない。従ってエッチング加工に
際してのスレッシュホールド現象がなく安定したエッチ
ングが可能であり、薄膜トランジスタのソース電極部の
端部とドレイン電極部の端部との間の寸法を予め定めた
寸法値に正確にパターニングできるため得られる薄膜ト
ランジスタそれぞれの電気的特性が安定して液晶表示パ
ネルの表示ムラが生じない。またTi膜の積層後に行うソ
ース・ドレイン電極のパターニング時にTi膜がパターン
切れを起こしても、その後透明導電膜をソース電極部と
ドレイン電極部のTi膜上に積層することによって、この
透明導電膜がパターン切れの部分に入りこみ、このパタ
ーン切れが修復されるので薄膜トランジスタとしての歩
留りが向上する。
【図面の簡単な説明】
第１図はこの発明の実施例要部拡大平面図、第２図は第
１図におけるＡ−Ａ線断面図、第３図は製造工程を示す
工程図、第４図は従来例の第１図相当図、第５図は第４
図におけるＢ−Ｂ線断面図である。 １……透明絶縁性基板、２……ゲート電極、３……ゲー
ト絶縁膜、４……アモルファスシリコン膜、５……保護
絶縁膜、６……ソース電極、9,13……Ti膜、10,14……
透明導電膜、15……薄膜トランジスタ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】透明絶縁性基板上に形成されるゲート電極
    と、ゲート電極上にゲート絶縁膜を介して積層されるア
    モルファスシリコン半導体膜と、アモルファスシリコン
    半導体膜上に積層される保護絶縁膜と、保護絶縁膜上に
    積層されるTi膜及び透明導電膜によって形成されるソー
    ス電極部とドレイン電極部とからなる薄膜トランジスタ
    と前記薄膜トランジスタに連結される絵素電極とを備え
    てなる液晶表示装置の製造方法において、Ti膜を保護絶
    縁膜上に積層した後、Ti膜をパターニングしてソース電
    極及びドレイン電極部に分割する工程と、透明導電膜を
    絵素電極の領域まで延長して前記Ti膜上に積層した後、
    透明導電膜をパターニングして前記ソース電極部とドレ
    イン電極部との間に位置する透明導電膜を除去すること
    によりソース電極、ドレイン電極を形成し、前記透明導
    電膜をパターニングするときと同時に絵素電極の領域を
    残して透明導電膜を除去することにより絵素電極を形成
    する工程とを具備してなる液晶表示装置の製造方法。
JP28138387A 1987-11-06 1987-11-06 液晶表示装置の製造方法 Expired - Lifetime JP2596949B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28138387A JP2596949B2 (ja) 1987-11-06 1987-11-06 液晶表示装置の製造方法
US07/250,370 US4961629A (en) 1987-11-06 1988-09-28 Liquid crystal display device
DE3887447T DE3887447T2 (de) 1987-11-06 1988-09-30 Flüssigkristall-Anzeigevorrichtung.
EP88309128A EP0315319B1 (en) 1987-11-06 1988-09-30 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28138387A JP2596949B2 (ja) 1987-11-06 1987-11-06 液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01123475A JPH01123475A (ja) 1989-05-16
JP2596949B2 true JP2596949B2 (ja) 1997-04-02

Family

ID=17638373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28138387A Expired - Lifetime JP2596949B2 (ja) 1987-11-06 1987-11-06 液晶表示装置の製造方法

Country Status (4)

Country Link
US (1) US4961629A (ja)
EP (1) EP0315319B1 (ja)
JP (1) JP2596949B2 (ja)
DE (1) DE3887447T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166086A (en) * 1985-03-29 1992-11-24 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
DE3680806D1 (de) * 1985-03-29 1991-09-19 Matsushita Electric Ind Co Ltd Duennschicht-transistorenanordnung und methode zu deren herstellung.
JPH03161938A (ja) * 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
US5058995A (en) * 1990-03-15 1991-10-22 Thomson Consumer Electronics, Inc. Pixel electrode structure for liquid crystal display devices
JP2650780B2 (ja) * 1990-11-30 1997-09-03 シャープ株式会社 アクティブマトリクス基板
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5499124A (en) 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US6593978B2 (en) * 1990-12-31 2003-07-15 Kopin Corporation Method for manufacturing active matrix liquid crystal displays
US5666175A (en) * 1990-12-31 1997-09-09 Kopin Corporation Optical systems for displays
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5362671A (en) * 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
US5376561A (en) 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US6143582A (en) * 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
US6627953B1 (en) 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5600459A (en) * 1993-12-20 1997-02-04 Roy; Howard S. Multiple-shutter flat-panel display having individually controlled pixels and method for making same
JP5671948B2 (ja) 2010-11-04 2015-02-18 三菱電機株式会社 薄膜トランジスタアレイ基板、及び液晶表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161764A (ja) * 1985-01-11 1986-07-22 Nec Corp 薄膜トランジスタの製造方法
JPS61190315A (ja) * 1985-02-20 1986-08-25 Sharp Corp カラ−液晶表示装置
US4686553A (en) * 1985-08-02 1987-08-11 General Electric Company Low capacitance amorphous silicon field effect transistor structure
JPS62226668A (ja) * 1986-03-27 1987-10-05 Sharp Corp 薄膜トランジスタ
DE3714164A1 (de) * 1986-04-30 1987-11-05 Sharp Kk Fluessigkristallanzeige
JPS62265756A (ja) * 1986-05-14 1987-11-18 Oki Electric Ind Co Ltd 薄膜トランジスタマトリクス
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays

Also Published As

Publication number Publication date
DE3887447D1 (de) 1994-03-10
JPH01123475A (ja) 1989-05-16
EP0315319A3 (en) 1990-07-25
DE3887447T2 (de) 1994-05-26
US4961629A (en) 1990-10-09
EP0315319A2 (en) 1989-05-10
EP0315319B1 (en) 1994-01-26

Similar Documents

Publication Publication Date Title
JP2596949B2 (ja) 液晶表示装置の製造方法
EP0372821B1 (en) Liquid crystal display panel with reduced pixel defects
US6475837B2 (en) Electro-optical device
US6078365A (en) Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film
US7817216B2 (en) Flat panel display and method for fabricating the same
EP0301571B1 (en) Thin film transistor array
JPH07104312A (ja) 液晶表示装置の製造方法
JP4166300B2 (ja) 液晶表示装置の製造方法
JP2007206712A (ja) アクティブマトリクス方式液晶表示装置
JP2800958B2 (ja) アクティブマトリクス基板
JP2886066B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP2001166701A (ja) 電気光学装置の製造方法並びに半導体基板及び電気光学装置
JP3253210B2 (ja) 液晶表示素子の製法
JPH10133234A (ja) 液晶表示装置
JP2570255B2 (ja) 薄膜トランジスタマトリツクスアレ−パネル及びその製造方法
JPH07122718B2 (ja) 液晶表示装置
JP2000029071A (ja) 表示装置用アレイ基板、及びその製造方法
JP2690404B2 (ja) アクティブマトリクス基板
US6462793B1 (en) Liquid crystal display device and method of fabricating the same
KR100382457B1 (ko) 액정표시소자 패드부의 제조방법
JPH06252171A (ja) アクティブマトリクスパネルの製造方法
JPH10209452A (ja) 薄膜トランジスタ及びその製造方法
JP2000305111A (ja) 液晶表示装置
JPH06130405A (ja) 液晶表示装置の製造方法
JP2550692B2 (ja) 薄膜トランジスタアレイの製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term