JPH01123475A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH01123475A
JPH01123475A JP62281383A JP28138387A JPH01123475A JP H01123475 A JPH01123475 A JP H01123475A JP 62281383 A JP62281383 A JP 62281383A JP 28138387 A JP28138387 A JP 28138387A JP H01123475 A JPH01123475 A JP H01123475A
Authority
JP
Japan
Prior art keywords
film
electrode
source electrode
drain electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62281383A
Other languages
English (en)
Other versions
JP2596949B2 (ja
Inventor
Hiroaki Kato
博章 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28138387A priority Critical patent/JP2596949B2/ja
Priority to US07/250,370 priority patent/US4961629A/en
Priority to DE3887447T priority patent/DE3887447T2/de
Priority to EP88309128A priority patent/EP0315319B1/en
Publication of JPH01123475A publication Critical patent/JPH01123475A/ja
Application granted granted Critical
Publication of JP2596949B2 publication Critical patent/JP2596949B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は薄膜トランジスタを備えた液晶表示装置に関
し、特にその薄膜トランジスタの構造に関する。
（ロ）従来の技術 近年、アクティブマトリックス表示の液晶表示装置にお
いて、絶縁性基板上に薄膜トランジスタ（以下ＴＰＴと
記す）をマトリックス状に形成したアクティブ・マトリ
ックス基板の研究が活発に行なわれている。ＴＰＴの半
導体材料として、ポリＳｉ、ａ−Ｓｉ（アモルファスシ
リコン）。
Ｔｅ、ＣｄＳｅなどがある。
液晶表示装置に用いられるａ−Ｓｉを用いた電界効果型
のＴＰＴの構造の一例を、第４図の平面図および第５図
の断面図にて示す。第５図は、第４図のＢ−Ｂ線での断
面を示す。ガラス基板などの透明絶縁性基板２０上にｔ
ｏｏｏ〜４０００人厚のゲート電極２１を形成し、プラ
ズマＣＶＤにより１０００〜５０００人のゲート絶縁膜
２２．１００〜２０００人厚の１−９ｔ膜２３．１００
０〜６０００人厚の保護絶縁膜２４を真空を破ることな
く連続的に積層する。つぎに、保護絶縁膜２４をパター
ニングし、１００〜１０００人厚のリン（Ｐ）ドープの
ｎ”−ａ−８ｔ膜２５、ソース・ドレイン金属膜２６を
積層し、パターニングしてソース電極２７及びドレイン
電極２８とする（保護絶縁膜２４は、ｎ゛−λ−９ｉ膜
２５のこのパターニングの際にエッチャントからａ−Ｓ
ｔ膜２３を保護するために設けられる）。
さらに、絵素電極２９がドレイン電極２８に接して形成
される。このようにして、第４図からもわかるように、
ゲートバー３０とソース電極２７との交点ごとにＴＦＴ
および絵素がアレイ状に形成される。
（ハ）発明が解決しようとする問題点□一般に、ＴＰＴ
を用いたアクティブ・マトリックス基板においては、各
交点は線順次方式で駆動される。すなわち、走査される
一本のゲートパー（配線）から走査信号を入力し、各ソ
ース配線からデータ信号を入力する。入力したそれぞれ
の信号によりＴＰＴは動作し、ドレイン電極に流れるＯ
Ｎ・ＯＦＦの電流を制御し、ドレイン電極に接続した絵
素電極の点滅状態の選択を行なう。絵素電極に接続され
たＴＰＴの数は多数であり、たとえば２５０Ｘ３５０マ
トリツクスにおいては８７５００ケ所存在する。この多
数のＴＰＴに欠陥が生じると必然的に点欠陥が発生し、
表示装置としての歩留りは低下する。
点欠陥の原因としては、ソース電極からドレイン電極ま
での途中で、電気的な断線が生じているか、逆にチャン
ネル部で電気的なショートが生じてＴＰＴの制御ができ
なくなり正常な表示が不能になっていることが考えられ
る。
上記の構造のＴＰＴにおいては、たとえばＴｉを用いて
形成されたソース電極２７あるいはドレイン電極２８が
パターニング後、ゲート・バー３０上にかかる段差部（
第４図のＸ印で示す）でオーバーエツチングすることに
より、ソース電極２７あるいはドレイン電極２８の抵抗
が上昇したり、パターン切れによりソース電極２７、ド
レイン電極２８の電気的断線となって点欠陥を生じやす
いという欠点があった。
この発明：よ上記の事情に鑑みてなされたもので、ＴＰ
Ｔの歩留りおよび信頼性の向上を図れる液晶表示装置を
提供しようとするものである。
（ニ）問題点を解決するための手段 この発明の構成は、透明絶縁性基板上に形成されるゲー
ト電極と、ゲート電極上にゲート絶縁膜゛を介して積層
されるアモルファスシリコン半導体膜と、アモルファス
シリコン半導体膜上に積層される保護絶縁膜と、保護絶
縁膜上にチタン（Ｔｉ）膜、透明導電膜の順に積層され
て形成されるソース電極およびドレイン電極とで構成さ
れる薄膜トランジスタとを具備することを特徴とする液
晶表示装置である。
（ホ）作用 ソース電極とドレイン電極とが、Ｔｉ膜とそのＴｉ膜の
上に積層される透明導電膜とて形成されるので、ソース
電極およびドレイン電極の電気的断線が減少し、歩留り
の低下を防止する。
（へ）実施例 以下この発明の実施例を図面に基づいて詳述するが、こ
の発明は以下の実施例に限定されるものではない。
第１図はこの発明の実施例の要部を示す平面図であり、
第２図は第１図Ａ−Ａ線断面図である。
■は透明絶縁性基板で、たとえばガラス基板である。２
はゲート絶縁膜で、透明絶縁性基板１上に所定の幅寸法
たとえば１５μｍを有して帯状に形成されるゲートパー
１８の一部に形成される。ゲート電極２上には、ゲート
電極２を被覆するように設けられるゲート絶縁膜３を介
して、アモルファスシリコン膜（以下ａ−Ｓｉ膜と記す
）４、保護絶縁膜５がそれぞれ前記の順に積層される。
６はソース電極で、保護絶縁膜５上に設けられ、ソース
配線７と一体に形成される。ソース電極６は保護絶縁膜
５上に積層されるリンドープのｎ”−ａ−Ｓｉ膜膜上上
、Ｔｉ膜９、透明導電膜ＩＯがそれぞれ前記の順に積層
されて形成される。同様にしてドレイン電極１１が、ソ
ース電極６に対向して保護絶縁膜５上に積層されるリン
ドープのｎ”−ａ−８ｉ膜１２上に、Ｔ　ｉ　＠　１３
、透明導電膜１４がそれぞれ前記の順に積層されて形成
される。それぞれの透明導電膜１０．１４としては、Ｉ
　Ｔ　Ｏ（Ｉｎｄｉｕｍ　Ｔｉｎ　０ｘｉｄｅ）膜が好
適である。以上のようにして薄膜トランジスタ１５が形
成される。１６は絵素電極で、ドレイン電極１１を構成
する透明導電膜１４が絵素領域まで延長されて、同じく
絵素領域まで延長されたゲート絶縁膜３上に積層される
。１７はソース配線７とゲートパー１８との間に設けら
れる保護絶縁膜である。
次に第３図を交えて、この実施例における製造工程の一
例を説明する。
ま争、透明絶縁性基板ｌ上に１０００〜４０００人厚の
ゲート電極２を形成する。そしてプラズマＣＶＤにより
ＬＱＱＱ〜５０００人厚のゲート絶縁膜３．１００〜２
０００人厚のａ−Ｓｉ膜４．１０００〜６０００人厚の
保０絶縁膜５をそれぞれ真空を破ることなく連続してゲ
ート電極２上に積層し、その後保護絶縁膜５をエツチン
グによってパターニングする（第３図の（ａ））。
次に第３図の（ｂ）に示すように、１００〜１０００人
厚のリンドープのｎ”−ａ−Ｓｉ膜８とソース電極６お
よびドレイン電極１１形成のためにＴｉのソース・ドレ
イン金属層１９が積層される。
この後、第３図の（Ｃ）に示すように、ｎ”−ａ−Ｓｉ
膜８とソース・ドレイン金属層１９とをパターニングし
て、ソース電極７とドレイン電極１１とをそれぞれ構成
するＴｉ膜９，１３に形成する。
最後に第３図の（ｄ）に示すように、透明導電膜を積層
したのちパターニングして、ソース電極７とドレイン電
極１１とをそれぞれ構成する透明導電膜１０．１４に形
成するとともに、絵素電極１６が形成される。この工程
は絵素電極形成工程である。
以上のようにして薄膜トランジスタ１５のソース電極７
およびドレイン電極１１を、Ｔｉ及び絵素電極１６に使
う透明導電膜の２層膜で形成することにより、ゲート・
バー１８上にかかる段差部（第１図中にＸ印にて示す）
でそれぞれのＴｉ膜９．１３がパターン切れを起こして
も、次の絵素電極形成工程で、ソース電極７とドレイン
電極■１とのパターニングにより修復され、点欠陥にな
る確率を減少させる。
なお、上記実施例で１つの薄膜トランジスタおよび絵素
電極について説明したが、アクティブマトリックス表示
のために、上記構成がマトリックス状に形成されて液晶
表示装置が構成されることは言うまでもない。
（ト）発明の効果 この発明によれば、ソース電極およびドレイン電極にお
ける電気的断線に伴なう点欠陥の発生率を低下させ、歩
留りおよび信頼性を大幅に改善することができる液晶表
示装置が得られる。
【図面の簡単な説明】
第１図はこの発明の実施例要部拡大平面図、第２図は第
１図におけるＡ−Ａ線断面図、第３図は製造工程を示す
工程図、第４図は従来例の第り図相当図、第５図は第４
図におけるＢ−Ｂ線断面図である。 ｌ・・・・・・透明絶縁性基板、２・・・・・・ゲート
電極、３・・・・・・ゲート絶縁膜、 ４・・・・・・アモルファスシリコン膜、５・・・・・
・保護絶縁膜、６・・・・・・ソース電極、９．１３・
・・・・・Ｔｉ膜、 １０．１４・・・・・・透明導電膜、 侑　１　図 Ｂ　　　　　　１４間

Claims (1)

    【特許請求の範囲】
  1. １、透明絶縁性基板上に形成されるゲート電極と、ゲー
    ト電極上にゲート絶縁膜を介して積層されるアモルファ
    スシリコン半導体膜と、アモルファスシリコン半導体膜
    上に積層される保護絶縁膜と、保護絶縁膜上にＴｉ膜、
    透明導電膜の順に積層されて形成されるソース電極およ
    びドレイン電極とで構成される薄膜トランジスタとを具
    備することを特徴とする液晶表示装置。
JP28138387A 1987-11-06 1987-11-06 液晶表示装置の製造方法 Expired - Lifetime JP2596949B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28138387A JP2596949B2 (ja) 1987-11-06 1987-11-06 液晶表示装置の製造方法
US07/250,370 US4961629A (en) 1987-11-06 1988-09-28 Liquid crystal display device
DE3887447T DE3887447T2 (de) 1987-11-06 1988-09-30 Flüssigkristall-Anzeigevorrichtung.
EP88309128A EP0315319B1 (en) 1987-11-06 1988-09-30 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28138387A JP2596949B2 (ja) 1987-11-06 1987-11-06 液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01123475A true JPH01123475A (ja) 1989-05-16
JP2596949B2 JP2596949B2 (ja) 1997-04-02

Family

ID=17638373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28138387A Expired - Lifetime JP2596949B2 (ja) 1987-11-06 1987-11-06 液晶表示装置の製造方法

Country Status (4)

Country Link
US (1) US4961629A (ja)
EP (1) EP0315319B1 (ja)
JP (1) JP2596949B2 (ja)
DE (1) DE3887447T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03161938A (ja) * 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
US7547916B2 (en) 1992-12-09 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US8908117B2 (en) 2010-11-04 2014-12-09 Mitsubishi Electric Corporation Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166086A (en) * 1985-03-29 1992-11-24 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
DE3680806D1 (de) * 1985-03-29 1991-09-19 Matsushita Electric Ind Co Ltd Duennschicht-transistorenanordnung und methode zu deren herstellung.
US5058995A (en) * 1990-03-15 1991-10-22 Thomson Consumer Electronics, Inc. Pixel electrode structure for liquid crystal display devices
JP2650780B2 (ja) * 1990-11-30 1997-09-03 シャープ株式会社 アクティブマトリクス基板
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5499124A (en) 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US6593978B2 (en) * 1990-12-31 2003-07-15 Kopin Corporation Method for manufacturing active matrix liquid crystal displays
US5666175A (en) * 1990-12-31 1997-09-09 Kopin Corporation Optical systems for displays
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5362671A (en) * 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
US5376561A (en) 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US6143582A (en) * 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
US6627953B1 (en) 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
US5600459A (en) * 1993-12-20 1997-02-04 Roy; Howard S. Multiple-shutter flat-panel display having individually controlled pixels and method for making same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161764A (ja) * 1985-01-11 1986-07-22 Nec Corp 薄膜トランジスタの製造方法
JPS62226668A (ja) * 1986-03-27 1987-10-05 Sharp Corp 薄膜トランジスタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61190315A (ja) * 1985-02-20 1986-08-25 Sharp Corp カラ−液晶表示装置
US4686553A (en) * 1985-08-02 1987-08-11 General Electric Company Low capacitance amorphous silicon field effect transistor structure
DE3714164A1 (de) * 1986-04-30 1987-11-05 Sharp Kk Fluessigkristallanzeige
JPS62265756A (ja) * 1986-05-14 1987-11-18 Oki Electric Ind Co Ltd 薄膜トランジスタマトリクス
US4778258A (en) * 1987-10-05 1988-10-18 General Electric Company Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61161764A (ja) * 1985-01-11 1986-07-22 Nec Corp 薄膜トランジスタの製造方法
JPS62226668A (ja) * 1986-03-27 1987-10-05 Sharp Corp 薄膜トランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03161938A (ja) * 1989-11-20 1991-07-11 Seiko Instr Inc 薄膜トランジスタの製造方法
US7547916B2 (en) 1992-12-09 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US7897972B2 (en) 1992-12-09 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit
US8294152B2 (en) 1992-12-09 2012-10-23 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit including pixel electrode comprising conductive film
US8908117B2 (en) 2010-11-04 2014-12-09 Mitsubishi Electric Corporation Thin film transistor array substrate and liquid crystal display apparatus comprising a transparent conductive film pattern having a first type pattern and a second type pattern

Also Published As

Publication number Publication date
DE3887447D1 (de) 1994-03-10
EP0315319A3 (en) 1990-07-25
DE3887447T2 (de) 1994-05-26
US4961629A (en) 1990-10-09
EP0315319A2 (en) 1989-05-10
EP0315319B1 (en) 1994-01-26
JP2596949B2 (ja) 1997-04-02

Similar Documents

Publication Publication Date Title
EP0372821B1 (en) Liquid crystal display panel with reduced pixel defects
US7615784B2 (en) Thin film transistor array panel and manufacturing method thereof
JPH01123475A (ja) 液晶表示装置
JP3763381B2 (ja) 液晶表示装置の製造方法
JP2740813B2 (ja) 非晶質シリコン薄膜トランジシタアレイ基板
JPH07104312A (ja) 液晶表示装置の製造方法
JPH0553147A (ja) 液晶表示装置およびその製造方法
JP4166300B2 (ja) 液晶表示装置の製造方法
JPS62280890A (ja) アクテイブマトリツクスアレイ
JP2000164874A (ja) 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
JP2001166701A (ja) 電気光学装置の製造方法並びに半導体基板及び電気光学装置
JPS60261174A (ja) マトリツクスアレ−
JPS62286271A (ja) 薄膜トランジスタ基板の製造方法
JP2003156764A (ja) 薄膜トランジスタアレイ基板の製造方法およびそれを備える液晶表示装置
JPS62226668A (ja) 薄膜トランジスタ
JP2000029071A (ja) 表示装置用アレイ基板、及びその製造方法
JPH0568708B2 (ja)
JP2002099225A (ja) 表示装置用アレイ基板及びその製造方法
JPH01282522A (ja) アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置
JP2002314088A (ja) 薄膜トランジスタアレイ基板の製造方法及び当該方法により製造された薄膜トランジスタアレイ基板を用いた液晶表示装置
KR100212270B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP3302475B2 (ja) 薄膜トランジスタアレイの製造方法
JPH06252171A (ja) アクティブマトリクスパネルの製造方法
JPH06130405A (ja) 液晶表示装置の製造方法
JP2550692B2 (ja) 薄膜トランジスタアレイの製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term