JP2650780B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2650780B2 JP2650780B2 JP33888390A JP33888390A JP2650780B2 JP 2650780 B2 JP2650780 B2 JP 2650780B2 JP 33888390 A JP33888390 A JP 33888390A JP 33888390 A JP33888390 A JP 33888390A JP 2650780 B2 JP2650780 B2 JP 2650780B2
- Authority
- JP
- Japan
- Prior art keywords
- additional capacitance
- conductive film
- capacitance portion
- electrode
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、液晶等の表示媒体と組み合わせて表示装置
を構成するためのアクティブマトリクス基板に関する。
を構成するためのアクティブマトリクス基板に関する。
（従来の技術） アクティブマトリクス表示装置に用いられるアクティ
ブマトリクス基板には、マトリクス状に配列された絵素
電極のそれぞれに、薄膜トランジスタ（以下では「TE
T」と称する）等の能動素子が設けられる。この能動素
子がオン状態の時に絵素電極に電荷が充電され、次に能
動素子がオン状態となるまでの１フレームの期間、充電
された電荷が保持される。電荷が充電された絵素電極と
これに対向する対向電極との間に封入された液晶等の表
示媒体の光学的変調が行われ、表示が行われる。アクテ
ィブマトリクス表示装置は、薄型、軽量、低消費電力等
の利点を有し、フラットパネルディスプレイとして実用
化されている。
ブマトリクス基板には、マトリクス状に配列された絵素
電極のそれぞれに、薄膜トランジスタ（以下では「TE
T」と称する）等の能動素子が設けられる。この能動素
子がオン状態の時に絵素電極に電荷が充電され、次に能
動素子がオン状態となるまでの１フレームの期間、充電
された電荷が保持される。電荷が充電された絵素電極と
これに対向する対向電極との間に封入された液晶等の表
示媒体の光学的変調が行われ、表示が行われる。アクテ
ィブマトリクス表示装置は、薄型、軽量、低消費電力等
の利点を有し、フラットパネルディスプレイとして実用
化されている。
従来より用いられているアクティブマトリクス基板の
一例を第５図に示す。ガラス基板上にマトリクス状に配
列された絵素電極２には、能動素子としてTFT3がそれぞ
れ設けられている。各絵素電極２の間にはTFT3を駆動す
るためのゲートバス配線４及びソースバス配線５が互い
に交差するように配設され、１フレーム期間中の絵素電
極２の電荷保持特性を向上させるため、絵素電極２の下
方にはゲートバス配線４に平行して付加容量電極15が配
設されている。尚、この付加容量電極はゲートバス配線
４を共用して使用する場合がある。
一例を第５図に示す。ガラス基板上にマトリクス状に配
列された絵素電極２には、能動素子としてTFT3がそれぞ
れ設けられている。各絵素電極２の間にはTFT3を駆動す
るためのゲートバス配線４及びソースバス配線５が互い
に交差するように配設され、１フレーム期間中の絵素電
極２の電荷保持特性を向上させるため、絵素電極２の下
方にはゲートバス配線４に平行して付加容量電極15が配
設されている。尚、この付加容量電極はゲートバス配線
４を共用して使用する場合がある。
このようなアクティブマトリクス基板を製造するに
は、多くの薄型形成及びエッチング等の極めて複雑な工
程を経なければならない。また、TFT3及び付加容量電極
15は、10万〜50万以上にも及ぶ膨大な数の絵素電極のす
べてに備えられるものであり、その一つ一つの電気的な
特性を確保するためには、精密な工程管理が要求され
る。
は、多くの薄型形成及びエッチング等の極めて複雑な工
程を経なければならない。また、TFT3及び付加容量電極
15は、10万〜50万以上にも及ぶ膨大な数の絵素電極のす
べてに備えられるものであり、その一つ一つの電気的な
特性を確保するためには、精密な工程管理が要求され
る。
しかし、充分に製造工程の管理を行っても、付加容量
電極と絵素電極との間にリークが生じ、絵素欠陥が発生
する場合がある。このような絵素欠陥は品質検査の段階
で発見され、修正される。この修正は、リークの発生し
た絵素電極の付加容量電極上の部分を切断することによ
って行われる。絵素電極の切断はレーザCVD、レーザト
リマ、超音波カッタ等によって行われるが、切断する距
離は絵素電極の一辺の長さに及ぶため、完全に切断する
ことが難しいうえ、長時間を要する。
電極と絵素電極との間にリークが生じ、絵素欠陥が発生
する場合がある。このような絵素欠陥は品質検査の段階
で発見され、修正される。この修正は、リークの発生し
た絵素電極の付加容量電極上の部分を切断することによ
って行われる。絵素電極の切断はレーザCVD、レーザト
リマ、超音波カッタ等によって行われるが、切断する距
離は絵素電極の一辺の長さに及ぶため、完全に切断する
ことが難しいうえ、長時間を要する。
（発明が解決しようとする課題） 上述の絵素電極の切断を容易にするため、第６図に示
すアクティブマトリクス基板が用いられる。第６図の基
板は、絵素電極２が付加容量部2bと非付加容量部2aとに
分割され、付加容量部2bと非付加容量部2aとの間を電気
的に接続する導電膜30を有していることを除いて、第５
図の例と同様である。第７図に第６図のＰ−Ｐ線に沿っ
たTFT3近傍の断面図を示す。また、第８図は第６図のＱ
−Ｑ線に沿った断面図である。
すアクティブマトリクス基板が用いられる。第６図の基
板は、絵素電極２が付加容量部2bと非付加容量部2aとに
分割され、付加容量部2bと非付加容量部2aとの間を電気
的に接続する導電膜30を有していることを除いて、第５
図の例と同様である。第７図に第６図のＰ−Ｐ線に沿っ
たTFT3近傍の断面図を示す。また、第８図は第６図のＱ
−Ｑ線に沿った断面図である。
このアクティブマトリクス基板では、ガラス基板６上
にゲートバス配線４、ゲートバス配線４から分岐したゲ
ート電極７、及び付加容量電極15が形成され、これらの
上に絶縁膜８が陽極酸化法によって形成され、更に、プ
ラズマCVD法によって形成されたゲート絶縁膜９が基板
６の全面に亙って形成されている。ゲート電極７の上方
には、絶縁膜８及び９を介して半導体膜10が形成されて
いる。半導体膜10上には、ソースバス配線５に接続され
た第１のソース電極11及び第２のソース電極12と、絵素
電極２の電荷を供給するための第１のドレイン電極13及
び第２のドレイン電極14とがそれぞれ順に堆積されてい
る。絵素電極２は、第６図に示すように、付加容量電極
15に対向する付加容量部2bと、それ以外の非付加容量部
2aとに分割されている。
にゲートバス配線４、ゲートバス配線４から分岐したゲ
ート電極７、及び付加容量電極15が形成され、これらの
上に絶縁膜８が陽極酸化法によって形成され、更に、プ
ラズマCVD法によって形成されたゲート絶縁膜９が基板
６の全面に亙って形成されている。ゲート電極７の上方
には、絶縁膜８及び９を介して半導体膜10が形成されて
いる。半導体膜10上には、ソースバス配線５に接続され
た第１のソース電極11及び第２のソース電極12と、絵素
電極２の電荷を供給するための第１のドレイン電極13及
び第２のドレイン電極14とがそれぞれ順に堆積されてい
る。絵素電極２は、第６図に示すように、付加容量電極
15に対向する付加容量部2bと、それ以外の非付加容量部
2aとに分割されている。
また、ゲート絶縁膜９上には、導電膜30が形成されて
いる。導電膜30はソースバス配線５、第２のソース電極
12及び第２のドレイン電極14と同時に形成される。絵素
電極２の付加容量部2b及び非付加容量部2aはゲート絶縁
膜９上に形成され、それぞれの端部は導電膜30上に重畳
して形成されている。
いる。導電膜30はソースバス配線５、第２のソース電極
12及び第２のドレイン電極14と同時に形成される。絵素
電極２の付加容量部2b及び非付加容量部2aはゲート絶縁
膜９上に形成され、それぞれの端部は導電膜30上に重畳
して形成されている。
このような構成によれば、絵素電極２を構成する付加
容量部2bと付加容量電極15との間に電荷のリークが生じ
た場合には、導電膜30をレーザ光照射によって切断すれ
ば、付加容量部2bと非付加容量部2aとを電気的に切り離
すことができる。導電膜30の幅は絵素電極２よりかなり
小さいので、導電膜30は容易に切断され得る。
容量部2bと付加容量電極15との間に電荷のリークが生じ
た場合には、導電膜30をレーザ光照射によって切断すれ
ば、付加容量部2bと非付加容量部2aとを電気的に切り離
すことができる。導電膜30の幅は絵素電極２よりかなり
小さいので、導電膜30は容易に切断され得る。
上述のアクティブマトリクス基板では、製造工程の簡
略化を図るため、導電膜30はソースバス配線５と同時に
形成される。従って、導電膜30はソースバス配線３と同
じ約300nmの厚さを有する。これに対し、絵素電極２を
構成し、透明導電膜からなる付加容量部2b及び非付加容
量部2aは約100nmの厚さに形成されるので、第９図に示
すように、厚い導電膜30による段差部上に形成される付
加容量部2b及び非付加容量部2aには、段切れ部40が生じ
ることがある。また、付加容量部2b及び非付加容量部2a
をエッチングによってパターン形成する際に、この段差
部にエッチャントが染み込み易いため、更に段切れ部40
が発生し易くなっている。このような段切れ部40が多数
生じると、絵素電極２に蓄積された電荷の保持特性が低
下した絵素が多数発生し、得られる画像の品位が低下し
てしまう。
略化を図るため、導電膜30はソースバス配線５と同時に
形成される。従って、導電膜30はソースバス配線３と同
じ約300nmの厚さを有する。これに対し、絵素電極２を
構成し、透明導電膜からなる付加容量部2b及び非付加容
量部2aは約100nmの厚さに形成されるので、第９図に示
すように、厚い導電膜30による段差部上に形成される付
加容量部2b及び非付加容量部2aには、段切れ部40が生じ
ることがある。また、付加容量部2b及び非付加容量部2a
をエッチングによってパターン形成する際に、この段差
部にエッチャントが染み込み易いため、更に段切れ部40
が発生し易くなっている。このような段切れ部40が多数
生じると、絵素電極２に蓄積された電荷の保持特性が低
下した絵素が多数発生し、得られる画像の品位が低下し
てしまう。
本発明はこのような問題点を解決するものであり、本
発明の目的は、絵素電極の付加容量部と非付加容量部と
が電気的に確実に接続されたアクティブマトリクス基板
を提供することである。
発明の目的は、絵素電極の付加容量部と非付加容量部と
が電気的に確実に接続されたアクティブマトリクス基板
を提供することである。
（課題を解決するための手段） 本発明のアクティブマトリクス基板は、絶縁性基板上
にマトリクス状に配列され、単数または複数の付加容量
部と単数の非付加容量部とに分割されると共に該非付加
容量部と該付加容量部とを連結する該付加容量部と同数
の連結部を有する透明導電膜からなる絵素電極と、該付
加容量部と絶縁膜を挟んで対向する付加容量電極と、該
透明導電膜の該基板側に該連結部と重畳して形成され、
該付加容量部と該非付加容量部と電気的に接続する導電
膜とを有するアクティブマトリクス基板であって、該透
明導電膜の該連結部が、該導電膜上に、該導電膜による
段差部で段切れ部を生じても該付加容量部と該非付加容
量部とを電気的に接続すべく、連結部の全長にわたって
該導電膜の側方からはみ出させ、かつ、該付加容量部と
該非付加容量部とを電気的に切り離し可能とすべく、該
導電膜からはみ出した部分の全長または一部のはみ出し
寸法を３μｍ以下にして形成されており、そのことによ
って上記目的が達成される。
にマトリクス状に配列され、単数または複数の付加容量
部と単数の非付加容量部とに分割されると共に該非付加
容量部と該付加容量部とを連結する該付加容量部と同数
の連結部を有する透明導電膜からなる絵素電極と、該付
加容量部と絶縁膜を挟んで対向する付加容量電極と、該
透明導電膜の該基板側に該連結部と重畳して形成され、
該付加容量部と該非付加容量部と電気的に接続する導電
膜とを有するアクティブマトリクス基板であって、該透
明導電膜の該連結部が、該導電膜上に、該導電膜による
段差部で段切れ部を生じても該付加容量部と該非付加容
量部とを電気的に接続すべく、連結部の全長にわたって
該導電膜の側方からはみ出させ、かつ、該付加容量部と
該非付加容量部とを電気的に切り離し可能とすべく、該
導電膜からはみ出した部分の全長または一部のはみ出し
寸法を３μｍ以下にして形成されており、そのことによ
って上記目的が達成される。
（作用） 本発明のアクティブマトリクス基板では、絵素電極を
構成する付加容量部と非付加容量部とを電気的に接続す
る導電膜を覆って、付加容量部と非付加容量部とを連結
する透明導電膜からなる連結部が形成されている。導電
膜を覆って形成された透明導電膜からなる連結部の幅
は、該導電膜の幅より大きく設定されている。従って、
付加容量部と非付加容量部との間の連結部は導電膜の側
方の部分にも形成され、この部分の連結部は導電膜の段
差部の影響を受けない。そのため、導電膜上の透明導電
膜が段切れを起こしても、付加容量部と非付加容量部と
の間が非導電状態となることはない。連結部の導電膜の
側方よりはみ出して形成された部分の幅は、導電膜の一
方の側部に於いて３μｍ以下であれば、レーザ光照射に
よって付加容量部と非付加容量部とを確実に切り離すこ
とができる。また、このように、導電膜上の連結部の幅
が該導電膜の幅より大きいと、エッチャントの段差部へ
の染み込みが起こり難くなる。
構成する付加容量部と非付加容量部とを電気的に接続す
る導電膜を覆って、付加容量部と非付加容量部とを連結
する透明導電膜からなる連結部が形成されている。導電
膜を覆って形成された透明導電膜からなる連結部の幅
は、該導電膜の幅より大きく設定されている。従って、
付加容量部と非付加容量部との間の連結部は導電膜の側
方の部分にも形成され、この部分の連結部は導電膜の段
差部の影響を受けない。そのため、導電膜上の透明導電
膜が段切れを起こしても、付加容量部と非付加容量部と
の間が非導電状態となることはない。連結部の導電膜の
側方よりはみ出して形成された部分の幅は、導電膜の一
方の側部に於いて３μｍ以下であれば、レーザ光照射に
よって付加容量部と非付加容量部とを確実に切り離すこ
とができる。また、このように、導電膜上の連結部の幅
が該導電膜の幅より大きいと、エッチャントの段差部へ
の染み込みが起こり難くなる。
このような構成によれば、絵素電極の付加容量部と付
加容量部電極との間にリークが生じた場合には、付加容
量部と非付加容量部とを接続している導電膜及び連結部
をレーザ光照射等によって切断すれば、絵素欠陥となる
ことを避けることができる。
加容量部電極との間にリークが生じた場合には、付加容
量部と非付加容量部とを接続している導電膜及び連結部
をレーザ光照射等によって切断すれば、絵素欠陥となる
ことを避けることができる。
（実施例） 本発明の実施例について以下に説明する。第１図に本
発明のアクティブマトリクス基板の一実施例の平面図を
示す。第１図のＸ−Ｘ線に沿った断面図は、前述の第７
図と同様である。また、第１図のＹ−Ｙ線に沿った断面
図を第４図に示す。本実施例のアクティブマトリクス基
板は、ガラス基板６と、該ガラス基板６上に形成され
た、ゲートバス配線４、ゲートバス配線４から分岐した
ゲート電極７、及び付加容量部電極15と、これらの上に
陽極酸化法によって形成された絶縁膜８と、更に、プラ
ズマCVD法によって基板６上の全面に形成されたゲート
絶縁膜９とを有している。第７図に示すように、ゲート
電極７の上方には、絶縁膜８及び９を介して半導体膜10
が形成されている。半導体膜10上には、ソースバス配線
５に接続された第１のソース電極11及び第２のソース電
極12と、絵素電極２に電荷を供給するための第１のドレ
イン電極13及び第２のドレイン電極14とがそれぞれ順に
堆積されている。絵素電極２は、第１図に示すように、
付加容量電極15に対向する付加容量部2bと、それ以外の
非付加容量部2aとに分割されており、非付加容量部2aと
付加容量部2bとは両者間の狭幅の連結部で連結されて電
気的に接続されている。
発明のアクティブマトリクス基板の一実施例の平面図を
示す。第１図のＸ−Ｘ線に沿った断面図は、前述の第７
図と同様である。また、第１図のＹ−Ｙ線に沿った断面
図を第４図に示す。本実施例のアクティブマトリクス基
板は、ガラス基板６と、該ガラス基板６上に形成され
た、ゲートバス配線４、ゲートバス配線４から分岐した
ゲート電極７、及び付加容量部電極15と、これらの上に
陽極酸化法によって形成された絶縁膜８と、更に、プラ
ズマCVD法によって基板６上の全面に形成されたゲート
絶縁膜９とを有している。第７図に示すように、ゲート
電極７の上方には、絶縁膜８及び９を介して半導体膜10
が形成されている。半導体膜10上には、ソースバス配線
５に接続された第１のソース電極11及び第２のソース電
極12と、絵素電極２に電荷を供給するための第１のドレ
イン電極13及び第２のドレイン電極14とがそれぞれ順に
堆積されている。絵素電極２は、第１図に示すように、
付加容量電極15に対向する付加容量部2bと、それ以外の
非付加容量部2aとに分割されており、非付加容量部2aと
付加容量部2bとは両者間の狭幅の連結部で連結されて電
気的に接続されている。
第１図に示すように、付加容量部2bと非付加容量部2a
とは導電膜30によっても電気的に接続されている。導電
膜30は、第４図に示すように、ゲート絶縁膜９上に形成
され、ソースバス配線５、第２のソース電極12及び第２
のドレイン電極14と同時に形成される。
とは導電膜30によっても電気的に接続されている。導電
膜30は、第４図に示すように、ゲート絶縁膜９上に形成
され、ソースバス配線５、第２のソース電極12及び第２
のドレイン電極14と同時に形成される。
第４図に示すように、付加容量部2b及び非付加容量部
2aとの間の導電膜30上には、付加容量部2b及び非付加容
量部2aと同時に形成された透明導電膜からなる連結部が
重畳されている。導電膜30を覆う透明導電膜からなる連
結部は、該導電膜30よりも幅が大きく設定されている。
従って、付加容量部2aと非付加容量部2bとの間の透明導
電膜からなる連結部は導電膜30の側方の部分にも形成さ
れている。この連結部における導電膜の側方にはみ出し
た部分の幅は３μｍ以下である。
2aとの間の導電膜30上には、付加容量部2b及び非付加容
量部2aと同時に形成された透明導電膜からなる連結部が
重畳されている。導電膜30を覆う透明導電膜からなる連
結部は、該導電膜30よりも幅が大きく設定されている。
従って、付加容量部2aと非付加容量部2bとの間の透明導
電膜からなる連結部は導電膜30の側方の部分にも形成さ
れている。この連結部における導電膜の側方にはみ出し
た部分の幅は３μｍ以下である。
以上の構成を有する本実施例のアクティブマトリクス
基板では、付加容量部2bと非付加容量部2aとの間に位置
し、且つ導電膜30の側方よりはみ出して形成された連結
部は、導電膜30の段差部の影響を受けない。そのため、
導電膜30上の連結部が断切れを起こしても、付加容量部
2bと非付加容量部2aとの間が非導通状態となることはな
い。連結部における導電膜の側方よりはみ出して形成さ
れた部分の幅は、導電膜30の一方の側部に於いて３μｍ
以下でれば、付加容量部2bと非付加容量部2aとの間をレ
ーザ光照射によって確実に切り離すことができる。ま
た、このように、導電膜30上の連結部の幅が該導電膜30
の幅より大きいと、導電膜30の断差部へのエッチャント
の染み込みが起こり難くなる。
基板では、付加容量部2bと非付加容量部2aとの間に位置
し、且つ導電膜30の側方よりはみ出して形成された連結
部は、導電膜30の段差部の影響を受けない。そのため、
導電膜30上の連結部が断切れを起こしても、付加容量部
2bと非付加容量部2aとの間が非導通状態となることはな
い。連結部における導電膜の側方よりはみ出して形成さ
れた部分の幅は、導電膜30の一方の側部に於いて３μｍ
以下でれば、付加容量部2bと非付加容量部2aとの間をレ
ーザ光照射によって確実に切り離すことができる。ま
た、このように、導電膜30上の連結部の幅が該導電膜30
の幅より大きいと、導電膜30の断差部へのエッチャント
の染み込みが起こり難くなる。
第２図に本発明の他の実施例の平面図を示す。本実施
例では付加容量部2bと非付加容量部2aとの間の導電膜30
上に形成された連結部の幅は、前述の第１図の実施例の
それより大きく、一部分でのみ連結部の導電膜30の側方
からはみ出した部分の幅が３μｍ以下となっている。こ
のような構成に於いても、前述の第１図の基板と同様の
効果が得られる。
例では付加容量部2bと非付加容量部2aとの間の導電膜30
上に形成された連結部の幅は、前述の第１図の実施例の
それより大きく、一部分でのみ連結部の導電膜30の側方
からはみ出した部分の幅が３μｍ以下となっている。こ
のような構成に於いても、前述の第１図の基板と同様の
効果が得られる。
第３図に本発明の更に他の実施例を示す。本実施例で
は絵素電極２が１つの非付加容量部2aに対して２つの付
加容量部2b、2b′を有し、各付加容量部2b、2b′と非付
加容量部2aとの間には両者を連結して電気的に接続する
連結部が、付加容量部2b、2b′と同数で設けられてい
る。その連結部の下側、つまり、基板側に、それぞれの
付加容量部2b、2b′に対応して、導電膜30a及び30bが設
けられている。導電膜30a及び30b近傍の構造は、前述の
第１図の導電膜30のそれと同様である。
は絵素電極２が１つの非付加容量部2aに対して２つの付
加容量部2b、2b′を有し、各付加容量部2b、2b′と非付
加容量部2aとの間には両者を連結して電気的に接続する
連結部が、付加容量部2b、2b′と同数で設けられてい
る。その連結部の下側、つまり、基板側に、それぞれの
付加容量部2b、2b′に対応して、導電膜30a及び30bが設
けられている。導電膜30a及び30b近傍の構造は、前述の
第１図の導電膜30のそれと同様である。
本実施例に於いて、一方の付加容量部2bと付加容量電
極15との間に絶縁不良が発生している場合には、付加容
量部2bと非付加容量部2aとの間の導電膜30a及び導電膜3
0a上の連結部をレーザCVD等で切断して、付加容量部2b
から切り離す。このようにすれば非付加容量部2aと他方
の付加容量部2b′とが絵素電極２として機能することが
できる。
極15との間に絶縁不良が発生している場合には、付加容
量部2bと非付加容量部2aとの間の導電膜30a及び導電膜3
0a上の連結部をレーザCVD等で切断して、付加容量部2b
から切り離す。このようにすれば非付加容量部2aと他方
の付加容量部2b′とが絵素電極２として機能することが
できる。
従って、上記の修正を行っても、非付加容量部2aと他
方の付加容量部2b′とが接続されたままなので、電荷の
保持特性は大きく低下しない。付加容量部2b′と付加容
量部15との間に絶縁不良が発生している場合には、付加
容量部2b′と非付加容量部2aとの間の導電部30bおよび
導電部30b上の連結部を切断して、非付加容量部2aと付
加容量部2bとにより絵素電極２が構成される。本実施例
によれば、付加容量を与する機能を維持したままで、絶
縁不良となった部分を容易に且つ短時間に除去できる。
方の付加容量部2b′とが接続されたままなので、電荷の
保持特性は大きく低下しない。付加容量部2b′と付加容
量部15との間に絶縁不良が発生している場合には、付加
容量部2b′と非付加容量部2aとの間の導電部30bおよび
導電部30b上の連結部を切断して、非付加容量部2aと付
加容量部2bとにより絵素電極２が構成される。本実施例
によれば、付加容量を与する機能を維持したままで、絶
縁不良となった部分を容易に且つ短時間に除去できる。
上記の何れの実施例に於いても、付加容量電極15はゲ
ートバス配線４とは別に設けられているが、付加容量電
極15が隣接するゲートバス配線４と一体的に形成されて
いるアクティブマトリクス基板に於いても、本発明を適
用することができる。
ートバス配線４とは別に設けられているが、付加容量電
極15が隣接するゲートバス配線４と一体的に形成されて
いるアクティブマトリクス基板に於いても、本発明を適
用することができる。
（発明の効果） 本発明のアクティブマトリクス基板では、絵素電極の
付加容量部と付加容量電極との間のリークによって生じ
た絵素欠陥は、付加容量部と非付加容量部とを接続して
いる導電膜及び導電膜上の連結部をレーザ光照射等によ
って切断することにより容易に修正され得る。従って、
本発明によればアクティブマトリクス基板の製造歩留り
を向上させることができる。また、本発明にあっては、
透明導電膜からなる連結部より基板側に導電膜を形成し
ているので、通常基板側から連結部側へ向けたレーザ光
照射による切断処理を支障なく行うことが可能となる。
付加容量部と付加容量電極との間のリークによって生じ
た絵素欠陥は、付加容量部と非付加容量部とを接続して
いる導電膜及び導電膜上の連結部をレーザ光照射等によ
って切断することにより容易に修正され得る。従って、
本発明によればアクティブマトリクス基板の製造歩留り
を向上させることができる。また、本発明にあっては、
透明導電膜からなる連結部より基板側に導電膜を形成し
ているので、通常基板側から連結部側へ向けたレーザ光
照射による切断処理を支障なく行うことが可能となる。
第１図は本発明のアクティブマトリクス基板の一実施例
の平面図、第２図は本発明の他の実施例の平面図、第３
図は導電膜を２つ設けた他の実施例の平面図、第４図は
本発明の第１図のＹ−Ｙ線に沿った断面図、第５図は従
来のアクティブマトリクス基板の平面図、第６図はアク
ティブマトリクス基板の改良例の平面図、第７図は第１
図のＸ−Ｘ線及び第６図ののＰ−Ｐ線に沿った断面図、
第８図は第６図のＱ−Ｑ線に沿った断面図、第９図は絵
素電極の付加容量部及び非付加容量部に生じた段切れ部
を示す断面図である。 ２……絵素電極、2a……非付加容量部、2b……付加容量
部、３……TFT、４……ゲートバス配線、５……ソース
バス配線、６……ガラス基板、７……ゲート電極、８…
…絶縁膜、９……ゲート絶縁膜、10……半導体膜、30…
…導電膜。
の平面図、第２図は本発明の他の実施例の平面図、第３
図は導電膜を２つ設けた他の実施例の平面図、第４図は
本発明の第１図のＹ−Ｙ線に沿った断面図、第５図は従
来のアクティブマトリクス基板の平面図、第６図はアク
ティブマトリクス基板の改良例の平面図、第７図は第１
図のＸ−Ｘ線及び第６図ののＰ−Ｐ線に沿った断面図、
第８図は第６図のＱ−Ｑ線に沿った断面図、第９図は絵
素電極の付加容量部及び非付加容量部に生じた段切れ部
を示す断面図である。 ２……絵素電極、2a……非付加容量部、2b……付加容量
部、３……TFT、４……ゲートバス配線、５……ソース
バス配線、６……ガラス基板、７……ゲート電極、８…
…絶縁膜、９……ゲート絶縁膜、10……半導体膜、30…
…導電膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川合 勝博 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 藤木 裕 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 橘 誠 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平２−275927（ＪＰ，Ａ)
Claims (1)
- 【請求項１】絶縁性基板上にマトリクス状に配列され、
単数または複数の付加容量部と単数の非付加容量部とに
分割されると共に該非付加容量部と該付加容量部とを連
結する該付加容量部と同数の連結部を有する透明導電膜
からなる絵素電極と、 該付加容量部と絶縁膜を挟んで対向する付加容量電極
と、 該透明導電膜の該基板側に該連結部と重畳して形成さ
れ、該付加容量部と該非付加容量部とを電気的に接続す
る導電膜とを有するアクティブマトリクス基板であっ
て、 該透明導電膜の該連結部が、該導電膜上に、該導電膜に
よる段差部で段切れ部を生じても該付加容量部と該非付
加容量部とを電気的に接続すべく、連結部の全長にわた
って該導電膜の側方からはみ出させ、かつ、該付加容量
部と該非付加容量部とを電気的に切り離し可能とすべ
く、該導電膜からはみ出した部分の全長または一部のは
み出し寸法を３μｍ以下にして形成されているアクティ
ブマトリクス基板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33888390A JP2650780B2 (ja) | 1990-11-30 | 1990-11-30 | アクティブマトリクス基板 |
| DE69118488T DE69118488T2 (de) | 1990-11-30 | 1991-11-29 | Substrat mit aktiver Matrix |
| US07/800,826 US5276540A (en) | 1990-11-30 | 1991-11-29 | Active matrix substrate with conductive film covering transparent conductive film portion connecting additional and non-additional capacitance portions of pixel electrode |
| EP91311150A EP0488808B1 (en) | 1990-11-30 | 1991-11-29 | An active matrix substrate |
| KR1019910021950A KR0123951B1 (ko) | 1990-11-30 | 1991-11-30 | 액티브매트릭스 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33888390A JP2650780B2 (ja) | 1990-11-30 | 1990-11-30 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04204831A JPH04204831A (ja) | 1992-07-27 |
| JP2650780B2 true JP2650780B2 (ja) | 1997-09-03 |
Family
ID=18322282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33888390A Expired - Lifetime JP2650780B2 (ja) | 1990-11-30 | 1990-11-30 | アクティブマトリクス基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5276540A (ja) |
| EP (1) | EP0488808B1 (ja) |
| JP (1) | JP2650780B2 (ja) |
| KR (1) | KR0123951B1 (ja) |
| DE (1) | DE69118488T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2907629B2 (ja) * | 1992-04-10 | 1999-06-21 | 松下電器産業株式会社 | 液晶表示パネル |
| KR0163933B1 (ko) * | 1995-01-27 | 1999-01-15 | 김광호 | 박막트랜지스터 액정 디스플레이의 기생용량 및 축적용량의 구조 및 그 제조 방법 |
| KR100247493B1 (ko) * | 1996-10-18 | 2000-03-15 | 구본준, 론 위라하디락사 | 액티브매트릭스기판의 구조 |
| US6168966B1 (en) | 1999-02-18 | 2001-01-02 | Taiwan Semiconductor Manufacturing Company | Fabrication of uniform areal sensitivity image array |
| JP3884625B2 (ja) * | 2001-03-14 | 2007-02-21 | シャープ株式会社 | 液晶表示装置及びその欠陥修復方法 |
| GB0112561D0 (en) * | 2001-05-23 | 2001-07-18 | Koninl Philips Electronics Nv | Active plate |
| KR100469342B1 (ko) * | 2001-07-11 | 2005-02-02 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR100852838B1 (ko) * | 2001-08-29 | 2008-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| KR100421914B1 (ko) * | 2001-12-28 | 2004-03-11 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조 방법 |
| JP4197994B2 (ja) * | 2003-06-19 | 2008-12-17 | コニカミノルタオプト株式会社 | 撮像装置 |
| KR100798539B1 (ko) * | 2007-10-05 | 2008-01-28 | 비오이 하이디스 테크놀로지 주식회사 | 게이트 라인의 리페어방법 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5982769A (ja) * | 1982-11-04 | 1984-05-12 | Seiko Epson Corp | 薄膜シリコントランジスタ |
| JPS59119322A (ja) * | 1982-12-27 | 1984-07-10 | Seiko Epson Corp | 液晶表示装置 |
| JPS60236266A (ja) * | 1984-05-10 | 1985-11-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US4744862A (en) * | 1984-10-01 | 1988-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods for nonlinear semiconductor element and liquid crystal display panel using the same |
| GB8510543D0 (en) * | 1985-04-25 | 1985-05-30 | Ti Group Services Ltd | Switch/display units |
| GB2175429B (en) * | 1985-04-25 | 1988-04-27 | Phosphor Prod Co Ltd | Switch/display units |
| US4955697A (en) * | 1987-04-20 | 1990-09-11 | Hitachi, Ltd. | Liquid crystal display device and method of driving the same |
| JPH01102434A (ja) * | 1987-10-15 | 1989-04-20 | Sharp Corp | マトリックス型液晶表示パネル |
| JP2596949B2 (ja) * | 1987-11-06 | 1997-04-02 | シャープ株式会社 | 液晶表示装置の製造方法 |
| JPH0814668B2 (ja) * | 1988-02-16 | 1996-02-14 | シャープ株式会社 | マトリックス型液晶表示パネル |
| JP2740813B2 (ja) * | 1988-02-26 | 1998-04-15 | セイコープレシジョン株式会社 | 非晶質シリコン薄膜トランジシタアレイ基板 |
| JPH01283519A (ja) * | 1988-05-10 | 1989-11-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH01282522A (ja) * | 1988-05-10 | 1989-11-14 | Hitachi Ltd | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 |
| US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| JPH02156227A (ja) * | 1988-12-07 | 1990-06-15 | Sharp Corp | アクティブマトリクス表示装置の表示電極基板 |
| JPH02165125A (ja) * | 1988-12-20 | 1990-06-26 | Seiko Epson Corp | 表示装置 |
| JPH0786618B2 (ja) * | 1988-12-29 | 1995-09-20 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JP2603716B2 (ja) * | 1989-02-22 | 1997-04-23 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JPH0786619B2 (ja) * | 1989-04-26 | 1995-09-20 | シャープ株式会社 | アクティブマトリクス表示装置 |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| US5062690A (en) * | 1989-06-30 | 1991-11-05 | General Electric Company | Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links |
| EP0438138B1 (en) * | 1990-01-17 | 1995-03-15 | Kabushiki Kaisha Toshiba | Liquid-crystal display device of active matrix type |
-
1990
- 1990-11-30 JP JP33888390A patent/JP2650780B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-29 DE DE69118488T patent/DE69118488T2/de not_active Expired - Fee Related
- 1991-11-29 US US07/800,826 patent/US5276540A/en not_active Expired - Lifetime
- 1991-11-29 EP EP91311150A patent/EP0488808B1/en not_active Expired - Lifetime
- 1991-11-30 KR KR1019910021950A patent/KR0123951B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69118488T2 (de) | 1996-09-12 |
| EP0488808A3 (en) | 1992-11-04 |
| KR0123951B1 (ko) | 1997-11-26 |
| US5276540A (en) | 1994-01-04 |
| DE69118488D1 (de) | 1996-05-09 |
| KR920010343A (ko) | 1992-06-26 |
| EP0488808A2 (en) | 1992-06-03 |
| EP0488808B1 (en) | 1996-04-03 |
| JPH04204831A (ja) | 1992-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6025892A (en) | Active matrix substrate with removal of portion of insulating film overlapping source line and pixel electrode and method for producing the same | |
| JP2650780B2 (ja) | アクティブマトリクス基板 | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPS63279228A (ja) | 液晶表示装置 | |
| JPH0786618B2 (ja) | アクティブマトリクス表示装置 | |
| JP4497049B2 (ja) | 電気光学装置の製造方法 | |
| JPH117046A (ja) | 液晶表示装置 | |
| JP3200753B2 (ja) | 薄膜トランジスタパネル | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JP3133676B2 (ja) | 液晶表示装置 | |
| JP2001356367A (ja) | 液晶画像表示装置及び画像表示装置用半導体装置の製造方法 | |
| JP2760459B2 (ja) | アクティブマトリクス型基板 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH02284120A (ja) | アクティブマトリクス表示装置 | |
| JPS60198579A (ja) | 半導体表示装置 | |
| JP2589867B2 (ja) | アクティブマトリクス表示装置 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3418683B2 (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 14 |