JPH04204831A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH04204831A JPH04204831A JP2338883A JP33888390A JPH04204831A JP H04204831 A JPH04204831 A JP H04204831A JP 2338883 A JP2338883 A JP 2338883A JP 33888390 A JP33888390 A JP 33888390A JP H04204831 A JPH04204831 A JP H04204831A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- additional capacitance
- electrode
- additional capacity
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 35
- 239000011159 matrix material Substances 0.000 title claims description 31
- 239000010408 film Substances 0.000 description 94
- 239000003990 capacitor Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001182 laser chemical vapour deposition Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、液晶等の表示媒体と組み合わせて表示装置を
構成するためのアクティブマトリクス基板に関する。
構成するためのアクティブマトリクス基板に関する。
（従来の技術）
アクティブマトリクス表示装置に用いられるアクティブ
マトリクス基板には、マトリクス状に配列された絵素電
極のそれぞれに、薄膜トランジスタ（以下ではｒＴＦＴ
Ｊと称する）等の能動素子が設けられる。この能動素子
がオン状態の時に絵素電極に電荷が充電され、次に能動
素子がオン状態となるまでの１フレームの期間、充電さ
れた電荷が保持される。電荷が充電された絵素電極とこ
れに対向する対向電極との間に封入された液晶等の表示
媒体の光学的変調が行われ、表示が行われる。アクティ
ブマトリクス表示装置は、薄型、軽量、低消費電力等の
利点を有し、フラッドパネルデイスプレィとして実用化
されている。
マトリクス基板には、マトリクス状に配列された絵素電
極のそれぞれに、薄膜トランジスタ（以下ではｒＴＦＴ
Ｊと称する）等の能動素子が設けられる。この能動素子
がオン状態の時に絵素電極に電荷が充電され、次に能動
素子がオン状態となるまでの１フレームの期間、充電さ
れた電荷が保持される。電荷が充電された絵素電極とこ
れに対向する対向電極との間に封入された液晶等の表示
媒体の光学的変調が行われ、表示が行われる。アクティ
ブマトリクス表示装置は、薄型、軽量、低消費電力等の
利点を有し、フラッドパネルデイスプレィとして実用化
されている。
従来より用いられているアクティブマトリクス基板の一
例を第５図に示す。ガラス基板上にマトリクス状に配列
された絵素電極２には、能動素子としてＴＦＴ３がそれ
ぞれ設けられている。各絵素電極２の間にはＴＦＴ３を
駆動するためのゲートバス配線４及びソースバース配線
５が互いに交差するように配設され、１フレ一ム期間中
の絵素電極輪２の電荷保持特性を向上させるため、素電
極２の下方にはゲートバス配線４に平行して付加容量電
極１５が配設されている。尚、この付加容量電極はゲー
トバス配線４を共用して使用する場合がある。
例を第５図に示す。ガラス基板上にマトリクス状に配列
された絵素電極２には、能動素子としてＴＦＴ３がそれ
ぞれ設けられている。各絵素電極２の間にはＴＦＴ３を
駆動するためのゲートバス配線４及びソースバース配線
５が互いに交差するように配設され、１フレ一ム期間中
の絵素電極輪２の電荷保持特性を向上させるため、素電
極２の下方にはゲートバス配線４に平行して付加容量電
極１５が配設されている。尚、この付加容量電極はゲー
トバス配線４を共用して使用する場合がある。
このようなアクティブマトリクス基板を製造するには、
多くの薄膜形成及びエツチング等の極めて複雑な工程を
経なければならない。また、ＴＦＴ３及び付加容量電極
１５は、１０万〜５０万以上にも及ぶ膨大な数の絵素電
極のすべてに備えられるものであり、その一つ一つの電
気的な特性を確保するためには、精密な工程管理が要求
される。
多くの薄膜形成及びエツチング等の極めて複雑な工程を
経なければならない。また、ＴＦＴ３及び付加容量電極
１５は、１０万〜５０万以上にも及ぶ膨大な数の絵素電
極のすべてに備えられるものであり、その一つ一つの電
気的な特性を確保するためには、精密な工程管理が要求
される。
しかし、充分に製造工程の管理を行っても、付加容量電
極と絵素電極との間にリークが生じ、絵素欠陥が発生す
る場合がある。このような絵素欠陥は品質検査の段階で
発見され、修正される。この修正は、リークの発生した
絵素電極の付加容量電極上の部分を切断することによっ
て行われる。
極と絵素電極との間にリークが生じ、絵素欠陥が発生す
る場合がある。このような絵素欠陥は品質検査の段階で
発見され、修正される。この修正は、リークの発生した
絵素電極の付加容量電極上の部分を切断することによっ
て行われる。
絵素電極の切断はレーザＣＶＤ、 レーザトリマ、超
音波力ブタ等によって行われるが、切断する距離は絵素
電極の一辺の長さに及ぶため、完全に切断することが難
しいうえ、長時間を要する。
音波力ブタ等によって行われるが、切断する距離は絵素
電極の一辺の長さに及ぶため、完全に切断することが難
しいうえ、長時間を要する。
（発明が解決しようとする課題）
上述の絵素電極の切断を容易にするため、篤６図に示す
アクティブマトリクス基板が用いられる。
アクティブマトリクス基板が用いられる。
第６図の基板は、絵素電極２が付加容量部２ｂと非付加
容量部２ａとに分割され、付加容量部２ｂと非付加容量
部２ａとの間を電気的に接続する導電膜３０を有してい
ることを除いて、策５図の例と同様である。第７図に第
６図のＰ−Ｐ線に沿ったＴＦＴ３近傍の断面図を示す。
容量部２ａとに分割され、付加容量部２ｂと非付加容量
部２ａとの間を電気的に接続する導電膜３０を有してい
ることを除いて、策５図の例と同様である。第７図に第
６図のＰ−Ｐ線に沿ったＴＦＴ３近傍の断面図を示す。
また、第８図は第６図のＱ−Ｑ線に沿った断面図である
。
。
このアクティブマトリクス基板では、ガラス基板６上に
ゲートバス配線４、ゲートバス配線４２！ｌ）ら分岐し
たゲート電極７、及び付加容量電極１５が形成され、こ
れらの上に絶縁膜８が陽極酸化法によって形成され、更
に、プラズマＣＶＤ法によって形成されたゲート絶縁膜
９が基板６の全面に亙って形成されている。ゲート電極
７の上方には、絶縁膜８及び９を介して半導体膜１ｏが
形成されティる。半導体膜１０上には、ソースバス配線
５に接続された第１のソース電極１１及び第２のソース
電極１２と、絵素電極２に電荷を供給するためのｊＮｌ
のドレイン電極１３及び箪２のドレイン電極１４とがそ
れぞれ順に堆積されている。絵素電極２は、第６図に示
すように、付加容量電極１５に対句する付加容量部２ｂ
と、それ以外の非付加容量部２ａとに分割されている。
ゲートバス配線４、ゲートバス配線４２！ｌ）ら分岐し
たゲート電極７、及び付加容量電極１５が形成され、こ
れらの上に絶縁膜８が陽極酸化法によって形成され、更
に、プラズマＣＶＤ法によって形成されたゲート絶縁膜
９が基板６の全面に亙って形成されている。ゲート電極
７の上方には、絶縁膜８及び９を介して半導体膜１ｏが
形成されティる。半導体膜１０上には、ソースバス配線
５に接続された第１のソース電極１１及び第２のソース
電極１２と、絵素電極２に電荷を供給するためのｊＮｌ
のドレイン電極１３及び箪２のドレイン電極１４とがそ
れぞれ順に堆積されている。絵素電極２は、第６図に示
すように、付加容量電極１５に対句する付加容量部２ｂ
と、それ以外の非付加容量部２ａとに分割されている。
また、ゲート絶縁膜９上には、導電膜３０が形成されて
いる。導電膜３０はソースバス配線５、第２のソース電
極１２及び東２のドレイン電極１４と同時に形成される
。絵素電極２の付加容量部２ｂ及び非付加容量部２ａは
ゲート絶縁膜９上に形成され、それぞれの端部は導電膜
３０上に重畳して形成されている。
いる。導電膜３０はソースバス配線５、第２のソース電
極１２及び東２のドレイン電極１４と同時に形成される
。絵素電極２の付加容量部２ｂ及び非付加容量部２ａは
ゲート絶縁膜９上に形成され、それぞれの端部は導電膜
３０上に重畳して形成されている。
このような構成によれば、絵素電極２を構成する付加容
量一部２ｂと付加容量電極１５との間に電荷のリークが
生じた場合には、導電膜３０をレーザ光照射に、よって
切断すれば、付加容量部２ｂと非付加容量部２ａとを電
気的に切り離すことができる。導電膜３０の幅は絵素電
極２よりかなり小さいので、導電膜３０は容易に切断さ
れ得る。
量一部２ｂと付加容量電極１５との間に電荷のリークが
生じた場合には、導電膜３０をレーザ光照射に、よって
切断すれば、付加容量部２ｂと非付加容量部２ａとを電
気的に切り離すことができる。導電膜３０の幅は絵素電
極２よりかなり小さいので、導電膜３０は容易に切断さ
れ得る。
上述のアクティブマトリクス基板では、製造工程の簡略
化を図るため、導電膜３ｏはソースバス配線５と同時に
形成される。従って、導電膜３゜はソースバス配線３と
同じ約３００ｎｍの厚さを有する。これに対し、絵素電
極２を構成し、透明導電膜からなる付加容量部２ｂ及び
非付加容量部２ａは約１００ｎ■の厚さに形成されるの
で、第９図に示すように、厚い導電膜３ｏによる段差部
上に形成される付加容量部２ｂ及び非付加容量部２ａに
は、段切れ部４０が生じることがある。また、付加容量
部２ｂ及び非付加容量部２ａをエツチングによってパタ
ーン形成する際に、この段差部にエッチャントが染み込
み易いため、更に段切れ部４０が発生し易くなっている
。このような段切れ部４０が多数生じると、絵素電極２
に蓄積された電荷の保持特性が低下した絵素が多数発生
し、得られる画像の品位が低下してしまう。
化を図るため、導電膜３ｏはソースバス配線５と同時に
形成される。従って、導電膜３゜はソースバス配線３と
同じ約３００ｎｍの厚さを有する。これに対し、絵素電
極２を構成し、透明導電膜からなる付加容量部２ｂ及び
非付加容量部２ａは約１００ｎ■の厚さに形成されるの
で、第９図に示すように、厚い導電膜３ｏによる段差部
上に形成される付加容量部２ｂ及び非付加容量部２ａに
は、段切れ部４０が生じることがある。また、付加容量
部２ｂ及び非付加容量部２ａをエツチングによってパタ
ーン形成する際に、この段差部にエッチャントが染み込
み易いため、更に段切れ部４０が発生し易くなっている
。このような段切れ部４０が多数生じると、絵素電極２
に蓄積された電荷の保持特性が低下した絵素が多数発生
し、得られる画像の品位が低下してしまう。
本発明はこのような問題点を解決するものであり、本発
明の目的は、絵素電極の付加容量部と非付加容量部とが
電気的に確実に接続されたアクティブマトリクス基板を
提供することである。
明の目的は、絵素電極の付加容量部と非付加容量部とが
電気的に確実に接続されたアクティブマトリクス基板を
提供することである。
（課題を解決するための手段）
本発明のアクティブマトリクス基板は、絶縁性基板上に
マトリクス状に配列され、付加容量部と非付加容量部と
に分割された透明導電膜からなる絵素電極と、該付加容
量部と絶縁膜を挟んで対向する付加容量電極と、該付加
容量部と該非付加容量部とを電気的に接続する導電膜と
、を有するアクティブマトリクス基板であって、該導電
膜を覆い該導電膜より幅が大きい該透明導電膜が、該導
電膜上に形成されており、そのことによって上記目的が
達成される。
マトリクス状に配列され、付加容量部と非付加容量部と
に分割された透明導電膜からなる絵素電極と、該付加容
量部と絶縁膜を挟んで対向する付加容量電極と、該付加
容量部と該非付加容量部とを電気的に接続する導電膜と
、を有するアクティブマトリクス基板であって、該導電
膜を覆い該導電膜より幅が大きい該透明導電膜が、該導
電膜上に形成されており、そのことによって上記目的が
達成される。
（作用）
本発明のアクティブマトリクス基板では、絵素電極を構
成する付加容量部と非付加容量部とを電気的に接続する
導ｍ１ｌｌを覆って、透明導電膜が形成されている。導
電膜を覆って形成された透明導電膜の幅は、該導電膜の
幅より大きく設定されている。従って、付加容量部と非
付加容量部との間の透明導電膜は導電膜の側方の部分に
も形成され、この部分の透明導電膜は導電膜の段差部の
影響を受けない。そのため、導電膜上の透明導電膜が段
切れを起こしても、付加容量部と導電膜との間、及び非
付加容量部と導電膜との間が非導通状態となることはな
い。この導電膜の側方に形成された透明導電膜の幅は、
導電膜の一方の側部に於いて３μｍ以下であれば、レー
ザ光照射によって付加容量部と非付加容量部とを確実に
切り離すことができる。また、このように、導電膜上の
透明導電膜の幅が該導電膜の幅より大きいと、エッチャ
ントの断差部への染み込みが起こり難くなる。
成する付加容量部と非付加容量部とを電気的に接続する
導ｍ１ｌｌを覆って、透明導電膜が形成されている。導
電膜を覆って形成された透明導電膜の幅は、該導電膜の
幅より大きく設定されている。従って、付加容量部と非
付加容量部との間の透明導電膜は導電膜の側方の部分に
も形成され、この部分の透明導電膜は導電膜の段差部の
影響を受けない。そのため、導電膜上の透明導電膜が段
切れを起こしても、付加容量部と導電膜との間、及び非
付加容量部と導電膜との間が非導通状態となることはな
い。この導電膜の側方に形成された透明導電膜の幅は、
導電膜の一方の側部に於いて３μｍ以下であれば、レー
ザ光照射によって付加容量部と非付加容量部とを確実に
切り離すことができる。また、このように、導電膜上の
透明導電膜の幅が該導電膜の幅より大きいと、エッチャ
ントの断差部への染み込みが起こり難くなる。
このような構成によれば、絵素電極の付加容量部と付加
容量電極との間にリークが生じた場合には、付加容量部
と非付加容量部とを接続している導電膜及び透明導電膜
をレーザ光照射等によって切断すれば、絵素欠陥となる
ことを避けることができる。
容量電極との間にリークが生じた場合には、付加容量部
と非付加容量部とを接続している導電膜及び透明導電膜
をレーザ光照射等によって切断すれば、絵素欠陥となる
ことを避けることができる。
（実施例）
本発明の実施例について以下に説明する。第１図に本発
明のアクティブマトリクス基板の一実施例の平面図を示
す。第１図のＸ−Ｘ線に沿った断面図は、前述の第７図
と同様である。また、箪１図のＹ−Ｙ線に沿った断面図
を第４図に示す。本実施例のアクティブマトリクス基板
は、ガラス基板６と、該ガラス基板６上に形成された、
ゲートバス配線４、ゲートバス配線４から分岐したゲー
ト電極７、及び付加容量電極１５と、これらの上に陽極
酸化法によって形成された絶縁膜８と、更に、プラズマ
ＣＶＤ法によって基板６上の全面にに形成されたゲート
絶縁膜９とを有している。東７図に示すように、ゲート
電極７の上方には、絶縁膜８及び９を介して半導体膜ｌ
ｏが形成されている。半導体膜１０上には、ソースバス
配線５に接続された第１のソース電極１１及び第２のソ
ース電極１２−と、絵素電極２に電荷を供給するための
第１のドレイン電極１３及び第２のドレイン電極１４と
がそれぞれ順に堆積されている。絵素電極２は、第１図
に示すように、付加容量電極１５に対向する付加容量部
２ｂと、それ以外の非付加容量部２ａとに分割されてい
る。
明のアクティブマトリクス基板の一実施例の平面図を示
す。第１図のＸ−Ｘ線に沿った断面図は、前述の第７図
と同様である。また、箪１図のＹ−Ｙ線に沿った断面図
を第４図に示す。本実施例のアクティブマトリクス基板
は、ガラス基板６と、該ガラス基板６上に形成された、
ゲートバス配線４、ゲートバス配線４から分岐したゲー
ト電極７、及び付加容量電極１５と、これらの上に陽極
酸化法によって形成された絶縁膜８と、更に、プラズマ
ＣＶＤ法によって基板６上の全面にに形成されたゲート
絶縁膜９とを有している。東７図に示すように、ゲート
電極７の上方には、絶縁膜８及び９を介して半導体膜ｌ
ｏが形成されている。半導体膜１０上には、ソースバス
配線５に接続された第１のソース電極１１及び第２のソ
ース電極１２−と、絵素電極２に電荷を供給するための
第１のドレイン電極１３及び第２のドレイン電極１４と
がそれぞれ順に堆積されている。絵素電極２は、第１図
に示すように、付加容量電極１５に対向する付加容量部
２ｂと、それ以外の非付加容量部２ａとに分割されてい
る。
箪１図に示すように、付加容量部２ｂと非付加容量部２
ａとは導電膜３０によって電気的に接続されている。導
電膜３０は、第４図に示すように、ゲート絶縁膜９上に
形成され、ソースバス配線５、第２のソース電極１２及
び系２のドレイン電極１４と同時に形成される。
ａとは導電膜３０によって電気的に接続されている。導
電膜３０は、第４図に示すように、ゲート絶縁膜９上に
形成され、ソースバス配線５、第２のソース電極１２及
び系２のドレイン電極１４と同時に形成される。
第４図に示すように、付加容量部２ｂ及び非付加容量部
２ａとの間の導電膜３０上には、付加容量部２ｂ及び非
付加容量部２ａと同時に形成された透明導電膜が重畳さ
れている。導電膜３０を覆う透明導電膜は、該導電膜３
０よりも幅が太き（設定されている。従って、付加容量
部２ａと非付加容量部２ｂとの間の透明導電膜は導電膜
３０の側方の部分にも形成されている。この導電膜３０
の側方の部分の透明導電膜の幅は３μｍ以下である。
２ａとの間の導電膜３０上には、付加容量部２ｂ及び非
付加容量部２ａと同時に形成された透明導電膜が重畳さ
れている。導電膜３０を覆う透明導電膜は、該導電膜３
０よりも幅が太き（設定されている。従って、付加容量
部２ａと非付加容量部２ｂとの間の透明導電膜は導電膜
３０の側方の部分にも形成されている。この導電膜３０
の側方の部分の透明導電膜の幅は３μｍ以下である。
以上の構成を育する本実１例のアクティブマトリクス基
板では、付加容量部２ｂと非付加容量部２ａとの間に位
置し、且つ導電膜３０の側方の部分に形成された透明導
電膜は、導電膜３０の段差部の影響を受けない。そのた
め、導電膜３０上の透明導電膜が段切れを起こしても、
付加容量部２ｂと導電膜３０との間、及び非付加容量部
２ａと導電膜３０との間が非導通状態となることはない
。
板では、付加容量部２ｂと非付加容量部２ａとの間に位
置し、且つ導電膜３０の側方の部分に形成された透明導
電膜は、導電膜３０の段差部の影響を受けない。そのた
め、導電膜３０上の透明導電膜が段切れを起こしても、
付加容量部２ｂと導電膜３０との間、及び非付加容量部
２ａと導電膜３０との間が非導通状態となることはない
。
この導電膜の側方に形成された透明導電膜の幅は、導電
膜３０の一方の側部に於いて３μｍ以下でれば、付加容
量部２ｂと非付加容量部２ａとの間をレーザ光照射によ
って確実に切り離すことができる。また、このように、
導電膜３ｏ上の透明導電膜の幅が該導電膜３０の幅より
大きいと、導電膜３０の断差部へのエッチャントの染み
込みが起こり難くなる。
膜３０の一方の側部に於いて３μｍ以下でれば、付加容
量部２ｂと非付加容量部２ａとの間をレーザ光照射によ
って確実に切り離すことができる。また、このように、
導電膜３ｏ上の透明導電膜の幅が該導電膜３０の幅より
大きいと、導電膜３０の断差部へのエッチャントの染み
込みが起こり難くなる。
第２ｒＩＡに本発明の他の実施例の平面図を示す。
本実施例では付加容量部２ｂと非付加容量部２ａとの間
の導電膜３０上に形成された透明導電膜の幅は、前述の
箪１図の実施例のそれより大きく、一部分でのみ透明導
電膜の幅が３μｍ以下となっている。このような構成に
於いても、前述の第１図の基板と同様の効果が得られる
。 ′第３図に本発明の更に他の実施例を示す。
の導電膜３０上に形成された透明導電膜の幅は、前述の
箪１図の実施例のそれより大きく、一部分でのみ透明導
電膜の幅が３μｍ以下となっている。このような構成に
於いても、前述の第１図の基板と同様の効果が得られる
。 ′第３図に本発明の更に他の実施例を示す。
本実施例では絵素電極２が２つの付加容量部２ｂ、２ｂ
′を有し、それぞれの付加容量部２ｂ、２ｂ′に対応し
て、導電膜３０ａ及び３０ｂが設けられている。導電膜
３０ａ及び３０ｂ近傍の構造は、前述の東１図の導電膜
３０のそれと同様である。
′を有し、それぞれの付加容量部２ｂ、２ｂ′に対応し
て、導電膜３０ａ及び３０ｂが設けられている。導電膜
３０ａ及び３０ｂ近傍の構造は、前述の東１図の導電膜
３０のそれと同様である。
本実施例に於いて、一方の付加容量部２ｂと付加容量電
極１５との間に絶縁不良が発生している場合には、付加
容量部２ｂと非付加容量部２ａとの間の導電膜３０ａ及
び導電膜３０ａ上の透明導電膜をレーザＣＶＤ等で切断
して、付加容量部２ｂを非付加容量部２ａから切り離す
。このようにすれば非付加容量部２ａと他方の付加容量
部２ｂ′とが絵素電極２として機能することができる。
極１５との間に絶縁不良が発生している場合には、付加
容量部２ｂと非付加容量部２ａとの間の導電膜３０ａ及
び導電膜３０ａ上の透明導電膜をレーザＣＶＤ等で切断
して、付加容量部２ｂを非付加容量部２ａから切り離す
。このようにすれば非付加容量部２ａと他方の付加容量
部２ｂ′とが絵素電極２として機能することができる。
従って、上記の修正を行っても、非付加容量部２ａと他
方の付加容量部２ｂ’ とが接続されたままなので、電
荷の保持特性は大きく低下しない。
方の付加容量部２ｂ’ とが接続されたままなので、電
荷の保持特性は大きく低下しない。
付加容量部２ｂ’ と付加容量電極１５との間に絶縁不
良が発生している場合には、付加容量部２ｂ′と非付加
容量部２ｍとの間の導電部３０ｂを切断して、非付加容
量２ａと付加容量部２ｂとにより絵素電極２が構成され
る。本実施例によれば、付加容量を付与する機能を維持
したままで、絶縁不良となった部分を容易に且つ短時間
に除去できる。
良が発生している場合には、付加容量部２ｂ′と非付加
容量部２ｍとの間の導電部３０ｂを切断して、非付加容
量２ａと付加容量部２ｂとにより絵素電極２が構成され
る。本実施例によれば、付加容量を付与する機能を維持
したままで、絶縁不良となった部分を容易に且つ短時間
に除去できる。
上記の何れの実施例に於いても、付加容量電極１５はゲ
ートバス配線４とは別に設けられているが、付加容量電
極１５が隣接するゲートバス配線孫と一体的に形成され
ているアクティブマトリクス基板に於いても、本発明を
適用することができる。
ートバス配線４とは別に設けられているが、付加容量電
極１５が隣接するゲートバス配線孫と一体的に形成され
ているアクティブマトリクス基板に於いても、本発明を
適用することができる。
（発明の効果）
本発明のアクティブマトリクス基板では、絵素電極の付
加容量部と付加容量電極との間のリークによって生じた
絵素欠陥は、付加容量部と非付加容量部とを一接続して
いる導電膜及び導電膜上の透明導電膜をレーザ光照射等
によって切断することにより容易に修正され得る。従っ
て、本発明によればアクティブマトリクス基板の製造歩
留りを向上させることができる。
加容量部と付加容量電極との間のリークによって生じた
絵素欠陥は、付加容量部と非付加容量部とを一接続して
いる導電膜及び導電膜上の透明導電膜をレーザ光照射等
によって切断することにより容易に修正され得る。従っ
て、本発明によればアクティブマトリクス基板の製造歩
留りを向上させることができる。
４ の な号 日
第１図は本発明のアクティブマトリクス基板の一実施例
の平面図、第２図は本発明の他の実施例の平面図、箪３
図は導電膜を２つ設けた他の実施例の平面図、第４図は
本発明の第１図のＹ−Ｙ線に沿った断面図、第５図は従
来のアクティブマトリクス基板の平面図、第６図はアク
ティブマトリクス基板の改良例の平面図、第７図は第１
図のＸ−Ｘ線及び箪６図ののＰ−Ｐ線に沿った断面図、
第８図は第６図のＱ−Ｑｌに沿った断面図、第９図は絵
素電極の付加容量部及び非付加容量部に生じた段切れ部
を示す断面図である。
の平面図、第２図は本発明の他の実施例の平面図、箪３
図は導電膜を２つ設けた他の実施例の平面図、第４図は
本発明の第１図のＹ−Ｙ線に沿った断面図、第５図は従
来のアクティブマトリクス基板の平面図、第６図はアク
ティブマトリクス基板の改良例の平面図、第７図は第１
図のＸ−Ｘ線及び箪６図ののＰ−Ｐ線に沿った断面図、
第８図は第６図のＱ−Ｑｌに沿った断面図、第９図は絵
素電極の付加容量部及び非付加容量部に生じた段切れ部
を示す断面図である。
２・・・絵素電極、２ａ・・・非付加容量部、２ｂ・・
・付加容量部、３・・・ＴＦＴ、４・・・ゲートバス配
線、５・・・ソースバス配線、６・・・ガラス基板、７
・・・ゲート電極、８・・・絶縁膜、９・・・ゲート絶
縁膜、１ｏ・・・半導体膜、３０・・・導電膜。
・付加容量部、３・・・ＴＦＴ、４・・・ゲートバス配
線、５・・・ソースバス配線、６・・・ガラス基板、７
・・・ゲート電極、８・・・絶縁膜、９・・・ゲート絶
縁膜、１ｏ・・・半導体膜、３０・・・導電膜。
以上
第３図
ら
第４図
第５図
ら
４１ｇ６図
ら
Claims (1)
- 【特許請求の範囲】 １、絶縁性基板上にマトリクス状に配列され、付加容量
部と非付加容量部とに分割された透明導電膜からなる絵
素電極と、 該付加容量部と絶縁膜を挟んで対向する付加容量電極と
、 該付加容量部と該非付加容量部とを電気的に接続する導
電膜と、を有するアクティブマトリクス基板であって、 該導電膜を覆い該導電膜より幅が大きい該透明導電膜が
、該導電膜上に形成されているアクティブマトリクス基
板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33888390A JP2650780B2 (ja) | 1990-11-30 | 1990-11-30 | アクティブマトリクス基板 |
| EP91311150A EP0488808B1 (en) | 1990-11-30 | 1991-11-29 | An active matrix substrate |
| DE69118488T DE69118488T2 (de) | 1990-11-30 | 1991-11-29 | Substrat mit aktiver Matrix |
| US07/800,826 US5276540A (en) | 1990-11-30 | 1991-11-29 | Active matrix substrate with conductive film covering transparent conductive film portion connecting additional and non-additional capacitance portions of pixel electrode |
| KR1019910021950A KR0123951B1 (ko) | 1990-11-30 | 1991-11-30 | 액티브매트릭스 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33888390A JP2650780B2 (ja) | 1990-11-30 | 1990-11-30 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04204831A true JPH04204831A (ja) | 1992-07-27 |
| JP2650780B2 JP2650780B2 (ja) | 1997-09-03 |
Family
ID=18322282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33888390A Expired - Lifetime JP2650780B2 (ja) | 1990-11-30 | 1990-11-30 | アクティブマトリクス基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5276540A (ja) |
| EP (1) | EP0488808B1 (ja) |
| JP (1) | JP2650780B2 (ja) |
| KR (1) | KR0123951B1 (ja) |
| DE (1) | DE69118488T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2907629B2 (ja) * | 1992-04-10 | 1999-06-21 | 松下電器産業株式会社 | 液晶表示パネル |
| KR0163933B1 (ko) * | 1995-01-27 | 1999-01-15 | 김광호 | 박막트랜지스터 액정 디스플레이의 기생용량 및 축적용량의 구조 및 그 제조 방법 |
| KR100247493B1 (ko) * | 1996-10-18 | 2000-03-15 | 구본준, 론 위라하디락사 | 액티브매트릭스기판의 구조 |
| US6168966B1 (en) | 1999-02-18 | 2001-01-02 | Taiwan Semiconductor Manufacturing Company | Fabrication of uniform areal sensitivity image array |
| JP3884625B2 (ja) * | 2001-03-14 | 2007-02-21 | シャープ株式会社 | 液晶表示装置及びその欠陥修復方法 |
| GB0112561D0 (en) * | 2001-05-23 | 2001-07-18 | Koninl Philips Electronics Nv | Active plate |
| KR100469342B1 (ko) * | 2001-07-11 | 2005-02-02 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR100852838B1 (ko) * | 2001-08-29 | 2008-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| KR100421914B1 (ko) * | 2001-12-28 | 2004-03-11 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조 방법 |
| JP4197994B2 (ja) * | 2003-06-19 | 2008-12-17 | コニカミノルタオプト株式会社 | 撮像装置 |
| KR100798539B1 (ko) * | 2007-10-05 | 2008-01-28 | 비오이 하이디스 테크놀로지 주식회사 | 게이트 라인의 리페어방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275927A (ja) * | 1988-12-29 | 1990-11-09 | Sharp Corp | アクティブマトリクス表示装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5982769A (ja) * | 1982-11-04 | 1984-05-12 | Seiko Epson Corp | 薄膜シリコントランジスタ |
| JPS59119322A (ja) * | 1982-12-27 | 1984-07-10 | Seiko Epson Corp | 液晶表示装置 |
| JPS60236266A (ja) * | 1984-05-10 | 1985-11-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US4744862A (en) * | 1984-10-01 | 1988-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing methods for nonlinear semiconductor element and liquid crystal display panel using the same |
| GB2175429B (en) * | 1985-04-25 | 1988-04-27 | Phosphor Prod Co Ltd | Switch/display units |
| GB8510543D0 (en) * | 1985-04-25 | 1985-05-30 | Ti Group Services Ltd | Switch/display units |
| US4955697A (en) * | 1987-04-20 | 1990-09-11 | Hitachi, Ltd. | Liquid crystal display device and method of driving the same |
| JPH01102434A (ja) * | 1987-10-15 | 1989-04-20 | Sharp Corp | マトリックス型液晶表示パネル |
| JP2596949B2 (ja) * | 1987-11-06 | 1997-04-02 | シャープ株式会社 | 液晶表示装置の製造方法 |
| JPH0814668B2 (ja) * | 1988-02-16 | 1996-02-14 | シャープ株式会社 | マトリックス型液晶表示パネル |
| JP2740813B2 (ja) * | 1988-02-26 | 1998-04-15 | セイコープレシジョン株式会社 | 非晶質シリコン薄膜トランジシタアレイ基板 |
| JPH01282522A (ja) * | 1988-05-10 | 1989-11-14 | Hitachi Ltd | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 |
| JPH01283519A (ja) * | 1988-05-10 | 1989-11-15 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| JPH02156227A (ja) * | 1988-12-07 | 1990-06-15 | Sharp Corp | アクティブマトリクス表示装置の表示電極基板 |
| JPH02165125A (ja) * | 1988-12-20 | 1990-06-26 | Seiko Epson Corp | 表示装置 |
| JP2603716B2 (ja) * | 1989-02-22 | 1997-04-23 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JPH0786619B2 (ja) * | 1989-04-26 | 1995-09-20 | シャープ株式会社 | アクティブマトリクス表示装置 |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| US5062690A (en) * | 1989-06-30 | 1991-11-05 | General Electric Company | Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links |
| EP0438138B1 (en) * | 1990-01-17 | 1995-03-15 | Kabushiki Kaisha Toshiba | Liquid-crystal display device of active matrix type |
-
1990
- 1990-11-30 JP JP33888390A patent/JP2650780B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-29 DE DE69118488T patent/DE69118488T2/de not_active Expired - Fee Related
- 1991-11-29 US US07/800,826 patent/US5276540A/en not_active Expired - Lifetime
- 1991-11-29 EP EP91311150A patent/EP0488808B1/en not_active Expired - Lifetime
- 1991-11-30 KR KR1019910021950A patent/KR0123951B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275927A (ja) * | 1988-12-29 | 1990-11-09 | Sharp Corp | アクティブマトリクス表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5276540A (en) | 1994-01-04 |
| KR0123951B1 (ko) | 1997-11-26 |
| DE69118488T2 (de) | 1996-09-12 |
| KR920010343A (ko) | 1992-06-26 |
| EP0488808A2 (en) | 1992-06-03 |
| JP2650780B2 (ja) | 1997-09-03 |
| EP0488808B1 (en) | 1996-04-03 |
| EP0488808A3 (en) | 1992-11-04 |
| DE69118488D1 (de) | 1996-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US6025892A (en) | Active matrix substrate with removal of portion of insulating film overlapping source line and pixel electrode and method for producing the same | |
| KR20000022949A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP3272625B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JPH04204831A (ja) | アクティブマトリクス基板 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| US5734448A (en) | LCD having a capacitor with two lower capacitor electrodes and a reflective pixel electrode serving as an upper electrode | |
| US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
| JP2001330850A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| JPH0786618B2 (ja) | アクティブマトリクス表示装置 | |
| JPH117046A (ja) | 液晶表示装置 | |
| US5929949A (en) | Liquid crystal displays including light shading films that are electrically connected to pixel electrodes, and methods of manufacturing the same | |
| US5861635A (en) | Liquid crystal display including a coplanar line structure | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JPH02284120A (ja) | アクティブマトリクス表示装置 | |
| JPS60198579A (ja) | 半導体表示装置 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JP3418683B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2589867B2 (ja) | アクティブマトリクス表示装置 | |
| JPH0667208A (ja) | 液晶表示装置 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH05346590A (ja) | Ｔｆｔアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 14 |